JP2020088011A - 欠陥識別方法、SiCエピタキシャルウェハの評価方法及びSiCエピタキシャルウェハの製造方法 - Google Patents

欠陥識別方法、SiCエピタキシャルウェハの評価方法及びSiCエピタキシャルウェハの製造方法 Download PDF

Info

Publication number
JP2020088011A
JP2020088011A JP2018215723A JP2018215723A JP2020088011A JP 2020088011 A JP2020088011 A JP 2020088011A JP 2018215723 A JP2018215723 A JP 2018215723A JP 2018215723 A JP2018215723 A JP 2018215723A JP 2020088011 A JP2020088011 A JP 2020088011A
Authority
JP
Japan
Prior art keywords
contrast ratio
defect
downfall
huge
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018215723A
Other languages
English (en)
Other versions
JP7153268B2 (ja
Inventor
太一 岡野
Taichi Okano
太一 岡野
貞孝 西原
Sadataka Nishihara
貞孝 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2018215723A priority Critical patent/JP7153268B2/ja
Publication of JP2020088011A publication Critical patent/JP2020088011A/ja
Application granted granted Critical
Publication of JP7153268B2 publication Critical patent/JP7153268B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】SiCエピタキシャルウェハの電気的特性を正確に測定するために、所定の欠陥を識別する欠陥識別方法。【解決手段】この欠陥識別方法は、三角形の欠陥を特定する第1工程と、ヒュージダウンフォールを有する欠陥を抽出する第2工程と、を有し、前記第2工程は、前記三角形の欠陥の3辺のそれぞれの基準面に対するコントラスト比を求めるコントラスト比決定工程と、前記基準面に対するコントラスト比が所定値以上大きい又は小さい特定部分をヒュージダウンフォールとして検出するヒュージダウンフォール検出工程と、を有する、欠陥識別方法。【選択図】図1

Description

本発明は、欠陥識別方法、SiCエピタキシャルウェハの評価方法及びSiCエピタキシャルウェハの製造方法に関する。
炭化珪素(SiC)は、シリコン(Si)に比べて絶縁破壊電界が1桁大きく、バンドギャップが3倍大きく、熱伝導率が3倍程度高い。そのため、炭化珪素(SiC)は、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
SiCデバイスの実用化の促進には、高品質のSiCエピタキシャルウェハ、及び高品質のエピタキシャル成長技術の確立が求められている。
SiCエピタキシャルウェハのキャリア濃度等の特性を測定する方法として、水銀を電極に利用する水銀プローブ(Hg−CV)法が知られている(例えば、特許文献1、2)。
水銀プローブ(Hg−CV)法は容量−電圧法の一種である。半導体ウェハの表面(エピタキシャルウェハの場合はエピタキシャル層の表面)に水銀プローブ(ガラス製などのキャピラリー(水銀保持用ホルダ)の管内に水銀を注入したもの)の先端を接触させ、水銀と半導体ウェハとの間にショットキー接合を形成する。次に、このショットキー接合を挟んで容量(C)−逆方向電圧(V)特性を測定し、このC−V特性の測定結果からキャリア濃度等を算出する。
特許文献1に開示されている水銀プローブ法において、半導体ウェハ表面に接触させた水銀電極の面積(水銀電極面積)は、電気的特性(キャリア濃度)の算出に影響する。水銀プローブ法で正確な測定を行うためには、正確な電極面積を得ることが重要である。ガラス製などのキャピラリー(水銀保持用ホルダ)の管内に水銀を注入した水銀プローブを用いる場合、その水銀電極面積はキャピラリーの断面積となる。
特開2010−153611号公報 特開2018−098394号公報
しかしながら、半導体ウェハの表面に凹みや突起がある場合、実際の水銀電極面積とキャピラリーの断面積が一致せず、半導体ウェハの電気的特性が正確に算出できなくなる場合がある。
場合によっては、キャピラリー等の水銀プローブの支持具の先端が半導体ウェハ表面に良好に接触せず、支持具と半導体ウェハとの隙間から水銀が漏れだしてしまうこともある。この場合、キャピラリーから漏れ出て拡がった分、水銀と半導体ウェハとの接触面積(水銀電極面積)はキャピラリーの断面積からずれるので、半導体ウェハの電気的特性が正確に算出できなくなる。
そこで、特許文献2に開示されている半導体デバイスの評価方法は、半導体ウェハと水銀との設置面の面積に対して0.5%以上の面積を有する凸状又は凹状の欠陥を特定し、特定した欠陥の位置座標を避けてプローブの設置及び電気的特性の測定を行っている。
しかしながら、特許文献2に開示されている半導体デバイスの評価方法で欠陥と特定した箇所には、プローブを設置しても支持具と半導体ウェハとの隙間から水銀が漏れださない箇所や、電気的特性を正確に算出することのできる箇所が含まれている。
そのため、本来であれば、プローブの設置を避ける必要のない箇所も避けてプローブを設置しており、スループットの向上に改善の余地がある。
本発明は、上記事情を鑑みてなされたものであり、SiCエピタキシャルウェハの電気的特性を正確に測定するために、水銀プローブ法において、プローブ設置を避ける必要のある欠陥と避ける必要のない欠陥とを識別する欠陥識別方法を提供することを目的とする。
本発明者らは、鋭意検討の結果、ヒュージダウンフォールは、水銀プローブ法による電気的特性の測定結果に悪影響を及ぼすのに対し、三角形の欠陥は水銀プローブ法による電気的特性の結果に悪影響をほとんど及ぼさないことを見出した。
すなわち、本発明は、上記課題を解決するため、以下の手段を提供する。
(1)第1の態様にかかる欠陥識別方法は、SiCエピタキシャルウェハの表面の三角形の欠陥を特定する、第1工程と、前記三角形の欠陥のうち、ヒュージダウンフォールを有する欠陥を抽出する、第2工程と、を有し、前記第2工程は、前記三角形の欠陥の3辺のそれぞれの基準面に対する第1コントラスト比、第2コントラスト比、及び第3コントラスト比を求める、コントラスト比決定工程と、前記第1コントラスト比、前記第2コントラスト比、及び前記第3コントラスト比と比較して、前記基準面に対するコントラスト比が大きい又は小さい特定部分をヒュージダウンフォールとして検出するヒュージダウンフォール検出工程と、を有し、前記特定部分は、コントラスト比が、前記第1コントラスト比、前記第2コントラスト比、及び前記第3コントラスト比のうちの1より大きな値を示すいずれのコントラスト比よりも5%以上大きい、又は、前記第1コントラスト比、前記第2コントラスト比、及び前記第3コントラスト比のうちの1より小さい値を示すいずれのコントラスト比よりも5%以上小さい場合に、ヒュージダウンフォールとして検出される。
(2)上記態様にかかる欠陥識別方法において、前記ヒュージダウンフォールのうち、大きさが、前記三角形の欠陥の面積の0.01%以上、または、10μm以上の欠陥を特定する工程をさらに有してもよい。
(3)上記態様にかかる欠陥識別方法において、前記ヒュージダウンフォールのうち、高さが、所定値以上の欠陥を特定する工程をさらに有し、前記所定値は、前記三角形の欠陥の3辺のそれぞれの基準面に対する高さのうち最大高さであってもよい。
(4)第2の態様にかかるSiCエピタキシャルウェハの評価方法は、上記態様にかかる欠陥識別方法で、前記ヒュージダウンフォールを有する欠陥の位置座標を測定及び特定する、座標測定工程と、前記座標測定工程で特定された前記ヒュージダウンフォールの位置座標と、予定されていたプローブ設置箇所の位置座標が重なる場合、前記ヒュージダウンフォールの位置座標を避けてプローブを設置するプローブ設置工程と、前記プローブから供給される水銀と前記SiCエピタキシャルウェハを接触させて電気的特性を測定する電気的特性測定工程と、を有してもよい。
(5)第3の態様にかかるSiCエピタキシャルウェハの製造方法は、SiCウェハ上にエピタキシャル膜を成膜する工程と、第1の態様にかかる欠陥識別方法を行う工程と、を有する。
本発明の一態様にかかる欠陥識別方法によれば、SiCエピタキシャルウェハの電気的特性を正確に測定するために、水銀プローブ法において、プローブ設置を避ける必要のある欠陥と避ける必要のない欠陥とを識別することができる。
SiCエピタキシャルウェハの三角形の欠陥の近傍拡大図である。 SiCエピタキシャルウェハのヒュージダウンフォールを含む三角形の欠陥の近傍拡大図である。 ヒュージダウンフォールの特定方法の具体例を示す図である。 水銀プローブ法によるSiCエピタキシャルウェハの評価方法について説明するための模式図である。 水銀プローブ法によるSiCエピタキシャルウェハの評価方法について説明するための模式図である。 水銀プローブ法によるSiCエピタキシャルウェハの評価方法について説明するための模式図である。 水銀プローブ法によるSiCエピタキシャルウェハの評価方法について説明するための模式図である。 水銀プローブ法によるSiCエピタキシャルウェハの評価方法について説明するための模式図である。
以下、本発明の一態様に係る欠陥識別方法、SiCエピタキシャルウェハの評価方法、および、SiCエピタキシャルウェハの製造方法について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、本発明の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
<欠陥識別方法>
第1の実施形態にかかる欠陥識別方法は、SiCエピタキシャルウェハに存在する欠陥の中からヒュージダウンフォールを抽出する工程である。すなわち、欠陥識別工程は、三角形の欠陥を特定する、第1工程と、前記三角形の欠陥のうち、ヒュージダウンフォールを有する欠陥を抽出する、第2工程と、を有する。
「第1工程」
第1工程は、SiCエピタキシャルウェハに存在する三角形の欠陥を特定する工程である。SiCエピタキシャルウェハは、SiC基板の一面にエピタキシャル膜が成膜されたものである。SiCエピタキシャルウェハ中には、種々の欠陥が存在する。例えば、基底面転位、貫通刃状転位、積層欠陥、ダウンフォール等が存在する。三角形の欠陥は、SiCエピタキシャルウェハを平面視した際に三角形に見える欠陥である。
三角形の欠陥は、微分干渉顕微鏡、光学式表面検査装置、PL検査装置等を用いて特定する。三角形の欠陥は、例えば、レーザテック社製のSiCウェハ欠陥検査装置(SICA)を用いて特定できる。
SICAは、光学系による表面検査と、PL検査とを1台で行うことができる。SICAは、観察するSiCエピタキシャルウェハに対して、紫外線を垂直に入射する。SICAは、SiCエピタキシャルウェハ表面からの散乱光の強度、および反射光の強度と反射位置を計測することができる装置である。SICAでは、被測定体のコントラストを強調することができる。
欠陥の中には、光学表面検査による観測は難しいが、PL検査では容易に観測することができるものも存在する。
三角形の欠陥の高さは、エピタキシャル膜の厚さにも依存するが、150nm程度である。三角形の欠陥の高さは、レーザー顕微鏡又は原子間力顕微鏡(AFM)を用いて求めることができる。三角形の欠陥の高さは、三角形の欠陥の3辺のそれぞれの基準面に対する高さのうち最大高さである。
SiCエピタキシャルウェハの評価方法で詳しく後述するが、Hg−CV法は、所定の欠陥上で行うと、水銀と被測定体との接触面積が正確に測れず被測定体の正確なキャリア濃度を測定することができない。また、所定の欠陥上にウェハ評価装置を設置すると、キャピラリーとウェハとの隙間から水銀が漏れてしまう場合がある。
三角形の欠陥は、Hg−CV法に悪影響を与えない。これに対して、後述するヒュージダウンフォールはHg−CV法に悪影響を与える。
すなわち、Hg−CV法を正確に行うためには、三角形の欠陥と所定の欠陥(後述するヒュージダウンフォール)を有するものとを区別することが必要である。
「第2工程」
第2工程は、コントラスト比決定工程と、ヒュージダウンフォール検出工程と、を有する。すなわち、以下の手段を行う。
<コントラスト比決定工程>
コントラスト比決定工程は、三角形の欠陥の3辺のそれぞれの基準面に対する第1コントラスト比、第2コントラスト比、及び第3コントラスト比を求める工程である。
コントラスト比決定工程は、例えば、SICAを用いて行う。
図1を例にコントラスト比決定工程について説明する。図1は、SiCエピタキシャルウェハの三角形の欠陥の近傍を拡大した図である。図1に示すSiCエピタキシャルウェハ1の拡大部分は、三角形の欠陥11と基準面12とを有する。三角形の欠陥11は、第1工程で特定された欠陥である。三角形の欠陥11の各頂点を頂点A、頂点B、頂点Cとする。基準面12は、欠陥を有さない正常部である。
コントラスト比決定工程では、三角形の欠陥11の3辺(辺AB、辺BC、辺CA)のそれぞれの基準面に対するコントラスト比を求める。例えば、この三角形の欠陥11において辺ABの基準面12に対するコントラスト比を第1コントラスト比とし、辺BCの基準面12に対するコントラスト比を第2コントラスト比とし、辺CAの基準面12に対するコントラスト比を第3コントラスト比とする。基準面12に対するコントラスト比は、基準面12の輝度に対する該当箇所の輝度の比である。基準面12の輝度は、正常部分の輝度の最頻値のことをいう。
本実施形態中では、SiCエピタキシャルウェハ1の基準面12の輝度の値を1とし、第1コントラスト比の値をX、第2コントラスト比の値をY、第3コントラスト比の値をZとする。例えば、辺ABの輝度が基準面12の輝度より強い場合、Xは1より大きい値となり、辺ABの輝度が基準面12の輝度より弱い場合、Xは1より小さい値となる。
<ヒュージダウンフォール検出工程>
ヒュージダウンフォール検出工程は、第1コントラスト比X、第2コントラスト比Y、及び第3コントラスト比Zと比較して、基準面に対するコントラスト比が大きい又は小さい特定部分をヒュージダウンフォールとして検出する。
図2は、SiCエピタキシャルウェハのヒュージダウンフォールを内部に有する三角形の欠陥の近傍を拡大した図である。図2に示すSiCエピタキシャルウェハ1の拡大部分は、三角形の欠陥11と基準面12とヒュージダウンフォール13とを有する。
ヒュージダウンフォール13は、エピタキシャル膜を形成時に、エピタキシャル膜に噛みこんだ大きな異物である。異物は、例えばチャンバー内に付着したSiCが剥離し、落下した物等である。
ヒュージダウンフォール13は、三角形の欠陥11の内部において、コントラスト比が、第1コントラスト比X、第2コントラスト比Y、及び第3コントラスト比Zのうちの1より大きな値を示すいずれのコントラスト比よりも5%以上大きい部分、又は、第1コントラスト比X、第2コントラスト比Y、及び第3コントラスト比Zのうちの1より小さい値を示すいずれのコントラスト比よりも5%以上小さい部分として特定される。
図3は、ヒュージダウンフォール13の特定の具体例を示す図である。まずコントラスト比決定工程において、三角形の欠陥11の3辺(辺AB、辺BC、辺CA)のそれぞれの基準面12に対する第1コントラスト比X、第2コントラスト比Y、及び第3コントラスト比Zが求められる。例えば、第1コントラスト比Xが1.1、第2コントラスト比Yが0.95、第3コントラスト比Yが1.03とする。
第1コントラスト比X、第2コントラスト比Y、及び第3コントラスト比Zのうちの1より大きな値を示すのは、第1コントラスト比X及び第3コントラスト比Zである。第1コントラスト比X(例えば、1.1)より5%以上大きい値は、1.155である。第3コントラスト比Z(例えば、1.03)より5%以上大きい値は、1.0815である。すなわち、第1コントラスト比X、第2コントラスト比Y、及び第3コントラスト比Zのうちの1より大きな値を示すいずれのコントラスト比よりも5%以上大きい部分は、基準面に対するコントラスト比が1.155以上の部分である。
一方で、第1コントラスト比X、第2コントラスト比Y、及び第3コントラスト比Zのうちの1より小さな値を示すのは、第2コントラスト比Yである。第2コントラスト比Y(例えば、0.95)より5%以上小さい値は、0.9025である。すなわち、第1コントラスト比X、第2コントラスト比Y、及び第3コントラスト比Zのうちの1より小さな値を示すいずれのコントラスト比よりも5%以上小さい部分は、基準面に対するコントラスト比が0.9025以下の部分である。
つまり、図3に示す場合、基準面に対するコントラスト比が、1.155以上又は0.925以下の場合、その特定部分がヒュージダウンフォールとして検出される。
本実施形態にかかる欠陥識別方法によれば、Hg−CV法を用いる際に問題となるヒュージダウンフォールのみを特定できる。
Hg−CV法を行う際に避けるべき欠陥は様々な特定方法が考えられる。例えば、エピタキシャル膜に存在する欠陥をすべて避けようとすると、測定を行うことができる箇所を十分確保できない。また例えば、欠陥のサイズ等を基に欠陥を避けようとすると、この欠陥の中には避ける必要が無かった欠陥も含まれることになる。さらに、基準面に対するコントラストのみで欠陥を特定した場合は、ヒュージダウンフォール近傍の表面状態を反映することができず、特定された欠陥の中には避ける必要が無かった欠陥も含まれることになる。
これに対し、本実施形態にかかる欠陥特定方法は、ヒュージダウンフォールが生じる場所の近傍に形成される三角形の欠陥のコントラスト比を基に、ヒュージダウンフォールのコントラスト比の範囲を設定している。すなわち、ヒュージダウンフォール近傍の表面状態を反映することができ、Hg−CV法を用いる際に問題となる欠陥のみを特定できる。
また、ヒュージダウンフォール13のうち、大きさが、10μm以上、または、三角形の欠陥11の面積の0.01%以上の欠陥をさらに特定してもよい。ヒュージダウンフォール13のうち、大きさが5μm以上の欠陥を特定できることが好ましく、2.5μm以上の欠陥を特定できることがより好ましい。また、ヒュージダウンフォール13のうち、大きさが三角形の欠陥11の面積比の0.005%以上の欠陥を特定することが好ましく、0.0025%以上の欠陥を特定することがより好ましい。
特定部分の面積が大きいほど、水銀プローブ法による測定で、電気的特性に影響を及ぼす可能性が高い。例えば、大きなヒュージダウンフォールは、キャピラリーを傷つける原因となる。当該範囲の欠陥を避けることで、電気的特性に影響を及ぼす可能性の高い欠陥をより確実に避けることができる。そのため、電気的特性の正確性が高まる。
また、ヒュージダウンフォール13のうち、高さが所定値以上の欠陥をさらに特定してもよい。特定すべきヒュージダウンフォール13の高さは、三角形の欠陥11の3辺のそれぞれの基準面に対する最大高さ以上であることが好ましく、この値の2倍以上であることがより好ましく、この値の5倍以上であることがさらに好ましい。例えば、ヒュージダウンフォール13の高さは、1500μm程度である。ヒュージダウンフォール13の高さは、レーザー顕微鏡又は原子間力顕微鏡(AFM)を用いて求めることができる。
特定部分の高さが高いほど、水銀プローブ法による測定で、電気的特性に影響を及ぼす可能性は高い。例えば、高さが高いヒュージダウンフォール13は、キャピラリーを傷つける原因となる。当該範囲の欠陥を避けることで、電気的特性に影響を及ぼす可能性の高い欠陥を避けることができる。そのため、電気的特性の正確性が高まる。
<SiCエピタキシャルウェハの製造方法>
第2実施形態にかかるSiCエピタキシャルウェハの製造方法は、SiCウェハにエピタキシャル膜を成膜する工程と、SiCウェハにエピタキシャル膜を成膜した、SiCエピタキシャルウェハの欠陥を識別する工程と、識別された欠陥を避けてSiCエピタキシャルウェハを評価する工程と、を有する。
SiCウェハにエピタキシャル膜を成膜する工程は、公知の方法で行われる。SiCウェハの一面にエピタキシャル膜を成膜する。例えば、枚葉炉型の化学気相成長装置、自公転式化学気相成長装置が用られる。
ヒュージダウンフォールは、自公転式化学気相成長装置を用いる場合だけでなく、枚葉炉型の化学気相成長装置を用いる場合も、発生する場合がある。
次いで、SiCエピタキシャルウェハの欠陥を識別する。欠陥の識別は、上記実施形態にかかる欠陥識別方法を用いて行う。識別される欠陥は、ヒュージダウンフォールである。
次いで、欠陥識別方法を用いて特定されたヒュージダウンフォールを避けてSiCエピタキシャルウェハを評価する。SiCエピタキシャルウェハの評価は、例えばHg−CV法を用いて行う。
本実施形態にかかるエピタキシャルウェハの製造方法は、所定の欠陥を特定し、その欠陥を避けて評価を行う。したがって、本実施形態にかかるエピタキシャルウェハの製造方法によれば、SiCエピタキシャルウェハの評価時における汚染が避けられ、評価の精度も高めることができる。
本発明の第3の実施形態にかかるSiCエピタキシャルウェハの評価方法は、座標測定工程と、プローブ設置工程と、電気的特性測定工程と、を有する。
(水銀プローブ法)
本実施形態にかかるSiCエピタキシャルウェハの評価は、水銀プローブ(Hg−CV)法等で行う。
図4は、水銀プローブ法によるSiCエピタキシャルウェハの評価装置の構成を例示した模式図である。半導体ウェハ評価装置10は、水銀2と、キャピラリー3と、給排気管4と、配線5と、電気的特性測定部(図視略)とを備える。水銀2は、キャピラリー3内に収容される。給排気管4は、キャピラリー3内を給排気する。配線5は、水銀2と電気的特性測定部とに電気的に接続される。電気的特性測定部は、配線5と被測定対象である半導体ウェハ1に電気的に接続され、半導体ウェハ1の電気的特性を測定する。
半導体ウェハ評価装置10を用いて半導体ウェハのキャリア濃度等の電気的特性を測定する手順について説明する。
まず、図5に示すように給排気管4を通じてキャピラリー3内を排気する。排気により、水銀2が引っ張られ、キャピラリー3の中空に水銀2が保持される。この状態でキャピラリー3を移動させる。
次いで、図6に示すように、電気的特性を測定する場所にキャピラリー3を下降させる。そして、キャピラリー3内に給気して水銀2の下端がSiCエピタキシャルウェハ1に接触するように水銀2を下げる。水銀2に接続した配線5を介して電気信号を送り、その応答を取り出す。電気信号のパラメータ及び応答を解析することにより、SiCエピタキシャルウェハ1の電気的特性を測定する。この際、SiCエピタキシャルウェハ表面に接触させた水銀電極の面積(水銀電極面積)は、キャピラリー3の断面積となる。
しかしながら、水銀プローブ法では、SiCエピタキシャルウェハ1の表面にヒュージダウンフォールが存在する場合に、正確にSiCエピタキシャルウェハ1の電気的特性を測定できない場合がある。
例えば、図7に示すように、ヒュージダウンフォールD1がキャピラリー3に内包された場合、実際に半導体ウェハ表面に接触させた水銀電極の面積は、キャピラリー3の断面積からヒュージダウンフォールD1の表面積を差し引いたものとなる。つまり、水銀2とSiCエピタキシャルウェハ1との接触面積(水銀電極面積)がキャピラリー3の断面積からずれ、SiCエピタキシャルウェハ1の電気的特性を正確に算出できない。
また図8に示すように、キャピラリー3の先端がSiCエピタキシャルウェハ1の表面に良好に接触せず、ヒュージダウンフォールD1をかみこんだ場合、キャピラリー3とSiCエピタキシャルウェハ1の隙間から水銀が漏れだす。この場合、キャピラリー3から漏れ出て拡がった分、水銀2とSiCエピタキシャルウェハ1との接触面積(水銀電極面積)はキャピラリー3の断面積からずれるので、SiCエピタキシャルウェハ1の電気的特性を正確に算出できない。
またヒュージダウンフォールD1に付着した水銀2は、表面張力等の影響を受けて回収しきれない場合がある。連続して電気的特性を測定する場合に、測定毎に回収しきれなくなった分だけ水銀2の量が変化し、次の測定で漏れた分Hgが不足する。このような原因で接触面積が変わってしまうと、電気的特性の正確性が低下する。
さらに、キャピラリー3とヒュージダウンフォールD1とが接触する場合、SiCエピタキシャルウェハ1に対して、凹凸構造のCV痕を発生してしまう場合がある。一度ヒュージダウンフォールD1上にキャピラリー3が設置されると、ヒュージダウンフォールD1の一部がキャピラリー3に付着する場合がある。そのため、キャピラリー3をSiCエピタキシャルウェハに設置させる度に、CV痕が数箇所〜数100箇所連続して発生する場合がある。
CV痕は、PL検査により検出されるものである。CV痕は、除去するために洗浄が必要であり、除去を行う場合測定に時間がかかってしまう。
上述のように、SiCエピタキシャルウェハ表面にヒュージダウンフォールが存在し、ヒュージダウンフォールがキャピラリーに内包する場合等は、SiCエピタキシャルウェハの電気的特性を正確に算出することができない。
ヒュージダウンフォールは、SiCエピタキシャルウェハの製造方法により異なるが、SiCエピタキシャルウェハ中に1.5個程度存在する。6インチのSiCエピタキシャルウェハ1枚に対して、プローブ設置箇所を調整せずに、21箇所でHg−CV法を行う場合、5%の確率でキャピラリーがヒュージダウンフォールと接触する。
座標測定工程は、上記の実施形態にかかる欠陥識別方法で特定したヒュージダウンフォールを有する欠陥の位置座標を測定及び特定する工程である。
ヒュージダウンフォールの位置座標のマッピングは、SiCエピタキシャルウェハの中心を(X,Y)=(0,0)としてXY座標系で行う。ここで、X方向、Y方向は、それぞれSiCエピタキシャルウェハの径方向であり、X方向とY方向とは直交する。
プローブ設置工程は、座標測定工程で特定されたヒュージダウンフォールの位置座標と、予定されていたプローブの設置箇所の位置座標が重なる場合、ヒュージダウンフォールを避けてプローブを設置する工程である。
プローブ設置予定箇所は、電気的特性を測定する箇所であり、キャピラリーの下面の外形に相当する。このプローブ設置予定箇所の中心部分に水銀がウェハに接触する電気的特性測定部分があり、この電気的特性測定部分の面積が水銀の面積(キャピラリーの内径の面積)になる。SiCウェハにおいてキャリア濃度は表面検査密度と併せて最も管理が求められる。そのため、SiCエピタキシャルウェハの中心から径方向に複数点測定される。
プローブ設置予定箇所のうち、いくつかの箇所は、座標測定工程で特定された欠陥の位置座標と座標が重なる場合がある。プローブ設置予定箇所のうち、座標測定工程で特定された欠陥の位置座標と座標が重なる箇所を、エラー測定点という。エラー測定点で測定される電気的特性は、水銀とSiCエピタキシャルウェハとの接触面積(水銀電極面積)がキャピラリーの断面積からずれるため、正確な値を算出できない可能性がある。
エラー測定点に該当する箇所の電気的特性を得るためには、測定位置をずらして測定を行う。この際、SiCエピタキシャルウェハの中心を原点とした径方向の距離は、SiCエピタキシャルウェハの中心から実測点の中心と、SiCエピタキシャルウェハの中心からエラー測定点の中心とで一致させることが好ましい。また、SiCエピタキシャルウェハの中心を原点とした実測点の周方向の位置座標は、実測点の中心と、エラー測定点の中心とで近いことが好ましい。
SiCウェハへのエピタキシャル膜の成膜は、SiCウェハを自転させながら行う。そのため、実測点の位置座標とエラー測定点との関係を、径方向では距離を一致させ、周方向では位置座標を近くすることで、当初測定を予定していた位置と近い値の電気的特性が得られる。
電気的特性測定工程は、プローブから供給される水銀とSiCエピタキシャルウェハを接触させて電気的特性を測定する工程である。測定する電気的特性は、例えば、キャリア濃度である。
以上、本発明の一態様にかかる欠陥識別方法、SiCエピタキシャルウェハの評価方法、および、SiCエピタキシャルウェハの製造方法について図面を参照して説明したが、本発明の要旨を逸脱しない限りにおいて、上記の構成に種々の変更を加えることができる。
以上のように、本発明に係る欠陥識別方法は、SiCエピタキシャルウェハに存在する欠陥のうち、水銀プローブ法に影響のあるヒュージダウンフォールを抽出し、スループットの高いSiCエピタキシャルウェハ製造方法を提供することができる。
1 SiCエピタキシャルウェハ
2 水銀
3 キャピラリー
4 給排気管
5 配線
10 SiCエピタキシャルウェハ評価装置
11 三角形の欠陥
12 基準面
13 ヒュージダウンフォール
A、B、C 頂点

Claims (5)

  1. SiCエピタキシャルウェハの表面の三角形の欠陥を特定する、第1工程と、
    前記三角形の欠陥のうち、ヒュージダウンフォールを有する欠陥を抽出する、第2工程と、を有し、
    前記第2工程は、
    前記三角形の欠陥の3辺のそれぞれの基準面に対する第1コントラスト比、第2コントラスト比、及び第3コントラスト比を求める、コントラスト比決定工程と、
    前記第1コントラスト比、前記第2コントラスト比、及び前記第3コントラスト比と比較して、前記基準面に対するコントラスト比が大きい又は小さい特定部分をヒュージダウンフォールとして検出するヒュージダウンフォール検出工程と、を有し、
    前記特定部分は、
    コントラスト比が、前記第1コントラスト比、前記第2コントラスト比、及び前記第3コントラスト比のうちの1より大きな値を示すいずれのコントラスト比よりも5%以上大きい、又は、前記第1コントラスト比、前記第2コントラスト比、及び前記第3コントラスト比のうちの1より小さい値を示すいずれのコントラスト比よりも5%以上小さい場合に、ヒュージダウンフォールとして検出される、欠陥識別方法。
  2. 前記ヒュージダウンフォールのうち、大きさが、前記三角形の欠陥の面積の0.01%以上、または、10μm以上の欠陥を特定する工程をさらに有する、請求項1に記載の欠陥識別方法。
  3. 前記ヒュージダウンフォールのうち、高さが、所定値以上の欠陥を特定する工程をさらに有し、
    前記所定値は、前記三角形の欠陥の3辺のそれぞれの基準面に対する高さのうち最大高さである、請求項1または2に記載の欠陥識別方法。
  4. 請求項1から3のいずれか一項に記載の欠陥識別方法で、前記ヒュージダウンフォールを有する欠陥の位置座標を特定および測定をする、座標測定工程と、
    前記座標測定工程で特定された前記ヒュージダウンフォールの位置座標と、予定されていたプローブ設置箇所の位置座標が重なる場合、前記ヒュージダウンフォールの位置座標を避けてプローブを設置するプローブ設置工程と、
    前記プローブから供給される水銀と前記SiCエピタキシャルウェハと、を接触させて電気的特性を測定する電気的特性測定工程と、を有する、SiCエピタキシャルウェハの評価方法。
  5. SiCウェハ上にエピタキシャル膜を成膜する工程と、
    請求項1から3のいずれか一項に記載の欠陥識別方法を行う工程と、
    前記欠陥識別方法を用いて特定されたヒュージダウンフォールを避けてSiCエピタキシャルウェハを評価する工程と、を有する、SiCエピタキシャルウェハの製造方法。
JP2018215723A 2018-11-16 2018-11-16 欠陥識別方法、SiCエピタキシャルウェハの評価方法及びSiCエピタキシャルウェハの製造方法 Active JP7153268B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018215723A JP7153268B2 (ja) 2018-11-16 2018-11-16 欠陥識別方法、SiCエピタキシャルウェハの評価方法及びSiCエピタキシャルウェハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018215723A JP7153268B2 (ja) 2018-11-16 2018-11-16 欠陥識別方法、SiCエピタキシャルウェハの評価方法及びSiCエピタキシャルウェハの製造方法

Publications (2)

Publication Number Publication Date
JP2020088011A true JP2020088011A (ja) 2020-06-04
JP7153268B2 JP7153268B2 (ja) 2022-10-14

Family

ID=70908769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018215723A Active JP7153268B2 (ja) 2018-11-16 2018-11-16 欠陥識別方法、SiCエピタキシャルウェハの評価方法及びSiCエピタキシャルウェハの製造方法

Country Status (1)

Country Link
JP (1) JP7153268B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116539638A (zh) * 2023-07-04 2023-08-04 季华实验室 掺杂浓度测量方法、装置、电子设备及存储介质
CN116858854A (zh) * 2023-09-04 2023-10-10 季华实验室 掺杂浓度的修正方法、装置、电子设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118213A (ja) * 2011-12-01 2013-06-13 Showa Denko Kk 炭化珪素半導体装置及びその製造方法
JP2015119107A (ja) * 2013-12-19 2015-06-25 昭和電工株式会社 SiCエピタキシャルウェハの製造方法
JP2017059670A (ja) * 2015-09-16 2017-03-23 ローム株式会社 SiCエピタキシャルウェハ、SiCエピタキシャルウェハの製造装置、SiCエピタキシャルウェハの製造方法、および半導体装置
JP2018098394A (ja) * 2016-12-14 2018-06-21 昭和電工株式会社 半導体ウェハの評価方法
JP2018104254A (ja) * 2016-12-28 2018-07-05 昭和電工株式会社 SiCウェハの欠陥測定方法、標準サンプル及びSiCエピタキシャルウェハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118213A (ja) * 2011-12-01 2013-06-13 Showa Denko Kk 炭化珪素半導体装置及びその製造方法
JP2015119107A (ja) * 2013-12-19 2015-06-25 昭和電工株式会社 SiCエピタキシャルウェハの製造方法
JP2017059670A (ja) * 2015-09-16 2017-03-23 ローム株式会社 SiCエピタキシャルウェハ、SiCエピタキシャルウェハの製造装置、SiCエピタキシャルウェハの製造方法、および半導体装置
JP2018098394A (ja) * 2016-12-14 2018-06-21 昭和電工株式会社 半導体ウェハの評価方法
JP2018104254A (ja) * 2016-12-28 2018-07-05 昭和電工株式会社 SiCウェハの欠陥測定方法、標準サンプル及びSiCエピタキシャルウェハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116539638A (zh) * 2023-07-04 2023-08-04 季华实验室 掺杂浓度测量方法、装置、电子设备及存储介质
CN116858854A (zh) * 2023-09-04 2023-10-10 季华实验室 掺杂浓度的修正方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
JP7153268B2 (ja) 2022-10-14

Similar Documents

Publication Publication Date Title
US6232134B1 (en) Method and apparatus for monitoring wafer characteristics and/or semiconductor processing consistency using wafer charge distribution measurements
CN102110625B (zh) 一种针孔类生长缺陷的检测方法
JP2005277417A (ja) 試料の1つ又は複数の特性を決定するための方法とシステム
JP6057522B2 (ja) 欠陥検査方法
JP2020088011A (ja) 欠陥識別方法、SiCエピタキシャルウェハの評価方法及びSiCエピタキシャルウェハの製造方法
JP6820191B2 (ja) 半導体ウェハの評価方法
JP4783801B2 (ja) 非振動式接触電位差センサおよび制御された照射を利用した半導体検査システムおよび装置
JP7442839B2 (ja) 薄膜層の欠陥検出方法
JP3859480B2 (ja) 検査方法
CN109216220B (zh) 半导体器件的缺陷结构定位方法
JP2009099820A (ja) 検査装置、検査方法および半導体装置の製造方法
JP4728207B2 (ja) 検査装置
US9304160B1 (en) Defect inspection apparatus, system, and method
JP2000068345A (ja) 半導体装置のコンタクト開口検査方法
CN103887204B (zh) 一种与激光退火工艺问题相关的排除硅片质量因素的方法
JP6536517B2 (ja) 結晶欠陥評価方法
JP3741086B2 (ja) 絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法
WO2008053524A1 (fr) Appareil d'inspection de semi-conducteur et procédé d'inspection de semi-conducteur
JP4130901B2 (ja) 半導体検査用標準ウエハ、半導体の検査方法および半導体検査装置
KR100595137B1 (ko) Fib 장치를 이용한 반도체 소자의 전기적 특성 검사 방법
JP2009043841A (ja) トレンチの検査方法と検査装置
KR100301736B1 (ko) 반도체 집적회로의 불량 해석 장치 및 그 방법
JP2006098362A (ja) 絶縁性薄膜の欠陥検出方法
CN111883450A (zh) 一种提高氮化镓器件良品率的方法
JP2005331241A (ja) 導電性試料の評価方法及び導電性試料の評価装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220921

R150 Certificate of patent or registration of utility model

Ref document number: 7153268

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350