JP2020087982A - ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体チップの実装方法 - Google Patents
ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体チップの実装方法 Download PDFInfo
- Publication number
- JP2020087982A JP2020087982A JP2018215050A JP2018215050A JP2020087982A JP 2020087982 A JP2020087982 A JP 2020087982A JP 2018215050 A JP2018215050 A JP 2018215050A JP 2018215050 A JP2018215050 A JP 2018215050A JP 2020087982 A JP2020087982 A JP 2020087982A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- via wiring
- forming
- metal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 174
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 73
- 239000010410 layer Substances 0.000 claims abstract description 327
- 239000012790 adhesive layer Substances 0.000 claims abstract description 69
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims description 195
- 239000002184 metal Substances 0.000 claims description 195
- 229920005989 resin Polymers 0.000 claims description 65
- 239000011347 resin Substances 0.000 claims description 65
- 239000010949 copper Substances 0.000 claims description 60
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 53
- 229910052802 copper Inorganic materials 0.000 claims description 53
- 238000005530 etching Methods 0.000 claims description 35
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 32
- 230000000149 penetrating effect Effects 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 238000005553 drilling Methods 0.000 claims description 6
- 239000004593 Epoxy Substances 0.000 claims description 5
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 5
- 238000005304 joining Methods 0.000 claims description 5
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 239000003566 sealing material Substances 0.000 claims description 2
- 238000006073 displacement reaction Methods 0.000 abstract description 3
- 238000000206 photolithography Methods 0.000 description 17
- 239000000945 filler Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- 229920001187 thermosetting polymer Polymers 0.000 description 11
- 238000009713 electroplating Methods 0.000 description 10
- 238000000465 moulding Methods 0.000 description 10
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 239000011888 foil Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 230000002378 acidificating effect Effects 0.000 description 4
- 238000000748 compression moulding Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000000016 photochemical curing Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- BVKSYBQAXBWINI-LQDRYOBXSA-N (2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-6-amino-2-[[(2s)-2-amino-5-(diaminomethylideneamino)pentanoyl]amino]hexanoyl]amino]-5-(diaminomethylideneamino)pentanoyl]amino]-3-hydroxypropanoyl]amino]-5-(diaminomethylideneamino)pentanoyl]amino]propanoy Chemical compound OC(=O)CC[C@@H](C(O)=O)NC(=O)[C@H](C)NC(=O)[C@H](CCCN=C(N)N)NC(=O)[C@H](CO)NC(=O)[C@H](CCCN=C(N)N)NC(=O)[C@H](CCCCN)NC(=O)[C@@H](N)CCCN=C(N)N BVKSYBQAXBWINI-LQDRYOBXSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000011573 trace mineral Substances 0.000 description 2
- 235000013619 trace mineral Nutrition 0.000 description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004088 foaming agent Substances 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Abstract
【課題】柱状の電気コネクタを予め作る必要がなく、高さの異なる半導体チップも同時に実装できるビア配線形成用基板及びその製造方法並びにこれを用いて製造した半導体実装部品を提供する。【解決手段】少なくとも一つの半導体チップを実装するためのビア配線形成用基板１であって、サポート基板１１と、前記サポート基板上に設けられた剥離可能接着剤層１２と、前記剥離可能接着剤層上に設けられた絶縁層１５と、を具備し、前記絶縁層には、前記半導体チップの複数の接続端子のそれぞれに対応し且つ前記接続端子と接続するビア配線を形成可能なビア配線形成用ビア１７が前記絶縁層のみを位置ずれなしに貫通して形成されており、前記ビア配線形成用ビアは、直径が１５μｍ〜７０μｍのストレートビアであり、位置精度がフォトリソグラフィー精度である。【選択図】図１
Description
本発明は、ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体チップの実装方法に関する。
従来より、携帯端末や情報家電分野において、小型軽量化や高機能化、さらには高速化及び高周波数化の要求に対応するため、半導体チップを内蔵する多層基板構造が必要となる。このような半導体チップを内蔵した多層基板構造とする技術として、高密度配線に対応するために、半導体チップの領域外にも再配線層が形成されるファンアウト・ウェハレベルパッケージ（Fan-out Wafer-Level Package:ＦＯ−ＷＬＰ）が注目されている。
このようなＦＯ−ＷＬＰとしては、ウェハから切り出された半導体チップが隙間をあけて配列された状態で一体化されたもの（以下「疑似ウェハ」という）をまず準備し、この疑似ウェハ上に再配線層を形成し、再配線層が形成された後に疑似ウェハを切断して個々のパッケージを得る手法（チップファースト（Chip-first））が提案されている（特許文献１参照）。
また、量産化されているＦＯ−ＷＬＰの一つとして、ＩｎＦＯ(Integrated Fan-Out)と呼ばれる手法がある（特許文献２参照）。この手法では、サポート基板１０２上に設けた内部配線層１０４上に柱状の電気コネクタ１０８を設け（ＦＩＧ．１Ｂ）、電気コネクタ１０８の間の内部配線層１０４上に、電気コネクタ１１２を有する第1の半導体チップ１１０を能動面を上にして設置し（ＦＩＧ．１Ｃ）、電気コネクタ１０８及び半導体チップ１１０をモールド材１１４でモールドし、硬化した後（ＦＩＧ．１Ｄ）、電気コネクタ１０８の上端面１０８Ａ及び半導体チップ１１０の電気コネクタ１１２の上端面１１２Ａを露出するようにモールド材１１４を研磨し、電気コネクタ１０８及び１１２をスルーモールディングビアとする（ＦＩＧ．１Ｅ）。次いで、スルーモールディングビアである電気コネクタ１０８及び１１２に接続する内部配線層（再配線層）１１６を設け、この上に電気コネクタ１１８を形成し（ＦＩＧ．１Ｆ）、この上に第２の半導体チップ１２０を実装する（ＦＩＧ．１Ｇ）。
この手法では、柱状の電気コネクタ１０８と、半導体チップ１１０上の電気コネクタ１１２とを一緒にモールドし、その後上端面を研磨で露出する必要があり、高密度配線になるほど困難性を伴い、また、再配線層との接続にも困難性を伴う。また、柱状の電気コネクタ１０８の高さは、１５０〜２００μｍ程度が限界であり、半導体チップ１１０の高さが大きい場合には製造上困難となる可能性がある。さらに、最初に半導体チップを複数実装する場合、半導体チップの高さが異なると、一方の半導体チップの電気コネクタを柱状にするなどの必要があり、対応が困難となるという問題もある。
本発明は、上述した課題を解消し、柱状の電気コネクタを予め作る必要がなく、高さの異なる半導体チップも同時に実装できるビア配線形成用基板及びその製造方法並びにこれを用いて製造する半導体チップの実装方法を提供することを目的とする。
前記目的を達成する本発明の第１の態様は、少なくとも一つの半導体チップを実装するためのビア配線形成用基板であって、サポート基板と、前記サポート基板上に設けられた剥離可能接着剤層と、前記剥離可能接着剤層上に設けられた絶縁層と、を具備し、前記絶縁層には、前記半導体チップの複数の接続端子のそれぞれに対応し且つ前記接続端子と接続するビア配線を形成可能なビア配線形成用ビアが前記絶縁層のみを位置ずれなしに貫通して形成されており、前記ビア配線形成用ビアは、直径が１５μｍ〜７０μｍのストレートビアであり、位置精度がフォトリソグラフィー精度であることを特徴とするビア配線形成用基板にある。
本発明の第２の態様は、前記ビア配線形成用ビアは、ドリル加工又はレーザー加工ではなく、前記絶縁層に埋め込まれた金属柱又は感光性樹脂柱を除去して形成されたものであることを特徴とする第１の態様に記載のビア配線形成用基板にある。
本発明の第３の態様は、前記絶縁層がエポキシ系封止材料からなることを特徴とする第１又は第２の態様に記載のビア配線形成用基板にある。
本発明の第４の態様は、前記絶縁層と前記剥離可能接着剤層との間に金属層が設けられ、当該金属層を貫通して前記ビア配線形成用ビアが形成されていることを特徴とする第１〜３の何れかの態様に記載のビア配線形成用基板にある。
本発明の第５の態様は、前記絶縁層と前記剥離可能接着剤層との間の前記金属層が前記剥離可能接着剤層側から第１金属層と第２金属層との２層からなることを特徴とする第４の態様に記載のビア配線形成用基板にある。
本発明の第６の態様は、前記金属層及び前記金属柱がニッケル又はニッケル合金からなることを特徴とする第４の態様に記載のビア配線形成用基板にある。
本発明の第７の態様は、前記第１金属層及び前記金属柱がニッケル又はニッケル合金からなり、前記第２金属層が銅又は銅合金からなることを特徴とする第５の態様に記載のビア配線形成用基板にある。
本発明の第８の態様は、サポート基板と、この上に形成された剥離可能接着剤層と、この上に金属層とが積層された積層基板を用意する工程と、前記金属層にレジスト層を設け、前記レジスト層に複数のビア形成用孔を所定パターンで形成する工程と、前記ビア形成用孔の中の前記金属層上に金属を埋め込み金属柱を形成する工程と、前記レジスト層を剥離する工程と、前記金属層上に、前記金属柱を埋め込む絶縁層を形成する工程と、前記絶縁層の表面を研磨して前記金属柱の第１端面を露出する工程と、前記絶縁層および前記剥離可能接着剤層をエッチングストップ層として前記金属柱をエッチング除去してビア配線形成用ビアを形成する工程と、を具備することを特徴とするビア配線形成用基板の製造方法にある。
本発明の第９の態様は、前記金属柱の第１端面を露出する工程の後に、前記絶縁層および前記金属柱の上に第２剥離可能接着剤層を介して第２サポート基板を接着する工程と、前記剥離可能接着剤層および前記サポート基板を剥離する工程と、前記金属層を除去して前記金属柱の前記第１端面とは反対側の第２端面を露出する工程と、を具備し、その後、前記金属柱をエッチング除去してビア配線形成用ビアとすることを特徴とする第８の態様に記載のビア配線形成用基板の製造方法にある。
本発明の第１０の態様は、サポート基板と、この上に形成された剥離可能接着剤層と、この上に第１金属層と第２金属層とが順次積層された積層基板を用意する工程と、前記第２金属層にレジスト層を設け、前記レジスト層に複数のビア形成用孔を所定パターンで形成する工程と、前記所定パターンの前記レジスト層をマスクとして前記第２金属層のみをエッチングする工程と、前記ビア形成用孔の中の前記第１金属層上に金属を埋め込み金属柱を形成する工程と、前記レジスト層を剥離する工程と、前記第１金属層上に、前記金属柱を埋め込む絶縁層を形成する工程と、前記絶縁層の表面を研磨して前記金属柱の第１端面を露出する工程と、前記絶縁層および前記剥離可能接着剤層をエッチングストップ層として前記金属柱及び前記第１金属層をエッチング除去してビア配線形成用ビアを形成する工程と、を具備することを特徴とするビア配線形成用基板の製造方法にある。
本発明の第１１の態様は、第１〜７の何れかの態様に記載のビア配線形成用基板又は第８〜１０の何れかの態様に記載のビア配線形成用基板の製造方法で製造したビア配線形成用基板を用意する工程と、前記ビア配線形成用基板の前記絶縁層上に、接続端子を銅端子とした半導体チップを用意し、前記銅端子を前記ビア配線形成用基板の前記ビア配線形成用ビアに対向させた状態で前記絶縁体層上に前記半導体チップを接着剤を介して接合する工程と、前記半導体チップを埋め込む埋込絶縁体層を形成する工程と、前記剥離可能接着剤層および前記サポート基板、又は前記第２剥離可能接着剤層および前記第２サポート基板を剥離する工程と、前記ビア配線形成用ビアの前記半導体チップが設けられた側とは反対側から前記ビア配線形成用ビアを銅で埋め込んで前記銅端子と接続するビア配線を形成する工程と、を具備することを特徴とする半導体チップの実装方法にある。
本発明の第１２の態様は、第４又は６の態様に記載のビア配線形成用基板又は第８の態様に記載のビア配線形成用基板の製造方法で製造したビア配線形成用基板を用意する工程と、前記ビア配線形成用基板の前記絶縁層上に、接続端子を銅端子とした半導体チップを用意し、前記銅端子を前記ビア配線形成用基板の前記ビア配線形成用ビアに対向させた状態で前記絶縁体層上に前記半導体チップを接着剤を介して接合する工程と、前記半導体チップを埋め込む埋込絶縁体層を形成する工程と、前記剥離可能接着剤層および前記サポート基板を剥離する工程と、前記金属層を除去する工程と、前記ビア配線形成用ビアの前記半導体チップが設けられた側とは反対側から前記ビア配線形成用ビアを銅で埋め込んで前記銅端子と接続するビア配線を形成する工程と、を具備することを特徴とする半導体チップの実装方法にある。
第１３の態様は、第５又は７の態様に記載のビア配線形成用基板又は第１０の態様に記載のビア配線形成用基板の製造方法で製造したビア配線形成用基板を用意する工程と、前記ビア配線形成用基板の前記絶縁層上に、接続端子を銅端子とした半導体チップを用意し、前記銅端子を前記ビア配線形成用基板の前記ビア配線形成用ビアに対向させた状態で前記絶縁体層上に前記半導体チップを接着剤を介して接合する工程と、前記半導体チップを埋め込む埋込絶縁体層を形成する工程と、前記剥離可能接着剤層および前記サポート基板を剥離する工程と、前記第１金属層を除去する工程と、前記ビア配線形成用ビアの前記半導体チップが設けられた側とは反対側から前記ビア配線形成用ビアを銅で埋め込んで前記銅端子と接続するビア配線を形成する工程と、前記第２金属層を用いて配線パターンを形成する工程と、を具備することを特徴とする半導体チップの実装方法にある。
以下、本発明をさらに詳細に説明する。
（実施形態１）
図１は、本実施形態に係るビア配線形成用基板の断面図、図２は、ビア配線形成用基板の製造プロセスを示す断面図である。
（実施形態１）
図１は、本実施形態に係るビア配線形成用基板の断面図、図２は、ビア配線形成用基板の製造プロセスを示す断面図である。
図１に示すように、ビア配線形成用基板１は、サポート基板１１と、サポート基板１１の片側に設けられた剥離可能接着剤層１２と、剥離可能接着剤層１２上に設けられた金属層１３と絶縁層１５とを具備し、金属層１３及び絶縁層１５のみを貫通する複数のビア配線形成用ビア１７が形成されている。
何れの場合も、ビア配線形成用ビア１７は、ビア配線を形成するための孔であり、例えば、製造予定のＦＯ−ＷＬＰに実装する半導体チップの接続端子の位置、および実装した半導体チップの周囲に設けられるビア配線の位置に合わせて形成されたものである。
ここで、絶縁層１５は、エポキシ樹脂などの熱硬化性樹脂にシリカなどの無機系のフィラーを充填した低熱膨張整数の熱硬化性樹脂材料などで形成することができ、特にエポキシ系封止樹脂を用いることができる。何れにしても、マスクを介して部分的に感光し、未露光部を現像除去することが可能な感光性レジスト樹脂などではなく、配線基板の構造体として利用できる耐久性を有する絶縁材料からなる。よって、絶縁層１５に直接フォトリソグラフィーによってエッチング等により貫通孔を形成することはできない。
また、絶縁層１５は、半導体チップのアクティブ面と直接接触する可能性があるので、低不純物、ハロゲンフリーのものを用いるのが好ましく、微小ピッチでビア配線形成用ビア１７を形成するので、微小フィラーが充填された樹脂材料を用いるのが好ましい。フィラーの最大粒径としては、２０μｍ〜３０μｍ程度のものを用いるのが好ましい。
ビア配線形成用ビア１７は、サポート基板１１又は１１Ａ（図３参照）と、サポート基板１１又は１１Ａの片側に設けられた剥離可能接着剤層１２又は１２Ａに影響せずに、金属層１３及び絶縁層１５のみ又は絶縁層１５のみを貫通して設けられている。
ここで、ビア配線形成用ビア１７は、直径が１５μｍ〜７０μｍのストレートビアであり、位置精度がフォトリソグラフィー精度である。具体的には、例えば、±５μｍ以下である。
金属層１３及び絶縁層１５は、これのみでは自立できず、サポート基板１１又は１１Ａでサポートされている必要があり、また、金属層１３及び絶縁層１５のみをドリル加工やレーザー加工してビア配線形成用ビア１７を形成することができない。また、たとえドリル加工で形成しても、直径が７５μｍ程度までであり、加工精度が±５μｍであるから、７０μｍ以下の貫通孔は形成できず、また、位置精度は±１０μｍ程度となる。また、レーザー加工によると、テーパー形状の孔が形成できてしまい、ストレート孔は形成できない。このようなサポート基板１１又は１１Ａでサポートされた金属層１３及び絶縁層１５のみを貫通するビア配線形成用ビア１７は、以下のような新規なプロセスで形成することができる。
ここで、ビア配線形成用ビア１７は、サポート基板１１上に支持された状態の金属層１３及び絶縁層１５に直接フォトリソグラフィープロセスで形成されたものと同等の精度で形成されており、これをフォトリソグラフィー精度という。すなわち、位置精度がよく、ドリル加工より微細な孔径且つピッチで形成することが可能である。ビア配線形成用ビア１７は、フォトリソグラフィープロセスで形成したレジストを利用して金属層のエッチング・めっき金属のエッチングで形成されるので、機械加工とは異なり、ビア数が多数となっても大きなコスト増にはならないという利点がある。また、ドリル加工やレーザー加工とは異なり、絶縁層１５の加工性に影響されず、フォトリソグラフィープロセスの精度で高精度に形成することができ、逆に、絶縁層１５の素材選定の自由度も大きい。
このように、ビア配線形成用ビア１７は、以下の新規なフォトリソグラフィープロセスで形成できるので、その位置精度はフォトリソグラフィー精度と同等になる。
このように、ビア配線形成用ビア１７は、以下の新規なフォトリソグラフィープロセスで形成できるので、その位置精度はフォトリソグラフィー精度と同等になる。
ビア配線形成用ビア１７の孔径および最小ピッチは、ドリル加工では困難な微小領域を想定しているが、ドリル加工が可能な領域としてもよい。ビア配線形成用ビア１７の孔径は、例えば、１５μｍ〜６０μｍ、好ましくは、２０μｍ〜５０μｍであり、最小ピッチは、５０μｍ〜２００μｍである。いずれにしても、ビア配線形成用ビア１７は、フォトリソグラフィープロセスで形成したものと同等の精度で高精度に形成された金属柱をエッチングで除去することにより形成されたものであるので、位置精度が±５μｍ以下で形成することができる。
サポート基板１１は、製造プロセスでのハンドリング性を高めるために一時的に用いられる基板で、再利用可能なものである。機械的強度があり、熱膨張係数が小さくて寸法安定性の高く、また、以下のプロセスで使用するエッチング液に対する耐性を有する材料を用いればよい。また、剥離可能接着剤層１２が光照射による剥離するものである場合には、使用波長に対して透明である必要があるが、加熱によって剥離するものである場合には、透明である必要はない。サポート基板１１としては、例えば、石英ガラスなどのガラス板、金属板、樹脂板などを用いることができ、ガラス板が好適である。
剥離可能接着剤層１２は、製造プロセスでは剥離しないが、必要なときに光照射や加熱などにより剥離可能なものである。このような機能を有するものであれば、特に限定されないが、例えば、紫外線（ＵＶ）照射により剥離可能なものとして、ＪＶ剥離テープ ＳＥＬＦＡ−ＳＥ（積水化学社製）などを用いることができる。また、加熱により剥離可能となるものとしては、接着剤中に所定温度の加熱により膨張する発泡剤が含有されたものなどを挙げることができる。
絶縁層１５は、上述したとおり、エポキシ樹脂などの熱硬化性樹脂にフィラーを充填したモールド樹脂などで形成することができ、特にエポキシ系封止樹脂を用いることができる。
ビア配線形成用ビア１７は、後述する製造プロセスで示すように、フォトリソグラフィーで形成されたビアと同等な精度の穴径及びピッチで形成できるが、深さ（アスペクト比）及び穴径の深さ方向の均一性は、絶縁層１５に直接、フォトリソグラフィープロセスで加工したものより良好なものとなる。すなわち、絶縁層１５が感光性で、露光・現像によりビア加工が直接可能であっても、フィラー入りであるため、光屈折、光透過性が異なったり、塗布厚のバラツキが大きかったりするので、これらが影響して穴径が異なってしまい易いが、本発明のプロセスによると、高解像度のレジストに形成されるビアを金属柱を介して転写できるので、フォトリソグラフィーで形成されたビアと同等な精度の穴径及びピッチで形成できる。なお、サポート基板１１が存在するので、レーザー加工やドリル加工で形成するのは不可能であるが、サポート基板がない状態で加工できたとしても、これらの加工によるビアより、微細な穴径且つピッチのビアが可能であり、深さ（アスペクト比）及び深さ方向に亘って穴径が均一である良好なものとなる。
ビア配線形成用ビア１７は、実装予定の半導体チップの端子配置及び寸法並びにその周囲に設ける予定の柱状ビア配線の配置及び寸法に合わせて形成するものであり、孔径が異なるものがパターニングされた複数は位置されるものであるので、孔径やピッチは一概には限定されないが、孔径が１５μｍ〜７０μｍ、好ましくは、２０μｍ〜５０μｍ、最小ピッチが、５０μｍ〜２００μｍ、好ましくは、５０μｍ〜１２０μｍ、さらに好ましくは、５０μｍ〜１００μｍである。
以下、ビア配線形成用基板１の製造プロセスの一例を図２を参照しながら説明する。
まず、例えば、ガラス製のサポート基板２１を用意し（図２（ａ））、この片面に剥離可能接着剤層２２を設ける（図２（ｂ））。剥離可能接着剤層２２は塗布によってもシート状の接着剤層を貼付してもよいが、ここでは、ＪＶ剥離テープ ＳＥＬＦＡ−ＳＥ（積水化学社製）を貼付した。
まず、例えば、ガラス製のサポート基板２１を用意し（図２（ａ））、この片面に剥離可能接着剤層２２を設ける（図２（ｂ））。剥離可能接着剤層２２は塗布によってもシート状の接着剤層を貼付してもよいが、ここでは、ＪＶ剥離テープ ＳＥＬＦＡ−ＳＥ（積水化学社製）を貼付した。
次に、剥離可能接着剤層２２の上に金属層２３を設ける（図２（ｃ））。金属層２３は、マスクとなるレジスト層との関係から、酸性のエッチング液でエッチングされるものが好ましい。
金属層２３を形成する金属としては、チタン（Ｔｉ）、銀（Ａｇ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）、銅（Ｃｕ）などから選択すればよい。Ｔｉのエッチング液は、例えば、ＮＨ４ＦＨＦ−Ｈ２Ｏ２であり、Ａｇのエッチング液は、例えば、ＣＨ３ＣＯＯＨ−Ｈ２Ｏ２であり、Ａｌのエッチング液は、例えば、ＨＣｌであり、Ｓｎのエッチング液は、ＮＨ４ＦＨＦ−Ｈ２Ｏ２であり、Ｎｉのエッチング液は、例えば、ＨＣｌである。例えば、これらの金属の何れかを一方に使用すると、これらとエッチングストップ層としてＣｕをエッチングできるエッチング液として、ＦｅＣｌ３、Ｃｕ（ＮＨ３）２、Ｈ２ＳＯ４−Ｈ２Ｏ２などを挙げることができる。
なお、本件明細書において、例えば、単に、ニッケル又は銅と呼称した場合、所望の添加元素又は不可避の微量元素を含んだものも包含するものであり、また、所望の添加元素や微量元素を含有するものをニッケル合金又は銅合金と呼称することもある。
なお、本件明細書において、例えば、単に、ニッケル又は銅と呼称した場合、所望の添加元素又は不可避の微量元素を含んだものも包含するものであり、また、所望の添加元素や微量元素を含有するものをニッケル合金又は銅合金と呼称することもある。
また、金属層２３の形成方法は、特に限定されず、各種気相法での成膜や、めっき法などによる成膜、又は箔又はシートを貼付する方法など特に限定されないが、作業効率上は、市販されている金属箔を貼付するのが好ましい。
本例では、金属層２３としてＮｉからなる金属箔を貼付した。また、この例では、金属層２３のＮｉ厚みは０．５μｍである。ここで、金属層２３の厚さは特に限定されないが、０．１μｍ〜５μｍ程度あればよく、これ以上厚くても無駄になるだけである。
次に、金属層２３の上に、レジスト層２５を形成し、常法により、フォトレジストパターニングにより、レジスト層２５を貫通する開口２６を所定パターンで形成する（図２（ｄ））。レジスト層２５の厚さは、直接的ではないがビア配線形成用基板１の絶縁層１５の厚さに影響を与え、また、そのパターニング特性、すなわち、開口２６の形状（孔径及び垂直性）が、ビア配線形成用ビア１７の形状に転写される。よって、レジスト層２５を形成するレジスト樹脂としては、ポジ型でもネガ型でもよいが、上述した要求特性を満足するようなレジスト樹脂を選定するのが好ましい。好ましいレジスト樹脂としては、フォテックＰＫＧ基板回路形成用ＲＹシリーズ（日立化成社製）などを挙げることができる。ここでは、レジスト層２５の厚さは、３５μｍ、開口２６の直径は３０μｍとした。
露光は、ＵＶを１００〜３００ｍＪ／ｃｍ２照射し、Ｎａ２ＣＯ３の１％溶液を３０秒スプレーして現像し、パターニングを行った。
露光は、ＵＶを１００〜３００ｍＪ／ｃｍ２照射し、Ｎａ２ＣＯ３の１％溶液を３０秒スプレーして現像し、パターニングを行った。
次いで、パターニングされたレジスト層２５をマスクとして、開口２６内に露出したＮｉからなる金属層２３を電極として、開口２６内にニッケルからなる金属柱２７を形成する（図２（ｅ））。この例では、金属柱２７の厚さは２５μｍとした。この金属柱２７の厚さは、上述したビア配線形成用ビア１７の深さに直接関係するので、必要な深さに応じて金属柱２７の厚さを決定する。
また、この例では金属柱２７は金属層２３と同じニッケルとしたが、金属層２３と同一金属であっても、異なる金属であってもよい。
また、金属柱２７は、電気メッキにより行ったが、開口２６内に完全に充填できる方法であれば、特にメッキに限定されない。しかしながら、電気メッキにより形成するのが、最も効率的で低コストである。
次いで、レジスト層２５を剥離し（図２（ｆ））、絶縁層１５となるモールド樹脂２８を塗布し（図２（ｇ））、その後、モールド樹脂２８に覆われた金属柱２７の第１端面である上面を露出するようにモールド樹脂２８を研磨する（図２（ｈ））。
モールド樹脂２８としては、上述した絶縁層１５となる樹脂材料を用いればよく、厚さは、金属柱２７が覆われる程度とする。モールド樹脂２８の塗布方法は特に限定されないが、真空印刷、フィルムラミネート、金型を用いたコンプレッション成型などで行うことができる。この例では、ナガセケムテック社製Ｒ４２１２のモールド樹脂を用い、コンプレッション成形で成形条件１２０℃で１０ｍｉｎとし、ポストキュア条件を１５０℃で１ｈで硬化させて第１モールド樹脂２８とした。
また、金属柱２７の上面を露出させるための研磨は、ダイヤモンドバイトなど一般的な研磨機を用いて行うことができる。
また、金属柱２７の上面を露出させるための研磨は、ダイヤモンドバイトなど一般的な研磨機を用いて行うことができる。
次に、金属柱２７および金属層２３をエッチングで除去し、ビア配線形成用基板１のビア配線形成用ビア１７となる、ビア配線形成用ビア２９を形成する（図２（ｉ））。これにより、サポート基板１１及び剥離可能接着剤層１２上に、金属層１３及び絶縁層１５及び金属層２４を有し、金属層１３及び絶縁層１５のみを貫通するビア配線形成用ビア１７を有するビア配線形成用基板１（図１参照）となる。
以上説明したように、ビア配線形成用ビア１７は、レジスト層２５にフォトリソグラフィープロセスで形成された開口２６が、金属柱２７を介して絶縁層１５（モールド樹脂２８）に転写されたものであるので、その寸法や位置の精度は、フォトリソグラフィープロセスで形成できる精度を有しており、これを本件ではフォトリソグラフィー精度という。
上述した例では、シリカなどのフィラーを含有するエポキシ樹脂など、一般的にモールドなどにも用いられるモールド樹脂で絶縁層１５を形成したが、一般的には、このような絶縁層１５に上述した精度のビア配線形成用ビア１７を形成することは不可能である。また、上述した実施形態では、ビア配線形成用ビア１７は、絶縁層１５と共に、金属層１３を貫通するものであり、絶縁層１５のビアと金属層１３のビアとは、上述したプロセスで形成されていることから、位置ずれなく且つ内壁がストレートに形成されているものである。また、ビア配線形成用ビア１７は、複数個がフォトリソグラフィー精度の位置精度で形成されているものであり、従来にはない新規な構造である。
なお、絶縁層１５の材料としては、所望の強度、耐久性、所望の熱膨張係数などを得ることができるものであれば、フィラーを微量とした又は含有しないようにしたエポキシ樹脂などの熱硬化性樹脂又は光硬化・熱硬化性樹脂を用いることができる。このような材料は、一般的なモールド樹脂よりも表面平滑性が高いので、後述する実装プロセスで、表面に微細配線を形成できるなどの利点を有するので、用途に応じて使い分ければよい。また、光硬化＋熱硬化性樹脂は、光硬化後熱硬化することにより使用できる絶縁層であるが、光硬化性とはいえ、ビア配線形成用ビアを直接形成するような微細なパターニングは不可能なものである。
（実施形態２）
図３は、実施形態２に係るビア配線形成用基板の断面図、図４は、ビア配線形成用基板の製造プロセスを示す断面図である。
図３は、実施形態２に係るビア配線形成用基板の断面図、図４は、ビア配線形成用基板の製造プロセスを示す断面図である。
図３に示すビア配線形成用基板１Ａは、サポート基板１１Ａ、サポート基板１１Ａの片側に設けられた剥離可能接着剤層１２Ａと、剥離可能接着剤層１２Ａに設けられた絶縁層１５とを具備し、絶縁層１５のみを貫通する複数のビア配線形成用ビア１７が形成されている。
ビア配線形成用基板１Ａの製造プロセスを図４に示す。
図４（ａ）に示すように、まず、図２（ｉ）の工程の後、サポート基板１１とは反対側に、剥離可能接着剤層１２Ａを介してサポート基板１１Ａを接着する。サポート基板１１Ａ及び剥離可能接着剤層１２Ａは、サポート基板１１及び剥離可能接着剤層１２と同様なものを用いればよい。
図４（ａ）に示すように、まず、図２（ｉ）の工程の後、サポート基板１１とは反対側に、剥離可能接着剤層１２Ａを介してサポート基板１１Ａを接着する。サポート基板１１Ａ及び剥離可能接着剤層１２Ａは、サポート基板１１及び剥離可能接着剤層１２と同様なものを用いればよい。
次に、サポート基板１１及び剥離可能接着剤層１２を剥離する（図４（ｂ））。そして、エッチングにより、金属層２３及び金属柱２７を除去し、ビア配線形成用基板１Ａとする（図４（ｃ））。
（実施形態３）
図５は、実施形態３に係るビア配線形成用基板の断面図、図６は、ビア配線形成用基板の製造プロセスを示す断面図である。
図５は、実施形態３に係るビア配線形成用基板の断面図、図６は、ビア配線形成用基板の製造プロセスを示す断面図である。
本実施形態のビア配線形成用基板１Ｂは、サポート基板１１の片側に設けられた剥離可能接着剤層１２と、剥離可能接着剤層１２上に設けられた２層の金属層１３及び金属層１４と、絶縁層１５とを具備し、金属層１３、金属層１４及び絶縁層１５のみを貫通する複数のビア配線形成用ビア１７が形成されている。
ここで、金属層１４は、半導体チップを実装した後、形成したビア配線と接続可能な配線を形成するために用いることができ、実装後のプロセスの簡便化を図るものである。また、金属層１３と金属層１４とはエッチング特性が異なるものが好ましく、半導体チップ実装後、金属層１４を残して金属層１３のみを除去できるものが好ましい。また、マスクとなるレジスト層との関係から、酸性のエッチング液でエッチングされるものが好ましい。よって、金属層１３としてニッケルを用いた場合、金属層１４は配線層として使用することを考えると、銅とするのが好ましい。
以下、ビア配線形成用基板１の製造プロセスの一例を図６を参照しながら説明する。
まず、例えば、ガラス製のサポート基板２１を用意し（図６（ａ））、この片面に剥離可能接着剤層２２を設ける（図６（ｂ））。剥離可能接着剤層２２は塗布によってもシート状の接着剤層を貼付してもよいが、ここでは、ＪＶ剥離テープ ＳＥＬＦＡ−ＳＥ（積水化学社製）を貼付した。
まず、例えば、ガラス製のサポート基板２１を用意し（図６（ａ））、この片面に剥離可能接着剤層２２を設ける（図６（ｂ））。剥離可能接着剤層２２は塗布によってもシート状の接着剤層を貼付してもよいが、ここでは、ＪＶ剥離テープ ＳＥＬＦＡ−ＳＥ（積水化学社製）を貼付した。
次に、剥離可能接着剤層２２の上に金属層２３及び金属層２４を設ける（図６（ｃ））。金属層２３及び金属層２４の形成方法は、特に限定されず、各種気相法での成膜や、めっき法などによる成膜、又は箔又はシートを貼付する方法など特に限定されないが、作業効率上は、市販されている二層金属シートを貼付するのが好ましい。
本例では、金属層２３をＮｉ、金属層２４をＣｕとなる二層金属箔を貼付した。また、この例では、金属層２３のＮｉ厚みは０．５μｍで、金属層２４のＣｕの厚みは、３μｍである。ここで、金属層２３の厚さは特に限定されないが、０．５μｍ〜５μｍ程度あればよく、これ以上厚くても無駄になるだけである。一方、金属層２４の厚さは、配線層に必要な厚さとすればよく、例えば、３．５μｍ〜１０μｍとすればよい。
次に、金属層２４の上に、レジスト層２５を形成し、常法により、フォトレジストパターニングにより、レジスト層２５を貫通する開口２６を所定パターンで形成する（図６（ｄ））。レジスト層２５の厚さは、直接的ではないがビア配線形成用基板１の絶縁層１５の厚さに影響を与え、また、そのパターニング特性、すなわち、開口２６の形状（孔径及び垂直性）が、ビア配線形成用ビア１７の形状に転写される。よって、レジスト層２５を形成するレジスト樹脂としては、ポジ型でもネガ型でもよいが、上述した要求特性を満足するようなレジスト樹脂を選定するのが好ましい。好ましいレジスト樹脂としては、フォテックＰＫＧ基板回路形成用ＲＹシリーズ（日立化成社製）などを挙げることができる。ここでは、レジスト層２５の厚さは、３５μｍ、開口２６の直径は３０μｍとした。
露光は、ＵＶを１００〜３００ｍＪ／ｃｍ２照射し、Ｎａ２ＣＯ３の１％溶液を３０秒スプレーして現像し、パターニングを行った。
露光は、ＵＶを１００〜３００ｍＪ／ｃｍ２照射し、Ｎａ２ＣＯ３の１％溶液を３０秒スプレーして現像し、パターニングを行った。
次いで、パターニングされたレジスト層２５をマスクとして、開口２６内に露出したＣｕからなる金属層２４のみをエッチングし、開口２６に連続する開口２４ａを形成する（図６（ｅ））。
次いで、パターニングされたレジスト層２５をマスクとして、開口２６及び開口２４ａ内に露出したＮｉからなる金属層２３を電極として、開口２６及び開口２４ａ内にニッケルからなる金属柱２７を電気メッキにより形成する（図６（ｆ））。このとき、金属層２３の上に導電性に優れた銅からなる金属層２４が開口２６近傍まで形成されているので、金属メッキの電圧降下がなく、金属柱２７を効率的に形成することができるという利点がある。
この例では、金属柱２７の厚さは２５μｍとした。この金属柱２７の厚さは、上述したビア配線形成用ビア１７の深さに直接関係するので、必要な深さに応じて金属柱２７の厚さを決定する。
次いで、レジスト層２５を剥離し（図６（ｇ））、絶縁層１５となるモールド樹脂２８を塗布し（図６（ｈ））、その後、モールド樹脂２８に覆われた金属柱２７の第１端面である上面を露出するようにモールド樹脂２８を研磨する（図６（ｉ））。
モールド樹脂２８としては、上述した絶縁層１５となる樹脂材料を用いればよく、厚さは、金属柱２７が覆われる程度とする。モールド樹脂２８の塗布方法は特に限定されないが、真空印刷、フィルムラミネート、金型を用いたコンプレッション成形などで行うことができるこの例では、ナガセケムテック社製Ｒ４２１２のモールド樹脂を用い、コンプレッション成形で成形条件１２０℃で１０ｍｉｎとし、ポストキュア条件を１５０℃で１ｈで硬化させて第１モールド樹脂２８とした。
また、金属柱２７の上面を露出させるための研磨は、ダイヤモンドバイトなど一般的な研磨機を用いて行うことができる。
また、金属柱２７の上面を露出させるための研磨は、ダイヤモンドバイトなど一般的な研磨機を用いて行うことができる。
次に、金属柱２７および金属層２３をエッチングで除去し、ビア配線形成用基板１のビア配線形成用ビア１７となる、ビア配線形成用ビア２９を形成する（図６（ｊ））。これにより、サポート基板１１及び剥離可能接着剤層１２上に、金属層１３及び金属層１４と、絶縁層１５とを有し、金属層１３、金属層１４及び絶縁層１５のみを貫通するビア配線形成用ビア１７を有するビア配線形成用基板１Ｂ（図５参照）となる。
（実施形態４）
以下、ビア配線形成用基板１に半導体チップを実装するプロセスの一例を図面を参照しながら説明する。
以下、ビア配線形成用基板１に半導体チップを実装するプロセスの一例を図面を参照しながら説明する。
まず、銅ＰＡＤ及び接着層を有する半導体チップの製造方法の一例を図７を参照しながら説明する。
図７（ａ）に示すように、アルミＰＡＤ５１を有する半導体チップ５０を用意し、この上にシード金属層５５を設ける（図７（ｂ））。次に、感光性樹脂層５６を設け（図７（ｃ））、露光現像してパターニングしてアルミＰＡＤ５１の上方に開口５６ａを形成し（図７（ｄ））、開口５６ａ内のシード金属層５５上に電気メッキで銅ＰＡＤ５２を形成し（図７（ｅ））、感光性樹脂層５６を除去して銅ＰＡＤ５２を有する半導体チップ５０とする（図７（ｆ））。
次いで、比較的低流動性のノンフロー接着剤を用いて銅ＰＡＤ５２を覆うように接着層６１を設け（図７（ｇ））、その後、研磨工程により銅ＰＡＤ５２のトップだしを行い、接着層６１を有する半導体チップ５０とする（図７（ｈ））。
なお、銅ＰＡＤ５２の設け方は上述した方法に限定されない。例えば、銅ＰＡＤ５２は、銅メッキによるものに限定されず、アルミＰＡＤ５１上にシード金属をスパッタした後、銅ペーストを設け、メタライゼーションするか、アルミＰＡＤ５１上に直接銅ペーストを設けてメタライゼーションすることにより形成することもできる。何れにしても、従来技術で述べたＩｎＦＯの柱状の電気コネクタと比較すると、大幅なプロセス削減となる。
まず、このような銅ＰＡＤ５２及び接着層６１を備えた半導体チップ５０を本発明のビア配線形成用基板１に実装する工程を説明する。なお、本発明のビア配線形成用基板１は、サポート基板１１及び剥離可能接着剤層１２上に、金属層１３及び絶縁層１５を有し、金属層１３及び絶縁層１５のみを貫通するビア配線形成用ビア１７を有するものである。
次に、銅ＰＡＤ５２をビア配線形成用ビア１７に合わせた状態で、半導体チップ５０を絶縁層１５に接着層６１で接着する（図８（ａ））。具体的には、常法に従い、各半導体チップ５０を位置決めしながら加熱・加圧して仮接着し、全体を位置決めしながら加熱・加圧して本接着する。
次に、半導体チップ５０を埋め込むように、モールド樹脂層７１を設ける（図８（ｂ））。モールド樹脂層７１としては、エポキシ樹脂などの熱硬化性樹脂にフィラーを充填したモールド樹脂などで形成することができ、特にエポキシ系封止樹脂を用いることができる。モールド樹脂層７１は、半導体チップ５０のアクティブ面と直接接触するので、低不純物、ハロゲンフリーのものを用いる必要がある。なお、微小ピッチでの加工をするものではないので、絶縁層１５に用いられる樹脂材料より大きめのフィラーを含有するものでもよい。例えば、最大粒径３０μｍ〜５０μｍのフィラーを含有する熱硬化性樹脂を用いることができる。
なお、モールド樹脂層７１を設けた後、剥離可能接着剤層を介してサポート基板を設けてもよい。このサポート基板は、次工程で第１サポート基板１１を剥離した後のハンドリング性を上げるためのものであり、最終工程で剥離して製品とするが、何れにしても図示は省略する。
次に、剥離可能接着剤層１２を介してサポート基板１１を剥離する（図８（ｃ））。すなわち、剥離可能接着剤層１２としてＪＶ剥離テープ ＳＥＬＦＡ−ＳＥ（積水化学社製）を用いた場合には、ＵＶ照射によりサポート基板１１を剥離することができる。
次に、例えば、Ｎｉからなる金属層１３をエッチングで除去する（図８（ｄ））。ここで、金属層１３は、Ｎｉからなるので、銅ＰＡＤ５２に影響を与えることなく、酸性エッチング液、例えば、塩酸溶液、硫酸、又は過水硫酸（Ｈ２ＳＯ４−Ｈ２Ｏ２）を用いてエッチングすることができる。
次に、例えば、Ｎｉからなる金属層１３をエッチングで除去する（図８（ｄ））。ここで、金属層１３は、Ｎｉからなるので、銅ＰＡＤ５２に影響を与えることなく、酸性エッチング液、例えば、塩酸溶液、硫酸、又は過水硫酸（Ｈ２ＳＯ４−Ｈ２Ｏ２）を用いてエッチングすることができる。
次に、ビア配線形成用ビア１７内に、電気メッキによりビア配線を形成する。具体的には、ビア配線形成用ビア１７内に化学銅シード又はスパッタシードからなるシード層５７を設け（図８（ｅ））、その後、電気メッキによりビア配線を含む配線層５８を形成する（図８（ｆ））。なお、絶縁層１５の表面に形成された配線層５８は所定の大きさにパターニングしてビア配線５９とする（図８（ｇ））。
次に、図８（ｈ）に示すように、ビア配線５９を形成した絶縁層１５上に、常法により再配線層８０を複数（図示では３層）形成し、半導体チップ実装部品３とする。なお、再配線層８０は、絶縁層と、絶縁層を貫通するビア配線と、絶縁層上に設けられた配線パターン９１とからなる。また、絶縁層としては、感光性ポリイミド樹脂などの感光性樹脂か、熱硬化性樹脂が用いられる。
なお、図８（ａ）〜図８（ｇ）では、半導体チップ５０の接続端子５１を１つのみ表記したが、図８（ｈ）では複数個の接続端子５１を表記した。また、１つのビア配線形成用基板１に複数の半導体チップ５０を配置することもでき、また、半導体チップ５０と共に他の機能性部品を実装することも可能である。
何れにしても、本発明のビア配線形成用基板１を用いると、高密度の接続端子を有する半導体チップや機能性部品に合わせて、ビア配線形成用ビア１７を高精度に形成することができるので、種々の半導体チップや機能性部品を容易に実装可能である。また、この際、接合端子側をビア配線形成用基板１に接着した後、複数の半導体チップ５０や機能性部品をモールドするので、複数の半導体チップ５０や機能性部品の高さが異なっても、容易に実装することができるという利点がある。
このような実装例を図９に示す。図９（ａ）は、本発明のビア配線形成用基板１に高さの異なる半導体チップ５０１及び５０２を実装した場合であり、図９（ｂ）は、半導体チップ５０１と受動部品５１０とを実装した場合を示す。これら何れも場合も、半導体チップ５０１、５０２や受動部品５１０の端子側を本発明のビア配線形成用基板１に接着するので、半導体チップ５０１、５０２や受動部品５１０は、問題とならない。
一方、従来技術で述べたＩｎＦＯでは、柱状の電気コネクタ１０８と、半導体チップ１１０上の電気コネクタ１１２とを一緒にモールドし、その後上端面を研磨で露出する必要があり、高密度配線になるほど困難性を伴い、また、再配線層との接続にも困難性を伴う。また、柱状の電気コネクタ１０８の高さは、１５０〜２００μｍ程度が限界であり、半導体チップ１１０の高さが大きい場合には製造上困難となる可能性がある。さらに、最初に半導体チップを複数実装する場合、半導体チップの高さが異なると、一方の半導体チップの電気コネクタを柱状にするなどの必要があり、対応が困難となるという問題もある。
なお、ビア配線形成用基板１Ａを用いた半導体チップの実装方法では、金属層１３の除去工程がない以外は、上述した例と同様であるので、詳細な説明は省略する。
（実施形態５）
以下、ビア配線形成用基板１Ｂに半導体チップを実装するプロセスの他の例を図９を参照しながら説明する。
以下、ビア配線形成用基板１Ｂに半導体チップを実装するプロセスの他の例を図９を参照しながら説明する。
本発明のビア配線形成用基板１Ｂを用意する。このビア配線形成用基板１Ｂは、サポート基板１１及び剥離可能接着剤層１２上に、金属層１３及び金属層１４と、絶縁層１５と有し、金属層１３及び金属層１４と、絶縁層１５のみを貫通するビア配線形成用ビア１７を有するものである。
次に、銅ＰＡＤ５２をビア配線形成用ビア１７に合わせた状態で、半導体チップ５０を絶縁層１５に接着層６１で接着する（図１０（ａ））。
次に、半導体チップ５０を埋め込むように、モールド樹脂層７１を設ける（図１０（ｂ））。モールド樹脂層７１としては、エポキシ樹脂などの熱硬化性樹脂にフィラーを充填したモールド樹脂などで形成することができ、特にエポキシ系封止樹脂を用いることができる。
次に、剥離可能接着剤層１２を介してサポート基板１１を剥離する（図１０（ｃ））。すなわち、剥離可能接着剤層１２としてＪＶ剥離テープ ＳＥＬＦＡ−ＳＥ（積水化学社製）を用いた場合には、ＵＶ照射によりサポート基板１１を剥離することができる。
次に、例えば、Ｎｉからなる金属層１３をエッチングで除去する（図１０（ｄ））。ここで、金属層１３は、Ｎｉからなるので、銅ＰＡＤ５２に影響を与えることなく、酸性エッチング液、例えば、塩酸溶液、硫酸、又は過水硫酸（Ｈ２ＳＯ４−Ｈ２Ｏ２）を用いてエッチングすることができる。
次に、ビア配線形成用ビア１７内に、電気メッキによりビア配線を形成する。具体的には、本実施形態では、銅を含む導電性ペーストをビア配線形成用ビア１７内に充填してビア配線６６とする（図１０（ｅ））。勿論、上述したように、ビア配線形成用ビア１７内に化学銅シート又はスパッタシードを設けた後、電気メッキにより形成してもよい。
その後、ビア配線６６の盛り部６６ａを研磨し（図１０（ｆ））、絶縁層１５上の金属層１４に所定のパターニングを施し、ビア配線６７とすると共に、必要な配線パターン６８を形成することができる。なお、ビア配線６６の盛り部６６ａはそのまま残しておいてもよく、ビア配線と表面の配線層との導通がより確実になるという利点がある。
なお、次工程以降は上述した実施形態と同様であり、ビア配線６７及び配線パターン６８を形成した絶縁層１５上に、常法により再配線層を複数形成し、半導体チップ実装部品とすることができる。
この場合、本実施形態では、絶縁層１５上に配線を直接形成できるので、再配線層を一層省略できるという利点がある。なお、その他の効果は上述した例と同様である。
この場合、本実施形態では、絶縁層１５上に配線を直接形成できるので、再配線層を一層省略できるという利点がある。なお、その他の効果は上述した例と同様である。
このようなフィラー入のモールド樹脂からなる絶縁層１５の下層に銅からなる金属層１４を有するビア配線形成用基板１Ｂを用いると、実装後、サポート基板１１を除去すると、絶縁層１５上に銅からなる金属層１４が存在し、必要に応じて配線等に利用できる点は、大きなメリットとなる。すなわち、フィラー入りの絶縁層１５は、表面平滑性が優れたものではないので、配線層との密着性も良好ではなく、配線層を形成して微細加工するのが困難であるが、この場合には、絶縁層１５を形成時から存在するので、密着性も良好で、微細加工も可能となる。よって、種々の応用が考えられるが、以下のそのいくつかを紹介する。
（実施形態６）
ビア配線形成用基板１Ｂに半導体チップを実装するプロセスの他の例を図１１を参照しながら説明する。このプロセスは、実施形態５の図１０（ａ）〜図１０（ｄ）の工程は同様であるので、その後の工程を示している。
ビア配線形成用基板１Ｂに半導体チップを実装するプロセスの他の例を図１１を参照しながら説明する。このプロセスは、実施形態５の図１０（ａ）〜図１０（ｄ）の工程は同様であるので、その後の工程を示している。
まず、図１１（ａ）に示すように、シード層５７を設け、その後、電気メッキを施して、ビア配線形成用ビア１７を埋込み、配線層５８を形成する（図１１（ｂ））。
次に、レジスト層を設けてパターニングしたレジスト層７５を形成し（図１１（ｃ））、配線層５８及び金属層１４をパターニングし、ビア配線５９及び配線６０を形成する（図１１（ｄ））。
次に、レジスト層を設けてパターニングしたレジスト層７５を形成し（図１１（ｃ））、配線層５８及び金属層１４をパターニングし、ビア配線５９及び配線６０を形成する（図１１（ｄ））。
このような配線６０を形成するプロセスはこれに限定されず、例えば、図１２に示すようにしてもよい。
図１２も実施形態５の図１０（ａ）〜図１０（ｄ）の工程の後工程を示し、図１２（ａ）に示すように、シード層５７を設けた後、先にレジスト層を設けてパターニングしたレジスト層７５を形成し、その後、電気メッキを施して、ビア配線形成用ビア１７を埋込み、ビア配線５９及び配線６０を形成（図１２（ｂ））、最後にレジスト層７５及びレジスト層７５の下のシード層５７及び金属層１４を除去する（図１２（ｃ））。
なお、本実施形態の効果は上述した例と同様である。
図１２も実施形態５の図１０（ａ）〜図１０（ｄ）の工程の後工程を示し、図１２（ａ）に示すように、シード層５７を設けた後、先にレジスト層を設けてパターニングしたレジスト層７５を形成し、その後、電気メッキを施して、ビア配線形成用ビア１７を埋込み、ビア配線５９及び配線６０を形成（図１２（ｂ））、最後にレジスト層７５及びレジスト層７５の下のシード層５７及び金属層１４を除去する（図１２（ｃ））。
なお、本実施形態の効果は上述した例と同様である。
（実施形態７）
ビア配線形成用基板１Ｂに半導体チップを実装するプロセスの他の例を図１３を参照しながら説明する。このプロセスは、実施形態５の図１０（ａ）〜図１０（ｄ）の工程は同様であるので、その後の工程を示している。
ビア配線形成用基板１Ｂに半導体チップを実装するプロセスの他の例を図１３を参照しながら説明する。このプロセスは、実施形態５の図１０（ａ）〜図１０（ｄ）の工程は同様であるので、その後の工程を示している。
まず、図１３（ａ）に示すように、半導体チップ５０を実装し、サポート基板１１を剥離した後、例えば、再配線層などに用いられる絶縁材料でビア配線形成用ビア１７及び金属層１４を埋込み、絶縁層８２を設ける（図１３（ｂ））。そして、半導体チップ５０の銅ＰＡＤ５２を露出させる貫通孔８３及び所望の箇所の金属層１４を露出させる貫通孔８４を形成する（図１３（ｃ））。これらの貫通孔８３、８４の形成は、絶縁材料として感光性ポリイミドなどの感光性樹脂を用いた場合には、フォトリソグラフィーの露光、現像工程を行えばよく、また、熱硬化性樹脂を用いた場合には、レーザー加工により行えばよい。そして、例えば、図１１に示した方法に準じて貫通孔８３、８４を埋込と共に絶縁層８２を覆うように銅からなる配線層を設けてパターニングして、ビア配線５９Ａと、配線６０Ａを形成する（図１３（ｄ））。なお、ビア配線５９Ａと、配線６０Ａを形成する方法は、これに限定されず、図１２に示した方法に準じて行ってもよいし、銅ペーストを用いて形成してもよい。
なお、本実施形態の効果は上述した例と同様である。
なお、本実施形態の効果は上述した例と同様である。
（その他の実施形態）
本発明のビア配線形成用基板は、上述した製造プロセスに限定されず、他の製造プロセスでも製造可能である。
本発明のビア配線形成用基板は、上述した製造プロセスに限定されず、他の製造プロセスでも製造可能である。
例えば、図２（i）に示すように、ビア配線形成用ビア１７を形成するために図２（ｄ）〜図２（ｆ）に示すプロセスでフォトリソグラフィーと同等の精度で金属柱２７を形成したが、絶縁層１５に埋め込まれた状態から選択的に除去可能な材料からなる感光性樹脂で精度よく、金属柱２７の替わりとなる樹脂柱を形成できるものであれば、直接樹脂柱をフォトリソグラフィーで形成し、その後、図２（ｇ）〜図２（ｉ）のプロセスを実施してビア配線形成用基板を製造してもよい。なお、このようなプロセスが実施可能な感光性樹脂としては、感光性シリコーン樹脂、感光性アクリル樹脂などを挙げることができる。
１，１Ａ，１Ｂ ビア配線形成用基板
１１，１１Ａ，２１ サポート基板
１２，１２Ａ，２２ 剥離可能接着剤層
１３ 金属層
１４ 金属層
１５ 絶縁層
１７ ビア配線形成用ビア
２７ 金属柱
２８ モールド樹脂
５０ 半導体チップ
５１ 接続端子
５２ 銅ＰＡＤ
６１ 接着層
７１ モールド樹脂層
８０ 再配線層
１１，１１Ａ，２１ サポート基板
１２，１２Ａ，２２ 剥離可能接着剤層
１３ 金属層
１４ 金属層
１５ 絶縁層
１７ ビア配線形成用ビア
２７ 金属柱
２８ モールド樹脂
５０ 半導体チップ
５１ 接続端子
５２ 銅ＰＡＤ
６１ 接着層
７１ モールド樹脂層
８０ 再配線層
Claims (13)
- 少なくとも一つの半導体チップを実装するためのビア配線形成用基板であって、
サポート基板と、
前記サポート基板上に設けられた剥離可能接着剤層と、
前記剥離可能接着剤層上に設けられた絶縁層と、を具備し、
前記絶縁層には、前記半導体チップの複数の接続端子のそれぞれに対応し且つ前記接続端子と接続するビア配線を形成可能なビア配線形成用ビアが前記絶縁層のみを位置ずれなしに貫通して形成されており、
前記ビア配線形成用ビアは、直径が１５μｍ〜７０μｍのストレートビアであり、位置精度がフォトリソグラフィー精度である
ことを特徴とするビア配線形成用基板。 - 前記ビア配線形成用ビアは、ドリル加工又はレーザー加工ではなく、前記絶縁層に埋め込まれた金属柱又は感光性樹脂柱を除去して形成されたものである
ことを特徴とする請求項１記載のビア配線形成用基板。 - 前記絶縁層がエポキシ系封止材料からなる
ことを特徴とする請求項１又は２記載のビア配線形成用基板。 - 前記絶縁層と前記剥離可能接着剤層との間に金属層が設けられ、当該金属層を貫通して前記ビア配線形成用ビアが形成されている
ことを特徴とする請求項１〜３の何れか記載のビア配線形成用基板。 - 前記絶縁層と前記剥離可能接着剤層との間の前記金属層が前記剥離可能接着剤層側から第１金属層と第２金属層との２層からなる
ことを特徴とする請求項４記載のビア配線形成用基板。 - 前記金属層及び前記金属柱がニッケル又はニッケル合金からなる
ことを特徴とする請求項４記載のビア配線形成用基板。 - 前記第１金属層及び前記金属柱がニッケル又はニッケル合金からなり、前記第２金属層が銅又は銅合金からなる
ことを特徴とする請求項５記載のビア配線形成用基板。 - 第１サポート基板と、この上に形成された第１剥離可能接着剤層と、この上に金属層とが積層された積層基板を用意する工程と、
前記金属層にレジスト層を設け、前記レジスト層に複数のビア形成用孔を所定パターンで形成する工程と、
前記ビア形成用孔の中の前記金属層上に金属を埋め込み金属柱を形成する工程と、
前記レジスト層を剥離する工程と、
前記金属層上に、前記金属柱を埋め込む絶縁層を形成する工程と、
前記絶縁層の表面を研磨して前記金属柱の第１端面を露出する工程と、
前記絶縁層および前記剥離可能接着剤層をエッチングストップ層として前記金属柱をエッチング除去してビア配線形成用ビアを形成する工程と、
を具備することを特徴とするビア配線形成用基板の製造方法。 - 前記金属柱の第１端面を露出する工程の後に、
前記絶縁層および前記金属柱の上に第２剥離可能接着剤層を介して第２サポート基板を接着する工程と、
前記剥離可能接着剤層および前記サポート基板を剥離する工程と、
前記金属層を除去して前記金属柱の前記第１端面とは反対側の第２端面を露出する工程と、
を具備し、その後、前記金属柱をエッチング除去してビア配線形成用ビアとする
ことを特徴とする請求項８記載のビア配線形成用基板の製造方法。 - サポート基板と、この上に形成された剥離可能接着剤層と、この上に第１金属層と第２金属層とが順次積層された積層基板を用意する工程と、
前記第２金属層にレジスト層を設け、前記レジスト層に複数のビア形成用孔を所定パターンで形成する工程と、
前記所定パターンの前記レジスト層をマスクとして前記第２金属層のみをエッチングする工程と、
前記ビア形成用孔の中の前記第１金属層上に金属を埋め込み金属柱を形成する工程と、
前記レジスト層を剥離する工程と、
前記第１金属層上に、前記金属柱を埋め込む絶縁層を形成する工程と、
前記絶縁層の表面を研磨して前記金属柱の第１端面を露出する工程と、
前記絶縁層および前記剥離可能接着剤層をエッチングストップ層として前記金属柱及び前記第１金属層をエッチング除去してビア配線形成用ビアを形成する工程と、
を具備することを特徴とするビア配線形成用基板の製造方法。 - 請求項１〜７の何れか一項に記載のビア配線形成用基板又は請求項８〜１０の何れか一項に記載のビア配線形成用基板の製造方法で製造したビア配線形成用基板を用意する工程と、
前記ビア配線形成用基板の前記絶縁層上に、接続端子を銅端子とした半導体チップを用意し、前記銅端子を前記ビア配線形成用基板の前記ビア配線形成用ビアに対向させた状態で前記絶縁体層上に前記半導体チップを接着剤を介して接合する工程と、
前記半導体チップを埋め込む埋込絶縁体層を形成する工程と、
前記剥離可能接着剤層および前記サポート基板、又は前記第２剥離可能接着剤層および前記第２サポート基板を剥離する工程と、前記ビア配線形成用ビアの前記半導体チップが設けられた側とは反対側から前記ビア配線形成用ビアを銅で埋め込んで前記銅端子と接続するビア配線を形成する工程と、
を具備することを特徴とする半導体チップの実装方法。 - 請求項４又は６に記載のビア配線形成用基板又は請求項８に記載のビア配線形成用基板の製造方法で製造したビア配線形成用基板を用意する工程と、
前記ビア配線形成用基板の前記絶縁層上に、接続端子を銅端子とした半導体チップを用意し、前記銅端子を前記ビア配線形成用基板の前記ビア配線形成用ビアに対向させた状態で前記絶縁体層上に前記半導体チップを接着剤を介して接合する工程と、
前記半導体チップを埋め込む埋込絶縁体層を形成する工程と、
前記剥離可能接着剤層および前記サポート基板を剥離する工程と、前記金属層を除去する工程と、前記ビア配線形成用ビアの前記半導体チップが設けられた側とは反対側から前記ビア配線形成用ビアを銅で埋め込んで前記銅端子と接続するビア配線を形成する工程と、
を具備することを特徴とする半導体チップの実装方法。 - 請求項５又は７に記載のビア配線形成用基板又は請求項１０に記載のビア配線形成用基板の製造方法で製造したビア配線形成用基板を用意する工程と、
前記ビア配線形成用基板の前記絶縁層上に、接続端子を銅端子とした半導体チップを用意し、前記銅端子を前記ビア配線形成用基板の前記ビア配線形成用ビアに対向させた状態で前記絶縁体層上に前記半導体チップを接着剤を介して接合する工程と、
前記半導体チップを埋め込む埋込絶縁体層を形成する工程と、
前記剥離可能接着剤層および前記サポート基板を剥離する工程と、前記第１金属層を除去する工程と、前記ビア配線形成用ビアの前記半導体チップが設けられた側とは反対側から前記ビア配線形成用ビアを銅で埋め込んで前記銅端子と接続するビア配線を形成する工程と、前記第２金属層を用いて配線パターンを形成する工程と、
を具備することを特徴とする半導体チップの実装方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018215050A JP7226973B2 (ja) | 2018-11-15 | 2018-11-15 | ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体チップの実装方法 |
| PCT/JP2019/044922 WO2020101022A1 (ja) | 2018-11-15 | 2019-11-15 | ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品 |
| CN201980077167.9A CN113228257A (zh) | 2018-11-15 | 2019-11-15 | 通孔布线形成用基板及其制造方法和半导体装置安装部件 |
| DE112019005240.3T DE112019005240T5 (de) | 2018-11-15 | 2019-11-15 | Durchkontaktierungsverdrahtungssubstrat, Verfahren zu seiner Herstellung und Halbleitervorrichtungs-Montagekomponente |
| KR1020217017815A KR102612326B1 (ko) | 2018-11-15 | 2019-11-15 | 비아 배선 형성용 기판, 비아 배선 형성용 기판의 제조 방법 및 반도체 장치 실장 부품 |
| TW108141675A TWI791924B (zh) | 2018-11-15 | 2019-11-15 | 通路配線形成用基板及通路配線形成用基板之製造方法和半導體裝置安裝零件 |
| US17/294,285 US20210407950A1 (en) | 2018-11-15 | 2019-11-15 | Via wiring formation substrate, manufacturing method for via wiring formation substrate, and semiconductor device mounting component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018215050A JP7226973B2 (ja) | 2018-11-15 | 2018-11-15 | ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体チップの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020087982A true JP2020087982A (ja) | 2020-06-04 |
| JP7226973B2 JP7226973B2 (ja) | 2023-02-21 |
Family
ID=70908761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018215050A Active JP7226973B2 (ja) | 2018-11-15 | 2018-11-15 | ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7226973B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077134A (ja) * | 1993-02-08 | 1995-01-10 | General Electric Co <Ge> | 集積回路モジュール |
| JP2007053379A (ja) * | 2005-08-17 | 2007-03-01 | General Electric Co <Ge> | パワー半導体パッケージングの方法および構造 |
| JP2010118589A (ja) * | 2008-11-14 | 2010-05-27 | Shinko Electric Ind Co Ltd | 電子部品内蔵配線基板の製造方法 |
| JP2015226013A (ja) * | 2014-05-29 | 2015-12-14 | イビデン株式会社 | プリント配線板およびその製造方法 |
-
2018
- 2018-11-15 JP JP2018215050A patent/JP7226973B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077134A (ja) * | 1993-02-08 | 1995-01-10 | General Electric Co <Ge> | 集積回路モジュール |
| JP2007053379A (ja) * | 2005-08-17 | 2007-03-01 | General Electric Co <Ge> | パワー半導体パッケージングの方法および構造 |
| JP2010118589A (ja) * | 2008-11-14 | 2010-05-27 | Shinko Electric Ind Co Ltd | 電子部品内蔵配線基板の製造方法 |
| JP2015226013A (ja) * | 2014-05-29 | 2015-12-14 | イビデン株式会社 | プリント配線板およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7226973B2 (ja) | 2023-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100987688B1 (ko) | 프린트 배선 기판 및 프린트 배선 기판의 제조 방법 | |
| TWI380428B (ja) | ||
| US9455219B2 (en) | Wiring substrate and method of manufacturing the same | |
| TWI715567B (zh) | 晶片封裝 | |
| US7377030B2 (en) | Wiring board manufacturing method | |
| TW201436164A (zh) | 用於半導體封裝之基體及其形成方法 | |
| JP5289832B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008544511A (ja) | 回路基板構造の製造方法及び回路基板構造 | |
| TW201019451A (en) | Interconnect structure | |
| WO2020101022A1 (ja) | ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品 | |
| JP2007073765A (ja) | 半導体パッケージ及びその製造方法 | |
| TW201328447A (zh) | 印刷電路板及其製造方法 | |
| JP5877673B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
| JP2011100793A (ja) | 半導体パッケージの製造方法 | |
| TW201145466A (en) | Electronic component for wiring and method of manufacturing the same | |
| TW200416968A (en) | Electronic device and method of manufacturing same | |
| CN111816569A (zh) | 封装框架及其制作方法和基板 | |
| JP2013058775A (ja) | 半導体パッケージ基板の製造方法 | |
| JP2012104521A (ja) | 回路基板の製造方法 | |
| KR20120120789A (ko) | 인쇄회로기판의 제조방법 | |
| JP7226973B2 (ja) | ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体チップの実装方法 | |
| CN107223284B (zh) | 通过在部件承载件的具有均匀消蚀特性的表面部分中的接线结构接触嵌入式电子部件 | |
| JP2007123578A (ja) | 半導体装置及びその製造方法 | |
| JP6573415B1 (ja) | ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品の製造方法 | |
| JP2004134183A (ja) | 電極シートおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210421 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230209 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7226973 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |