JP2020087250A - 過熱保護回路及び半導体装置 - Google Patents

過熱保護回路及び半導体装置 Download PDF

Info

Publication number
JP2020087250A
JP2020087250A JP2018224786A JP2018224786A JP2020087250A JP 2020087250 A JP2020087250 A JP 2020087250A JP 2018224786 A JP2018224786 A JP 2018224786A JP 2018224786 A JP2018224786 A JP 2018224786A JP 2020087250 A JP2020087250 A JP 2020087250A
Authority
JP
Japan
Prior art keywords
current
output
transistor
overheat
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018224786A
Other languages
English (en)
Other versions
JP7126931B2 (ja
Inventor
薫 坂口
Kaoru Sakaguchi
薫 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2018224786A priority Critical patent/JP7126931B2/ja
Priority to US16/689,687 priority patent/US11387825B2/en
Priority to CN201911180499.8A priority patent/CN111258364B/zh
Priority to KR1020190156867A priority patent/KR102658159B1/ko
Publication of JP2020087250A publication Critical patent/JP2020087250A/ja
Application granted granted Critical
Publication of JP7126931B2 publication Critical patent/JP7126931B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
    • H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Abstract

【課題】消費電流を小さくすることが出来る過熱保護回路を備えた半導体装置を提供する。【解決手段】感温素子に第一の定電流を供給する第一の定電流源と、感温素子と第一の定電流源の間に設けられた第一のトランジスタと、半導体装置の出力電流に応じたセンス電流に基づく電圧で第一のトランジスタのゲート電圧を制御する出力電流検出回路と、感温電流と第一の定電流の比較結果に基づいた過熱検出信号を出力する出力回路とを備えた。【選択図】図１

Description

本発明は、過熱保護回路及びそれを備えた半導体装置に関する。
自己発熱する出力トランジスタを備えた半導体装置において、一般的に過熱保護回路が備えられる。過熱保護回路は、半導体装置の温度を測定し、測定温度が所定の過熱検出温度を超えると出力トランジスタの動作を停止して過熱を抑制することで、熱に起因する半導体装置の信頼性の低下を防止することが出来る。
そのような過熱保護回路を備えた半導体装置において、出力トランジスタが所定の電流値以上の出力電流を流した場合に、過熱保護回路の温度検出手段にバイアス電流を供給するように構成することで、消費電流を低減する技術が知られている（例えば、特許文献１参照）。
特許第４９３４４９１号
しかしながら、消費電流を低減するように構成された特許文献１の過熱保護回路において、コンパレータにバイアス電流が常に供給されているため、更なる低消費電流化が困難である。コンパレータのバイアス電流を小さくした場合は、コンパレータの応答速度が低下する。
本発明は上記課題に鑑みて為され、応答速度を低下させることなく、消費電流を少なくした過熱保護回路と、それを備えた半導体装置を提供することを目的とする。
本発明の過熱保護回路を備えた半導体装置は、半導体装置の温度に応じた感温電流を流す感温素子と、感温素子に第一の定電流を供給する第一の定電流源と、感温素子と第一の定電流源の間に設けられた第一のトランジスタと、半導体装置の出力電流に応じたセンス電流に基づく電圧で第一のトランジスタのゲート電圧を制御する出力電流検出回路と、感温電流と第一の定電流の比較結果に基づいた過熱検出信号を出力する出力回路と、を備えたことを特徴とする。
本発明の過熱保護回路を備えた半導体装置によれば、過熱保護回路に流れる電流が出力トランジスタの出力電流に応じて少なくなるため、応答速度を低下させることなく、消費電流を小さくすることが出来る。
本発明の実施形態の半導体装置を説明するための回路図である。 本実施形態の過熱保護回路の他の例を説明するための回路図である。 本実施形態の過熱保護回路の特性を説明するための図である。
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の実施形態の半導体装置を説明するための回路図である。
本実施形態の半導体装置１０は、出力トランジスタ３０と、抵抗３１、３２と、基準電圧回路３３と、誤差増幅器３４と、過熱保護回路１００と、を備えている。抵抗３１、３２と基準電圧回路３３と誤差増幅器３４は、出力トランジスタ３０の駆動回路を構成している。
過熱保護回路１００は、感温素子であるダイオード１１０と、出力電流検出回路１１１と、制御回路１１２と、定電流源１２０、１２１と、ＰＭＯＳトランジスタ１３０と、ＮＭＯＳトランジスタ１３１、１３３と、調整端子を備えたＮＭＯＳトランジスタ１３２とを備えている。出力電流検出回路１１１は、ＰＭＯＳトランジスタ１３４、１３５と、定電流源１２２を備えている。制御回路１１２は、ＰＭＯＳトランジスタ１３６、１３８と、ＮＭＯＳトランジスタ１３７を備えている。
半導体装置１０の各構成要素の接続について説明する。
出力トランジスタ３０は、ソースが電源端子１２に、ドレインが出力端子１３に接続されている。直列に接続された抵抗３１と抵抗３２は、出力端子１３と接地端子１１の間に接続されている。誤差増幅器３４は、非反転入力端子に抵抗３１と抵抗３２の節点が接続され、反転入力端子に基準電圧回路３３の出力端子が接続され、出力端子が出力トランジスタ３０のゲートと過熱保護回路１００の入出力端子１４に接続されている。
出力電流検出回路１１１は、第一入力端子１５に入出力端子１４が接続され、第二入力端子１６に制御回路１１２の第二出力端子２０が接続され、出力端子１７がＮＭＯＳトランジスタ１３２のゲート及びドレインとＮＭＯＳトランジスタ１３３のゲートに接続されている。ＮＭＯＳトランジスタ１３２のソースは、接地端子１１に接続されている。ＮＭＯＳトランジスタ１３３は、ソースがダイオード１１０のアノードに接続され、ドレインが定電流源１２０の一方の端子とＰＭＯＳトランジスタ１３０及びＮＭＯＳトランジスタ１３１のゲートに接続されている。ダイオード１１０のカソードは、接地端子１１に接続されている。定電流源１２０の他方の端子は、電源端子１２に接続されている。ＰＭＯＳトランジスタ１３０は、ソースが電源端子１２に接続され、ドレインがＮＭＯＳトランジスタ１３１のドレインと制御回路１１２の入力端子１８に接続されている。定電流源１２１は、一方の端子がＮＭＯＳトランジスタ１３１のソースに接続され、他方の端子が接地端子１１に接続されている。制御回路１１２は、第一出力端子１９が入出力端子１４に接続され、第二出力端子２０がＮＭＯＳトランジスタ１３２の調整端子に接続されている。
ＰＭＯＳトランジスタ１３４は、ゲートが出力電流検出回路１１１の第一入力端子１５に接続され、ソースが定電流源１２２の一方の端子とＰＭＯＳトランジスタ１３５のソースに接続され、ドレインが出力電流検出回路１１１の出力端子１７とＰＭＯＳトランジスタ１３５のドレインに接続されている。ＰＭＯＳトランジスタ１３５のゲートは、第二入力端子１６に接続されている。定電流源１２２の他方の端子は、電源端子１２に接続されている。
ＰＭＯＳトランジスタ１３６は、ゲートがＮＭＯＳトランジスタ１３７のゲートと制御回路１１２の入力端子１８に接続され、ドレインがＮＭＯＳトランジスタ１３７のドレインとＰＭＯＳトランジスタ１３８のゲートと制御回路１１２の第二出力端子２０に接続されている。ＰＭＯＳトランジスタ１３６のソースは、電源端子１２に接続されている。ＮＭＯＳトランジスタ１３７のソースは、接地端子１１に接続されている。ＰＭＯＳトランジスタ１３８は、ドレインが制御回路１１２の第一出力端子１９に接続され、ソースが電源端子１２に接続されている。
ここで、ＮＭＯＳトランジスタ１３２は、調整端子に入力される信号に応じてＷ長とＬ長の比であるＷ／Ｌが調整されるものとする。
掛かる構成の半導体装置１０の動作について、以下に説明する。
基準電圧回路３３は、接地端子１１の電圧Ｖssを基準とした一定の基準電圧Ｖrefを出力する。誤差増幅器３４は、電圧Ｖfbが基準電圧Ｖrefと一致するように、出力トランジスタ３０のゲート電圧を制御する。その結果、出力端子１３の電圧Ｖoutは、基準電圧Ｖrefに基づく所定の電圧となるように制御される。
ダイオード１１０が順方向にバイアスされている時、ダイオード１１０の両端に発生する順方向電圧Ｖfは、接合温度に対しておおよそ−２ｍＶ／℃の負の温度係数を有する。
出力電流検出回路１１１は、第一入力端子１５に誤差増幅器３４の出力電圧が入力され、出力トランジスタ３０の出力電流Ｉoutに比例した第一センス電流であるセンス電流Ｉs1をＮＭＯＳトランジスタ１３２のドレインに出力する。
ＰＭＯＳトランジスタ１３４は、出力トランジスタ３０の出力電流Ｉoutに比例したセンス電流Ｉs1を出力端子１７に出力する。センス電流Ｉs1は、第二入力端子１６に過熱検出状態を示す信号、Ｌレベルが入力されていない場合、定電流源１２２が流す定電流値Ｉb2で飽和する。
ＮＭＯＳトランジスタ１３２は、ゲートに発生するセンス電流Ｉs1に基づいたセンス電圧Ｖs1をＮＭＯＳトランジスタ１３３のゲートに出力する。ここで、センス電圧Ｖs1は、出力電流Ｉoutの変化に比例したセンス電流Ｉs1に応じて連続的に変化する。
出力電流Ｉoutが小さい時、センス電流Ｉs1もそれに比例して小さいため、センス電圧Ｖs1は低くなる。センス電圧Ｖs1が低い場合、ＮＭＯＳトランジスタ１３３と直列に接続されたダイオード１１０に流れる感温電流Ｉtempは非常に小さい値となる。定電流源１２０の出力する定電流Ｉb1と比較して感温電流Ｉtempが小さいと、定電流源１２０とＮＭＯＳトランジスタ１３３の節点Ｎ１は、定電流Ｉb1によって電源電圧Ｖinに固定される。節点Ｎ１の電圧がＶinレベルである時、ＰＭＯＳトランジスタ１３０はオフしＮＭＯＳトランジスタ１３１はオンするため、制御回路１１２の入力端子１８は接地端子１１の電圧Ｖss、Ｌレベルの電圧が入力される。即ち、過熱非検出状態である。
制御回路１１２は、入力端子１８にＬレベルの信号が入力されると、ＰＭＯＳトランジスタ１３６がオンするので、第二出力端子２０の電圧はＨレベルとなり、第一出力端子１９は開放状態となる。従って、出力電流検出回路１１１は、第一入力端子１５に入出力端子１４の電圧が入力され、第二入力端子１６にＨレベルが入力される。そして、出力電流検出回路１１１は、出力トランジスタ３０の出力電流Ｉoutに比例したセンス電流Ｉs1を出力端子１７に出力する。
出力電流Ｉoutが大きい時、センス電流Ｉs1もそれに比例して大きいため、センス電圧Ｖs1が高くなる。ここで、半導体装置１０の接合温度が所定の過熱検出温度より低い場合、ダイオード１１０の順方向電圧Ｖfが高いため、ＮＭＯＳトランジスタ１３３が流す感温電流Ｉtempは非常に小さい値となる。従って、出力電流Ｉoutが小さい時と同様に、定電流Ｉb1と比較して感温電流Ｉtempが小さいため、制御回路１１２の入力端子１８にはＬレベルの電圧が入力される。
センス電圧Ｖs1が高く、且つ、半導体装置１０の接合温度が所定の過熱検出温度より高い場合、ダイオード１１０の順方向電圧Ｖfが低くなるため、ＮＭＯＳトランジスタ１３３が流す感温電流Ｉtempが大きい値となる。定電流Ｉb1と比較して感温電流Ｉtempが大きいと、節点Ｎ１の電圧は低下する。節点Ｎ１の電圧が低下しＰＭＯＳトランジスタ１３０がオンすると、制御回路１１２の入力端子１８には電源端子１２の電圧Ｖin、Ｈレベルの電圧が入力される。即ち、過熱検出状態である。
ＰＭＯＳトランジスタ１３０がオンしていれば、ＮＭＯＳトランジスタ１３１がオフしない場合であっても、ＮＭＯＳトランジスタ１３１の電流能力は定電流源１２１によって制限されるため、ＰＭＯＳトランジスタ１３０によって制御回路１１２の入力端子はＨレベルとなる。
制御回路１１２は、過熱非検出状態において、第一出力端子１９が開放状態で、出力トランジスタ３０のゲートを制御しない。また、第二出力端子２０からＨレベルの信号が出力電流検出回路１１１の第二入力端子１６とＮＭＯＳトランジスタ１３２の調整端子に出力される。そして、出力電流検出回路１１１は、ＰＭＯＳトランジスタ１３５がオフするので、出力電流Ｉoutに比例したセンス電流Ｉs1をＮＭＯＳトランジスタ１３２に出力する。また、ＮＭＯＳトランジスタ１３２は、Ｗ／Ｌを過熱非検出状態における所定のＷ／Ｌに設定される。
制御回路１１２は、過熱検出状態において、第一出力端子１９からＨレベルの電圧を出力トランジスタ３０のゲートに出力し、出力トランジスタ３０をオフすることで半導体装置１０の過熱を抑制する。また、第二出力端子２０からＬレベルの信号が出力電流検出回路１１１の第二入力端子１６とＮＭＯＳトランジスタ１３２の調整端子に出力される。そして、出力電流検出回路１１１は、ＰＭＯＳトランジスタ１３５がオンするので、定電流源１２２が流す定電流値Ｉb2をセンス電流Ｉs1としてＮＭＯＳトランジスタ１３２に出力する。従って、過熱検出状態において、出力トランジスタ３０がオフして出力電流Ｉoutが小さくなっても、出力電流Ｉoutが大きい時と同様に過熱を検出し続けることが可能である。
また、ＮＭＯＳトランジスタ１３２は、Ｗ／Ｌを過熱検出状態における所定のＷ／Ｌに設定される。ここで、ＮＭＯＳトランジスタ１３２の過熱検出状態のＷ／Ｌは、過熱非検出状態よりも小さく設定される。即ち、過熱検出温度は、過熱検出状態よりも過熱非検出状態の方が低く設定される。これにより、過熱検出温度付近でヒステリシスを有するので、過熱検出状態と過熱非検出状態の状態遷移において、回路が不安定になることを防止することが出来る。
また、過熱保護回路１００は、このような回路構成としたので、過熱非検出状態における消費電流はセンス電流Ｉs1と感温電流Ｉtempで決まる。即ち、過熱非検出状態であって出力電流Ｉoutが小さい場合は、センス電流Ｉs1と感温電流Ｉtempは微小であるため、過熱保護回路１００の消費電流は非常に小さくなる。
そして、出力電流Ｉoutが大きい場合はセンス電流Ｉs1も大きいため、過熱検出時の遅延時間は短くなる。従って、応答速度を低下させることなく、消費電流を少なくした過熱保護回路と、それを備えた半導体装置を提供することが出来る。
なお、出力電流検出回路１１１は、定電流源１２２を備えて、センス電流Ｉs1が定電流値Ｉb2で飽和する構成としたが、出力電流Ｉoutに対する過熱検出温度の変化を大きくしたい場合は、定電流源１２２を備えなくてもよい。
また、本実施形態において、出力端子１３の電圧ＶOUTが一定の電圧となるような定電圧回路を例にして説明したが、自己発熱する出力トランジスタ３０を備えた他の半導体装置にも、本実施形態の過熱保護回路１００を適用することが出来る。
図２は、本実施形態の過熱保護回路の他の例を説明するための回路図である。図２の回路図において、図１と同様の構成については、同一の符号を付与して、詳細な説明は省略する。
過熱保護回路２００は、図１の過熱保護回路１００の構成要素から定電流源１２３とＰＭＯＳトランジスタ１４８を加え、且つ、出力電流検出回路１１１に代えて出力電流検出回路２１１を、制御回路１１２に代えて制御回路２１２を備えて構成される。
出力電流検出回路２１１は、ＰＭＯＳトランジスタ１３９、１４０、１４１、１４５、１４６と、ＮＭＯＳトランジスタ１４２、１４３、１４４、１４７と、定電流源１２４、１２５と、を備えている。
ＰＭＯＳトランジスタ１３９は、ゲートが出力電流検出回路２１１の第一入力端子１５に接続され、ソースが電源端子１２に接続され、ドレインがＰＭＯＳトランジスタ１４０のソースに接続されている。ＰＭＯＳトランジスタ１４０は、ゲートがＰＭＯＳトランジスタ１４１のゲートとドレインとＮＭＯＳトランジスタ１４３のドレインに接続され、ドレインがＮＭＯＳトランジスタ１４２のゲートとドレインとＮＭＯＳトランジスタ１４３のゲートとＮＭＯＳトランジスタ１４４のゲートに接続されている。ＰＭＯＳトランジスタ１４１のソースは半導体装置１０の出力端子１３に接続されている。ＮＭＯＳトランジスタ１４２、１４３、１４４の各ソースは接地端子１１に接続されている。ＰＭＯＳトランジスタ１４５は、ソースが電源端子１２に接続され、ゲートとドレインがＮＭＯＳトランジスタ１４４のドレインと定電流源１２４の一方の端子とＰＭＯＳトランジスタ１４６のゲートに接続されている。定電流源１２４の他方の端子は、ＮＭＯＳトランジスタ１４７のドレインに接続されている。ＮＭＯＳトランジスタ１４７は、ゲートが出力電流検出回路２１１の第二入力端子１６に接続され、ソースが接地端子１１に接続されている。ＰＭＯＳトランジスタ１４６は、ソースが定電流源１２５の一方の端子に接続され、ドレインが出力電流検出回路２１１の出力端子１７に接続されている。定電流源１２５の他方の端子は、電源端子１２に接続されている。
定電流源１２３は、一方の端子が電源端子１２に接続され、他方の端子がＰＭＯＳトランジスタ１４８のソースに接続されている。ＰＭＯＳトランジスタ１４８は、ゲートがＰＭＯＳトランジスタ１４５のゲートに接続され、ドレインが節点Ｎ１に接続されている。制御回路２１２の第二出力端子２０は、制御回路２１２の入力端子１８に接続されている。
過熱保護回路２００の動作について説明する。
ＰＭＯＳトランジスタ１４８の出力する第二センス電流であるセンス電流Ｉs2は、出力トランジスタ３０の出力電流Ｉoutに比例し、定電流源１２３が流す定電流で飽和する。
節点Ｎ１の電圧は、定電流源１２０が出力する定電流Ｉb1とセンス電流Ｉs2の和の電流と感温電流Ｉtempの比較結果に基づいて変動する。このときの過熱保護回路２００の動作は、先述の過熱保護回路１００と同様である。
過熱保護回路１００は定電流Ｉb1が一定であるのに対して、過熱保護回路２００は、比較対象となる感温電流Ｉtempとセンス電流Ｉs2が共に出力電流Ｉoutに対して相関を持って変化するため、過熱検出温度の出力電流Ｉoutに対する変化が小さい。更に、出力電流Ｉoutが大きい場合にセンス電流Ｉs2が増加することで節点Ｎ１のインピーダンスが低下するため、ノイズに対して節点Ｎ１の電圧が変動し難くなり、動作が安定する。
以上説明したように、過熱保護回路２００を用いれば、過熱保護回路１００の効果に加えて、出力電流Ｉoutの変化に対する過熱検出温度の変化を抑制し、ノイズ耐性を高くすることが出来る。
次に、出力電流検出回路２１１の動作について説明する。
ＰＭＯＳトランジスタ１３９は、出力トランジスタ３０の出力電流Ｉoutに比例した電流を出力する。その電流は、ＰＭＯＳトランジスタ１４０を介してＮＭＯＳトランジスタ１４２に入力される。ＮＭＯＳトランジスタ１４２とカレントミラー接続されたＮＭＯＳトランジスタ１４３及び１４４は、ＮＭＯＳトランジスタ１４２の入力電流に比例した電流を出力する。ＰＭＯＳトランジスタ１４０及び１４１のゲート・ソース間電圧が一致するように設計することで、ＰＭＯＳトランジスタ１４０のソース電圧は出力端子１３の電圧Ｖoutと略等しくなる。従って、ＰＭＯＳトランジスタ１３９と出力トランジスタ３０のソースドレイン間電圧が略等しくなり、電源電圧Ｖinに依存せずＰＭＯＳトランジスタ１３９は精度よく出力電流Ｉoutに比例した電流を流すことが出来る。
ＮＭＯＳトランジスタ１４４の出力する電流は、ＰＭＯＳトランジスタ１４５に入力される。ＰＭＯＳトランジスタ１４５とカレントミラー接続されたＰＭＯＳトランジスタ１４６及び１４８は、ＰＭＯＳトランジスタ１４５の入力電流に比例した電流を出力する。ＰＭＯＳトランジスタ１４６が出力端子１７に出力するセンス電流Ｉs1は、出力トランジスタ３０の出力電流Ｉoutに比例し、定電流源１２５の電流で飽和する。
第二入力端子１６に過熱非検出状態を示すＬレベルの信号が入力されていると、ＮＭＯＳトランジスタ１４７はオフしているので、ＮＭＯＳトランジスタ１４４の出力する電流がＰＭＯＳトランジスタ１４５に入力される。
第二入力端子１６に過熱検出状態を示すＨレベルの信号が入力されると、ＮＭＯＳトランジスタ１４７はオンするため、定電流源１２４の電流がＰＭＯＳトランジスタ１４５に入力される。この時、出力端子１７に出力されるセンス電流Ｉs1は、定電流源１２５の電流となる。ここで、定電流源１２４は、ＮＭＯＳトランジスタ１４７がオンしたときに流れる電流を制限するために設けられている。
以上説明したように過熱保護回路２００は、ＰＭＯＳトランジスタ１３９が電源電圧Ｖinに依存しない出力電流Ｉoutに比例したセンス電流を流すことが出来るため、過熱検出温度の電源電圧依存性を小さくすることが出来る。
なお、出力電流検出回路１１１の定電流源１２２と出力電流検出回路２１１の定電流源１２３、１２５は、電流を制限する機能があれば良く、抵抗で構成しても良い。
図３は、本実施形態の過熱保護回路の出力電流Ｉoutと過熱検出温度の特性を説明するための図である。図３において、横軸は出力トランジスタ３０の出力電流Ｉout、縦軸は過熱検出温度ＴSDである。
図中の点線Ａは、従来の過熱保護回路の特性である。従来の過熱保護回路は、所定の出力電流値以下では過熱検出せず、所定の出力電流以上では一定の温度で過熱検出する。
実線Ｂは、過熱保護回路１００及び２００の特性である。過熱検出温度は、出力電流Ｉoutが小さい領域では出力電流Ｉoutが小さい程高くなり、出力電流Ｉoutが大きい領域ではほぼ一定となる。出力電流Ｉoutが小さい領域において、過熱検出を停止することがないので、半導体装置の信頼性を高くすることが出来る。このような特性は、出力電流検出回路１１１の出力するセンス電流Ｉs1が所定の出力電流値以上で飽和するよう構成することで得ることが出来る。
破線Ｃは、過熱保護回路１００及び２００において、出力電流検出回路１１１の定電流源１２２に代えて抵抗を用いたときの特性である。過熱検出温度は、出力電流Ｉoutが小さい領域では出力電流Ｉoutが小さい程高くなり、出力電流Ｉoutが大きい領域で徐々に低下する。出力電流Ｉoutが大きい領域において、急な発熱時の検出速度が速くなるので、半導体装置が高温となることを抑制して、半導体装置の信頼性を更に高くすることが出来る。
本発明の実施形態の半導体装置における過熱検出温度ＴSDは凡そ下式（１）に従う。
Figure 2020087250
 ここで、Ｔは半導体装置の接合温度、Ｖｆはダイオードの順方向電圧、Ｉs1はセンス電流、Ｉb1は定電流、Ｖｆ0は基準温度におけるダイオードの順方向電圧を示す定数である。Ｋ132、Ｋ133は夫々ＮＭＯＳトランジスタ１３２、１３３のドレイン電流の比例定数Ｋ値であり、変数の添え字が各トランジスタの番号と対応している。
過熱保護回路の各構成要素の設計定数の調整により、狙った過熱検出温度ＴSDとその出力電流Ｉout依存性を任意に定めることが出来る。例えば、ＮＭＯＳトランジスタ１３２、１３３のＷ／Ｌを変更することで、特定の出力電流Ｉoutにおける過熱検出温度ＴSDを変更することが出来る。また、出力電流Ｉoutに対するセンス電流Ｉs1の電流比を調整することで、Ｉoutに対するＴSDの依存性を調整することが出来る。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
１０ 半導体装置
１１ 接地端子
１２ 電源端子
１３ 出力端子
３０ 出力トランジスタ
３３ 基準電圧回路
３４ 誤差増幅器
１００、２００ 過熱保護回路
１１０ ダイオード
１１１、２１１ 出力電流検出回路
１１２、２１２ 制御回路
１２０、１２１、１２２、１２３、１２４、１２５ 定電流源

Claims (4)

  1. 半導体装置を過熱から保護する過熱保護回路であって、
    前記半導体装置の温度に応じた感温電流を流す感温素子と、
    前記感温素子に第一の定電流を供給する第一の定電流源と、
    前記感温素子と前記第一の定電流源の間に設けられた第一のトランジスタと、
    前記半導体装置の出力電流に応じたセンス電流に基づく電圧で前記第一のトランジスタのゲート電圧を制御する出力電流検出回路と、
    前記感温電流と前記第一の定電流の比較結果に基づいた過熱検出信号を出力する出力回路と、
    を備えたことを特徴とする過熱保護回路。
  2. 前記出力電流検出回路は、
    ゲートに前記半導体装置の出力電流に応じた電圧が入力される第二のトランジスタと、
    前記第二のトランジスタの電流を制限する第二の定電流源と、
    を備えたことを特徴とする請求項１に記載の過熱保護回路。
  3. 前記出力電流検出回路は、
    前記第二のトランジスタと並列に接続され、ゲートに前記過熱検出信号に応じた電圧が入力される第三のトランジスタと、を備え、
    前記出力回路が前記過熱検出信号を出力している間は、前記第三のトランジスタがオンして、前記第一のトランジスタが前記半導体装置の出力電流に関わらない所定の電流を流すように前記第一のトランジスタのゲート電圧を制御する
    ことを特徴とする請求項２に記載の過熱保護回路。
  4. 出力トランジスタと、
    前記出力トランジスタのゲートに制御電圧を出力する駆動回路と、
    前記駆動回路の制御電圧に応じて前記出力トランジスタのゲート電圧を制御する請求項１から３のいずれかに記載の過熱保護回路と、
    を備えたことを特徴とする半導体装置。
JP2018224786A 2018-11-30 2018-11-30 過熱保護回路及び半導体装置 Active JP7126931B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018224786A JP7126931B2 (ja) 2018-11-30 2018-11-30 過熱保護回路及び半導体装置
US16/689,687 US11387825B2 (en) 2018-11-30 2019-11-20 Overheat protection circuit and semiconductor device including the same
CN201911180499.8A CN111258364B (zh) 2018-11-30 2019-11-27 过热保护电路以及具备该过热保护电路的半导体装置
KR1020190156867A KR102658159B1 (ko) 2018-11-30 2019-11-29 과열 보호 회로 및 이것을 구비한 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018224786A JP7126931B2 (ja) 2018-11-30 2018-11-30 過熱保護回路及び半導体装置

Publications (2)

Publication Number Publication Date
JP2020087250A true JP2020087250A (ja) 2020-06-04
JP7126931B2 JP7126931B2 (ja) 2022-08-29

Family

ID=70850851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018224786A Active JP7126931B2 (ja) 2018-11-30 2018-11-30 過熱保護回路及び半導体装置

Country Status (4)

Country Link
US (1) US11387825B2 (ja)
JP (1) JP7126931B2 (ja)
KR (1) KR102658159B1 (ja)
CN (1) CN111258364B (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867573B1 (en) * 2003-11-07 2005-03-15 National Semiconductor Corporation Temperature calibrated over-current protection circuit for linear voltage regulators
JP2008282118A (ja) * 2007-05-09 2008-11-20 Ricoh Co Ltd 過熱保護回路およびそれを具備する電子機器、ならびにその制御方法
JP2011061966A (ja) * 2009-09-09 2011-03-24 Seiko Instruments Inc ボルテージレギュレータ
JP2015176327A (ja) * 2014-03-14 2015-10-05 セイコーインスツル株式会社 過熱保護回路及びボルテージレギュレータ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002312044A (ja) * 2001-04-16 2002-10-25 Denso Corp 電源回路
JP4920305B2 (ja) * 2006-05-19 2012-04-18 株式会社リコー 過熱検出回路および該過熱検出回路を内蔵した半導体装置および電子機器
JP5491223B2 (ja) * 2009-06-17 2014-05-14 セイコーインスツル株式会社 過熱保護回路及び電源用集積回路
JP2012108087A (ja) * 2010-10-28 2012-06-07 Seiko Instruments Inc 温度検知装置
JP6250418B2 (ja) * 2013-05-23 2017-12-20 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6342240B2 (ja) * 2013-08-26 2018-06-13 エイブリック株式会社 ボルテージレギュレータ
JP6316647B2 (ja) * 2014-04-25 2018-04-25 エイブリック株式会社 過電流保護回路、半導体装置、及びボルテージレギュレータ
JP6436728B2 (ja) * 2014-11-11 2018-12-12 エイブリック株式会社 温度検出回路及び半導体装置
JP6542103B2 (ja) * 2015-11-09 2019-07-10 エイブリック株式会社 過熱検出回路、過熱保護回路、及び半導体装置
WO2019169611A1 (en) * 2018-03-08 2019-09-12 Texas Instruments Incorporated Adaptive thermal overshoot and current limiting protection for mosfets

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867573B1 (en) * 2003-11-07 2005-03-15 National Semiconductor Corporation Temperature calibrated over-current protection circuit for linear voltage regulators
JP2008282118A (ja) * 2007-05-09 2008-11-20 Ricoh Co Ltd 過熱保護回路およびそれを具備する電子機器、ならびにその制御方法
JP2011061966A (ja) * 2009-09-09 2011-03-24 Seiko Instruments Inc ボルテージレギュレータ
JP2015176327A (ja) * 2014-03-14 2015-10-05 セイコーインスツル株式会社 過熱保護回路及びボルテージレギュレータ

Also Published As

Publication number Publication date
KR102658159B1 (ko) 2024-04-17
US20200177174A1 (en) 2020-06-04
CN111258364B (zh) 2023-09-15
CN111258364A (zh) 2020-06-09
US11387825B2 (en) 2022-07-12
KR20200066241A (ko) 2020-06-09
JP7126931B2 (ja) 2022-08-29

Similar Documents

Publication Publication Date Title
US9812958B2 (en) Voltage regulator with improved overshoot and undershoot voltage compensation
US8680828B2 (en) Voltage regulator
JP5987206B2 (ja) 電圧調整回路機構および関連する動作方法
JP6541250B2 (ja) 低ドロップアウト電圧レギュレータおよび方法
US9819173B2 (en) Overheat protection circuit and voltage regulator
US8384370B2 (en) Voltage regulator with an overcurrent protection circuit
JP4937865B2 (ja) 定電圧回路
US20180292854A1 (en) Voltage regulator
US9618951B2 (en) Voltage regulator
US9348350B2 (en) Voltage regulator
US20160211751A1 (en) Voltage regulator
KR102446022B1 (ko) 연산 증폭 회로 및 그 과전류 보호 방법
JP2008052516A (ja) 定電圧回路
US20160274616A1 (en) Bandgap voltage generation
TWI672572B (zh) 電壓調節器
JP2018173868A (ja) 過電流保護回路及びボルテージレギュレータ
TWI514104B (zh) 用於穩壓器之電流源及其穩壓器
US8970257B2 (en) Semiconductor device for offset compensation of reference current
US20230087732A1 (en) Voltage generating circuit and semiconductor device
US11068004B2 (en) Regulator with reduced power consumption using clamp circuit
JP7126931B2 (ja) 過熱保護回路及び半導体装置
JP2010165071A (ja) 定電圧電源
KR101575814B1 (ko) 레벨 검출기
US9739811B2 (en) Overcurrent detector
JP2006017552A (ja) 温度検出回路及び温度検出方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220817

R150 Certificate of patent or registration of utility model

Ref document number: 7126931

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350