以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
まず、本実施形態に係る表示装置について詳細に説明する。
本実施形態においては、表示装置の一例として、液晶表示装置を開示する。この液晶表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に用いることができる。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、MEMS(Micro Electro Mechanical Systems)を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。
図1は、表示装置DSPの構成を概略的に示す斜視図である。
表示装置DSPは、アクティブマトリクス型の表示パネルPNL、表示パネルPNLを駆動する駆動ICチップ2、表示パネルPNLを照明するバックライトユニットBL、制御モジュールCM、フレキシブル配線基板FPC1、FPC2等を備えている。
表示パネルPNLは、第1基板SUB1と、第1基板SUB1に対向配置された第2基板SUB2と、を備えている。また、表示パネルPNLは、画像を表示する表示領域DA、及び、表示領域DAを囲む額縁状の非表示領域NDAを備えている。複数の画素PXは、表示領域DAにおいてマトリクス状に配置されている。
バックライトユニットBLは、第1基板SUB1の背面側に配置されている。このようなバックライトユニットBLとしては、種々の形態が適用可能であるが、詳細な構造については説明を省略する。駆動ICチップ2は、第1基板SUB1に実装されている。フレキシブル配線基板FPC1は、表示パネルPNLと制御モジュールCMとを接続している。フレキシブル配線基板FPC2は、バックライトユニットBLと制御モジュールCMとを接続している。
このような構成の表示装置DSPは、バックライトユニットBLから表示パネルPNLに入射する光を各画素PXで選択的に透過させることによって画像を表示する透過表示機能を備えた透過型の液晶表示装置に相当する。但し、表示装置DSPは、外光または補助光を選択的に反射させることで画像を表示させる反射表示機能を備えた反射型の液晶表示装置であっても良いし、透過表示機能及び反射表示機能を備えた半透過型の液晶表示装置であっても良い。
図2は、表示パネルPNLの断面を示す概略図である。
表示パネルPNLは、第1基板SUB1、第2基板SUB2、液晶層LQ、シール材SE、スペーサSP、光学素子OD1、光学素子OD2などを備えている。第1基板SUB1及び第2基板SUB2の詳細については後述する。
シール材SEは、非表示領域NDAに配置され、第1基板SUB1と第2基板SUB2とを貼り合わせている。スペーサSPは、第1基板SUB1と第2基板SUB2との間に配置されている。図示した例では、スペーサSP2は、第2基板SUB2に形成されている。液晶層LQは、第1基板SUB1と第2基板SUB2との間に保持されている。光学素子OD1は、第1基板SUB1の第2基板SUB2と対向する側とは反対側の面に配置されている。光学素子OD2は、第2基板SUB2の第1基板SUB1と対向する側とは反対側の面に配置されている。光学素子OD1及びOD2は、それぞれ偏光板を備えている。なお、光学素子OD1及びOD2は、位相差板などの他の光学素子を含んでいても良い。
図3は、図1に示した表示パネルPNLの表示領域DAにおける構成を示す平面図である。本実施形態においては、表示パネルPNLは、IPS(In−Plane Switching)モード、IPSモードの1つであるFFS(Fringe Field Switching)モードなどの基板主面に沿った横電界を利用するモードに適用される。なお、図中には、説明に必要な主要部のみを図示している。
ここで、図3は、互いに交差する第1方向X及び第2方向Yで規定されるX−Y平面における表示パネルPNLの平面図を示している。なお、図示した例では、第1方向X及び第2方向Yは、互いに直交しているが、90°以外の角度で交差していてもよい。また、図中において、第2方向Yに対して反時計回りに鋭角に交差する方向を方向D1と定義し、第2方向Yに対して時計回りに鋭角に交差する方向を方向D2と定義する。なお、第2方向Yと方向D1とのなす角度θ1は、第2方向Yと方向D2とのなす角度θ2と略同一である。
図3に示すように、表示パネルPNLは、走査線G、信号線S1乃至S4、スイッチング素子TR1乃至TR3、金属配線M1乃至M4、画素電極PE1乃至PE6、共通電極CE1及びCE2、遮光層BM等を備えている。
走査線Gは、第1方向Xに沿って延出している。信号線S1乃至S4は、概ね第2方向Yに沿ってそれぞれ延出し、第1方向Xに沿って間隔をおいて並んでいる。図示した例では、信号線S1乃至S4は、走査線Gより上側(第2方向Yを示す矢印の後端側)においては、方向D1に沿って延出し、走査線Gより下側(第2方向Yを示す矢印の先端側)においては、方向D2に沿って延出している。これらの走査線Gと信号線S1乃至S4とは、X−Y平面において互いに交差している。
スイッチング素子TR1は、走査線Gと信号線S2との交差部付近に位置し、走査線G及び信号線S2と電気的に接続されている。スイッチング素子TR2は、走査線Gと信号線S3との交差部付近に位置し、走査線G及び信号線S3と電気的に接続されている。スイッチング素子TR3は、走査線Gと信号線S4との交差部付近に位置し、走査線G及び信号線S4と電気的に接続されている。なお、ここでは、スイッチング素子TR1乃至SW3は簡略化して図示しているが、後に詳述する。
金属配線M1乃至M4は、概ね第2方向Yに沿ってそれぞれ延出し、第1方向Xに沿って間隔をおいて並んでいる。金属配線M1乃至M4は、それぞれ信号線S1乃至S4と重なり、それぞれ信号線S1乃至S4と平行に延出している。また、金属配線M1乃至M4は、走査線GとX−Y平面において互いに交差している。金属配線M1乃至M4は、それぞれ第1方向Xに沿って同一の幅で形成されている。金属配線M1乃至M4の各々は、信号線S1乃至S4と同等以上の幅を有することが望ましい。
画素電極PE1乃至PE3は、第1方向Xに間隔をおいて並んでいる。また、画素電極PE4乃至PE6は、第1方向Xに間隔をおいて並んでいる。画素電極PE1及びPE4は、信号線S1及びS2の間に位置し、走査線Gを間に介して第2方向Yに間隔をおいて並んでいる。画素電極PE2及びPE5は、信号線S2及びS3の間に位置し、走査線Gを間に介して第2方向Yに間隔をおいて並んでいる。画素電極PE3及びPE6は、信号線S3及びS4の間に位置し、走査線Gを間に介して第2方向Yに間隔をおいて並んでいる。
共通電極CE1は、信号線S1、金属配線M1、画素電極PE1及びPE4と重なって配置されている。共通電極CE2は、信号線S3及びS4、金属配線M3及びM4、画素電極PE2、PE3、PE5、PE6と重なって配置されている。後述するが、共通電極CE1及びCE2は、帯状に形成されており、共通電極CE1及びCE2の間に間隙GPが形成されている。間隙GPは、信号線S2及び金属配線M2と重なり、信号線S2及び金属配線M2に沿って形成されている。共通電極CE1及びCE2は、画素電極PE1乃至PE6のそれぞれと重なる位置にスリットSLを有している。画素電極PE1乃至PE3と重なる位置に形成されたスリットSLは、方向D1に沿って形成されている。画素電極PE4乃至PE6と重なる位置に形成されたスリットSLは、方向D2に沿って形成されている。なお、1つの画素電極と重なる位置に形成されるスリットSLの数は、図示した例では3本であるが、これに限定されない。
コンタクトホールCHa、CHb、CHcは、後述するが、金属配線M1乃至M4と共通電極CE1及びCE2との間の絶縁膜に形成されている。コンタクトホールCHaは、信号線S1及び金属配線M1と重なる位置に形成されている。金属配線M1は、コンタクトホールCHaを介して共通電極CE1と接続されている。コンタクトホールCHbは、信号線S3及び金属配線M3と重なる位置に形成されている。金属配線M3は、コンタクトホールCHbを介して共通電極CE2と接続されている。コンタクトホールCHcは、信号線S4及び金属配線M4と重なる位置に形成されている。金属配線M4は、コンタクトホールCHcを介して共通電極CE2と接続されている。
遮光層BMは、走査線G、信号線S1乃至S4、金属配線M1乃至M4等の配線部と重なる領域に配置されている。遮光層BMは、図3において、2点鎖線で示されている。遮光層BMは、開口部OP1乃至OP6を規定している。開口部OP1乃至OP6は、それぞれ画素電極PE1乃至PE6と共通電極CE1及びCE2のスリットSLとが重なる領域を含む。
なお、ここでは、信号線S1乃至S4が第2方向Yに対して屈曲した例について説明したが、信号線S1乃至S4が第2方向Yに沿って直線状に延出していても良い。
図4は、図3のA−B線における表示パネルPNLの構成を示す断面図である。
本実施形態においては、第1基板SUB1から第2基板SUB2に向かう方向を上又は上方と定義し、第2基板SUB2から第1基板SUB1に向かう方向を下又は下方と定義する。また、「第1部材の上方の第2部材」及び「第1部材の下方の第2部材」とした場合、第2部材は、第1部材に接していてもよく、又は第1部材から離れて位置していてもよい。後者の場合、第1部材と第2部材との間に、第3の部材が介在していてもよい。一方、「第1部材の上の第2部材」及び「第1部材の下の第2部材」とした場合、第2部材は第1部材に接している。
第1基板SUB1は、ガラス基板や樹脂基板等の光透過性を有する基板である第1絶縁基板10を用いて構成されている。第1基板SUB1は、第1絶縁基板10の第2基板SUB2と対向する面10A側に、第1絶縁膜11、第2絶縁膜12、第3絶縁膜13、信号線S1乃至S4、第4絶縁膜14、金属配線M1乃至M4、画素電極PE1乃至PE3、第5絶縁膜15、共通電極CE、第1配向膜AL1等を備えている。
第1絶縁膜11は、第1絶縁基板10の上に配置されている。第2絶縁膜12は、第1絶縁膜11の上に配置されている。第3絶縁膜13は、第2絶縁膜12の上に配置されている。信号線S1乃至S4は、第3絶縁膜13の上に配置されている。信号線S1乃至S4は、それぞれ互いに第1方向Xに間隔をおいて配置されている。第4絶縁膜14は、信号線S1乃至S4を覆っている。第4絶縁膜14は、第3絶縁膜13の上にも配置されている。第4絶縁膜14は、第1層間絶縁膜に相当する。
金属配線M1乃至M4は、第4絶縁膜14の上に配置されている。金属配線M1乃至M4は、それぞれ信号線S1乃至S4の直上に位置している。金属配線M1乃至M4は、例えば、モリブデン、アルミニウム、モリブデンの単層体または積層体で構成されている。画素電極PE1乃至PE3は、第4絶縁膜14の上に配置されている。画素電極PE1は、金属配線M1と金属配線M2との間に配置されている。画素電極PE2は、金属配線M2と金属配線M3との間に配置されている。画素電極PE3は、金属配線M3と金属配線M4との間に配置されている。画素電極PE1乃至PE3と、金属配線M1乃至M4とは互いに離間している。画素電極PEは、例えば、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)等の透明な導電材料によって形成されている。第5絶縁膜15は、金属配線M1乃至M4と、画素電極PE1乃至PE3と、を覆っている。第5絶縁膜15は、第2層間絶縁膜に相当する。
共通電極CE1及びCE2は、第5絶縁膜15の上に配置されている。共通電極CE1は画素電極PE1と対向し、共通電極CE2は画素電極PE2及びPE3と対向している。共通電極CE1と共通電極CE2との間の間隙GPは、信号線S2及び金属配線M2の直上に位置している。共通電極CEは、例えば、ITOやIZO等の透明な導電材料によって形成されている。共通電極CE1及びCE2は、第1配向膜AL1によって覆われている。第1配向膜AL1は、第5絶縁膜15も覆っている。
ここで、信号線S3及び金属配線M3と共通電極CE2との位置関係に着目する。共通電極CE2は、信号線S3及び金属配線M3の直上に位置する電極部ELを備えている。電極部ELは、第1方向Xに幅W1を有している。また、画素電極PE2と金属配線M3との間の間隙GPaは、第1方向Xに幅W2を有しており、画素電極PE3と金属配線M3との間の間隙GPbは、第1方向Xに幅W4を有している。一例では、幅W2及び幅W4は略等しい。金属配線M3は、第1方向Xに幅W3を有している。電極部ELの幅W1は、例えば、間隙GPaの幅W2と、金属配線M3の幅W3と、間隙GPbの幅W4との和と同等以上である。また、金属配線M3と間隙GPa及び間隙GPbとは、第3方向Zにおいて、電極部ELと重なる領域内に配置されている。本実施形態において、例えば、幅W1は10μmであり、幅W2及び幅W4は共に2μmであり、幅W3は5μmであり、電極部ELの一端部は画素電極PE2の直上に位置し、電極部ELの他端部は画素電極PE3の直上に位置している。
上記のような第1絶縁膜11、第2絶縁膜12、第3絶縁膜13、及び、第5絶縁膜15は、例えば、シリコン酸化物やシリコン窒化物等の無機系材料を用いて形成されている。また、第4絶縁膜14は、例えば、透明な樹脂等の有機系材料を用いて形成されている。
第2基板SUB2は、ガラス基板や樹脂基板等の光透過性を有する基板である第2絶縁基板20を用いて構成されている。第2基板SUB2は、第2絶縁基板20の第1基板SUB1と対向する面20A側に、遮光層BM、カラーフィルタCF1乃至CF3、オーバーコート層OC、第2配向膜AL2等を備えている。
遮光層BMは、第2絶縁基板20の第1基板SUB1と対向する面20Aに配置されている。遮光層BMは、例えば、黒色の樹脂材料によって形成されている。
カラーフィルタCF1乃至CF3は、第2絶縁基板20の面20Aに配置され、それぞれの端部が遮光層BMに重なっている。カラーフィルタCF1乃至CF3は、互いに異なる複数の色、例えば赤色、青色、緑色にそれぞれ着色された樹脂材料によって形成されている。カラーフィルタCF1乃至CF3は、それぞれ開口部OP1乃至OP3に位置し、それぞれ画素電極PE1乃至PE3と対向している。
オーバーコート層OCは、カラーフィルタCF1乃至CF3を覆っている。オーバーコート層OCは、透明な樹脂材料によって形成されている。第2配向膜AL2は、オーバーコート層OCを覆っている。第1配向膜AL1及び第2配向膜AL2は、例えば、水平配向性を示す材料によって形成されている。
上述したような第1基板SUB1及び第2基板SUB2は、第1配向膜AL1及び第2配向膜AL2が向かい合うように配置されている。このとき、第1基板SUB1と第2基板SUB2との間には、図示しないスペーサにより、所定のセルギャップが形成される。第1基板SUB1と第2基板SUB2とは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層LQは、上記セルギャップに封入された液晶組成物によって構成されている。
図5は、図3のC−D線における表示パネルPNLの構成を示す断面図である。
コンタクトホールCHa、CHb、CHcは、第5絶縁膜15に形成されている。金属配線M1は、コンタクトホールCHaを介して共通電極CE1と接続されている。金属配線M3は、コンタクトホールCHbを介して共通電極CE2と接続されている。金属配線M4は、コンタクトホールCHcを介して共通電極CE2と接続されている。すなわち、共通電極CE1及びCE2と、金属配線M1、M3、M4とは、同電位である。このように、金属配線M1、M3、M4が、共通電極CE1及びCE2と接続されることによって共通電極CE1及びCE2は低抵抗化されている。
本実施形態によれば、共通電極CE1及びCE2は、画素電極PE1乃至PE3の上方に配置されている。また、共通電極CE1と共通電極CE2との間の間隙GPは、信号線S2及び金属配線M2と重なった位置に形成されている。このため、金属配線M2は、信号線S2と共通電極CE1及び共通電極CE2との間で形成される電界を遮蔽する。したがって、間隙GPを介して信号線S2から液晶層LQへの電界漏れを抑制することが可能であり、間隙GPにおいて電界漏れに起因した液晶分子の配向不良が抑制され、間隙GPの近傍における表示ムラを抑制することが可能である。これにより、表示品位の劣化を抑制することが可能となる。
また、間隙GP近傍における表示ムラが抑制されることにより、間隙GPを設ける位置の自由度を向上することができる。すなわち、間隙GP近傍において表示ムラが発生する場合、間隙GPの位置は、表示ムラが視認されにくい色画素間に配置する必要がある。例えば、表示パネルPNLが3色の赤青緑色のカラーフィルタを備えている場合、間隙GPが形成される位置は、赤色画素と青色画素との間に制限される。一方で、本実施形態によれば、間隙GPの位置は制限されず、いずれの色画素間であっても良い。
また、画素電極PE2と金属配線M3との間の間隙GPaの幅W2と、画素電極PE3と金属配線M3との間の間隙GPbの幅W4は略等しい。換言すると、金属配線M3は、開口部OP2及び開口部OP3から等間隔の位置に配置されている。そのため、表示パネルPNLをその法線から傾斜した斜め方向から観察したときに、隣接するカラーフィルタの色が混色して視認されたり、色画素ごとの開口面積の比が変わることに起因した色シフトが視認されたりするのを抑制することができる。なお、間隙GPと重なる金属配線M2についても同様に、開口部OP1及び開口部OP2から等間隔の位置に配置されており、間隙GPの近傍においても混色および色シフトに起因した表示ムラを抑制することができる。
また、金属配線M2は、画素電極PE1と画素電極PE2との間に配置され、信号線S2と重なっている。そのため、信号線S2は金属配線M2と容量結合する一方で、信号線S2と画素電極PE1及びPE2との寄生容量を低減することができる。
次に、図3に示したスイッチング素子の構成について詳細に説明する。
図6は、スイッチング素子TR1の構成例を示す平面図である。ここでは、第1基板SUB1における説明に必要な主要部のみを図示し、共通電極等の図示を省略する。また、図3に示したスイッチング素子TR2及びTR3についてもスイッチング素子TR1と同様の構成をとるため、ここでは、スイッチング素子TR1に着目してその構成を説明する。
スイッチング素子TR1は、半導体層SC、中継電極REを備えている。半導体層SCは、略U字状に形成され、走査線Gと2か所で交差している。半導体層SCは、端部E11及び端部E12を有する。端部E11は、コンタクトホールCH11を介して信号線S2と電気的に接続されている。端部E12は、コンタクトホールCH12を介して中継電極REと電気的に接続されている。中継電極REは、信号線S1と信号線S2との間に配置されている。走査線Gにおいて、半導体層SCと交差する2つの部分は、それぞれゲート電極G11及びG12として機能する。遮光体SIは、半導体層SCとゲート電極G12とが重なる位置に配置されている。中継電極REは、コンタクトホールCH1を介して画素電極PE1と電気的に接続されている。
図7は、図6のE−F線におけるスイッチング素子TR1を含む第1基板SUB1の構成を示す断面図である。なお、図示した例では、スイッチング素子TR1は、トップゲート型の薄膜トランジスタであるが、ボトムゲート型であっても良い。
遮光体SIは、第1絶縁基板10の上に配置され、第1絶縁膜11によって覆われている。半導体層SCは、第1絶縁膜11の上に配置され、第2絶縁膜12によって覆われている。半導体層SCは、例えば、多結晶シリコンによって形成されているが、アモルファスシリコンや、酸化物半導体などによって形成されていても良い。
ゲート電極G11及びG12は、第2絶縁膜12の上に配置され、第3絶縁膜13によって覆われている。ゲート電極G11及びG12は、第2絶縁膜12を介して半導体層SCと対向している。ゲート電極G12は、遮光体SIの上方に位置している。信号線S2及び中継電極REは、第3絶縁膜13の上に配置され、第4絶縁膜14によって覆われている。信号線S2は、第2絶縁膜12及び第3絶縁膜13を貫通するコンタクトホールCH11を介して半導体層SCに接続されている。中継電極REは、第2絶縁膜12及び第3絶縁膜13を貫通するコンタクトホールCH12を介して半導体層SCに接続されている。
金属配線M2、画素電極PE1及びPE4は、第4絶縁膜14の上に配置され、第5絶縁膜15によって覆われている。画素電極PE1は、第4絶縁膜14を貫通するコンタクトホールCH1を介して、中継電極REに接続されている。共通電極CE1は、第5絶縁膜15の上に配置され、第1配向膜AL1によって覆われている。また、図3においては、間隙GPは、平面視で金属配線M2と重なる位置に形成されており、図7においても、金属配線M2と重なる位置に、共通電極が配置されていない領域として、間隙GPが形成されている。
図8は、金属配線M3及びコンタクトホールCHbの幅の関係を示す平面図である。
図4に示したように、金属配線M3は、第1方向Xに沿って幅W3を有している。また、図5に示したように、金属配線M3は、コンタクトホールCHbを介して共通電極CE2と接続されている。図8に示した例では、コンタクトホールCHbは、第1方向Xに沿って幅W11を有している。
図8(a)は、図5に示した金属配線M3及びコンタクトホールCHbの幅の関係を示す平面図である。図8(a)に示した例では、金属配線M3は、ほぼ一定の幅W3を有する帯状に形成されている。ここで、幅W11は、幅W3より小さく形成されている。
図8(b)及び図8(c)は、金属配線M3及びコンタクトホールCHbの幅の関係の他の実施例を示す図である。
図8(b)に示した例では、金属配線M3は、ほぼ一定の幅W3を有する帯状に形成されている。ここで、幅W11は、幅W3より大きく形成されている。共通電極と金属配線との接触面積を均一化する観点では、コンタクトホールCHbの中心つまり幅W11の1/2に相当する位置と、金属配線M3の中心つまり幅W3の1/2に相当する位置とが重なることが望ましい。なお、幅W11及び幅W3の関係は図示した例に限らず、幅W11と幅W3が等しくても良い。
図8(c)に示した例では、金属配線M3は、コンタクトホールCHbと重なる位置において拡張部M31を有している。拡張部M31は、第1方向Xに沿って幅W31を有している。幅W31は、幅W3より大きく形成されている。また、幅W11は、幅W31より小さく形成されている。図8(c)においては、幅W3の1/2に相当する位置と幅W31の1/2に相当する位置は、例えば、一直線上に位置している。ここでは、コンタクトホールCHbの中心つまり幅W11の1/2に相当する位置と、金属配線M31の中心つまり幅W31の1/2に相当する位置とが重なることが望ましい。なお、幅W11及び幅W31の関係は図示した例に限らず、幅W11と幅W31が等しくても良い。
なお、コンタクトホールCHbと金属配線M3とが重なる位置に配置されていれば、コンタクトホールCHbの中心と金属配線M3の中心とがずれていても良い。また、このような金属配線M3及びコンタクトホールCHbの幅の関係は、金属配線M1及びコンタクトホールCHa、及び、金属配線M4及びコンタクトホールCHcにも同様に適用される。
図9は、遮光層BM、金属配線M11乃至M17、スペーサSP1乃至SP3等の位置関係を示す平面図である。ここでは、例えば、1つの画素PXが3つのサブ画素SPXから構成されている場合を示している。なお、走査線及び信号線は、図中に一点鎖線で示されている。
金属配線M11乃至M17は、それぞれ信号線S11乃至S17に重なっている。共通電極CE1及びCE2の間隙GPは、信号線S14及び金属配線M14と重なっている。遮光層BMは、走査線G11乃至G15、及び、信号線S11乃至S17とそれぞれ重なる位置に配置され、格子状に形成されている。共通電極CE1と金属配線M11乃至M13とをそれぞれ接続するためのコンタクトホールCHAは、走査線G11乃至G15と、信号線S11乃至S13との交差部付近に位置している。共通電極CE2と金属配線M15乃至M17とをそれぞれ接続するためのコンタクトホールCHBは、走査線G11乃至G15と、信号線S15乃至S17との交差部付近に位置している。但し、信号線S14及び金属配線M14と重なる位置においては、コンタクトホールCHA及びCHBのいずれも配置されていない。また、スペーサSPは、走査線と信号線との交差部に配置されるが、間隙GPと重なる信号線S14とは重なって配置されない。スペーサと重なる位置においては、コンタクトホールCHA及びCHBのいずれも配置されていない。また、金属配線は、スペーサSPと重なる位置で途切れている。
これらの点について、金属配線M17、スペーサSP1乃至SP3等に着目してより詳細に説明するが、その他の金属配線やスペーサの位置関係についても同様の構成を有するものとしてその説明を省略する。
図2に示したスペーサSPと同様に、スペーサSP1乃至SP3は、第1基板SUB1及び第2基板SUB2の間に配置されている。スペーサSP1乃至SP3は、信号線S17と重なる位置に配置されている。図示した例では、スペーサSP1は走査線G11と信号線S17との交差部に位置し、スペーサSP2は走査線G13と信号線S17との交差部に位置し、スペーサSP3は走査線G15と信号線S17との交差部に位置している。金属配線M17は、スペーサSP1乃至SP3と重なる位置で途切れており、第1部分M17a及び第2部分M17bを有している。第2部分M17bは、第1部分M17aから間隔をおいて配置されている。第1部分M17aはスペーサSP1とスペーサSP2との間に位置し、第2部分M17bはスペーサSP2とスペーサSP3との間に位置している。すなわち、スペーサSP2は、第1部分M17aと第2部分M17bとの間に配置されている。コンタクトホールCHBaはスペーサSP1とスペーサSP2との間に位置し、コンタクトホールCHBbはスペーサSP2とスペーサSP3との間に位置している。第1部分M17aは、走査線G12と交差する位置の近傍でコンタクトホールCHBaを介して共通電極CE2と接続されている。第2部分M17bは、走査線G14と交差する位置の近傍でコンタクトホールCHBbを介して共通電極CE2と接続されている。そのため、第1部分M17a及び第2部分M17bがフローティング状態となるのが抑制される。また、第1部分M17a及び第2部分M17bの抵抗値を均一にするために、コンタクトホールCHBa及びCHBbは、それぞれ第1部分M17a及び第2部分M17bの第2方向Yに沿った幅の中心に形成されることが望ましい。
スペーサSP1乃至SP3が配置される位置には、金属配線及びコンタクトホールのいずれも形成されず、凹凸が緩和された領域に重なっている。したがって、スペーサSP1乃至SP3が第1基板SUB1に接触した状態で外部から押圧力が加わった際に、スペーサSP1乃至SP3が第1配向膜AL1を損傷させることに起因した表示不良の発生を抑制することができる。また、スペーサSP1乃至SP3は、第1基板SUB1において金属配線等の凹凸の影響を受けない平坦な領域に接触するため、スペーサSP1乃至SP3の第1基板に接する設置面積の減少に伴う押圧力耐性の低下を抑制することができる。
表示領域において間隙GPと重なる位置には、共通電極がショートするリスクを回避するために、金属配線M14と共通電極とを接続するためのコンタクトホールが形成されない。金属配線M14は、共通電極CE1と非表示領域において接続されている。また、金属配線M14がフローティング状態になるのを回避するために、信号線S14及び間隙GPと重なる位置にはスペーサは配置されない。
遮光層BMは、スペーサSPの各々と重なる位置において、拡張部EPを有している。また、遮光層BMは、間隙GPと重なる位置にも拡張部EPを有している。拡張部EPは、スペーサSPを中心として、周囲の4つのサブ画素に形成されている。拡張部EPは、第1方向Xに沿って1画素PXごとに形成され、第2方向Yに沿って2画素PXごとに形成されている。そのため、各画素PXの開口面積のばらつきを抑制することができる。
なお、金属配線M12、M13、M15、M16は、第2方向Yに沿って1画素PXごとに形成されたコンタクトホールによって共通電極と接続されているが、共通電極の抵抗値によっては、これらのコンタクトホールを間引いても良い。
図10は、表示装置DSPに備えられるセンサ装置SSの構成例を示す平面図である。センサ装置SSは、駆動電極TX1乃至TXn、検出電極RX1乃至RXm、フレキシブル配線基板FPC3、タッチ検出ICチップ4等を備えている。なお、n及びmは、例えば2以上の整数である。駆動電極TX1乃至TXnは、第1基板SUB1に配置され、上記の共通電極に相当する。検出電極RX1乃至RXmは、例えば第2基板SUB2の第1基板SUB1と対向する面とは反対側の面に配置されている。フレキシブル配線基板FPC3は、第2基板SUB2に接続されている。タッチ検出ICチップ4は、フレキシブル配線基板FPC3に実装されている。
センサ装置SSは、被検出物を検出する検出領域DRと、検出領域DRの外側の非検出領域NDRと、を有している。検出領域DRは、表示装置DSPの表示領域DAと重なり、非検出領域NDRは、非表示領域NDAと重なる。なお、表示領域DA及び検出領域DR、非表示領域NDA及び非検出領域NDRは、それぞれ同一の領域でなくても良い。表示領域DAあるいは検出領域DRは、第1方向Xに沿った第1端部E1及び第2端部E2と、第2方向Yに沿った第3端部E3及び第4端部E4と、を有し、略長方形状に形成されている。
図10に示すように、複数の駆動電極TX1乃至TXnは、それぞれ帯状に形成され、第1端部E1から第2端部E2まで第2方向Yに延出し、第1方向Xに間隔をおいて並べられている。つまり、隣り合う駆動電極間の間隙が上記の共通電極間の間隙GPに相当する。すなわち、間隙GPは、平面視で、第1端部E1から第2端部E2まで延出している。本実施形態において、駆動電極TX1乃至TXnは、非表示領域NDAまで延出して形成されている。
複数の検出電極RX1乃至RXmは、それぞれ帯状に形成され、第3端部E3から第4端部E4まで第1方向Xに延出し、第2方向Yに間隔をおいて並べられている。複数の検出電極RX1乃至RXmは、複数の駆動電極TX1乃至TXnと表示領域DAあるいは検出領域DRにおいて交差している。検出電極RX1乃至RXmは、非表示領域NDAあるいは非検出領域NDRに位置するリード線LDによってフレキシブル配線基板FPC3と電気的に接続されている。ここでは、リード線LDは、検出電極RX1乃至RXmと一対一で電気的に接続されている。検出電極RX1乃至RXmは、例えば、ITOやIZO等の透明な導電材料によって形成されているが、メッシュ状や細線状の金属線で形成されても良く、金属線と透明導電層との積層体などで形成されても良い。リード線LDは、低抵抗化の観点から、金属細線で形成されることが望ましい。
次に、上記した表示装置DSPへの被検出物の接近あるいは接触を検出するためのセンシングを行うセンシング駆動時の動作について説明する。なお、ここで、説明するセンシングのモードは、相互容量(Mutual−Capacitive Sensing)方式と称される場合がある。相互容量方式は、駆動電極TXと検出電極RXとの間の電極間容量の変化に基づいて、被検出物を検出する。
図11は、相互容量方式のセンシング方法の原理を説明するための図である。ここでは、導電性を有する被検出物としての指Fgが表示装置DSPに入力する場合について説明する。
駆動電極TX及び検出電極RXは、静電容量結合されており、駆動電極TXと検出電極RXとの間には、電極間容量Ccが形成される。指Fgは、検出電極RXの駆動電極TXと対向する側とは反対側から検出電極RXへ接近する。ここで、指FgのX−Y平面における位置を位置LCとする。位置LCにおいて、指Fgと検出電極RXとの間には、カップリング容量Cxが形成される。
センシングが行われる際、まず、駆動電極Txにパルス状のセンサ駆動信号Vwが書込まれ、上記に示したような駆動電極Txと検出電極Rxとの間の電極間容量Ccの変化に応じてセンサ信号が発生する。次に、タッチ検出ICチップ4は、検出電極Rxからセンサ信号の変化を示すパルス状の検出信号Vrを読取る。センサ駆動信号Vwが駆動電極Txに供給されるタイミングと、検出電極Rxからの検出信号Vrに基づいて、指Fgの位置を検出することができる。
表示装置DSPの表示駆動及びセンシング駆動は、例えば1フレーム期間内に行われる。一例では、1フレーム期間は、画像を表示するための第1期間と、被検出物を検出する第2期間とに分けられる。第1期間では、表示領域DAの全ての画素PXに映像信号を書き込む表示駆動が時分割的に行われる(表示期間)。また、第1期間に続く第2期間では、表示領域DAの全域において被検出物を検出するセンシング駆動が時分割的に行われる(検出期間、或いはセンシング期間)。駆動電極Txには、第1期間においてコモン駆動信号が供給され、第2期間においてセンサ駆動信号が供給される。
なお、ここでは、相互容量方式によるセンシングについて説明したが、センサ装置は、自己容量方式によるセンシングが可能な構成を有していても良い。
図12は、駆動電極TX1乃至TXnに接続された等価回路を模式的に示す平面図である。
図示した例では、表示装置DSPは、第1スイッチ群SWG1、第2スイッチ群SWG2、セレクタSD内に形成された第3スイッチ群SWG3、第4スイッチ群SWG4、第5スイッチ群SWG5、第1供給線30、第2供給線40等を備えている。
図示した例では、第1乃至第5スイッチ群SWG1乃至SWG5は、何れも平面視で第2基板SUB2と重なる領域に形成されている。第1スイッチ群SWG1、セレクタSD(第3スイッチ群SWG3)及び第4スイッチ群SWG4は、表示領域DAよりも駆動ICチップ2側に配置されている。第3スイッチ群SWG3は、第1スイッチ群SWG1と第4スイッチ群SWG4との間に配置されている。また、第2スイッチ群SWG2及び第5スイッチ群SWG5は、表示領域DAの駆動ICチップ2側とは反対側に配置されている。第5スイッチ群SWG5は、第2スイッチ群SWG2と表示領域DAとの間に配置されている。
セレクタSDは、複数のビデオ線VLを介して駆動ICチップ2と接続されている。セレクタSDは、駆動ICチップ2によって制御され、各信号線Sに対して映像信号を選択的に供給する。なお、第3スイッチ群SWG3は、セレクタSDに含まれるもので、マルチプレクサと呼ばれることもある。
第1供給線30には、画像表示のための共通電圧VCOMが印加されている。第1供給線30は、駆動ICチップ2の両側から第1スイッチ群SWG1の両側を通って分岐し、一方は、第1スイッチ群SWG1と第3スイッチ群SWG3との間を通り、もう一方は、第2スイッチ群SWG2の方へ延出し、第2スイッチ群SWG2と第5スイッチ群SWG5との間を通り、第2スイッチ群SWG2に接続されている。
第2供給線40には、タッチ検出のための駆動信号が供給される。本実施形態において、第2供給線40は、第1電圧VTPLが印加された低電圧線41と、第1電圧VTPLよりも高い第2電圧VTPHが印加された高電圧線42と、を含んでいる。低電圧線41は、駆動ICチップ2の両側を通り、第1スイッチ群SWG1と第3スイッチ群SWG3との間を通って配置されている。また、高電圧線42は、駆動ICチップ2の両側を通り、第1スイッチ群SWG1と駆動ICチップ2との間を通って配置されている。
例えば、第1供給線30、低電圧線41及び高電圧線42は、フレキシブル配線基板FPC3を介してタッチ検出ICチップ4に接続されている。第1供給線30、低電圧線41及び高電圧線42は、駆動ICチップ2に接続されても良い。
第1スイッチ群SWG1は、駆動電極TX1乃至TXnの各々に対して設けられた複数のスイッチSW1を備えている。スイッチSW1は、駆動電極TX1乃至TXnの接続先を第1供給線30と第2供給線40(低電圧線41又は高電圧線42)との間で切り換える。具体的には、スイッチSW1は、駆動電極TX1乃至TXnと第1供給線30との間の接続をオン又はオフする共通電圧スイッチSWCと、駆動電極TX1乃至TXnと低電圧線41との間の接続をオン又はオフする低電圧スイッチSWLと、駆動電極TX1乃至TXnと高電圧線42との間の接続をオン又はオフする高電圧スイッチSWHと、を含んでいる。例えば、共通電圧スイッチSWC、低電圧スイッチSWL、及び高電圧スイッチSWHは、何れも駆動ICチップ2の制御によってオン又はオフされる。
第2スイッチ群SWG2は、駆動電極TX1乃至TXnの各々に対して設けられた複数のスイッチSW2を備えている。スイッチSW2は、駆動電極TX1乃至TXnと第1供給線30との間の接続をオン又はオフする。例えば、スイッチSW2は、駆動ICチップ2の制御によってオン又はオフされる。
第3スイッチ群SWG3は、表示領域DAに設けられた各信号線Sに対して設けられた複数のスイッチSW3を備えている。スイッチSW3は、ビデオ線VLを介して駆動ICチップ2と接続されており、各信号線Sと駆動ICチップ2との間の接続をオン又はオフする。例えば、第3スイッチSW3は、駆動ICチップ2の制御によって、時分割で画素電極に供給するための映像信号を各信号線Sに順次供給するようにオン又はオフされる。
第4スイッチ群SWG4は、各信号線Sに対して設けられた複数のスイッチSW4を備えている。スイッチSW4は、信号線Sと駆動電極TX1乃至TXnとの間の接続をオン又はオフする。例えば、スイッチSW4は、駆動ICチップ2の制御によってオン又はオフされる。
第5スイッチ群SWG5は、各信号線Sに対して設けられた複数のスイッチSW5を備えている。スイッチSW5は、信号線Sと駆動電極TX1乃至TXnとの間の接続をオン又はオフする。例えば、スイッチSW5は、駆動ICチップ2の制御によってオン又はオフされる。
図示した例では、金属配線MA1乃至MAnは、それぞれの金属配線MA1乃至MAnの左側に隣り合う駆動電極TX1乃至TXnと接続されている。金属配線MA1乃至MAnは、非検出領域NDRにおいて、駆動電極TX1乃至TXnと接続されている。また、金属配線MA1乃至MAnは、非表示領域NDAにおいて、駆動電極TX1乃至TXnと接続されている。金属配線MA1乃至MAnのうち、金属配線MAnを除いた金属配線は、各駆動電極TX1乃至TXnの間の間隙GPと重なって配置されている。金属配線MAnは、表示領域DAの第4端部E4に沿って配置されている。
金属配線MA1乃至MAnは、図示しない信号線と重なっている。金属配線MA1乃至MAnと重なって配置された信号線も、それぞれ左側に隣り合う駆動電極TX1乃至TXnと接続されている。なお、例えば、図4及び図6に示した構成では、信号線S2は、左側の画素電極PE1と接続されており、金属配線M2は、非表示領域において左側の共通電極CE1と電気的に接続される。
金属配線MBは、表示領域DAの第3端部E3に沿って配置されている。金属配線MBは、共通電圧VCOMが印加される第1供給線30に接続されている。
上記のように、金属配線MBは第3端部E3に沿って配置され、金属配線MAnは第4端部E4に沿って配置されている。そのため、第1基板SUB1及び第2基板SUB2が第1方向Xにずれて貼り合わされた場合に、第3端部E3側の画素及び第4端部E4側の画素とで、表示に寄与する面積を同等とすることができる。また、金属配線MBには共通電圧VCOMが印加されるため、金属配線MBと、金属配線MBの右側に隣接する駆動電極TX1との間で生じるカップリングを回避することができる。
ここで、第1期間及び第2期間における各スイッチ群SWG1乃至SWG5の動作について説明する。
画像を表示する表示期間である第1期間においては、各スイッチSW1の共通電圧スイッチSWC、各スイッチSW2及び各スイッチSW3がオンされ、各スイッチSW4及び各スイッチSW5がオフされる。これにより、各駆動電極TX1乃至TXnには共通電圧VCOMが印加される。さらに、駆動ICチップ2から各信号線Sに映像信号が供給される。
表示装置DSPへの被検出物の接近あるいは接触を検出するためのセンシングを行う第2期間においては、例えば、駆動電極TX1乃至TXnにセンサ駆動信号Vwが順次供給される。センサ駆動信号Vwの供給対象(以下、駆動対象という)の駆動電極TXと残りの駆動電極TXとではスイッチSW1の接続態様が異なる。図12は、駆動電極TX2が駆動対象である場合を示している。駆動対象である駆動電極TX2の共通電圧スイッチSWCはオフされ、残りの駆動電極TXの共通電圧スイッチSWCは何れもオンされている。スイッチSW2及びスイッチSW3は全てオフされ、スイッチSW4及びスイッチSW5は全てオンされている。
駆動対象である駆動電極TX2の接続先は、低電圧線41と高電圧線42との間でスウィングされる。すなわち、駆動電極TX2に対して設けられた低電圧スイッチSWL及び高電圧スイッチSWHが交互にオン又はオフされる。これにより第1電圧VTPLと第2電圧VTPHとの間でトグルするセンサ駆動信号Vwが生成され、このセンサ駆動信号Vwが駆動電極TX2に供給される。このセンサ駆動信号Vwに対して検出電極から得られる検出信号に基づき、タッチ検出ICチップ4が表示装置DSPへ接近あるいは接触する被検出物の位置を検出する。
スイッチSW4及びスイッチSW5がオンされているため、各信号線Sは、接続された各駆動電極TX1乃至TXnと同電位となる。これにより、各信号線Sと各駆動電極TX1乃至TXnとの間の容量形成を防ぎ、タッチ検出の精度を高めることができる。図示した例では、各信号線Sは、各駆動電極TXの第2方向Y側で見たときの両端部において駆動電極TXと接続されているので、駆動電極TX及び信号線Sを全体に亘り安定して同電位とすることができる。
センシングを行う第2期間において、駆動ICチップ2と第3スイッチ群SWG3との間の各ビデオ線VLは何れもフローティングとなり、各ビデオ線VLの電位に起因した不要な容量形成の発生を低減することができる。なお、第2期間において、全てあるいは一部のスイッチSW4とスイッチSW5とをオフとし、これにより全てあるいは一部の信号線Sをフローティングとしても良い。
駆動対象の駆動電極TXは、駆動電極TX1から駆動電極TXnに向けて順番に選定されても良いし、他の順番に選定されても良い。また、複数の駆動電極TXが同時に駆動対象として選定されても良い。さらに、1回の第2期間において駆動電極TX1乃至TXnが1通り駆動対象として選定されるようにしても良いし、2回以上の第2期間に分散して駆動電極TX1乃至TXnが駆動対象として選定されるようにしても良い。
図13は、駆動電極TX1及び金属配線MA1の接続関係を示す平面図である。
図示した例では、駆動電極TX1は、第1方向Xに突出した突出部T1及びT2を有している。突出部T1及びT2は、非表示領域NDAに配置され、図12に示した駆動電極TX2とは間隔をおいて配置されている。金属配線MA1は、図12に示したように駆動電極TX1と駆動電極TX2との間の間隙GPに重なる位置に配置されている。金属配線MA1は、一端側で、突出部T1と重なって形成されたコンタクトホールCHDaを介して突出部T1と接続されている。また、金属配線MA1は、他端側で、突出部T2と重なって形成されたコンタクトホールCHDbを介して突出部T2と接続されている。なお、コンタクトホールCHDa及びCHDbは、図5に示したコンタクトホールCHbと同様に第5絶縁膜15に形成されている。
金属配線MCは、間隙GPと重なる位置とは異なる位置で駆動電極TX1と重なって配置されている。金属配線MCは、表示領域DAにおいて、コンタクトホールCHCを介して駆動電極TX1と接続されている。なお、コンタクトホールCHCは、図5に示したコンタクトホールCHbと同様に第5絶縁膜15に形成されている。
上記のように、金属配線MA1は、非表示領域NDAにおいて検出電極TX1と接続されている。
図14は、駆動電極TX1及び金属配線MA1の接続関係の他の実施例を示す平面図である。図14は、図13に示した構成と比較して、金属配線MA1が接続電極MDと接続されている点で相違している。
金属配線MA1及びMCは、非表示領域NDAまで延出して配置されている。接続電極MDは、非表示領域NDAにおいて、金属配線MA1及びMCと接続されている。すなわち、金属配線MA1、金属配線MC、及び接続電極MDは、同電位となる。また、金属配線MA1、金属配線MC、及び接続電極MDは、コンタクトホールCHCを介して駆動電極TX1と接続されている。接続電極MD、金属配線MA1、及び金属配線MCは、図4に示した金属配線M1乃至M4と同様に第4絶縁膜14の上に配置されている。また、接続電極MD、金属配線MA1、及び金属配線MCは、例えば、同一材料で形成されている。
上記のように、金属配線MA1は、非表示領域NDAにおいて検出電極TX1と接続されている。
以上説明したように、本実施形態によれば、表示品位の低下を抑制することが可能な表示装置及びセンサ装置を得ることができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。