JP2020072163A - 多層基板および電子機器 - Google Patents

多層基板および電子機器 Download PDF

Info

Publication number
JP2020072163A
JP2020072163A JP2018204606A JP2018204606A JP2020072163A JP 2020072163 A JP2020072163 A JP 2020072163A JP 2018204606 A JP2018204606 A JP 2018204606A JP 2018204606 A JP2018204606 A JP 2018204606A JP 2020072163 A JP2020072163 A JP 2020072163A
Authority
JP
Japan
Prior art keywords
multilayer substrate
base material
coil
conductor
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018204606A
Other languages
English (en)
Other versions
JP6969533B2 (ja
Inventor
晃史 鎌田
Akifumi Kamata
晃史 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018204606A priority Critical patent/JP6969533B2/ja
Priority to CN201921818468.6U priority patent/CN210837423U/zh
Publication of JP2020072163A publication Critical patent/JP2020072163A/ja
Application granted granted Critical
Publication of JP6969533B2 publication Critical patent/JP6969533B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】実装面に形成される実装電極の配置の自由度を高めつつ、積層体に形成されるコイルのインダクタンスの低下を抑制できる多層基板を実現する。【解決手段】多層基板101は、複数の基材層を含んだ積層体10と、積層体10に形成されるコイル3と、実装電極P1,P2と、接続用導体41,42とを備える。積層体10は第1主面VS1(実装面)を有する。コイル3は、複数の基材層の積層方向(Z軸方向)に巻回軸を有する。実装電極P1,P2は第1主面VS1に形成される。接続用導体41,42は積層体10に形成され、Z軸方向から視て、コイル3に重なる。また、接続用導体41,42は、開口SL11,SL12,SL21,SL22を有する。開口SL11,SL12,SL21,SL22は、接続用導体を構成する導体で囲まれる長尺状である。実装電極P1,P2は、第1主面VS1に露出する接続用導体41,42の一部である。【選択図】図3

Description

本発明は、複数の基材層を積層してなる積層体に形成されたコイルと、上記積層体の実装面に形成される実装電極とを備える多層基板、および上記多層基板を有する電子機器に関する。
従来、複数の基材層を積層してなる積層体と、積層体に形成され、複数の基材層の積層方向に巻回軸を有したコイルと、積層体の実装面に形成された実装電極(他の回路基板等への実装用の電極)と、を備えた多層基板が知られている(特許文献1)。
国際公開第2015/037374号
しかし、特許文献1に記載の構成では、次のような問題によって、コイルのインダクタンスの低下を抑制しつつ、多層基板の実装性を向上させることは難しい。
(a)多層基板の実装性を向上させるため、実装面に大面積の実装電極を設けた場合には、大面積の実装電極によってコイルからの磁束が妨げられ、コイルのインダクタンスが低下する虞がある。また、実装電極に流れる渦電流による損失が増大する虞がある。
(b)また、多層基板の実装先である他の回路基板のランドとの関係で、実装面に同電位の複数の実装電極を設ける場合もある。しかし、実装面の広範囲に亘って同電位の実装電極が配置されていると、同電位の実装電極同士を接続する接続用導体が必要となり、この接続用導体によってコイルからの磁束が妨げられる虞もある。
本発明の目的は、実装面に形成される実装電極の配置の自由度を高めつつ、積層体に形成されるコイルのインダクタンスの低下および渦電流による損失を抑制できる多層基板を提供することにある。また、その多層基板を備える電子機器を提供することにある。
本発明の多層基板は、
実装面を有し、複数の基材層を積層してなる積層体と、
前記積層体に形成され、前記複数の基材層の積層方向に巻回軸を有するコイルと、
前記実装面に形成される実装電極と、
前記積層体に形成され、複数の開口を有する接続用導体と、
を備え、
前記複数の開口は、前記接続用導体を構成する導体で囲まれた長尺状であり、
前記実装電極は、前記実装面に露出する前記接続用導体の一部であることを特徴とする。
また、本発明の多層基板は、
実装面を有し、複数の基材層を積層してなる積層体と、
前記積層体に形成され、前記複数の基材層の積層方向に巻回軸を有するコイルと、
前記実装面に形成される実装電極と、
前記積層体に形成され、複数の開口を有する接続用導体と、
を備え、
前記複数の開口は、前記実装電極を構成する導体で囲まれた長尺状であり、
前記実装電極は、前記接続用導体に接続されることを特徴とする。
この構成によれば、コイルからの磁束が、接続用導体に設けられた複数の開口の両方を通過した場合、複数の開口で挟まれる導体部分には上記磁束を相殺する向きの渦電流は流れ難い。すなわち、接続用導体に複数の開口を設けることにより、接続用導体に大きな開口が形成されている場合と同様の作用効果を得ることができ、接続用導体に大きな開口を設けることなく、コイルからの磁束が接続用導体で妨げられることを抑制できる。したがって、この構成により、実装面に形成される実装電極の配置の自由度を高めつつ(実装電極を任意の形状にした場合や、実装電極の面積を大きくした場合、または実装面に同電位の複数の実装電極を配置した場合でも)、コイルのインダクタンスの低下や接続用導体に流れる渦電流による損失を抑制できる。
本発明によれば、積層体に形成されたコイルのインダクタンスの低下および渦電流による損失を抑制しつつ、実装面に形成される実装電極の配置の自由度を高めた多層基板、およびその多層基板を備える電子機器を実現できる。
図1(A)は第1の実施形態に係る多層基板101の外観斜視図であり、図1(B)は多層基板101を別の視点から視た外観斜視図である。 図2は、多層基板101の分解平面図である。 図3(A)は多層基板101の平面図であり、図3(B)は図1(A)におけるA−A断面図である。 図4は、第1の実施形態に係る電子機器301の主要部の断面図である。 図5(A)は多層基板101のうち、接続用導体41,42が形成された層を示す平面図であり、図5(B)は比較例である多層基板100のうち、接続用導体41A,42Aが形成された層を示す平面図である。 図6(A)は第2の実施形態に係る多層基板102の外観斜視図であり、図6(B)は多層基板102の別の視点から視た外観斜視図である。 図7は、多層基板102の分解平面図である。 図8は、図6(A)におけるB−B断面図である。 図9(A)は第3の実施形態に係る多層基板103の外観斜視図であり、図9(B)は多層基板103の別の視点から視た外観斜視図である。 図10は、多層基板103の分解平面図である。 図11は、図9(A)におけるC−C断面図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第2の実施形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第1の実施形態》
図1(A)は第1の実施形態に係る多層基板101の外観斜視図であり、図1(B)は多層基板101を別の視点から視た外観斜視図である。図2は、多層基板101の分解平面図である。図3(A)は多層基板101の平面図であり、図3(B)は図1(A)におけるA−A断面図である。図2では、構造を分かりやすくするため、コイル導体パターン31,32,33,34をドットパターンで示している。また、図3(A)では、コイル導体パターン31,32,33,34をドットパターンで示しており、開口SL11,SL12,SL21,SL22をハッチングで示している。
多層基板101は、積層体10、コイル3(後に詳述する)、複数の実装電極P1,P2および接続用導体41,42等を備える。
積層体10は、長手方向がX軸方向に一致する直方体であり、互いに対向する第1主面VS1および第2主面VS2を有する。コイル3は積層体10の内部に形成されており、複数の実装電極P1,P2は積層体10の第1主面VS1に形成されている(露出している)。本実施形態では、第1主面VS1が本発明の「実装面」に相当する。
積層体10は、保護層1および複数の基材層15,14,13,12,11をこの順に積層して形成される。複数の基材層11,12,13,14,15は、樹脂材料(熱可塑性樹脂)からなる、長手方向がX軸方向に一致する矩形の平板である。複数の基材層11,12,13,14,15は、例えば液晶ポリマー(LCP)またはポリエーテルエーテルケトン(PEEK)を主材料とするシートである。
基材層11の裏面には、コイル導体パターン31が形成されている。コイル導体パターン31は、基材層11の中央付近に配置される約3ターンの矩形スパイラル状の導体パターンである。コイル導体パターン31は、例えばCu箔等の導体パターンである。
基材層12の裏面には、コイル導体パターン32が形成されている。コイル導体パターン32は、基材層12の中央付近に配置される約3ターンの矩形スパイラル状の導体パターンである。コイル導体パターン32は、例えばCu箔等の導体パターンである。
基材層13の裏面には、コイル導体パターン33が形成されている。コイル導体パターン33は、基材層13の中央付近に配置される約3ターンの矩形スパイラル状の導体パターンである。コイル導体パターン33は、例えばCu箔等の導体パターンである。
基材層14の裏面には、コイル導体パターン34が形成されている。コイル導体パターン34は、基材層14の中央付近に配置される約3ターンの矩形スパイラル状の導体パターンである。コイル導体パターン34は、例えばCu箔等の導体パターンである。
基材層15の裏面には、接続用導体41,42が形成されている。接続用導体41は、基材層15の第1辺(図2における基材層15の左辺)付近に配置される矩形の導体パターンである。接続用導体42は、基材層15の第2辺(図2における基材層15の右辺)付近に配置される矩形の導体パターンである。接続用導体41,42は、基材層15の表面の大部分(例えば1/2以上)を占める大面積の導体パターンである。接続用導体41,42は、例えばCu箔等の導体パターンである。
接続用導体41は、接続用導体41を構成する導体で囲まれた長尺状の開口SL11,SL12を有する。開口SL11,SL12は、いずれもY軸方向に長手方向を有する矩形の導体非形成部であり、X軸方向に配列されている。接続用導体42は、接続用導体42を構成する導体で囲まれた長尺状の開口SL21,SL22を有する。開口SL21,SL22は、いずれもY軸方向に長手方向を有する矩形の貫通孔であり、X軸方向に配列されている。
なお、本明細書中における「長尺状の開口」とは、任意の第1方向(例えば、Y軸方向)の長さが、第1方向に直交する第2方向(例えば、X軸方向)の長さよりも長い形状の開口のことを言う。
保護層1は、平面形状が基材層15と略同じであり、基材層15の裏面に積層される保護膜である。保護層1は、例えばカバーレイフィルムやソルダーレジスト膜、エポキシ樹脂膜等である。
保護層1は複数の開口AP1,AP2を有する。複数の開口AP1は、保護層1の第1辺(図2における保護層1の左辺)寄りの位置に配置される矩形の貫通孔である。複数の開口AP2は、保護層1の第2辺(図2における保護層1の右辺)寄りの位置に配置される矩形の貫通孔である。そのため、基材層15の裏面に保護層1が形成された場合でも、複数の開口AP1から接続用導体41の一部が外部に露出し、複数の開口AP2から接続用導体42の一部が外部に露出する。本実施形態に係る実装電極P1は、複数の開口AP1から第1主面VS1に露出する接続用導体41の一部である。また、本実施形態に係る実装電極P2は、複数の開口AP2から第1主面VS1に露出する接続用導体42の一部である。そのため、複数の実装電極P1はいずれも同電位であり、複数の実装電極P2はいずれも同電位である。
図2等に示すように、複数の実装電極P1(接続用導体41)は、基材層12,13,14,15に形成された層間接続導体V1を介して、コイル導体パターン31の一端に接続される。コイル導体パターン31の他端は、基材層12に形成された層間接続導体V2を介して、コイル導体パターン32の一端に接続される。コイル導体パターン32の他端は、基材層13に形成された層間接続導体V3を介して、コイル導体パターン33の一端に形成される。コイル導体パターン33の他端は、基材層14に形成された層間接続導体V4を介して、コイル導体パターン34の一端に接続される。コイル導体パターン34の他端は、基材層15に形成される層間接続導体V5を介して、複数の実装電極P2(接続用導体42)に接続される。これら層間接続導体は、例えば基材層に設けた貫通孔に、Cu,Snのうち1以上の金属もしくはそれらの合金の金属粉と樹脂成分を含む導電性ペーストを配設した後、積層プロセスにおける加熱プレス処理により固化させることにより設けられたビア導体である。
このように、コイル導体パターン31,32,33,34および層間接続導体V2,V3,V4によって、基材層11,12,13,14,15の積層方向(Z軸方向)に巻回軸を有する約12ターンのコイル3が構成される。また、コイル3の一端は、接続用導体41(複数の実装電極P1)に接続されており、コイル3の他端は、接続用導体42(複数の実装電極P2)に接続されている。
上述したように、実装電極P1は、第1主面VS1に露出する接続用導体41の一部であり、実装電極P2は、第1主面VS1に露出する接続用導体42の一部である。そのため、接続用導体41,42が大面積であれば、任意の形状の実装電極P1,P2を形成しやすいうえ、大面積の実装電極P1,P2も形成しやすく、第1主面VS1の様々な位置に同電位の複数の実装電極P1,P2を配置しやすい。つまり、接続用導体41,42を大面積にすることで、第1主面VS1に形成される実装電極P1,P2の配置の自由度が高まる。
また、図3(B)に示すように、接続用導体41,42は、Z軸方向から視て、コイル3に重なっている。また、本実施形態では、図3(B)に示すように、実装電極P1,P2(接続用導体41,42)の一部は、複数の基材層11,12,13,14,15のうち、最も第1主面VS1側に位置する基材層15に埋まっている。
さらに、本実施形態では、図3(A)および図3(B)等に示すように、複数の開口SL11,SL12,SL21,SL22は、コイル導体パターン31,32,33,34に重ならず、コイル導体パターン31,32,33,34に沿って配置されている。
ここで、本発明における「コイル導体パターンに沿って配置されている」とは、例えば、接続用導体の開口の延伸方向と、コイル導体パターンの延伸方向とのなす角度が−30°から+30°の範囲内である場合を言う。
本実施形態に係る多層基板101は、例えば次に示す製造方法によって製造される。ここでは、説明の都合上ワンチップ(個片)での製造工程で説明するが、実際の多層基板101の製造工程は集合基板状態で行われる。なお、「集合基板」とは、複数の多層基板101を含んだマザー基板である。
(1)まず、複数の基材層11,12,13,14,15を準備する。基材層11,12,13,14,15は、例えば液晶ポリマー(LCP)またはポリエーテルエーテルケトン(PEEK)等の熱可塑性樹脂を主材料とするシートである。
その後、複数の基材層11,12,13,14,15に、それぞれコイル導体パターン31,32,33,34および接続用導体41,42を形成する。具体的には、集合基板状態の基材層11,12,13,14,15の片側主面(裏面)に金属箔(例えばCu箔)をラミネートし、その金属箔をフォトリソグラフィでパターンニングする。これにより、基材層11の裏面にコイル導体パターン31を形成し、基材層12の裏面にコイル導体パターン32を形成し、基材層13の裏面にコイル導体パターン33を形成し、基材層14の裏面にコイル導体パターン34を形成し、基材層15の裏面に接続用導体41,42を形成する。
なお、接続用導体41には、複数の開口SL11,SL12が設けられている。開口SL11,SL12は、接続用導体41を構成する導体で囲まれた長尺状(矩形)の貫通孔である。また、接続用導体42には、複数の開口SL21,SL22が設けられている。開口SL21,SL22は、接続用導体42を構成する導体で囲まれた長尺状(矩形)の貫通孔である。
また、複数の基材層12,13,14,15には、層間接続導体V1,V2,V3,V4,V5が形成される。層間接続導体は、基材層12,13,14,15にレーザー等で貫通孔を設けた後、Cu,Sn等のうち1以上もしくはそれらの合金を含む導電性ペーストを配設し、後の加熱プレスで硬化させることによって設けられる。
(2)次に、複数の基材層15,14,13,12,11をこの順に積層し、積層方向(Z軸方向)に向かって、積層した複数の基材層11,12,13,14,15を加熱プレスして集合基板状態の積層体を形成する。
その後、積層体の裏面(基材層15の裏面)に保護層1を積層して、集合基板状態の積層体10を形成する。なお、保護層1は複数の開口を有する。そのため、保護層1を積層体の裏面に形成した場合でも、接続用導体41,42の一部が外部に露出する。保護層1の上記開口から露出する接続用導体41の一部が実装電極P1であり、保護層1の上記開口から露出する接続用導体42の一部が実装電極P2である。
(3)最後に、集合基板状態の積層体10を個片に分離して、個別の多層基板101を得る。
上記製造方法によれば、複数の基材層11,12,13,14,15を積層して加熱プレス(一括プレス)することにより、多層基板101を容易に形成できるため、多層基板101の製造工程が削減され、コストを低く抑えることができる。
また、上記製造方法によれば、基材層に設けた孔に導電性ペーストを配設し、加熱プレス(一括プレス)によって導電性ペーストを固化させることができるため、層間接続導体を形成する工程が削減できる。
本発明の多層基板は、例えば以下に示すように用いられる。図4は、第1の実施形態に係る電子機器301の主要部の断面図である。
電子機器301は、多層基板101および回路基板201等を備える。回路基板201は例えばガラス/エポキシ基板である。なお、電子機器301は、上記以外の構成も備えるが、図4では図示省略している。
多層基板101は回路基板201に実装されている。具体的には、多層基板101の実装電極P1は、はんだ等の導電性接合材5を介して、回路基板201の第1面S1に形成された外部電極EP1に接合されている。また、多層基板101の実装電極P2は、導電性接合材5を介して、回路基板201の第1面S1に形成された外部電極EP2に接合されている。
次に、接続用導体が複数の開口を有することによる利点について、比較例を挙げて説明する。図5(A)は多層基板101のうち、接続用導体41,42が形成された層を示す平面図であり、図5(B)は比較例である多層基板100のうち、接続用導体41A,42Aが形成された層を示す平面図である。
比較例である多層基板100は、接続用導体41A,42Aが1つの開口を有する点で、多層基板101と異なる。具体的には、接続用導体41Aには開口SL10が形成されており、接続用導体42Aは開口SL20が形成されている。多層基板100の他の構成については、多層基板101と同じである。
多層基板が大面積の接続用導体を備えている場合には、コイルから生じる磁束が接続用導体で妨げられ、コイルのインダクタンスが低下してしまう。しかし、図5(B)に示す比較例の多層基板100のように、接続用導体に大きな開口SL10,SL20が形成されている場合には、コイルから生じる磁束の一部(磁束φ0)が、接続用導体41A,42Aで妨げられることなく、開口SL10,SL20を通過する。なお、開口SL10,SL20を磁束φ0が通過する場合に、この磁束φ0を相殺する向きに渦電流i0が生じるが、開口SL10,SL20の面積が大きいため、磁束φ0は、完全には相殺されずに開口SL10,SL20を通過する。また、この構成によれば、接続用導体に大きな開口が設けられていない場合に比べ、接続用導体41A,42Aに生じる渦電流を小さくでき、損失を小さくできる。
一方、本実施形態に係る多層基板101は、複数の開口SL11,SL12を有する接続用導体41、および複数の開口SL21,SL22を有する接続用導体42を備える。例えば、コイルから生じる磁束の一部(図5(A)における磁束φ1)が、接続用導体41の複数の開口SL11,SL12の両方を通過した場合には、磁束φ1を相殺する向きに渦電流が生じる(図5(A)における電流i11,i12)。このとき、複数の開口SL11,SL12で挟まれた導体部分には、反対方向の渦電流が誘起されるため、渦電流は流れ難い。このため、接続用導体41に複数の開口SL11,SL12が形成されている場合には、比較例の多層基板100のように接続用導体に大きな開口が形成されている場合と同様の効果を奏する。このことは接続用導体42でも同じである。すなわち、接続用導体に複数の開口を設けることにより、接続用導体に大きな開口を設けることなく、コイルからの磁束が接続用導体で妨げられることを抑制できる。
したがって、本実施形態に係る構成を採用することで、第1主面VS1に形成される実装電極P1,P2の配置の自由度を高めつつ、コイル3のインダクタンスの低下および接続用導体に流れる渦電流による損失を抑制した多層基板を実現できる。また、上記構成によれば、接続用導体に大きな開口を設ける場合に比べて、接続用導体の導体部分の面積を大きくできるため、接続用導体の電位が安定化し、接続用導体内での電位差を生じ難くできる。
また、本実施形態では、積層体10が、熱可塑性樹脂からなる複数の基材層11,12,13,14,15を積層して形成される。この構成によれば、積層した複数の基材層11,12,13,14,15を加熱プレス(一括プレス)することにより、積層体10を容易に形成できるため、多層基板101の製造工程が削減され、コストを低く抑えることができる。また、この構成により、容易に塑性変形が可能で、且つ、所望の形状を維持(保持)できる多層基板を実現できる。
本実施形態のように、積層体を構成する複数の基材層が樹脂材料からなる場合、所定の温度以上の熱を受けると、その一部が熱分解され、CO等の気体および水を生じる。このような気体および水を多層基板中に残したまま、多層基板を加熱すると、ガス(気体や蒸気)が膨張し、層間剥離(デラミネーション)が発生しやすい。そのため、通常は、多層基板の製造時に、減圧下において加熱プレスを実施して、所定の予熱工程を設けることで加熱プレス中にガスを積層体外へ排出させている。
そして、多層基板が、面積の大きな金属パターン(例えば、接続用導体41,42等の導体パターン)を有していると、ガスはこの金属パターンを透過できない。したがって、ガスの生じた場所によっては、多層基板外へのガスの排出経路が、導体パターンを有さない場合よりも長くなって、多層基板内にガスが残留する虞がある。一方、本実施形態では、接続用導体41,42に複数の開口(SL11,SL12,SL21,SL22)が設けられているため、多層基板の加熱時に内部に生じるガスが、これらの開口を通じて短い排出経路を通って排出される。すなわち、この構成によれば、多層基板内に残留するガス量が低減され、加熱時(多層基板の製造段階、使用段階での加熱時)における多層基板の層間剥離が低減され、コイル等の特性の均一性が保たれる。また、ガスの残留に起因する多層基板の表面の凹凸や湾曲の発生が抑制され、多層基板の平坦性が高まるため、多層基板の回路基板等への実装性が高まる。
さらに、本実施形態では、積層体に形成される層間接続導体V1,V2,V3,V4,V5が、樹脂材料を含む導電性ペーストを固化してなるビア導体である。これらビア導体は、複数の基材層11,12,13,14の加熱プレス処理で同時に形成されるため、形成が容易である。また、導電性ペーストに樹脂材料が含まれるため、樹脂を主材料とする基材層と層間接続導体との高い接合性が得られる。なお、上記導電性ペーストに含まれる樹脂材料は、基材層の樹脂材料と同種であることが好ましい。
但し、樹脂材料を含んだビア導体は加熱時に生じるガスの量が多く、このようなビア導体を備える多層基板は、加熱時(製造段階、使用段階における加熱時)に層間剥離や、多層基板の表面の凹凸、湾曲等が生じやすい。そのため、層間接続導体V1,V2,V3,V4,V5が樹脂材料を含んだビア導体である場合には、接続用導体41,42の開口をこれら層間接続導体の近傍に設けることが好ましい。これにより、多層基板の加熱時にビア導体から生じたガスを効率良く排出でき、多層基板の層間剥離を抑制し、多層基板の平坦性を向上させることができる。
また、本実施形態では、図3(B)に示すように、実装電極P1,P2(接続用導体41,42)の一部が基材層15に埋まっている。この構成によれば、接続用導体41,42に複数の開口SL11,SL12,SL21,SL22が設けられた構造でも、第1主面VS1の平坦性を高めることができる。そのため、多層基板の回路基板等への実装性が高めることができる。なお、本実施形態のように、熱可塑性樹脂からなる複数の基材層11,12,13,14を加熱プレスして積層体を形成する場合には、実装電極P1,P2の一部が基材層に埋まった構造の多層基板を容易に実現できる。
コイル導体パターンの一部が接続用導体に設けられた開口に重なっている場合、加熱プレス時における樹脂の流動が不規則になり、コイル導体パターンの位置ずれ(または変形)や、積層体の表面に凹凸が生じる虞がある。一方、本実施形態では、接続用導体41,42に最も近接するコイル導体パターン34が、Z軸方向から視て、複数の開口SL11,SL12,SL21,SL22に重なっておらず、且つ、複数の開口SL11,SL12,SL21,SL22に沿って配置されている。この構成によれば、加熱プレス時における樹脂の流動の規則性が保たれ、加熱プレス時におけるコイル導体パターンの位置ずれ等が抑制される。なお、本実施形態のように複数のコイル導体パターン31,32,33,34を備える場合には、複数のコイル導体パターン31,32,33,34全てが、Z軸方向から視て、複数の開口SL11,SL12,SL21,SL22に重なっておらず、且つ、複数の開口SL11,SL12,SL21,SL22に沿って配置されていることが好ましい。
《第2の実施形態》
第2の実施形態では、第1の実施形態とはコイルの形状が異なる多層基板を示す。
図6(A)は第2の実施形態に係る多層基板102の外観斜視図であり、図6(B)は多層基板102の別の視点から視た外観斜視図である。図7は、多層基板102の分解平面図である。図8は、図6(A)におけるB−B断面図である。
多層基板102は、コイル3Aを備える点で、第1の実施形態に係る多層基板101と異なる。コイル3Aは、ループ状のコイル導体パターン31a,32a,33a,34aを有する点で、多層基板101が備えるコイル3と異なる。多層基板102の他の構成については、多層基板101と実質的に同じである。
以下、第1の実施形態に係る多層基板101と異なる部分について説明する。
コイル導体パターン31aは、基材層11の裏面に形成されるループ状の導体パターンであり、基材層11の中央付近に配置されている。コイル導体パターン32aは、基材層12の裏面に形成されるループ状の導体パターンであり、基材層12の中央付近に配置されている。コイル導体パターン33aは、基材層13の裏面に形成されるループ状の導体パターンであり、基材層13の中央付近に配置されている。コイル導体パターン34aは、基材層14の裏面に配置されるループ状の導体パターンであり、基材層14の中央付近に配置されている。コイル導体パターン31a,32a,33a,34aは、例えばCu箔等の導体パターンである。
図7等に示すように、複数の実装電極P1(接続用導体41)は、層間接続導体V1を介して、コイル導体パターン31aの一端に接続される。コイル導体パターン31aの他端は、層間接続導体V2を介してコイル導体パターン32aの一端に接続される。コイル導体パターン32aの他端は、層間接続導体V3を介して、コイル導体パターン33aの一端に接続される。コイル導体パターン33aの他端は、層間接続導体V4を介して、コイル導体パターン34aの一端に接続される。コイル導体パターン34aの他端は、層間接続導体V5を介して、複数の実装電極P2(接続用導体42)に接続される。
このように、コイル導体パターン31a,32a,33a,34aおよび層間接続導体V2,V3,V4によって、Z軸方向に巻回軸を有する約3.5ターンの矩形ヘリカル状のコイル3Aが構成される。
このような構成であっても、多層基板102の基本的な構成は、第1の実施形態に係る多層基板101と同じであり、多層基板101と同様の作用効果を奏する。
《第3の実施形態》
第3の実施形態では、実装電極が、層間接続導体を介して接続用導体に接続された構造の多層基板を示す。
図9(A)は第3の実施形態に係る多層基板103の外観斜視図であり、図9(B)は多層基板103の別の視点から視た外観斜視図である。図10は、多層基板103の分解平面図である。図11は、図9(A)におけるC−C断面図である。図10では、構造を分かりやすくするため、コイル導体パターン31bをドットパターンで示している。
多層基板103は、積層体10B、コイル3B、複数の実装電極P1B,P2Bおよび接続用導体41B,42B等を備える。
コイル3Bは、コイル導体パターン31bで構成される点で、第1の実施形態に係る多層基板101が備えるコイル3と異なる。また、実装電極P1B,P2Bは、接続用導体の一部ではない点で、多層基板101が備える実装電極P1,P2と異なる。多層基板103の他の構成については、多層基板101と実質的に同じである。
以下、第1の実施形態に係る多層基板101と異なる部分について説明する。
積層体10Bは、複数の基材層14b,13b,12b,11bをこの順に積層して形成される。基材層11b,12b,13b,14bは、第1の実施形態で説明した基材層11,12,13,14と実質的に同じものである。
基材層11の裏面には、コイル導体パターン31bが形成されている。コイル導体パターン31bは、基材層11bの中央付近に配置される約2.5ターンの矩形スパイラル状の導体パターンである。コイル導体パターン31bは、例えばCu箔等の導体パターンである。
基材層12bの裏面には、導体21が形成されている。導体21は、基材層12bの中央付近から第2辺(図10における基材層12bの左辺)に向かってX軸方向に延伸する線状の導体パターンである。導体21は、例えばCu箔等の導体パターンである。
基材層13bの裏面には、接続用導体41B,42Bが形成されている。接続用導体41Bは、基材層13bの第1辺(図10における基材層13bの左辺)付近に配置される矩形の導体パターンである。接続用導体42Bは、基材層13bの第2辺(図10における基材層13bの右辺)付近に配置される矩形の導体パターンである。
接続用導体41Bは、接続用導体41Bを構成する導体で囲まれた長尺状の開口SL11,SL12Bを有する。接続用導体42Bは、接続用導体42Bを構成する導体で囲まれた長尺状の開口SL21,SL22Bを有する。開口SL11,SL21は、第1の実施形態で説明したものと同じである。開口SL12Bは、屈曲部を有し、二方向(+Y方向および+X方向)に延伸するL字形の貫通孔である。開口SL22Bは、屈曲部を有し、二方向(+Y方向および−X方向)に延伸するL字形の貫通孔である。
基材層14bの裏面には、複数の実装電極P1B,P2Bが形成されている。実装電極P1Bは、基材層14bの第1辺(図10における基材層14bに左辺)寄りに配置される矩形の導体パターンである。実装電極P2Bは、基材層14bの第2辺(図10における基材層14bの右辺)寄りに配置される矩形の導体パターンである。実装電極P1B,P2Bは、例えばCu箔等の導体パターンである。
図10および図11等に示すように、複数の実装電極P1Bは、基材層14bに形成される層間接続導体V11を介して、それぞれ接続用導体41Bに接続される。接続用導体41Bは、基材層12b,13bに形成される層間接続導体V1を介して、コイル導体パターン31bの一端に接続される。コイル導体パターン31bの他端は、基材層12bに形成される層間接続導体V2を介して、導体21の一端に接続される。導体21の他端は、基材層13bに形成される層間接続導体V3を介して、接続用導体42Bに接続される。接続用導体42Bは、基材層14bに形成される層間接続導体V12を介して、それぞれ複数の実装電極P2Bに接続される。
本実施形態では、コイル導体パターン31bがコイル3Bを構成する。コイル3Bの一端は、複数の実装電極P1Bに接続されており、コイル3Bの他端は、複数の実装電極P2Bに接続されている。
また、本実施形態では、複数の実装電極P1Bが接続用導体41Bに接続され、複数の実装電極P2Bが接続用導体42Bに接続されている。すなわち、本実施形態に係る実装電極P1B,P2Bは、接続用導体(41B,42B)の一部ではなく、別体である。
このような構成であっても、多層基板103の基本的な構成は、第1の実施形態に係る多層基板101と同じであり、多層基板101と同様の作用効果を奏する。
なお、本実施形態で示したように、接続用導体に設けられる開口は、屈曲部を有し、少なくとも二方向に延伸する形状でもよい。接続用導体に設けられる開口の数・形状・配置は、本発明の作用・効果を奏する範囲において適宜変更可能である。開口の平面形状は、長尺状であれば、例えばU字形、円弧形、クランク形等でもよい。
また、本実施形態で示したように、本発明の多層基板において、積層体の第1主面VS1に形成される保護層は必須ではない。
《その他の実施形態》
以上に示した各実施形態では、多層基板が、他の回路基板等に実装される電子部品である例を示したが、本発明の多層基板はこれに限定されるものではない。本発明の多層基板は、二つの部材間を接続するケーブル、または他の回路基板と部品との間を接続するケーブルなどでもよい。また、多層基板の積層体は、一部分のみに屈曲部を有する構造でもよい。
以上に示した各実施形態では、積層体10,10Bが矩形の平板である例を示したが、この構成に限定されるものではない。積層体の形状は、本発明の作用・効果を奏する範囲において適宜変更可能である。積層体の平面形状は、例えば多角形、L字形、クランク形、T字形、Y字形等であってもよい。
また、以上に示した各実施形態では、4または5の基材層を積層してなる積層体の例を示したが、本発明の積層体はこれに限定されるものではない。積層体を形成する基材層の層数は、本発明の作用・効果を奏する範囲において適宜変更可能である。
以上に示した各実施形態では、積層体が、熱可塑性樹脂からなる平板である例を示したが、この構成に限定されるものではない。積層体は、例えば、熱硬化性樹脂からなる平板でもよく、低温同時焼成セラミックス(LTCC)の誘電体セラミックであってもよい。また、積層体は、複数の樹脂の複合積層体であってもよく、例えばガラス/エポキシ基板等の熱硬化性樹脂シートと、熱可塑性樹脂シートとが積層されて形成される構成でもよい。さらに、積層体は、複数の基材層を加熱プレス(一括プレス)してその表面同士を融着するものに限らず、各基材層間に接着材層を有する構成でもよい。
なお、本実施形態では、層間接続導体V1,V2,V3,V4,V5,V11,V12が導電性ペーストを固化してなるビア導体である例を示したが、この構成に限定されるものではない。積層体に形成される層間接続導体は、例えば、スルーホールめっき(内壁にCu等のめっき膜が形成されたスルーホール)でもよい。この場合には、層間接続導体が樹脂成分を含むビア導体である場合に比べて、ガスの発生量を少なくできる。
また、多層基板に形成される回路構成は、以上に示した各実施形態の構成に限定されるものではなく、本発明の作用・効果を奏する範囲において適宜変更可能である。多層基板に形成される回路は、例えば導体パターンで形成されるキャパシタ、各種フィルタ(ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、バンドエリミネーションフィルタ)等の周波数フィルタが形成されていてもよい。また、多層基板には、例えば他の各種伝送線路(マイクロストリップライン、ミアンダ、コプレーナ等)等が、形成されていてもよい。さらに多層基板には、チップ部品等の各種電子部品が実装または埋設されていてもよい。
また、以上に示した各実施形態では、平面形状が矩形の2つの接続用導体を備える多層基板の例を示したが、本発明はこの構成に限定されるものではない。接続用導体の個数・形状・配置等は、本発明の作用・効果を奏する範囲において適宜変更可能である。接続用導体の平面形状は、例えば多角形、L字形、クランク形、T字形、Y字形、円形、楕円形等でもよい。
さらに、以上に示した各実施形態では、平面形状が矩形の3つの実装電極P1、および平面形状が矩形の3つの実装電極P2を備える多層基板の例を示したが、本発明はこの構成に限定されるものではない。実装電極の個数・形状・配置等は、本発明の作用・効果を奏する範囲において適宜変更可能である。実装電極の平面形状は、例えば多角形、L字形、L字形、クランク形、T字形、Y字形、円形、楕円形等でもよい。また、実装電極は、例えば、第1主面VS1および第2主面VS2にそれぞれ設けられていてもよい。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
AP1,AP2…開口
EP1…回路基板の外部電極
P1,P1B,P2,P2B…実装電極
S1…回路基板の第1面
SL10,SL11,SL12,SL12B,SL20,SL21,SL22,SL22B…開口
V1,V2,V3,V4,V5,V11,V12…層間接続導体
VS1…積層体の第1主面
VS2…積層体の第2主面
1…保護層
3,3A,3B…コイル
5…導電性接合材
10,10B…積層体
11…基材層
11,12,13,14…基材層
11,11b,12,12b,13,13b,14,14b,15…基材層
21…導体
31,31a,31b,32,32a,33,33a,34,34a…コイル導体パターン
41,41A,41B,42,42A,42B…接続用導体
100,101,102,103…多層基板
201…回路基板
301…電子機器

Claims (8)

  1. 実装面を有し、複数の基材層を含んだ積層体と、
    前記積層体に形成され、前記複数の基材層の積層方向に巻回軸を有するコイルと、
    前記実装面に形成される実装電極と、
    前記積層体に形成され、複数の開口を有する接続用導体と、
    を備え、
    前記複数の開口は、前記接続用導体を構成する導体で囲まれた長尺状であり、
    前記接続用導体は、前記積層方向から視て、前記コイルに重なり、
    前記実装電極は、前記実装面に露出する前記接続用導体の一部である、多層基板。
  2. 実装面を有し、複数の基材層を含んだ積層体と、
    前記積層体に形成され、前記複数の基材層の積層方向に巻回軸を有するコイルと、
    前記実装面に形成される実装電極と、
    前記積層体に形成され、複数の開口を有する接続用導体と、
    を備え、
    前記複数の開口は、前記実装電極を構成する導体で囲まれた長尺状であり、
    前記実装電極は、前記接続用導体に接続される、多層基板。
  3. 前記複数の開口は、屈曲部を有し、少なくとも二方向に延伸する、請求項1または2に記載の多層基板。
  4. 前記複数の基材層は樹脂材料からなる、請求項1から3のいずれかに記載の多層基板。
  5. 前記樹脂材料は熱可塑性樹脂である、請求項4に記載の多層基板。
  6. 前記実装電極の一部は、前記複数の基材層のうち最も前記実装面側に位置する基材層に埋まっている、請求項4または5に記載の多層基板。
  7. 前記コイルは、前記複数の基材層の少なくとも一つに形成されるコイル導体パターンを有し、
    前記複数の開口は、前記積層方向から視て、前記コイル導体パターンに重ならず、前記コイル導体パターンに沿って配置される、請求項4から6のいずれかに記載の多層基板。
  8. 請求項1から7のいずれかに記載の多層基板と、
    回路基板と、
    を備え、
    前記実装電極は、導電性接合材を介して前記回路基板に接合される、電子機器。
JP2018204606A 2018-10-31 2018-10-31 多層基板および電子機器 Active JP6969533B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018204606A JP6969533B2 (ja) 2018-10-31 2018-10-31 多層基板および電子機器
CN201921818468.6U CN210837423U (zh) 2018-10-31 2019-10-25 多层基板以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018204606A JP6969533B2 (ja) 2018-10-31 2018-10-31 多層基板および電子機器

Publications (2)

Publication Number Publication Date
JP2020072163A true JP2020072163A (ja) 2020-05-07
JP6969533B2 JP6969533B2 (ja) 2021-11-24

Family

ID=70548077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018204606A Active JP6969533B2 (ja) 2018-10-31 2018-10-31 多層基板および電子機器

Country Status (2)

Country Link
JP (1) JP6969533B2 (ja)
CN (1) CN210837423U (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062488A (ja) * 2011-08-23 2013-04-04 Dainippon Printing Co Ltd チップインダクタ内蔵配線基板
JP2013089640A (ja) * 2011-10-13 2013-05-13 Tdk Corp 積層コイル部品
WO2013146568A1 (ja) * 2012-03-27 2013-10-03 株式会社村田製作所 電子部品
JP2013211302A (ja) * 2012-03-30 2013-10-10 Tdk Corp 積層コイル部品
JP2014139962A (ja) * 2013-01-21 2014-07-31 Murata Mfg Co Ltd 積層基板モジュール
JP2018018868A (ja) * 2016-07-26 2018-02-01 イビデン株式会社 コイル基板及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062488A (ja) * 2011-08-23 2013-04-04 Dainippon Printing Co Ltd チップインダクタ内蔵配線基板
JP2013089640A (ja) * 2011-10-13 2013-05-13 Tdk Corp 積層コイル部品
WO2013146568A1 (ja) * 2012-03-27 2013-10-03 株式会社村田製作所 電子部品
JP2013211302A (ja) * 2012-03-30 2013-10-10 Tdk Corp 積層コイル部品
JP2014139962A (ja) * 2013-01-21 2014-07-31 Murata Mfg Co Ltd 積層基板モジュール
JP2018018868A (ja) * 2016-07-26 2018-02-01 イビデン株式会社 コイル基板及びその製造方法

Also Published As

Publication number Publication date
CN210837423U (zh) 2020-06-23
JP6969533B2 (ja) 2021-11-24

Similar Documents

Publication Publication Date Title
KR101670184B1 (ko) 적층 전자부품 및 그 제조방법
KR101434351B1 (ko) 코일 부품 및 그 제조 방법
US7375609B2 (en) Multilayer laminated circuit board
CN108288536B (zh) 电感元件
US9865388B2 (en) Electronic component and common mode choke coil
US11728084B2 (en) Inductor
US20160351321A1 (en) Inductor
CN108288534B (zh) 电感部件
WO2013146568A1 (ja) 電子部品
KR101630090B1 (ko) 적층 전자부품 및 그 제조방법
KR102093147B1 (ko) 코일 부품
JP7001158B2 (ja) 多層基板、電子機器および多層基板の製造方法
KR20180046278A (ko) 적층 전자부품 및 그 제조방법
JP6705567B2 (ja) 多層基板、多層基板の実装構造、多層基板の製造方法、および電子機器の製造方法
KR102029581B1 (ko) 인덕터 및 그 제조방법
KR102176276B1 (ko) 코일 부품
WO2018235527A1 (ja) 積層型素子およびlcフィルタ
JP4010919B2 (ja) インダクティブ素子の製造方法
JP6969533B2 (ja) 多層基板および電子機器
JP5617614B2 (ja) コイル内蔵基板
WO2019026819A1 (ja) アクチュエータ
KR102176278B1 (ko) 코일 부품
US10707016B2 (en) Method of manufacturing laminated electronic component
JPWO2019159521A1 (ja) 多層基板および電気素子
CN112614646B (zh) 电感器部件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211011

R150 Certificate of patent or registration of utility model

Ref document number: 6969533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150