JP2020064937A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2020064937A
JP2020064937A JP2018195176A JP2018195176A JP2020064937A JP 2020064937 A JP2020064937 A JP 2020064937A JP 2018195176 A JP2018195176 A JP 2018195176A JP 2018195176 A JP2018195176 A JP 2018195176A JP 2020064937 A JP2020064937 A JP 2020064937A
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
pressure
reflow
void
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018195176A
Other languages
English (en)
Inventor
智 高萩
Satoshi Takahagi
智 高萩
卓矢 門口
Takuya Kadoguchi
卓矢 門口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018195176A priority Critical patent/JP2020064937A/ja
Publication of JP2020064937A publication Critical patent/JP2020064937A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 ボイドの破裂によってはんだの飛沫が飛散することを防止する。【解決手段】 半導体素子の製造方法は、第1リフロー工程と第2リフロー工程とを備える。第1リフロー工程では、大気圧よりも低い第1圧力下においてはんだ材を溶融及び再凝固させることにより、第1部品上にはんだ膜を形成する。第2リフロー工程では、第1圧力以下である第2圧力下においてはんだ膜を溶融及び再凝固させることにより、第1部品を第2部品にはんだ接合する。【選択図】図4

Description

本明細書が開示する技術は、半導体装置の製造方法に関する。
半導体装置の製造方法では、半導体素子を含む複数の部品が、はんだ付けによって互いに接合される。このはんだ付けに関して、特許文献1には、減圧下(又は真空下)でリフロー工程を行うことにより、はんだ内に残存するボイドを除去する技術が記載されている。
国際公開第2015/011785号
リフロー工程に先立って、部品に予めはんだ膜を形成しておくことがある。従来、このはんだ膜の形成は、大気圧下で行われてきた。はんだ膜にボイドが残存したとしても、その後のリフロー工程を減圧下で行えば、はんだ膜からボイドが排除されるためである。しかしながら、減圧下でリフロー工程を実施したときに、溶融したはんだ内でボイドが膨張し、激しく破裂することによって、はんだの飛沫が周囲に飛散するという事象が確認された。この場合、はんだの飛沫が付着した箇所において、短絡や絶縁不良が生じるおそれがある。本明細書は、このような問題を解決し得る技術を提供する。
本明細書が開示する技術は、半導体素子の製造方法に具現化される。この製造方法は、第1リフロー工程と第2リフロー工程とを備える。第1リフロー工程では、大気圧よりも低い第1圧力下においてはんだ材を溶融及び再凝固させることにより、第1部品上にはんだ膜を形成する。第2リフロー工程では、第1圧力以下である第2圧力下においてはんだ膜を溶融及び再凝固させることにより、第1部品と第2部品との間をはんだ接合する。
上記した製造方法では、第1リフロー工程において、予め第1部品にはんだ膜を形成する。第1リフロー工程は減圧下で実施されるので、はんだ膜にボイドが残存し難いとともに、はんだ膜にボイドが残存したとしても、ボイド内の圧力は減圧された状態となる。次に、第2リフロー工程において、はんだ膜を再溶融させることにより、第1部品と第2部品との間をはんだ接合する。この第2リフロー工程も減圧下で実施されるが、はんだ膜に残存するボイド内の圧力も減圧されているので、溶融したはんだ内でボイドが膨張せず、ボイドが激しく破裂することもない。これにより、はんだの飛沫が周囲に飛散して短絡や絶縁不良が生じるといった前述の問題が解決される。
実施例の製造方法に係る半導体装置2の構造を模式的に示す断面図。 半導体装置2の製造方法の一工程であって、特に第1リフロー工程を示す図。 半導体装置2の製造方法の一工程であって、特に第2リフロー工程(加熱前)を示す図。 半導体装置2の製造方法の一工程であって、特に第2リフロー工程(加熱中)を示す図。 半導体装置2の製造方法の一工程であって、特にワイヤボンディング工程を示す図。 半導体装置2の製造方法の一工程であって、特に第3リフロー工程を示す図。 半導体装置2の製造方法の一工程であって、特に封止体20の成形工程を示す図。 半導体装置2の製造方法の一工程であって、特に封止体20の切削工程を示す図。
図面を参照して、実施例の半導体装置2の製造方法について説明をする。本実施例で製造する半導体装置2は、電力制御に用いられるパワー半導体装置であって、特に限定されないが、例えば電動型の自動車において、コンバータやインバータに採用することができる。ここでいう電動型の自動車には、例えば、ハイブリッド車、燃料電池車又は再充電式の電気自動車といった、車輪をモータによって駆動する各種の自動車が含まれる。
図1に示すように、半導体装置2は、半導体素子10と、半導体素子10を封止している封止体20とを備える。封止体20は、絶縁性を有する材料で構成されている。特に限定されないが、封止体20を構成する材料には、例えばエポキシ樹脂といった、熱硬化性の樹脂材料を採用することができる。半導体素子10は、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)又はダイオードといった、パワー半導体素子である。半導体装置2は、複数の半導体素子10を備えてもよい。この場合、複数の半導体素子10は、並列に接続されてもよいし、直列に接続されてもよいし、直接と並列の組み合わせによって接続されてもよい。
半導体素子10は、半導体基板12と、第1主電極14と、第2主電極16と、複数の信号パッド18とを有する。半導体基板12は、例えばシリコン(Si)、炭化ケイ素(SiC)、又は窒化物半導体といった半導体材料で構成されている。半導体基板12の内部には、MOSFET又はIGBTといった素子構造が設けられている。第1主電極14は、半導体基板12の上面に設けられており、第2主電極16は、半導体基板12の下面に設けられている。第1主電極14と第2主電極16とは、半導体基板12内の素子構造を介して互いに接続されている。第1主電極14と第2主電極16を構成する材料は、特に限定されないが、例えばアルミニウム(Al)やニッケル(Ni)といった金属であってよい。
複数の信号パッド18は、半導体基板12の上面に設けられている。各々の信号パッド18は、所定の信号を入力又は出力する小電極であり、導体で構成されている。複数の信号パッド18には、一例ではあるが、半導体装置2への駆動信号が入力されるもの、半導体装置2の温度に応じた信号を出力するもの、半導体装置2に流れる電流に対応する信号を出力するもの、第1主電極14の電圧に対応する信号を出力するもの、が含まれる。但し、信号パッド18の数や具体的な機能については、様々に変更することができる。
半導体装置2はさらに、上側導体板22、導体スペーサ24、下側導体板26及び複数の信号端子28を備える。上側導体板22は、導体スペーサ24を介して、半導体素子10の第1主電極14にはんだ付けされている。詳しくは、上側導体板22の下面と導体スペーサ24の上面との間が、第1はんだ層42を介して接合されており、導体スペーサ24の下面と半導体素子10の第1主電極14との間が、第2はんだ層44を介して接合されている。上側導体板22と導体スペーサ24は、例えば銅といった金属で構成されている。上側導体板22は、導体スペーサ24を介して半導体素子10の第1主電極14へ電気的に接続されており、半導体装置2のなかで電気回路の一部を構成する。また、上側導体板22は、封止体20の上面に露出しており、半導体素子10の熱を外部へ放出する放熱板としても機能する。
下側導体板26は、半導体素子10の第2主電極16に接合されている。詳しくは、下側導体板26の上面と半導体素子10の第2主電極16との間が、第3はんだ層46を介して接合されている。下側導体板26は、例えば銅といった金属で構成されている。下側導体板26は、半導体素子10の第2主電極16へ電気的に接続されており、半導体装置2のなかで電気回路の一部を構成する。また、下側導体板26は、封止体20の下面に露出しており、半導体素子10の熱を外部へ放出する放熱板としても機能する。即ち、本実施例の半導体装置2は、封止体20の両面に放熱板が露出する両面冷却構造を有する。
複数の信号端子28は、封止体20の内外に亘って延びている。封止体20の内部において、各々の信号端子28は、ボンディングワイヤ30を介して対応する信号パッド18に接続されている。信号端子28は、導体で構成された線材であり、例えば銅といった金属で構成されることができる。複数の信号端子28は、外部の制御装置(図示省略)に接続され、当該制御装置と半導体素子10との間で各種の信号を伝送する。ボンディングワイヤ30を構成する材料は、特に限定されないが、例えばアルミニウム(Al)や銅(Cu)といった金属であってよい。なお、信号端子28は、ボンディングワイヤ30を介することなく、信号パッド18へ直接的に接合されてもよい。
次に、図2−8を参照して、半導体装置2の製造方法を説明する。先ず、図2に示すように、第1リフロー工程を実施する。第1リフロー工程では、導体スペーサ24の上下両面に、はんだ膜42a、44aを形成する。ここで、上面に設けられた第1はんだ膜42aは、完成した半導体装置2において第1はんだ層42となり、下面に設けられた第2はんだ膜44aは、完成した半導体装置2において第2はんだ層44となる。第1リフロー工程は、例えばリフロー炉50を用いて、大気圧P0よりも低い第1圧力P1下で実施され、導体スペーサ24上ではんだ材を溶融及び再凝固させることにより、はんだ膜42a、44aが形成される。なお、本実施例における導体スペーサ24は、前述した本技術における第1部品の一例である。
第1リフロー工程が減圧下で実施されるので、はんだ膜42a、44aにボイドVoが残存することは抑制される。しかしながら、ボイドVoを完全に排除することは困難であり、はんだ膜42a、44aにボイドVoが残存することもある。説明の便宜上、ここでは第1はんだ膜42aにボイドVo(図2参照)が残存したと仮定して、以下の説明を続ける。
次に、図3、図4に示すように、第2リフロー工程を実施する。第2リフロー工程では、下側導体板26上に、半導体素子10及び導体スペーサ24をはんだ接合する。なお、本実施例における半導体素子10は、前述した本技術における第2部品の一例である。第2リフロー工程の具体的な態様については、特に限定されない。本実施例では、図3に示すように、下側導体板26上に、はんだシート46aを介して半導体素子10を配置し、その上に導体スペーサ24を配置する。そして、このように組み合わせた半製品をリフロー炉50に配置し、第1圧力P1以下である第2圧力P2下において、当該半製品を加熱する。なお、下側導体板26は、信号端子28を含むリードフレームの形で用意されており、図示されない位置において、タイバーを介して信号端子28に接続されている。
リフロー炉50で加熱すると、図4に示すように、はんだシート46a及びはんだ膜42a、44aは溶融する。その後、除熱を行うことによって、溶融させたはんだシート46a及びはんだ膜42a、44aを再凝固させる。その結果、下側導体板26上に、半導体素子10及び導体スペーサ24がはんだ接合される。このとき、下側導体板26と半導体素子10との間には、はんだシート46aによる第3はんだ層46が形成され、半導体素子10と導体スペーサ24との間には、第2はんだ膜44aによる第2はんだ層44が形成される。
第2リフロー工程では、はんだシート46aや第2はんだ膜44aだけでなく、第1はんだ膜42aも再溶融される。このとき、第1はんだ膜42aにボイドVoが残存していると、そのボイドVoが膨張し、激しく破裂することによって、はんだの飛沫が周囲に飛散するおそれがある。しかしながら、本実施例の製造方法では、第1リフロー工程が減圧下(あるいは真空下)で実施されており、ボイドVo内の圧力も減圧された状態となっている。従って、第2リフロー工程が同じく減圧下で実施されたときに、溶融した第1はんだ膜42a内でボイドVoが膨張せず、それが激しく破裂することもない。これにより、はんだの飛沫が周囲に飛散して短絡や絶縁不良が生じることを回避することができる。
なお、第1はんだ膜42aに残存していたボイドVoは、第2リフロー工程で第1はんだ膜42aが溶融している間に、第1はんだ膜42aから穏やかに放出される。このボイドVoの放出を促進するために、第2リフロー工程の第2圧力P2は、第1リフロー工程の第1圧力P1以下に設定されている。なお、図面ではボイドVoが誇張して表現されており、実際のボイドVoは可視できないほど小さい。
次に、図5に示すように、ワイヤボンディング工程を実施する。ワイヤボンディング工程では、ボンディングワイヤ30を用いて、半導体素子10の信号パッド18を信号端子28に接続する。なお、前述したように、信号パッド18と信号端子28との間は、ボンディングワイヤ30を用いることなく、直接的に接合されてもよい。この場合、それらの接合は、第1リフロー工程又は第2リフロー工程において同時に行ってもよい。
次に、図6に示すように、第3リフロー工程を実施する。第3リフロー工程では、導体スペーサ24上に上側導体板22をはんだ接合する。第3リフロー工程では、導体スペーサ24上に上側導体板22を配置して、導体スペーサ24上の第1はんだ膜42aを溶融及び再凝固させる。これにより、導体スペーサ24と上側導体板22との間に第1はんだ層42が形成される。第3リフロー工程は、特に限定されないが、第1圧力P1以下である第3圧力P3下で行われる。第3リフロー工程が減圧下で行われることにより、この段階で第1はんだ膜42aに残存していたボイド(不図示)がさらに放出される。
次に、図7に示すように、封止体20の成形工程を実施する。この成形工程では、金型60を用いたインサート成形により、半導体素子10を封止する封止体20を成形する。次に、図8に示すように、封止体20の切削工程を実施する。この切削工程では、封止体20の余剰部分20eを切削(又はその他の機械加工)によって除去し、上側導体板22を露出させる。その後、リードフレームのタイバーを切除するなど、その他必要な工程を実施することによって、半導体装置2の製造は完了する。
以上のように、本実施例の製造方法では、第1リフロー工程が減圧下(あるいは真空下)で実施されるので、はんだ膜42a、44aにボイドVoが残存し難い。また。はんだ膜42a、44aにボイドVoが残存したとしても、ボイドVo内の圧力は減圧された状態となる。従って、続く第2リフロー工程が減圧下で実施されたときに、溶融したはんだ内でボイドVoが膨張せず、ボイドVoが激しく破裂することもない。これにより、はんだの飛沫が周囲に飛散して短絡や絶縁不良が生じるといった問題が解決される。
第1リフロー工程を減圧下(あるいは真空下)で実施すると、大気中で実施した場合と比較して、導体スペーサ24の側面における酸化が抑制される。導体スペーサ24が過度に酸化することは好ましくないが、導体スペーサ24の側面が適度に酸化していると、導体スペーサ24と封止体20との間の密着性が向上する。即ち、第1リフロー工程を減圧下(あるいは真空下)で実施した場合、導体スペーサ24と封止体20との間の密着性が低下するおそれがある。そのことから、一例ではあるが、封止体20の成形工程を実施する前に、半導体装置2の半製品へプライマ(下地)を塗布することによって、導体スペーサ24と封止体20との間の密着性を高めることも有効である。
加えて、導体スペーサ24の側面における酸化が抑制されると、導体スペーサ24の側面のはんだに対する親和性が上昇する。この場合、第3リフロー工程(図6)において、溶融した第1はんだ膜42a(第1はんだ層42)が、導体スペーサ24の側面に沿って濡れ広がり易くなる。このとき、第1はんだ膜42aが過剰に濡れ広がり、第2はんだ層44まで到達してしまうと、完成した半導体装置2では、第1はんだ層42と第2はんだ層44が導体スペーサ24の側面を通じて繋がってしまう。このような構造であると、機能面で直ちに問題となることはないが、動作中の発熱に起因して生じる応力が局所的に高まるおそれがあり、半導体装置2の耐久性(製品寿命)が低下するおそれがある。そのことから、一例ではあるが、上側導体板22に金めっきを施すことによって、上側導体板22のはんだに対する親和性を高めることも有効である。これにより、溶融した第1はんだ膜42aが導体スペーサ24の側面に濡れ広がることを抑制することができる。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
2:半導体装置
10:半導体素子
20:封止体
22:上側導体板
24:上側導体板
26:導体スペーサ
28:信号端子
30:ボンディングワイヤ
42、44、46:はんだ層
42a、44a:はんだ膜
Vo:ボイド

Claims (1)

  1. 半導体装置の製造方法であって、
    大気圧よりも低い第1圧力下においてはんだ材を溶融及び再凝固させることにより、第1部品上にはんだ膜を形成する第1リフロー工程と、
    前記第1圧力以下である第2圧力下において、前記はんだ膜を溶融及び再凝固させることにより、前記第1部品を第2部品にはんだ接合する第2リフロー工程と、
    を備える製造方法。
JP2018195176A 2018-10-16 2018-10-16 半導体装置の製造方法 Pending JP2020064937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018195176A JP2020064937A (ja) 2018-10-16 2018-10-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018195176A JP2020064937A (ja) 2018-10-16 2018-10-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2020064937A true JP2020064937A (ja) 2020-04-23

Family

ID=70387550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018195176A Pending JP2020064937A (ja) 2018-10-16 2018-10-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2020064937A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5368571A (en) * 1976-11-30 1978-06-19 Nec Home Electronics Ltd Production of semiconductor device
JP2001058259A (ja) * 1999-06-18 2001-03-06 Shinko Seiki Co Ltd 半田付け方法及び半田付け装置
JP2006281309A (ja) * 2005-04-05 2006-10-19 Toyota Motor Corp 接合構造体の製造方法
JP2007000915A (ja) * 2005-06-27 2007-01-11 Shinko Seiki Co Ltd 半田付け方法及び半田付け装置
JP2010000513A (ja) * 2008-06-18 2010-01-07 Sharp Corp 接合構造体の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5368571A (en) * 1976-11-30 1978-06-19 Nec Home Electronics Ltd Production of semiconductor device
JP2001058259A (ja) * 1999-06-18 2001-03-06 Shinko Seiki Co Ltd 半田付け方法及び半田付け装置
JP2006281309A (ja) * 2005-04-05 2006-10-19 Toyota Motor Corp 接合構造体の製造方法
JP2007000915A (ja) * 2005-06-27 2007-01-11 Shinko Seiki Co Ltd 半田付け方法及び半田付け装置
JP2010000513A (ja) * 2008-06-18 2010-01-07 Sharp Corp 接合構造体の製造方法

Similar Documents

Publication Publication Date Title
JP4635564B2 (ja) 半導体装置
JP4438489B2 (ja) 半導体装置
KR100731243B1 (ko) 전자 장치
JP6033952B2 (ja) 回路板、特には、導電性基板を備える電力モジュールのための回路板
WO2014148425A1 (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
CN101335263A (zh) 半导体模块和半导体模块的制造方法
EP2963682A1 (en) Semiconductor device and manufacturing method thereof
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP4557804B2 (ja) 半導体装置及びその製造方法
US20200185310A1 (en) Dual side cooling power module and manufacturing method of the same
JP6104098B2 (ja) 電力用半導体装置およびその製造方法
JP6641524B1 (ja) 半導体装置の製造方法
KR102033521B1 (ko) 반도체 장치의 제조 방법
JP2020064937A (ja) 半導体装置の製造方法
JP4305424B2 (ja) 半導体装置及びその製造方法
JP2017092168A (ja) 半導体モジュール及び電力変換装置
JP2011228604A (ja) 回路基板の製造方法及び回路基板
WO2016147252A1 (ja) 半導体装置およびその製造方法
JP2017188528A (ja) 半導体装置
JP5381401B2 (ja) 半導体装置およびその製造方法
JP5613100B2 (ja) 半導体装置の製造方法
JP2017103290A (ja) 半導体装置およびその製造方法、パワーモジュール並びに車両
WO2019207996A1 (ja) 半導体装置およびその製造方法
JP7487614B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP2020064936A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220809