JP2020048190A - Imaging unit and imaging apparatus - Google Patents

Imaging unit and imaging apparatus Download PDF

Info

Publication number
JP2020048190A
JP2020048190A JP2019142807A JP2019142807A JP2020048190A JP 2020048190 A JP2020048190 A JP 2020048190A JP 2019142807 A JP2019142807 A JP 2019142807A JP 2019142807 A JP2019142807 A JP 2019142807A JP 2020048190 A JP2020048190 A JP 2020048190A
Authority
JP
Japan
Prior art keywords
ground
wiring
conductor
imaging unit
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019142807A
Other languages
Japanese (ja)
Other versions
JP6776416B2 (en
Inventor
文穎 葉
Wen Ying Ye
文穎 葉
佐野 泰彦
Yasuhiko Sano
泰彦 佐野
西村 晋一
Shinichi Nishimura
晋一 西村
隆史 岸
Takashi Kishi
隆史 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to US16/560,154 priority Critical patent/US11013105B2/en
Priority to CN201910845869.9A priority patent/CN110896438B/en
Publication of JP2020048190A publication Critical patent/JP2020048190A/en
Application granted granted Critical
Publication of JP6776416B2 publication Critical patent/JP6776416B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

To provide an imaging unit and an imaging apparatus, capable of reducing an influence of magnetic field noise to improve image quality.SOLUTION: An imaging unit 400 has an imaging element 300 including analog ground wiring 330 and a wiring board 500 on which the imaging element 300 is mounted. The wiring board 500 has ground wiring 571 and ground wiring 572. The ground wiring 571 forms a closed loop L1 with the analog ground wiring 330 when viewed in a Y direction. The ground wiring 571 and the ground wiring 572 are connected by only one via conductor 511.SELECTED DRAWING: Figure 5

Description

本発明は、撮像素子を有する撮像ユニットに関する。   The present invention relates to an imaging unit having an imaging device.

デジタルビデオカメラやデジタルスチルカメラ等の撮像装置は、撮像素子を有する撮像ユニットを備えている。近年、撮像素子のISO感度が上がっており、夜景のような光量の少ない場面で撮像しても、より鮮明な画像が生成されるようになっている。しかし、撮像素子のISO感度が上がるのに伴い、従来問題とならなかった微弱なノイズに対する感度も上がっている。その結果、ノイズの影響を撮像素子が受けてしまい、画像に乱れが発生する問題が顕在化してきている。   An imaging device such as a digital video camera or a digital still camera includes an imaging unit having an imaging element. In recent years, the ISO sensitivity of an image sensor has been increased, and even when an image is captured in a scene with a small amount of light such as a night scene, a clearer image is generated. However, as the ISO sensitivity of the image sensor increases, the sensitivity to weak noise that has not been a problem in the past has also increased. As a result, the problem that the image sensor is affected by noise and the image is disturbed has become apparent.

特許文献1には、撮像チップの処理回路の動作により実装基板の電源パターン及びグラウンドパターンのそれぞれから放射される磁界ノイズが互いに打ち消し合うことで、撮像チップに到達する磁界ノイズを低減する撮像ユニットが開示されている。   Patent Literature 1 discloses an imaging unit that reduces magnetic field noise that reaches an imaging chip by canceling magnetic field noises radiated from a power supply pattern and a ground pattern of a mounting substrate by an operation of a processing circuit of the imaging chip. It has been disclosed.

特開2017−103517号公報JP 2017-103517 A

しかしながら、撮像素子に到達する磁界ノイズは、撮像素子自身の動作に起因するものに限らない。例えば、デジタル一眼レフカメラなどにおいて、カメラ本体に着脱可能なレンズ鏡筒の内部に、レンズ駆動用のコイルが設けられているものがある。カメラ本体の内部に、センサ駆動用のコイルが設けられているものもある。これらコイルなどのインダクタ素子からも磁界ノイズが発生する。また、外部からも撮像素子に磁界ノイズが飛来することもある。   However, the magnetic field noise that reaches the image sensor is not limited to that caused by the operation of the image sensor itself. For example, there is a digital single-lens reflex camera or the like in which a lens driving coil is provided inside a lens barrel detachable from a camera body. In some cases, a sensor driving coil is provided inside the camera body. Magnetic field noise also occurs from inductor elements such as these coils. In addition, magnetic field noise may fly from outside to the image sensor.

このように、撮像素子は、さまざまな要因により磁界ノイズに晒されることになり、撮像素子を有する撮像ユニットに磁界ノイズが到達するのを防ぐことは困難であった。   As described above, the image sensor is exposed to the magnetic field noise due to various factors, and it is difficult to prevent the magnetic field noise from reaching the image pickup unit having the image sensor.

本発明は、画像の品質を向上させることを目的とする。   An object of the present invention is to improve image quality.

本発明の撮像ユニットは、アナロググラウンド配線を含むアナログ回路を有する撮像素子と、前記撮像素子が実装された配線板と、備え、前記配線板は、前記アナロググラウンド配線に接続され、側面視して、前記アナロググラウンド配線と閉ループを形成する第1グラウンド配線と、前記第1グラウンド配線に第1ヴィア導体のみで接続された第2グラウンド配線と、を有することを特徴とする。   The imaging unit of the present invention includes an imaging element having an analog circuit including analog ground wiring, a wiring board on which the imaging element is mounted, and the wiring board is connected to the analog ground wiring, and viewed from a side. A first ground line forming a closed loop with the analog ground line, and a second ground line connected to the first ground line by only a first via conductor.

本発明によれば、画像の品質が向上する。   According to the present invention, the quality of an image is improved.

第1実施形態に係る撮像装置の一例であるカメラの模式図。FIG. 1 is a schematic diagram of a camera that is an example of an imaging device according to a first embodiment. 第1実施形態に係る撮像装置の一例であるカメラの模式図。FIG. 1 is a schematic diagram of a camera that is an example of an imaging device according to a first embodiment. 第1実施形態に係る撮像素子の構成の一例を示す回路図。FIG. 2 is a circuit diagram showing an example of a configuration of the image sensor according to the first embodiment. 第1実施形態に係る撮像ユニットを平面視した模式図。FIG. 2 is a schematic plan view of the imaging unit according to the first embodiment. 第1実施形態に係る撮像ユニットの断面図。FIG. 2 is a cross-sectional view of the imaging unit according to the first embodiment. (a)は、第1実施形態に係る配線板の導体層の平面図。(b)は、第1実施形態に係る配線板の導体層の平面図。FIG. 2A is a plan view of a conductor layer of the wiring board according to the first embodiment. FIG. 2B is a plan view of a conductor layer of the wiring board according to the first embodiment. 第2実施形態に係る撮像ユニットの断面図。FIG. 9 is a cross-sectional view of the imaging unit according to the second embodiment. 第3実施形態に係る撮像ユニットの断面図。FIG. 10 is a sectional view of an imaging unit according to a third embodiment. 第4実施形態に係る撮像ユニットの断面図。FIG. 14 is a sectional view of an imaging unit according to a fourth embodiment. 第5実施形態に係る撮像ユニットの断面図。FIG. 14 is a sectional view of an imaging unit according to a fifth embodiment. (a)は第5実施形態に係る配線板の導体層の平面図。(b)は撮像素子を平面視した模式図。(A) is a top view of the conductor layer of the wiring board which concerns on 5th Embodiment. (B) is a schematic diagram of the image sensor viewed from above. 第6実施形態に係る撮像ユニットの断面図。FIG. 14 is a sectional view of an imaging unit according to a sixth embodiment. 第7実施形態に係る撮像ユニットの断面図。Sectional drawing of the imaging unit which concerns on 7th Embodiment. 第7実施形態に係る配線板の導体層の平面図。The top view of the conductor layer of the wiring board concerning 7th Embodiment. 第8実施形態に係る撮像ユニットの断面図。Sectional drawing of the imaging unit which concerns on 8th Embodiment. 第8実施形態に係る配線板の導体層の平面図。The top view of the conductor layer of the wiring board concerning 8th Embodiment. 第9実施形態に係る撮像ユニットの断面図。Sectional drawing of the imaging unit which concerns on 9th Embodiment. 第9実施形態に係る配線板の導体層の平面図。The top view of the conductor layer of the wiring board concerning 9th Embodiment. 第10実施形態に係る撮像ユニットの断面図。Sectional drawing of the imaging unit concerning 10th Embodiment. 第10実施形態に係る撮像ユニットの断面図。Sectional drawing of the imaging unit concerning 10th Embodiment. 第10実施形態に係る配線板の導体層の平面図。The top view of the conductor layer of the wiring board concerning 10th Embodiment.

以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
[第1実施形態]
図1及び図2は、第1実施形態に係る撮像装置の一例であるカメラ100の模式図である。図1は、カメラ100の正面を模式的に示す図であり、図2はカメラ100の断面を模式的に示す図である。カメラ100は、デジタルスチルカメラやデジタルビデオカメラなどのデジタルカメラである。カメラ100は、レンズとカメラ本体とが一体のカメラでもよいが、第1実施形態ではデジタル一眼カメラであり、カメラ本体101と、カメラ本体101に着脱可能なレンズ鏡筒200とを備える。
Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings.
[First Embodiment]
FIG. 1 and FIG. 2 are schematic diagrams of a camera 100 as an example of the imaging device according to the first embodiment. FIG. 1 is a diagram schematically illustrating the front of the camera 100, and FIG. 2 is a diagram schematically illustrating the cross section of the camera 100. The camera 100 is a digital camera such as a digital still camera and a digital video camera. The camera 100 may be a camera in which a lens and a camera body are integrated. However, in the first embodiment, the camera 100 is a digital single-lens camera, and includes a camera body 101 and a lens barrel 200 detachable from the camera body 101.

カメラ本体101は、筐体である外装ケース102を備える。外装ケース102は、レンズ鏡筒200が着脱可能なマウント111を有する。外装ケース102の内部には、受光面301を有する撮像素子300と、撮像素子300が実装される配線板500とを含む撮像ユニット400が配置されている。受光面301に垂直な方向をZ方向とする。   The camera body 101 includes an outer case 102 serving as a housing. The outer case 102 has a mount 111 to which the lens barrel 200 can be attached and detached. An imaging unit 400 including an imaging element 300 having a light receiving surface 301 and a wiring board 500 on which the imaging element 300 is mounted is arranged inside the outer case 102. A direction perpendicular to the light receiving surface 301 is defined as a Z direction.

撮像ユニット400は、金属フレーム103により保持されている。金属フレーム103の内部には、インダクタ素子の一例である、撮像ユニット400を機械的に駆動するコイル104が複数配置されている。各コイル104は、ローレンツ力を発生させて、撮像ユニット400を手振れの方向と逆の方向に駆動する。撮像素子300は、CMOSイメージセンサやCCDイメージセンサ等の撮像チップであり、撮像素子300の受光面301に垂直なZ方向に見て、外形が四角形状、具体的には長方形状に形成されている。撮像素子300の受光面301に平行な方向であって、撮像素子300の長辺方向をX方向、短辺方向をY方向とする。第1実施形態では、Y方向が第1方向であり、Z方向が第2方向である。撮像素子300は、受光面301に結像された光像を光電変換し、画素信号を配線板500に出力する。   The imaging unit 400 is held by the metal frame 103. Inside the metal frame 103, a plurality of coils 104 for mechanically driving the imaging unit 400, which is an example of an inductor element, are arranged. Each coil 104 generates a Lorentz force to drive the imaging unit 400 in a direction opposite to the direction of camera shake. The imaging element 300 is an imaging chip such as a CMOS image sensor or a CCD image sensor, and has a quadrangular shape, specifically a rectangular shape when viewed in a Z direction perpendicular to the light receiving surface 301 of the imaging device 300. I have. In the direction parallel to the light receiving surface 301 of the image sensor 300, the long side direction of the image sensor 300 is defined as the X direction, and the short side direction is defined as the Y direction. In the first embodiment, the Y direction is the first direction, and the Z direction is the second direction. The image sensor 300 photoelectrically converts the light image formed on the light receiving surface 301 and outputs a pixel signal to the wiring board 500.

レンズ鏡筒200は、レンズ筐体201と、レンズ筐体201に支持され、レンズ鏡筒200が外装ケース102に装着されたときに撮像素子300の受光面301に光像を結像させる光学系202と、を備える。また、レンズ鏡筒200は、レンズ筐体201の内部に配置され、インダクタ素子の一例である、光学系202を機械的に駆動するコイル203を備える。光学系202は、レンズ筐体201の光入射側に配置されたレンズ211と、光出射側に配置されたレンズ212とを有している。レンズ筐体201には、リングマウント204が設けられている。レンズ212は、リングマウント204に支持されている。コイル203は、光学系202から撮像素子300の受光面301に至る光路を遮蔽しない位置、即ち図1に示すように正面視すると撮像素子300の外周に位置するように配置されている。   The lens barrel 200 is supported by the lens housing 201 and the lens housing 201, and forms an optical image on the light receiving surface 301 of the image sensor 300 when the lens barrel 200 is mounted on the outer case 102. 202. The lens barrel 200 includes a coil 203 that is disposed inside the lens housing 201 and that mechanically drives an optical system 202, which is an example of an inductor element. The optical system 202 has a lens 211 arranged on the light incident side of the lens housing 201 and a lens 212 arranged on the light emitting side. The lens housing 201 is provided with a ring mount 204. The lens 212 is supported by the ring mount 204. The coil 203 is arranged so as not to block the optical path from the optical system 202 to the light receiving surface 301 of the image sensor 300, that is, to be located on the outer periphery of the image sensor 300 when viewed from the front as shown in FIG.

コイル104,203は、kHz帯域の周波数、即ち1[kHz]以上かつ1[MHz]未満の周波数の交流電流が供給されることで動作する。コイル104,203は、交流電流が供給されることによって周囲に磁束を発生する。この磁束が、撮像素子300に対する磁界ノイズとなる。なお、磁束の方向は、図2において破線矢印で示しているが、交流電流により発生する交流磁場であるので、破線矢印の方向とその反対方向とに交互に切り替わる。   The coils 104 and 203 operate when an alternating current having a frequency in a kHz band, that is, a frequency of 1 kHz or more and less than 1 MHz is supplied. The coils 104 and 203 generate a magnetic flux around when the alternating current is supplied. This magnetic flux becomes magnetic field noise for the image sensor 300. Although the direction of the magnetic flux is indicated by the dashed arrow in FIG. 2, the direction is alternately switched between the direction indicated by the dashed arrow and the opposite direction because it is an alternating magnetic field generated by an alternating current.

図3は、第1実施形態に係る撮像素子300の構成の一例を示す回路図である。図3に示す撮像素子300は、アナログ回路370及びデジタル回路380を有する。アナログ回路370は、画素アレイ310、垂直走査回路302、及び周辺回路303を有する。デジタル回路380は、信号処理回路304を有する。以下、画素アレイ310、垂直走査回路302、周辺回路303、及び信号処理回路304が同一面内に配置された場合を例に説明するが、これに限定するものではない。画素アレイ310、垂直走査回路302、周辺回路303、及び信号処理回路304のそれぞれがZ方向に異なる別々の面に配置された積層構造を採っていても良い。   FIG. 3 is a circuit diagram illustrating an example of a configuration of the image sensor 300 according to the first embodiment. The image sensor 300 illustrated in FIG. 3 includes an analog circuit 370 and a digital circuit 380. The analog circuit 370 has a pixel array 310, a vertical scanning circuit 302, and a peripheral circuit 303. The digital circuit 380 includes the signal processing circuit 304. Hereinafter, a case where the pixel array 310, the vertical scanning circuit 302, the peripheral circuit 303, and the signal processing circuit 304 are arranged in the same plane will be described as an example, but the present invention is not limited to this. A stacked structure in which the pixel array 310, the vertical scanning circuit 302, the peripheral circuit 303, and the signal processing circuit 304 are arranged on different surfaces different in the Z direction may be employed.

アナログ回路370は、アナログ電源配線320及びアナロググラウンド配線330を有する。デジタル回路380は、デジタル電源配線340及びデジタルグラウンド配線350を有する。撮像素子300の内部では、アナログ電源配線320とデジタル電源配線340とは分離しており、アナロググラウンド配線330とデジタルグラウンド配線350とは分離している。図示は省略するが、撮像素子300の受光面301に垂直な方向に見て、アナログ電源配線320とアナロググラウンド配線330とが重なり合い、デジタル電源配線340とデジタルグラウンド配線350とが重なり合っている。アナログ電源配線320は複数のアナログ電源電極321と接続されている。アナロググラウンド配線330は複数のアナロググラウンド電極331と接続されている。デジタル電源配線340は複数のデジタル電源電極341と接続されている。デジタルグラウンド配線350は複数のデジタルグラウンド電極351と接続されている。なお、図3には、アナログ電源電極321、アナロググラウンド電極331、デジタル電源電極341、デジタルグラウンド電極351が、それぞれ1つのみ図示されている。   The analog circuit 370 has an analog power supply wiring 320 and an analog ground wiring 330. The digital circuit 380 has a digital power supply wiring 340 and a digital ground wiring 350. Inside the image sensor 300, the analog power supply wiring 320 and the digital power supply wiring 340 are separated, and the analog ground wiring 330 and the digital ground wiring 350 are separated. Although not shown, when viewed in a direction perpendicular to the light receiving surface 301 of the image sensor 300, the analog power supply wiring 320 and the analog ground wiring 330 overlap, and the digital power supply wiring 340 and the digital ground wiring 350 overlap. The analog power supply wiring 320 is connected to the plurality of analog power supply electrodes 321. The analog ground wiring 330 is connected to the plurality of analog ground electrodes 331. The digital power supply wiring 340 is connected to the plurality of digital power supply electrodes 341. The digital ground wiring 350 is connected to a plurality of digital ground electrodes 351. FIG. 3 shows only one analog power supply electrode 321, one analog ground electrode 331, one digital power supply electrode 341, and one digital ground electrode 351.

画素アレイ310は、2次元のマトリックス状に、即ち行方向及び列方向に配列された複数の画素311を含む。行方向とは、図3中、横方向、即ち水平方向である。列方向とは、図3中、縦方向、即ち垂直方向である。各画素311は、アナログ信号として、受光した光量に応じた画素信号を出力する。各画素311は、光電変換部と、光電変換部で生成された電荷に基づく信号を出力する増幅部とを含む。図3には、図面の簡略化のために、2行×4列の画素アレイ310を示しているが、画素アレイ310の行数および列数はこれに限定されるものではない。   The pixel array 310 includes a plurality of pixels 311 arranged in a two-dimensional matrix, that is, in a row direction and a column direction. The row direction is the horizontal direction in FIG. 3, that is, the horizontal direction. The column direction is the vertical direction in FIG. 3, that is, the vertical direction. Each pixel 311 outputs a pixel signal corresponding to the amount of received light as an analog signal. Each pixel 311 includes a photoelectric conversion unit and an amplification unit that outputs a signal based on charges generated by the photoelectric conversion unit. FIG. 3 shows a pixel array 310 of 2 rows × 4 columns for simplification of the drawing, but the number of rows and the number of columns of the pixel array 310 are not limited thereto.

垂直走査回路302は、行単位で画素311のリセット動作、蓄積動作、信号読み出し動作といった駆動制御を行う。周辺回路303は、ランダムノイズなどのノイズを除去する差動増幅回路を含み、アナログ信号として、ノイズが除去された画素信号を出力する。信号処理回路304は、垂直走査回路302および周辺回路303の制御に従って、画素信号を処理してデジタル信号に変換し、当該デジタル信号を信号電極361から図2の配線板500へ出力する。   The vertical scanning circuit 302 performs drive control such as a reset operation, an accumulation operation, and a signal read operation of the pixels 311 on a row-by-row basis. The peripheral circuit 303 includes a differential amplifier circuit for removing noise such as random noise, and outputs a pixel signal from which noise has been removed as an analog signal. The signal processing circuit 304 processes the pixel signal and converts it into a digital signal under the control of the vertical scanning circuit 302 and the peripheral circuit 303, and outputs the digital signal from the signal electrode 361 to the wiring board 500 of FIG.

図4は、第1実施形態に係る撮像ユニット400を平面視した模式図である。図5は、図4のA−A線に沿う撮像ユニット400の断面図である。図5には、撮像ユニット400の断面を側面視した模式図を図示している。また、図5には、グラウンド配線を模式的に図示している。撮像ユニット400は、撮像素子300、配線板500、枠602、及びカバーガラス603を有する。配線板500は、第1実施形態ではプリント配線板である。配線板500は、導体部分と、絶縁体部分とを有している。導体部分は、導電性を有する金属材料、例えば銅又は金で構成されている。絶縁体部分は、電気絶縁性を有する絶縁材料、例えばエポキシ樹脂で構成されている。   FIG. 4 is a schematic plan view of the imaging unit 400 according to the first embodiment. FIG. 5 is a cross-sectional view of the imaging unit 400 along the line AA in FIG. FIG. 5 is a schematic diagram showing a cross section of the imaging unit 400 as viewed from the side. FIG. 5 schematically shows the ground wiring. The imaging unit 400 includes an imaging element 300, a wiring board 500, a frame 602, and a cover glass 603. The wiring board 500 is a printed wiring board in the first embodiment. Wiring board 500 has a conductor portion and an insulator portion. The conductor portion is made of a conductive metal material, for example, copper or gold. The insulator portion is made of an insulating material having electrical insulation properties, for example, an epoxy resin.

配線板500は、配線板500の厚み方向であるZ方向に互いに間隔をあけて配置された、複数、例えば8つの導体層1〜8を含む積層基板である。導体層1〜8のうち隣接する2つの導体層の間には、絶縁体層が配置されている。各導体層1〜8には、導体パターンが配置されている。配線板500は、2つの主面501,502を有する。撮像素子300は、配線板500において、導体層1の側の主面501に実装されている。   The wiring board 500 is a laminated board including a plurality of, for example, eight conductor layers 1 to 8 arranged at intervals in the Z direction which is the thickness direction of the wiring board 500. An insulator layer is arranged between two adjacent conductor layers among the conductor layers 1 to 8. A conductor pattern is arranged on each of the conductor layers 1 to 8. Wiring board 500 has two main surfaces 501 and 502. The image sensor 300 is mounted on the main surface 501 of the wiring board 500 on the conductor layer 1 side.

複数の導体層1〜8は、撮像素子300の側から導体層1、導体層2、導体層3、導体層4、導体層5、導体層6、導体層7、導体層8の順に積層して配置されている。導体層1,8は表層、即ち外層であり、導体層2〜7は内層である。導体層8の側の主面502には、キャパシタなどの回路部品601が実装されている。なお、導体層の層数は8に限定するものではなく、2以上であればよい。ただし、配線の配置などを考慮すると、導体層の層数は3以上が好ましく、4以上がより好ましい。また、導体層1,8上に不図示のソルダーレジストが設けられていてもよい。   The plurality of conductor layers 1 to 8 are laminated in the order of conductor layer 1, conductor layer 2, conductor layer 3, conductor layer 4, conductor layer 5, conductor layer 6, conductor layer 7, and conductor layer 8 from the image sensor 300 side. It is arranged. The conductor layers 1 and 8 are surface layers, that is, outer layers, and the conductor layers 2 to 7 are inner layers. A circuit component 601 such as a capacitor is mounted on the main surface 502 on the conductor layer 8 side. The number of conductor layers is not limited to eight, but may be two or more. However, considering the arrangement of the wiring, the number of conductor layers is preferably 3 or more, more preferably 4 or more. Further, a solder resist (not shown) may be provided on the conductor layers 1 and 8.

撮像素子300は、主面501上に配置され、ワイヤボンディングにより配線板500に接続されている。即ち、撮像素子300の配線と配線板500の配線とは、図4に示す複数の金属部材である複数のワイヤ610により電気的に接続されている。なお、撮像素子300は、配線板500にワイヤボンディングにより実装されるが、これに限定するものではなく、フリップチップボンディングにより配線板に実装されてもよい。この場合、撮像素子と配線板とは、複数のはんだボール等の複数の金属部材で接続される。   The imaging element 300 is arranged on the main surface 501 and is connected to the wiring board 500 by wire bonding. That is, the wiring of the imaging element 300 and the wiring of the wiring board 500 are electrically connected by the plurality of wires 610 as the plurality of metal members illustrated in FIG. The image sensor 300 is mounted on the wiring board 500 by wire bonding, but is not limited to this, and may be mounted on the wiring board by flip chip bonding. In this case, the image sensor and the wiring board are connected by a plurality of metal members such as a plurality of solder balls.

図2のコイル104,203などのインダクタ素子から発生する磁界ノイズは、撮像ユニット400に到達する。磁束密度をB、配線が作る閉ループの面積をS、閉ループを鎖交する磁束(磁界ノイズ)をΦとすると、Φ=B×Sと表される。つまり、磁束Φは閉ループの面積Sに比例する。磁束Φが閉ループを鎖交するとき、磁束Φの時間変化に応じた誘導起電力Vが配線の閉ループに生じる。これはファラデー・レンツの法則に従う。誘導起電力Vと、微小時間Δtにおける磁束Φの変化ΔΦとの間の関係は、V=−ΔΦ/Δtで表される。ΔΦは閉ループの面積Sに比例するため、閉ループに生じる誘導起電力Vも閉ループの面積Sに比例する。オームの法則により、閉ループに生じる誘導起電力Vと、閉ループのインピーダンスRと、閉ループを流れる誘導電流Iとの関係はI=V/Rで表される。誘導電流IはインピーダンスRに反比例するため、インピーダンスRが小さいほど誘導電流Iが流れやすい。磁束Φが180度逆方向を向く場合は、誘導起電力Vと電流Iの向きは逆方向になる。また、閉ループ平面に対して、斜め方向に磁束Φが到達した場合においても、その磁束Φのループ面に対する垂直方向の成分によって誘導起電力Vが生じる。   Magnetic field noise generated from inductor elements such as the coils 104 and 203 in FIG. Assuming that the magnetic flux density is B, the area of the closed loop formed by the wiring is S, and the magnetic flux (magnetic field noise) interlinking the closed loop is Φ, Φ = B × S. That is, the magnetic flux Φ is proportional to the area S of the closed loop. When the magnetic flux Φ links the closed loop, an induced electromotive force V corresponding to the time change of the magnetic flux Φ is generated in the closed loop of the wiring. This follows Faraday-Lenz's law. The relationship between the induced electromotive force V and the change ΔΦ of the magnetic flux Φ during the minute time Δt is represented by V = −ΔΦ / Δt. Since ΔΦ is proportional to the area S of the closed loop, the induced electromotive force V generated in the closed loop is also proportional to the area S of the closed loop. According to Ohm's law, the relationship between the induced electromotive force V generated in the closed loop, the impedance R of the closed loop, and the induced current I flowing through the closed loop is represented by I = V / R. Since the induced current I is inversely proportional to the impedance R, the smaller the impedance R, the more easily the induced current I flows. When the magnetic flux Φ is in the opposite direction by 180 degrees, the directions of the induced electromotive force V and the current I are opposite. Further, even when the magnetic flux Φ arrives obliquely with respect to the closed loop plane, the induced electromotive force V is generated by the component of the magnetic flux Φ in the direction perpendicular to the loop surface.

撮像ユニット400内の閉ループは、接続される回路の種類によって磁界ノイズに対する耐性が異なる。具体的には、撮像ユニット400では、アナログ回路のグラウンド(以下、「アナロググラウンド」ともいう)の閉ループが、デジタル回路のグラウンド(以下、「デジタルグラウンド」ともいう)の閉ループよりも磁界ノイズに対して耐性が低い。特に、画素アレイ310に係る配線は、画素信号に直接影響するため、磁界ノイズに対して耐性が低い。また、インピーダンスの低い配線ほど誘導電流が流れやすく、磁界ノイズに対して耐性が低い。誘導起電力により、アナロググラウンドの閉ループ内で電圧の分布が生じると、アナログ信号である画素信号がグラウンド電位の分布によって変動する。本発明者らは、撮像素子300の出力画像にパターンノイズが生じるのを防止する、即ち撮像ユニット400の磁界ノイズに対する耐性を上げるためには、アナロググラウンドの閉ループ面積を小さくすればよいことを見出した。   The closed loop in the imaging unit 400 has different resistance to magnetic field noise depending on the type of the connected circuit. Specifically, in the imaging unit 400, the closed loop of the ground of the analog circuit (hereinafter, also referred to as “analog ground”) is more sensitive to magnetic field noise than the closed loop of the ground of the digital circuit (hereinafter, also referred to as “digital ground”). Low resistance. In particular, the wiring related to the pixel array 310 has a low resistance to magnetic field noise because it directly affects the pixel signal. In addition, the lower the impedance of the wiring, the easier the induced current flows, and the lower the resistance to magnetic field noise. When a voltage distribution occurs in the closed loop of the analog ground due to the induced electromotive force, the pixel signal which is an analog signal fluctuates due to the distribution of the ground potential. The present inventors have found that in order to prevent pattern noise from occurring in the output image of the image sensor 300, that is, to increase the resistance of the image pickup unit 400 to magnetic field noise, the closed loop area of the analog ground should be reduced. Was.

図3に示すように、撮像素子300のアナログ回路370は、画素アレイ310と、画素アレイ310に電気的に接続されたアナロググラウンド配線330と、を有する。第1実施形態に係る撮像ユニット400の配線板500は、図5に示すように、グラウンドとなるグラウンド配線部570を有する。グラウンド配線部570は、第1グラウンド配線であるグラウンド配線571と、第2グラウンド配線であるグラウンド配線572とを含む。   As shown in FIG. 3, the analog circuit 370 of the image sensor 300 includes a pixel array 310 and an analog ground line 330 electrically connected to the pixel array 310. The wiring board 500 of the imaging unit 400 according to the first embodiment has a ground wiring section 570 serving as a ground, as shown in FIG. The ground wiring section 570 includes a ground wiring 571 as a first ground wiring and a ground wiring 572 as a second ground wiring.

グラウンド配線571は、複数のグラウンド電極531と接続されている。図5には、複数のグラウンド電極531のうち、X方向に離間して配置された一対のグラウンド電極531,531を図示している。アナロググラウンド配線330は、複数のアナロググラウンド電極331と接続されている。図5には、複数のアナロググラウンド電極331のうち、X方向に離間して配置された一対のアナロググラウンド電極331,331を図示している。複数のアナロググラウンド電極331と複数のグラウンド電極531とは、複数のワイヤ611で電気的に接続されている。複数のワイヤ611は、図4の複数のワイヤ610に含まれる。図5には、複数のワイヤ611のうち、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611と、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611とを図示している。 The ground wiring 571 is connected to the plurality of ground electrodes 531. 5, among the plurality of ground electrodes 531, are shown in the X direction to be spaced a pair of ground electrodes 531 1, 531 2. The analog ground wiring 330 is connected to the plurality of analog ground electrodes 331. FIG. 5 illustrates a pair of analog ground electrodes 331 1 and 331 2 that are spaced apart in the X direction among a plurality of analog ground electrodes 331. The plurality of analog ground electrodes 331 and the plurality of ground electrodes 531 are electrically connected by a plurality of wires 611. The plurality of wires 611 are included in the plurality of wires 610 of FIG. FIG 5, among the plurality of wires 611, electrically connected to the wire 611 1 to electrically connect the analog ground electrode 331 1 and the ground electrode 531 1 and an analog ground electrode 331 2 and the ground electrode 531 2 It illustrates a wire 611 2.

撮像ユニット400を側面視したとき、即ち撮像ユニット400をY方向に見たとき、撮像ユニット400には、撮像素子300と配線板500とに跨った、アナロググラウンドの閉ループL1が形成される。図5には、閉ループL1を二点鎖線で示す。   When the imaging unit 400 is viewed from the side, that is, when the imaging unit 400 is viewed in the Y direction, a closed loop L1 of an analog ground is formed in the imaging unit 400, straddling the imaging element 300 and the wiring board 500. FIG. 5 shows the closed loop L1 by a two-dot chain line.

閉ループL1は、主に撮像素子300のアナロググラウンド配線330、及び配線板500のグラウンド配線571を含んでいる。詳細に説明すると、閉ループL1は、アナロググラウンド配線330、一対のアナロググラウンド電極331,331、一対のワイヤ611,611、一対のグラウンド電極531,531、及びグラウンド配線571を含んでいる。 The closed loop L1 mainly includes the analog ground wiring 330 of the image sensor 300 and the ground wiring 571 of the wiring board 500. More specifically, the closed loop L1 includes an analog ground wiring 330, a pair of analog ground electrodes 331 1 and 331 2 , a pair of wires 611 1 and 611 2 , a pair of ground electrodes 531 1 and 531 2 , and a ground wiring 571. In.

グラウンド配線572は、Y方向に見て、グラウンド配線571以外の部分、即ちアナロググラウンドの閉ループL1の形成に寄与しない部分である。例えば、グラウンド配線572は、Y方向に見て、撮像素子300のデジタルグラウンド配線350(図3)と共にデジタルグラウンドの閉ループを形成する部分と、いずれの閉ループの形成にも寄与しない部分とを含む。   The ground wiring 572 is a part other than the ground wiring 571 when viewed in the Y direction, that is, a part that does not contribute to the formation of the closed loop L1 of the analog ground. For example, the ground wiring 572 includes a part that forms a closed loop of digital ground together with the digital ground wiring 350 (FIG. 3) of the image sensor 300 when viewed in the Y direction, and a part that does not contribute to the formation of any closed loop.

ここで、Y方向に見たときのアナロググラウンドの閉ループL1の面積、即ち図5の二点鎖線で囲まれた部分の面積をS1とする。グラウンド配線571は、配線板500におけるZ方向の中央C1よりも撮像素子300の側に配置されている。中央C1は、2つの主面501,502間の中央であり、図5中、一点鎖線で図示されている。グラウンド配線571の全体が配線板500のZ方向の中央C1よりも撮像素子300の側に配置されているので、アナロググラウンドの閉ループL1の面積S1を小さくすることができる。閉ループL1に発生する誘導起電力は閉ループL1の面積S1に比例するため、面積S1を小さくすることで、閉ループL1に発生する誘導起電力を小さくすることができる。よって、アナロググラウンドの電位変動を小さくすることができ、これにより、撮像素子300の出力画像にパターンノイズが生じるのを防止することができる。即ち、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   Here, the area of the closed loop L1 of the analog ground when viewed in the Y direction, that is, the area of the portion surrounded by the two-dot chain line in FIG. 5 is defined as S1. The ground wiring 571 is disposed closer to the image sensor 300 than the center C1 of the wiring board 500 in the Z direction. The center C1 is the center between the two main surfaces 501 and 502, and is shown by a dashed line in FIG. Since the entire ground wiring 571 is disposed closer to the image sensor 300 than the center C1 in the Z direction of the wiring board 500, the area S1 of the closed loop L1 of the analog ground can be reduced. Since the induced electromotive force generated in the closed loop L1 is proportional to the area S1 of the closed loop L1, the induced electromotive force generated in the closed loop L1 can be reduced by reducing the area S1. Therefore, the fluctuation in the potential of the analog ground can be reduced, and thereby, it is possible to prevent the pattern noise from being generated in the output image of the image sensor 300. That is, disturbance of the image generated by the image sensor 300 can be suppressed, and the quality of the generated image is improved.

第1実施形態では、グラウンド配線571は、第1導体パターンである1つの導体パターン505のみで構成されている。導体パターン505は、配線板500において撮像素子300が実装される側の表層である導体層1に配置されている。導体パターン505が導体層1に配置されているので、閉ループL1の面積S1を極力小さくすることができ、撮像素子300により生成される画像が乱れるのを効果的に抑制することができ、生成される画像の品質が更に向上する。   In the first embodiment, the ground wiring 571 includes only one conductor pattern 505 that is the first conductor pattern. The conductor pattern 505 is arranged on the conductor layer 1 which is a surface layer of the wiring board 500 on the side where the imaging element 300 is mounted. Since the conductor pattern 505 is arranged on the conductor layer 1, the area S1 of the closed loop L1 can be minimized, and the image generated by the imaging element 300 can be effectively suppressed from being disturbed. Image quality is further improved.

グラウンド配線572は、互いに間隔をあけて配置された複数の第2導体パターンである複数の導体パターン506と、複数の第3ヴィア導体である複数のヴィア導体508とを有する。導体パターン506は、導体層2〜8に配置されている。複数の導体パターン506は、複数のヴィア導体508で電気的に接続されている。   The ground wiring 572 has a plurality of conductor patterns 506, which are a plurality of second conductor patterns, and a plurality of via conductors 508, which are a plurality of third via conductors. The conductor pattern 506 is arranged on the conductor layers 2 to 8. The plurality of conductor patterns 506 are electrically connected by the plurality of via conductors 508.

図6(a)は、第1実施形態に係る配線板500の第1導体層、つまり表層である導体層1の平面図である。図6(b)は、第1実施形態に係る配線板500の第2導体層、つまり内層である導体層2の平面図である。図6(a)に示すように、ワイヤボンディングにより図3のアナログ電源電極321に電気的に接続される電源電極521が、導体層1に配置されている。電源電極521は、不図示のヴィア導体で、導体層2〜8のいずれかに配置された不図示の導体パターンと電気的に接続されている。   FIG. 6A is a plan view of the first conductor layer of the wiring board 500 according to the first embodiment, that is, the conductor layer 1 which is the surface layer. FIG. 6B is a plan view of the second conductor layer of the wiring board 500 according to the first embodiment, that is, the conductor layer 2 that is the inner layer. As shown in FIG. 6A, a power supply electrode 521 electrically connected to the analog power supply electrode 321 of FIG. The power electrode 521 is a via conductor (not shown), and is electrically connected to a conductor pattern (not shown) disposed on any of the conductor layers 2 to 8.

図6(a)に示すように、ワイヤボンディングにより図3のアナロググラウンド電極331に電気的に接続されるグラウンド電極531が、導体層1に配置されている。グラウンド電極531は、導体パターン505と一体に形成されている。   As shown in FIG. 6A, a ground electrode 531 electrically connected to the analog ground electrode 331 of FIG. 3 by wire bonding is disposed on the conductor layer 1. The ground electrode 531 is formed integrally with the conductor pattern 505.

図6(a)に示すように、ワイヤボンディングにより図3のデジタル電源電極341又は信号電極361に電気的に接続される電極541が、導体層1に配置されている。電極541は、不図示のヴィア導体で、導体層2〜8のいずれかに配置された不図示の導体パターンと電気的に接続されている。   As shown in FIG. 6A, an electrode 541 that is electrically connected to the digital power supply electrode 341 or the signal electrode 361 of FIG. The electrode 541 is a via conductor (not shown), and is electrically connected to a conductor pattern (not shown) disposed on any of the conductor layers 2 to 8.

図6(a)に示すように、ワイヤボンディングにより図3のデジタルグラウンド電極351に電気的に接続されるグラウンド電極551が、導体層1に配置されている。グラウンド電極551は、不図示のヴィア導体で、導体層2〜8のいずれかに配置された、グラウンド配線572の導体パターン506と電気的に接続されている。図6(a)に示すように、導体パターン505は、Z方向に見たときの外形が、四角形状、又は四角の隅部をR形にした形状のベタパターンである。図6(b)に示すように、導体パターン506は、Z方向に見たときの外形が、四角形状、又は四角の隅部をR形にした形状のベタパターンである。   As shown in FIG. 6A, a ground electrode 551 that is electrically connected to the digital ground electrode 351 of FIG. 3 by wire bonding is disposed on the conductor layer 1. The ground electrode 551 is a via conductor (not shown) and is electrically connected to the conductor pattern 506 of the ground wiring 572 disposed on any of the conductor layers 2 to 8. As shown in FIG. 6A, the conductor pattern 505 is a solid pattern having a quadrangular outer shape when viewed in the Z direction or a shape in which the square corners are R-shaped. As shown in FIG. 6B, the conductor pattern 506 is a solid pattern whose outer shape when viewed in the Z direction is a square shape or a shape in which a square corner is formed in an R shape.

撮像素子300のアナログ回路のグラウンドとデジタル回路のグラウンドは、共通化するのが好ましく、図5の配線板500において、グラウンド配線571とグラウンド配線572とは電気的に接続されている。グラウンド配線571は、グラウンド配線572よりも撮像素子300の側に配置されている。アナロググラウンドの閉ループL1がグラウンド配線572にまで広がらないように、グラウンド配線571とグラウンド配線572とは、1箇所に配置された第1ヴィア導体である1つのヴィア導体511のみで電気的に接続されている。つまり、アナロググラウンドとデジタルグラウンドとがヴィア導体511のみで接続されている。図5において、ヴィア導体511を、グラウンド配線571,572とは異なるハッチングで示す。   It is preferable that the ground of the analog circuit and the ground of the digital circuit of the image sensor 300 be common, and the ground wiring 571 and the ground wiring 572 are electrically connected in the wiring board 500 of FIG. The ground wiring 571 is disposed closer to the image sensor 300 than the ground wiring 572. The ground wiring 571 and the ground wiring 572 are electrically connected by only one via conductor 511 that is a first via conductor arranged at one place so that the closed loop L1 of the analog ground does not extend to the ground wiring 572. ing. That is, the analog ground and the digital ground are connected only by the via conductor 511. In FIG. 5, the via conductors 511 are indicated by hatching different from the ground wirings 571 and 572.

グラウンド配線571は、撮像素子300のアナロググラウンド配線330に電気的に接続されており、グラウンド配線572は、撮像素子300のデジタルグラウンド配線350(図3)に電気的に接続されている。そして、グラウンド配線571とグラウンド配線572とは、ヴィア導体511のみで電気的に接続されている。グラウンド配線571とグラウンド配線572とが1つのヴィア導体511のみで電気的に接続されているので、アナロググラウンドの閉ループL1は、グラウンド配線572にまで広がらず、面積S1を小さくすることができる。これにより、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。撮像素子300のデジタルグラウンド配線350をグラウンド配線572に電気的に接続させることにより、グラウンド配線571に電気的に接続させるときよりも、アナログ信号の電圧変動を小さくできる。これにより、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   The ground line 571 is electrically connected to the analog ground line 330 of the image sensor 300, and the ground line 572 is electrically connected to the digital ground line 350 (FIG. 3) of the image sensor 300. The ground wiring 571 and the ground wiring 572 are electrically connected only by the via conductor 511. Since the ground wiring 571 and the ground wiring 572 are electrically connected only by one via conductor 511, the closed loop L1 of the analog ground does not extend to the ground wiring 572, and the area S1 can be reduced. Accordingly, it is possible to suppress the image generated by the image sensor 300 from being disturbed, and the quality of the generated image is improved. By electrically connecting the digital ground wiring 350 of the image sensor 300 to the ground wiring 572, the voltage fluctuation of the analog signal can be made smaller than when the digital ground wiring 350 is electrically connected to the ground wiring 571. Accordingly, it is possible to suppress the image generated by the image sensor 300 from being disturbed, and the quality of the generated image is improved.

第1実施形態では、ヴィア導体511は、図6(b)に示すように導体層2の導体パターン506を貫通して配置され、図5に示すように、導体層1の導体パターン505と、導体層3の導体パターン506とを電気的に接続している。   In the first embodiment, the via conductor 511 is disposed so as to penetrate the conductor pattern 506 of the conductor layer 2 as shown in FIG. 6B, and as shown in FIG. The conductor pattern 506 of the conductor layer 3 is electrically connected.

なお、ヴィア導体511で電気的に接続された導体層1の導体パターン505及び導体層3の導体パターン506は、平面アンテナと同様の構造であり、外来の電磁波を受信して配線内に電位変動が起きる可能性がある。特に、ヴィア導体511が、Z方向に見て導体層1の導体パターン505及び導体層3の導体パターン506の中心又は端部に位置していると、特定の周波数の電磁波の影響を強く受ける。よって、ヴィア導体511は、Z方向に見て、即ち平面視で、少なくとも導体層1の導体パターン505の中心及び端部、第1実施形態では導体層1の導体パターン505及び導体層3の導体パターン506の中心及び端部を避けて配置されている。これにより、撮像素子300により生成される画像が乱れるのを効果的に抑制することができ、生成される画像の品質が更に向上する。   Note that the conductor pattern 505 of the conductor layer 1 and the conductor pattern 506 of the conductor layer 3 electrically connected by the via conductor 511 have the same structure as the planar antenna, and receive an external electromagnetic wave to change the potential in the wiring. May occur. In particular, when the via conductor 511 is located at the center or the end of the conductor pattern 505 of the conductor layer 1 and the conductor pattern 506 of the conductor layer 3 when viewed in the Z direction, the via conductor 511 is strongly affected by an electromagnetic wave of a specific frequency. Therefore, the via conductor 511 is at least the center and the end of the conductor pattern 505 of the conductor layer 1 when viewed in the Z direction, that is, in plan view, and in the first embodiment, the conductor pattern 505 of the conductor layer 1 and the conductor of the conductor layer 3. The pattern 506 is arranged so as to avoid the center and the end. Thereby, it is possible to effectively suppress the image generated by the imaging element 300 from being disturbed, and the quality of the generated image is further improved.

[第2実施形態]
第2実施形態に係る撮像ユニットについて説明する。第1実施形態では、半導体素子が実装される配線板がプリント配線板である場合について説明したが、第2実施形態では、半導体素子が実装される配線板がセラミックパッケージである場合について説明する。図7は、第2実施形態に係る撮像ユニット400Aの断面図である。図7には、図4に示すA−A線に対応する位置の撮像ユニット400Aの断面を側面視した模式図を図示している。なお、第2実施形態の撮像ユニット400Aにおいて、第1実施形態の撮像ユニット400と同様の構成要素については、同一符号を付して説明を省略する。
[Second embodiment]
An imaging unit according to the second embodiment will be described. In the first embodiment, the case where the wiring board on which the semiconductor element is mounted is a printed wiring board has been described. In the second embodiment, the case where the wiring board on which the semiconductor element is mounted is a ceramic package will be described. FIG. 7 is a cross-sectional view of an imaging unit 400A according to the second embodiment. FIG. 7 is a schematic diagram illustrating a side view of a cross section of the imaging unit 400A at a position corresponding to the line AA illustrated in FIG. Note that, in the imaging unit 400A of the second embodiment, the same components as those of the imaging unit 400 of the first embodiment are denoted by the same reference numerals, and description thereof is omitted.

図7に示すように、撮像ユニット400Aは、撮像素子300と、配線板500Aと、カバーガラス603とを有する。配線板500Aは、カバーガラス603が取り付けられる枠を有するセラミックパッケージである。配線板500Aは、導体部分と、絶縁体部分とを有している。導体部分は、導電性を有する金属材料、例えば銅又は金で構成されている。絶縁体部分は、電気絶縁性を有する絶縁材料、例えばセラミックで構成されている。   As shown in FIG. 7, the imaging unit 400A includes the imaging element 300, a wiring board 500A, and a cover glass 603. Wiring board 500A is a ceramic package having a frame to which cover glass 603 is attached. Wiring board 500A has a conductor portion and an insulator portion. The conductor portion is made of a conductive metal material, for example, copper or gold. The insulator portion is made of an insulating material having electric insulation, for example, ceramic.

配線板500Aは、配線板500Aの厚み方向であるZ方向に互いに間隔をあけて配置された、複数、例えば5つの導体層1A,2A,3A,4A,5Aを含む積層基板である。導体層1A〜5Aのうち隣接する2つの導体層の間には、絶縁体層が配置されている。各導体層1A〜5Aには、導体パターンが配置されている。配線板500Aは、2つの主面501A,502Aを有する。撮像素子300は、配線板500Aにおいて、導体層1Aの側の主面501Aに実装されている。   Wiring board 500A is a laminated substrate including a plurality of, for example, five conductor layers 1A, 2A, 3A, 4A, and 5A, which are arranged at intervals in the Z direction that is the thickness direction of wiring board 500A. An insulator layer is arranged between two adjacent conductor layers among the conductor layers 1A to 5A. A conductor pattern is arranged on each of the conductor layers 1A to 5A. Wiring board 500A has two main surfaces 501A and 502A. The imaging element 300 is mounted on the main surface 501A on the side of the conductor layer 1A in the wiring board 500A.

複数の導体層1A〜5Aは、撮像素子300の側から導体層1A、導体層2A、導体層3A、導体層4A、導体層5Aの順に積層して配置されている。導体層1A,5Aは表層、即ち外層であり、導体層2A〜4Aは内層である。なお、導体層の層数は5に限定するものではなく、2以上であればよい。ただし、配線の配置などを考慮すると、導体層の層数は3以上が好ましく、4以上がより好ましい。   The plurality of conductor layers 1A to 5A are arranged in the order of the conductor layer 1A, the conductor layer 2A, the conductor layer 3A, the conductor layer 4A, and the conductor layer 5A from the image sensor 300 side. The conductor layers 1A and 5A are surface layers, that is, outer layers, and the conductor layers 2A to 4A are inner layers. The number of conductor layers is not limited to five, but may be two or more. However, considering the arrangement of the wiring, the number of conductor layers is preferably 3 or more, more preferably 4 or more.

撮像素子300は、主面501A上に配置され、ワイヤボンディングにより配線板500Aに接続されている。なお、撮像素子300は、配線板500Aにワイヤボンディングにより実装されるが、これに限定するものではなく、フリップチップボンディングにより配線板に実装されてもよい。この場合、撮像素子と配線板とは、複数のはんだボール等の複数の金属部材で接続される。   The image sensor 300 is arranged on the main surface 501A and connected to the wiring board 500A by wire bonding. The image pickup device 300 is mounted on the wiring board 500A by wire bonding, but is not limited to this, and may be mounted on the wiring board by flip chip bonding. In this case, the image sensor and the wiring board are connected by a plurality of metal members such as a plurality of solder balls.

図3に示すように、撮像素子300は、アナログ回路370を有する。アナログ回路370は、画素アレイ310と、画素アレイ310に電気的に接続されたアナロググラウンド配線330と、を有する。また、撮像素子300は、デジタル回路380を有する。デジタル回路380は、デジタルグラウンド配線350を有する。図7に示すように、配線板500Aは、グラウンドとなるグラウンド配線部570Aを有する。グラウンド配線部570Aは、第1グラウンド配線であるグラウンド配線571Aと、第2グラウンド配線であるグラウンド配線572Aとを含む。   As shown in FIG. 3, the image sensor 300 has an analog circuit 370. The analog circuit 370 includes the pixel array 310 and an analog ground line 330 electrically connected to the pixel array 310. Further, the imaging element 300 includes a digital circuit 380. The digital circuit 380 has a digital ground wiring 350. As shown in FIG. 7, the wiring board 500A has a ground wiring section 570A serving as a ground. The ground wiring section 570A includes a ground wiring 571A as a first ground wiring and a ground wiring 572A as a second ground wiring.

グラウンド配線571Aは、複数のグラウンド電極531と接続されている。複数のグラウンド電極531は、導体層1Aに配置されている。図7には、複数のグラウンド電極531のうち、X方向に離間して配置された一対のグラウンド電極531,531を図示している。アナロググラウンド配線330は、複数のアナロググラウンド電極331と接続されている。図7には、複数のアナロググラウンド電極331のうち、X方向に離間して配置された一対のアナロググラウンド電極331,331を図示している。複数のアナロググラウンド電極331と複数のグラウンド電極531とは、複数のワイヤ611で電気的に接続されている。複数のワイヤ611は、図4の複数のワイヤ610に含まれる。図7には、複数のワイヤ611のうち、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611と、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611とを図示している。 The ground wiring 571A is connected to a plurality of ground electrodes 531. The plurality of ground electrodes 531 are arranged on the conductor layer 1A. 7, among the plurality of ground electrodes 531, are shown in the X direction to be spaced a pair of ground electrodes 531 1, 531 2. The analog ground wiring 330 is connected to the plurality of analog ground electrodes 331. FIG. 7 illustrates a pair of analog ground electrodes 331 1 and 331 2 that are spaced apart in the X direction among the plurality of analog ground electrodes 331. The plurality of analog ground electrodes 331 and the plurality of ground electrodes 531 are electrically connected by a plurality of wires 611. The plurality of wires 611 are included in the plurality of wires 610 of FIG. 7, among the plurality of wires 611, electrically connected to the wire 611 1 to electrically connect the analog ground electrode 331 1 and the ground electrode 531 1 and an analog ground electrode 331 2 and the ground electrode 531 2 It illustrates a wire 611 2.

撮像ユニット400Aを側面視したとき、即ち撮像ユニット400AをY方向に見たとき、撮像ユニット400Aには、撮像素子300と配線板500Aとに跨った、アナロググラウンドの閉ループL2が形成される。図7には、閉ループL2を二点鎖線で示す。   When the imaging unit 400A is viewed from the side, that is, when the imaging unit 400A is viewed in the Y direction, a closed loop L2 of an analog ground is formed in the imaging unit 400A, straddling the imaging element 300 and the wiring board 500A. FIG. 7 shows the closed loop L2 by a two-dot chain line.

閉ループL2は、主に撮像素子300のアナロググラウンド配線330、及び配線板500Aのグラウンド配線571Aを含んでいる。詳細に説明すると、閉ループL2は、アナロググラウンド配線330、一対のアナロググラウンド電極331,331、一対のワイヤ611,611、一対のグラウンド電極531,531、及びグラウンド配線571Aを含んでいる。 The closed loop L2 mainly includes the analog ground wiring 330 of the image sensor 300 and the ground wiring 571A of the wiring board 500A. More specifically, the closed loop L2 includes an analog ground wire 330, a pair of analog ground electrodes 331 1 and 331 2 , a pair of wires 611 1 and 611 2 , a pair of ground electrodes 531 1 and 531 2 , and a ground wire 571A. In.

グラウンド配線572Aは、Y方向に見て、グラウンド配線571A以外の部分、即ちアナロググラウンドの閉ループL2の形成に寄与しない部分である。例えば、グラウンド配線572Aは、Y方向に見て、撮像素子300のデジタルグラウンド配線350(図3)と共にデジタルグラウンドの閉ループを形成する部分と、いずれの閉ループの形成にも寄与しない部分とを含む。   The ground wiring 572A is a part other than the ground wiring 571A when viewed in the Y direction, that is, a part that does not contribute to the formation of the closed loop L2 of the analog ground. For example, the ground wiring 572A includes a part that forms a closed loop of digital ground together with the digital ground wiring 350 (FIG. 3) of the image sensor 300 when viewed in the Y direction, and a part that does not contribute to the formation of any closed loop.

ここで、Y方向に見たときのアナロググラウンドの閉ループL2の面積、即ち図7の二点鎖線で囲まれた部分の面積をS2とする。グラウンド配線571Aは、配線板500AにおけるZ方向の中央C2よりも撮像素子300の側に配置されている。中央C2は、2つの主面501A,502A間の中央であり、図7中、一点鎖線で図示されている。グラウンド配線571Aの全体が配線板500AのZ方向の中央C2よりも撮像素子300の側に配置されているので、アナロググラウンドの閉ループL2の面積S2を小さくすることができる。閉ループL2に発生する誘導起電力は閉ループL2の面積S2に比例するため、面積S2を小さくすることで、閉ループL2に発生する誘導起電力を小さくすることができる。よって、アナロググラウンドの電位変動を小さくすることができ、これにより、撮像素子300の出力画像にパターンノイズが生じるのを防止することができる。即ち、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   Here, the area of the closed loop L2 of the analog ground when viewed in the Y direction, that is, the area of the portion surrounded by the two-dot chain line in FIG. 7 is defined as S2. The ground wiring 571A is disposed closer to the image sensor 300 than the center C2 of the wiring board 500A in the Z direction. The center C2 is a center between the two main surfaces 501A and 502A, and is shown by a dashed line in FIG. Since the entire ground wiring 571A is disposed closer to the image sensor 300 than the center C2 in the Z direction of the wiring board 500A, the area S2 of the closed loop L2 of the analog ground can be reduced. Since the induced electromotive force generated in the closed loop L2 is proportional to the area S2 of the closed loop L2, the induced electromotive force generated in the closed loop L2 can be reduced by reducing the area S2. Therefore, the fluctuation in the potential of the analog ground can be reduced, and thereby, it is possible to prevent the pattern noise from being generated in the output image of the image sensor 300. That is, disturbance of the image generated by the image sensor 300 can be suppressed, and the quality of the generated image is improved.

グラウンド配線571Aは、第1導体パターンである1つの導体パターン505Aを含む。導体パターン505Aは、導体層2Aに配置されている。また、グラウンド配線571Aは、グラウンド電極531と導体パターン505Aとを接続するヴィア導体513Aと、グラウンド電極531と導体パターン505Aとを接続するヴィア導体513Aと、を含む。グラウンド配線572Aは、互いに間隔をあけて配置された複数の第2導体パターンである複数の導体パターン506Aと、複数の第3ヴィア導体である複数のヴィア導体508Aとを有する。導体パターン506Aは、導体層3A〜5Aに配置されている。複数の導体パターン506Aは、複数のヴィア導体508Aで電気的に接続されている。 The ground wiring 571A includes one conductor pattern 505A that is the first conductor pattern. The conductor pattern 505A is arranged on the conductor layer 2A. Further, the ground line 571A includes a via conductor 513A 1 for connecting the ground electrode 531 1 and the conductor pattern 505A, the via conductors 513A 2 for connecting the ground electrode 531 2 and the conductor pattern 505A, the. The ground wiring 572A includes a plurality of conductor patterns 506A, which are a plurality of second conductor patterns, spaced apart from each other, and a plurality of via conductors 508A, which are a plurality of third via conductors. The conductor pattern 506A is arranged on the conductor layers 3A to 5A. The plurality of conductor patterns 506A are electrically connected by the plurality of via conductors 508A.

撮像素子300のアナログ回路のグラウンドとデジタル回路のグラウンドは、共通化するのが好ましく、配線板500Aにおいて、グラウンド配線571Aとグラウンド配線572Aとは電気的に接続されている。グラウンド配線571Aは、グラウンド配線572Aよりも撮像素子300の側に配置されている。アナロググラウンドの閉ループL2がグラウンド配線572Aにまで広がらないように、グラウンド配線571Aとグラウンド配線572Aとは1箇所に配置された第1ヴィア導体である1つのヴィア導体511Aのみで電気的に接続されている。つまり、アナロググラウンドとデジタルグラウンドとがヴィア導体511Aのみで接続されている。図7において、ヴィア導体511Aを、グラウンド配線571A,572Aとは異なるハッチングで示す。   It is preferable that the ground of the analog circuit and the ground of the digital circuit of the imaging element 300 be common, and the ground wiring 571A and the ground wiring 572A are electrically connected on the wiring board 500A. The ground wiring 571A is arranged closer to the image sensor 300 than the ground wiring 572A. The ground wiring 571A and the ground wiring 572A are electrically connected by only one via conductor 511A which is a first via conductor arranged at one place so that the closed loop L2 of the analog ground does not spread to the ground wiring 572A. I have. That is, the analog ground and the digital ground are connected only by the via conductor 511A. In FIG. 7, the via conductor 511A is indicated by hatching different from the ground wirings 571A and 572A.

グラウンド配線571Aは、撮像素子300のアナロググラウンド配線330に電気的に接続されており、グラウンド配線572Aは、撮像素子300のデジタルグラウンド配線350(図3)に電気的に接続されている。そして、グラウンド配線571Aとグラウンド配線572Aとは、1つのヴィア導体511Aのみで電気的に接続されている。グラウンド配線571Aとグラウンド配線572Aとが1つのヴィア導体511Aのみで電気的に接続されているので、アナロググラウンドの閉ループL2は、グラウンド配線572Aにまで広がらず、面積S2を小さくすることができる。これにより、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   The ground line 571A is electrically connected to the analog ground line 330 of the image sensor 300, and the ground line 572A is electrically connected to the digital ground line 350 (FIG. 3) of the image sensor 300. The ground wiring 571A and the ground wiring 572A are electrically connected by only one via conductor 511A. Since the ground wiring 571A and the ground wiring 572A are electrically connected only by one via conductor 511A, the closed loop L2 of the analog ground does not extend to the ground wiring 572A, and the area S2 can be reduced. Accordingly, it is possible to suppress the image generated by the image sensor 300 from being disturbed, and the quality of the generated image is improved.

第2実施形態では、ヴィア導体511Aは、導体層3Aの導体パターン506Aを貫通して配置され、導体層2Aの導体パターン505Aと、導体層4Aの導体パターン506Aとを電気的に接続している。   In the second embodiment, the via conductor 511A is arranged to penetrate the conductor pattern 506A of the conductor layer 3A, and electrically connects the conductor pattern 505A of the conductor layer 2A and the conductor pattern 506A of the conductor layer 4A. .

ヴィア導体511Aは、Z方向に見て、即ち平面視で、少なくとも導体層2Aの導体パターン505Aの中心及び端部、第2実施形態では導体層2Aの導体パターン505A及び導体層4Aの導体パターン506Aの中心及び端部を避けて配置されている。これにより、撮像素子300により生成される画像が乱れるのを効果的に抑制することができ、生成される画像の品質が更に向上する。   The via conductor 511A is at least the center and the end of the conductor pattern 505A of the conductor layer 2A when viewed in the Z direction, that is, in plan view, and in the second embodiment, the conductor pattern 505A of the conductor layer 2A and the conductor pattern 506A of the conductor layer 4A. Are arranged so as to avoid the center and the end. Thereby, it is possible to effectively suppress the image generated by the imaging element 300 from being disturbed, and the quality of the generated image is further improved.

[第3実施形態]
第3実施形態に係る撮像ユニットについて説明する。図8は、第3実施形態に係る撮像ユニット400Bの断面図である。図8には、図4に示すA−A線に対応する位置の撮像ユニット400Bの断面を側面視した模式図を図示している。なお、第3実施形態の撮像ユニット400Bにおいて、第1実施形態の撮像ユニット400と同じ構成要素については同一符号を付して説明を省略する。
[Third embodiment]
An imaging unit according to the third embodiment will be described. FIG. 8 is a cross-sectional view of an imaging unit 400B according to the third embodiment. FIG. 8 is a schematic diagram illustrating a side view of a cross section of the imaging unit 400B at a position corresponding to line AA illustrated in FIG. Note that, in the imaging unit 400B of the third embodiment, the same components as those of the imaging unit 400 of the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.

図8に示すように、撮像ユニット400Bは、撮像素子300、配線板500B、枠602、及びカバーガラス603を有する。配線板500Bは、第3実施形態ではプリント配線板である。配線板500Bは、導体部分と、絶縁体部分とを有している。導体部分は、導電性を有する金属材料、例えば銅又は金で構成されている。絶縁体部分は、電気絶縁性を有する絶縁材料、例えばエポキシ樹脂で構成されている。   As shown in FIG. 8, the imaging unit 400B includes an imaging element 300, a wiring board 500B, a frame 602, and a cover glass 603. The wiring board 500B is a printed wiring board in the third embodiment. Wiring board 500B has a conductor portion and an insulator portion. The conductor portion is made of a conductive metal material, for example, copper or gold. The insulator portion is made of an insulating material having electrical insulation properties, for example, an epoxy resin.

配線板500Bは、配線板500Bの厚み方向であるZ方向に互いに間隔をあけて配置された、複数、例えば8つの導体層1B〜8Bを含む積層基板である。導体層1B〜8Bのうち隣接する2つの導体層の間には、絶縁体層が配置されている。各導体層1B〜8Bには、導体パターンが配置されている。配線板500Bは、2つの主面501B,502Bを有する。撮像素子300は、配線板500Bにおいて、導体層1Bの側の主面501Bに実装されている。   The wiring board 500B is a laminated board including a plurality of, for example, eight conductor layers 1B to 8B arranged at intervals in the Z direction which is the thickness direction of the wiring board 500B. An insulator layer is arranged between two adjacent conductor layers among the conductor layers 1B to 8B. A conductor pattern is arranged on each of the conductor layers 1B to 8B. Wiring board 500B has two main surfaces 501B and 502B. The imaging element 300 is mounted on the main surface 501B of the wiring board 500B on the side of the conductor layer 1B.

複数の導体層1B〜8Bは、撮像素子300の側から導体層1B、導体層2B、導体層3B、導体層4B、導体層5B、導体層6B、導体層7B、導体層8Bの順に積層して配置されている。導体層1B,8Bは表層、即ち外層であり、導体層2B〜7Bは内層である。導体層8Bの側の主面502Bには、キャパシタなどの回路部品601が実装されている。なお、導体層の層数は8に限定するものではなく、2以上であればよい。ただし、配線の配置などを考慮すると、導体層の層数は3以上が好ましく、4以上がより好ましい。また、導体層1B,8B上に不図示のソルダーレジストが設けられていてもよい。   The plurality of conductor layers 1B to 8B are laminated in the order of the conductor layer 1B, the conductor layer 2B, the conductor layer 3B, the conductor layer 4B, the conductor layer 5B, the conductor layer 6B, the conductor layer 7B, and the conductor layer 8B from the imaging element 300 side. It is arranged. The conductor layers 1B and 8B are surface layers, that is, outer layers, and the conductor layers 2B to 7B are inner layers. A circuit component 601 such as a capacitor is mounted on the main surface 502B on the side of the conductor layer 8B. The number of conductor layers is not limited to eight, but may be two or more. However, considering the arrangement of the wiring, the number of conductor layers is preferably 3 or more, more preferably 4 or more. Further, a solder resist (not shown) may be provided on the conductor layers 1B and 8B.

撮像素子300は、主面501B上に配置され、ワイヤボンディングにより配線板500Bに接続されている。なお、撮像素子300は、配線板500Bにワイヤボンディングにより実装されるが、これに限定するものではなく、フリップチップボンディングにより配線板に実装されてもよい。この場合、撮像素子と配線板とは、複数のはんだボール等の複数の金属部材で接続される。   The image sensor 300 is arranged on the main surface 501B and connected to the wiring board 500B by wire bonding. The image sensor 300 is mounted on the wiring board 500B by wire bonding, but is not limited to this, and may be mounted on the wiring board by flip chip bonding. In this case, the image sensor and the wiring board are connected by a plurality of metal members such as a plurality of solder balls.

図3に示すように、撮像素子300は、アナログ回路370を有する。アナログ回路370は、画素アレイ310と、画素アレイ310に電気的に接続されたアナロググラウンド配線330と、を有する。また、撮像素子300は、デジタル回路380を有する。デジタル回路380は、デジタルグラウンド配線350を有する。図8に示すように、配線板500Bは、グラウンドとなるグラウンド配線部570Bを有する。グラウンド配線部570Bは、第1グラウンド配線であるグラウンド配線571Bと、第2グラウンド配線であるグラウンド配線572Bとを含む。   As shown in FIG. 3, the image sensor 300 has an analog circuit 370. The analog circuit 370 includes the pixel array 310 and an analog ground line 330 electrically connected to the pixel array 310. Further, the imaging element 300 includes a digital circuit 380. The digital circuit 380 has a digital ground wiring 350. As shown in FIG. 8, the wiring board 500B has a ground wiring portion 570B serving as a ground. The ground wiring section 570B includes a ground wiring 571B as a first ground wiring and a ground wiring 572B as a second ground wiring.

グラウンド配線571Bは、複数のグラウンド電極531と接続されている。複数のグラウンド電極531は、導体層1Bに配置されている。図8には、複数のグラウンド電極531のうち、X方向に離間して配置された一対のグラウンド電極531,531を図示している。アナロググラウンド配線330は、複数のアナロググラウンド電極331と接続されている。図8には、複数のアナロググラウンド電極331のうち、X方向に離間して配置された一対のアナロググラウンド電極331,331を図示している。複数のアナロググラウンド電極331と複数のグラウンド電極531とは、複数のワイヤ611で電気的に接続されている。複数のワイヤ611は、図4の複数のワイヤ610に含まれる。図8には、複数のワイヤ611のうち、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611と、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611とを図示している。 The ground wiring 571B is connected to a plurality of ground electrodes 531. The plurality of ground electrodes 531 are arranged on the conductor layer 1B. 8, among the plurality of ground electrodes 531, are shown in the X direction to be spaced a pair of ground electrodes 531 1, 531 2. The analog ground wiring 330 is connected to the plurality of analog ground electrodes 331. FIG. 8 illustrates a pair of analog ground electrodes 331 1 and 331 2 that are spaced apart in the X direction among the plurality of analog ground electrodes 331. The plurality of analog ground electrodes 331 and the plurality of ground electrodes 531 are electrically connected by a plurality of wires 611. The plurality of wires 611 are included in the plurality of wires 610 of FIG. 8, among the plurality of wires 611, electrically connected to the wire 611 1 to electrically connect the analog ground electrode 331 1 and the ground electrode 531 1 and an analog ground electrode 331 2 and the ground electrode 531 2 It illustrates a wire 611 2.

撮像ユニット400Bを側面視したとき、即ち撮像ユニット400BをY方向に見たとき、撮像ユニット400Bには、撮像素子300と配線板500Bとに跨った、アナロググラウンドの閉ループL3が形成される。図8には、閉ループL3を二点鎖線で示す。   When the imaging unit 400B is viewed from the side, that is, when the imaging unit 400B is viewed in the Y direction, a closed loop L3 of an analog ground is formed in the imaging unit 400B, straddling the imaging element 300 and the wiring board 500B. FIG. 8 shows the closed loop L3 by a two-dot chain line.

閉ループL3は、主に撮像素子300のアナロググラウンド配線330、及び配線板500Bのグラウンド配線571Bを含んでいる。詳細に説明すると、閉ループL3は、アナロググラウンド配線330、一対のアナロググラウンド電極331,331、一対のワイヤ611,611、一対のグラウンド電極531,531、及びグラウンド配線571Bを含んでいる。 The closed loop L3 mainly includes the analog ground wiring 330 of the image sensor 300 and the ground wiring 571B of the wiring board 500B. More specifically, the closed loop L3 includes an analog ground wire 330, a pair of analog ground electrodes 331 1 and 331 2 , a pair of wires 611 1 and 611 2 , a pair of ground electrodes 531 1 and 531 2 , and a ground wire 571B. In.

グラウンド配線572Bは、Y方向に見て、グラウンド配線571B以外の部分、即ちアナロググラウンドの閉ループL3の形成に寄与しない部分である。例えば、グラウンド配線572Bは、Y方向に見て、撮像素子300のデジタルグラウンド配線350(図3)と共にデジタルグラウンドの閉ループを形成する部分と、いずれの閉ループの形成にも寄与しない部分とを含む。   The ground wiring 572B is a part other than the ground wiring 571B when viewed in the Y direction, that is, a part that does not contribute to the formation of the closed loop L3 of the analog ground. For example, the ground wiring 572B includes a part that forms a closed loop of digital ground together with the digital ground wiring 350 (FIG. 3) of the image sensor 300 when viewed in the Y direction, and a part that does not contribute to the formation of any closed loop.

ここで、Y方向に見たときのアナロググラウンドの閉ループL3の面積、即ち図8の二点鎖線で囲まれた部分の面積をS3とする。グラウンド配線571Bは、配線板500BにおけるZ方向の中央C3よりも撮像素子300の側に配置されている。中央C3は、2つの主面501B,502B間の中央であり、図8中、一点鎖線で図示されている。グラウンド配線571Bの全体が配線板500BのZ方向の中央C3よりも撮像素子300の側に配置されているので、アナロググラウンドの閉ループL3の面積S3を小さくすることができる。閉ループL3に発生する誘導起電力は閉ループL3の面積S3に比例するため、面積S3を小さくすることで、閉ループL3に発生する誘導起電力を小さくすることができる。よって、アナロググラウンドの電位変動を小さくすることができ、これにより、撮像素子300の出力画像にパターンノイズが生じるのを防止することができる。即ち、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   Here, the area of the closed loop L3 of the analog ground when viewed in the Y direction, that is, the area of the portion surrounded by the two-dot chain line in FIG. 8 is defined as S3. The ground wiring 571B is arranged closer to the image sensor 300 than the center C3 in the Z direction of the wiring board 500B. The center C3 is the center between the two main surfaces 501B and 502B, and is shown by a dashed line in FIG. Since the entire ground wiring 571B is disposed closer to the image sensor 300 than the center C3 in the Z direction of the wiring board 500B, the area S3 of the closed loop L3 of the analog ground can be reduced. Since the induced electromotive force generated in the closed loop L3 is proportional to the area S3 of the closed loop L3, the induced electromotive force generated in the closed loop L3 can be reduced by reducing the area S3. Therefore, the fluctuation in the potential of the analog ground can be reduced, and thereby, it is possible to prevent the pattern noise from being generated in the output image of the image sensor 300. That is, disturbance of the image generated by the image sensor 300 can be suppressed, and the quality of the generated image is improved.

グラウンド配線571Bは、第1導体パターンである1つの導体パターン505Bのみで構成されている。導体パターン505Bは、配線板500Bにおいて撮像素子300が実装される側の表層である導体層1Bに配置されている。グラウンド電極531は、導体パターン505Bと一体に形成されている。導体パターン505Bが導体層1Bに配置されているので、閉ループL3の面積S3を極力小さくすることができ、撮像素子300により生成される画像が乱れるのを効果的に抑制することができ、生成される画像の品質が更に向上する。   The ground wiring 571B includes only one conductor pattern 505B that is the first conductor pattern. The conductor pattern 505B is arranged on the conductor layer 1B, which is the surface layer on the side on which the imaging element 300 is mounted on the wiring board 500B. The ground electrode 531 is formed integrally with the conductor pattern 505B. Since the conductor pattern 505B is arranged on the conductor layer 1B, the area S3 of the closed loop L3 can be minimized, and the image generated by the image sensor 300 can be effectively suppressed from being disturbed. Image quality is further improved.

グラウンド配線572Bは、互いに間隔をあけて配置された複数の第2導体パターンである複数の導体パターン506Bと、複数の第3ヴィア導体である複数のヴィア導体508Bとを有する。導体パターン506Bは、導体層1B〜8Bに配置されている。複数の導体パターン506Bは、複数のヴィア導体508Bで電気的に接続されている。導体層1Bの導体パターン506Bは、閉ループL3に含まれない位置、即ち導体パターン505Bと接触しない位置に配置されている。つまり、導体層1Bにおいて、導体パターン505Bと導体パターン506Bとは離間して配置されている。なお、導体層1Bの導体パターン506Bは、図3に示すデジタルグラウンド電極351とワイヤボンディングにより接続される、不図示のグラウンド電極と一体に形成されていてもよい。   The ground wiring 572B includes a plurality of conductor patterns 506B, which are a plurality of second conductor patterns, and a plurality of via conductors 508B, which are a plurality of third via conductors. The conductor pattern 506B is arranged on the conductor layers 1B to 8B. The plurality of conductor patterns 506B are electrically connected by the plurality of via conductors 508B. The conductor pattern 506B of the conductor layer 1B is arranged at a position not included in the closed loop L3, that is, at a position not in contact with the conductor pattern 505B. That is, in the conductor layer 1B, the conductor pattern 505B and the conductor pattern 506B are arranged apart from each other. The conductor pattern 506B of the conductor layer 1B may be formed integrally with a ground electrode (not shown) connected to the digital ground electrode 351 shown in FIG. 3 by wire bonding.

撮像素子300のアナログ回路のグラウンドとデジタル回路のグラウンドは、共通化するのが好ましく、配線板500Bにおいて、グラウンド配線571Bとグラウンド配線572Bとは電気的に接続されている。アナロググラウンドの閉ループがグラウンド配線572Bにまで広がらないように、グラウンド配線571Bとグラウンド配線572Bとは、1箇所に配置された第1ヴィア導体である1つのヴィア導体511Bのみで電気的に接続されている。つまり、アナロググラウンドとデジタルグラウンドとがヴィア導体511Bのみで接続されている。図8において、ヴィア導体511Bを、グラウンド配線571B,572Bとは異なるハッチングで示す。   It is preferable that the ground of the analog circuit and the ground of the digital circuit of the imaging element 300 be common, and the ground wiring 571B and the ground wiring 572B are electrically connected on the wiring board 500B. The ground wiring 571B and the ground wiring 572B are electrically connected to each other by only one via conductor 511B, which is a first via conductor arranged at one place, so that the closed loop of the analog ground does not extend to the ground wiring 572B. I have. That is, the analog ground and the digital ground are connected only by the via conductor 511B. In FIG. 8, the via conductor 511B is indicated by hatching different from the ground wirings 571B and 572B.

グラウンド配線571Bは、撮像素子300のアナロググラウンド配線330に電気的に接続されており、グラウンド配線572Bは、撮像素子300のデジタルグラウンド配線350(図3)に電気的に接続されている。そして、グラウンド配線571Bとグラウンド配線572Bとは、1つのヴィア導体511Bのみで電気的に接続されている。グラウンド配線571Bとグラウンド配線572Bとが1つのヴィア導体511Bのみで電気的に接続されているので、アナロググラウンドの閉ループL3は、グラウンド配線572Bにまで広がらず、面積S3を小さくすることができる。これにより、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   The ground line 571B is electrically connected to the analog ground line 330 of the image sensor 300, and the ground line 572B is electrically connected to the digital ground line 350 (FIG. 3) of the image sensor 300. The ground wiring 571B and the ground wiring 572B are electrically connected by only one via conductor 511B. Since the ground wiring 571B and the ground wiring 572B are electrically connected by only one via conductor 511B, the closed loop L3 of the analog ground does not extend to the ground wiring 572B, and the area S3 can be reduced. Accordingly, it is possible to suppress the image generated by the image sensor 300 from being disturbed, and the quality of the generated image is improved.

第3実施形態では、ヴィア導体511Bは、導体層2Bの導体パターン506Bを貫通して配置され、導体層1Bの導体パターン505Bと、導体層3Bの導体パターン506Bとを電気的に接続している。   In the third embodiment, the via conductor 511B is arranged to penetrate the conductor pattern 506B of the conductor layer 2B, and electrically connects the conductor pattern 505B of the conductor layer 1B and the conductor pattern 506B of the conductor layer 3B. .

ヴィア導体511Bは、Z方向に見て、少なくとも導体層1Bの導体パターン505Bの中心及び端部、第3実施形態では導体層1Bの導体パターン505B及び導体層3Bの導体パターン506Bの中心及び端部を避けて配置されている。これにより、撮像素子300により生成される画像が乱れるのを効果的に抑制することができ、生成される画像の品質が更に向上する。   The via conductor 511B is at least the center and the end of the conductor pattern 505B of the conductor layer 1B when viewed in the Z direction, and in the third embodiment, the center and the end of the conductor pattern 505B of the conductor layer 1B and the conductor pattern 506B of the conductor layer 3B. It is arranged to avoid. Thereby, it is possible to effectively suppress the image generated by the imaging element 300 from being disturbed, and the quality of the generated image is further improved.

[第4実施形態]
第4実施形態に係る撮像ユニットについて説明する。図9は、第4実施形態に係る撮像ユニット400Cの断面図である。図9には、図4に示すA−A線に対応する位置の撮像ユニット400Cの断面を側面視した模式図を図示している。なお、第4実施形態の撮像ユニット400Cにおいて、第1実施形態の撮像ユニット400と同じ構成要素については同一符号を付して説明を省略する。
[Fourth embodiment]
An imaging unit according to the fourth embodiment will be described. FIG. 9 is a sectional view of an imaging unit 400C according to the fourth embodiment. FIG. 9 is a schematic diagram showing a side view of a cross section of the imaging unit 400C at a position corresponding to line AA shown in FIG. Note that, in the imaging unit 400C of the fourth embodiment, the same components as those of the imaging unit 400 of the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.

図9に示すように、撮像ユニット400Cは、撮像素子300、配線板500C、枠602、及びカバーガラス603を有する。配線板500Cは、第4実施形態ではプリント配線板である。配線板500Cは、導体部分と、絶縁体部分とを有している。導体部分は、導電性を有する金属材料、例えば銅又は金で構成されている。絶縁体部分は、電気絶縁性を有する絶縁材料、例えばエポキシ樹脂で構成されている。   As illustrated in FIG. 9, the imaging unit 400C includes an imaging element 300, a wiring board 500C, a frame 602, and a cover glass 603. The wiring board 500C is a printed wiring board in the fourth embodiment. Wiring board 500C has a conductor portion and an insulator portion. The conductor portion is made of a conductive metal material, for example, copper or gold. The insulator portion is made of an insulating material having electrical insulation properties, for example, an epoxy resin.

配線板500Cは、配線板500Cの厚み方向であるZ方向に互いに間隔をあけて配置された、複数、例えば8つの導体層1C〜8Cを含む積層基板である。導体層1C〜8Cのうち隣接する2つの導体層の間には、絶縁体層が配置されている。各導体層1C〜8Cには、導体パターンが配置されている。配線板500Cは、2つの主面501C,502Cを有する。撮像素子300は、配線板500Cにおいて、導体層1Cの側の主面501Cに実装されている。   The wiring board 500C is a laminated substrate including a plurality of, for example, eight conductor layers 1C to 8C arranged at intervals in the Z direction which is the thickness direction of the wiring board 500C. An insulator layer is arranged between two adjacent conductor layers among the conductor layers 1C to 8C. A conductor pattern is arranged on each of the conductor layers 1C to 8C. Wiring board 500C has two main surfaces 501C and 502C. The imaging element 300 is mounted on the main surface 501C of the wiring board 500C on the side of the conductor layer 1C.

複数の導体層1C〜8Cは、撮像素子300の側から導体層1C、導体層2C、導体層3C、導体層4C、導体層5C、導体層6C、導体層7C、導体層8Cの順に積層して配置されている。導体層1C,8Cは表層、即ち外層であり、導体層2C〜7Cは内層である。導体層8Cの側の主面502Cには、キャパシタなどの回路部品601が実装されている。なお、導体層の層数は8に限定するものではなく、2以上であればよい。ただし、配線の配置などを考慮すると、導体層の層数は3以上が好ましく、4以上がより好ましい。また、導体層1C,8C上に不図示のソルダーレジストが設けられていてもよい。   The plurality of conductor layers 1C to 8C are laminated in the order of the conductor layer 1C, the conductor layer 2C, the conductor layer 3C, the conductor layer 4C, the conductor layer 5C, the conductor layer 6C, the conductor layer 7C, and the conductor layer 8C from the imaging element 300 side. It is arranged. The conductor layers 1C and 8C are surface layers, that is, outer layers, and the conductor layers 2C to 7C are inner layers. A circuit component 601 such as a capacitor is mounted on the main surface 502C on the side of the conductor layer 8C. The number of conductor layers is not limited to eight, but may be two or more. However, considering the arrangement of the wiring, the number of conductor layers is preferably 3 or more, more preferably 4 or more. Further, a solder resist (not shown) may be provided on the conductor layers 1C and 8C.

撮像素子300は、主面501C上に配置され、ワイヤボンディングにより配線板500Cに接続されている。なお、撮像素子300は、配線板500Cにワイヤボンディングにより実装されるが、これに限定するものではなく、フリップチップボンディングにより配線板に実装されてもよい。この場合、撮像素子と配線板とは、複数のはんだボール等の複数の金属部材で接続される。   The image sensor 300 is arranged on the main surface 501C and is connected to the wiring board 500C by wire bonding. The image sensor 300 is mounted on the wiring board 500C by wire bonding, but is not limited to this, and may be mounted on the wiring board by flip chip bonding. In this case, the image sensor and the wiring board are connected by a plurality of metal members such as a plurality of solder balls.

図3に示すように、撮像素子300は、アナログ回路370を有する。アナログ回路370は、画素アレイ310と、画素アレイ310に電気的に接続されたアナロググラウンド配線330と、を有する。また、撮像素子300は、デジタル回路380を有する。デジタル回路380は、デジタルグラウンド配線350を有する。図9に示すように、配線板500Cは、グラウンドとなるグラウンド配線部570Cを有する。グラウンド配線部570Cは、第1グラウンド配線であるグラウンド配線571Cと、第2グラウンド配線であるグラウンド配線572Cとを含む。   As shown in FIG. 3, the image sensor 300 has an analog circuit 370. The analog circuit 370 includes the pixel array 310 and an analog ground line 330 electrically connected to the pixel array 310. Further, the imaging element 300 includes a digital circuit 380. The digital circuit 380 has a digital ground wiring 350. As shown in FIG. 9, the wiring board 500C has a ground wiring portion 570C serving as a ground. The ground wiring section 570C includes a ground wiring 571C that is a first ground wiring and a ground wiring 572C that is a second ground wiring.

グラウンド配線571Cは、複数のグラウンド電極531と接続されている。複数のグラウンド電極531は、導体層1Cに配置されている。図9には、複数のグラウンド電極531のうち、X方向に離間して配置された一対のグラウンド電極531,531を図示している。アナロググラウンド配線330は、複数のアナロググラウンド電極331と接続されている。図9には、複数のアナロググラウンド電極331のうち、X方向に離間して配置された一対のアナロググラウンド電極331,331を図示している。複数のアナロググラウンド電極331と複数のグラウンド電極531とは、複数のワイヤ611で電気的に接続されている。複数のワイヤ611は、図4の複数のワイヤ610に含まれる。図9には、複数のワイヤ611のうち、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611と、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611とを図示している。 The ground wiring 571C is connected to the plurality of ground electrodes 531. The plurality of ground electrodes 531 are arranged on the conductor layer 1C. 9, among the plurality of ground electrodes 531, are shown in the X direction to be spaced a pair of ground electrodes 531 1, 531 2. The analog ground wiring 330 is connected to the plurality of analog ground electrodes 331. FIG. 9 illustrates a pair of analog ground electrodes 331 1 and 331 2 that are spaced apart in the X direction among the plurality of analog ground electrodes 331. The plurality of analog ground electrodes 331 and the plurality of ground electrodes 531 are electrically connected by a plurality of wires 611. The plurality of wires 611 are included in the plurality of wires 610 of FIG. 9 shows, among the plurality of wires 611, electrically connected to the wire 611 1 to electrically connect the analog ground electrode 331 1 and the ground electrode 531 1 and an analog ground electrode 331 2 and the ground electrode 531 2 It illustrates a wire 611 2.

撮像ユニット400Cを側面視したとき、即ち撮像ユニット400CをY方向に見たとき、撮像ユニット400Cには、撮像素子300と配線板500Cとに跨った、アナロググラウンドの閉ループL4が形成される。図9には、閉ループL4を二点鎖線で示す。   When the imaging unit 400C is viewed from the side, that is, when the imaging unit 400C is viewed in the Y direction, a closed loop L4 of an analog ground is formed in the imaging unit 400C, straddling the imaging element 300 and the wiring board 500C. FIG. 9 shows the closed loop L4 by a two-dot chain line.

閉ループL4は、主に撮像素子300のアナロググラウンド配線330、及び配線板500Cのグラウンド配線571Cを含んでいる。詳細に説明すると、閉ループL4は、アナロググラウンド配線330、一対のアナロググラウンド電極331,331、一対のワイヤ611,611、及び一対のグラウンド電極531,531、及びグラウンド配線571Cを含んでいる。 The closed loop L4 mainly includes the analog ground wiring 330 of the image sensor 300 and the ground wiring 571C of the wiring board 500C. More specifically, the closed loop L4 connects the analog ground line 330, the pair of analog ground electrodes 331 1 and 331 2 , the pair of wires 611 1 and 611 2 , the pair of ground electrodes 531 1 and 531 2 , and the ground line 571C. Contains.

グラウンド配線572Cは、Y方向に見て、グラウンド配線571C以外の部分、即ちアナロググラウンドの閉ループL4の形成に寄与しない部分である。例えば、グラウンド配線572Cは、Y方向に見て、撮像素子300のデジタルグラウンド配線350(図3)と共にデジタルグラウンドの閉ループを形成する部分と、いずれの閉ループの形成にも寄与しない部分とを含む。   The ground wiring 572C is a part other than the ground wiring 571C when viewed in the Y direction, that is, a part that does not contribute to the formation of the closed loop L4 of the analog ground. For example, the ground wiring 572C includes a part that forms a closed loop of digital ground together with the digital ground wiring 350 (FIG. 3) of the image sensor 300 when viewed in the Y direction, and a part that does not contribute to the formation of any closed loop.

Y方向に見たときのアナロググラウンドの閉ループL4の面積、即ち図9の二点鎖線で囲まれた部分の面積をS4とする。グラウンド配線571Cは、配線板500CにおけるZ方向の中央C4よりも撮像素子300の側に配置されている。中央C4は、2つの主面501C,502C間の中央であり、図9中、一点鎖線で図示されている。グラウンド配線571Cの全体が配線板500CのZ方向の中央C4よりも撮像素子300の側に配置されているので、アナロググラウンドの閉ループL4の面積S4を小さくすることができる。閉ループL4に発生する誘導起電力は閉ループL4の面積S4に比例するため、面積S4を小さくすることで、閉ループL4に発生する誘導起電力を小さくすることができる。よって、アナロググラウンドの電位変動を小さくすることができ、これにより、撮像素子300の出力画像にパターンノイズが生じるのを防止することができる。即ち、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   The area of the closed loop L4 of the analog ground when viewed in the Y direction, that is, the area of the portion surrounded by the two-dot chain line in FIG. 9 is defined as S4. The ground wiring 571C is disposed closer to the image sensor 300 than the center C4 of the wiring board 500C in the Z direction. The center C4 is the center between the two main surfaces 501C and 502C, and is shown by a dashed line in FIG. Since the entire ground wiring 571C is disposed closer to the image sensor 300 than the center C4 of the wiring board 500C in the Z direction, the area S4 of the closed loop L4 of the analog ground can be reduced. Since the induced electromotive force generated in the closed loop L4 is proportional to the area S4 of the closed loop L4, the induced electromotive force generated in the closed loop L4 can be reduced by reducing the area S4. Therefore, the fluctuation in the potential of the analog ground can be reduced, and thereby, it is possible to prevent the pattern noise from being generated in the output image of the image sensor 300. That is, disturbance of the image generated by the image sensor 300 can be suppressed, and the quality of the generated image is improved.

第4実施形態では、グラウンド配線571Cは、互いに間隔をあけて配置された複数の第1導体パターンである複数の導体パターン505Cと、これら複数の導体パターン505Cを接続する複数の第2ヴィア導体である複数のヴィア導体513Cとを含む。図9には、複数の導体パターン505Cとして、3つの導体パターン505Cを図示している。複数の導体パターン505Cのうち、少なくとも1つは、配線板500Cにおいて撮像素子300が実装される側の表層である導体層1Cに配置されている。グラウンド電極531は、導体層1Cの導体パターン505Cと一体に形成されている。残りの2つの導体パターン505Cは、導体層2C,3Cに配置されている。複数の導体パターン505Cが複数のヴィア導体513Cにより接続されているので、kHz帯域の周波数、即ち1[kHz]以上かつ1[MHz]未満の周波数において、誘導電流は複数の導体パターン505Cの全体に流れる。これにより、アナロググラウンドのグラウンド電位の変動が効果的に抑制され、パターンノイズが発生する、即ち撮像素子300により生成される画像が乱れるのを、効果的に抑制することができ、生成される画像の品質が更に向上する。   In the fourth embodiment, the ground wiring 571C is composed of a plurality of conductor patterns 505C, which are a plurality of first conductor patterns arranged at intervals, and a plurality of second via conductors connecting the plurality of conductor patterns 505C. And a plurality of via conductors 513C. FIG. 9 illustrates three conductor patterns 505C as the plurality of conductor patterns 505C. At least one of the plurality of conductor patterns 505C is disposed on the conductor layer 1C, which is the surface layer on the side on which the imaging element 300 is mounted on the wiring board 500C. The ground electrode 531 is formed integrally with the conductor pattern 505C of the conductor layer 1C. The remaining two conductor patterns 505C are arranged on the conductor layers 2C and 3C. Since the plurality of conductor patterns 505C are connected by the plurality of via conductors 513C, at a frequency in the kHz band, that is, at a frequency of 1 [kHz] or more and less than 1 [MHz], the induced current is applied to the entirety of the plurality of conductor patterns 505C. Flows. Thereby, the fluctuation of the ground potential of the analog ground can be effectively suppressed, and the occurrence of pattern noise, that is, the disturbance of the image generated by the image sensor 300 can be effectively suppressed, and the generated image can be effectively controlled. Quality is further improved.

図9に示すように、閉ループL4は、アナロググラウンドの閉ループのうち最大の閉ループである。したがって、Y方向に見て、閉ループL4は、グラウンド配線571Cのうち、導体層1Cの導体パターン505Cの一部と、導体層3Cの導体パターン505Cの一部とを含む。また、Y方向に見て、閉ループL4は、導体層1Cの導体パターン505Cと導体層3Cの導体パターン505Cとを接続する複数のヴィア導体513Cのうち、最も離間した2つのヴィア導体513C,513Cを含む。 As shown in FIG. 9, the closed loop L4 is the largest closed loop among analog ground closed loops. Therefore, when viewed in the Y direction, the closed loop L4 includes a part of the conductor pattern 505C of the conductor layer 1C and a part of the conductor pattern 505C of the conductor layer 3C in the ground wiring 571C. When viewed in the Y direction, the closed loop L4 is formed by two via conductors 513C 1 , 513C that are the most separated among the plurality of via conductors 513C that connect the conductor pattern 505C of the conductor layer 1C and the conductor pattern 505C of the conductor layer 3C. 2 inclusive.

グラウンド配線572Cは、互いに間隔をあけて配置された複数の第2導体パターンである複数の導体パターン506Cと、複数の第3ヴィア導体である複数のヴィア導体508Cとを有する。導体パターン506Cは、導体層4C〜8Cに配置されている。複数の導体パターン506Cは、複数のヴィア導体508Cで電気的に接続されている。   The ground wiring 572C has a plurality of conductor patterns 506C, which are a plurality of second conductor patterns, spaced apart from each other, and a plurality of via conductors 508C, which are a plurality of third via conductors. The conductor pattern 506C is arranged on the conductor layers 4C to 8C. The plurality of conductor patterns 506C are electrically connected by the plurality of via conductors 508C.

撮像素子300のアナログ回路のグラウンドとデジタル回路のグラウンドは、共通化するのが好ましく、配線板500Cにおいて、グラウンド配線571Cとグラウンド配線572Cとは電気的に接続されている。グラウンド配線571Cは、グラウンド配線572Cよりも撮像素子300の側に配置されている。アナロググラウンドの閉ループがグラウンド配線572Cにまで広がらないように、グラウンド配線571Cとグラウンド配線572Cとは、1箇所に配置された第1ヴィア導体である1つのヴィア導体511Cのみで電気的に接続されている。つまり、アナロググラウンドとデジタルグラウンドとがヴィア導体511Cのみで接続されている。図9において、ヴィア導体511Cを、グラウンド配線571C,572Cとは異なるハッチングで示す。   It is preferable that the ground of the analog circuit and the ground of the digital circuit of the imaging element 300 be shared, and the ground wiring 571C and the ground wiring 572C are electrically connected on the wiring board 500C. The ground wiring 571C is disposed closer to the image sensor 300 than the ground wiring 572C. The ground wiring 571C and the ground wiring 572C are electrically connected by only one via conductor 511C that is a first via conductor arranged at one place so that the closed loop of the analog ground does not spread to the ground wiring 572C. I have. That is, the analog ground and the digital ground are connected only by the via conductor 511C. In FIG. 9, the via conductor 511C is indicated by hatching different from the ground wirings 571C and 572C.

グラウンド配線571Cは、撮像素子300のアナロググラウンド配線330に電気的に接続されており、グラウンド配線572Cは、撮像素子300のデジタルグラウンド配線350(図3)に電気的に接続されている。そして、グラウンド配線571Cとグラウンド配線572Cとは、1つのヴィア導体511Cのみで電気的に接続されている。グラウンド配線571Cとグラウンド配線572Cとが1つのヴィア導体511Cのみで電気的に接続されているので、アナロググラウンドの閉ループL4は、グラウンド配線572Cにまで広がらず、面積S4を小さくすることができる。これにより、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   The ground line 571C is electrically connected to the analog ground line 330 of the image sensor 300, and the ground line 572C is electrically connected to the digital ground line 350 (FIG. 3) of the image sensor 300. The ground wiring 571C and the ground wiring 572C are electrically connected by only one via conductor 511C. Since the ground wiring 571C and the ground wiring 572C are electrically connected only by one via conductor 511C, the closed loop L4 of the analog ground does not extend to the ground wiring 572C, and the area S4 can be reduced. Accordingly, it is possible to suppress the image generated by the image sensor 300 from being disturbed, and the quality of the generated image is improved.

第4実施形態では、ヴィア導体511Cは、導体層4Cの導体パターン506Cを貫通して配置され、導体層3Cの導体パターン505Cと、導体層5Cの導体パターン506Cとを電気的に接続している。   In the fourth embodiment, the via conductor 511C is disposed to penetrate the conductor pattern 506C of the conductor layer 4C, and electrically connects the conductor pattern 505C of the conductor layer 3C and the conductor pattern 506C of the conductor layer 5C. .

ヴィア導体511Cは、Z方向に見て、少なくとも導体層3Cの導体パターン505Cの中心及び端部、第4実施形態では導体層3Cの導体パターン505C及び導体層5Cの導体パターン506Cの中心及び端部を避けて配置されている。これにより、撮像素子300により生成される画像が乱れるのを効果的に抑制することができ、生成される画像の品質が更に向上する。   The via conductor 511C is at least the center and the end of the conductor pattern 505C of the conductor layer 3C when viewed in the Z direction, and in the fourth embodiment, the center and the end of the conductor pattern 505C of the conductor layer 3C and the conductor pattern 506C of the conductor layer 5C. It is arranged to avoid. Thereby, it is possible to effectively suppress the image generated by the imaging element 300 from being disturbed, and the quality of the generated image is further improved.

[第5実施形態]
第5実施形態に係る撮像ユニットについて説明する。第1〜第4実施形態では、第1グラウンド配線と第2グラウンド配線とを1つの第1ヴィア導体のみで接続する場合について説明した。第5実施形態では、第1グラウンド配線と第2グラウンド配線とを複数の第1ヴィア導体のみで接続する場合について説明する。図10は、第5実施形態に係る撮像ユニット400Dの断面図である。図11(a)は、第5実施形態に係る配線板の第2導体層の平面図である。図11(b)は、撮像素子300を平面視した模式図である。図10には、図11(a)に示すA−A線に沿う撮像ユニット400Dの断面を側面視した模式図を図示している。なお、第5実施形態の撮像ユニット400Dにおいて、第1実施形態の撮像ユニット400と同じ構成要素については同一符号を付して説明を省略する。
[Fifth Embodiment]
An imaging unit according to the fifth embodiment will be described. In the first to fourth embodiments, the case where the first ground wiring and the second ground wiring are connected by only one first via conductor has been described. In the fifth embodiment, a case where the first ground wiring and the second ground wiring are connected by only a plurality of first via conductors will be described. FIG. 10 is a sectional view of an imaging unit 400D according to the fifth embodiment. FIG. 11A is a plan view of a second conductor layer of the wiring board according to the fifth embodiment. FIG. 11B is a schematic view of the image sensor 300 as viewed in plan. FIG. 10 is a schematic view of a cross section of the imaging unit 400D taken along the line AA shown in FIG. Note that, in the imaging unit 400D of the fifth embodiment, the same components as those of the imaging unit 400 of the first embodiment are given the same reference numerals, and description thereof will be omitted.

図10に示すように、撮像ユニット400Dは、撮像素子300、配線板500D、枠602、及びカバーガラス603を有する。配線板500Dは、第5実施形態ではプリント配線板である。配線板500Dは、導体部分と、絶縁体部分とを有している。導体部分は、導電性を有する金属材料、例えば銅又は金で構成されている。絶縁体部分は、電気絶縁性を有する絶縁材料、例えばエポキシ樹脂で構成されている。   As illustrated in FIG. 10, the imaging unit 400D includes an imaging element 300, a wiring board 500D, a frame 602, and a cover glass 603. The wiring board 500D is a printed wiring board in the fifth embodiment. Wiring board 500D has a conductor portion and an insulator portion. The conductor portion is made of a conductive metal material, for example, copper or gold. The insulator portion is made of an insulating material having electrical insulation properties, for example, an epoxy resin.

配線板500Dは、配線板500Dの厚み方向であるZ方向に互いに間隔をあけて配置された、複数、例えば8つの導体層1D〜8Dを含む積層基板である。導体層1D〜8Dのうち隣接する2つの導体層の間には、絶縁体層が配置されている。各導体層1D〜8Dには、導体パターンが配置されている。配線板500Dは、2つの主面501D,502Dを有する。撮像素子300は、配線板500Dにおいて、導体層1Dの側の主面501Dに実装されている。   The wiring board 500D is a laminated substrate including a plurality of, for example, eight conductor layers 1D to 8D arranged at intervals in the Z direction which is the thickness direction of the wiring board 500D. An insulator layer is arranged between two adjacent conductor layers among the conductor layers 1D to 8D. A conductor pattern is arranged on each of the conductor layers 1D to 8D. Wiring board 500D has two main surfaces 501D and 502D. The imaging element 300 is mounted on the main surface 501D of the wiring board 500D on the side of the conductor layer 1D.

複数の導体層1D〜8Dは、撮像素子300の側から導体層1D、導体層2D、導体層3D、導体層4D、導体層5D、導体層6D、導体層7D、導体層8Dの順に積層して配置されている。導体層1D,8Dは表層、即ち外層であり、導体層2D〜7Dは内層である。導体層8Dの側の主面502Dには、キャパシタなどの回路部品601が実装されている。なお、導体層の層数は8に限定するものではなく、2以上であればよい。ただし、配線の配置などを考慮すると、導体層の層数は3以上が好ましく、4以上がより好ましい。また、導体層1D,8D上に不図示のソルダーレジストが設けられていてもよい。   The plurality of conductor layers 1D to 8D are stacked in the order of the conductor layer 1D, the conductor layer 2D, the conductor layer 3D, the conductor layer 4D, the conductor layer 5D, the conductor layer 6D, the conductor layer 7D, and the conductor layer 8D from the imaging element 300 side. It is arranged. The conductor layers 1D and 8D are surface layers, that is, outer layers, and the conductor layers 2D to 7D are inner layers. A circuit component 601 such as a capacitor is mounted on the main surface 502D on the conductor layer 8D side. The number of conductor layers is not limited to eight, but may be two or more. However, considering the arrangement of the wiring, the number of conductor layers is preferably 3 or more, more preferably 4 or more. Further, a solder resist (not shown) may be provided on the conductor layers 1D and 8D.

撮像素子300は、主面501D上に配置され、ワイヤボンディングにより配線板500Dに接続されている。なお、撮像素子300は、配線板500Dにワイヤボンディングにより実装されるが、これに限定するものではなく、フリップチップボンディングにより配線板に実装されてもよい。この場合、撮像素子と配線板とは、複数のはんだボール等の複数の金属部材で接続される。   The image sensor 300 is arranged on the main surface 501D and is connected to the wiring board 500D by wire bonding. In addition, the imaging element 300 is mounted on the wiring board 500D by wire bonding, but is not limited to this, and may be mounted on the wiring board by flip chip bonding. In this case, the image sensor and the wiring board are connected by a plurality of metal members such as a plurality of solder balls.

図3に示すように、撮像素子300は、アナログ回路370を有する。アナログ回路370は、画素アレイ310と、画素アレイ310に電気的に接続されたアナロググラウンド配線330と、を有する。また、撮像素子300は、デジタル回路380を有する。デジタル回路380は、デジタルグラウンド配線350を有する。図10に示すように、配線板500Dは、グラウンドとなるグラウンド配線部570Dを有する。グラウンド配線部570Dは、第1グラウンド配線であるグラウンド配線571Dと、第2グラウンド配線であるグラウンド配線572Dとを含む。   As shown in FIG. 3, the image sensor 300 has an analog circuit 370. The analog circuit 370 includes the pixel array 310 and an analog ground line 330 electrically connected to the pixel array 310. Further, the imaging element 300 includes a digital circuit 380. The digital circuit 380 has a digital ground wiring 350. As shown in FIG. 10, the wiring board 500D has a ground wiring part 570D serving as a ground. The ground wiring section 570D includes a ground wiring 571D as a first ground wiring and a ground wiring 572D as a second ground wiring.

グラウンド配線571Dは、複数のグラウンド電極531と接続されている。複数のグラウンド電極531は、導体層1Dに配置されている。図10には、複数のグラウンド電極531のうち、X方向に離間して配置された一対のグラウンド電極531,531を図示している。アナロググラウンド配線330は、複数のアナロググラウンド電極331と接続されている。図10には、複数のアナロググラウンド電極331のうち、X方向に離間して配置された一対のアナロググラウンド電極331,331を図示している。複数のアナロググラウンド電極331と複数のグラウンド電極531とは、複数のワイヤ611で電気的に接続されている。複数のワイヤ611は、図4の複数のワイヤ610に含まれる。図10には、複数のワイヤ611のうち、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611と、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611とを図示している。 The ground wiring 571D is connected to a plurality of ground electrodes 531. The plurality of ground electrodes 531 are arranged on the conductor layer 1D. 10, among the plurality of ground electrodes 531, are shown in the X direction to be spaced a pair of ground electrodes 531 1, 531 2. The analog ground wiring 330 is connected to the plurality of analog ground electrodes 331. FIG. 10 illustrates a pair of analog ground electrodes 331 1 and 331 2 that are spaced apart in the X direction among the plurality of analog ground electrodes 331. The plurality of analog ground electrodes 331 and the plurality of ground electrodes 531 are electrically connected by a plurality of wires 611. The plurality of wires 611 are included in the plurality of wires 610 of FIG. 10, among the plurality of wires 611, electrically connected to the wire 611 1 to electrically connect the analog ground electrode 331 1 and the ground electrode 531 1 and an analog ground electrode 331 2 and the ground electrode 531 2 It illustrates a wire 611 2.

撮像ユニット400Dを側面視したとき、即ち撮像ユニット400DをY方向に見たとき、撮像ユニット400Dには、撮像素子300と配線板500Dとに跨った、アナロググラウンドの閉ループL51が形成される。図10には、閉ループL51を二点鎖線で示す。   When the imaging unit 400D is viewed from the side, that is, when the imaging unit 400D is viewed in the Y direction, a closed loop L51 of an analog ground is formed in the imaging unit 400D, straddling the imaging element 300 and the wiring board 500D. FIG. 10 shows the closed loop L51 by a two-dot chain line.

閉ループL51は、主に撮像素子300のアナロググラウンド配線330、及び配線板500Dのグラウンド配線571Dを含んでいる。詳細に説明すると、閉ループL51は、アナロググラウンド配線330、一対のアナロググラウンド電極331,331、一対のワイヤ611,611、一対のグラウンド電極531,531、及びグラウンド配線571Dを含んでいる。 The closed loop L51 mainly includes the analog ground wiring 330 of the image sensor 300 and the ground wiring 571D of the wiring board 500D. More specifically, the closed loop L51 includes an analog ground wiring 330, a pair of analog ground electrodes 331 1 and 331 2 , a pair of wires 611 1 and 611 2 , a pair of ground electrodes 531 1 and 531 2 , and a ground wiring 571D. In.

Y方向に見たときのアナロググラウンドの閉ループL51の面積をS51とする。グラウンド配線571Dは、配線板500DにおけるZ方向の中央C5よりも撮像素子300の側に配置されている。中央C5は、2つの主面501D,502D間の中央であり、図10中、一点鎖線で図示されている。グラウンド配線571Dの全体が配線板500DのZ方向の中央C5よりも撮像素子300の側に配置されているので、アナロググラウンドの閉ループL51の面積S51を小さくすることができる。閉ループL51に発生する誘導起電力は閉ループL51の面積S51に比例するため、面積S51を小さくすることで、閉ループL51に発生する誘導起電力を小さくすることができる。よって、アナロググラウンドの電位変動を小さくすることができ、これにより、撮像素子300の出力画像にパターンノイズが生じるのを防止することができる。即ち、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   The area of the closed loop L51 of the analog ground when viewed in the Y direction is defined as S51. The ground wiring 571D is arranged closer to the image sensor 300 than the center C5 in the Z direction of the wiring board 500D. The center C5 is the center between the two main surfaces 501D and 502D, and is shown by a dashed line in FIG. Since the entire ground wiring 571D is arranged closer to the image sensor 300 than the center C5 in the Z direction of the wiring board 500D, the area S51 of the closed loop L51 of the analog ground can be reduced. Since the induced electromotive force generated in the closed loop L51 is proportional to the area S51 of the closed loop L51, the induced electromotive force generated in the closed loop L51 can be reduced by reducing the area S51. Therefore, the fluctuation in the potential of the analog ground can be reduced, and thereby, it is possible to prevent the pattern noise from being generated in the output image of the image sensor 300. That is, disturbance of the image generated by the image sensor 300 can be suppressed, and the quality of the generated image is improved.

第5実施形態では、グラウンド配線571Dは、第1導体パターンである1つの導体パターン505Dのみで構成されている。導体パターン505Dは、配線板500Dにおいて撮像素子300が実装される側の表層である導体層1Dに配置されている。グラウンド電極531は、導体パターン505Dと一体に形成されている。導体パターン505Dが導体層1Dに配置されているので、閉ループL51の面積S51を極力小さくすることができ、撮像素子300により生成される画像が乱れるのを効果的に抑制することができ、生成される画像の品質が更に向上する。   In the fifth embodiment, the ground wiring 571D is composed of only one conductor pattern 505D that is the first conductor pattern. The conductor pattern 505D is arranged on the conductor layer 1D, which is the surface layer on the side on which the imaging element 300 is mounted on the wiring board 500D. The ground electrode 531 is formed integrally with the conductor pattern 505D. Since the conductor pattern 505D is arranged on the conductor layer 1D, the area S51 of the closed loop L51 can be made as small as possible, and the image generated by the imaging element 300 can be effectively suppressed from being disturbed. Image quality is further improved.

グラウンド配線572Dは、互いに間隔をあけて配置された複数の第2導体パターンである複数の導体パターン506Dと、複数の第3ヴィア導体である複数のヴィア導体508Dとを有する。導体パターン506Dは、導体層2D〜8Dに配置されている。複数の導体パターン506Dは、複数のヴィア導体508Dで電気的に接続されている。   The ground wiring 572D has a plurality of conductor patterns 506D, which are a plurality of second conductor patterns, and a plurality of via conductors 508D, which are a plurality of third via conductors. The conductor pattern 506D is arranged on the conductor layers 2D to 8D. The plurality of conductor patterns 506D are electrically connected by the plurality of via conductors 508D.

撮像素子300のアナログ回路のグラウンドとデジタル回路のグラウンドは、共通化するのが好ましく、配線板500Dにおいて、グラウンド配線571Dとグラウンド配線572Dとは電気的に接続されている。グラウンド配線571Dは、グラウンド配線572Dより撮像素子300の側に配置されている。グラウンド配線571Dとグラウンド配線572Dとは、互いに間隔をあけて配置された複数の第1ヴィア導体である複数のヴィア導体511Dのみで電気的に接続されている。第5実施形態では、複数のヴィア導体511Dは、2つのヴィア導体511D,511Dからなる。図10において、ヴィア導体511Dを、グラウンド配線571D,572Dとは異なるハッチングで示す。 It is preferable that the ground of the analog circuit and the ground of the digital circuit of the imaging element 300 be common, and the ground wiring 571D and the ground wiring 572D are electrically connected to each other on the wiring board 500D. The ground wiring 571D is arranged closer to the image sensor 300 than the ground wiring 572D. The ground wiring 571D and the ground wiring 572D are electrically connected to each other only by a plurality of via conductors 511D, which are a plurality of first via conductors arranged at intervals. In the fifth embodiment, a plurality of via conductors 511D is composed of two via conductors 511D 1, 511D 2. In FIG. 10, the via conductor 511D is indicated by hatching different from the ground wirings 571D and 572D.

グラウンド配線571Dは、撮像素子300のアナロググラウンド配線330に電気的に接続されており、グラウンド配線572Dは、撮像素子300のデジタルグラウンド配線350(図3)に電気的に接続されている。そして、グラウンド配線571Dとグラウンド配線572Dとは、複数のヴィア導体511Dのみで電気的に接続されている。このように、撮像素子300のアナログ回路とデジタル回路とのグラウンドを、配線板500Dで共通化している。   The ground line 571D is electrically connected to the analog ground line 330 of the image sensor 300, and the ground line 572D is electrically connected to the digital ground line 350 (FIG. 3) of the image sensor 300. The ground wiring 571D and the ground wiring 572D are electrically connected only by the plurality of via conductors 511D. As described above, the ground of the analog circuit and the ground of the digital circuit of the image sensor 300 are shared by the wiring board 500D.

ここで、グラウンド配線571Dとグラウンド配線572Dとが複数のヴィア導体511Dで接続されることで、Y方向に見て、閉ループL51と一部が重複する閉ループL52が形成される。図10において、閉ループL52を点線で示す。閉ループL52は、アナロググラウンド配線330、一対のアナロググラウンド電極331,331、一対のワイヤ611,611、一対のグラウンド電極531,531、及びグラウンド配線571Dを含む。更に、閉ループL52は、複数のヴィア導体511Dのうち最も離間した2つのヴィア導体511D,511D、及びグラウンド配線572Dを含む。即ち、閉ループL52は、閉ループL51と、グラウンド配線572Dに形成される閉ループL50とを複数のヴィア導体511Dで連結した、閉ループL51よりも大きい閉ループである。 Here, the ground wiring 571D and the ground wiring 572D are connected by the plurality of via conductors 511D, thereby forming a closed loop L52 that partially overlaps the closed loop L51 when viewed in the Y direction. In FIG. 10, the closed loop L52 is indicated by a dotted line. The closed loop L52 includes an analog ground wire 330, a pair of analog ground electrodes 331 1 and 331 2 , a pair of wires 611 1 and 611 2 , a pair of ground electrodes 531 1 and 531 2 , and a ground wire 571D. Further, the closed loop L52 includes two via conductors 511D 1 and 511D 2 which are the most distant from the plurality of via conductors 511D, and a ground wiring 572D. That is, the closed loop L52 is a closed loop larger than the closed loop L51 in which the closed loop L51 and the closed loop L50 formed on the ground wiring 572D are connected by the plurality of via conductors 511D.

本発明者らは、ヴィア導体511Dの数が複数であっても、複数のヴィア導体511Dの間隔が狭ければ、形成される閉ループが閉ループL51と閉ループL50とに分かれていると見做すことができることを見出した。ここで、複数のヴィア導体511Dのうち最も離間した2つのヴィア導体511D,511Dの距離をD1とする。距離D1は、図11(a)に示すように、ヴィア導体511Dにおいてヴィア導体511Dと対向する側とは反対側の部分と、ヴィア導体511Dにおいてヴィア導体511Dと対向する側とは反対側の部分との直線距離である。 The present inventors consider that even if the number of via conductors 511D is plural, if the interval between the plurality of via conductors 511D is narrow, the formed closed loop is divided into a closed loop L51 and a closed loop L50. I found that I can do it. Here, the distance between the two furthest via conductors 511D 1 and 511D 2 among the plurality of via conductors 511D is D1. The distance D1, as shown in FIG. 11 (a), and a portion opposite to the side facing the via conductors 511D 2 in the via conductors 511D 1, the side facing the via conductors 511D 1 in via conductors 511D 2 is It is the linear distance to the opposite part.

距離D1が狭いほど、導体パターン505Dにおけるヴィア導体511D,511Dの間の部分のインピーダンスが小さくなる。この部分のインピーダンスは、距離D1が狭いほど、ヴィア導体511D,511Dのインピーダンスと、グラウンド配線572Dに形成される閉ループL50の部分のインピーダンスとの合計のインピーダンスよりも相対的に小さくなる。よって、アナロググラウンド配線330を通過してループする誘導電流のほとんどは、閉ループL51を流れると見做せる。逆に、距離D1が広いほど、導体パターン505Dにおいてヴィア導体511D,511Dの間の部分のインピーダンスが大きくなる。この部分のインピーダンスは、距離D1が広いほど、ヴィア導体511D,511Dのインピーダンスと、グラウンド配線572Dに形成される閉ループL50の部分のインピーダンスとの合計のインピーダンスに近づく。これにより、誘導電流がヴィア導体511D,511Dで分流しやすくなる。 As the distance D1 is narrow, the impedance of the portion between the via conductors 511D 1, 511D 2 in the conductive pattern 505D is reduced. Impedance of this portion, as the distance D1 is narrow, and the impedance of the via conductors 511D 1, 511D 2, relatively smaller than the sum of the impedance of the impedance of the portion of the closed loop L50 formed in the ground wiring 572d. Therefore, it can be considered that most of the induced current that loops through the analog ground wiring 330 flows through the closed loop L51. Conversely, the impedance of the portion between the via conductors 511D 1 and 511D 2 in the conductor pattern 505D increases as the distance D1 increases. The impedance of this portion approaches the total impedance of the via conductors 511D 1 and 511D 2 and the impedance of the portion of the closed loop L50 formed on the ground wiring 572D as the distance D1 is wide. This makes it easier for the induced current to shunt in the via conductors 511D 1 and 511D 2 .

図11(b)に示すように、Z方向に見て、撮像素子300の外形は長方形である。撮像素子300をZ方向に見たとき、即ち平面視したときの撮像素子300の第1辺である長辺300Xの長さをX1、長辺に交差する第2辺である短辺300Yの長さをY1とする。本発明者らは、複数のヴィア導体511Dのうち、最も離間する2つのヴィア導体511D,511Dの距離D1が以下の式を満たすように配置されていればよいことを見出した。

Figure 2020048190
第5実施形態では、複数のヴィア導体511Dが、図11(a)に示すように2つのヴィア導体511D,511Dのみであるため、この2つのヴィア導体511D,511Dの距離D1が、上記の式を満たせばよい。 As shown in FIG. 11B, when viewed in the Z direction, the outer shape of the image sensor 300 is rectangular. When the image sensor 300 is viewed in the Z direction, that is, when viewed in a plan view, the length of the long side 300X that is the first side of the image sensor 300 is X1, and the length of the short side 300Y that is the second side intersecting the long side. Let Y1 be the length. The present inventors have found that, among the plurality of via conductors 511D, the distance D1 between the two via conductors 511D 1 and 511D 2 that are the most distant from each other only needs to be arranged so as to satisfy the following expression.
Figure 2020048190
In the fifth embodiment, since the plurality of via conductors 511D are only two via conductors 511D 1 and 511D 2 as shown in FIG. 11A, the distance D1 between the two via conductors 511D 1 and 511D 2 is smaller. , The above equation may be satisfied.

距離D1が上記の式を満たせば複数のヴィア導体511Dが狭い範囲に配置されていることになる。複数のヴィア導体511Dが狭い範囲に配置されたことにより、見かけ上、閉ループL51よりも大きな閉ループL52が形成されているとしても、閉ループL52を流れる誘導電流は閉ループL51を流れる誘導電流よりも極めて少ない。よって、複数のヴィア導体511Dが狭い範囲に配置されているので、アナロググラウンドの閉ループは、閉ループL51と見做すことができる。   If the distance D1 satisfies the above expression, the plurality of via conductors 511D are arranged in a narrow range. Since the plurality of via conductors 511D are arranged in a narrow range, the induced current flowing through the closed loop L52 is much smaller than the induced current flowing through the closed loop L51, even if an apparently larger closed loop L52 than the closed loop L51 is formed. . Therefore, since the plurality of via conductors 511D are arranged in a narrow range, the closed loop of the analog ground can be regarded as a closed loop L51.

また、距離D1は、以下の式を満たせば、複数のヴィア導体511Dはより狭い範囲に配置されていることになるので、より好ましい。

Figure 2020048190
Further, if the distance D1 satisfies the following expression, the plurality of via conductors 511D are arranged in a narrower range, and thus it is more preferable.
Figure 2020048190

以上、第5実施形態によれば、グラウンド配線571D全体が、図10に示すように、中央C5よりも撮像素子300の側に配置されているので、閉ループL51の面積を小さくすることができる。閉ループL51の面積を小さくすることで、アナロググラウンドの電位変動を小さくすることができ、これにより、撮像素子300の出力画像にパターンノイズが生じるのを防止することができる。即ち、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   As described above, according to the fifth embodiment, as shown in FIG. 10, since the entire ground wiring 571D is disposed closer to the image sensor 300 than the center C5, the area of the closed loop L51 can be reduced. By reducing the area of the closed loop L51, the potential fluctuation of the analog ground can be reduced, and thereby, it is possible to prevent the pattern noise from being generated in the output image of the image sensor 300. That is, disturbance of the image generated by the image sensor 300 can be suppressed, and the quality of the generated image is improved.

ここで、グラウンド配線572Dにおける複数のヴィア導体508Dのうち、最も離間する2つのヴィア導体508D,508Dの距離をD3とする。距離D3は、ヴィア導体508Dにおいてヴィア導体508Dと対向する側とは反対側の部分と、ヴィア導体508Dにおいてヴィア導体508Dと対向する側とは反対側の部分との直線距離である。第5実施形態では、距離D1は、距離D3よりも狭い。これにより、複数のヴィア導体511Dは狭い範囲に配置されていることになるので、誘導電流は、閉ループL52よりも閉ループL51を流れやすくなる。したがって、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。 Here, among the plurality of via conductors 508D in the ground wiring 572D, the distance between the two via conductors 508D 1 and 508D 2 which are the most separated is D3. Distance D3 is the side facing the via conductors 508D 2 in via conductors 508D 1 is a linear distance between the opposite side portions and opposite side portions, the side facing the via conductors 508D 1 in via conductors 508D 2 . In the fifth embodiment, the distance D1 is smaller than the distance D3. This causes the plurality of via conductors 511D to be arranged in a narrow range, so that the induced current flows more easily in the closed loop L51 than in the closed loop L52. Therefore, disturbance of the image generated by the image sensor 300 can be suppressed, and the quality of the generated image is improved.

第5実施形態では、ヴィア導体511Dは、導体層2Dの導体パターン506Dを貫通して配置され、導体層1Dの導体パターン505Dと、導体層3Dの導体パターン506Dとを電気的に接続している。よって、第5実施形態においても、第1〜第4実施形態と同様、各ヴィア導体511Dが、Z方向に見て、導体層2Dの導体パターン505D及び導体層3Dの導体パターン506Dのうち少なくとも一方の中心及び端部を避けて配置されていてもよい。これにより、撮像素子300により生成される画像が乱れるのを効果的に抑制することができ、生成される画像の品質が更に向上する。   In the fifth embodiment, the via conductor 511D is arranged to penetrate the conductor pattern 506D of the conductor layer 2D, and electrically connects the conductor pattern 505D of the conductor layer 1D and the conductor pattern 506D of the conductor layer 3D. . Therefore, in the fifth embodiment, as in the first to fourth embodiments, each via conductor 511D has at least one of the conductor pattern 505D of the conductor layer 2D and the conductor pattern 506D of the conductor layer 3D when viewed in the Z direction. May be arranged so as to avoid the center and the end. Thereby, it is possible to effectively suppress the image generated by the imaging element 300 from being disturbed, and the quality of the generated image is further improved.

[第6実施形態]
第6実施形態に係る撮像ユニットについて説明する。図12は、第6実施形態に係る撮像ユニット400Hの断面図である。図12には、図4に示すA−A線に対応する位置の撮像ユニット400Hの断面を側面視した模式図を図示している。なお、第6実施形態の撮像ユニット400Hにおいて、第1実施形態の撮像ユニット400と同じ構成要素については同一符号を付して説明を省略する。
[Sixth embodiment]
An imaging unit according to the sixth embodiment will be described. FIG. 12 is a sectional view of an imaging unit 400H according to the sixth embodiment. FIG. 12 is a schematic diagram illustrating a cross-sectional side view of the imaging unit 400H at a position corresponding to line AA illustrated in FIG. Note that, in the imaging unit 400H of the sixth embodiment, the same components as those of the imaging unit 400 of the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.

図12に示すように、撮像ユニット400Hは、撮像素子300、配線板500H、枠602、及びカバーガラス603を有する。配線板500Hは、第6実施形態ではプリント配線板である。配線板500Hは、導体部分と、絶縁体部分とを有している。導体部分は、導電性を有する金属材料、例えば銅又は金で構成されている。絶縁体部分は、電気絶縁性を有する絶縁材料、例えばエポキシ樹脂で構成されている。   As shown in FIG. 12, the imaging unit 400H includes an imaging element 300, a wiring board 500H, a frame 602, and a cover glass 603. The wiring board 500H is a printed wiring board in the sixth embodiment. Wiring board 500H has a conductor portion and an insulator portion. The conductor portion is made of a conductive metal material, for example, copper or gold. The insulator portion is made of an insulating material having electrical insulation properties, for example, an epoxy resin.

配線板500Hは、配線板500Hの厚み方向であるZ方向に互いに間隔をあけて配置された、複数、例えば8つの導体層1H〜8Hを含む積層基板である。導体層1H〜8Hのうち隣接する2つの導体層の間には、絶縁体層が配置されている。各導体層1H〜8Hには、導体パターンが配置されている。配線板500Hは、2つの主面501H,502Hを有する。撮像素子300は、配線板500Hにおいて、導体層1Hの側の主面501Hに実装されている。   Wiring board 500H is a laminated substrate including a plurality of, for example, eight conductor layers 1H to 8H arranged at intervals in the Z direction which is the thickness direction of wiring board 500H. An insulator layer is arranged between two adjacent conductor layers among the conductor layers 1H to 8H. A conductor pattern is arranged on each of the conductor layers 1H to 8H. Wiring board 500H has two main surfaces 501H and 502H. The imaging element 300 is mounted on the main surface 501H of the wiring board 500H on the conductor layer 1H side.

複数の導体層1H〜8Hは、撮像素子300の側から導体層1H、導体層2H、導体層3H、導体層4H、導体層5H、導体層6H、導体層7H、導体層8Hの順に積層して配置されている。導体層1H,8Hは表層、即ち外層であり、導体層2H〜7Hは内層である。導体層8Hの側の主面502Hには、キャパシタなどの回路部品601が実装されている。なお、導体層の層数は8に限定するものではなく、2以上であればよい。ただし、配線の配置などを考慮すると、導体層の層数は3以上が好ましく、4以上がより好ましい。また、導体層1H,8H上に不図示のソルダーレジストが設けられていてもよい。   The plurality of conductor layers 1H to 8H are laminated in the order of the conductor layer 1H, the conductor layer 2H, the conductor layer 3H, the conductor layer 4H, the conductor layer 5H, the conductor layer 6H, the conductor layer 7H, and the conductor layer 8H from the imaging element 300 side. It is arranged. The conductor layers 1H and 8H are surface layers, that is, outer layers, and the conductor layers 2H to 7H are inner layers. A circuit component 601 such as a capacitor is mounted on the main surface 502H on the conductor layer 8H side. The number of conductor layers is not limited to eight, but may be two or more. However, considering the arrangement of the wiring, the number of conductor layers is preferably 3 or more, more preferably 4 or more. Further, a solder resist (not shown) may be provided on the conductor layers 1H and 8H.

撮像素子300は、主面501H上に配置され、ワイヤボンディングにより配線板500Hに接続されている。なお、撮像素子300は、配線板500Hにワイヤボンディングにより実装されるが、これに限定するものではなく、フリップチップボンディングにより配線板に実装されてもよい。この場合、撮像素子と配線板とは、複数のはんだボール等の複数の金属部材で接続される。   The image sensor 300 is arranged on the main surface 501H and is connected to the wiring board 500H by wire bonding. The image sensor 300 is mounted on the wiring board 500H by wire bonding, but is not limited thereto, and may be mounted on the wiring board by flip chip bonding. In this case, the image sensor and the wiring board are connected by a plurality of metal members such as a plurality of solder balls.

図3に示すように、撮像素子300は、アナログ回路370を有する。アナログ回路370は、画素アレイ310と、画素アレイ310に電気的に接続されたアナロググラウンド配線330と、を有する。また、撮像素子300は、デジタル回路380を有する。デジタル回路380は、デジタルグラウンド配線350を有する。図12に示すように、配線板500Hは、グラウンドとなるグラウンド配線部570Hを有する。グラウンド配線部570Hは、第1グラウンド配線であるグラウンド配線571Hと、第2グラウンド配線であるグラウンド配線572Hとを含む。   As shown in FIG. 3, the image sensor 300 has an analog circuit 370. The analog circuit 370 includes the pixel array 310 and an analog ground line 330 electrically connected to the pixel array 310. Further, the imaging element 300 includes a digital circuit 380. The digital circuit 380 has a digital ground wiring 350. As shown in FIG. 12, the wiring board 500H has a ground wiring portion 570H serving as a ground. The ground wiring section 570H includes a ground wiring 571H as a first ground wiring and a ground wiring 572H as a second ground wiring.

グラウンド配線571Hは、複数のグラウンド電極531と接続されている。複数のグラウンド電極531は、導体層1Hに配置されている。図12には、複数のグラウンド電極531のうち、X方向に離間して配置された一対のグラウンド電極531,531を図示している。アナロググラウンド配線330は、複数のアナロググラウンド電極331と接続されている。図12には、複数のアナロググラウンド電極331のうち、X方向に離間して配置された一対のアナロググラウンド電極331,331を図示している。複数のアナロググラウンド電極331と複数のグラウンド電極531とは、複数のワイヤ611で電気的に接続されている。複数のワイヤ611は、図4の複数のワイヤ610に含まれる。図12には、複数のワイヤ611のうち、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611と、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611とを図示している。 The ground wiring 571H is connected to the plurality of ground electrodes 531. The plurality of ground electrodes 531 are arranged on the conductor layer 1H. 12, among the plurality of ground electrodes 531, are shown in the X direction to be spaced a pair of ground electrodes 531 1, 531 2. The analog ground wiring 330 is connected to the plurality of analog ground electrodes 331. FIG. 12 illustrates a pair of analog ground electrodes 331 1 and 331 2 that are spaced apart in the X direction among the plurality of analog ground electrodes 331. The plurality of analog ground electrodes 331 and the plurality of ground electrodes 531 are electrically connected by a plurality of wires 611. The plurality of wires 611 are included in the plurality of wires 610 of FIG. The 12, of the plurality of wires 611, electrically connected to the wire 611 1 to electrically connect the analog ground electrode 331 1 and the ground electrode 531 1 and an analog ground electrode 331 2 and the ground electrode 531 2 It illustrates a wire 611 2.

撮像ユニット400Hを側面視したとき、即ち撮像ユニット400HをY方向に見たとき、撮像ユニット400Hには、撮像素子300と配線板500Hとに跨った、アナロググラウンドの閉ループL9が形成される。図12には、閉ループL9を二点鎖線で示す。   When the imaging unit 400H is viewed from the side, that is, when the imaging unit 400H is viewed in the Y direction, a closed loop L9 of an analog ground is formed in the imaging unit 400H, straddling the imaging element 300 and the wiring board 500H. FIG. 12 shows the closed loop L9 by a two-dot chain line.

閉ループL9は、主に撮像素子300のアナロググラウンド配線330、及び配線板500Hのグラウンド配線571Hを含んでいる。詳細に説明すると、閉ループL9は、アナロググラウンド配線330、一対のアナロググラウンド電極331,331、一対のワイヤ611,611、及び一対のグラウンド電極531,531、及びグラウンド配線571Hを含んでいる。 The closed loop L9 mainly includes the analog ground wiring 330 of the image sensor 300 and the ground wiring 571H of the wiring board 500H. More specifically, the closed loop L9 connects the analog ground wiring 330, the pair of analog ground electrodes 331 1 and 331 2 , the pair of wires 611 1 and 611 2 , the pair of ground electrodes 531 1 and 531 2 , and the ground wiring 571H. Contains.

Y方向に見たときのアナロググラウンドの閉ループL9の面積、即ち図12の二点鎖線で囲まれた部分の面積をS9とする。グラウンド配線571Hは、配線板500HにおけるZ方向の中央C9よりも撮像素子300の側に配置されている。中央C9は、2つの主面501H,502H間の中央であり、図12中、一点鎖線で図示されている。グラウンド配線571Hの全体が配線板500HのZ方向の中央C9よりも撮像素子300の側に配置されているので、アナロググラウンドの閉ループL9の面積S9を小さくすることができる。閉ループL9に発生する誘導起電力は閉ループL9の面積S9に比例するため、面積S9を小さくすることで、閉ループL9に発生する誘導起電力を小さくすることができる。よって、アナロググラウンドの電位変動を小さくすることができ、これにより、撮像素子300の出力画像にパターンノイズが生じるのを防止することができる。即ち、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   The area of the closed loop L9 of the analog ground when viewed in the Y direction, that is, the area of the portion surrounded by the two-dot chain line in FIG. 12 is defined as S9. The ground wiring 571H is disposed closer to the image sensor 300 than the center C9 in the Z direction of the wiring board 500H. The center C9 is a center between the two main surfaces 501H and 502H, and is shown by a dashed line in FIG. Since the entire ground wiring 571H is disposed closer to the image sensor 300 than the center C9 in the Z direction of the wiring board 500H, the area S9 of the closed loop L9 of the analog ground can be reduced. Since the induced electromotive force generated in the closed loop L9 is proportional to the area S9 of the closed loop L9, the induced electromotive force generated in the closed loop L9 can be reduced by reducing the area S9. Therefore, the fluctuation in the potential of the analog ground can be reduced, and thereby, it is possible to prevent the pattern noise from being generated in the output image of the image sensor 300. That is, disturbance of the image generated by the image sensor 300 can be suppressed, and the quality of the generated image is improved.

第6実施形態では、グラウンド配線571Hは、互いに間隔をあけて配置された複数の第1導体パターンである複数の導体パターン505Hと、これら複数の導体パターン505Hを接続する複数の第2ヴィア導体である複数のヴィア導体513Hとを含む。図12には、3つの導体パターン505Hを図示している。複数の導体パターン505Hのうち、少なくとも1つは、配線板500Hにおいて撮像素子300が実装される側の表層である導体層1Hに配置されている。残りの2つの導体パターン505Hは、導体層2H,3Hに配置されている。複数の導体パターン505Hが複数のヴィア導体513Hにより接続されているので、kHz帯域の周波数、即ち1[kHz]以上かつ1[MHz]未満の周波数において、誘導電流は複数の導体パターン505Hの全体に流れる。これにより、アナロググラウンドのグラウンド電位の変動が効果的に抑制され、パターンノイズが発生する、即ち撮像素子300により生成される画像が乱れるのを、効果的に抑制することができ、生成される画像の品質が更に向上する。   In the sixth embodiment, the ground wiring 571H is composed of a plurality of conductor patterns 505H, which are a plurality of first conductor patterns arranged at intervals from each other, and a plurality of second via conductors connecting the plurality of conductor patterns 505H. And a plurality of via conductors 513H. FIG. 12 illustrates three conductor patterns 505H. At least one of the plurality of conductor patterns 505H is arranged on the conductor layer 1H, which is the surface layer on the side on which the image sensor 300 is mounted on the wiring board 500H. The remaining two conductor patterns 505H are arranged on the conductor layers 2H and 3H. Since the plurality of conductor patterns 505H are connected by the plurality of via conductors 513H, at a frequency in the kHz band, that is, at a frequency equal to or higher than 1 [kHz] and lower than 1 [MHz], the induced current is applied to the entire plurality of conductor patterns 505H. Flows. Thereby, the fluctuation of the ground potential of the analog ground can be effectively suppressed, and the occurrence of pattern noise, that is, the disturbance of the image generated by the image sensor 300 can be effectively suppressed, and the generated image can be effectively controlled. Quality is further improved.

図12に示すように、閉ループL9は、アナロググラウンドの閉ループのうち最大の閉ループである。したがって、Y方向に見て、閉ループL9は、グラウンド配線571Hのうち、導体層1Hの導体パターン505Hの一部と、導体層3Hの導体パターン505Hの一部とを含む。また、Y方向に見て、閉ループL9は、導体層1Hの導体パターン505Hと導体層3Hの導体パターン505Hとを接続する複数のヴィア導体513Hのうち、最も離間した2つのヴィア導体513H,513Hを含む。 As shown in FIG. 12, the closed loop L9 is the largest closed loop among analog ground closed loops. Therefore, when viewed in the Y direction, the closed loop L9 includes a part of the conductor pattern 505H of the conductor layer 1H and a part of the conductor pattern 505H of the conductor layer 3H in the ground wiring 571H. Further, when viewed in the Y direction, the closed loop L9 is formed by two via conductors 513H 1 , 513H that are the most separated among the plurality of via conductors 513H that connect the conductor pattern 505H of the conductor layer 1H and the conductor pattern 505H of the conductor layer 3H. 2 inclusive.

グラウンド配線572Hは、互いに間隔をあけて配置された複数の第2導体パターンである複数の導体パターン506Hと、複数の第3ヴィア導体である複数のヴィア導体508Hとを有する。導体パターン506Hは、導体層4H〜8Hに配置されている。複数の導体パターン506Hは、複数のヴィア導体508Hで電気的に接続されている。   The ground wiring 572H includes a plurality of conductor patterns 506H, which are a plurality of second conductor patterns, spaced apart from each other, and a plurality of via conductors 508H, which are a plurality of third via conductors. The conductor pattern 506H is arranged on the conductor layers 4H to 8H. The plurality of conductor patterns 506H are electrically connected by the plurality of via conductors 508H.

撮像素子300のアナログ回路のグラウンドとデジタル回路のグラウンドは、共通化するのが好ましく、配線板500Hにおいて、グラウンド配線571Hとグラウンド配線572Hとは電気的に接続されている。グラウンド配線571Hは、グラウンド配線572Hより撮像素子300の側に配置されている。第6実施形態では、グラウンド配線571Hとグラウンド配線572Hとは、複数の第1ヴィア導体である複数のヴィア導体511Hのみで電気的に接続されている。つまり、アナロググラウンドとデジタルグラウンドとが複数のヴィア導体511Hのみで接続されている。図12において、ヴィア導体511Hを、グラウンド配線571H,572Hとは異なるハッチングで示す。   It is preferable that the ground of the analog circuit and the ground of the digital circuit of the imaging element 300 be common, and the ground wiring 571H and the ground wiring 572H are electrically connected on the wiring board 500H. The ground wiring 571H is arranged closer to the image sensor 300 than the ground wiring 572H. In the sixth embodiment, the ground wiring 571H and the ground wiring 572H are electrically connected only by the plurality of via conductors 511H, which are the plurality of first via conductors. That is, the analog ground and the digital ground are connected only by the plurality of via conductors 511H. In FIG. 12, the via conductor 511H is indicated by hatching different from the ground wirings 571H and 572H.

グラウンド配線571Hは、撮像素子300のアナロググラウンド配線330に電気的に接続されており、グラウンド配線572Hは、撮像素子300のデジタルグラウンド配線350(図3)に電気的に接続されている。そして、グラウンド配線571Hとグラウンド配線572Hとは、複数のヴィア導体511Hのみで電気的に接続されている。このように、撮像素子300のアナログ回路とデジタル回路とのグラウンドを、配線板500Hで共通化している。   The ground line 571H is electrically connected to the analog ground line 330 of the image sensor 300, and the ground line 572H is electrically connected to the digital ground line 350 (FIG. 3) of the image sensor 300. The ground wiring 571H and the ground wiring 572H are electrically connected only by the plurality of via conductors 511H. As described above, the ground of the analog circuit and the ground of the digital circuit of the image sensor 300 are shared by the wiring board 500H.

複数のヴィア導体511Hのうち最も離間した2つのヴィア導体511H,511Hの距離をD1とする。距離D1は、ヴィア導体511Hにおいてヴィア導体511Hと対向する側とは反対側の部分と、ヴィア導体511Hにおいてヴィア導体511Hと対向する側とは反対側の部分との直線距離である。 The distance between the two furthest via conductors 511H 1 and 511H 2 among the plurality of via conductors 511H is D1. The distance D1 is, the side facing the via conductors 511h 2 In the via conductor 511h 1 is a linear distance between the opposite side portions and opposite side portions, the side facing the via conductors 511h 1 in the via conductor 511h 2 .

上記第5実施形態と同様、図11(b)に示すように、撮像素子300をZ方向に見たとき、即ち平面視したときの撮像素子300の第1辺である長辺300Xの長さをX1、長辺に交差する第2辺である短辺300Yの長さをY1とする。第5実施形態で説明したように、複数のヴィア導体511Hのうち、最も離間する2つのヴィア導体511H,511Hの距離D1が以下の式を満たすように配置されていればよい。

Figure 2020048190
第6実施形態では、複数のヴィア導体511Hが2つのヴィア導体511H,511Hのみであるため、この2つのヴィア導体511H,511Hの距離D1が、上記の式を満たせばよい。 As in the fifth embodiment, as shown in FIG. 11B, when the image sensor 300 is viewed in the Z direction, that is, the length of the long side 300X that is the first side of the image sensor 300 when viewed in a plan view. Is X1, and the length of the short side 300Y which is the second side intersecting the long side is Y1. As described in the fifth embodiment, among the plurality of via conductors 511H, it is sufficient that the distance D1 between the two via conductors 511H 1 and 511H 2 that are farthest apart satisfies the following expression.
Figure 2020048190
In the sixth embodiment, since a plurality of via conductors 511h is only two via conductors 511h 1, 511h 2, the two via conductors 511h 1, 511h 2 distance D1 may satisfy the above equation.

距離D1が上記の式を満たせば複数のヴィア導体511Hが狭い範囲に配置されていることになる。複数のヴィア導体511Hが狭い範囲に配置されたことにより、見かけ上、閉ループL9よりも大きな閉ループが形成されているとしても、大きな閉ループを流れる誘導電流は、閉ループL9を流れる誘導電流よりも極めて少ない。よって、複数のヴィア導体511Hが狭い範囲に配置されているので、アナロググラウンドの閉ループは、閉ループL9と見做すことができる。   If the distance D1 satisfies the above expression, the plurality of via conductors 511H are arranged in a narrow range. Since the plurality of via conductors 511H are arranged in a narrow range, even if an apparently larger closed loop than the closed loop L9 is formed, the induced current flowing through the large closed loop is extremely smaller than the induced current flowing through the closed loop L9. . Therefore, since the plurality of via conductors 511H are arranged in a narrow range, the closed loop of the analog ground can be regarded as a closed loop L9.

また、距離D1は、以下の式を満たせば、複数のヴィア導体511Hはより狭い範囲に配置されていることになるので、より好ましい。

Figure 2020048190
Further, when the distance D1 satisfies the following expression, the plurality of via conductors 511H are arranged in a narrower range, and therefore, it is more preferable.
Figure 2020048190

以上、第6実施形態によれば、グラウンド配線571H全体が、図12に示すように、中央C9よりも撮像素子300の側に配置されているので、閉ループL9の面積を小さくすることができる。閉ループL9の面積を小さくすることで、アナロググラウンドの電位変動を小さくすることができ、これにより、撮像素子300の出力画像にパターンノイズが生じるのを防止することができる。即ち、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   As described above, according to the sixth embodiment, as shown in FIG. 12, the entire ground wiring 571H is disposed closer to the image sensor 300 than the center C9, so that the area of the closed loop L9 can be reduced. By reducing the area of the closed loop L9, the fluctuation of the potential of the analog ground can be reduced, and thereby, it is possible to prevent the pattern noise from being generated in the output image of the image sensor 300. That is, disturbance of the image generated by the image sensor 300 can be suppressed, and the quality of the generated image is improved.

ここで、グラウンド配線571Hにおける複数のヴィア導体513Hのうち、最も離間する2つのヴィア導体513H,513Hの距離をD2とする。また、グラウンド配線572Hにおける複数のヴィア導体508Hのうち、最も離間する2つのヴィア導体508H,508Hの距離をD3とする。距離D2は、ヴィア導体513Hにおいてヴィア導体513Hと対向する側とは反対側の部分と、ヴィア導体513Hにおいてヴィア導体513Hと対向する側とは反対側の部分との直線距離である。距離D3は、ヴィア導体508Hにおいてヴィア導体508Hと対向する側とは反対側の部分と、ヴィア導体508Hにおいてヴィア導体508Hと対向する側とは反対側の部分との直線距離である。第6実施形態では、距離D1は、距離D2及び距離D3よりも狭い。これにより、複数のヴィア導体511Hは狭い範囲に配置されていることになるので、誘導電流は、複数のヴィア導体511Hを介した大きな閉ループよりも閉ループL9を流れやすくなる。したがって、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。なお、図12では、距離D2と距離D3とが同じであるが、異なっていてもよい。 Here, among the plurality of via conductors 513H in the ground wiring 571H, the two distances via conductors 513H 1, 513H 2 to farthest to D2. In addition, the distance between the two via conductors 508H 1 and 508H 2 that are most separated from each other among the plurality of via conductors 508H in the ground wiring 572H is defined as D3. The distance D2 is the side facing the via conductors 513H 2 in the via conductor 513H 1 is a linear distance between the opposite side portions and opposite side portions, the side facing the via conductors 513H 1 in the via conductor 513H 2 . Distance D3 is the side facing the via conductors 508H 2 in the via conductor 508H 1 is a linear distance between the opposite side portions and opposite side portions, the side facing the via conductors 508H 1 in the via conductor 508H 2 . In the sixth embodiment, the distance D1 is smaller than the distance D2 and the distance D3. This causes the plurality of via conductors 511H to be arranged in a narrow range, so that the induced current flows more easily through the closed loop L9 than through a large closed loop via the plurality of via conductors 511H. Therefore, disturbance of the image generated by the image sensor 300 can be suppressed, and the quality of the generated image is improved. In FIG. 12, the distance D2 and the distance D3 are the same, but may be different.

第6実施形態では、ヴィア導体511Hは、導体層4Hの導体パターン506Hを貫通して配置され、導体層3Hの導体パターン505Hと、導体層5Hの導体パターン506Hとを電気的に接続している。よって、第6実施形態においても、第1〜第4実施形態と同様、各ヴィア導体511Hが、Z方向に見て、導体層3Hの導体パターン505H及び導体層5Hの導体パターン506Hのうち少なくとも一方の中心及び端部を避けて配置されていてもよい。これにより、撮像素子300により生成される画像が乱れるのを効果的に抑制することができ、生成される画像の品質が更に向上する。   In the sixth embodiment, the via conductor 511H is disposed to penetrate the conductor pattern 506H of the conductor layer 4H, and electrically connects the conductor pattern 505H of the conductor layer 3H and the conductor pattern 506H of the conductor layer 5H. . Therefore, also in the sixth embodiment, as in the first to fourth embodiments, each via conductor 511H has at least one of the conductor pattern 505H of the conductor layer 3H and the conductor pattern 506H of the conductor layer 5H when viewed in the Z direction. May be arranged so as to avoid the center and the end. Thereby, it is possible to effectively suppress the image generated by the imaging element 300 from being disturbed, and the quality of the generated image is further improved.

[第7実施形態]
第7実施形態に係る撮像ユニットについて説明する。上述の第5実施形態では、図10に示すように、グラウンド配線571Dとグラウンド配線572Dを電気的に接続しているヴィア導体511Dの数が、2つである場合について説明したが、これに限定するものではなく、3つ以上であってもよい。図13は、第7実施形態に係る撮像ユニット400Iの断面図である。図14は、第7実施形態に係る配線板の第2導体層の平面図である。図13には、図14に示すA−A線に沿う撮像ユニット400Iの断面を側面視した模式図を図示している。なお、第7実施形態の撮像ユニット400Iにおいて、第1実施形態の撮像ユニット400と同じ構成要素については同一符号を付して説明を省略する。
[Seventh embodiment]
An imaging unit according to the seventh embodiment will be described. In the above-described fifth embodiment, as illustrated in FIG. 10, a case has been described in which the number of via conductors 511 </ b> D electrically connecting the ground wiring 571 </ b> D and the ground wiring 572 </ b> D is two. Instead, three or more may be used. FIG. 13 is a sectional view of an imaging unit 400I according to the seventh embodiment. FIG. 14 is a plan view of a second conductor layer of the wiring board according to the seventh embodiment. FIG. 13 is a schematic diagram illustrating a cross-sectional side view of the imaging unit 400I along the line AA illustrated in FIG. Note that, in the imaging unit 400I of the seventh embodiment, the same components as those of the imaging unit 400 of the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.

図13に示すように、撮像ユニット400Iは、撮像素子300、配線板500I、枠602、及びカバーガラス603を有する。配線板500Iは、第7実施形態ではプリント配線板である。配線板500Iは、導体部分と、絶縁体部分とを有している。導体部分は、導電性を有する金属材料、例えば銅又は金で構成されている。絶縁体部分は、電気絶縁性を有する絶縁材料、例えばエポキシ樹脂で構成されている。   As illustrated in FIG. 13, the imaging unit 400I includes an imaging element 300, a wiring board 500I, a frame 602, and a cover glass 603. The wiring board 500I is a printed wiring board in the seventh embodiment. Wiring board 500I has a conductor portion and an insulator portion. The conductor portion is made of a conductive metal material, for example, copper or gold. The insulator portion is made of an insulating material having electrical insulation properties, for example, an epoxy resin.

配線板500Iは、配線板500Iの厚み方向であるZ方向に互いに間隔をあけて配置された、複数、例えば8つの導体層1I〜8Iを含む積層基板である。導体層1I〜8Iのうち隣接する2つの導体層の間には、絶縁体層が配置されている。各導体層1I〜8Iには、導体パターンが配置されている。配線板500Iは、2つの主面501I,502Iを有する。撮像素子300は、配線板500Iにおいて、導体層1Iの側の主面501Iに実装されている。   Wiring board 500I is a laminated substrate including a plurality of, for example, eight conductor layers 1I to 8I arranged at intervals in the Z direction which is the thickness direction of wiring board 500I. An insulator layer is arranged between two adjacent conductor layers among the conductor layers 1I to 8I. A conductor pattern is arranged on each of the conductor layers 1I to 8I. Wiring board 500I has two main surfaces 501I and 502I. The imaging element 300 is mounted on the main surface 501I of the wiring board 500I on the side of the conductor layer 1I.

複数の導体層1I〜8Iは、撮像素子300の側から導体層1I、導体層2I、導体層3I、導体層4I、導体層5I、導体層6I、導体層7I、導体層8Iの順に積層して配置されている。導体層1I,8Iは表層、即ち外層であり、導体層2I〜7Iは内層である。導体層8Iの側の主面502Iには、キャパシタなどの回路部品601が実装されている。なお、導体層の層数は8に限定するものではなく、2以上であればよい。ただし、配線の配置などを考慮すると、導体層の層数は3以上が好ましく、4以上がより好ましい。また、導体層1I,8I上に不図示のソルダーレジストが設けられていてもよい。   The plurality of conductor layers 1I to 8I are laminated in the order of the conductor layer 1I, the conductor layer 2I, the conductor layer 3I, the conductor layer 4I, the conductor layer 5I, the conductor layer 6I, the conductor layer 7I, and the conductor layer 8I from the imaging element 300 side. It is arranged. The conductor layers 1I and 8I are surface layers, that is, outer layers, and the conductor layers 2I to 7I are inner layers. A circuit component 601 such as a capacitor is mounted on the main surface 502I on the side of the conductor layer 8I. The number of conductor layers is not limited to eight, but may be two or more. However, considering the arrangement of the wiring, the number of conductor layers is preferably 3 or more, more preferably 4 or more. Further, a solder resist (not shown) may be provided on the conductor layers 1I and 8I.

撮像素子300は、主面501I上に配置され、ワイヤボンディングにより配線板500Iに接続されている。なお、撮像素子300は、配線板500Iにワイヤボンディングにより実装されるが、これに限定するものではなく、フリップチップボンディングにより配線板に実装されてもよい。この場合、撮像素子と配線板とは、複数のはんだボール等の複数の金属部材で接続される。   The image sensor 300 is arranged on the main surface 501I and connected to the wiring board 500I by wire bonding. The image sensor 300 is mounted on the wiring board 500I by wire bonding, but is not limited thereto, and may be mounted on the wiring board by flip chip bonding. In this case, the image sensor and the wiring board are connected by a plurality of metal members such as a plurality of solder balls.

図3に示すように、撮像素子300は、アナログ回路370を有する。アナログ回路370は、画素アレイ310と、画素アレイ310に電気的に接続されたアナロググラウンド配線330と、を有する。また、撮像素子300は、デジタル回路380を有する。デジタル回路380は、デジタルグラウンド配線350を有する。図13に示すように、配線板500Iは、グラウンドとなるグラウンド配線部570Iを有する。グラウンド配線部570Iは、第1グラウンド配線であるグラウンド配線571Iと、第2グラウンド配線であるグラウンド配線572Iとを含む。   As shown in FIG. 3, the image sensor 300 has an analog circuit 370. The analog circuit 370 includes the pixel array 310 and an analog ground line 330 electrically connected to the pixel array 310. Further, the imaging element 300 includes a digital circuit 380. The digital circuit 380 has a digital ground wiring 350. As shown in FIG. 13, the wiring board 500I has a ground wiring portion 570I serving as a ground. The ground wiring section 570I includes a ground wiring 571I as a first ground wiring and a ground wiring 572I as a second ground wiring.

グラウンド配線571Iは、複数のグラウンド電極531と接続されている。複数のグラウンド電極531は、導体層1Iに配置されている。図13には、複数のグラウンド電極531のうち、X方向に離間して配置された一対のグラウンド電極531,531を図示している。アナロググラウンド配線330は、複数のアナロググラウンド電極331と接続されている。図13には、複数のアナロググラウンド電極331のうち、X方向に離間して配置された一対のアナロググラウンド電極331,331を図示している。複数のアナロググラウンド電極331と複数のグラウンド電極531とは、複数のワイヤ611で電気的に接続されている。複数のワイヤ611は、図4の複数のワイヤ610に含まれる。図13には、複数のワイヤ611のうち、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611と、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611とを図示している。 The ground wiring 571I is connected to the plurality of ground electrodes 531. The plurality of ground electrodes 531 are arranged on the conductor layer 1I. 13, among the plurality of ground electrodes 531, are shown in the X direction to be spaced a pair of ground electrodes 531 1, 531 2. The analog ground wiring 330 is connected to the plurality of analog ground electrodes 331. FIG. 13 illustrates a pair of analog ground electrodes 331 1 and 331 2 that are spaced apart in the X direction among the plurality of analog ground electrodes 331. The plurality of analog ground electrodes 331 and the plurality of ground electrodes 531 are electrically connected by a plurality of wires 611. The plurality of wires 611 are included in the plurality of wires 610 of FIG. 13, among the plurality of wires 611, electrically connected to the wire 611 1 to electrically connect the analog ground electrode 331 1 and the ground electrode 531 1 and an analog ground electrode 331 2 and the ground electrode 531 2 It illustrates a wire 611 2.

撮像ユニット400Iを側面視したとき、即ち撮像ユニット400IをY方向に見たとき、撮像ユニット400Iには、撮像素子300と配線板500Iとに跨った、アナロググラウンドの閉ループL10が形成される。図13には、閉ループL10を二点鎖線で示す。   When the imaging unit 400I is viewed from the side, that is, when the imaging unit 400I is viewed in the Y direction, a closed loop L10 of an analog ground is formed in the imaging unit 400I over the imaging element 300 and the wiring board 500I. FIG. 13 shows the closed loop L10 by a two-dot chain line.

閉ループL10は、主に撮像素子300のアナロググラウンド配線330、及び配線板500Iのグラウンド配線571Iを含んでいる。詳細に説明すると、閉ループL10は、アナロググラウンド配線330、一対のアナロググラウンド電極331,331、一対のワイヤ611,611、一対のグラウンド電極531,531、及びグラウンド配線571Iを含んでいる。 The closed loop L10 mainly includes the analog ground wiring 330 of the image sensor 300 and the ground wiring 571I of the wiring board 500I. More specifically, the closed loop L10 includes an analog ground wire 330, a pair of analog ground electrodes 331 1 and 331 2 , a pair of wires 611 1 and 611 2 , a pair of ground electrodes 531 1 and 531 2 , and a ground wire 571I. In.

Y方向に見たときのアナロググラウンドの閉ループL10の面積をS10とする。グラウンド配線571Iは、配線板500IにおけるZ方向の中央C10よりも撮像素子300の側に配置されている。中央C10は、2つの主面501I,502I間の中央であり、図13中、一点鎖線で図示されている。グラウンド配線571Iの全体が配線板500IのZ方向の中央C10よりも撮像素子300の側に配置されているので、アナロググラウンドの閉ループL10の面積S10を小さくすることができる。閉ループL10に発生する誘導起電力は閉ループL10の面積S10に比例するため、面積S10を小さくすることで、閉ループL10に発生する誘導起電力を小さくすることができる。よって、アナロググラウンドの電位変動を小さくすることができ、これにより、撮像素子300の出力画像にパターンノイズが生じるのを防止することができる。即ち、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   The area of the closed loop L10 of the analog ground when viewed in the Y direction is defined as S10. The ground wiring 571I is disposed closer to the image sensor 300 than the center C10 in the Z direction of the wiring board 500I. The center C10 is a center between the two main surfaces 501I and 502I, and is shown by a dashed line in FIG. Since the entire ground wiring 571I is disposed closer to the image sensor 300 than the center C10 in the Z direction of the wiring board 500I, the area S10 of the closed loop L10 of the analog ground can be reduced. Since the induced electromotive force generated in the closed loop L10 is proportional to the area S10 of the closed loop L10, the induced electromotive force generated in the closed loop L10 can be reduced by reducing the area S10. Therefore, the fluctuation in the potential of the analog ground can be reduced, and thereby, it is possible to prevent the pattern noise from being generated in the output image of the image sensor 300. That is, disturbance of the image generated by the image sensor 300 can be suppressed, and the quality of the generated image is improved.

第7実施形態では、グラウンド配線571Iは、第1導体パターンである1つの導体パターン505Iのみで構成されている。導体パターン505Iは、配線板500Iにおいて撮像素子300が実装される側の表層である導体層1Iに配置されている。グラウンド電極531は、導体パターン505Iと一体に形成されている。導体パターン505Iが導体層1Iに配置されているので、閉ループL10の面積S10を極力小さくすることができ、撮像素子300により生成される画像が乱れるのを効果的に抑制することができ、生成される画像の品質が更に向上する。   In the seventh embodiment, the ground wiring 571I includes only one conductor pattern 505I that is the first conductor pattern. The conductor pattern 505I is disposed on the conductor layer 1I, which is the surface layer on the side on which the image sensor 300 is mounted on the wiring board 500I. The ground electrode 531 is formed integrally with the conductor pattern 505I. Since the conductor pattern 505I is disposed on the conductor layer 1I, the area S10 of the closed loop L10 can be reduced as much as possible, and the image generated by the imaging element 300 can be effectively suppressed from being disturbed, and Image quality is further improved.

グラウンド配線572Iは、互いに間隔をあけて配置された複数の第2導体パターンである複数の導体パターン506Iと、複数の第3ヴィア導体である複数のヴィア導体508Iとを有する。導体パターン506Iは、導体層2I〜8Iに配置されている。複数の導体パターン506Iは、複数のヴィア導体508Iで電気的に接続されている。   The ground wiring 572I has a plurality of conductor patterns 506I, which are a plurality of second conductor patterns, and a plurality of via conductors 508I, which are a plurality of third via conductors. The conductor pattern 506I is arranged on the conductor layers 2I to 8I. The plurality of conductor patterns 506I are electrically connected by the plurality of via conductors 508I.

撮像素子300のアナログ回路のグラウンドとデジタル回路のグラウンドは、共通化するのが好ましく、配線板500Iにおいて、グラウンド配線571Iとグラウンド配線572Iとは電気的に接続されている。グラウンド配線571Iは、グラウンド配線572Iより撮像素子300の側に配置されている。第7実施形態では、グラウンド配線571Iとグラウンド配線572Iとは、複数の第1ヴィア導体である複数のヴィア導体511Iのみで電気的に接続されている。つまり、アナロググラウンドとデジタルグラウンドとが複数のヴィア導体511Iのみで接続されている。図13において、ヴィア導体511Iを、グラウンド配線571I,572Iとは異なるハッチングで示す。   It is preferable that the ground of the analog circuit and the ground of the digital circuit of the imaging element 300 be common, and the ground wiring 571I and the ground wiring 572I are electrically connected on the wiring board 500I. The ground wiring 571I is arranged closer to the image sensor 300 than the ground wiring 572I. In the seventh embodiment, the ground wiring 571I and the ground wiring 572I are electrically connected only by the plurality of via conductors 511I, which are the plurality of first via conductors. That is, the analog ground and the digital ground are connected only by the plurality of via conductors 511I. In FIG. 13, via conductors 511I are indicated by hatching different from ground wirings 571I and 572I.

グラウンド配線571Iは、撮像素子300のアナロググラウンド配線330に電気的に接続されており、グラウンド配線572Iは、撮像素子300のデジタルグラウンド配線350(図3)に電気的に接続されている。そして、グラウンド配線571Iとグラウンド配線572Iとは、複数のヴィア導体511Iのみで電気的に接続されている。このように、撮像素子300のアナログ回路とデジタル回路とのグラウンドを、配線板500Iで共通化している。   The ground line 571I is electrically connected to the analog ground line 330 of the image sensor 300, and the ground line 572I is electrically connected to the digital ground line 350 (FIG. 3) of the image sensor 300. The ground wiring 571I and the ground wiring 572I are electrically connected only by the plurality of via conductors 511I. As described above, the ground of the analog circuit and the ground of the digital circuit of the image sensor 300 is shared by the wiring board 500I.

ここで、図14に示すように、複数のヴィア導体511Iのうち最も離間した2つのヴィア導体511I,511Iの距離をD1とする。距離D1は、ヴィア導体511Iにおいてヴィア導体511Iと対向する側とは反対側の部分と、ヴィア導体511Iにおいてヴィア導体511Iと対向する側とは反対側の部分との直線距離である。 Here, as shown in FIG. 14, the distance between the two via conductors 511I 1 and 511I 2 which are the most distant from the plurality of via conductors 511I is D1. The distance D1 is, the side facing the via conductors 511i 2 in the via conductor 511i 1 is a linear distance between the opposite side portions and opposite side portions, the side facing the via conductors 511i 1 in the via conductor 511i 2 .

上記第5実施形態と同様、図11(b)に示すように、撮像素子300をZ方向に見たとき、即ち平面視したときの撮像素子300の第1辺である長辺300Xの長さをX1、長辺に交差する第2辺である短辺300Yの長さをY1とする。第5実施形態で説明したように、複数のヴィア導体511Iのうち、最も離間する2つのヴィア導体511I,511Iの距離D1が以下の式を満たすように配置されていればよい。

Figure 2020048190
第7実施形態では、図14に示すように、3行3列に配置された9つのヴィア導体511Iがあるため、これら9つのヴィア導体511Iのうち対角に位置する2つのヴィア導体511I,511Iの距離D1が、上記の式を満たせばよい。 As in the fifth embodiment, as shown in FIG. 11B, when the image sensor 300 is viewed in the Z direction, that is, the length of the long side 300X that is the first side of the image sensor 300 when viewed in a plan view. Is X1, and the length of the short side 300Y which is the second side intersecting the long side is Y1. As described in the fifth embodiment, among the plurality of via conductors 511I, it is only necessary that the two via conductors 511I 1 and 511I 2 be arranged so that the distance D1 satisfies the following expression.
Figure 2020048190
In the seventh embodiment, as shown in FIG. 14, since there are nine via conductors 511I arranged in three rows and three columns, of the nine via conductors 511I, two via conductors 511I 1 ,. distance D1 511i 2 may satisfy the above equation.

距離D1が上記の式を満たせば複数のヴィア導体511Iが狭い範囲に配置されていることになる。複数のヴィア導体511Iが狭い範囲に配置されたことにより、見かけ上、閉ループL10よりも大きな閉ループが形成されているとしても、大きな閉ループを流れる誘導電流は、閉ループL10を流れる誘導電流よりも極めて少ない。よって、複数のヴィア導体511Iが狭い範囲に配置されているので、アナロググラウンドの閉ループは、閉ループL10と見做すことができる。   If the distance D1 satisfies the above expression, the plurality of via conductors 511I are arranged in a narrow range. Since the plurality of via conductors 511I are arranged in a narrow range, an induced current flowing through the large closed loop is extremely smaller than an induced current flowing through the closed loop L10, even if an apparently larger closed loop is formed than the closed loop L10. . Therefore, since the plurality of via conductors 511I are arranged in a narrow range, the closed loop of the analog ground can be regarded as a closed loop L10.

また、距離D1は、以下の式を満たせば、複数のヴィア導体511Iはより狭い範囲に配置されていることになるので、より好ましい。

Figure 2020048190
If the distance D1 satisfies the following expression, the plurality of via conductors 511I are more preferably arranged in a narrower range.
Figure 2020048190

以上、第7実施形態によれば、グラウンド配線571I全体が、図13に示すように、中央C10よりも撮像素子300の側に配置されているので、閉ループL10の面積を小さくすることができる。閉ループL10の面積を小さくすることで、アナロググラウンドの電位変動を小さくすることができ、これにより、撮像素子300の出力画像にパターンノイズが生じるのを防止することができる。即ち、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   As described above, according to the seventh embodiment, since the entire ground wiring 571I is disposed closer to the image sensor 300 than the center C10 as shown in FIG. 13, the area of the closed loop L10 can be reduced. By reducing the area of the closed loop L10, the potential fluctuation of the analog ground can be reduced, and thereby, it is possible to prevent the pattern noise from being generated in the output image of the image sensor 300. That is, disturbance of the image generated by the image sensor 300 can be suppressed, and the quality of the generated image is improved.

ここで、グラウンド配線572Iにおける複数のヴィア導体508Iのうち、最も離間する2つのヴィア導体508I,508Iの距離をD3とする。距離D3は、ヴィア導体508Iにおいてヴィア導体508Iと対向する側とは反対側の部分と、ヴィア導体508Iにおいてヴィア導体508Iと対向する側とは反対側の部分との直線距離である。第7実施形態では、距離D1は、距離D3よりも狭い。これにより、複数のヴィア導体511Iは狭い範囲に配置されていることになるので、誘導電流は、複数のヴィア導体511Iを介した大きな閉ループよりも閉ループL10を流れやすくなる。したがって、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。 Here, of the plurality of via conductors 508I in the ground wiring 572I, the distance between the two via conductors 508I 1 and 508I 2 that are the farthest apart is D3. Distance D3 is the side facing the via conductors 508I 2 in the via conductor 508I 1 is a linear distance between the opposite side portions and opposite side portions, the side facing the via conductors 508I 1 in the via conductor 508I 2 . In the seventh embodiment, the distance D1 is smaller than the distance D3. Accordingly, the plurality of via conductors 511I are arranged in a narrow range, so that the induced current more easily flows through the closed loop L10 than the large closed loop via the plurality of via conductors 511I. Therefore, disturbance of the image generated by the image sensor 300 can be suppressed, and the quality of the generated image is improved.

第7実施形態では、複数のヴィア導体511Iは、図14に示すように、導体層2Iの導体パターン506Iに形成された1つの穴を通過して配置されている。そして、複数のヴィア導体511Iは、図13に示すように、導体層1Iの導体パターン505Iと、導体層3Iの導体パターン506Iとを電気的に接続している。   In the seventh embodiment, as shown in FIG. 14, the plurality of via conductors 511I are arranged so as to pass through one hole formed in the conductor pattern 506I of the conductor layer 2I. The plurality of via conductors 511I electrically connect the conductor pattern 505I of the conductor layer 1I and the conductor pattern 506I of the conductor layer 3I, as shown in FIG.

図13の配線板500Iは、図14に示すように、導体層2Iの導体パターン506Iと非接触状態で、導体パターン506Iに形成された開口に配置された導体パターン512Iを有する。導体パターン512Iは、第3導体パターンの一例である。導体パターン512Iは、導体層2Iに配置され、複数のヴィア導体511Iを連結している。これにより、複数のヴィア導体511IにおけるZ方向の中間部分が、導体パターン512Iによって電気的に接続されている。   As shown in FIG. 14, the wiring board 500I of FIG. 13 has a conductor pattern 512I arranged in an opening formed in the conductor pattern 506I in a non-contact state with the conductor pattern 506I of the conductor layer 2I. The conductor pattern 512I is an example of a third conductor pattern. The conductor pattern 512I is arranged on the conductor layer 2I and connects the plurality of via conductors 511I. As a result, intermediate portions of the plurality of via conductors 511I in the Z direction are electrically connected by the conductor patterns 512I.

第7実施形態では、複数のヴィア導体511Iは、導体層2Iの導体パターン506Iを貫通して配置され、導体層1Iの導体パターン505Iと、導体層3Iの導体パターン506Iとを電気的に接続している。   In the seventh embodiment, the plurality of via conductors 511I are arranged to penetrate the conductor pattern 506I of the conductor layer 2I, and electrically connect the conductor pattern 505I of the conductor layer 1I and the conductor pattern 506I of the conductor layer 3I. ing.

複数のヴィア導体511Iは、Z方向に見て、少なくとも導体層1Iの導体パターン505Iの中心及び端部、第7実施形態では導体層1Iの導体パターン505I及び導体層3Iの導体パターン506Iの中心及び端部を避けて配置されている。これにより、撮像素子300により生成される画像が乱れるのを効果的に抑制することができ、生成される画像の品質が更に向上する。   The plurality of via conductors 511I are at least the center and end of the conductor pattern 505I of the conductor layer 1I when viewed in the Z direction, and in the seventh embodiment, the center of the conductor pattern 505I of the conductor layer 1I and the center of the conductor pattern 506I of the conductor layer 3I. It is arranged avoiding the end. Thereby, it is possible to effectively suppress the image generated by the imaging element 300 from being disturbed, and the quality of the generated image is further improved.

なお、第7実施形態におけるグラウンド配線571Iを、第6実施形態において説明した図12のグラウンド配線571Hと同様に構成してもよい。その際、第6実施形態と同様、距離D1は、図12の距離D2よりも狭ければよい。   Note that the ground wiring 571I in the seventh embodiment may be configured similarly to the ground wiring 571H of FIG. 12 described in the sixth embodiment. At this time, as in the sixth embodiment, the distance D1 may be smaller than the distance D2 in FIG.

[第8実施形態]
第8実施形態に係る撮像ユニットについて説明する。第8実施形態では、第2グラウンド配線の導体パターンが、いずれかの導体層において複数配置される場合について説明する。図15は、第8実施形態に係る撮像ユニット400Eの断面図である。図16は、第8実施形態に係る配線板の第2導体層及び第3導体層の平面図である。図15には、図16に示すA−A線に沿う撮像ユニット400Eの断面を側面視した模式図を図示している。なお、第8実施形態の撮像ユニット400Eにおいて、第1実施形態の撮像ユニット400と同じ構成要素については同一符号を付して説明を省略する。
[Eighth Embodiment]
An imaging unit according to the eighth embodiment will be described. In the eighth embodiment, a case where a plurality of conductor patterns of the second ground wiring are arranged in any one of the conductor layers will be described. FIG. 15 is a sectional view of an imaging unit 400E according to the eighth embodiment. FIG. 16 is a plan view of a second conductor layer and a third conductor layer of the wiring board according to the eighth embodiment. FIG. 15 is a schematic diagram illustrating a side view of a cross section of the imaging unit 400E along the line AA illustrated in FIG. Note that in the imaging unit 400E of the eighth embodiment, the same components as those of the imaging unit 400 of the first embodiment are given the same reference numerals, and descriptions thereof will be omitted.

図15に示すように、撮像ユニット400Eは、撮像素子300、配線板500E、枠602、及びカバーガラス603を有する。配線板500Eは、第8実施形態ではプリント配線板である。配線板500Eは、導体部分と、絶縁体部分とを有している。導体部分は、導電性を有する金属材料、例えば銅又は金で構成されている。絶縁体部分は、電気絶縁性を有する絶縁材料、例えばエポキシ樹脂で構成されている。   As shown in FIG. 15, the imaging unit 400E includes an imaging element 300, a wiring board 500E, a frame 602, and a cover glass 603. The wiring board 500E is a printed wiring board in the eighth embodiment. Wiring board 500E has a conductor portion and an insulator portion. The conductor portion is made of a conductive metal material, for example, copper or gold. The insulator portion is made of an insulating material having electrical insulation properties, for example, an epoxy resin.

配線板500Eは、配線板500Eの厚み方向であるZ方向に互いに間隔をあけて配置された、複数、例えば8つの導体層1E〜8Eを含む積層基板である。導体層1E〜8Eのうち隣接する2つの導体層の間には、絶縁体層が配置されている。各導体層1E〜8Eには、導体パターンが配置されている。配線板500Eは、2つの主面501E,502Eを有する。撮像素子300は、配線板500Eにおいて、導体層1Eの側の主面501Eに実装されている。   The wiring board 500E is a laminated board including a plurality of, for example, eight conductor layers 1E to 8E arranged at intervals in the Z direction which is the thickness direction of the wiring board 500E. An insulator layer is arranged between two adjacent conductor layers among the conductor layers 1E to 8E. A conductor pattern is arranged on each of the conductor layers 1E to 8E. Wiring board 500E has two main surfaces 501E and 502E. The imaging element 300 is mounted on the main surface 501E of the wiring board 500E on the side of the conductor layer 1E.

複数の導体層1E〜8Eは、撮像素子300の側から導体層1E、導体層2E、導体層3E、導体層4E、導体層5E、導体層6E、導体層7E、導体層8Eの順に積層して配置されている。導体層1E,8Eは表層、即ち外層であり、導体層2E〜7Eは内層である。導体層8Eの側の主面502Eには、キャパシタなどの回路部品601が実装されている。なお、導体層の層数は8に限定するものではなく、2以上であればよい。ただし、配線の配置などを考慮すると、導体層の層数は3以上が好ましく、4以上がより好ましい。また、導体層1E,8E上に不図示のソルダーレジストが設けられていてもよい。   The plurality of conductor layers 1E to 8E are laminated in the order of the conductor layer 1E, the conductor layer 2E, the conductor layer 3E, the conductor layer 4E, the conductor layer 5E, the conductor layer 6E, the conductor layer 7E, and the conductor layer 8E from the imaging element 300 side. It is arranged. The conductor layers 1E and 8E are surface layers, that is, outer layers, and the conductor layers 2E to 7E are inner layers. A circuit component 601 such as a capacitor is mounted on the main surface 502E on the side of the conductor layer 8E. The number of conductor layers is not limited to eight, but may be two or more. However, considering the arrangement of the wiring, the number of conductor layers is preferably 3 or more, more preferably 4 or more. Further, a solder resist (not shown) may be provided on the conductor layers 1E and 8E.

撮像素子300は、主面501E上に配置され、ワイヤボンディングにより配線板500Eに接続されている。なお、撮像素子300は、配線板500Eにワイヤボンディングにより実装されるが、これに限定するものではなく、フリップチップボンディングにより配線板に実装されてもよい。この場合、撮像素子と配線板とは、複数のはんだボール等の複数の金属部材で接続される。   The imaging element 300 is arranged on the main surface 501E and is connected to the wiring board 500E by wire bonding. The image sensor 300 is mounted on the wiring board 500E by wire bonding, but is not limited to this, and may be mounted on the wiring board by flip chip bonding. In this case, the image sensor and the wiring board are connected by a plurality of metal members such as a plurality of solder balls.

図3に示すように、撮像素子300は、アナログ回路370を有する。アナログ回路370は、画素アレイ310と、画素アレイ310に電気的に接続されたアナロググラウンド配線330と、を有する。また、撮像素子300は、デジタル回路380を有する。デジタル回路380は、デジタルグラウンド配線350を有する。図15に示すように、配線板500Eは、グラウンドとなるグラウンド配線部570Eを有する。グラウンド配線部570Eは、第1グラウンド配線であるグラウンド配線571Eと、第2グラウンド配線であるグラウンド配線572Eとを含む。   As shown in FIG. 3, the image sensor 300 has an analog circuit 370. The analog circuit 370 includes the pixel array 310 and an analog ground line 330 electrically connected to the pixel array 310. Further, the imaging element 300 includes a digital circuit 380. The digital circuit 380 has a digital ground wiring 350. As shown in FIG. 15, the wiring board 500E has a ground wiring portion 570E serving as a ground. The ground wiring section 570E includes a ground wiring 571E as a first ground wiring and a ground wiring 572E as a second ground wiring.

グラウンド配線571Eは、複数のグラウンド電極531と接続されている。複数のグラウンド電極531は、導体層1Eに配置されている。図15には、複数のグラウンド電極531のうち、X方向に離間して配置された一対のグラウンド電極531,531を図示している。アナロググラウンド配線330は、複数のアナロググラウンド電極331と接続されている。図15には、複数のアナロググラウンド電極331のうち、X方向に離間して配置された一対のアナロググラウンド電極331,331を図示している。複数のアナロググラウンド電極331と複数のグラウンド電極531とは、複数のワイヤ611で電気的に接続されている。複数のワイヤ611は、図4の複数のワイヤ610に含まれる。図15には、複数のワイヤ611のうち、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611と、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611とを図示している。 The ground wiring 571E is connected to the plurality of ground electrodes 531. The plurality of ground electrodes 531 are arranged on the conductor layer 1E. The Figure 15, among the plurality of ground electrodes 531, are shown in the X direction to be spaced a pair of ground electrodes 531 1, 531 2. The analog ground wiring 330 is connected to the plurality of analog ground electrodes 331. FIG. 15 illustrates a pair of analog ground electrodes 331 1 and 331 2 that are spaced apart in the X direction among the plurality of analog ground electrodes 331. The plurality of analog ground electrodes 331 and the plurality of ground electrodes 531 are electrically connected by a plurality of wires 611. The plurality of wires 611 are included in the plurality of wires 610 of FIG. The Figure 15, among the plurality of wires 611, electrically connected to the wire 611 1 to electrically connect the analog ground electrode 331 1 and the ground electrode 531 1 and an analog ground electrode 331 2 and the ground electrode 531 2 It illustrates a wire 611 2.

撮像ユニット400Eを側面視したとき、即ち撮像ユニット400EをY方向に見たとき、撮像ユニット400Eには、撮像素子300と配線板500Eとに跨った、アナロググラウンドの閉ループL6が形成される。図15には、閉ループL6を二点鎖線で示す。   When the imaging unit 400E is viewed from the side, that is, when the imaging unit 400E is viewed in the Y direction, a closed loop L6 of an analog ground is formed in the imaging unit 400E over the imaging element 300 and the wiring board 500E. FIG. 15 shows the closed loop L6 by a two-dot chain line.

閉ループL6は、主に撮像素子300のアナロググラウンド配線330、及び配線板500Eのグラウンド配線571Eを含んでいる。詳細に説明すると、閉ループL6は、アナロググラウンド配線330、一対のアナロググラウンド電極331,331、一対のワイヤ611,611、一対のグラウンド電極531,531、及びグラウンド配線571Eを含んでいる。 The closed loop L6 mainly includes the analog ground wiring 330 of the image sensor 300 and the ground wiring 571E of the wiring board 500E. More specifically, the closed loop L6 includes an analog ground wire 330, a pair of analog ground electrodes 331 1 and 331 2 , a pair of wires 611 1 and 611 2 , a pair of ground electrodes 531 1 and 531 2 , and a ground wire 571E. In.

グラウンド配線572Eは、Y方向に見て、グラウンド配線571E以外の部分、即ちアナロググラウンドの閉ループL6の形成に寄与しない部分である。例えば、グラウンド配線572Eは、Y方向に見て、撮像素子300のデジタルグラウンド配線350(図3)と共にデジタルグラウンドの閉ループを形成する部分と、いずれの閉ループの形成にも寄与しない部分とを含む。   The ground line 572E is a portion other than the ground line 571E as viewed in the Y direction, that is, a portion that does not contribute to the formation of the closed loop L6 of the analog ground. For example, the ground wiring 572E includes a part that forms a closed loop of digital ground together with the digital ground wiring 350 (FIG. 3) of the image sensor 300 when viewed in the Y direction, and a part that does not contribute to the formation of any closed loop.

ここで、Y方向に見たときのアナロググラウンドの閉ループL6の面積、即ち図15の二点鎖線で囲まれた部分の面積をS6とする。グラウンド配線571Eは、配線板500EにおけるZ方向の中央C6よりも撮像素子300の側に配置されている。中央C6は、2つの主面501E,502E間の中央であり、図15中、一点鎖線で図示されている。グラウンド配線571Eの全体が配線板500EのZ方向の中央C6よりも撮像素子300の側に配置されているので、アナロググラウンドの閉ループL6の面積S6を小さくすることができる。閉ループL6に発生する誘導起電力は閉ループL6の面積S6に比例するため、面積S6を小さくすることで、閉ループL6に発生する誘導起電力を小さくすることができる。よって、アナロググラウンドの電位変動を小さくすることができ、これにより、撮像素子300の出力画像にパターンノイズが生じるのを防止することができる。即ち、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   Here, the area of the closed loop L6 of the analog ground when viewed in the Y direction, that is, the area of the portion surrounded by the two-dot chain line in FIG. 15 is defined as S6. The ground wiring 571E is disposed closer to the image sensor 300 than the center C6 of the wiring board 500E in the Z direction. The center C6 is the center between the two main surfaces 501E and 502E, and is shown by a dashed line in FIG. Since the entire ground wiring 571E is disposed closer to the image sensor 300 than the center C6 in the Z direction of the wiring board 500E, the area S6 of the closed loop L6 of the analog ground can be reduced. Since the induced electromotive force generated in the closed loop L6 is proportional to the area S6 of the closed loop L6, the induced electromotive force generated in the closed loop L6 can be reduced by reducing the area S6. Therefore, the fluctuation in the potential of the analog ground can be reduced, and thereby, it is possible to prevent the pattern noise from being generated in the output image of the image sensor 300. That is, disturbance of the image generated by the image sensor 300 can be suppressed, and the quality of the generated image is improved.

グラウンド配線571Eは、第1導体パターンである1つの導体パターン505Eのみで構成されている。導体パターン505Eは、配線板500Eにおいて撮像素子300が実装される側の表層である導体層1Eに配置されている。グラウンド電極531は、導体パターン505Eと一体に形成されている。導体パターン505Eが導体層1Eに配置されているので、閉ループL6の面積S6を極力小さくすることができ、撮像素子300により生成される画像が乱れるのを効果的に抑制することができ、生成される画像の品質が更に向上する。   The ground wiring 571E includes only one conductor pattern 505E that is the first conductor pattern. The conductor pattern 505E is arranged on the conductor layer 1E, which is the surface layer on the side on which the imaging element 300 is mounted on the wiring board 500E. The ground electrode 531 is formed integrally with the conductor pattern 505E. Since the conductor pattern 505E is arranged on the conductor layer 1E, the area S6 of the closed loop L6 can be minimized, and the image generated by the imaging element 300 can be effectively suppressed from being disturbed. Image quality is further improved.

撮像素子300のアナログ回路のグラウンドとデジタル回路のグラウンドは、共通化するのが好ましく、配線板500Eにおいて、グラウンド配線571Eとグラウンド配線572Eとは電気的に接続されている。グラウンド配線571Eは、グラウンド配線572Eよりも撮像素子300の側に配置されている。アナロググラウンドの閉ループがグラウンド配線572Eにまで広がらないように、グラウンド配線571Eとグラウンド配線572Eとは、1箇所に配置された第1ヴィア導体である1つのヴィア導体511Eのみで電気的に接続されている。つまり、アナロググラウンドとデジタルグラウンドとがヴィア導体511Eのみで接続されている。図15において、ヴィア導体511Eを、グラウンド配線571E,572Eとは異なるハッチングで示す。   It is preferable that the ground of the analog circuit and the ground of the digital circuit of the imaging element 300 be common, and the ground wiring 571E and the ground wiring 572E are electrically connected on the wiring board 500E. The ground wiring 571E is disposed closer to the image sensor 300 than the ground wiring 572E. The ground wiring 571E and the ground wiring 572E are electrically connected by only one via conductor 511E that is a first via conductor arranged at one place so that the closed loop of the analog ground does not spread to the ground wiring 572E. I have. That is, the analog ground and the digital ground are connected only by the via conductor 511E. In FIG. 15, via conductors 511E are indicated by hatching different from ground wirings 571E and 572E.

グラウンド配線571Eは、撮像素子300のアナロググラウンド配線330に電気的に接続されており、グラウンド配線572Eは、撮像素子300のデジタルグラウンド配線350(図3)に電気的に接続されている。そして、グラウンド配線571Eとグラウンド配線572Eとは、1つのヴィア導体511Eのみで電気的に接続されている。グラウンド配線571Eとグラウンド配線572Eとが1つのヴィア導体511Eのみで電気的に接続されているので、アナロググラウンドの閉ループL6は、グラウンド配線572Eにまで広がらず、面積S6を小さくすることができる。これにより、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   The ground line 571E is electrically connected to the analog ground line 330 of the image sensor 300, and the ground line 572E is electrically connected to the digital ground line 350 (FIG. 3) of the image sensor 300. Further, the ground wiring 571E and the ground wiring 572E are electrically connected by only one via conductor 511E. Since the ground wiring 571E and the ground wiring 572E are electrically connected by only one via conductor 511E, the closed loop L6 of the analog ground does not extend to the ground wiring 572E, and the area S6 can be reduced. Accordingly, it is possible to suppress the image generated by the image sensor 300 from being disturbed, and the quality of the generated image is improved.

ヴィア導体511Eは、Z方向に見て、少なくとも導体層1Eの導体パターン505Eの中心及び端部を避けて配置されている。これにより、撮像素子300により生成される画像が乱れるのを効果的に抑制することができ、生成される画像の品質が更に向上する。   The via conductor 511E is disposed so as to avoid at least the center and the end of the conductor pattern 505E of the conductor layer 1E when viewed in the Z direction. Thereby, it is possible to effectively suppress the image generated by the imaging element 300 from being disturbed, and the quality of the generated image is further improved.

グラウンド配線572Eは、互いに間隔をあけて配置された複数の第2導体パターンである複数の導体パターン506Eと、複数の第3ヴィア導体である複数のヴィア導体508Eとを有する。導体パターン506Eは、導体層2E〜8Eに配置されている。複数の導体パターン506Eは、複数のヴィア導体508Eで電気的に接続されている。   The ground wiring 572E has a plurality of conductor patterns 506E, which are a plurality of second conductor patterns, spaced apart from each other, and a plurality of via conductors 508E, which are a plurality of third via conductors. The conductor pattern 506E is arranged on the conductor layers 2E to 8E. The plurality of conductor patterns 506E are electrically connected by the plurality of via conductors 508E.

導体層2E,3Eの各々において、複数、図16では2つの導体パターン506Eが配置され、導体層4E〜8Eの各々において、ベタパターンである1つの導体パターン506Eが配置されている。即ち、図16に示すように、各導体層2E,3Eにおいて、2つの導体パターン506E同士が繋がっていない。そのため、各導体層2E,3Eにおける2つの導体パターン506Eは、複数のヴィア導体508Eと、他の導体層4E〜8Eに配置された導体パターン506Eとで電気的に接続されている。このように、グラウンド配線572Eに含まれる複数の導体パターン506Eは、複数のヴィア導体508Eで電気的に接続されていればよく、各導体層に配置される導体パターン506Eの数は、単数に限定するものではなく、複数存在していてもよい。   In each of the conductor layers 2E and 3E, a plurality of conductor patterns 506E in FIG. 16 are arranged, and in each of the conductor layers 4E to 8E, one conductor pattern 506E which is a solid pattern is arranged. That is, as shown in FIG. 16, in each of the conductor layers 2E and 3E, the two conductor patterns 506E are not connected to each other. Therefore, the two conductor patterns 506E in each of the conductor layers 2E and 3E are electrically connected to the plurality of via conductors 508E and the conductor patterns 506E arranged in the other conductor layers 4E to 8E. As described above, the plurality of conductor patterns 506E included in the ground wiring 572E only need to be electrically connected by the plurality of via conductors 508E, and the number of conductor patterns 506E arranged in each conductor layer is limited to one. However, there may be more than one.

[第9実施形態]
第9実施形態に係る撮像ユニットについて説明する。図17は、第9実施形態に係る撮像ユニット400Fの断面図である。図18は、第9実施形態に係る配線板の第2導体層の平面図である。図17には、図18に示すA−A線に沿う撮像ユニット400Fの断面を側面視した模式図を図示している。なお、第9実施形態の撮像ユニット400Fにおいて、第1実施形態の撮像ユニット400と同じ構成要素については同一符号を付して説明を省略する。
[Ninth embodiment]
An imaging unit according to a ninth embodiment will be described. FIG. 17 is a sectional view of an imaging unit 400F according to the ninth embodiment. FIG. 18 is a plan view of a second conductor layer of the wiring board according to the ninth embodiment. FIG. 17 is a schematic diagram illustrating a cross-sectional side view of the imaging unit 400F along the line AA illustrated in FIG. Note that, in the imaging unit 400F of the ninth embodiment, the same components as those of the imaging unit 400 of the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.

図17に示すように、撮像ユニット400Fは、撮像素子300、配線板500F、枠602、及びカバーガラス603を有する。配線板500Fは、第9実施形態ではプリント配線板である。配線板500Fは、導体部分と、絶縁体部分とを有している。導体部分は、導電性を有する金属材料、例えば銅又は金で構成されている。絶縁体部分は、電気絶縁性を有する絶縁材料、例えばエポキシ樹脂で構成されている。   As shown in FIG. 17, the imaging unit 400F includes an imaging element 300, a wiring board 500F, a frame 602, and a cover glass 603. The wiring board 500F is a printed wiring board in the ninth embodiment. Wiring board 500F has a conductor portion and an insulator portion. The conductor portion is made of a conductive metal material, for example, copper or gold. The insulator portion is made of an insulating material having electrical insulation properties, for example, an epoxy resin.

配線板500Fは、配線板500Fの厚み方向であるZ方向に互いに間隔をあけて配置された、複数、例えば8つの導体層1F〜8Fを含む積層基板である。導体層1F〜8Fのうち隣接する2つの導体層の間には、絶縁体層が配置されている。各導体層1F〜8Fには、導体パターンが配置されている。配線板500Fは、2つの主面501F,502Fを有する。撮像素子300は、配線板500Fにおいて、導体層1Fの側の主面501Fに実装されている。   The wiring board 500F is a laminated substrate including a plurality of, for example, eight conductor layers 1F to 8F arranged at intervals in the Z direction which is the thickness direction of the wiring board 500F. An insulator layer is arranged between two adjacent conductor layers among the conductor layers 1F to 8F. A conductor pattern is arranged on each of the conductor layers 1F to 8F. Wiring board 500F has two main surfaces 501F and 502F. The imaging element 300 is mounted on the main surface 501F on the conductor layer 1F side in the wiring board 500F.

複数の導体層1F〜8Fは、撮像素子300の側から導体層1F、導体層2F、導体層3F、導体層4F、導体層5F、導体層6F、導体層7F、導体層8Fの順に積層して配置されている。導体層1F,8Fは表層、即ち外層であり、導体層2F〜7Fは内層である。導体層8Fの側の主面502Fには、キャパシタなどの回路部品601が実装されている。なお、導体層の層数は8に限定するものではなく、2以上であればよい。ただし、配線の配置などを考慮すると、導体層の層数は3以上が好ましく、4以上がより好ましい。また、導体層1F,8F上に不図示のソルダーレジストが設けられていてもよい。   The plurality of conductor layers 1F to 8F are laminated in the order of the conductor layer 1F, the conductor layer 2F, the conductor layer 3F, the conductor layer 4F, the conductor layer 5F, the conductor layer 6F, the conductor layer 7F, and the conductor layer 8F from the imaging element 300 side. It is arranged. The conductor layers 1F and 8F are surface layers, that is, outer layers, and the conductor layers 2F to 7F are inner layers. A circuit component 601 such as a capacitor is mounted on the main surface 502F on the conductor layer 8F side. The number of conductor layers is not limited to eight, but may be two or more. However, considering the arrangement of the wiring, the number of conductor layers is preferably 3 or more, more preferably 4 or more. Further, a solder resist (not shown) may be provided on the conductor layers 1F and 8F.

撮像素子300は、主面501F上に配置され、ワイヤボンディングにより配線板500Fに接続されている。なお、撮像素子300は、配線板500Fにワイヤボンディングにより実装されるが、これに限定するものではなく、フリップチップボンディングにより配線板に実装されてもよい。この場合、撮像素子と配線板とは、複数のはんだボール等の複数の金属部材で接続される。   The image sensor 300 is arranged on the main surface 501F, and is connected to the wiring board 500F by wire bonding. The image sensor 300 is mounted on the wiring board 500F by wire bonding, but is not limited to this, and may be mounted on the wiring board by flip chip bonding. In this case, the image sensor and the wiring board are connected by a plurality of metal members such as a plurality of solder balls.

図3に示すように、撮像素子300は、アナログ回路370を有する。アナログ回路370は、画素アレイ310と、画素アレイ310に電気的に接続されたアナロググラウンド配線330と、を有する。また、撮像素子300は、デジタル回路380を有する。デジタル回路380は、デジタルグラウンド配線350を有する。図17に示すように、配線板500Fは、グラウンドとなるグラウンド配線部570Fを有する。グラウンド配線部570Fは、第1グラウンド配線であるグラウンド配線571Fと、第2グラウンド配線であるグラウンド配線572Fとを含む。   As shown in FIG. 3, the image sensor 300 has an analog circuit 370. The analog circuit 370 includes the pixel array 310 and an analog ground line 330 electrically connected to the pixel array 310. Further, the imaging element 300 includes a digital circuit 380. The digital circuit 380 has a digital ground wiring 350. As shown in FIG. 17, the wiring board 500F has a ground wiring portion 570F serving as a ground. The ground wiring section 570F includes a ground wiring 571F as a first ground wiring and a ground wiring 572F as a second ground wiring.

グラウンド配線571Fは、複数のグラウンド電極531と接続されている。複数のグラウンド電極531は、導体層1Fに配置されている。図17には、複数のグラウンド電極531のうち、X方向に離間して配置された一対のグラウンド電極531,531を図示している。アナロググラウンド配線330は、複数のアナロググラウンド電極331と接続されている。図17には、複数のアナロググラウンド電極331のうち、X方向に離間して配置された一対のアナロググラウンド電極331,331を図示している。複数のアナロググラウンド電極331と複数のグラウンド電極531とは、複数のワイヤ611で電気的に接続されている。複数のワイヤ611は、図4の複数のワイヤ610に含まれる。図17には、複数のワイヤ611のうち、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611と、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611とを図示している。 The ground wiring 571F is connected to the plurality of ground electrodes 531. The plurality of ground electrodes 531 are arranged on the conductor layer 1F. 17, among the plurality of ground electrodes 531, are shown in the X direction to be spaced a pair of ground electrodes 531 1, 531 2. The analog ground wiring 330 is connected to the plurality of analog ground electrodes 331. FIG. 17 illustrates a pair of analog ground electrodes 331 1 and 331 2 that are spaced apart in the X direction among the plurality of analog ground electrodes 331. The plurality of analog ground electrodes 331 and the plurality of ground electrodes 531 are electrically connected by a plurality of wires 611. The plurality of wires 611 are included in the plurality of wires 610 of FIG. 17, among the plurality of wires 611, electrically connected to the wire 611 1 to electrically connect the analog ground electrode 331 1 and the ground electrode 531 1 and an analog ground electrode 331 2 and the ground electrode 531 2 It illustrates a wire 611 2.

撮像ユニット400Fを側面視したとき、即ち撮像ユニット400FをY方向に見たとき、撮像ユニット400Fには、撮像素子300と配線板500Fとに跨った、アナロググラウンドの閉ループL7が形成される。図17には、閉ループL7を二点鎖線で示す。   When the imaging unit 400F is viewed from the side, that is, when the imaging unit 400F is viewed in the Y direction, a closed loop L7 of an analog ground is formed in the imaging unit 400F, straddling the imaging element 300 and the wiring board 500F. FIG. 17 shows the closed loop L7 by a two-dot chain line.

閉ループL7は、主に撮像素子300のアナロググラウンド配線330、及び配線板500Fのグラウンド配線571Fを含んでいる。詳細に説明すると、閉ループL7は、アナロググラウンド配線330、一対のアナロググラウンド電極331,331、一対のワイヤ611,611、一対のグラウンド電極531,531、及びグラウンド配線571Fを含んでいる。 The closed loop L7 mainly includes the analog ground wiring 330 of the image sensor 300 and the ground wiring 571F of the wiring board 500F. More specifically, the closed loop L7 includes an analog ground wiring 330, a pair of analog ground electrodes 331 1 and 331 2 , a pair of wires 611 1 and 611 2 , a pair of ground electrodes 531 1 and 531 2 , and a ground wiring 571F. In.

グラウンド配線572Fは、Y方向に見て、グラウンド配線571F以外の部分、即ちアナロググラウンドの閉ループL7の形成に寄与しない部分である。例えば、グラウンド配線572Fは、Y方向に見て、撮像素子300のデジタルグラウンド配線350(図3)と共にデジタルグラウンドの閉ループを形成する部分と、いずれの閉ループの形成にも寄与しない部分とを含む。   The ground wiring 572F is a part other than the ground wiring 571F when viewed in the Y direction, that is, a part that does not contribute to the formation of the closed loop L7 of the analog ground. For example, the ground wiring 572F includes a part that forms a closed loop of digital ground together with the digital ground wiring 350 (FIG. 3) of the image sensor 300 when viewed in the Y direction, and a part that does not contribute to the formation of any closed loop.

ここで、Y方向に見たときのアナロググラウンドの閉ループL7の面積、即ち図17の二点鎖線で囲まれた部分の面積をS7とする。グラウンド配線571Fは、配線板500FにおけるZ方向の中央C7よりも撮像素子300の側に配置されている。中央C7は、2つの主面501F,502F間の中央であり、図17中、一点鎖線で図示されている。グラウンド配線571Fの全体が配線板500FのZ方向の中央C7よりも撮像素子300の側に配置されているので、アナロググラウンドの閉ループL7の面積S7を小さくすることができる。閉ループL7に発生する誘導起電力は閉ループL7の面積S7に比例するため、面積S7を小さくすることで、閉ループL7に発生する誘導起電力を小さくすることができる。よって、アナロググラウンドの電位変動を小さくすることができ、これにより、撮像素子300の出力画像にパターンノイズが生じるのを防止することができる。即ち、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   Here, the area of the closed loop L7 of the analog ground when viewed in the Y direction, that is, the area of the portion surrounded by the two-dot chain line in FIG. 17 is defined as S7. The ground wiring 571F is disposed closer to the image sensor 300 than the center C7 in the Z direction of the wiring board 500F. The center C7 is the center between the two main surfaces 501F and 502F, and is shown by a dashed line in FIG. Since the entire ground wiring 571F is disposed closer to the image sensor 300 than the center C7 in the Z direction of the wiring board 500F, the area S7 of the closed loop L7 of the analog ground can be reduced. Since the induced electromotive force generated in the closed loop L7 is proportional to the area S7 of the closed loop L7, the induced electromotive force generated in the closed loop L7 can be reduced by reducing the area S7. Therefore, the fluctuation in the potential of the analog ground can be reduced, and thereby, it is possible to prevent the pattern noise from being generated in the output image of the image sensor 300. That is, disturbance of the image generated by the image sensor 300 can be suppressed, and the quality of the generated image is improved.

グラウンド配線571Fは、第1導体パターンである1つの導体パターン505Fのみで構成されている。導体パターン505Fは、配線板500Fにおいて撮像素子300が実装される側の表層である導体層1Fに配置されている。グラウンド電極531は、導体パターン505Fと一体に形成されている。導体パターン505Fが導体層1Fに配置されているので、閉ループL7の面積S7を極力小さくすることができ、撮像素子300により生成される画像が乱れるのを効果的に抑制することができ、生成される画像の品質が更に向上する。   The ground wiring 571F includes only one conductor pattern 505F that is the first conductor pattern. The conductor pattern 505F is arranged on the conductor layer 1F, which is the surface layer on the side on which the imaging element 300 is mounted on the wiring board 500F. The ground electrode 531 is formed integrally with the conductor pattern 505F. Since the conductor pattern 505F is disposed on the conductor layer 1F, the area S7 of the closed loop L7 can be minimized, and the image generated by the imaging element 300 can be effectively suppressed from being disturbed. Image quality is further improved.

撮像素子300のアナログ回路のグラウンドとデジタル回路のグラウンドは、共通化するのが好ましく、配線板500Fにおいて、グラウンド配線571Fとグラウンド配線572Fとは電気的に接続されている。グラウンド配線571Fは、グラウンド配線572Fよりも撮像素子300の側に配置されている。アナロググラウンドの閉ループがグラウンド配線572Fにまで広がらないように、グラウンド配線571Fとグラウンド配線572Fとは、1箇所に配置された第1ヴィア導体である1つのヴィア導体511Fのみで電気的に接続されている。つまり、アナロググラウンドとデジタルグラウンドとがヴィア導体511Fのみで接続されている。図17において、ヴィア導体511Fを、グラウンド配線571F,572Fとは異なるハッチングで示す。   It is preferable that the ground of the analog circuit and the ground of the digital circuit of the imaging element 300 be common, and the ground wiring 571F and the ground wiring 572F are electrically connected on the wiring board 500F. The ground wiring 571F is disposed closer to the image sensor 300 than the ground wiring 572F. The ground wiring 571F and the ground wiring 572F are electrically connected by only one via conductor 511F which is a first via conductor arranged at one place so that the closed loop of the analog ground does not spread to the ground wiring 572F. I have. That is, the analog ground and the digital ground are connected only by the via conductor 511F. In FIG. 17, the via conductor 511F is indicated by hatching different from the ground wirings 571F and 572F.

グラウンド配線571Fは、撮像素子300のアナロググラウンド配線330に電気的に接続されており、グラウンド配線572Fは、撮像素子300のデジタルグラウンド配線350(図3)に電気的に接続されている。そして、グラウンド配線571Fとグラウンド配線572Fとは、1つのヴィア導体511Fのみで電気的に接続されている。グラウンド配線571Fとグラウンド配線572Fとが1つのヴィア導体511Fのみで電気的に接続されているので、アナロググラウンドの閉ループは、グラウンド配線572Fにまで広がらず、面積S7を小さくすることができる。これにより、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   The ground line 571F is electrically connected to the analog ground line 330 of the image sensor 300, and the ground line 572F is electrically connected to the digital ground line 350 (FIG. 3) of the image sensor 300. The ground wiring 571F and the ground wiring 572F are electrically connected by only one via conductor 511F. Since the ground wiring 571F and the ground wiring 572F are electrically connected only by one via conductor 511F, the closed loop of the analog ground does not extend to the ground wiring 572F, and the area S7 can be reduced. Accordingly, it is possible to suppress the image generated by the image sensor 300 from being disturbed, and the quality of the generated image is improved.

ヴィア導体511Fは、Z方向に見て、少なくとも導体層1Fの導体パターン505Fの中心及び端部を避けて配置されている。これにより、撮像素子300により生成される画像が乱れるのを効果的に抑制することができ、生成される画像の品質が更に向上する。   The via conductor 511F is arranged so as to avoid at least the center and the end of the conductor pattern 505F of the conductor layer 1F when viewed in the Z direction. Thereby, it is possible to effectively suppress the image generated by the imaging element 300 from being disturbed, and the quality of the generated image is further improved.

グラウンド配線572Fは、互いに間隔をあけて配置された複数の第2導体パターンである複数の導体パターン506Fと、複数の第3ヴィア導体である複数のヴィア導体508Fとを有する。導体パターン506Fは、導体層2F〜8Fに配置されている。複数の導体パターン506Fは、複数のヴィア導体508Fで電気的に接続されている。   The ground wiring 572F has a plurality of conductor patterns 506F, which are a plurality of second conductor patterns, and a plurality of via conductors 508F, which are a plurality of third via conductors. The conductor pattern 506F is arranged on the conductor layers 2F to 8F. The plurality of conductor patterns 506F are electrically connected by the plurality of via conductors 508F.

導体層2Fにおいて、1つの導体パターン506Fが配置され、導体層3Fにおいて、複数の導体パターン506Fが配置され、導体層4F〜8Fにおいて、ベタパターンである1つの導体パターン506Fが配置されている。図18に示すように、導体層2Fに配置される導体パターン506Fは、ベタパターンではなくてもよい。即ち、各導体パターン506Fの形状は、ベタパターンに限定するものではなく、任意であってよい。   In the conductor layer 2F, one conductor pattern 506F is arranged, in the conductor layer 3F, a plurality of conductor patterns 506F are arranged, and in the conductor layers 4F to 8F, one solid pattern 506F is arranged. As shown in FIG. 18, the conductor pattern 506F arranged on the conductor layer 2F may not be a solid pattern. That is, the shape of each conductor pattern 506F is not limited to a solid pattern, and may be arbitrary.

[第10実施形態]
第10実施形態に係る撮像ユニットについて説明する。図19及び図20は、第10実施形態に係る撮像ユニット400Gの断面図である。図21は、第10実施形態に係る配線板の第1導体層の平面図である。図19には、図21に示すA1−A1線に沿う撮像ユニット400Gの断面を側面視した模式図を図示している。図20には、図21に示すA2−A2線に沿う撮像ユニット400Gの断面を側面視した模式図を図示している。なお、第10実施形態において、第1実施形態と同じ構成要素については同一符号を付して説明を省略する。
[Tenth embodiment]
An imaging unit according to the tenth embodiment will be described. FIGS. 19 and 20 are cross-sectional views of an imaging unit 400G according to the tenth embodiment. FIG. 21 is a plan view of the first conductor layer of the wiring board according to the tenth embodiment. FIG. 19 is a schematic diagram illustrating a side view of a cross section of the imaging unit 400G along the line A1-A1 illustrated in FIG. FIG. 20 is a schematic diagram illustrating a side view of a cross section of the imaging unit 400G along the line A2-A2 illustrated in FIG. In the tenth embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.

図19及び図20に示すように、撮像ユニット400Gは、撮像素子300、配線板500G、枠602、及びカバーガラス603を有する。配線板500Gは、第10実施形態ではプリント配線板である。配線板500Gは、導体部分と、絶縁体部分とを有している。導体部分は、導電性を有する金属材料、例えば銅又は金で構成されている。絶縁体部分は、電気絶縁性を有する絶縁材料、例えばエポキシ樹脂で構成されている。   As shown in FIGS. 19 and 20, the imaging unit 400G includes an imaging element 300, a wiring board 500G, a frame 602, and a cover glass 603. The wiring board 500G is a printed wiring board in the tenth embodiment. Wiring board 500G has a conductor portion and an insulator portion. The conductor portion is made of a conductive metal material, for example, copper or gold. The insulator portion is made of an insulating material having electrical insulation properties, for example, an epoxy resin.

配線板500Gは、配線板500Gの厚み方向であるZ方向に互いに間隔をあけて配置された、複数、例えば8つの導体層1G〜8Gを含む積層基板である。導体層1G〜8Gのうち隣接する2つの導体層の間には、絶縁体層が配置されている。各導体層1G〜8Gには、導体パターンが配置されている。配線板500Gは、2つの主面501G,502Gを有する。撮像素子300は、配線板500Gにおいて、導体層1Gの側の主面501Gに実装されている。   The wiring board 500G is a laminated substrate including a plurality of, for example, eight conductor layers 1G to 8G arranged at intervals in the Z direction which is the thickness direction of the wiring board 500G. An insulator layer is arranged between two adjacent conductor layers among the conductor layers 1G to 8G. A conductor pattern is arranged on each of the conductor layers 1G to 8G. Wiring board 500G has two main surfaces 501G and 502G. The image sensor 300 is mounted on the main surface 501G of the wiring board 500G on the side of the conductor layer 1G.

複数の導体層1G〜8Gは、撮像素子300の側から導体層1G、導体層2G、導体層3G、導体層4G、導体層5G、導体層6G、導体層7G、導体層8Gの順に積層して配置されている。導体層1G,8Gは表層、即ち外層であり、導体層2G〜7Gは内層である。導体層8Gの側の主面502Gには、キャパシタなどの回路部品601が実装されている。なお、導体層の層数は8に限定するものではなく、2以上であればよい。ただし、配線の配置などを考慮すると、導体層の層数は3以上が好ましく、4以上がより好ましい。また、導体層1G,8G上に不図示のソルダーレジストが設けられていてもよい。   The plurality of conductor layers 1G to 8G are laminated in the order of the conductor layer 1G, the conductor layer 2G, the conductor layer 3G, the conductor layer 4G, the conductor layer 5G, the conductor layer 6G, the conductor layer 7G, and the conductor layer 8G from the imaging element 300 side. It is arranged. The conductor layers 1G and 8G are surface layers, that is, outer layers, and the conductor layers 2G to 7G are inner layers. A circuit component 601 such as a capacitor is mounted on the main surface 502G on the side of the conductor layer 8G. The number of conductor layers is not limited to eight, but may be two or more. However, considering the arrangement of the wiring, the number of conductor layers is preferably 3 or more, more preferably 4 or more. Further, a solder resist (not shown) may be provided on the conductor layers 1G and 8G.

撮像素子300は、主面501G上に配置され、ワイヤボンディングにより配線板500Gに接続されている。なお、撮像素子300は、配線板500Gにワイヤボンディングにより実装されるが、これに限定するものではなく、フリップチップボンディングにより配線板に実装されてもよい。この場合、撮像素子と配線板とは、複数のはんだボール等の複数の金属部材で接続される。   The image sensor 300 is arranged on the main surface 501G and is connected to the wiring board 500G by wire bonding. The image pickup device 300 is mounted on the wiring board 500G by wire bonding, but is not limited to this, and may be mounted on the wiring board by flip chip bonding. In this case, the image sensor and the wiring board are connected by a plurality of metal members such as a plurality of solder balls.

図3に示すように、撮像素子300は、アナログ回路370を有する。アナログ回路370は、画素アレイ310と、画素アレイ310に電気的に接続された図19に示すアナロググラウンド配線330と、を有する。また、撮像素子300は、デジタル回路380を有する。デジタル回路380は、デジタルグラウンド配線350を有する。また、アナログ回路370は、画素アレイ310に電気的に接続された図20に示すアナログ電源配線320を有する。デジタル回路380は、デジタル電源配線340を有する。図19に示すように、配線板500Gは、グラウンドとなるグラウンド配線部570Gを有する。グラウンド配線部570Gは、第1グラウンド配線であるグラウンド配線571Gと、第2グラウンド配線であるグラウンド配線572Gとを含む。   As shown in FIG. 3, the image sensor 300 has an analog circuit 370. The analog circuit 370 includes a pixel array 310 and an analog ground line 330 illustrated in FIG. 19 that is electrically connected to the pixel array 310. Further, the imaging element 300 includes a digital circuit 380. The digital circuit 380 has a digital ground wiring 350. The analog circuit 370 has an analog power supply wiring 320 illustrated in FIG. 20 electrically connected to the pixel array 310. Digital circuit 380 has digital power supply wiring 340. As shown in FIG. 19, the wiring board 500G has a ground wiring portion 570G serving as a ground. The ground wiring section 570G includes a ground wiring 571G as a first ground wiring and a ground wiring 572G as a second ground wiring.

グラウンド配線571Gは、複数のグラウンド電極531と接続されている。複数のグラウンド電極531は、導体層1Gに配置されている。図19には、複数のグラウンド電極531のうち、X方向に離間して配置された一対のグラウンド電極531,531を図示している。アナロググラウンド配線330は、複数のアナロググラウンド電極331と接続されている。図19には、複数のアナロググラウンド電極331のうち、X方向に離間して配置された一対のアナロググラウンド電極331,331を図示している。複数のアナロググラウンド電極331と複数のグラウンド電極531とは、複数のワイヤ611で電気的に接続されている。複数のワイヤ611は、図4の複数のワイヤ610に含まれる。図19には、複数のワイヤ611のうち、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611と、アナロググラウンド電極331とグラウンド電極531とを電気的に接続するワイヤ611とを図示している。 The ground wiring 571G is connected to the plurality of ground electrodes 531. The plurality of ground electrodes 531 are arranged on the conductor layer 1G. 19, among the plurality of ground electrodes 531, are shown in the X direction to be spaced a pair of ground electrodes 531 1, 531 2. The analog ground wiring 330 is connected to the plurality of analog ground electrodes 331. FIG. 19 illustrates a pair of analog ground electrodes 331 1 and 331 2 that are spaced apart in the X direction among the plurality of analog ground electrodes 331. The plurality of analog ground electrodes 331 and the plurality of ground electrodes 531 are electrically connected by a plurality of wires 611. The plurality of wires 611 are included in the plurality of wires 610 of FIG. 19, among the plurality of wires 611, electrically connected to the wire 611 1 to electrically connect the analog ground electrode 331 1 and the ground electrode 531 1 and an analog ground electrode 331 2 and the ground electrode 531 2 It illustrates a wire 611 2.

撮像ユニット400Gを側面視したとき、即ち撮像ユニット400GをY方向に見たとき、撮像ユニット400Gには、撮像素子300と配線板500Gとに跨った、アナロググラウンドの閉ループが形成される。   When the imaging unit 400G is viewed from the side, that is, when the imaging unit 400G is viewed in the Y direction, a closed loop of an analog ground is formed in the imaging unit 400G across the imaging element 300 and the wiring board 500G.

グラウンド配線572Gは、Y方向に見て、グラウンド配線571G以外の部分、即ちアナロググラウンドの閉ループの形成に寄与しない部分である。例えば、グラウンド配線572Gは、Y方向に見て、撮像素子300のデジタルグラウンド配線350(図3)と共にデジタルグラウンドの閉ループを形成する部分と、いずれの閉ループの形成にも寄与しない部分とを含む。   The ground wire 572G is a portion other than the ground wire 571G when viewed in the Y direction, that is, a portion that does not contribute to the formation of a closed loop of analog ground. For example, the ground wiring 572G includes a part that forms a closed loop of digital ground together with the digital ground wiring 350 (FIG. 3) of the image sensor 300 when viewed in the Y direction, and a part that does not contribute to the formation of any closed loop.

図19に示すように、グラウンド配線571Gは、配線板500GにおけるZ方向の中央C8よりも撮像素子300の側に配置されている。中央C8は、2つの主面501G,502G間の中央であり、図19中、一点鎖線で図示されている。グラウンド配線571Gの全体が配線板500GのZ方向の中央C8よりも撮像素子300の側に配置されているので、アナロググラウンドの閉ループの面積を小さくすることができる。閉ループに発生する誘導起電力は閉ループの面積に比例するため、閉ループの面積を小さくすることで、閉ループに発生する誘導起電力を小さくすることができる。よって、アナロググラウンドの電位変動を小さくすることができ、これにより、撮像素子300の出力画像にパターンノイズが生じるのを防止することができる。即ち、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   As shown in FIG. 19, the ground wiring 571G is disposed closer to the image sensor 300 than the center C8 in the Z direction of the wiring board 500G. The center C8 is the center between the two main surfaces 501G and 502G, and is shown by a dashed line in FIG. Since the entire ground wiring 571G is disposed closer to the image sensor 300 than the center C8 in the Z direction of the wiring board 500G, the area of the closed loop of the analog ground can be reduced. Since the induced electromotive force generated in the closed loop is proportional to the area of the closed loop, the induced electromotive force generated in the closed loop can be reduced by reducing the area of the closed loop. Therefore, the fluctuation in the potential of the analog ground can be reduced, and thereby, it is possible to prevent the pattern noise from being generated in the output image of the image sensor 300. That is, disturbance of the image generated by the image sensor 300 can be suppressed, and the quality of the generated image is improved.

グラウンド配線571Gは、第1導体パターンである1つの導体パターン505Gのみで構成されている。導体パターン505Gは、配線板500Gにおいて撮像素子300が実装される側の表層である導体層1Gに配置されている。これにより、閉ループの面積を極力小さくすることができ、撮像素子300により生成される画像が乱れるのを効果的に抑制することができ、生成される画像の品質が更に向上する。   The ground wiring 571G is composed of only one conductor pattern 505G that is the first conductor pattern. The conductor pattern 505G is arranged on the conductor layer 1G, which is the surface layer on the side on which the imaging element 300 is mounted on the wiring board 500G. Accordingly, the area of the closed loop can be reduced as much as possible, and the disturbance of the image generated by the image sensor 300 can be effectively suppressed, and the quality of the generated image is further improved.

グラウンド配線572Gは、互いに間隔をあけて配置された複数の第2導体パターンである複数の導体パターン506Gと、複数の第3ヴィア導体である複数のヴィア導体508Gとを有する。導体パターン506Gは、導体層2G〜8Gに配置されている。複数の導体パターン506Gは、複数のヴィア導体508Gで電気的に接続されている。   The ground wiring 572G includes a plurality of conductor patterns 506G, which are a plurality of second conductor patterns, and a plurality of via conductors 508G, which are a plurality of third via conductors. The conductor pattern 506G is arranged on the conductor layers 2G to 8G. The plurality of conductor patterns 506G are electrically connected by the plurality of via conductors 508G.

撮像素子300のアナログ回路のグラウンドとデジタル回路のグラウンドは、共通化するのが好ましく、配線板500Gにおいて、グラウンド配線571Gとグラウンド配線572Gとは電気的に接続されている。グラウンド配線571Gは、グラウンド配線572Gよりも撮像素子300の側に配置されている。第10実施形態では、グラウンド配線571Gとグラウンド配線572Gとは、1箇所に配置された第1ヴィア導体である1つのヴィア導体511Gのみで電気的に接続されている。つまり、アナロググラウンドとデジタルグラウンドとがヴィア導体511Gのみで接続されている。図19において、ヴィア導体511Gを、グラウンド配線571G,572Gとは異なるハッチングで示す。   It is preferable that the ground of the analog circuit and the ground of the digital circuit of the image sensor 300 are shared, and the ground wiring 571G and the ground wiring 572G are electrically connected to each other on the wiring board 500G. The ground wiring 571G is disposed closer to the image sensor 300 than the ground wiring 572G. In the tenth embodiment, the ground wiring 571G and the ground wiring 572G are electrically connected by only one via conductor 511G that is a first via conductor arranged at one place. That is, the analog ground and the digital ground are connected only by the via conductor 511G. In FIG. 19, the via conductor 511G is indicated by hatching different from the ground wirings 571G and 572G.

第1実施形態でも説明した通り、撮像ユニット400G内の閉ループは、接続される回路の種類によって磁界ノイズに対しての耐性が異なる。具体的には、撮像ユニット400Gでは、アナログ回路の電源(以下、「アナログ電源」という)の閉ループが、デジタル回路の電源(以下、「デジタル電源」という)の閉ループよりも磁界ノイズに対して耐性が低い。即ち、アナロググラウンドの閉ループに次いで、アナログ電源の閉ループが磁界ノイズの影響を受けやすい。特に、図3の画素アレイ310に係る配線は、画素信号に直接影響するため、磁界ノイズに対して耐性が低い。また、インピーダンスの低い配線ほど誘導電流が流れやすく、磁界ノイズに対して耐性が低い。誘導起電力により、アナログ電源の閉ループ内で電圧の分布が生じると、画素信号が電源電位の分布によって変動する。   As described in the first embodiment, the closed loop in the imaging unit 400G has different resistance to magnetic field noise depending on the type of the connected circuit. Specifically, in the imaging unit 400G, the closed loop of the power supply of the analog circuit (hereinafter, referred to as “analog power supply”) is more resistant to magnetic field noise than the closed loop of the power supply of the digital circuit (hereinafter, referred to as “digital power supply”). Is low. That is, after the closed loop of the analog ground, the closed loop of the analog power supply is susceptible to the magnetic field noise. In particular, the wiring related to the pixel array 310 in FIG. 3 has a low resistance to magnetic field noise because it directly affects pixel signals. In addition, the lower the impedance of the wiring, the easier the induced current flows, and the lower the resistance to magnetic field noise. When a voltage distribution occurs in the closed loop of the analog power supply due to the induced electromotive force, the pixel signal fluctuates due to the power supply potential distribution.

配線板500Gは、図20に示すように、電源配線581Gを含む。電源配線581Gは、複数の電源電極521に接続されている。図20には、複数の電源電極521のうち、X方向に離間して配置された一対の電源電極521,521を図示している。アナログ電源配線320は、複数のアナログ電源電極321と接続されている。図20には、複数のアナログ電源電極321のうち、X方向に離間して配置された一対のアナログ電源電極321,321を図示している。複数のアナログ電源電極321と複数の電源電極521とは、複数のワイヤ612で電気的に接続されている。複数のワイヤ612は、図4の複数のワイヤ610に含まれる。図20には、複数のワイヤ612のうち、アナログ電源電極321と電源電極521とを電気的に接続するワイヤ612と、アナログ電源電極321と電源電極521とを電気的に接続するワイヤ612とを図示している。 Wiring board 500G includes power supply wiring 581G, as shown in FIG. The power supply wiring 581G is connected to the plurality of power supply electrodes 521. FIG. 20 illustrates a pair of power supply electrodes 521 1 and 521 2 that are separated from each other in the X direction among the plurality of power supply electrodes 521. The analog power supply wiring 320 is connected to the plurality of analog power supply electrodes 321. Figure 20, among the plurality of analog power supply electrodes 321, are shown in the X direction to be spaced a pair of analog power electrodes 321 1, 321 2. The plurality of analog power electrodes 321 and the plurality of power electrodes 521 are electrically connected by a plurality of wires 612. The plurality of wires 612 are included in the plurality of wires 610 of FIG. 20 shows, among the plurality of wires 612, electrically connected to the wire 612 1 to electrically connect the analog power electrodes 321 1 and the power supply electrode 521 1 and an analog power electrodes 321 2 and the power supply electrode 521 2 It illustrates a wire 612 2.

撮像ユニット400Gを側面視したとき、即ち撮像ユニット400GをY方向に見たとき、撮像ユニット400Gには、撮像素子300と配線板500Gとに跨った、アナログ電源の閉ループL80が形成される。図20には、閉ループL80を二点鎖線で示す。   When the imaging unit 400G is viewed from the side, that is, when the imaging unit 400G is viewed in the Y direction, a closed loop L80 of an analog power supply is formed in the imaging unit 400G, straddling the imaging element 300 and the wiring board 500G. FIG. 20 shows the closed loop L80 by a two-dot chain line.

ここで、Y方向に見たときのアナログ電源の閉ループL80の面積、即ち図20の二点鎖線で囲まれた部分の面積をS80とする。電源配線581Gは、中央C8よりも撮像素子300の側に配置されている。電源配線581Gの全体が配線板500GのZ方向の中央C8よりも撮像素子300の側に配置されているので、アナログ電源の閉ループL80の面積S80を小さくすることができる。閉ループL80に発生する誘導起電力は閉ループL80の面積S80に比例するため、面積S80を小さくすることで、閉ループL80に発生する誘導起電力を小さくすることができる。よって、アナログ電源の電位変動を小さくすることができ、これにより、撮像素子300の出力画像にパターンノイズが生じるのを防止することができる。即ち、撮像素子300により生成される画像が乱れるのを抑制することができ、生成される画像の品質が向上する。   Here, the area of the closed loop L80 of the analog power supply as viewed in the Y direction, that is, the area of the portion surrounded by the two-dot chain line in FIG. 20 is defined as S80. The power supply wiring 581G is disposed closer to the image sensor 300 than the center C8. Since the entire power supply wiring 581G is disposed closer to the image sensor 300 than the center C8 of the wiring board 500G in the Z direction, the area S80 of the closed loop L80 of the analog power supply can be reduced. Since the induced electromotive force generated in the closed loop L80 is proportional to the area S80 of the closed loop L80, the induced electromotive force generated in the closed loop L80 can be reduced by reducing the area S80. Therefore, the fluctuation in the potential of the analog power supply can be reduced, and thereby, it is possible to prevent the pattern noise from being generated in the output image of the image sensor 300. That is, disturbance of the image generated by the image sensor 300 can be suppressed, and the quality of the generated image is improved.

第10実施形態では、電源配線581Gは、1つの導体パターン515Gのみで構成されている。導体パターン515Gは、図20及び図21に示すように、配線板500Gにおいて撮像素子300が実装される側の表層である導体層1Gに配置されている。導体パターン515Gが導体層1Gに配置されているので、閉ループL80の面積S80を極力小さくすることができ、撮像素子300により生成される画像が乱れるのを効果的に抑制することができ、生成される画像の品質が更に向上する。   In the tenth embodiment, the power supply wiring 581G is composed of only one conductor pattern 515G. As shown in FIGS. 20 and 21, the conductor pattern 515G is disposed on the conductor layer 1G, which is the surface layer on the side on which the imaging element 300 is mounted in the wiring board 500G. Since the conductor pattern 515G is disposed on the conductor layer 1G, the area S80 of the closed loop L80 can be reduced as much as possible, and the image generated by the imaging element 300 can be effectively suppressed from being disturbed. Image quality is further improved.

図20及び図21に示すように、電源電極521は、導体パターン515Gと一体に形成されている。導体層8Gには、回路部品601の電源端子に接続される導体パターン516Gが配置されている。導体パターン516Gは、導体パターン515Gと1つのヴィア導体517Gで電気的に接続されている。撮像素子300のアナログ回路及び回路部品601には、これら配線を通じて電力が供給される。なお、ヴィア導体511Gとヴィア導体517Gとの距離を狭めることで、アナログ電源とアナロググラウンドからなる閉ループ面積を低減することもできる。   As shown in FIGS. 20 and 21, the power supply electrode 521 is formed integrally with the conductor pattern 515G. A conductor pattern 516G connected to the power terminal of the circuit component 601 is arranged on the conductor layer 8G. The conductor pattern 516G is electrically connected to the conductor pattern 515G by one via conductor 517G. Power is supplied to the analog circuit and the circuit component 601 of the image sensor 300 through these wirings. In addition, by reducing the distance between the via conductor 511G and the via conductor 517G, the area of the closed loop including the analog power supply and the analog ground can be reduced.

本発明は、以上説明した実施形態に限定されるものではなく、本発明の技術的思想内で多くの変形が可能である。また、実施形態に記載された効果は、本発明から生じる最も好適な効果を列挙したに過ぎず、本発明による効果は、実施形態に記載されたものに限定されない。   The present invention is not limited to the embodiments described above, and many modifications are possible within the technical idea of the present invention. Further, the effects described in the embodiments merely enumerate the most preferable effects resulting from the present invention, and the effects according to the present invention are not limited to those described in the embodiments.

100…カメラ(撮像装置)、300…撮像素子、301…受光面、310…画素アレイ、330…アナロググラウンド配線、400…撮像ユニット、500…配線板、511…ヴィア導体(第1ヴィア導体)、571…グラウンド配線(第1グラウンド配線)、572…グラウンド配線(第2グラウンド配線) 100: Camera (imaging device), 300: Image sensor, 301: Light receiving surface, 310: Pixel array, 330: Analog ground wiring, 400: Imaging unit, 500: Wiring board, 511: Via conductor (first via conductor), 571: ground wiring (first ground wiring), 572: ground wiring (second ground wiring)

Claims (23)

アナロググラウンド配線を含むアナログ回路を有する撮像素子と、
前記撮像素子が実装された配線板と、備え、
前記配線板は、
前記アナロググラウンド配線に接続され、側面視して、前記アナロググラウンド配線と閉ループを形成する第1グラウンド配線と、
前記第1グラウンド配線に第1ヴィア導体のみで接続された第2グラウンド配線と、を有することを特徴とする撮像ユニット。
An image sensor having an analog circuit including analog ground wiring;
A wiring board on which the image sensor is mounted,
The wiring board,
A first ground wiring connected to the analog ground wiring and forming a closed loop with the analog ground wiring when viewed from the side;
An image pickup unit, comprising: a second ground wiring connected to the first ground wiring only by a first via conductor.
請求項1に記載の撮像ユニットにおいて、
前記第1グラウンド配線は、前記配線板の厚み方向の中央よりも前記撮像素子の側に配置されていることを特徴とする撮像ユニット。
The imaging unit according to claim 1,
The imaging unit according to claim 1, wherein the first ground wiring is disposed closer to the image sensor than a center in a thickness direction of the wiring board.
請求項1又は2に記載の撮像ユニットにおいて、
前記第1グラウンド配線は、前記配線板の厚み方向において、前記第2グラウンド配線よりも前記撮像素子の側に配置されていることを特徴とする撮像ユニット。
The imaging unit according to claim 1, wherein
The image pickup unit, wherein the first ground wiring is arranged closer to the image sensor than the second ground wiring in a thickness direction of the wiring board.
請求項2又は3に記載の撮像ユニットにおいて、
前記第1グラウンド配線は、前記配線板の表層に配置された1つの第1導体パターンのみで構成されていることを特徴とする撮像ユニット。
The imaging unit according to claim 2 or 3,
The imaging unit according to claim 1, wherein the first ground wiring includes only one first conductor pattern disposed on a surface layer of the wiring board.
請求項2又は3に記載の撮像ユニットにおいて、
前記第1グラウンド配線は、互いに間隔をあけて配置された複数の第1導体パターンと、前記複数の第1導体パターンを接続する複数の第2ヴィア導体とを含み、
前記複数の第1導体パターンのうち少なくとも1つは、前記配線板の表層に配置されていることを特徴とする撮像ユニット。
The imaging unit according to claim 2 or 3,
The first ground wiring includes a plurality of first conductor patterns arranged at an interval from each other, and a plurality of second via conductors connecting the plurality of first conductor patterns.
An imaging unit, wherein at least one of the plurality of first conductor patterns is arranged on a surface layer of the wiring board.
請求項1乃至5のいずれか1項に記載の撮像ユニットにおいて、
前記撮像素子は、デジタルグラウンド配線を含むデジタル回路を有し、
前記第2グラウンド配線は、前記デジタルグラウンド配線に接続されていることを特徴とする撮像ユニット。
The imaging unit according to any one of claims 1 to 5,
The image sensor has a digital circuit including digital ground wiring,
The imaging unit, wherein the second ground line is connected to the digital ground line.
請求項1乃至6のいずれか1項に記載の撮像ユニットにおいて、
前記アナログ回路は、アナログ電源配線を含み、
前記配線板は、前記アナログ電源配線に接続され、前記側面視して、前記アナログ電源配線と閉ループを形成する電源配線を有することを特徴とする撮像ユニット。
The imaging unit according to any one of claims 1 to 6,
The analog circuit includes an analog power supply wiring,
The image pickup unit, wherein the wiring board is connected to the analog power supply wiring, and has a power supply wiring forming a closed loop with the analog power supply wiring when viewed from the side.
請求項1乃至7のいずれか1項に記載の撮像ユニットにおいて、
前記アナログ回路は、複数の画素を有する画素アレイを含むことを特徴とする撮像ユニット。
The imaging unit according to any one of claims 1 to 7,
The imaging unit, wherein the analog circuit includes a pixel array having a plurality of pixels.
アナロググラウンド配線を含むアナログ回路を有する撮像素子と、
前記撮像素子が実装された配線板と、を備え、
前記配線板は、
前記アナロググラウンド配線に接続され、側面視して、前記アナロググラウンド配線と閉ループを形成する第1グラウンド配線と、
前記第1グラウンド配線に、複数の第1ヴィア導体のみで接続された第2グラウンド配線と、を有し、
平面視して、前記撮像素子の第1辺の長さをX1、前記第1辺に交差する第2辺の長さをY1、前記複数の第1ヴィア導体のうち、最も離間している2つの第1ヴィア導体の距離をD1としたとき、
Figure 2020048190
を満たすことを特徴とする撮像ユニット。
An image sensor having an analog circuit including analog ground wiring;
A wiring board on which the image sensor is mounted,
The wiring board,
A first ground wiring connected to the analog ground wiring and forming a closed loop with the analog ground wiring when viewed from the side;
A second ground wiring connected to the first ground wiring only with a plurality of first via conductors,
In plan view, the length of the first side of the image sensor is X1, the length of the second side intersecting the first side is Y1, and the most distant of the plurality of first via conductors is 2 When the distance between two first via conductors is D1,
Figure 2020048190
An imaging unit characterized by satisfying the following.
請求項9に記載の撮像ユニットにおいて、
前記第1グラウンド配線は、前記配線板の厚み方向の中央よりも前記撮像素子の側に配置されていることを特徴とする撮像ユニット。
The imaging unit according to claim 9,
The imaging unit according to claim 1, wherein the first ground wiring is disposed closer to the image sensor than a center in a thickness direction of the wiring board.
請求項9又は10に記載の撮像ユニットにおいて、
前記第1グラウンド配線は、前記配線板の厚み方向において、前記第2グラウンド配線よりも前記撮像素子の側に配置されていることを特徴とする撮像ユニット。
The imaging unit according to claim 9, wherein
The image pickup unit, wherein the first ground wiring is arranged closer to the image sensor than the second ground wiring in a thickness direction of the wiring board.
請求項10又は11に記載の撮像ユニットにおいて、
前記第1グラウンド配線は、前記配線板の表層に配置された1つの第1導体パターンのみで構成されていることを特徴とする撮像ユニット。
The imaging unit according to claim 10, wherein
The imaging unit according to claim 1, wherein the first ground wiring includes only one first conductor pattern disposed on a surface layer of the wiring board.
請求項10又は11に記載の撮像ユニットにおいて、
前記第1グラウンド配線は、互いに間隔をあけて配置された複数の第1導体パターンと、前記複数の第1導体パターンを接続する複数の第2ヴィア導体とを含み、
前記複数の第1導体パターンのうち少なくとも1つは、前記配線板の表層に配置されていることを特徴とする撮像ユニット。
The imaging unit according to claim 10, wherein
The first ground wiring includes a plurality of first conductor patterns arranged at an interval from each other, and a plurality of second via conductors connecting the plurality of first conductor patterns.
An imaging unit, wherein at least one of the plurality of first conductor patterns is arranged on a surface layer of the wiring board.
請求項13に記載の撮像ユニットにおいて、
前記複数の第1ヴィア導体のうち最も離間している前記2つの第1ヴィア導体の距離は、前記複数の第2ヴィア導体のうち最も離間している2つの第2ヴィア導体の距離よりも狭いことを特徴とする撮像ユニット。
The imaging unit according to claim 13,
The distance between the two first via conductors that are the most separated from the plurality of first via conductors is smaller than the distance between the two second via conductors that are the most separated from the plurality of second via conductors. An imaging unit, characterized in that:
請求項9乃至14のいずれか1項に記載の撮像ユニットにおいて、
前記第2グラウンド配線は、互いに間隔をあけて配置された複数の第2導体パターンと、前記複数の第2導体パターンを接続する複数の第3ヴィア導体とを含み、
前記複数の第1ヴィア導体のうち最も離間している前記2つの第1ヴィア導体の距離は、前記複数の第3ヴィア導体のうち最も離間している2つの第3ヴィア導体の距離よりも狭いことを特徴とする撮像ユニット。
The imaging unit according to any one of claims 9 to 14,
The second ground wiring includes a plurality of second conductor patterns arranged at intervals from each other and a plurality of third via conductors connecting the plurality of second conductor patterns.
The distance between the two furthest first via conductors of the plurality of first via conductors is smaller than the distance between the furthest two third via conductors of the plurality of third via conductors. An imaging unit, characterized in that:
請求項9乃至15のいずれか1項に記載の撮像ユニットにおいて、
前記配線板は、前記複数の第1ヴィア導体を連結する第3導体パターンを有することを特徴とする撮像ユニット。
The imaging unit according to any one of claims 9 to 15,
The image pickup unit, wherein the wiring board has a third conductor pattern connecting the plurality of first via conductors.
請求項9乃至16のいずれか1項に記載の撮像ユニットにおいて、
前記撮像素子は、デジタルグラウンド配線を含むデジタル回路を有し、
前記第2グラウンド配線は、前記デジタルグラウンド配線に接続されていることを特徴とする撮像ユニット。
The imaging unit according to any one of claims 9 to 16,
The image sensor has a digital circuit including digital ground wiring,
The imaging unit, wherein the second ground line is connected to the digital ground line.
請求項9乃至17のいずれか1項に記載の撮像ユニットにおいて、
前記アナログ回路は、アナログ電源配線を含み、
前記配線板は、前記アナログ電源配線に接続され、前記アナログ電源配線と閉ループを形成する電源配線を有することを特徴とする撮像ユニット。
The imaging unit according to any one of claims 9 to 17,
The analog circuit includes an analog power supply wiring,
The image pickup unit, wherein the wiring board has a power supply line connected to the analog power supply line and forming a closed loop with the analog power supply line.
請求項9乃至18のいずれか1項に記載の撮像ユニットにおいて、
前記アナログ回路は、複数の画素を有する画素アレイを含むことを特徴とする撮像ユニット。
The imaging unit according to any one of claims 9 to 18,
The imaging unit, wherein the analog circuit includes a pixel array having a plurality of pixels.
筐体と、
前記筐体の内部に配置されたインダクタ素子と、
前記筐体の内部に配置された請求項1乃至19のいずれか1項に記載の撮像ユニットと、を備えることを特徴とする撮像装置。
A housing,
An inductor element disposed inside the housing,
An imaging apparatus comprising: the imaging unit according to any one of claims 1 to 19 disposed inside the housing.
請求項20に記載の撮像装置において、
前記インダクタ素子は、前記撮像ユニットを機械的に駆動するコイルであることを特徴とする撮像装置。
The imaging device according to claim 20,
The imaging device according to claim 1, wherein the inductor element is a coil that mechanically drives the imaging unit.
筐体と、
前記筐体の内部に配置された請求項1乃至19のいずれか1項に記載の撮像ユニットと、
光学系及びインダクタ素子を有するレンズ鏡筒が着脱可能なマウントと、を備えることを特徴とする撮像装置。
A housing,
The imaging unit according to any one of claims 1 to 19, wherein the imaging unit is disposed inside the housing.
An image pickup apparatus, comprising: a mount to which a lens barrel having an optical system and an inductor element can be attached and detached.
請求項22に記載の撮像装置において、
前記インダクタ素子は、前記光学系を機械的に駆動するコイルであることを特徴とする撮像装置。
The imaging device according to claim 22,
The imaging device according to claim 1, wherein the inductor element is a coil that mechanically drives the optical system.
JP2019142807A 2018-09-12 2019-08-02 Imaging unit and imaging device Active JP6776416B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/560,154 US11013105B2 (en) 2018-09-12 2019-09-04 Image pickup unit and image pickup apparatus
CN201910845869.9A CN110896438B (en) 2018-09-12 2019-09-09 Image pickup unit and image pickup apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018170611 2018-09-12
JP2018170611 2018-09-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020168354A Division JP2021005896A (en) 2018-09-12 2020-10-05 Imaging unit and imaging apparatus

Publications (2)

Publication Number Publication Date
JP2020048190A true JP2020048190A (en) 2020-03-26
JP6776416B2 JP6776416B2 (en) 2020-10-28

Family

ID=69899998

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019142807A Active JP6776416B2 (en) 2018-09-12 2019-08-02 Imaging unit and imaging device
JP2020168354A Pending JP2021005896A (en) 2018-09-12 2020-10-05 Imaging unit and imaging apparatus

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020168354A Pending JP2021005896A (en) 2018-09-12 2020-10-05 Imaging unit and imaging apparatus

Country Status (1)

Country Link
JP (2) JP6776416B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022067140A (en) * 2020-04-17 2022-05-02 ミツミ電機株式会社 Optical element driving device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005027041A (en) * 2003-07-02 2005-01-27 Renesas Technology Corp Solid-state imaging unit
JP2011210596A (en) * 2010-03-30 2011-10-20 Murata Mfg Co Ltd Ic socket and mounting structure thereof
JP2012521566A (en) * 2009-03-18 2012-09-13 バイヤー・マテリアルサイエンス・アーゲー Wafer level optical system
JP2014082682A (en) * 2012-10-17 2014-05-08 Sharp Corp Imaging module and imaging device
JP2017055099A (en) * 2015-09-10 2017-03-16 キヤノン株式会社 Solid state image sensor, manufacturing method of solid state image sensor and imaging system
JP2018061238A (en) * 2016-09-29 2018-04-12 京セラ株式会社 Image pick-up device mounting board, imaging apparatus and imaging module

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005027041A (en) * 2003-07-02 2005-01-27 Renesas Technology Corp Solid-state imaging unit
JP2012521566A (en) * 2009-03-18 2012-09-13 バイヤー・マテリアルサイエンス・アーゲー Wafer level optical system
JP2011210596A (en) * 2010-03-30 2011-10-20 Murata Mfg Co Ltd Ic socket and mounting structure thereof
JP2014082682A (en) * 2012-10-17 2014-05-08 Sharp Corp Imaging module and imaging device
JP2017055099A (en) * 2015-09-10 2017-03-16 キヤノン株式会社 Solid state image sensor, manufacturing method of solid state image sensor and imaging system
JP2018061238A (en) * 2016-09-29 2018-04-12 京セラ株式会社 Image pick-up device mounting board, imaging apparatus and imaging module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022067140A (en) * 2020-04-17 2022-05-02 ミツミ電機株式会社 Optical element driving device
JP7096521B2 (en) 2020-04-17 2022-07-06 ミツミ電機株式会社 Optical element drive device

Also Published As

Publication number Publication date
JP6776416B2 (en) 2020-10-28
JP2021005896A (en) 2021-01-14

Similar Documents

Publication Publication Date Title
CN110896438B (en) Image pickup unit and image pickup apparatus
KR102467001B1 (en) Substrate structure for image sensor module and image sneor module including the same
US20170078603A1 (en) Solid-state image pickup element, and image pickup system
KR101096969B1 (en) Image pickup element and image pickup apparatus
US7579583B2 (en) Solid-state imaging apparatus, wiring substrate and methods of manufacturing the same
US6373714B1 (en) Surface mounting part
US20050270405A1 (en) Image pickup device and camera module
JP6736318B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and imaging system
WO2017149845A1 (en) Semiconductor device
JP6776416B2 (en) Imaging unit and imaging device
US20230379562A1 (en) Image pickup module, image pickup apparatus, and electronic device
US4554586A (en) Solid state image sensing device
US8508014B2 (en) Solid-state image sensor and imaging device having connection portions in circumference region
CN115942138A (en) Imaging device and electronic equipment
JP2022082426A (en) Module and device
JP6695366B2 (en) Imaging module
JP2000349306A (en) Semiconductor device with condensation lens
US20220167504A1 (en) Module and equipment
KR20200084559A (en) Image sensor package of camera
JP2022154772A (en) Imaging module and electronic device
CN221354613U (en) Movable suspension circuit board structure and camera device
JP2019029618A (en) Electronic component and electronic device
JP2003109824A (en) Thin inductor
JP2021111969A (en) Imaging element, imaging element unit, and imaging device
JPS5869176A (en) Solid-state image pickup device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190828

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200206

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201007

R151 Written notification of patent or utility model registration

Ref document number: 6776416

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151