JP2022154772A - Imaging module and electronic device - Google Patents

Imaging module and electronic device Download PDF

Info

Publication number
JP2022154772A
JP2022154772A JP2021057966A JP2021057966A JP2022154772A JP 2022154772 A JP2022154772 A JP 2022154772A JP 2021057966 A JP2021057966 A JP 2021057966A JP 2021057966 A JP2021057966 A JP 2021057966A JP 2022154772 A JP2022154772 A JP 2022154772A
Authority
JP
Japan
Prior art keywords
power supply
wiring
ground
power
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021057966A
Other languages
Japanese (ja)
Inventor
義貴 川▲瀬▼
Yoshitaka Kawase
泰彦 佐野
Yasuhiko Sano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2021057966A priority Critical patent/JP2022154772A/en
Publication of JP2022154772A publication Critical patent/JP2022154772A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Camera Bodies And Camera Details Or Accessories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

To provide an imaging module and an electronic device, capable of improving image quality.SOLUTION: An imaging module includes: an imaging device including a power supply electrode and a ground electrode; a power supply wiring connected to the power supply electrode; a ground wiring connected to the ground electrode; a power supply component for supplying power supply potential to the power supply wiring and supplying ground potential to the ground wiring; a capacitor provided between the power supply wiring and the ground wiring; a connection portion between the power supply wiring and the capacitor; and a resistance member connected in series with a power supply side of the power supply component, and composed of a material with higher resistivity than that of the power supply wiring.SELECTED DRAWING: Figure 4

Description

本発明は、撮像モジュール及び電子機器に関する。 The present invention relates to imaging modules and electronic devices.

特許文献１には、画素の周辺にある周辺回路に対応する周辺グラウンド配線の電気抵抗値を、画素に対応する画素グラウンド配線の電気抵抗値よりも高くすることで、磁界ノイズを低減することが開示されている。 In Patent Document 1, magnetic field noise can be reduced by making the electrical resistance value of the peripheral ground wiring corresponding to the peripheral circuit around the pixel higher than the electrical resistance value of the pixel ground wiring corresponding to the pixel. disclosed.

特許第６７３６３１８号公報Japanese Patent No. 6736318

しかしながら、イメージセンサの各画素に電圧を印加するのに用いられる配線において、配線の電気抵抗値が高くなると、配線における電圧降下が増大し、各画素に印加される電圧が基準電圧よりも低下するおそれがある。各画素に印加される電圧が基準電圧よりも低下すると、イメージセンサにより生成される画像に、スミア、シェーディング等のムラが生じるおそれがある。また、配線を用いて電気抵抗値を高くすることでインダクタンス値が付与されると、高周波帯域のインピーダンスが高くなる。高周波帯域のインピーダンスが高くなる結果、基板上などに配置されるコンデンサから十分な電流が供給できず、イメージセンサの高速動作を妨げてしまうおそれがある。このように、単に配線の電気抵抗値を高くするのでは、イメージセンサにより生成される画像の品質を向上させることは困難である。 However, in the wiring used to apply a voltage to each pixel of the image sensor, when the electrical resistance value of the wiring increases, the voltage drop in the wiring increases and the voltage applied to each pixel becomes lower than the reference voltage. There is a risk. If the voltage applied to each pixel is lower than the reference voltage, an image generated by the image sensor may have unevenness such as smearing or shading. Moreover, when an inductance value is imparted by increasing the electric resistance value using wiring, the impedance in the high frequency band increases. As a result of the high impedance in the high frequency band, a sufficient current cannot be supplied from the capacitor arranged on the substrate or the like, which may hinder the high-speed operation of the image sensor. Thus, it is difficult to improve the quality of the image generated by the image sensor simply by increasing the electrical resistance of the wiring.

そこで、本発明は、画像の品質を向上させることができる撮像モジュール及び電子機器を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide an imaging module and an electronic device capable of improving image quality.

本発明の一観点によれば、電源用電極及びグラウンド用電極を有する撮像デバイスと、前記電源用電極に接続された電源用配線と、前記グラウンド用電極に接続されたグラウンド用配線と、前記電源用配線に電源電位を供給し、前記グラウンド用配線にグラウンド電位を供給する電源供給部品と、前記電源用配線と前記グラウンド用配線との間に設けられたコンデンサと、前記電源用配線と前記コンデンサとの接続部と、前記電源供給部品の電源供給側との間に直列に接続され、前記電源用配線より抵抗率の高い材料で構成された抵抗部材と、を有することを特徴とする撮像モジュールが提供される。 According to one aspect of the present invention, an imaging device having a power supply electrode and a ground electrode, a power supply wiring connected to the power supply electrode, a ground wiring connected to the ground electrode, and the power supply a power supply component for supplying a power supply potential to the power supply wiring and a ground potential to the ground wiring; a capacitor provided between the power supply wiring and the ground wiring; and the power supply wiring and the capacitor. and a resistance member connected in series between the connection portion of the power supply component and the power supply side of the power supply component and made of a material having a higher resistivity than the power supply wiring. is provided.

本発明の他の観点によれば、電源用電極及びグラウンド用電極を有する撮像デバイスと、前記電源用電極に接続された電源用配線と、前記グラウンド用電極に接続されたグラウンド用配線と、前記電源用配線に電源電位を供給し、前記グラウンド用配線にグラウンド電位を供給する電源供給部品と、前記電源用配線と前記グラウンド用配線との間に設けられたコンデンサと、前記電源用配線と前記コンデンサとの接続部と、前記電源供給部品の電源供給側との間に直列に接続されるように実装された抵抗部品である抵抗部材と、を有することを特徴とする撮像モジュールが提供される。 According to another aspect of the present invention, an imaging device having a power supply electrode and a ground electrode, a power supply wiring connected to the power supply electrode, a ground wiring connected to the ground electrode, and the a power supply component that supplies a power supply potential to the power supply wiring and a ground potential to the ground wiring; a capacitor provided between the power supply wiring and the ground wiring; An imaging module is provided, comprising: a connecting portion to a capacitor; and a resistance member, which is a resistance component mounted so as to be connected in series between the power supply side of the power supply component. .

本発明の更に他の観点によれば、筐体と、前記筐体の内部に配置された上記の撮像モジュールと、を有することを特徴とする電子機器が提供される。 According to still another aspect of the present invention, there is provided an electronic device comprising a housing and the imaging module described above arranged inside the housing.

本発明によれば、画像の品質を向上させることができる。 According to the present invention, image quality can be improved.

第１実施形態に係る電子機器の一例である撮像装置を示す説明図である。It is an explanatory view showing an imaging device which is an example of electronic equipment concerning a 1st embodiment. 第１実施形態に係る撮像モジュールの斜視図である。1 is a perspective view of an imaging module according to a first embodiment; FIG. 第１実施形態に係るイメージセンサの構成を示す回路図である。1 is a circuit diagram showing the configuration of an image sensor according to a first embodiment; FIG. （ａ）及び（ｂ）は、第１実施形態に係る撮像モジュールの断面図である。4A and 4B are cross-sectional views of the imaging module according to the first embodiment; FIG. 第１実施形態に係る撮像モジュールの電源供給構造の平面図である。3 is a plan view of the power supply structure of the imaging module according to the first embodiment; FIG. 第１実施形態に係る撮像モジュールのグラウンド供給構造の平面図である。4 is a plan view of the ground supply structure of the imaging module according to the first embodiment; FIG. 第１実施形態に係る撮像モジュールの電源グラウンドループ構造を示す図である。FIG. 2 is a diagram showing the power ground loop structure of the imaging module according to the first embodiment; 実施例１の回路板における配線構造を示す図である。4 is a diagram showing a wiring structure on the circuit board of Example 1. FIG. 実施例１について得られた抵抗部品の抵抗値と誘起ノイズ電圧との関係を示すグラフである。4 is a graph showing the relationship between the resistance value of the resistance component and the induced noise voltage obtained for Example 1. FIG. 比較例２について得られた抵抗値と誘起ノイズ電圧との関係を示すグラフである。9 is a graph showing the relationship between the resistance value and the induced noise voltage obtained for Comparative Example 2. FIG. 実施例２について得られた抵抗値と誘起ノイズ電圧との関係を示すグラフである。7 is a graph showing the relationship between the resistance value and the induced noise voltage obtained for Example 2. FIG. 第２実施形態に係る撮像モジュールの電源供給構造の平面図である。FIG. 8 is a plan view of a power supply structure for an imaging module according to a second embodiment; 実施例３の回路板配線構造を示す図である。FIG. 10 is a diagram showing a circuit board wiring structure of Example 3; 実施例３の抵抗値と誘起ノイズ電圧のグラフである。10 is a graph of the resistance value and induced noise voltage of Example 3. FIG.

以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
［第１実施形態］
第１実施形態に係る撮像モジュール、撮像装置及び電子機器について図１乃至図１１を用いて説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings.
[First embodiment]
An imaging module, an imaging device, and an electronic device according to the first embodiment will be described with reference to FIGS. 1 to 11. FIG.

図１は、第１実施形態に係る電子機器の一例である撮像装置１００を示す説明図である。撮像装置１００は、デジタルスチルカメラ、デジタルビデオカメラ等のデジタルカメラであり、図１の例ではデジタル一眼レフカメラである。撮像装置１００は、本体１０１と、本体１０１に着脱可能なレンズ装置である交換レンズ１０２と、を備える。 FIG. 1 is an explanatory diagram showing an imaging device 100 as an example of an electronic device according to the first embodiment. The imaging device 100 is a digital camera such as a digital still camera or a digital video camera, and is a digital single-lens reflex camera in the example of FIG. The imaging device 100 includes a main body 101 and an interchangeable lens 102 that is a lens device that can be attached to and detached from the main body 101 .

本体１０１は、筐体１０３と、撮像モジュール２００と、画像処理モジュール１３０と、手振れ補正モジュール１２０と、を備える。撮像モジュール２００、画像処理モジュール１３０、及び手振れ補正モジュール１２０は、筐体１０３の内部に配置されている。筐体１０３の内部には、不図示のバッテリが配置され、バッテリにより各モジュール２００、１３０、１２０や交換レンズ１０２に電力が供給される。 The main body 101 includes a housing 103 , an imaging module 200 , an image processing module 130 and an image stabilization module 120 . The imaging module 200 , the image processing module 130 , and the camera shake correction module 120 are arranged inside the housing 103 . A battery (not shown) is arranged inside the housing 103 and power is supplied to each of the modules 200 , 130 and 120 and the interchangeable lens 102 by the battery.

図２は、第１実施形態に係る撮像モジュール２００の斜視図である。図１及び図２に示すように、撮像モジュール２００は、被写体を撮像可能なモジュール本体２１０を有する。モジュール本体２１０は、イメージセンサ２０１と、イメージセンサ２０１が実装された回路板２０２と、を備える。回路板２０２は、後述の電源配線４０４、グラウンド配線４０５、不図示の信号配線等の配線を有する。さらに、回路板２０２には、電源配線４０４及びグラウンド配線４０５に電源電位を供給するための電源供給部品２０５や高周波の電源を供給するためのコンデンサ２０６が実装されている。 FIG. 2 is a perspective view of the imaging module 200 according to the first embodiment. As shown in FIGS. 1 and 2, the imaging module 200 has a module body 210 capable of imaging a subject. The module main body 210 includes an image sensor 201 and a circuit board 202 on which the image sensor 201 is mounted. The circuit board 202 has wiring such as a power supply wiring 404, a ground wiring 405, and a signal wiring (not shown), which will be described later. Further, the circuit board 202 is mounted with a power supply component 205 for supplying a power supply potential to the power supply wiring 404 and the ground wiring 405, and a capacitor 206 for supplying high frequency power.

また、回路板２０２は、典型的にはリジッド回路板であるが、フレキシブル回路板であってもよい。回路板２０２は、典型的にはプリント回路板であるが、回路板における配線の形成方法はプリント（印刷法）に限らず、半導体プロセスを用いてもよい。本実施形態において、イメージセンサ２０１と回路板２０２とは、ワイヤボンディングにより接続されている。即ち、モジュール本体２１０は、イメージセンサ２０１と回路板２０２とを電気的に接続する複数のワイヤ２０３、２０４を備える。各ワイヤ２０３、２０４は、金等の金属で形成されている。これらワイヤ２０３、２０４をボンディングワイヤともいう。ワイヤ２０３は、電源ワイヤ２０３とも称する。ワイヤ２０４は、グラウンドワイヤ２０４とも称する。 Also, circuit board 202 is typically a rigid circuit board, but may be a flexible circuit board. The circuit board 202 is typically a printed circuit board, but the method of forming wiring on the circuit board is not limited to printing (printing method), and a semiconductor process may be used. In this embodiment, the image sensor 201 and the circuit board 202 are connected by wire bonding. That is, the module body 210 has a plurality of wires 203 and 204 electrically connecting the image sensor 201 and the circuit board 202 . Each wire 203, 204 is made of metal such as gold. These wires 203 and 204 are also called bonding wires. Wires 203 are also referred to as power wires 203 . Wire 204 is also referred to as ground wire 204 .

モジュール本体２１０には、電源ライン４０２及びグラウンドライン４０３が含まれる（図４参照）。なお、図２には、複数のワイヤ２０３、２０４のうち、電源ライン４０２の一部であるワイヤ２０３及びグラウンドライン４０３の一部であるワイヤ２０４について図示している。 The module body 210 includes a power supply line 402 and a ground line 403 (see FIG. 4). Note that FIG. 2 illustrates the wire 203 that is part of the power supply line 402 and the wire 204 that is part of the ground line 403 among the plurality of wires 203 and 204 .

ここで、以下の説明において用いる方向を定義する。まず、撮像モジュール２００の長手方向をＸ軸方向とする。また、撮像モジュール２００の短手方向をＹ軸方向とする。さらに、イメージセンサ２０１のセンサ面（受光面）に垂直な方向をＺ軸方向とする。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。 Here, directions used in the following description are defined. First, let the longitudinal direction of the imaging module 200 be the X-axis direction. Also, the short direction of the imaging module 200 is defined as the Y-axis direction. Further, the direction perpendicular to the sensor surface (light receiving surface) of the image sensor 201 is defined as the Z-axis direction. The X-axis direction, Y-axis direction and Z-axis direction are orthogonal to each other.

また、撮像モジュール２００は、イメージセンサ２０１を囲むように回路板２０２上に設けられた枠体２１１と、イメージセンサ２０１の受光面側に配置され、枠体２１１に支持されたカバーガラス２１２と、を有する。カバーガラス２１２は、透明体である。枠体２１１は、電気絶縁性を有する物質、例えば樹脂で形成されている。枠体２１１は、回路板２０２に例えば接着剤で固定されている。カバーガラス２１２は、枠体２１１に例えば接着剤で固定されている。回路板２０２上のイメージセンサ２０１は、枠体２１１及びカバーガラス２１２によって封止されている。 The imaging module 200 also includes a frame 211 provided on the circuit board 202 so as to surround the image sensor 201, a cover glass 212 arranged on the light receiving surface side of the image sensor 201 and supported by the frame 211, have The cover glass 212 is transparent. The frame 211 is made of an electrically insulating material such as resin. The frame 211 is fixed to the circuit board 202 with an adhesive, for example. The cover glass 212 is fixed to the frame 211 with an adhesive, for example. The image sensor 201 on the circuit board 202 is sealed with a frame 211 and a cover glass 212 .

図１に示す画像処理モジュール１３０は、配線板と、配線板に実装された画像処理ＬＳＩや電子回路部品とを有する。撮像モジュール２００と画像処理モジュール１３０とは、フレキシブル基板１４０により電気的に接続されている。 The image processing module 130 shown in FIG. 1 has a wiring board, and an image processing LSI and electronic circuit components mounted on the wiring board. The imaging module 200 and the image processing module 130 are electrically connected by a flexible substrate 140 .

手振れ補正モジュール１２０は、複数のコイル１２１を有する。各コイル１２１は、巻線コイルであり、インダクタである。各コイル１２１に交流電流が流れることにより、各コイル１２１は、図１において破線矢印で示すように磁界１５０を発生させる。 The camera shake correction module 120 has multiple coils 121 . Each coil 121 is a wound coil and an inductor. When an alternating current flows through each coil 121, each coil 121 generates a magnetic field 150 as indicated by dashed arrows in FIG.

交換レンズ１０２は、筐体１０３に着脱可能な筐体１０４と、筐体１０４の内部に配置されたレンズ１４１と、筐体１０４の内部に配置された、レンズ１４１を駆動するモータ１４２と、を備える。モータ１４２を駆動する駆動回路の中には、インダクタであるコイル１４３が含まれている。コイル１４３に交流電流が流れることにより、コイル１４３は、図１において破線矢印で示すように磁界１５１を発生させる。各コイル１２１が発生する磁界１５０、及びコイル１４３が発生する磁界１５１により、撮像モジュール２００の周囲に磁界が形成される。 The interchangeable lens 102 includes a housing 104 detachable from the housing 103, a lens 141 arranged inside the housing 104, and a motor 142 arranged inside the housing 104 for driving the lens 141. Prepare. A drive circuit that drives the motor 142 includes a coil 143 that is an inductor. When an alternating current flows through the coil 143, the coil 143 generates a magnetic field 151 as indicated by the dashed arrow in FIG. A magnetic field is formed around the imaging module 200 by the magnetic field 150 generated by each coil 121 and the magnetic field 151 generated by the coil 143 .

コイル１２１、１４３は、おおよそｋＨｚ帯域の周波数の交流電流が供給されることで動作する。コイル１２１、１４３は、交流電流が供給されることによって周囲に磁界１５０、１５１を発生させる。磁界１５０、１５１は、イメージセンサ２０１に対する磁界ノイズとなり得る。なお、図１中、磁界１５０、１５１は、破線矢印で示しているが、交流電流による交流磁場であるため、破線矢印の方向とその反対方向とに交互に方向が切り替わる。ここでは、コイルに流れる交流電流が流れることによって発生する磁界を記載したが、その他には、不図示のコイルに電流を供給する基板上配線パターン、電気回路部品等からも磁界が形成される。 The coils 121 and 143 are operated by being supplied with an alternating current with a frequency in the kHz band. The coils 121, 143 generate magnetic fields 150, 151 around them by being supplied with alternating current. The magnetic fields 150 , 151 can become magnetic field noise to the image sensor 201 . In FIG. 1, the magnetic fields 150 and 151 are indicated by dashed arrows, but since they are alternating magnetic fields due to alternating current, the directions thereof alternate between the direction of the dashed arrows and the opposite direction. Although the magnetic field generated by the alternating current flowing through the coil is described here, the magnetic field is also formed by wiring patterns on the board that supply current to the coil (not shown), electrical circuit components, and the like.

イメージセンサ２０１は、被写体を撮像可能な撮像デバイスである。イメージセンサ２０１は、例えばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ、又はＣＣＤ（Ｃｈａｒｇｅ－Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサである。イメージセンサ２０１は、ＣＭＯＳイメージセンサであることが好ましい。以下、イメージセンサ２０１がＣＭＯＳイメージセンサである場合について説明する。 The image sensor 201 is an imaging device capable of imaging a subject. The image sensor 201 is, for example, a CMOS (Complementary Metal Oxide Semiconductor) image sensor or a CCD (Charge-Coupled Device) image sensor. Image sensor 201 is preferably a CMOS image sensor. A case where the image sensor 201 is a CMOS image sensor will be described below.

図３は、第１実施形態に係るイメージセンサ２０１の構成を示す回路図である。イメージセンサ２０１は、複数の画素３０１を有する。各画素３０１は、光電変換を行う受光部の一例であるフォトダイオード３１１と、電荷蓄積を行うフローティングディフージョン（ＦＤ）容量素子３１２と、電荷転送を制御する転送トランジスタ３１３と、を含む。イメージセンサ２０１は、例えば、フォトダイオード３１１が設けられた半導体層と、半導体層に重なる半導体基板と、半導体層と半導体基板との間に設けられた配線層とを含んでいる。複数の画素３０１は、行方向であるＸ軸方向及び列方向であるＹ軸方向にマトリックス状に配列されている。これら複数の画素３０１を有して画素部３００が構成されている。 FIG. 3 is a circuit diagram showing the configuration of the image sensor 201 according to the first embodiment. The image sensor 201 has multiple pixels 301 . Each pixel 301 includes a photodiode 311 that is an example of a light receiving portion that performs photoelectric conversion, a floating diffusion (FD) capacitor 312 that stores charges, and a transfer transistor 313 that controls charge transfer. The image sensor 201 includes, for example, a semiconductor layer provided with a photodiode 311, a semiconductor substrate overlapping the semiconductor layer, and a wiring layer provided between the semiconductor layer and the semiconductor substrate. A plurality of pixels 301 are arranged in a matrix in the X-axis direction, which is the row direction, and the Y-axis direction, which is the column direction. A pixel portion 300 is configured by having these pixels 301 .

また、イメージセンサ２０１は、複数のドライバ３０２と、複数の周辺回路部３０５とを有する。各ドライバ３０２は、電荷を取り出す画素３０１を選択するためのドライバである。各画素３０１は、対応するドライバ３０２に行選択線３０３で接続されている。周辺回路部３０５は、複数のドライバ３０４を有する。各ドライバ３０４は、光電変換された電荷を読み取り、増幅するためのドライバである。各画素３０１は、対応するドライバ３０４に垂直信号線３０６で接続されている。 The image sensor 201 also has a plurality of drivers 302 and a plurality of peripheral circuit units 305 . Each driver 302 is a driver for selecting a pixel 301 from which charge is extracted. Each pixel 301 is connected to a corresponding driver 302 by a row selection line 303 . The peripheral circuit section 305 has a plurality of drivers 304 . Each driver 304 is a driver for reading and amplifying photoelectrically converted charges. Each pixel 301 is connected to a corresponding driver 304 via a vertical signal line 306 .

イメージセンサ２０１においては、複数の行選択線３０３のうち１ラインが選択され、選択された行選択線３０３に接続されている画素３０１の電荷が周辺回路部３０５に転送される。各画素３０１を駆動するのに必要な基準電圧（直流電圧）を各画素３０１に印加するために、各画素３０１は、電源ライン４０２を介して電源端子部４００と接続されている。電源ライン４０２に接続された電源端子部４００は、電源用電極として機能する。また、各画素３０１は、グラウンドライン４０３を介してグラウンド端子部５００と接続されている。グラウンドライン４０３に接続されたグラウンド端子部５００は、グラウンド用電極として機能する。電源端子部４００、グラウンド端子部５００及び不図示の信号配線部は、図１及び図２に示す回路板２０２の対応する配線、ワイヤ２０３、２０４等で接続されている。 In the image sensor 201 , one line is selected from a plurality of row selection lines 303 , and charges of the pixels 301 connected to the selected row selection line 303 are transferred to the peripheral circuit section 305 . Each pixel 301 is connected to a power supply terminal section 400 via a power supply line 402 in order to apply a reference voltage (DC voltage) required to drive each pixel 301 to each pixel 301 . A power terminal portion 400 connected to a power line 402 functions as a power electrode. Also, each pixel 301 is connected to the ground terminal section 500 via a ground line 403 . A ground terminal portion 500 connected to the ground line 403 functions as a ground electrode. The power terminal portion 400, the ground terminal portion 500, and the signal wiring portion (not shown) are connected by corresponding wirings, wires 203, 204, etc. of the circuit board 202 shown in FIGS.

電源ライン４０２は、例えば、各画素３０１における不図示のリセットトランジスタのドレイン、不図示の増幅トランジスタのドレイン等に基準電圧として電源電圧を供給する配線である。また、電源ライン４０２は、図３では行選択線３０３と別個に記載されているが、例えば行選択線３０３自体であってもよい。行選択線３０３は、転送トランジスタ３１３のゲートに接続されて転送トランジスタ３１３を制御するための制御電圧を供給する制御線である。また、電源ライン４０２は、画素３０１において不図示のリセットトランジスタのドレイン、不図示の増幅トランジスタ等のトランジスタのゲートに接続されて当該トランジスタを制御するための制御電圧を供給する制御線であってもよい。これら画素３０１を制御する制御線は、行方向及び列方向にマトリックス状に配列された複数の画素３０１に対して、行方向に延在するように配置されている。制御線には、電源端子部４００に供給された電圧に基づく制御電圧が印加される。 The power supply line 402 is a wiring that supplies a power supply voltage as a reference voltage to, for example, the drain of a reset transistor (not shown) and the drain of an amplifier transistor (not shown) in each pixel 301 . Also, although the power supply line 402 is illustrated separately from the row selection line 303 in FIG. 3, it may be the row selection line 303 itself, for example. The row selection line 303 is a control line that is connected to the gate of the transfer transistor 313 and supplies a control voltage for controlling the transfer transistor 313 . Further, the power supply line 402 may be a control line connected to the drain of a reset transistor (not shown) and the gate of a transistor such as an amplifying transistor (not shown) in the pixel 301 to supply a control voltage for controlling the transistor. good. Control lines for controlling these pixels 301 are arranged so as to extend in the row direction with respect to the plurality of pixels 301 arranged in a matrix in the row and column directions. A control voltage based on the voltage supplied to the power supply terminal section 400 is applied to the control line.

また、イメージセンサ２０１では、増幅のゲインをとるために、フローティングディフージョン（ＦＤ）容量素子３１２の容量を増加させる不図示の選択線やスイッチが実装されていてもよい。 Further, in the image sensor 201, a selection line or switch (not shown) for increasing the capacitance of the floating diffusion (FD) capacitive element 312 may be mounted in order to obtain amplification gain.

図４（ａ）及び図４（ｂ）は、第１実施形態に係る撮像モジュール２００の断面図である。図５及び図６は、第１実施形態に係る撮像モジュール２００の平面図である。図４（ａ）には、ＸＺ平面に沿う撮像モジュール２００の模式的な断面図を示す。図４（ｂ）には、ＹＺ平面に沿う撮像モジュール２００の模式的な断面図を示す。図５には、撮像モジュール２００をＸＹ平面に垂直な方向に視たときの電源ライン４０２の模式的な平面図を示す。図６には、撮像モジュール２００をＸＹ平面に垂直な方向に視たときのグラウンドライン４０３の模式的な平面図を示す。なお、図５及び図６において、カバーガラス２１２の図示は省略する。 4A and 4B are cross-sectional views of the imaging module 200 according to the first embodiment. 5 and 6 are plan views of the imaging module 200 according to the first embodiment. FIG. 4A shows a schematic cross-sectional view of the imaging module 200 along the XZ plane. FIG. 4B shows a schematic cross-sectional view of the imaging module 200 along the YZ plane. FIG. 5 shows a schematic plan view of the power supply line 402 when the imaging module 200 is viewed in a direction perpendicular to the XY plane. FIG. 6 shows a schematic plan view of the ground line 403 when the imaging module 200 is viewed in a direction perpendicular to the XY plane. 5 and 6, illustration of the cover glass 212 is omitted.

第１実施形態では、イメージセンサ２０１は、表面照射型のイメージセンサである。なお、イメージセンサ２０１は、裏面照射型のイメージセンサであってもよい。イメージセンサ２０１は、基体４０１と、上述した画素３０１、電源ライン４０２及びグラウンドライン４０３と、を有する。基体４０１は、本実施形態では半導体基板、例えばシリコン基板である。電源ライン４０２及びグラウンドライン４０３は、銅、アルミニウム等の金属で形成されている。 In the first embodiment, the image sensor 201 is a front side illuminated image sensor. Note that the image sensor 201 may be a backside illuminated image sensor. The image sensor 201 has a substrate 401 and the pixels 301, power supply lines 402 and ground lines 403 described above. The substrate 401 is a semiconductor substrate, such as a silicon substrate, in this embodiment. The power line 402 and the ground line 403 are made of metal such as copper or aluminum.

回路板２０２は、基体４０６と、電源配線４０４と、グラウンド配線４０５と、を有する。電源配線４０４及びグラウンド配線４０５は、基体４０６に設けられている。例えば、電源配線４０４及びグラウンド配線４０５は、基体４０６の内層に配置される。基体４０６は、例えばガラスエポキシ樹脂、セラミックス等の絶縁材で形成された絶縁基板である。電源配線４０４及びグラウンド配線４０５は、銅、アルミニウム、タングステン等の金属で形成されている。 The circuit board 202 has a substrate 406 , power wiring 404 and ground wiring 405 . The power wiring 404 and the ground wiring 405 are provided on the substrate 406 . For example, the power wiring 404 and the ground wiring 405 are arranged in inner layers of the substrate 406 . The base 406 is an insulating substrate made of an insulating material such as glass epoxy resin or ceramics. The power wiring 404 and the ground wiring 405 are made of metal such as copper, aluminum, and tungsten.

回路板２０２は、電源供給部品２０５を有する。電源供給部品２０５は、電源用配線である電源配線４０４に電源電位を供給し、グラウンド用配線であるグラウンド配線４０５にグラウンド電位を供給する電圧供給部品である。電源供給部品は、ＬＤＯ(Ｌｏｗ Ｄｒｏｐ－Ｏｕｔ)レギュレータ等である。電源供給部品２０５の電源供給側と内層の電源配線４０４とは、電源ヴィア４１０で接続されている。電源供給部品２０５のグラウンド側と内層のグラウンド配線４０５は、グラウンドヴィア４１１で接続されている。 Circuit board 202 has power supply components 205 . The power supply component 205 is a voltage supply component that supplies a power supply potential to the power supply wiring 404 as a power supply wiring and supplies a ground potential to the ground wiring 405 that is a ground wiring. The power supply component is an LDO (Low Drop-Out) regulator or the like. The power supply side of the power supply component 205 and the power wiring 404 in the inner layer are connected by a power supply via 410 . The ground side of the power supply component 205 and the inner layer ground wiring 405 are connected by a ground via 411 .

電源供給部品２０５は、回路板２０２のイメージセンサ２０１が実装された基体４０６の表面とは反対の裏面に実装されている。なお、電源供給部品２０５が実装される実装面は、これに限定されるものではない。電源供給部品２０５は、例えば、回路板２０２のイメージセンサ２０１が実装された基体４０６の表面に実装されていてもよい。また、電源供給部品２０５は、例えば、回路板２０２とは別の回路板（配線板）の表面又は裏面に実装されていてもよい。この場合、電源供給部品２０５が実装された別の回路板（配線板）は、ＸＹ平面に垂直な方向に視たときに、イメージセンサ２０１が実装された回路板２０２と重なるように又は重ならないように配置することができる。 The power supply component 205 is mounted on the back surface of the substrate 406 of the circuit board 202 opposite to the surface on which the image sensor 201 is mounted. Note that the mounting surface on which the power supply component 205 is mounted is not limited to this. The power supply component 205 may be mounted, for example, on the surface of the substrate 406 of the circuit board 202 on which the image sensor 201 is mounted. Also, the power supply component 205 may be mounted on the front or rear surface of a circuit board (wiring board) different from the circuit board 202, for example. In this case, another circuit board (wiring board) on which the power supply component 205 is mounted may or may not overlap the circuit board 202 on which the image sensor 201 is mounted when viewed in a direction perpendicular to the XY plane. can be arranged as

さらに、回路板２０２は、表層に配置されたコンデンサ２０６を有する。コンデンサ２０６は、内層の電源配線４０４と内層のグラウンド配線４０５との間に設けられている。すなわち、コンデンサ２０６の電源供給側と内層の電源配線４０４とは、電源ヴィア４０８で接続されている。コンデンサ２０６のグラウンド側と内層のグラウンド配線４０５とは、グラウンドヴィア４０９で接続されている。コンデンサ２０６としては、比較的に大容量のものを用いることが好ましい。具体的には、コンデンサ２０６の容量値は、例えば０．１［μＦ］以上２００［μＦ］以下の範囲であることが好ましい。 In addition, circuit board 202 has capacitors 206 disposed on the surface. The capacitor 206 is provided between the inner-layer power supply wiring 404 and the inner-layer ground wiring 405 . That is, the power supply side of the capacitor 206 and the power wiring 404 in the inner layer are connected by the power via 408 . The ground side of the capacitor 206 and the inner layer ground wiring 405 are connected by a ground via 409 . As the capacitor 206, it is preferable to use a capacitor with a relatively large capacity. Specifically, the capacitance value of the capacitor 206 is preferably in the range of 0.1 [μF] to 200 [μF], for example.

コンデンサ２０６は、回路板２０２のイメージセンサ２０１が実装された基体４０６の表面とは反対の裏面に実装されている。なお、コンデンサ２０６が実装される実装面は、これに限定されるものではない。コンデンサ２０６は、例えば、回路板２０２のイメージセンサ２０１が実装された基体４０６の表面に実装されていてもよい。また、コンデンサ２０６は、例えば、回路板２０２とは別の回路板（配線板）の表面又は裏面に実装されていてもよい。この場合、コンデンサ２０６が実装された別の回路板（配線板）は、ＸＹ平面に垂直な方向に視たときに、イメージセンサ２０１が実装された回路板２０２と重なるように又は重ならないように配置することができる。コンデンサ２０６が実装された別の回路板（配線板）は、上記のように電源供給部品２０５が実装された別の回路板（配線板）と同一であってもよいし、異なっていてもよい。 The capacitor 206 is mounted on the back surface of the circuit board 202 opposite to the surface of the substrate 406 on which the image sensor 201 is mounted. Note that the mounting surface on which the capacitor 206 is mounted is not limited to this. The capacitor 206 may be mounted, for example, on the surface of the substrate 406 of the circuit board 202 on which the image sensor 201 is mounted. Also, the capacitor 206 may be mounted on the front or rear surface of a circuit board (wiring board) different from the circuit board 202, for example. In this case, another circuit board (wiring board) on which the capacitor 206 is mounted may or may not overlap the circuit board 202 on which the image sensor 201 is mounted when viewed in a direction perpendicular to the XY plane. can be placed. Another circuit board (wiring board) on which capacitor 206 is mounted may be the same as another circuit board (wiring board) on which power supply component 205 is mounted as described above, or may be different. .

また、回路板２０２は、抵抗部材である抵抗部品４０７を有する。抵抗部品４０７は、内層の電源配線４０４とコンデンサ２０６との接続部と、電源供給部品２０５の電源供給側との間に直列にヴィアを介して接続されて配置されている。すなわち、抵抗部品４０７は、電源供給部品２０５の電源供給側と内層の電源配線４０４とを接続する電源ヴィア４１０と、コンデンサ２０６の電源供給側と内層の電源配線４０４とを接続する電源ヴィア４０８との間に、電気的に直列に設けられている。抵抗部品４０７は、内層にある電源配線４０４に電源ヴィア４１２及び電源ヴィア４１３で接続されて、電源供給部品２０５の電源供給側とコンデンサ２０６の電源供給側との間に回路的に直列に接続されている。抵抗部品４０７は、例えば、はんだを介して電源配線４０４に接続されている。 The circuit board 202 also has a resistive component 407 which is a resistive member. The resistor component 407 is connected in series via vias between the connecting portion between the inner-layer power wiring 404 and the capacitor 206 and the power supply side of the power supply component 205 . That is, the resistance component 407 includes a power supply via 410 connecting the power supply side of the power supply component 205 and the power supply wiring 404 in the inner layer, and a power supply via 408 connecting the power supply side of the capacitor 206 and the power supply wiring 404 in the inner layer. are electrically connected in series between The resistance component 407 is connected to the power supply wiring 404 in the inner layer by power supply vias 412 and 413, and is connected in series between the power supply side of the power supply part 205 and the power supply side of the capacitor 206 in terms of circuit. ing. The resistance component 407 is connected to the power wiring 404 via solder, for example.

第１実施形態では、抵抗部品４０７は、銀／パラジウム(Ａｇ／Ｐｄ)、金属酸化物である酸化ルテニウム(ＲｕＯ２)等で形成されている。これにより、抵抗部品４０７は、回路板２０２の電源配線４０４、グラウンド配線４０５等の配線の材料である銅等よりも抵抗率の高い材料で構成されている。具体的には、抵抗部品４０７の抵抗値は、例えば２０［ｍΩ］以上２［Ω］以下の範囲であることが好ましい。 In the first embodiment, the resistance component 407 is made of silver/palladium (Ag/Pd), ruthenium oxide (RuO 2 ), which is a metal oxide, or the like. As a result, the resistance component 407 is made of a material having a higher resistivity than copper or the like that is the material of the wiring such as the power supply wiring 404 and the ground wiring 405 of the circuit board 202 . Specifically, the resistance value of the resistance component 407 is preferably in the range of, for example, 20 [mΩ] to 2 [Ω].

抵抗部品４０７は、回路板２０２のイメージセンサ２０１が実装された基体４０６の表面とは反対の裏面に実装されている。なお、抵抗部品４０７が実装される実装面は、これに限定されるものではない。抵抗部品４０７は、例えば、回路板２０２のイメージセンサ２０１が実装された基体４０６の表面に実装されていてもよい。また、抵抗部品４０７は、例えば、回路板２０２とは別の回路板の表面又は裏面に実装されていてもよい。この場合、抵抗部品４０７が実装された別の回路板は、ＸＹ平面に垂直な方向に視たときに、イメージセンサ２０１が実装された回路板２０２と重なるように又は重ならないように配置することができる。抵抗部品４０７が実装された別の回路板は、上記のように電源供給部品２０５及びコンデンサ２０６の少なくともいずれかが実装された別の回路板と同一であってもよいし、異なっていてもよい。 The resistance component 407 is mounted on the back surface of the circuit board 202 opposite to the surface of the substrate 406 on which the image sensor 201 is mounted. Note that the mounting surface on which the resistance component 407 is mounted is not limited to this. The resistive component 407 may be mounted, for example, on the surface of the substrate 406 of the circuit board 202 on which the image sensor 201 is mounted. Also, the resistance component 407 may be mounted on the front surface or the back surface of a circuit board different from the circuit board 202, for example. In this case, another circuit board on which the resistor component 407 is mounted should be arranged so as to overlap or not overlap the circuit board 202 on which the image sensor 201 is mounted when viewed in a direction perpendicular to the XY plane. can be done. The separate circuit board on which resistive component 407 is mounted may be the same as or different from the separate circuit board on which power supply component 205 and/or capacitor 206 are mounted as described above. .

図４（ｂ）の断面図には、画素３０１に電源供給部品２０５から電源を供給する電源供給経路を図示している。電源供給経路は、基体４０１にある電源ライン４０２と接続される電源端子部４００（図３及び図５参照）と基体４０６にある電源配線４０４とを接続する複数の電源ワイヤ２０３及び複数の電源ヴィア４１４を有する。また、電源供給経路は、コンデンサ２０６の電源供給側と内層の電源配線４０４とを接続する複数の電源ヴィア４０８の間に電気的に直列な抵抗部品４０７を有する。抵抗部品４０７は、内層にある電源配線４０４に電源ヴィア４１２及び電源ヴィア４１３で接続されて、電源供給部品２０５の電源供給側とコンデンサ２０６の電源供給側との間に回路的に直列接続されている。 The cross-sectional view of FIG. 4B illustrates a power supply path for supplying power from the power supply component 205 to the pixel 301 . The power supply path includes a plurality of power wires 203 and a plurality of power vias connecting a power terminal portion 400 (see FIGS. 3 and 5) connected to a power supply line 402 on the substrate 401 and a power wiring 404 on the substrate 406. 414. The power supply path also has resistor components 407 electrically in series between a plurality of power supply vias 408 connecting the power supply side of the capacitor 206 and the power supply wiring 404 in the inner layer. The resistance component 407 is connected to the power supply wiring 404 in the inner layer by the power supply vias 412 and 413, and is connected in series between the power supply side of the power supply part 205 and the power supply side of the capacitor 206. there is

上述した電源供給経路においては、モジュール本体２１０をＸ軸方向に側面視したとき、導体からなるループ構造Ｌ１（図７参照）が形成されている。ループ構造Ｌ１を構成する導体は、電源ライン４０２、電源ワイヤ２０３、抵抗部品４０７及び電源配線４０４を含む。ループ構造Ｌ１には、図１に示す磁界１５０、１５１が鎖交する。このため、ループ構造Ｌ１には、誘導電流が発生する。この誘導電流により、画素部３００の画素３０１にノイズ電圧が発生する。以下、このノイズ電圧のことを、誘起ノイズ電圧ともいう。 In the power supply path described above, when the module body 210 is viewed from the side in the X-axis direction, a loop structure L1 (see FIG. 7) made of a conductor is formed. The conductors that make up the loop structure L1 include power lines 402, power wires 203, resistive components 407 and power wires 404. FIG. The magnetic fields 150 and 151 shown in FIG. 1 are linked to the loop structure L1. Therefore, an induced current is generated in the loop structure L1. This induced current generates a noise voltage in the pixel 301 of the pixel unit 300 . Hereinafter, this noise voltage is also referred to as an induced noise voltage.

第１実施形態では、図５に示すように、電源ライン４０２は、Ｘ軸方向に延び、かつＹ軸方向に間隔をあけて配置された複数の配線である。電源ライン４０２は、各画素３０１に蓄積された電荷を垂直信号線３０６に転送するための電源電位を各画素３０１に供給するラインである。電源ライン４０２は、基体４０１にある複数の電源端子部４００から電源ワイヤ２０３及び電源ヴィア４１４を介して、基体４０６の内層に配置された電源配線４０４に接続されている。電源配線４０４に接続された電源ワイヤ２０３は、イメージセンサ２０１に設けられた開口を介して電源端子部４００に接続されている。 In the first embodiment, as shown in FIG. 5, the power supply line 402 is a plurality of wires extending in the X-axis direction and arranged at intervals in the Y-axis direction. A power supply line 402 is a line that supplies a power supply potential to each pixel 301 for transferring charges accumulated in each pixel 301 to a vertical signal line 306 . The power supply lines 402 are connected from a plurality of power supply terminals 400 on the substrate 401 to power wirings 404 arranged in the inner layer of the substrate 406 via power wires 203 and power supply vias 414 . A power wire 203 connected to the power wiring 404 is connected to the power terminal portion 400 through an opening provided in the image sensor 201 .

また、図６に示すように、グラウンドライン４０３は、Ｘ軸方向に延び、かつＹ軸方向に間隔をあけて配置され、かつＹ軸方向に延び、かつＸ軸方向に間隔をあけて配置された網目状の配線である。グラウンドライン４０３は、各画素３０１にグラウンド電位を供給するラインである。グラウンドライン４０３は、複数あるグラウンド端子部５００からグラウンドワイヤ２０４及びグラウンドヴィア４１５を介して、基体４０６の内層に配置されたグラウンド配線４０５に接続されている。グラウンド配線４０５に接続されたグラウンドワイヤ２０４は、イメージセンサ２０１に設けられた開口を介してグラウンド端子部５００に接続されている。 6, the ground lines 403 extend in the X-axis direction, are spaced apart in the Y-axis direction, and extend in the Y-axis direction and are spaced apart in the X-axis direction. It is a mesh wiring. A ground line 403 is a line that supplies a ground potential to each pixel 301 . The ground line 403 is connected from the plurality of ground terminal portions 500 to the ground wiring 405 arranged in the inner layer of the substrate 406 via the ground wire 204 and the ground via 415 . A ground wire 204 connected to the ground wiring 405 is connected to the ground terminal portion 500 through an opening provided in the image sensor 201 .

図４（ｂ）に示すように画素に電源電位を供給する電源供給経路にはモジュール本体２１０をＸ軸方向に側面視したとき、導体からなるループ構造Ｌ１が形成されているが、画素３０１にグラウンド電位を供給するグラウンド経路においても同様である。すなわち、グラウンド経路には、モジュール本体２１０をＸ軸方向に側面視したとき、導体からなるループ構造Ｌ２（図７参照）が形成されている。ループ構造Ｌ２を構成する導体は、グラウンドライン４０３、グラウンドワイヤ２０４及びグラウンド配線４０５を含む。 As shown in FIG. 4B, a loop structure L1 made of a conductor is formed in the power supply path for supplying the power supply potential to the pixel when the module main body 210 is viewed from the side in the X-axis direction. The same applies to ground paths that supply ground potential. That is, when the module main body 210 is viewed from the side in the X-axis direction, a loop structure L2 (see FIG. 7) made of a conductor is formed in the ground path. Conductors that make up the loop structure L2 include the ground line 403, the ground wire 204 and the ground wiring 405. FIG.

図７は、上述したループ構造Ｌ１及びＬ２について等価回路を用いて示す模式図である。ループ構造Ｌ１及びＬ２によりセンサ部であるイメージセンサ２０１に誘起されるノイズ電圧である誘起ノイズ電圧をＶｃｍｏｓとする。誘起ノイズ電圧Ｖｃｍｏｓは、次式（１）で表現される。

Figure 2022154772000002
FIG. 7 is a schematic diagram showing the loop structures L1 and L2 described above using equivalent circuits. An induced noise voltage, which is a noise voltage induced in the image sensor 201, which is a sensor unit, by the loop structures L1 and L2 is assumed to be V cmos . The induced noise voltage V cmos is expressed by the following equation (1).
Figure 2022154772000002

ただし、αはイメージセンサ２０１内の伝搬係数である。Ｒｃｍｏｓは電源ライン４０２及びグラウンドライン４０３の電気抵抗である。Ｒｗｂは複数の電源ワイヤ２０３及び複数のグラウンドワイヤ２０４の合成の電気抵抗である。Ｒｐｃｂは電源配線４０４及びグラウンド配線４０５の電気抵抗である。Ｓ０は、モジュール本体２１０をＸ軸方向に側面視したときのループ構造Ｌ１の内側の面積である。なお、同方向に側面視したときのループ構造Ｌ２の内側の面積もＳ０である。ｄｔは微小時間、ｄｓは微小面積、太字のＢは磁界ベクトル、太字のｎはｄｓに垂直な単位ベクトルである。 where α is the propagation coefficient within the image sensor 201 . R cmos is the electrical resistance of the power line 402 and the ground line 403; R wb is the combined electrical resistance of the power wires 203 and the ground wires 204 . R pcb is the electrical resistance of the power wiring 404 and the ground wiring 405 . S0 is the inner area of the loop structure L1 when the module main body 210 is viewed from the side in the X-axis direction. Note that the inner area of the loop structure L2 when viewed from the side in the same direction is also S0. dt is a minute time, ds is a minute area, B in bold is a magnetic field vector, and n in bold is a unit vector perpendicular to ds.

ループ構造Ｌ１に鎖交する磁界１５０、１５１の周波数、及びループ構造Ｌ１の面積Ｓ０は、それぞれ変わらないものと仮定する。この際、誘起ノイズ電圧Ｖｃｍｏｓは、ループ構造Ｌ１及びループ構造Ｌ２の合成の抵抗値に対する電源ライン４０２及びグラウンドライン４０３の抵抗値の抵抗比（Ｒｃｍｏｓ／（Ｒｐｃｂ＋Ｒｗｂ＋Ｒｃｍｏｓ））に応じて誘起される。画素部３００で観測される誘起ノイズ電圧Ｖｃｍｏｓは、垂直信号線３０６から周辺回路部３０５にあるドライバ３０４の位置のグラウンド電位を基準に決まる。 It is assumed that the frequencies of the magnetic fields 150, 151 interlinking the loop structure L1 and the area S0 of the loop structure L1 remain unchanged. At this time, the induced noise voltage V cmos is the resistance ratio (R cmos /(R pcb +R wb +R cmos )) of the resistance of the power supply line 402 and the ground line 403 to the combined resistance of the loop structures L1 and L2. induced accordingly. The induced noise voltage V cmos observed in the pixel section 300 is determined based on the ground potential at the position of the driver 304 in the peripheral circuit section 305 from the vertical signal line 306 .

デジタルビデオカメラ、デジタルスチルカメラ等の撮像装置は、上述のようにイメージセンサを有する撮像モジュールを備えている。近年、イメージセンサにおけるＩＳＯ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｏｒｇａｎｉｚａｔｉｏｎ ｆｏｒ Ｓｔａｎｄａｒｄｉｚａｔｉｏｎ）感度が向上している。これにより、夜景撮影時のような光量の少ない場面で撮影しても、より鮮明な画像が生成される。 Imaging devices such as digital video cameras and digital still cameras are equipped with an imaging module having an image sensor as described above. In recent years, the ISO (International Organization for Standardization) sensitivity of image sensors has improved. As a result, a clearer image can be generated even when shooting in a scene with a small amount of light, such as when shooting a night scene.

しかしながら、イメージセンサにおけるＩＳＯ感度の向上に伴い、従来問題とならなかった微弱な磁界ノイズに対する感度も上がっている。その結果、磁界ノイズの影響をイメージセンサが受けてしまい、画像に乱れが発生する問題が顕在化してきている。上述した誘起ノイズ電圧をＶｃｍｏｓについては、画質向上の観点から低減させて小さくすることが求められる。 However, as the ISO sensitivity of image sensors improves, sensitivity to weak magnetic field noise, which has not been a problem in the past, is also increasing. As a result, the image sensor is affected by the magnetic field noise, and the problem of disturbance in the image has become apparent. From the viewpoint of image quality improvement, it is required to reduce the above-mentioned induced noise voltage V cmos .

この点、第１実施形態では、抵抗値がＲｃoｍｐである抵抗部品４０７を付加することによって、式(１)の分母の項Ｒｐｃｂは、Ｒｐｃｂ＋Ｒｃoｍｐへと大きくなる。この結果、誘起ノイズ電圧Ｖｃｍｏｓは小さくなり、誘起ノイズ電圧Ｖｃｍｏｓが、イメージセンサ２０１により生成される画像に重畳するのを低減させることができる。よって、イメージセンサ２０１によって生成される画像の品質を向上させることができる。 In this regard, in the first embodiment, the addition of the resistive component 407 having a resistance value of R comp increases the denominator term R pcb of Equation (1) to R pcb +R comp . As a result, the induced noise voltage V cmos is reduced, and superposition of the induced noise voltage V cmos on the image generated by the image sensor 201 can be reduced. Therefore, the quality of images generated by the image sensor 201 can be improved.

また、第１実施形態では、コンデンサ２０６と電源供給部品２０５との間に抵抗部品４０７を配置することで、より小さな抵抗値で誘起ノイズ電圧Ｖｃｍｏｓを低減することができる。画素３０１で観測される誘起ノイズ電圧Ｖｃｍｏｓは、電源供給経路のループ構造Ｌ１で誘起されるノイズ電圧とグラウンド供給経路のループ構造Ｌ２で誘起されるノイズ電圧との差分が大きな主要因として観測される。そのループ構造Ｌ１とループ構造Ｌ２との間にコンデンサ２０６が配置されることで、誘導起電力の基準となるポイントが変化する。コンデンサ２０６が小さな容量のときは、電源供給部品２０５の一例であるＬＤＯ(Ｌｏｗ Ｄｒｏｐ－Ｏｕｔ)が配置される部分が基準ポイントとなる。さらに、コンデンサ２０６の容量を増やすと、インピーダンスが下がり、基準ポイントがコンデンサ２０６近傍に移動して、ループ構造Ｌ１及びループ構造Ｌ２のループ経路が見かけ小さくなるように作用する。したがって、より小さな抵抗値を持つ抵抗部品４０７を付加するだけで、大きなノイズ低減効果がある。よって、イメージセンサ２０１によって生成される画像の品質を向上させることができる。 Further, in the first embodiment, by placing the resistance component 407 between the capacitor 206 and the power supply component 205, the induced noise voltage V cmos can be reduced with a smaller resistance value. The induced noise voltage V cmos observed in the pixel 301 is observed to be mainly due to the difference between the noise voltage induced in the loop structure L1 of the power supply path and the noise voltage induced in the loop structure L2 of the ground supply path. be. By arranging the capacitor 206 between the loop structure L1 and the loop structure L2, the reference point of the induced electromotive force changes. When the capacitor 206 has a small capacity, the reference point is the portion where an LDO (Low Drop-Out), which is an example of the power supply component 205, is arranged. Furthermore, increasing the capacitance of capacitor 206 lowers the impedance, moves the reference point closer to capacitor 206, and acts to make the loop paths of loop structure L1 and loop structure L2 appear smaller. Therefore, simply adding a resistance component 407 having a smaller resistance value has a large noise reduction effect. Therefore, the quality of images generated by the image sensor 201 can be improved.

なお、コンデンサ２０６の容量値Ｃ及び抵抗部品４０７の抵抗値Ｒは、次式（２）を満足するように設定することができる。後述の実施例１、２、３の電磁界シミュレーション解析の結果により示されるように、次式（２）を満足することにより、誘起ノイズ電圧Ｖｃｍｏｓを十分に低減することができる。
１／（４π×ｆ×Ｃ）＜Ｒ （２） Note that the capacitance value C of the capacitor 206 and the resistance value R of the resistance component 407 can be set so as to satisfy the following equation (2). As shown by the electromagnetic field simulation analysis results of Examples 1, 2, and 3 described later, the induced noise voltage V cmos can be sufficiently reduced by satisfying the following equation (2).
1/(4π×f×C)<R (2)

ただし、式（２）中、ｆは、撮像装置１００の筐体１０３、１０４の内部に配置されたコイルに供給される交流電流の周波数、すなわちコイルの動作周波数であり、ノイズの周波数である。筐体１０３、１０４の内部に配置されたコイルは、具体的には、筐体１０３の内部に配置された手振れ補正モジュール１２０のコイル１２１、筐体１０４の内部に配置されたモータ１４２のコイル１４３等である。撮像装置１００がデジタルカメラである場合、動作周波数ｆは、例えば１０［ｋＨｚ］以上５［ＭＨｚ］以下の範囲である。式（２）は、この動作周波数範囲の具体的数値を用いて次式（２－１）、（２－２）に変形することができる。
１／（４π×Ｒ×Ｃ）＜５［ＭＨｚ］ （２－１）
１／（４π×Ｒ×Ｃ）＜１０［ｋＨｚ］ （２－２） However, in equation (2), f is the frequency of the alternating current supplied to the coils arranged inside the housings 103 and 104 of the imaging device 100, that is, the operating frequency of the coils, and is the noise frequency. Specifically, the coils arranged inside the housings 103 and 104 are the coil 121 of the camera shake correction module 120 arranged inside the housing 103 and the coil 143 of the motor 142 arranged inside the housing 104. etc. When the imaging device 100 is a digital camera, the operating frequency f is, for example, in the range of 10 [kHz] to 5 [MHz]. Equation (2) can be transformed into the following equations (2-1) and (2-2) using specific numerical values for this operating frequency range.
1/(4π×R×C)<5 [MHz] (2-1)
1/(4π×R×C)<10 [kHz] (2-2)

（実施例１）
実施例１において、図５に示したように、電源ライン４０２は、Ｘ軸方向に延び、かつＹ軸方向に間隔をあけて配置された複数の配線であり、各画素３０１に蓄積された電荷を垂直信号線３０６に転送するための電源電位を各画素３０１に供給する配線とした。電源ライン４０２は、基体４０１にある複数の電源端子部４００から電源ワイヤ２０３及び電源ヴィア４１４を介して、基体４０６の内層に配置された電源配線４０４に接続した。また、図６に示したように、グラウンドライン４０３は、Ｘ軸方向に延び、かつＹ軸方向に間隔をあけて配置され、かつＹ軸方向に延び、かつＸ軸方向に間隔をあけて配置された網目状の配線であり、各画素３０１にグラウンド電位を供給する配線とした。グラウンドライン４０３は、基体４０１にある複数のグラウンド端子部５００からグラウンドワイヤ２０４及びグラウンドヴィア４１５を介して、基体４０６の内層に配置されたグラウンド配線４０５に接続した。 (Example 1)
In the first embodiment, as shown in FIG. 5, the power supply line 402 is a plurality of wirings extending in the X-axis direction and arranged at intervals in the Y-axis direction. to the vertical signal line 306 to supply the power supply potential to each pixel 301 . The power supply lines 402 were connected from a plurality of power supply terminals 400 on the substrate 401 to power wirings 404 arranged in the inner layer of the substrate 406 via power wires 203 and power supply vias 414 . 6, the ground lines 403 extend in the X-axis direction, are spaced apart in the Y-axis direction, and extend in the Y-axis direction and are spaced apart in the X-axis direction. It is a mesh-like wiring that supplies a ground potential to each pixel 301 . Ground lines 403 were connected from a plurality of ground terminal portions 500 on substrate 401 to ground wiring 405 arranged in the inner layer of substrate 406 via ground wires 204 and ground vias 415 .

また、実施例１の基体４０６における層毎の電源配線４０４及びグラウンド配線４０５と、電源ヴィア４１０及びグラウンドヴィア４１１を介したコンデンサ２０６及び電源供給部品２０５との接続について図８を用いて説明する。なお、回路板２０２の基体４０６は、実装面８０１、内層８０２、８０３、８０４、８０５、８０６、８０７及び表層８０８を含む８層構造とした。 Also, the connection between the power wiring 404 and the ground wiring 405 for each layer in the substrate 406 of the first embodiment and the capacitor 206 and the power supply component 205 via the power via 410 and the ground via 411 will be described with reference to FIG. The substrate 406 of the circuit board 202 has an eight-layer structure including a mounting surface 801 , inner layers 802 , 803 , 804 , 805 , 806 , 807 and a surface layer 808 .

基体４０１における複数の電源端子部４００は、一例として４個とした。その電源端子部４００と電源ワイヤ２０３で接続された基体４０６上の電源パッド８００を、図８に示すように、電源ヴィア４１０を介してコンデンサ２０６に接続した。コンデンサ２０６は、回路板２０２においてイメージセンサ２０１の実装面８０１と逆側の表層８０８に配置した。コンデンサ２０６の電源供給側をチップ抵抗器である抵抗部品４０７の一端に接続した。また、抵抗部品４０７のもう一端を、電源ヴィア４１０を介して内層８０３の電源配線４０４に接続した。同様に、その他３個の電源端子部４００についても接続を行った。コンデンサ２０６のグラウンド端子側は、グラウンドヴィア４１１を介して、イメージセンサ２０１の実装面８０１にあるグラウンド配線４０５に接続した。さらに、内層８０３の電源配線４０４を、電源ヴィア４１０を介して、内層８０２にある電源配線４０４に接続した。内層８０２にある電源配線４０４に電源を供給するために、電源供給部品２０５の電源供給側を、電源ヴィア４１０を介して電源配線４０４に接続した。また、電源供給部品２０５のグラウンド側は、グラウンドヴィア４１１を介して、イメージセンサ２０１の実装面８０１にあるグラウンド配線４０５に接続した。 As an example, the plurality of power supply terminal portions 400 on the base 401 is four. A power pad 800 on the substrate 406 connected to the power terminal portion 400 by the power wire 203 was connected to the capacitor 206 through the power via 410 as shown in FIG. The capacitor 206 is arranged on the surface layer 808 of the circuit board 202 opposite to the mounting surface 801 of the image sensor 201 . A power supply side of the capacitor 206 was connected to one end of a resistor component 407, which is a chip resistor. Also, the other end of the resistance component 407 was connected to the power wiring 404 of the inner layer 803 through the power via 410 . Similarly, the other three power supply terminal portions 400 were also connected. The ground terminal side of the capacitor 206 was connected to the ground wiring 405 on the mounting surface 801 of the image sensor 201 through the ground via 411 . Further, the power wiring 404 on the inner layer 803 is connected to the power wiring 404 on the inner layer 802 through the power via 410 . In order to supply power to the power wiring 404 in the inner layer 802 , the power supply side of the power supply component 205 was connected to the power wiring 404 via the power via 410 . Also, the ground side of the power supply component 205 was connected to the ground wiring 405 on the mounting surface 801 of the image sensor 201 via the ground via 411 .

実施例１では、コンデンサ２０６の容量値を４．７［μＦ］とした。また、実施例１では、コンデンサ２０６の電源供給側に配置する抵抗部品４０７の抵抗値を、８種類、０．０１４［Ω］、０．０２［Ω］、０．０５［Ω］、０．１［Ω］、０．５［Ω］、１［Ω］、５．１［Ω］、１０［Ω］とした。これら８種類の場合をそれぞれ抵抗値が小さい場合から大きい場合に順に実施例１－１、１－２、１－３、１－４、１－５、１－６、１－７、１－８とした。比較例1として、実施例１の抵抗部品４０７の抵抗値を０［Ω］として、抵抗部品４０７を実装しない場合とした。 In Example 1, the capacitance value of the capacitor 206 was set to 4.7 [μF]. Further, in Example 1, the resistance values of the resistor component 407 arranged on the power supply side of the capacitor 206 are set to 8 types: 0.014 [Ω], 0.02 [Ω], 0.05 [Ω], 0.05 [Ω], and 0.014 [Ω]. 1 [Ω], 0.5 [Ω], 1 [Ω], 5.1 [Ω], and 10 [Ω]. Examples 1-1, 1-2, 1-3, 1-4, 1-5, 1-6, 1-7, 1-8 in order from small to large resistance values for these eight types and As Comparative Example 1, the resistance value of the resistance component 407 of Example 1 was set to 0 [Ω], and the resistance component 407 was not mounted.

比較例２として、コンデンサ２０６よりもイメージセンサ２０１側に電気回路と等価的に抵抗値を設定した場合とした。抵抗値は、実施例１－１、１－４、１－６、１－７、１－８と同じとした。 As a comparative example 2, a case where a resistance value equivalent to that of an electric circuit is set on the image sensor 201 side of the capacitor 206 is used. The resistance values were the same as in Examples 1-1, 1-4, 1-6, 1-7 and 1-8.

上記実施例１及び比較例１、２のそれぞれについて、電磁界シミュレーション解析を実施して誘起ノイズ電圧Ｖｃｍｏｓを算出した。電磁界シミュレーション解析では、画素３０１で観測される誘起ノイズ電圧Ｖｃｍｏｓを、垂直信号線３０６から周辺回路部３０５にあるドライバ３０４のグラウンド電位を基準に電界を積分することでノイズ電圧に換算して算出した。電磁界シミュレーション解析は、ＣＳＴ社のＭｗ-ｓｔｕｄｉｏの低周波解析モジュールＥＭ-ｓｔｕｄｉｏ ｖ２０１９を用いた。電磁界シミュレーション解析では、入射磁界について、周波数を３０８［ｋＨｚ］、強度を１［μＴ］に設定し、Ｘ軸方向に一様に入射する設定を行った。 Electromagnetic field simulation analysis was performed for each of Example 1 and Comparative Examples 1 and 2 to calculate the induced noise voltage V cmos . In the electromagnetic field simulation analysis, the induced noise voltage V cmos observed in the pixel 301 is converted into a noise voltage by integrating the electric field from the vertical signal line 306 to the ground potential of the driver 304 in the peripheral circuit section 305 as a reference. Calculated. For the electromagnetic field simulation analysis, EM-studio v2019, a low-frequency analysis module of Mw-studio of CST, was used. In the electromagnetic field simulation analysis, the incident magnetic field was set to have a frequency of 308 [kHz] and an intensity of 1 [μT], and was set to be uniformly incident in the X-axis direction.

図９は、電磁界シミュレーション解析により実施例１について得られた抵抗部品４０７の抵抗値と誘起ノイズ電圧Ｖｃｍｏｓとの関係を示すグラフである。図９中、横軸は抵抗部品４０７の抵抗値［Ω］、縦軸はイメージセンサ２０１内の誘起ノイズ電圧Ｖｃｍｏｓ［ｍＶ］を示す。 FIG. 9 is a graph showing the relationship between the resistance value of the resistance component 407 and the induced noise voltage V cmos obtained for Example 1 by electromagnetic field simulation analysis. In FIG. 9 , the horizontal axis indicates the resistance value [Ω] of the resistive component 407 and the vertical axis indicates the induced noise voltage V cmos [mV] in the image sensor 201 .

図９に示すように、抵抗部品４０７の抵抗値を増やしていくことで、誘起ノイズ電圧Ｖｃｍｏｓが低下していく。実施例１では、抵抗値が０．５［Ω］以上では、誘起ノイズ電圧Ｖｃｍｏｓが飽和状態となり、誘起ノイズ電圧Ｖｃｍｏｓの低減効果は微小となる。このとき、ループ構造Ｌ１、ループ構造Ｌ２及びコンデンサ２０６による経路のインピーダンスが低くなり、当該経路が誘導起電力の支配的な経路となる。このため、抵抗値が０．５［Ω］以上では、抵抗値を増やしていってもイメージセンサ２０１内の誘起ノイズ電圧Ｖｃｍｏｓが低下しなくなる。 As shown in FIG. 9, the induced noise voltage V cmos decreases as the resistance value of the resistance component 407 increases. In Example 1, when the resistance value is 0.5 [Ω] or more, the induced noise voltage V cmos is saturated, and the effect of reducing the induced noise voltage V cmos is small. At this time, the impedance of the path formed by the loop structure L1, the loop structure L2, and the capacitor 206 becomes low, and the path becomes the dominant path for the induced electromotive force. Therefore, when the resistance value is 0.5 [Ω] or more, the induced noise voltage V cmos in the image sensor 201 does not decrease even if the resistance value is increased.

比較例１と比較して飽和状態まで誘起ノイズ電圧Ｖｃｍｏｓが低減したときの誘起ノイズ電圧Ｖｃｍｏｓの低減率を１００［％］とすると、実施例１－３の０．０５［Ω］のときで約２４．９［％］の低減率まで低減した。また、実施例１－４の０．１［Ω］のときで約５２．６［％］の低減率まで低減した。 Assuming that the reduction rate of the induced noise voltage V cmos when the induced noise voltage V cmos is reduced to the saturation state in comparison with Comparative Example 1 is 100 [%], the value of 0.05 [Ω] in Example 1-3 is was reduced to a reduction rate of about 24.9 [%]. Also, the reduction rate was reduced to about 52.6 [%] at 0.1 [Ω] in Example 1-4.

実施例１では、コンデンサ２０６の容量値が４．７［μＦ］であるため、周波数３０８［ｋＨｚ］のときのコンデンサ２０６のインピーダンス値は、約０．１１［Ω］である。つまり、抵抗部品４０７の抵抗値がコンデンサ２０６のインピーダンス値より大きくなる領域では、飽和状態まで誘起ノイズ電圧Ｖｃｍｏｓを低減したときの誘起ノイズ電圧Ｖｃｍｏｓの低減率を１００［％］とすると、その半分以上の効果が得られた。さらに、コンデンサ２０６のインピーダンス値の１／２よりも大きな抵抗値の抵抗部品４０７を配置することで、３ｄＢ以上の効果があった。 In Example 1, since the capacitance value of the capacitor 206 is 4.7 [μF], the impedance value of the capacitor 206 at the frequency of 308 [kHz] is approximately 0.11 [Ω]. That is, in the region where the resistance value of the resistance component 407 is greater than the impedance value of the capacitor 206, if the reduction rate of the induced noise voltage V cmos when the induced noise voltage V cmos is reduced to the saturation state is 100%, then More than half the effect was obtained. Furthermore, by arranging the resistance component 407 with a resistance value larger than 1/2 of the impedance value of the capacitor 206, an effect of 3 dB or more was obtained.

一方、図１０は、電磁界シミュレーション解析により比較例２について得られた抵抗部品４０７の抵抗値と誘起ノイズ電圧Ｖｃｍｏｓとの関係を示すグラフである。比較例１においても、実施例１と同様に抵抗値を増やしていくことにより誘起ノイズ電圧Ｖｃｍｏｓが低下する効果が見られたが、実施例１よりも大きな抵抗値を付与しなければならなかった。実施例１では、比較例２の１／２０の抵抗値を付与するだけで、比較例２と同等の効果を得ることができた。 On the other hand, FIG. 10 is a graph showing the relationship between the resistance value of the resistance component 407 and the induced noise voltage V cmos obtained for Comparative Example 2 by electromagnetic field simulation analysis. In Comparative Example 1 as well, the effect of decreasing the induced noise voltage V cmos was observed by increasing the resistance value in the same manner as in Example 1, but a larger resistance value than in Example 1 had to be applied. rice field. In Example 1, the same effect as in Comparative Example 2 could be obtained simply by providing a resistance value of 1/20 that in Comparative Example 2.

上記電磁界シミュレーション解析の結果から次のことが明らかになった。すなわち、実施例１のように抵抗部品４０７を設けることにより、電源ライン４０２における電圧降下を低減させることができ、各画素３０１に印加される直流電圧が基準電圧を下回るのを抑制できる。これにより、イメージセンサ２０１により生成される画像に、スミア、シェーディング等のムラが生じるのを抑制することができる。よって、イメージセンサ２０１により生成される画像の品質を向上させることができる。さらには、コンデンサ２０６より電源供給部品２０５側に抵抗部品４０７を設けることで、本来のコンデンサ２０６の働きである高周波電流をイメージセンサ２０１側へ供給する能力を低下させることなく、画像の品質を向上させることができる。 The results of the above electromagnetic field simulation analysis have revealed the following. That is, by providing the resistance component 407 as in the first embodiment, the voltage drop in the power supply line 402 can be reduced, and the DC voltage applied to each pixel 301 can be prevented from falling below the reference voltage. As a result, it is possible to suppress unevenness such as smear and shading in the image generated by the image sensor 201 . Therefore, the quality of images generated by the image sensor 201 can be improved. Furthermore, by providing the resistance component 407 on the side of the power supply component 205 from the capacitor 206, the image quality is improved without degrading the ability of the capacitor 206 to supply the high frequency current to the image sensor 201 side. can be made

（実施例２）
実施例２では、コンデンサ２０６の容量値を２２［μＦ］とした。また、実施例２では、コンデンサ２０６の電源供給側に配置する抵抗部品４０７の抵抗値を、８種類、０．０１４［Ω］、０．０２［Ω］、０．０５［Ω］、０．１［Ω］、０．５［Ω］、１［Ω］、５．１［Ω］、１０［Ω］とした。これら８種類の場合をそれぞれ抵抗値が小さい場合から大きい場合に順に実施例２－１、２－２、２－３、２－４、２－５、２－６、２－７、２－８とする。その他の構成及び電磁界シミュレーション解析の解析条件は実施例１と同じとした。 (Example 2)
In Example 2, the capacitance value of the capacitor 206 was set to 22 [μF]. In the second embodiment, the resistance value of the resistance component 407 arranged on the power supply side of the capacitor 206 is set to 8 types: 0.014 [Ω], 0.02 [Ω], 0.05 [Ω], 0.05 [Ω], 0.014 [Ω], 0.02 [Ω], 0.05 [Ω]. 1 [Ω], 0.5 [Ω], 1 [Ω], 5.1 [Ω], and 10 [Ω]. Examples 2-1, 2-2, 2-3, 2-4, 2-5, 2-6, 2-7, and 2-8 in order from small to large resistance values for these eight types and Other configurations and analysis conditions for electromagnetic field simulation analysis were the same as in the first embodiment.

図１１は、電磁界シミュレーション解析により実施例２について得られた抵抗部品４０７の抵抗値と誘起ノイズ電圧Ｖｃｍｏｓとの関係を示すグラフである。図１１中、横軸は抵抗部品４０７の抵抗値［Ω］、縦軸はイメージセンサ２０１内の誘起ノイズ電圧Ｖｃｍｏｓ［ｍＶ］を示す。 FIG. 11 is a graph showing the relationship between the resistance value of the resistance component 407 and the induced noise voltage V cmos obtained for Example 2 by electromagnetic field simulation analysis. In FIG. 11 , the horizontal axis indicates the resistance value [Ω] of the resistance component 407 and the vertical axis indicates the induced noise voltage V cmos [mV] in the image sensor 201 .

図１１に示すように、抵抗部品４０７の抵抗値を増やしていくことで、誘起ノイズ電圧Ｖｃｍｏｓが低下していく。実施例２では、抵抗値が０．１［Ω］以上では、誘起ノイズ電圧Ｖｃｍｏｓが飽和状態となり、誘起ノイズ電圧Ｖｃｍｏｓの低減効果は微小となる。このとき、実施例２においても実施例１と同様に、ループ構造Ｌ１、ループ構造Ｌ２及びコンデンサ２０６による経路のインピーダンスが低くなり、当該経路が誘導起電力の支配的な経路となる。このため、抵抗値が０．１［Ω］以上では、抵抗値を増やしていっても誘起ノイズ電圧Ｖｃｍｏｓが低下しなくなる。 As shown in FIG. 11, the induced noise voltage V cmos decreases as the resistance value of the resistance component 407 increases. In Example 2, when the resistance value is 0.1 [Ω] or more, the induced noise voltage V cmos is saturated, and the effect of reducing the induced noise voltage V cmos is small. At this time, in the second embodiment, as in the first embodiment, the impedance of the path formed by the loop structure L1, the loop structure L2, and the capacitor 206 is low, and the path becomes the dominant path for the induced electromotive force. Therefore, when the resistance value is 0.1 [Ω] or more, the induced noise voltage V cmos does not decrease even if the resistance value is increased.

比較例１と比較して飽和状態まで誘起ノイズ電圧Ｖｃｍｏｓが低減したときの低減率を１００［％］とすると、実施例２－１の０．０１４［Ω］のときで約６３．９［％］の低減率まで低減した。また、実施例２－２の０．０２［Ω］のときで約７７．５［％］の低減率まで低減した。 Assuming that the reduction rate when the induced noise voltage V cmos is reduced to the saturation state compared to Comparative Example 1 is 100 [%], it is about 63.9 [Ω] at 0.014 [Ω] of Example 2-1. %]. Also, the reduction rate was reduced to about 77.5 [%] at 0.02 [Ω] in Example 2-2.

実施例２では、コンデンサ２０６の容量値が２２［μＦ］であるため、周波数３０８［ｋＨｚ］のときのインピーダンス値は、約０．０２３［Ω］である。つまり、抵抗部品４０７の抵抗値がコンデンサ２０６のインピーダンス値より大きくなる領域では、飽和状態ノイズ電圧まで低減した時の低減率を１００［％］とすると、その半分以上の効果が得られた。さらに、コンデンサ２０６のインピーダンス値の１／２よりも大きな抵抗値の抵抗部品４０７を配置することで、３ｄＢ以上の効果があった。 In Example 2, the capacitance value of the capacitor 206 is 22 [μF], so the impedance value at the frequency of 308 [kHz] is approximately 0.023 [Ω]. In other words, in the region where the resistance value of resistor component 407 is greater than the impedance value of capacitor 206, if the reduction rate when the noise voltage is reduced to the saturated state is 100[%], more than half the effect is obtained. Furthermore, by arranging the resistance component 407 with a resistance value larger than 1/2 of the impedance value of the capacitor 206, an effect of 3 dB or more was obtained.

さらに、実施例２では、コンデンサ２０６の容量値を増やすことで、実施例１では０．５［Ω］の抵抗部品４０７を配置して達成できた誘起ノイズ電圧Ｖｃｍｏｓの値を、その１／１０である０．０５［Ω］の抵抗部品４０７を配置することで達成できた。 Furthermore, in the second embodiment, by increasing the capacitance value of the capacitor 206, the value of the induced noise voltage V cmos that can be achieved by arranging the resistance component 407 of 0.5 [Ω] in the first embodiment is reduced to 1/ It was achieved by arranging the resistance component 407 of 0.05 [Ω], which is 10.

上記電磁界シミュレーション解析の結果から、実施例２のように抵抗部品４０７を設けることによっても、実施例１と同様に、イメージセンサ２０１により生成される画像の品質を向上させることができる。実施例２の場合も、本来のコンデンサ２０６の働きである高周波電流をイメージセンサ２０１側へ供給する能力を低下させることなく、画像の品質を向上させることができる。 From the results of the electromagnetic field simulation analysis, the provision of the resistive component 407 as in the second embodiment can improve the quality of the image generated by the image sensor 201 as in the first embodiment. In the case of the second embodiment as well, the image quality can be improved without lowering the ability of the capacitor 206 to supply the high-frequency current to the image sensor 201 side.

［第２実施形態］
第２実施形態に係る撮像モジュール、撮像装置及び電子機器について図１２乃至図１４を用いて説明する。なお、上記第１実施形態と同様の構成要素については同一の符号を付し説明を省略し又は簡略にする。 [Second embodiment]
An imaging module, an imaging device, and an electronic device according to the second embodiment will be described with reference to FIGS. 12 to 14. FIG. The same reference numerals are given to the same components as in the first embodiment, and the description thereof is omitted or simplified.

第２実施形態では、図１２に示すように、電源ライン４０２は、Ｙ軸方向に延び、かつＸ軸方向に間隔をあけて配置された複数の配線である。電源ライン４０２は、各画素３０１に蓄積された電荷を垂直信号線３０６に転送するための電源電位を各画素３０１に供給するラインである。電源ライン４０２は、基体４０１にある複数の電源端子部４００から電源ワイヤ２０３及び電源ヴィア４１４を介して、基体４０６の内層に配置された電源配線４０４に接続されている。 In the second embodiment, as shown in FIG. 12, the power supply line 402 is a plurality of wires extending in the Y-axis direction and arranged at intervals in the X-axis direction. A power supply line 402 is a line that supplies a power supply potential to each pixel 301 for transferring charges accumulated in each pixel 301 to a vertical signal line 306 . The power supply lines 402 are connected from a plurality of power supply terminals 400 on the substrate 401 to power wirings 404 arranged in the inner layer of the substrate 406 via power wires 203 and power supply vias 414 .

また、第１実施形態１と同様に、第２実施形態でも、図６に示すように、グラウンドライン４０３は、Ｘ軸方向に延び、かつＹ軸方向に間隔をあけて配置され、かつＹ軸方向に延び、かつＸ軸方向に間隔をあけて配置された網目状の配線である。グラウンドライン４０３は、各画素３０１にグラウンド電位を供給するラインである。グラウンドライン４０３は、複数あるグラウンド端子部５００からグラウンドワイヤ２０４及びグラウンドヴィア４１５を介して、基体４０６の内層に配置されたグラウンド配線４０５に接続されている。 In addition, as in the first embodiment, in the second embodiment, as shown in FIG. 6, the ground lines 403 extend in the X-axis direction, are spaced apart in the Y-axis direction, and are spaced apart in the Y-axis direction. It is a mesh wiring extending in the X-axis direction and arranged at intervals in the X-axis direction. A ground line 403 is a line that supplies a ground potential to each pixel 301 . The ground line 403 is connected from the plurality of ground terminal portions 500 to the ground wiring 405 arranged in the inner layer of the substrate 406 via the ground wire 204 and the ground via 415 .

また、第２実施形態は、図４（ａ）のように電源供給経路にはモジュール本体２１０をＹ軸方向に側面視したとき、導体からなるループ構造Ｌ１が形成されているが、グラウンド経路においても同様である。すなわち、グラウンド経路には、モジュール本体２１０をＹ軸方向に側面視したとき、導体からなるループ構造Ｌ２が形成されている。 In the second embodiment, when the module body 210 is viewed from the side in the Y-axis direction, a loop structure L1 made of a conductor is formed in the power supply path as shown in FIG. The same is true for That is, when the module main body 210 is viewed from the side in the Y-axis direction, a loop structure L2 made of a conductor is formed in the ground path.

（実施例３）
実施例３において、図１２に示したように、電源ライン４０２は、Ｙ軸方向に延び、かつＸ軸方向に間隔をあけて配置された複数の配線であり、各画素３０１に蓄積された電荷を垂直信号線３０６に転送するための電源電位を各画素３０１に供給する配線とした。電源ライン４０２は、基体４０１にある複数の電源端子部４００から電源ワイヤ２０３及び電源ヴィア４１４を介して、基体４０６の内層に配置された電源配線４０４に接続した。また、図６に示したように、グラウンドライン４０３は、Ｘ軸方向に延び、かつＹ軸方向に間隔をあけて配置され、かつＹ軸方向に延び、かつＸ軸方向に間隔をあけて配置された網目状の配線であり、各画素３０１にグラウンド電位を供給する配線とした。グラウンドライン４０３は、基体４０１にある複数のグラウンド端子部５００からグラウンドワイヤ２０４、及びグラウンドヴィア４１５を介して、基体４０６の内層に配置されたグラウンド配線４０５に接続した。 (Example 3)
In the third embodiment, as shown in FIG. 12, the power supply line 402 is a plurality of wires extending in the Y-axis direction and arranged at intervals in the X-axis direction. to the vertical signal line 306 to supply the power supply potential to each pixel 301 . The power supply lines 402 were connected from a plurality of power supply terminals 400 on the substrate 401 to power wirings 404 arranged in the inner layer of the substrate 406 via power wires 203 and power supply vias 414 . 6, the ground lines 403 extend in the X-axis direction, are spaced apart in the Y-axis direction, and extend in the Y-axis direction and are spaced apart in the X-axis direction. It is a mesh-like wiring that supplies a ground potential to each pixel 301 . Ground lines 403 were connected to ground wiring 405 arranged in the inner layer of substrate 406 via ground wires 204 and ground vias 415 from a plurality of ground terminal portions 500 on substrate 401 .

また、実施例３の基体４０６における層毎の電源配線４０４及びグラウンド配線４０５と、電源ヴィア４１０及びグラウンドヴィア４１１を介したコンデンサ２０６と電源供給部品２０５との接続について図１３を用いて説明する。なお、回路板２０２の基体４０６は、実装面１３０１、内層１３０２、１３０３、１３０４、１３０５、１３０６、８０７及び表層８０８を含む８層構造とした。 Also, the connection between the power supply wiring 404 and the ground wiring 405 for each layer in the substrate 406 of the third embodiment and the connection between the capacitor 206 and the power supply component 205 through the power supply via 410 and the ground via 411 will be described with reference to FIG. The substrate 406 of the circuit board 202 has an eight-layer structure including a mounting surface 1301 , inner layers 1302 , 1303 , 1304 , 1305 , 1306 and 807 and a surface layer 808 .

基体４０１における複数の電源端子部４００は、一例として２０個とした。その電源端子部４００と電源ワイヤ２０３で接続された基体４０６上の電源パッド１３００を、図１３に示すように、電源ヴィア４１０を介してコンデンサ２０６に接続した。コンデンサ２０６は、回路板２０２においてイメージセンサ２０１の実装面１３０１と逆側の表層１３０８に配置した。コンデンサ２０６の電源供給側をチップ抵抗器である抵抗部品４０７の一端に接続した。また、抵抗部品４０７のもう一端を、電源ヴィア４１０を介して内層１３０３の電源配線４０４に接続した。同様に、その他１９個の電源端子部４００についても接続を行った。コンデンサ２０６のグラウンド端子側は、グラウンドヴィア４１１を介して、イメージセンサ２０１の実装面１３０１にあるグラウンド配線４０５に接続した。さらに、内層１３０３の電源配線４０４を、電源ヴィア４１０を介して、内層１３０２にある電源配線４０４に接続した。内層１３０２にある電源配線４０４に電源を供給するために、電源供給部品２０５の電源供給側を、電源ヴィア４１０を介して電源配線４０４に接続した。また、電源供給部品２０５のグラウンド側は、グラウンドヴィア４１１を介して、イメージセンサ２０１の実装面１３０１にあるグラウンド配線４０５に接続した。コンデンサ２０６は１１個実装した。 As an example, the plurality of power supply terminal portions 400 on the substrate 401 is 20 pieces. A power pad 1300 on the substrate 406 connected to the power terminal portion 400 by the power wire 203 was connected to the capacitor 206 through the power via 410 as shown in FIG. The capacitor 206 is arranged on the surface layer 1308 of the circuit board 202 opposite to the mounting surface 1301 of the image sensor 201 . A power supply side of the capacitor 206 was connected to one end of a resistor component 407, which is a chip resistor. Also, the other end of the resistance component 407 was connected to the power wiring 404 of the inner layer 1303 through the power via 410 . Similarly, other 19 power supply terminal portions 400 were also connected. The ground terminal side of the capacitor 206 was connected to the ground wiring 405 on the mounting surface 1301 of the image sensor 201 via the ground via 411 . Further, the power wiring 404 on the inner layer 1303 is connected to the power wiring 404 on the inner layer 1302 through the power via 410 . In order to supply power to the power wiring 404 in the inner layer 1302 , the power supply side of the power supply component 205 was connected to the power wiring 404 via the power via 410 . Also, the ground side of the power supply component 205 was connected to the ground wiring 405 on the mounting surface 1301 of the image sensor 201 via the ground via 411 . Eleven capacitors 206 were mounted.

実施例３では、コンデンサ２０６の容量値を４．７［μＦ］とした。また、コンデンサ２０６の電源供給側に配置する抵抗部品４０７の抵抗値を、５種類、０．０１４［Ω］、０．１［Ω］、１［Ω］、５．１［Ω］、１０［Ω］とした。これら５種類の場合をそれぞれ抵抗値が小さい場合から大きい場合に順に実施例３－１、３－２、３－３、３－４、３－５とした。比較例３として、実施例３の抵抗部品４０７の抵抗値を０［Ω］として、抵抗部品４０７を実装しない場合とした。 In Example 3, the capacitance value of the capacitor 206 was set to 4.7 [μF]. In addition, the resistance value of the resistance component 407 arranged on the power supply side of the capacitor 206 is five types, 0.014 [Ω], 0.1 [Ω], 1 [Ω], 5.1 [Ω], and 10 [Ω]. Ω]. These five cases were referred to as Examples 3-1, 3-2, 3-3, 3-4, and 3-5 in order from small to large resistance values. As Comparative Example 3, the resistance value of the resistance component 407 of Example 3 was set to 0 [Ω], and the resistance component 407 was not mounted.

実施例３及び比較例３のそれぞれについて、電磁界シミュレーション解析を実施して誘起ノイズ電圧Ｖｃｍｏｓを算出した。電磁界シミュレーション解析では、画素３０１で観測される誘起ノイズ電圧Ｖｃｍｏｓを、垂直信号線３０６から周辺回路部３０５にあるドライバ３０４のグラウンド電位を基準に、電界を積分することでノイズ電圧に換算して算出した。電磁界シミュレーション解析は、ＣＳＴ社のＭｗ-ｓｔｕｄｉｏの低周波解析モジュールＥＭ-ｓｔｕｄｉｏ ｖ２０１９を用いた。電磁界シミュレーション解析では、入射磁界について、周波数を３０８［ｋＨｚ］、強度を１［μＴ］に設定し、Ｙ軸方向に一様に入射する設定を行った。 For each of Example 3 and Comparative Example 3, electromagnetic field simulation analysis was performed to calculate the induced noise voltage V cmos . In the electromagnetic field simulation analysis, the induced noise voltage V cmos observed in the pixel 301 is converted into a noise voltage by integrating the electric field with reference to the ground potential of the driver 304 in the vertical signal line 306 to the peripheral circuit section 305. calculated by For the electromagnetic field simulation analysis, EM-studio v2019, a low-frequency analysis module of Mw-studio of CST, was used. In the electromagnetic field simulation analysis, the incident magnetic field was set to have a frequency of 308 [kHz] and an intensity of 1 [μT], and was set to be uniformly incident in the Y-axis direction.

図１４は、電磁界シミュレーション解析により実施例３について得られた抵抗部品４０７の抵抗値と誘起ノイズ電圧Ｖｃｍｏｓとの関係を示すグラフである。図１４中、横軸は抵抗部品４０７の抵抗値［Ω］、縦軸はイメージセンサ２０１内の誘起ノイズ電圧Ｖｃｍｏｓ［ｍＶ］を示す。 FIG. 14 is a graph showing the relationship between the resistance value of the resistance component 407 and the induced noise voltage V cmos obtained for Example 3 by electromagnetic field simulation analysis. In FIG. 14 , the horizontal axis represents the resistance value [Ω] of the resistance component 407 and the vertical axis represents the induced noise voltage V cmos [mV] in the image sensor 201 .

図１４に示すように、抵抗部品４０７の抵抗値を増やしていくことで、誘起ノイズ電圧Ｖｃｍｏｓが低下していく。実施例３では、抵抗値が５［Ω］以上では、誘起ノイズ電圧Ｖｃｍｏｓが飽和状態となり、誘起ノイズ電圧Ｖｃｍｏｓの低減効果は微小となる。このとき、ループ構造Ｌ１、ループ構造Ｌ２及びコンデンサ２０６による経路のインピーダンスが低くなり、当該経路が誘導起電力の支配的な経路となる。このため、抵抗値が５［Ω］以上では、抵抗値を増やしていってもイメージセンサ２０１内の誘起ノイズ電圧Ｖｃｍｏｓが低下しなくなる。 As shown in FIG. 14, the induced noise voltage V cmos is lowered by increasing the resistance value of the resistance component 407 . In Example 3, when the resistance value is 5 [Ω] or more, the induced noise voltage V cmos is saturated, and the effect of reducing the induced noise voltage V cmos is small. At this time, the impedance of the path formed by the loop structure L1, the loop structure L2, and the capacitor 206 becomes low, and the path becomes the dominant path for the induced electromotive force. Therefore, when the resistance value is 5 [Ω] or more, the induced noise voltage V cmos in the image sensor 201 does not decrease even if the resistance value is increased.

比較例３と比較して飽和状態まで誘起ノイズ電圧Ｖｃｍｏｓが低減したときの誘起ノイズ電圧Ｖｃｍｏｓの低減率を１００［％］とすると、実施例３－３の１［Ω］のときで約７３．２［％］の低減率まで低減した。また、実施例３－４の５［Ω］のときで約９７．１［％］の低減率まで低減した。 Assuming that the reduction rate of the induced noise voltage V cmos when the induced noise voltage V cmos is reduced to the saturation state compared to Comparative Example 3 is 100 [%], when the induced noise voltage V cmos is 1 [Ω] in Example 3-3, it is about It was reduced to a reduction rate of 73.2 [%]. Also, the reduction rate was reduced to about 97.1 [%] at 5 [Ω] in Example 3-4.

実施例３では、コンデンサ２０６の容量値が４．７［μＦ］であるため、周波数３０８［ｋＨｚ］のときのインピーダンス値は、約０．１１［Ω］である。つまり、抵抗部品４０７の抵抗値がコンデンサ２０６のインピーダンス値より大きくなる領域では、飽和状態まで誘起ノイズ電圧Ｖｃｍｏｓまで低減したときの誘起ノイズ電圧Ｖｃｍｏｓの低減率を１００［％］とすると、その半分以上の効果が得られた。さらに、コンデンサ２０６のインピーダンス値の１／２よりも大きな抵抗値の抵抗部品４０７を配置することで、３ｄＢ以上の効果があった。 In Example 3, the capacitance value of the capacitor 206 is 4.7 [μF], so the impedance value at the frequency of 308 [kHz] is approximately 0.11 [Ω]. That is, in the region where the resistance value of the resistance component 407 is greater than the impedance value of the capacitor 206, if the reduction rate of the induced noise voltage V cmos when it is reduced to the induced noise voltage V cmos to the saturation state is 100%, then More than half the effect was obtained. Furthermore, by arranging the resistance component 407 with a resistance value larger than 1/2 of the impedance value of the capacitor 206, an effect of 3 dB or more was obtained.

上記電磁界シミュレーション解析の結果から、実施例３のように抵抗部品４０７を設けることによっても実施例１と同様に、イメージセンサ２０１により生成される画像の品質を向上させることができる。実施例３の場合も、本来のコンデンサ２０６の働きである高周波電流をイメージセンサ２０１側へ供給する能力を低下させることなく、画像の品質を向上させることができる。 From the result of the electromagnetic field simulation analysis, the quality of the image generated by the image sensor 201 can be improved similarly to the first embodiment by providing the resistive component 407 as in the third embodiment. Also in the case of the third embodiment, the image quality can be improved without degrading the ability of the capacitor 206 to supply the high-frequency current to the image sensor 201 side.

１００…撮像装置（電子機器）、２００…撮像モジュール、２０１…イメージセンサ、２０２…回路板、２１０…モジュール本体、２０５…電源供給部品、２０６…コンデンサ、３００…画素部、３０１…画素、４０２…電源ライン、４０３…グラウンドライン、４０４…グラウンド配線、４０５…グラウンド配線、４０７…抵抗部品 DESCRIPTION OF SYMBOLS 100... Imaging device (electronic device) 200... Imaging module 201... Image sensor 202... Circuit board 210... Module main body 205... Power supply component 206... Capacitor 300... Pixel part 301... Pixel 402... Power supply line 403 Ground line 404 Ground wiring 405 Ground wiring 407 Resistance component

Claims (20)

電源用電極及びグラウンド用電極を有する撮像デバイスと、
前記電源用電極に接続された電源用配線と、
前記グラウンド用電極に接続されたグラウンド用配線と、
前記電源用配線に電源電位を供給し、前記グラウンド用配線にグラウンド電位を供給する電源供給部品と、
前記電源用配線と前記グラウンド用配線との間に設けられたコンデンサと、
前記電源用配線と前記コンデンサとの接続部と、前記電源供給部品の電源供給側との間に直列に接続され、前記電源用配線より抵抗率の高い材料で構成された抵抗部材と、
を有することを特徴とする撮像モジュール。 an imaging device having a power electrode and a ground electrode;
a power supply wiring connected to the power supply electrode;
a ground wiring connected to the ground electrode;
a power supply component that supplies a power potential to the power wiring and a ground potential to the ground wiring;
a capacitor provided between the power wiring and the ground wiring;
a resistance member connected in series between a connecting portion between the power supply wiring and the capacitor and a power supply side of the power supply component, and made of a material having a higher resistivity than the power supply wiring;
An imaging module characterized by comprising: 電源用電極及びグラウンド用電極を有する撮像デバイスと、
前記電源用電極に接続された電源用配線と、
前記グラウンド用電極に接続されたグラウンド用配線と、
前記電源用配線に電源電位を供給し、前記グラウンド用配線にグラウンド電位を供給する電源供給部品と、
前記電源用配線と前記グラウンド用配線との間に設けられたコンデンサと、
前記電源用配線と前記コンデンサとの接続部と、前記電源供給部品の電源供給側との間に直列に接続されるように実装された抵抗部品である抵抗部材と、
を有することを特徴とする撮像モジュール。 an imaging device having a power electrode and a ground electrode;
a power supply wiring connected to the power supply electrode;
a ground wiring connected to the ground electrode;
a power supply component that supplies a power potential to the power wiring and a ground potential to the ground wiring;
a capacitor provided between the power wiring and the ground wiring;
a resistance member, which is a resistance component mounted so as to be connected in series between a connecting portion between the power wiring and the capacitor, and a power supply side of the power supply component;
An imaging module characterized by comprising: 電源用電極及びグラウンド用電極を有する撮像デバイスと、
前記電源用電極に接続された電源用配線と、
前記グラウンド用電極に接続されたグラウンド用配線と、
前記電源用配線に電源電位を供給し、前記グラウンド用配線にグラウンド電位を供給する電源供給部品と、
前記電源用配線と前記グラウンド用配線との間に設けられたコンデンサと、
前記電源用配線と前記コンデンサとの接続部と、前記電源供給部品の電源供給側との間に直列にヴィアを介して接続された抵抗部材と、
を有することを特徴とする撮像モジュール。 an imaging device having a power electrode and a ground electrode;
a power supply wiring connected to the power supply electrode;
a ground wiring connected to the ground electrode;
a power supply component that supplies a power potential to the power wiring and a ground potential to the ground wiring;
a capacitor provided between the power wiring and the ground wiring;
a resistance member connected in series via a via between a connecting portion between the power wiring and the capacitor and a power supply side of the power supply component;
An imaging module characterized by comprising: 前記撮像デバイスが実装された第１の面と、前記第１の面とは反対の第２の面とを有する回路板を更に有する
ことを特徴とする請求項１乃至３のいずれか１項に記載の撮像モジュール。 4. The circuit board according to any one of claims 1 to 3, further comprising a circuit board having a first surface on which the imaging device is mounted and a second surface opposite to the first surface. An imaging module as described. 前記回路板には、前記電源用配線及び前記グラウンド用配線が設けられている
ことを特徴とする請求項４に記載の撮像モジュール。 5. The imaging module according to claim 4, wherein the circuit board is provided with the power wiring and the ground wiring. 前記抵抗部材は、前記第１の面又は前記第２の面に実装されている
ことを特徴とする請求項４又は５に記載の撮像モジュール。 6. The imaging module according to claim 4, wherein the resistance member is mounted on the first surface or the second surface. 前記電源供給部品は、前記第１の面又は前記第２の面に実装されている
ことを特徴とする請求項４乃至６のいずれか１項に記載の撮像モジュール。 The imaging module according to any one of claims 4 to 6, wherein the power supply component is mounted on the first surface or the second surface. 前記コンデンサは、前記第１の面又は前記第２の面に実装されている
ことを特徴とする請求項４乃至７のいずれか１項に記載の撮像モジュール。 The imaging module according to any one of claims 4 to 7, wherein the capacitor is mounted on the first surface or the second surface. 前記撮像デバイスが前記第１の面に実装された前記回路板とは別の配線板を更に有し、
前記抵抗部材、前記電源供給部品及び前記コンデンサの少なくともいずれかは、前記別の配線板に実装されている
ことを特徴とする請求項４又は５に記載の撮像モジュール。 further comprising a wiring board separate from the circuit board on which the imaging device is mounted on the first surface;
6. The imaging module according to claim 4, wherein at least one of the resistance member, the power supply component, and the capacitor is mounted on the separate wiring board. 前記抵抗部材の抵抗値は、前記コンデンサの半分のインピーダンス値より大きい
ことを特徴とする請求項１乃至９のいずれか１項に記載の撮像モジュール。 10. The imaging module according to any one of claims 1 to 9, wherein the resistance value of the resistance member is larger than half the impedance value of the capacitor. 前記撮像デバイスは、画素と、前記画素に電源電圧を供給する配線とを有し、
前記電源用電極は、前記配線に接続されている
ことを特徴とする請求項１乃至１０のいずれか１項に記載の撮像モジュール。 The imaging device has a pixel and a wiring that supplies a power supply voltage to the pixel,
The imaging module according to any one of Claims 1 to 10, wherein the power electrode is connected to the wiring. 前記撮像デバイスは、行方向及び列方向に配列された複数の画素と、前記行方向に延在し、前記画素を制御する制御線とを有し、
前記電源用電極に供給された電圧に基づく制御電圧が、前記制御線に印加される
ことを特徴とする請求項１乃至１０のいずれか１項に記載の撮像モジュール。 The imaging device has a plurality of pixels arranged in a row direction and a column direction, and a control line extending in the row direction and controlling the pixels,
11. The imaging module according to any one of claims 1 to 10, wherein a control voltage based on the voltage supplied to the power electrode is applied to the control line. 前記撮像デバイスは、フォトダイオードが設けられた半導体層と、前記半導体層に重なる半導体基板と、前記半導体層と前記半導体基板との間に設けられた配線層と、を含み、
前記電源用電極は、前記配線層に接続されている
ことを特徴する請求項１乃至１０のいずれか１項に記載の撮像モジュール。 The imaging device includes a semiconductor layer provided with a photodiode, a semiconductor substrate overlapping the semiconductor layer, and a wiring layer provided between the semiconductor layer and the semiconductor substrate,
The imaging module according to any one of Claims 1 to 10, wherein the power electrode is connected to the wiring layer. 前記電源用配線に第１ワイヤが接続されており、前記第１ワイヤが、前記撮像デバイスに設けられた第１開口を介して前記電源用電極に接続されており、
前記グラウンド用配線に第２ワイヤが接続されており、前記第２ワイヤが、前記撮像デバイスに設けられた第２開口を介して前記グラウンド用電極に接続されている、
ことを特徴する請求項１乃至１３のいずれか１項に記載の撮像モジュール。 A first wire is connected to the power supply wiring, the first wire is connected to the power supply electrode through a first opening provided in the imaging device,
A second wire is connected to the ground wiring, and the second wire is connected to the ground electrode through a second opening provided in the imaging device.
14. The imaging module according to any one of claims 1 to 13, characterized by: 前記抵抗部材は、はんだを介して前記電源用配線に接続されている、
ことを特徴とする請求項１乃至１４のいずれか１項に記載の撮像モジュール。 The resistance member is connected to the power supply wiring via solder,
15. The imaging module according to any one of claims 1 to 14, characterized in that: 前記コンデンサの容量値Ｃ及び前記抵抗部材の抵抗値Ｒは、次式を満足することを特徴とする請求項１乃至１５のいずれか１項に記載の撮像モジュール。
１／（４π×Ｒ×Ｃ）＜５［ＭＨｚ］ 16. The imaging module according to any one of claims 1 to 15, wherein the capacitance value C of the capacitor and the resistance value R of the resistance member satisfy the following equation.
1/(4π×R×C)<5[MHz] 前記コンデンサの容量値Ｃ及び前記抵抗部材の抵抗値Ｒは、次式を満足することを特徴とする請求項１乃至１６のいずれか１項に記載の撮像モジュール。
１／（４π×Ｒ×Ｃ）＜１０［ｋＨｚ］ 17. The imaging module according to any one of claims 1 to 16, wherein the capacitance value C of the capacitor and the resistance value R of the resistance member satisfy the following equation.
1/(4π×R×C)<10 [kHz] 筐体と、
前記筐体の内部に配置された請求項１乃至１７のいずれか１項に記載の撮像モジュールと、
を有することを特徴とする電子機器。 a housing;
an imaging module according to any one of claims 1 to 17 arranged inside the housing;
An electronic device comprising: 前記筐体の内部に配置されたコイルを更に有し、
前記コンデンサの容量値Ｃ及び前記抵抗部材の抵抗値Ｒは、前記コイルの動作周波数ｆに対して次式を満足することを特徴とする請求項１８に記載の電子機器。
１／（４π×ｆ×Ｃ）＜Ｒ further comprising a coil disposed inside the housing;
19. The electronic device according to claim 18, wherein the capacitance value C of the capacitor and the resistance value R of the resistance member satisfy the following equation with respect to the operating frequency f of the coil.
1/(4π×f×C)<R 前記動作周波数ｆは、１０［ｋＨｚ］以上５［ＭＨｚ］以下の範囲である
ことを特徴とする請求項１９に記載の電子機器。 20. The electronic device according to claim 19, wherein the operating frequency f ranges from 10 [kHz] to 5 [MHz].
JP2021057966A 2021-03-30 2021-03-30 Imaging module and electronic device Pending JP2022154772A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021057966A JP2022154772A (en) 2021-03-30 2021-03-30 Imaging module and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021057966A JP2022154772A (en) 2021-03-30 2021-03-30 Imaging module and electronic device

Publications (1)

Publication Number Publication Date
JP2022154772A true JP2022154772A (en) 2022-10-13

Family

ID=83557815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021057966A Pending JP2022154772A (en) 2021-03-30 2021-03-30 Imaging module and electronic device

Country Status (1)

Country Link
JP (1) JP2022154772A (en)

Similar Documents

Publication Publication Date Title
US8054370B2 (en) Wiring substrate, solid-state imaging apparatus using the same, and manufacturing method thereof
EP1942661B1 (en) Electronic assembly comprising an image sensor chip and fabrication method thereof
US7268335B2 (en) Image sensing devices, image sensor modules, and associated methods
US6373714B1 (en) Surface mounting part
JP2003121553A (en) Radiation imaging apparatus
JP2003274294A (en) Solid-state image pickup device
US11013105B2 (en) Image pickup unit and image pickup apparatus
JP2022154772A (en) Imaging module and electronic device
CN103915456A (en) Solid-state Imaging Device
US20230103993A1 (en) Imaging apparatus and electronic equipment
US11758252B2 (en) Image pickup module, image pickup apparatus, and electronic device
JP2022082426A (en) Module and device
JP6776416B2 (en) Imaging unit and imaging device
KR20140050529A (en) Solid-state imaging device and semiconductor device
US11950364B2 (en) Module and equipment
US11792917B2 (en) Electronic module and electronic apparatus
JP2024044301A (en) Circuit Module
JP2001274420A (en) Photoelectric converter
JP2000012992A (en) Circuit board
JP2022158047A (en) Electrical circuit and electronic apparatus
JP2005203420A (en) Electronic circuit board
JP2019029618A (en) Electronic component and electronic device
JP2023124600A (en) Electronic module and electronic apparatus
CN113766096A (en) Circuit board, photosensitive assembly, camera module and preparation method of photosensitive assembly
JP2005086121A (en) Semiconductor device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220630