JP2019029618A - Electronic component and electronic device - Google Patents

Electronic component and electronic device Download PDF

Info

Publication number
JP2019029618A
JP2019029618A JP2017150900A JP2017150900A JP2019029618A JP 2019029618 A JP2019029618 A JP 2019029618A JP 2017150900 A JP2017150900 A JP 2017150900A JP 2017150900 A JP2017150900 A JP 2017150900A JP 2019029618 A JP2019029618 A JP 2019029618A
Authority
JP
Japan
Prior art keywords
conductor
loop
electronic component
insulating substrate
loop conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017150900A
Other languages
Japanese (ja)
Inventor
義貴 川▲瀬▼
Yoshitaka Kawase
義貴 川▲瀬▼
有矢 岡田
Yuya Okada
有矢 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017150900A priority Critical patent/JP2019029618A/en
Publication of JP2019029618A publication Critical patent/JP2019029618A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Details Of Cameras Including Film Mechanisms (AREA)
  • Camera Bodies And Camera Details Or Accessories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)

Abstract

To stabilize operation of a semiconductor element.SOLUTION: An electronic component 130 includes an imaging element 141, an insulating substrate portion 171 for supporting the imaging element 141, a loop conductor 181 disposed across the imaging element 141 and the insulating substrate portion 171. Further, an electronic component 130 includes a loop conductor 182 provided on the insulating substrate portion 171. The loop conductor 182 is disposed at a position surrounding a part or all of the loop conductor 181 when viewed from the X direction parallel to a light receiving surface 142 of the imaging element 141.SELECTED DRAWING: Figure 3

Description

本発明は、半導体素子を有する電子部品、及び電子部品を有する電子機器に関する。   The present invention relates to an electronic component having a semiconductor element and an electronic device having the electronic component.

近年、半導体素子の高感度化に伴い、微弱な磁界ノイズであっても半導体素子において生成される信号へ与える影響が問題となっている。例えば、電子機器の一例であるデジタルスチルカメラやデジタルビデオカメラにおいては、ISO(International Organization for Standardization)の高感度化が求められる。そのため、半導体素子の一例である撮像素子では、入射する磁界ノイズが微弱であっても、生成される画像に乱れが発生する問題があった。磁界ノイズの発生源としては、例えば交換レンズの内部に配置されたレンズ駆動用のモータが挙げられる。   In recent years, with the increase in sensitivity of semiconductor elements, the influence of weak magnetic field noise on signals generated in semiconductor elements has become a problem. For example, in a digital still camera and a digital video camera which are examples of electronic devices, high sensitivity of ISO (International Organization for Standardization) is required. For this reason, an image pickup device which is an example of a semiconductor device has a problem that a generated image is disturbed even when incident magnetic field noise is weak. As a generation source of the magnetic field noise, for example, a lens driving motor disposed inside the interchangeable lens can be cited.

特許文献1には、撮像素子の主面である受光面に入射する磁界ノイズを低減させるために、撮像素子を囲繞するループ導体を設ける技術が記載されている。   Patent Document 1 describes a technique of providing a loop conductor that surrounds an image sensor in order to reduce magnetic field noise incident on a light receiving surface that is a main surface of the image sensor.

特開平11−284163号公報Japanese Patent Laid-Open No. 11-284163

特許文献1に記載されている技術は、半導体素子の主面に対して垂直に入射する磁界ノイズを低減するものであり、半導体素子の主面に対して平行な方向に入射する磁界ノイズについては記載されていない。一方、磁界ノイズの周波数が低いほど、導体を透過する磁束は多くなる傾向にある。したがって、半導体素子の主面に対して平行な方向に入射する低周波(例えば500[kHz]以下)の磁界ノイズについては、半導体素子の外周に導体が存在しても、導体によるシールド効果が低く、導体を通過してしまう問題があった。また、半導体素子と絶縁基板との間には、構造上、ループ導体が形成される。例えば半導体素子には、複数の電源端子が存在しており、各電源端子を絶縁基板に配置された同じ導体パターンに接続すると、ループ導体が形成される。半導体素子を囲繞する導体を通過した磁界ノイズが、半導体素子と絶縁基板との間に形成されたループ導体を鎖交すると、ループ導体にノイズ電流が誘起される。ループ導体に誘起されたノイズ電流が半導体素子に流入すると、半導体素子の動作が不安定となる。半導体素子が例えば撮像素子の場合には生成される画像に乱れが生じる。   The technique described in Patent Document 1 is to reduce magnetic field noise incident perpendicularly to the main surface of the semiconductor element, and for magnetic field noise incident in a direction parallel to the main surface of the semiconductor element. Not listed. On the other hand, the lower the magnetic field noise frequency, the more magnetic flux that passes through the conductor. Therefore, with respect to low-frequency (for example, 500 [kHz] or less) magnetic field noise incident in a direction parallel to the main surface of the semiconductor element, even if a conductor exists on the outer periphery of the semiconductor element, the shielding effect by the conductor is low. There was a problem of passing through the conductor. In addition, a loop conductor is structurally formed between the semiconductor element and the insulating substrate. For example, a semiconductor element has a plurality of power supply terminals. When each power supply terminal is connected to the same conductor pattern arranged on an insulating substrate, a loop conductor is formed. When magnetic field noise that has passed through the conductor surrounding the semiconductor element links the loop conductor formed between the semiconductor element and the insulating substrate, a noise current is induced in the loop conductor. When noise current induced in the loop conductor flows into the semiconductor element, the operation of the semiconductor element becomes unstable. When the semiconductor element is, for example, an image sensor, the generated image is disturbed.

そこで、本発明は、半導体素子の動作の安定化を図ることを目的とする。   Accordingly, an object of the present invention is to stabilize the operation of a semiconductor element.

本発明の電子部品は、半導体素子と、前記半導体素子を支持する絶縁基板部と、前記半導体素子と前記絶縁基板部とに跨って配置された第1ループ導体と、前記絶縁基板部に設けられ、前記半導体素子の主面と平行な方向から見て、前記第1ループ導体の一部又は全部を囲む位置に配置された第2ループ導体と、を備える、ことを特徴とする。   The electronic component of the present invention is provided in a semiconductor element, an insulating substrate portion that supports the semiconductor element, a first loop conductor that is disposed across the semiconductor element and the insulating substrate portion, and the insulating substrate portion. And a second loop conductor disposed at a position surrounding a part or all of the first loop conductor when viewed from a direction parallel to the main surface of the semiconductor element.

本発明によれば、半導体素子の動作が安定する。   According to the present invention, the operation of the semiconductor element is stabilized.

第1実施形態に係る電子機器の一例である撮像装置を示す説明図である。It is explanatory drawing which shows the imaging device which is an example of the electronic device which concerns on 1st Embodiment. 第1実施形態における電子部品の平面図である。It is a top view of the electronic component in a 1st embodiment. (a)は、図2のIIIA−IIIA線に沿う電子部品の断面図である。(b)は、図2のIIIB−IIIB線に沿う電子部品の断面図である。(A) is sectional drawing of the electronic component which follows the IIIA-IIIA line | wire of FIG. (B) is sectional drawing of the electronic component which follows the IIIB-IIIB line | wire of FIG. (a)は、第1実施形態に係る電子部品を模式的に示す斜視図である。(b)は、第1ループ導体を示す斜視図である。(c)は、第2ループ導体を示す斜視図である。(A) is a perspective view which shows typically the electronic component which concerns on 1st Embodiment. (B) is a perspective view which shows a 1st loop conductor. (C) is a perspective view showing a second loop conductor. (a)及び(b)は、第1実施形態の変形例を示す電子部品の平面図である。(A) And (b) is a top view of the electronic component which shows the modification of 1st Embodiment. 磁界ノイズ源のモデルを示す説明図である。It is explanatory drawing which shows the model of a magnetic field noise source. 実施例1及び比較例1の電磁界シミュレーション結果を示すグラフである。It is a graph which shows the electromagnetic field simulation result of Example 1 and Comparative Example 1. 第2実施形態に係る電子部品の断面図である。It is sectional drawing of the electronic component which concerns on 2nd Embodiment. 実施例2及び実施例1の電磁界シミュレーション結果を示すグラフである。It is a graph which shows the electromagnetic field simulation result of Example 2 and Example 1. FIG. 第3実施形態に係る電子部品の断面図である。It is sectional drawing of the electronic component which concerns on 3rd Embodiment. 実施例2及び実施例3の電磁界シミュレーション結果を示すグラフである。It is a graph which shows the electromagnetic field simulation result of Example 2 and Example 3. (a)は、第4実施形態に係る電子部品を模式的に示す斜視図である。(b)は、第4実施形態に係る電子部品の平面図である。(A) is a perspective view which shows typically the electronic component which concerns on 4th Embodiment. (B) is a top view of the electronic component which concerns on 4th Embodiment. (a)及び(b)は、実施例4及び実施例5の電磁界シミュレーション結果を示すグラフである。(A) And (b) is a graph which shows the electromagnetic field simulation result of Example 4 and Example 5. FIG. (a)は、第5実施形態に係る電子部品を模式的に示す斜視図である。(b)は、第5実施形態に係る電子部品の平面図である。(A) is a perspective view which shows typically the electronic component which concerns on 5th Embodiment. (B) is a top view of the electronic component which concerns on 5th Embodiment. 実施例6及び実施例7の電磁界シミュレーション結果を示すグラフである。It is a graph which shows the electromagnetic field simulation result of Example 6 and Example 7. (a)は、第6実施形態に係る電子部品の平面図である。(b)は、第6実施形態に係る電子部品の断面図である。(A) is a top view of the electronic component which concerns on 6th Embodiment. (B) is sectional drawing of the electronic component which concerns on 6th Embodiment. 実施例8及び比較例2の電磁界シミュレーション結果を示すグラフである。It is a graph which shows the electromagnetic field simulation result of Example 8 and Comparative Example 2.

以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
[第1実施形態]
図1は、第1実施形態に係る電子機器の一例である撮像装置100を示す説明図である。撮像装置100は、デジタルスチルカメラやデジタルビデオカメラ等のデジタルカメラであり、図1の例では、デジタル一眼レフカメラである。撮像装置100は、本体101と、本体101に着脱可能なレンズ装置である交換レンズ102と、を備えている。本体101は、第1筐体である筐体110と、筐体110の内部に配置された電子部品130と、を備えている。交換レンズ102は、筐体110に着脱可能な第2筐体である筐体120と、筐体120の内部に配置されたレンズ121と、筐体120の内部に配置された、磁界発生源の一例である、レンズ121を駆動するモータ122と、を備えている。なお、モータ122は、筐体110の内部に配置されていてもよい。
Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings.
[First Embodiment]
FIG. 1 is an explanatory diagram illustrating an imaging apparatus 100 that is an example of an electronic apparatus according to the first embodiment. The imaging apparatus 100 is a digital camera such as a digital still camera or a digital video camera, and is a digital single-lens reflex camera in the example of FIG. The imaging apparatus 100 includes a main body 101 and an interchangeable lens 102 that is a lens device that can be attached to and detached from the main body 101. The main body 101 includes a casing 110 that is a first casing, and an electronic component 130 disposed inside the casing 110. The interchangeable lens 102 includes a housing 120 that is a second housing that can be attached to and detached from the housing 110, a lens 121 that is disposed inside the housing 120, and a magnetic field generation source that is disposed inside the housing 120. And a motor 122 that drives the lens 121, which is an example. Note that the motor 122 may be disposed inside the housing 110.

電子部品130は、プリント回路板であり、半導体パッケージ140及びプリント配線板160を有している。半導体パッケージ140は、プリント配線板160に実装されている。具体的には、半導体パッケージ140は、はんだ等の導電性の接続材で機械的及び電気的にプリント配線板160に接続され、プリント配線板160に支持されている。なお、プリント配線板160には、半導体パッケージ140と電気的に接続された不図示の回路部品が実装されている。   The electronic component 130 is a printed circuit board, and includes a semiconductor package 140 and a printed wiring board 160. The semiconductor package 140 is mounted on the printed wiring board 160. Specifically, the semiconductor package 140 is mechanically and electrically connected to the printed wiring board 160 with a conductive connecting material such as solder and supported by the printed wiring board 160. Note that circuit components (not shown) that are electrically connected to the semiconductor package 140 are mounted on the printed wiring board 160.

図2は、第1実施形態における電子部品130の平面図である。図3(a)は、図2のIIIA−IIIA線に沿う電子部品130の断面図である。図3(b)は、図2のIIIB−IIIB線に沿う電子部品130の断面図である。   FIG. 2 is a plan view of the electronic component 130 in the first embodiment. FIG. 3A is a cross-sectional view of the electronic component 130 taken along line IIIA-IIIA in FIG. FIG. 3B is a cross-sectional view of the electronic component 130 taken along line IIIB-IIIB in FIG.

半導体パッケージ140の構造は、LCC(Leadless Chip Carrier)である。半導体パッケージ140は、パッケージ基板150、半導体素子の一例である撮像素子141、及び蓋体145を有している。   The structure of the semiconductor package 140 is an LCC (Leadless Chip Carrier). The semiconductor package 140 includes a package substrate 150, an image sensor 141 that is an example of a semiconductor element, and a lid 145.

撮像素子141は、固体撮像素子、例えばCMOS(Complementary Metal Oxide Semiconductor)イメージセンサやCCD(Charge Coupled Device)イメージセンサである。撮像素子141は、主面である受光面142を有し、受光面142で受けた光を電気信号に変換して画像信号として出力する。   The image sensor 141 is a solid-state image sensor, for example, a CMOS (Complementary Metal Oxide Semiconductor) image sensor or a CCD (Charge Coupled Device) image sensor. The image sensor 141 has a light receiving surface 142 which is a main surface, converts light received by the light receiving surface 142 into an electrical signal, and outputs it as an image signal.

パッケージ基板150は、第1絶縁基板である絶縁基板151と、絶縁基板151に設けられた、導体パターンやヴィア導体からなる導体152とで構成された多層基板である。導体152の導体パターンは、平板状の導体であり、導体152のヴィア導体は、絶縁基板151のヴィアに配置された導体である。絶縁基板151は、例えばセラミックで構成され、導体152は、例えばタングステンで構成されている。絶縁基板151は、凸部153と、凸部153で囲われた凹部154を有しており、凹部154に撮像素子141が収容されている。撮像素子141は、受光面142を凹部154の開口側に向けて凹部154の底に固定(実装)されている。   The package substrate 150 is a multilayer substrate including an insulating substrate 151 that is a first insulating substrate and a conductor 152 that is provided on the insulating substrate 151 and includes a conductor pattern or a via conductor. The conductor pattern of the conductor 152 is a flat conductor, and the via conductor of the conductor 152 is a conductor disposed on the via of the insulating substrate 151. The insulating substrate 151 is made of, for example, ceramic, and the conductor 152 is made of, for example, tungsten. The insulating substrate 151 has a convex portion 153 and a concave portion 154 surrounded by the convex portion 153, and the imaging element 141 is accommodated in the concave portion 154. The image sensor 141 is fixed (mounted) on the bottom of the recess 154 with the light receiving surface 142 facing the opening side of the recess 154.

蓋体145は、ガラス等の透明板であり、撮像素子141の受光面142を覆うように、即ち凹部154を塞ぐように、絶縁基板151の凸部153に接着剤等で固定されている。これにより、撮像素子141を収容した凹部154が蓋体145により封止されている。なお、半導体パッケージ140は、以上の構成に限定するものではなく、種々の構成を採用することができる。   The lid 145 is a transparent plate such as glass, and is fixed to the convex portion 153 of the insulating substrate 151 with an adhesive or the like so as to cover the light receiving surface 142 of the imaging element 141, that is, to close the concave portion 154. As a result, the concave portion 154 that houses the image sensor 141 is sealed by the lid body 145. The semiconductor package 140 is not limited to the above configuration, and various configurations can be adopted.

プリント配線板160は、第2絶縁基板である絶縁基板161と、絶縁基板161に設けられた、導体パターン及びヴィア導体からなる導体162とで構成された多層基板である。導体162の導体パターンは、平板状の導体であり、導体162のヴィア導体は、絶縁基板161のヴィアに配置された導体である。絶縁基板161は、例えばエポキシ樹脂で構成され、導体162は、例えば銅で構成されている。   The printed wiring board 160 is a multilayer board composed of an insulating board 161 that is a second insulating board and a conductor 162 that is provided on the insulating board 161 and includes a conductor pattern and a via conductor. The conductor pattern of the conductor 162 is a flat conductor, and the via conductor of the conductor 162 is a conductor disposed on the via of the insulating substrate 161. The insulating substrate 161 is made of, for example, an epoxy resin, and the conductor 162 is made of, for example, copper.

絶縁基板161は、はんだ等の導電性の接続材184を介して絶縁基板151を支持している。絶縁基板151と絶縁基板161とで、撮像素子141を支持する絶縁基板部171が構成されている。撮像素子141は、ボンディングワイヤで絶縁基板151の表面に設けられた導体パッドに電気的に接続されている。表面の導体パッドは、絶縁基板151の内部に配置された導体パターン及びヴィア導体を介して、絶縁基板151の下部に配置された導体パッドに電気的に接続されている。絶縁基板161の表面には導体パッドが配置されている。絶縁基板161の表面に配置された導体パッドは、絶縁基板151の下部に配置された導体パッドとはんだ等の接続材184で電気的及び機械的に接続されている。   The insulating substrate 161 supports the insulating substrate 151 via a conductive connecting material 184 such as solder. The insulating substrate 151 and the insulating substrate 161 constitute an insulating substrate portion 171 that supports the image sensor 141. The image sensor 141 is electrically connected to a conductor pad provided on the surface of the insulating substrate 151 with a bonding wire. The conductor pads on the surface are electrically connected to the conductor pads arranged at the lower part of the insulating substrate 151 through the conductor patterns and via conductors arranged inside the insulating substrate 151. Conductor pads are arranged on the surface of the insulating substrate 161. The conductor pads arranged on the surface of the insulating substrate 161 are electrically and mechanically connected to the conductor pads arranged under the insulating substrate 151 by a connecting material 184 such as solder.

図4(a)は、第1実施形態に係る電子部品130を模式的に示す斜視図である。電子部品130は、撮像素子141と絶縁基板部171とに跨って配置された電源ライン180を有している。電源ライン180を介して撮像素子141に電力が供給される。電源ライン180は、撮像素子141と絶縁基板151とに跨って配置されたループ導体(第1ループ導体)181を含んでいる。図2においてループ導体181の図示は省略するが、ループ導体181は、撮像素子141の受光面142と垂直なZ方向から見て、撮像素子141の複数(4つ)の辺1411,1412,1413,1414のうち、辺1411に沿うように配置されている。なお、4つの辺1411,1412,1413,1414のうち、辺1411,1413は長辺であり、辺1412,1414は短辺である。   FIG. 4A is a perspective view schematically showing the electronic component 130 according to the first embodiment. The electronic component 130 has a power supply line 180 that is disposed across the imaging element 141 and the insulating substrate portion 171. Power is supplied to the image sensor 141 via the power line 180. The power supply line 180 includes a loop conductor (first loop conductor) 181 disposed across the image sensor 141 and the insulating substrate 151. Although illustration of the loop conductor 181 is omitted in FIG. 2, the loop conductor 181 is viewed from the Z direction perpendicular to the light receiving surface 142 of the image sensor 141. , 1414 are arranged along the side 1411. Of the four sides 1411, 1412, 1413, and 1414, the sides 1411 and 1413 are long sides, and the sides 1412 and 1414 are short sides.

図4(b)は、ループ導体181を示す斜視図である。ループ導体181は、導体パターン1811、導体パターン1812、2つのヴィア導体1813,1814、2つの導体パッド1815,1816、及び2つのボンディングワイヤ1817,1818を含む。   FIG. 4B is a perspective view showing the loop conductor 181. The loop conductor 181 includes a conductor pattern 1811, a conductor pattern 1812, two via conductors 1813 and 1814, two conductor pads 1815 and 1816, and two bonding wires 1817 and 1818.

導体パターン1811は、撮像素子141に配置されている。導体パターン1812、ヴィア導体1813,1814及び導体パッド1815,1816は、導体152(図3(a))の一部であり、絶縁基板151に配置されている。導体パッド1815,1816は、絶縁基板151の表面に配置され、導体パターン1812は絶縁基板151の内部又は裏面に配置されている。導体パターン1812と導体パッド1815,1816とはヴィア導体1813,1814で電気的に接続されている。導体パッド1815,1816と導体パターン1811とはボンディングワイヤ1817,1818で電気的に接続されている。   The conductor pattern 1811 is disposed on the image sensor 141. The conductor pattern 1812, the via conductors 1813 and 1814, and the conductor pads 1815 and 1816 are part of the conductor 152 (FIG. 3A) and are disposed on the insulating substrate 151. The conductor pads 1815 and 1816 are disposed on the front surface of the insulating substrate 151, and the conductor pattern 1812 is disposed inside or on the back surface of the insulating substrate 151. Conductive pattern 1812 and conductive pads 1815 and 1816 are electrically connected by via conductors 1813 and 1814. The conductor pads 1815 and 1816 and the conductor pattern 1811 are electrically connected by bonding wires 1817 and 1818.

これにより、ループ導体181は、撮像素子141の受光面142と平行なX方向から見て、ループ状となっている。即ち、図3(b)に示すように、ループ導体181は、ループL1を形成している。ループ導体181にモータ122から漏れ出た磁界ノイズの磁束が鎖交すると、ループ導体181にノイズ電流が誘起される。詳述すると、図3(a)に示すように、パッケージ基板150の絶縁基板151に磁界ノイズHが入射すると、パッケージ基板150の導体層に配置された導体パターンよって、撮像素子141の受光面142に平行なX方向成分の磁界ノイズH1が支配的になる。プリント配線板160の絶縁基板161に対しても同様にX方向成分の磁界ノイズH1が支配的となる。ループ導体181に磁界ノイズH1の磁束が鎖交すると起電力が発生し誘導電流が流れる。   Thereby, the loop conductor 181 has a loop shape when viewed from the X direction parallel to the light receiving surface 142 of the imaging element 141. That is, as shown in FIG. 3B, the loop conductor 181 forms a loop L1. When magnetic flux of magnetic field noise leaking from the motor 122 is linked to the loop conductor 181, a noise current is induced in the loop conductor 181. More specifically, as shown in FIG. 3A, when the magnetic field noise H is incident on the insulating substrate 151 of the package substrate 150, the light receiving surface 142 of the image sensor 141 is formed by the conductor pattern arranged on the conductor layer of the package substrate 150. The magnetic field noise H1 of the X direction component parallel to is dominant. Similarly, the magnetic field noise H1 of the X direction component is dominant over the insulating substrate 161 of the printed wiring board 160. When the magnetic flux of magnetic field noise H1 is linked to the loop conductor 181, an electromotive force is generated and an induced current flows.

第1実施形態では、電子部品130は、第2ループ導体であるループ導体182を備える。ループ導体182は、撮像素子141の受光面142と平行なX方向から見て、ループ導体181の一部又は全部、好ましくは全部を囲む位置に配置されている。ループ導体182は、絶縁基板部171、第1実施形態では絶縁基板151に設けられている。即ち、ループ導体182は、導体152(図3(a))の一部であり、パッケージ基板150に含まれている。   In the first embodiment, the electronic component 130 includes a loop conductor 182 that is a second loop conductor. The loop conductor 182 is disposed at a position surrounding a part or the whole of the loop conductor 181, preferably the whole, when viewed from the X direction parallel to the light receiving surface 142 of the image sensor 141. The loop conductor 182 is provided on the insulating substrate 171, in the first embodiment, the insulating substrate 151. That is, the loop conductor 182 is a part of the conductor 152 (FIG. 3A) and is included in the package substrate 150.

ループ導体182に磁界ノイズH1の磁束が鎖交すると起電力が発生し誘導電流が流れる。この誘導電流は磁界ノイズH1を打ち消す方向に反磁界を発生させる。これにより、ループ導体181における磁界ノイズH1が低減される。よって、撮像素子141の動作が安定し、画像に乱れが生じるのが抑制される。   When the magnetic flux of magnetic field noise H1 is linked to the loop conductor 182, an electromotive force is generated and an induced current flows. This induced current generates a demagnetizing field in a direction that cancels the magnetic field noise H1. Thereby, the magnetic field noise H1 in the loop conductor 181 is reduced. Therefore, the operation of the image sensor 141 is stabilized, and the occurrence of disturbance in the image is suppressed.

図4(c)は、ループ導体182を示す斜視図である。ループ導体182は、撮像素子141の受光面142と垂直な方向であってX方向に直交するZ方向に互いに間隔をあけて配置された2つの導体パターン1821,1822を有する。また、ループ導体182は、撮像素子141の受光面142と平行な方向であって、X方向に直交するY方向に互いに間隔をあけて配置された2つのヴィア導体1823,1824を有する。ヴィア導体1823,1824は、導体パターン1821と導体パターン1822との間に配置され、導体パターン1821と導体パターン1822とを電気的に接続している。このように、ループ導体182は、絶縁基板151に設けられた導体、即ち導体パターン1821,1822及びヴィア導体1823,1824で図3(b)に示すループL2を形成している。   FIG. 4C is a perspective view showing the loop conductor 182. The loop conductor 182 includes two conductor patterns 1821 and 1822 that are arranged in the Z direction perpendicular to the light receiving surface 142 of the image sensor 141 and perpendicular to the X direction. The loop conductor 182 includes two via conductors 1823 and 1824 that are arranged in a direction parallel to the light receiving surface 142 of the image sensor 141 and spaced from each other in the Y direction orthogonal to the X direction. The via conductors 1823 and 1824 are arranged between the conductor pattern 1821 and the conductor pattern 1822 and electrically connect the conductor pattern 1821 and the conductor pattern 1822. Thus, the loop conductor 182 forms the loop L2 shown in FIG. 3B with the conductors provided on the insulating substrate 151, that is, the conductor patterns 1821 and 1822 and the via conductors 1823 and 1824.

また、ループ導体182は、図2に示すように、パッケージ基板150の絶縁基板151において、Z方向から見て、撮像素子141の外側、即ち図3(a)に示す絶縁基板151の凸部153が位置する外周部に配置されている。そして、ループ導体182の一部、具体的には、導体パターン1821の全部及びヴィア導体1823,1824の一部が、絶縁基板151の凸部153の内部に位置している。これにより、X方向から見て、ループ導体182で囲まれる面積を大きくすることができ、ループ導体181の全部をループ導体182で囲うことができる。よって、ループ導体181における磁界ノイズH1をより効果的に低減することができる。また、ループ導体182において磁束が鎖交する面積が大きくなるので、反磁界をより大きく発生させることができる。したがって、ループ導体181における磁界ノイズをより効果的に低減することができる。   Further, as shown in FIG. 2, the loop conductor 182 is formed on the insulating substrate 151 of the package substrate 150, as viewed from the Z direction, outside the imaging element 141, that is, the convex portion 153 of the insulating substrate 151 shown in FIG. It is arrange | positioned in the outer peripheral part which is located. A part of the loop conductor 182, specifically, the entire conductor pattern 1821 and a part of the via conductors 1823 and 1824 are located inside the convex portion 153 of the insulating substrate 151. Thereby, as viewed from the X direction, the area surrounded by the loop conductor 182 can be increased, and the entire loop conductor 181 can be surrounded by the loop conductor 182. Therefore, the magnetic field noise H1 in the loop conductor 181 can be reduced more effectively. In addition, since the area where the magnetic flux interlinks in the loop conductor 182 is increased, a larger demagnetizing field can be generated. Therefore, the magnetic field noise in the loop conductor 181 can be reduced more effectively.

ループ導体182は、図2に示すように、Z方向から見て、撮像素子141の複数の辺、即ち4辺1411,1412,1413,1414のうち、辺1411に沿うように配置されている。ループ導体181も辺1411に沿って配置されているため、ループ導体182をループ導体181に近接して配置していることとなり、ループ導体181における磁界ノイズH1をより効果的に低減することができる。   As shown in FIG. 2, the loop conductor 182 is arranged along the side 1411 among a plurality of sides of the image sensor 141, that is, the four sides 1411, 1412, 1413, and 1414 as viewed from the Z direction. Since the loop conductor 181 is also disposed along the side 1411, the loop conductor 182 is disposed close to the loop conductor 181 and the magnetic field noise H1 in the loop conductor 181 can be more effectively reduced. .

また、ループ導体182は、ループ導体181と非接続となるように配置されており、ループ導体182に発生した誘導電流がループ導体181に流れ込まないようになっている。なお、ループ導体182は、パッケージ基板150における他の導体、例えば電源ラインや信号ライン、グラウンドラインと非接続であるのが好ましいが、グラウンドラインに電気的に接続されていてもよい。   Further, the loop conductor 182 is disposed so as not to be connected to the loop conductor 181, so that the induced current generated in the loop conductor 182 does not flow into the loop conductor 181. The loop conductor 182 is preferably not connected to other conductors in the package substrate 150, such as a power supply line, a signal line, and a ground line, but may be electrically connected to the ground line.

ループ導体181とループ導体182とは、離間距離が短いほどよく、第1実施形態では、ループ導体181の一部が、導体パターン1821,1822の間に位置している。即ち、Z方向から見て、ループ導体181の一部が、導体パターン1821,1822と重なっている。   The short distance between the loop conductor 181 and the loop conductor 182 is better. In the first embodiment, a part of the loop conductor 181 is located between the conductor patterns 1821 and 1822. That is, as viewed from the Z direction, part of the loop conductor 181 overlaps with the conductor patterns 1821 and 1822.

また、絶縁基板151にループ導体182が配置されているので、パッケージ基板150とは別の部材を追加する必要がなく、省スペース化やコストダウンすることができる。   Further, since the loop conductor 182 is disposed on the insulating substrate 151, it is not necessary to add a member different from the package substrate 150, and space saving and cost reduction can be achieved.

なお、ループ導体181及びループ導体182が1つの場合について説明したが、複数の場合であってもよい。図5(a)及び図5(b)は、第1実施形態の変形例を示す電子部品の平面図である。例えば、図5(a)に示すように、撮像素子141の短辺である辺1412側にもループ導体181及びループ導体182が配置されていてもよい。また、例えば、図5(b)に示すように、撮像素子141の長辺である辺1413側及び短辺である辺1412,1414側にもループ導体181及びループ導体182が配置されていてもよい。なお、図5(a)及び図5(b)において、ループ導体181の図示は省略している。   In addition, although the case where the loop conductor 181 and the loop conductor 182 are one was demonstrated, there may be a plurality of cases. FIG. 5A and FIG. 5B are plan views of electronic components showing a modification of the first embodiment. For example, as illustrated in FIG. 5A, the loop conductor 181 and the loop conductor 182 may also be disposed on the side 1412 that is the short side of the imaging element 141. Further, for example, as shown in FIG. 5B, the loop conductor 181 and the loop conductor 182 are also arranged on the side 1413 which is the long side of the image sensor 141 and the sides 1412 and 1414 which are the short sides. Good. 5A and 5B, the illustration of the loop conductor 181 is omitted.

(実施例1)
第1実施形態の電子部品130に対応する実施例1として、電子部品130における鎖交磁束を検証する磁界解析を行った。解析ツールとしては、電磁界シミュレータであるANSYS社のMaxwell 3Dを使用した。
Example 1
As Example 1 corresponding to the electronic component 130 of the first embodiment, a magnetic field analysis for verifying the interlinkage magnetic flux in the electronic component 130 was performed. As an analysis tool, Maxwell 3D of ANSYS which is an electromagnetic field simulator was used.

ループ導体182における導体パターン1821,1822のサイズは、40[mm]×4[mm]×0.01[mm]とした。導体パターン1821,1822の材質はタングステンとし、導電率σ=1.82×10[S/m]とした。導体パターン1821と導体パターン1822とは、Z方向に4[mm]間隔をあけて配置した。ヴィア導体1823,1824のサイズは、直径0.2[mm]、長さ4[mm]とした。ヴィア導体1823,1824の材質は、導体パターン1821,1822と同一のタングステンとした。ヴィア導体1823,1824の中心間の距離を38[mm]とし、導体パターン1821,1822の中心から19[mm]の距離に配置した。 The size of the conductor patterns 1821 and 1822 in the loop conductor 182 was 40 [mm] × 4 [mm] × 0.01 [mm]. The material of the conductor patterns 1821 and 1822 was tungsten, and the conductivity σ = 1.82 × 10 7 [S / m]. The conductor pattern 1821 and the conductor pattern 1822 were arranged with an interval of 4 [mm] in the Z direction. The via conductors 1823 and 1824 are 0.2 [mm] in diameter and 4 [mm] in length. The via conductors 1823 and 1824 are made of tungsten, which is the same as the conductor patterns 1821 and 1822. The distance between the centers of the via conductors 1823 and 1824 was 38 [mm], and the via conductors 1823 and 1824 were arranged at a distance of 19 [mm] from the centers of the conductor patterns 1821 and 1822.

図6は、磁界ノイズ源のモデルを示す説明図である。図6に示すように、磁界ノイズ源として、ヘルムホルツコイル900のモデルとした。このヘルムホルツコイル900のモデルにおいて、電子部品130にX方向に一様に磁界ノイズH1が入射する場合を想定した。ヘルムホルツコイル900のサイズは、コイル半径を200[mm]、コイルを構成する銅配線の太さを20[mm]とし、導電率σ=5.8×10[S/m]とした。ヘルムホルツコイル900には、磁界ノイズ源の周波数として100[kHz]の正弦波の交流電流1[A]を流した。 FIG. 6 is an explanatory diagram showing a model of the magnetic field noise source. As shown in FIG. 6, a Helmholtz coil 900 model was used as the magnetic field noise source. In the model of the Helmholtz coil 900, it is assumed that the magnetic field noise H1 is uniformly incident on the electronic component 130 in the X direction. The size of the Helmholtz coil 900 was set such that the coil radius was 200 [mm], the thickness of the copper wiring constituting the coil was 20 [mm], and the conductivity σ = 5.8 × 10 7 [S / m]. The Helmholtz coil 900 was supplied with a sinusoidal alternating current 1 [A] of 100 [kHz] as the frequency of the magnetic field noise source.

評価ポイントは、被害を受ける回路を成すループ導体181で囲われた内側の領域である、図4(b)において破線で示す領域R1とした。評価量は、領域R1を鎖交する磁束とした。鎖交磁束は、領域R1を36.5[mm]×3.5[mm]として、下記の式(1)から算出した。
Φ=B・S ・・・(1)
Φは鎖交磁束[Wb]、Bは磁束密度[T]、Sは領域R1の面積1.2775×10−4[m]である。
The evaluation point is an area R1 indicated by a broken line in FIG. 4B, which is an inner area surrounded by the loop conductor 181 that constitutes the circuit to be damaged. The evaluation amount was a magnetic flux interlinking the region R1. The interlinkage magnetic flux was calculated from the following formula (1) with the region R1 as 36.5 [mm] × 3.5 [mm].
Φ = B · S (1)
Φ is the flux linkage [Wb], B is the magnetic flux density [T], and S is the area 1.2775 × 10 −4 [m 2 ] of the region R1.

比較例1として、ループ導体182のヴィア導体1823,1824を省略して導体パターン1821,1822のみを絶縁基板151に配置した電子部品をモデルとした。導体パターン1821,1822の条件は実施例1と同一とした。   As Comparative Example 1, an electronic component in which the via conductors 1823 and 1824 of the loop conductor 182 were omitted and only the conductor patterns 1821 and 1822 were arranged on the insulating substrate 151 was used as a model. The conditions of the conductor patterns 1821 and 1822 were the same as those in Example 1.

図7は、実施例1及び比較例1の電磁界シミュレーション結果を示すグラフである。図7に示すように、実施例1における鎖交磁束は506.1×10−12[Wb]となり、比較例1における鎖交磁束514.4×10−12[Wb]よりも1.5%低減した。 FIG. 7 is a graph showing electromagnetic field simulation results of Example 1 and Comparative Example 1. As shown in FIG. 7, the interlinkage magnetic flux in Example 1 is 506.1 × 10 −12 [Wb], which is 1.5% of the interlinkage magnetic flux 514.4 × 10 −12 [Wb] in Comparative Example 1. Reduced.

[第2実施形態]
次に、第2実施形態に係る電子機器の一例である撮像装置の電子部品について説明する。図8は、第2実施形態に係る電子部品230の断面図である。なお、図8に示す第2実施形態の電子部品230において、第1実施形態の電子部品130と同様の構成については同一符号を付し、その説明は省略する。
[Second Embodiment]
Next, electronic components of an imaging apparatus that is an example of an electronic apparatus according to the second embodiment will be described. FIG. 8 is a cross-sectional view of an electronic component 230 according to the second embodiment. In addition, in the electronic component 230 of 2nd Embodiment shown in FIG. 8, the same code | symbol is attached | subjected about the structure similar to the electronic component 130 of 1st Embodiment, and the description is abbreviate | omitted.

電子部品230は、プリント回路板であり、半導体パッケージ240及びプリント配線板260を有している。半導体パッケージ240は、プリント配線板260に実装されている。具体的には、半導体パッケージ240は、はんだ等の導電性の接続材で機械的及び電気的にプリント配線板260に接続され、プリント配線板260に支持されている。なお、プリント配線板260には、半導体パッケージ240と電気的に接続された不図示の回路部品が実装されている。   The electronic component 230 is a printed circuit board, and includes a semiconductor package 240 and a printed wiring board 260. The semiconductor package 240 is mounted on the printed wiring board 260. Specifically, the semiconductor package 240 is mechanically and electrically connected to the printed wiring board 260 with a conductive connecting material such as solder and supported by the printed wiring board 260. Note that circuit components (not shown) that are electrically connected to the semiconductor package 240 are mounted on the printed wiring board 260.

半導体パッケージ240の構造は、第1実施形態と同様、LCCである。半導体パッケージ240は、パッケージ基板250、撮像素子141、及び蓋体145を有している。パッケージ基板250は、絶縁基板151と、絶縁基板151に設けられた、導体パターンやヴィア導体からなる導体とで構成された多層基板である。   The structure of the semiconductor package 240 is an LCC as in the first embodiment. The semiconductor package 240 includes a package substrate 250, an image sensor 141, and a lid 145. The package substrate 250 is a multilayer substrate composed of an insulating substrate 151 and a conductor provided on the insulating substrate 151 and made of a conductor pattern or a via conductor.

プリント配線板260は、絶縁基板161と、絶縁基板161に設けられた、導体パターン及びヴィア導体からなる導体とで構成された多層基板である。絶縁基板151と絶縁基板161とで、撮像素子141を支持する絶縁基板部171が構成されている。   The printed wiring board 260 is a multilayer board composed of an insulating board 161 and a conductor provided on the insulating board 161 and made of a conductor pattern and a via conductor. The insulating substrate 151 and the insulating substrate 161 constitute an insulating substrate portion 171 that supports the image sensor 141.

第2実施形態の電子部品230は、第1実施形態と同様の構成の第1ループ導体であるループ導体181と、第1実施形態のループ導体182とは異なる構成の第2ループ導体であるループ導体282と、を有する。ループ導体282は、X方向から見て、ループ導体181の一部又は全部、好ましくは全部を囲む位置に配置されている。Z方向から見たループ導体282の配置位置は、第1実施形態のループ導体182と同様である。   The electronic component 230 of the second embodiment includes a loop conductor 181 that is a first loop conductor having the same configuration as that of the first embodiment, and a loop that is a second loop conductor having a configuration different from the loop conductor 182 of the first embodiment. And a conductor 282. The loop conductor 282 is disposed at a position surrounding a part or the whole of the loop conductor 181, preferably the whole, when viewed from the X direction. The arrangement position of the loop conductor 282 viewed from the Z direction is the same as that of the loop conductor 182 of the first embodiment.

ループ導体282に磁界ノイズの磁束が鎖交すると起電力が発生し誘導電流が流れる。この誘導電流は磁界ノイズを打ち消す方向に反磁界を発生させる。これにより、ループ導体181における磁界ノイズが低減される。よって、撮像素子141の動作が安定し、画像に乱れが生じるのが抑制される。   When magnetic flux of magnetic field noise is linked to the loop conductor 282, an electromotive force is generated and an induced current flows. This induced current generates a demagnetizing field in a direction that cancels the magnetic field noise. Thereby, magnetic field noise in the loop conductor 181 is reduced. Therefore, the operation of the image sensor 141 is stabilized, and the occurrence of disturbance in the image is suppressed.

第2実施形態では、ループ導体282は、絶縁基板部171、具体的には絶縁基板151と絶縁基板161とに跨って配置されている。以下、ループ導体282の構成について具体的に説明する。   In the second embodiment, the loop conductor 282 is disposed across the insulating substrate portion 171, specifically, the insulating substrate 151 and the insulating substrate 161. Hereinafter, the configuration of the loop conductor 282 will be specifically described.

ループ導体282は、絶縁基板151に配置された導体パターン2821を有する。また、ループ導体282は、絶縁基板151においてY方向に互いに間隔をあけて配置され、導体パターン2821に電気的に接続された2つのヴィア導体2823,2824を有する。また、ループ導体282は、絶縁基板161に配置された導体パターン2822を有する。また、ループ導体282は、絶縁基板161においてY方向に互いに間隔をあけて配置され、導体パターン2822に電気的に接続された2つのヴィア導体2825,2826を有する。更に、ループ導体282は、ヴィア導体2823とヴィア導体2825とを電気的に接続する、はんだ等の導電性の接続材2827と、ヴィア導体2824とヴィア導体2826とを電気的に接続する、はんだ等の導電性の接続材2828とを有する。接続材2827,2828は、半導体パッケージ240とプリント配線板260との機械的な接続も兼ねている。以上の構成でループ導体282は、図8に示すループL2を形成している。   The loop conductor 282 has a conductor pattern 2821 disposed on the insulating substrate 151. The loop conductor 282 includes two via conductors 2823 and 2824 that are arranged on the insulating substrate 151 with a space therebetween in the Y direction and are electrically connected to the conductor pattern 2821. The loop conductor 282 has a conductor pattern 2822 disposed on the insulating substrate 161. The loop conductor 282 includes two via conductors 2825 and 2826 that are arranged at intervals in the Y direction on the insulating substrate 161 and are electrically connected to the conductor pattern 2822. Furthermore, the loop conductor 282 is electrically connected between the via conductor 2823 and the via conductor 2825, such as a conductive connecting material 2827 such as solder, and electrically connected between the via conductor 2824 and the via conductor 2826, solder or the like. Conductive connection material 2828. The connection members 2827 and 2828 also serve as a mechanical connection between the semiconductor package 240 and the printed wiring board 260. With the above configuration, the loop conductor 282 forms a loop L2 shown in FIG.

以上、ループ導体282が絶縁基板151と絶縁基板161とに跨って配置されるので、X方向から見たときにループ導体282で囲まれる領域の面積を、第1実施形態で説明したループ導体182で囲まれる領域の面積よりも大きくことができる。即ち、ループ導体282において磁束が鎖交する面積が大きくなるので、反磁界をより大きく発生させることができる。したがって、ループ導体181における磁界ノイズをより効果的に低減することができる。   As described above, since the loop conductor 282 is disposed across the insulating substrate 151 and the insulating substrate 161, the area of the region surrounded by the loop conductor 282 when viewed from the X direction is the loop conductor 182 described in the first embodiment. It can be larger than the area of the region surrounded by. That is, since the area where the magnetic flux interlinks in the loop conductor 282 increases, a larger demagnetizing field can be generated. Therefore, the magnetic field noise in the loop conductor 181 can be reduced more effectively.

また、ループ導体282は、ループ導体181と非接続となるように配置されており、ループ導体282に発生した誘導電流がループ導体181に流れ込まないようになっている。なお、ループ導体282は、パッケージ基板250及びプリント配線板260における他の導体、例えば電源ラインや信号ライン、グラウンドラインと非接続であるのが好ましいが、グラウンドラインに電気的に接続されていてもよい。   Further, the loop conductor 282 is disposed so as not to be connected to the loop conductor 181, so that the induced current generated in the loop conductor 282 does not flow into the loop conductor 181. The loop conductor 282 is preferably not connected to other conductors in the package substrate 250 and the printed wiring board 260, such as a power supply line, a signal line, and a ground line, but may be electrically connected to the ground line. Good.

ループ導体181とループ導体282とは、離間距離が短いほどよく、第2実施形態では、ループ導体181の一部が、導体パターン2821,2822の間に位置している。即ち、Z方向から見て、ループ導体181の一部が、導体パターン2821,2822と重なっている。   The short distance between the loop conductor 181 and the loop conductor 282 is better. In the second embodiment, a part of the loop conductor 181 is located between the conductor patterns 2821 and 2822. That is, a part of the loop conductor 181 overlaps with the conductor patterns 2821 and 2822 when viewed from the Z direction.

また、絶縁基板151及び絶縁基板161に跨ってループ導体282が配置されているので、パッケージ基板250、プリント配線板260及び接続材2827,2828とは別の部材を追加する必要がなく、省スペース化やコストダウンすることができる。   Further, since the loop conductor 282 is disposed across the insulating substrate 151 and the insulating substrate 161, it is not necessary to add a member different from the package substrate 250, the printed wiring board 260, and the connection materials 2827 and 2828, and space saving. And cost reduction.

なお、ループ導体181及びループ導体282がそれぞれ1つの場合について説明したが、例えば図5(a)や図5(b)のように、複数の場合であってもよい。この場合、複数のループ導体282を互いに接続してもよい。   In addition, although the case where each of the loop conductor 181 and the loop conductor 282 has been described has been described, a plurality of cases may be used as illustrated in FIGS. 5A and 5B, for example. In this case, a plurality of loop conductors 282 may be connected to each other.

(実施例2)
第2実施形態の電子部品230に対応する実施例2として、電子部品230における鎖交磁束を検証する磁界解析を行った。解析ツールとしては、電磁界シミュレータであるANSYS社のMaxwell 3Dを使用した。
(Example 2)
As Example 2 corresponding to the electronic component 230 of the second embodiment, a magnetic field analysis for verifying the interlinkage magnetic flux in the electronic component 230 was performed. As an analysis tool, Maxwell 3D of ANSYS which is an electromagnetic field simulator was used.

絶縁基板151に配置される導体パターン2821のサイズは、40[mm]×4[mm]×0.01[mm]とした。導体パターン2821の材質はタングステンとし、導電率σ=1.82×10[S/m]とした。 The size of the conductor pattern 2821 arranged on the insulating substrate 151 was 40 [mm] × 4 [mm] × 0.01 [mm]. The material of the conductor pattern 2821 was tungsten, and the conductivity σ = 1.82 × 10 7 [S / m].

絶縁基板161に配置される導体パターン2822は、導体パターン2821から4.8[mm]離れた位置に配置し、サイズは、導体パターン2821と同一とした。導体パターン2822の材質は銅とし、導電率σ=5.8×10[S/m]とした。 The conductor pattern 2822 disposed on the insulating substrate 161 is disposed at a position 4.8 [mm] away from the conductor pattern 2821, and the size is the same as that of the conductor pattern 2821. The material of the conductor pattern 2822 was copper, and the conductivity σ = 5.8 × 10 7 [S / m].

絶縁基板151に配置されるヴィア導体2823,2824は、直径0.2[mm]、長さ4[mm]とした。ヴィア導体2823,2824の材質は、導体パターン2821と同一のタングステンとした。ヴィア導体2823,2824は中心間の距離を38[mm]とし、導体パターン2821の中心から19[mm]の距離に配置した。   The via conductors 2823 and 2824 arranged on the insulating substrate 151 have a diameter of 0.2 [mm] and a length of 4 [mm]. The via conductors 2823 and 2824 were made of tungsten, which is the same as the conductor pattern 2821. The distance between the centers of the via conductors 2823 and 2824 was 38 [mm], and the via conductors 2823 and 2824 were arranged at a distance of 19 [mm] from the center of the conductor pattern 2821.

絶縁基板161に配置されるヴィア導体2825,2826は、直径0.2[mm]、長さ0.58[mm]とした。ヴィア導体2825,2826の材質は、導体パターン2822と同一の銅とした。ヴィア導体2825,2826は中心間の距離を38[mm]とし、導体パターン2822の中心から19[mm]の距離に配置した。   The via conductors 2825 and 2826 arranged on the insulating substrate 161 have a diameter of 0.2 [mm] and a length of 0.58 [mm]. The via conductors 2825 and 2826 are made of the same copper as the conductor pattern 2822. The distance between the centers of the via conductors 2825 and 2826 is 38 [mm], and the via conductors 2825 and 2826 are disposed at a distance of 19 [mm] from the center of the conductor pattern 2822.

接続材2827,2828のサイズは、直径0.2[mm]、高さ0.2[mm]の円柱モデルとした。接続材2827,2828の材質ははんだとし、導電率σ=0.7×10[S/m]とした。 The size of the connecting members 2827 and 2828 was a cylindrical model having a diameter of 0.2 [mm] and a height of 0.2 [mm]. The material of the connecting materials 2827 and 2828 was solder, and the conductivity σ = 0.7 × 10 7 [S / m].

実施例2では、磁界ノイズ源として、実施例1と同様、図6に示すヘルムホルツコイル900のモデルとし、評価量及び評価ポイントも、実施例1と同一とした。   In Example 2, as a magnetic field noise source, the model of the Helmholtz coil 900 shown in FIG. 6 was used as in Example 1, and the evaluation amount and evaluation points were also the same as in Example 1.

図9は、実施例2及び実施例1の電磁界シミュレーション結果を示すグラフである。実施例2における鎖交磁束は495.5×10−12[Wb]となり、実施例1における鎖交磁束506.1×10−12[Wb]よりも2.1%低減した。 FIG. 9 is a graph showing electromagnetic field simulation results of Example 2 and Example 1. The interlinkage magnetic flux in Example 2 was 495.5 × 10 −12 [Wb], which was 2.1% lower than the interlinkage magnetic flux 506.1 × 10 −12 [Wb] in Example 1.

[第3実施形態]
次に、第3実施形態に係る電子機器の一例である撮像装置の電子部品について説明する。図10は、第3実施形態に係る電子部品330の断面図である。なお、図10に示す第3実施形態の電子部品330において、第1実施形態の電子部品130、第2実施形態の電子部品230と同様の構成については同一符号を付し、その説明は省略する。
[Third Embodiment]
Next, electronic components of an imaging apparatus that is an example of an electronic apparatus according to the third embodiment will be described. FIG. 10 is a cross-sectional view of an electronic component 330 according to the third embodiment. In addition, in the electronic component 330 of 3rd Embodiment shown in FIG. 10, the same code | symbol is attached | subjected about the structure similar to the electronic component 130 of 1st Embodiment, and the electronic component 230 of 2nd Embodiment, and the description is abbreviate | omitted. .

電子部品330は、プリント回路板であり、半導体パッケージ340及びプリント配線板360を有している。半導体パッケージ340は、プリント配線板360に実装されている。具体的には、半導体パッケージ340は、はんだ等の導電性の接続材で機械的及び電気的にプリント配線板360に接続され、プリント配線板360に支持されている。なお、プリント配線板360には、半導体パッケージ340と電気的に接続された不図示の回路部品が実装されている。   The electronic component 330 is a printed circuit board, and includes a semiconductor package 340 and a printed wiring board 360. The semiconductor package 340 is mounted on the printed wiring board 360. Specifically, the semiconductor package 340 is mechanically and electrically connected to the printed wiring board 360 with a conductive connecting material such as solder and supported by the printed wiring board 360. Note that circuit components (not shown) that are electrically connected to the semiconductor package 340 are mounted on the printed wiring board 360.

半導体パッケージ340の構造は、第1実施形態と同様、LCCである。半導体パッケージ340は、パッケージ基板350、撮像素子141、及び蓋体145を有している。パッケージ基板350は、絶縁基板151と、絶縁基板151に設けられた、導体パターンやヴィア導体からなる導体とで構成された多層基板である。   The structure of the semiconductor package 340 is an LCC as in the first embodiment. The semiconductor package 340 includes a package substrate 350, an image sensor 141, and a lid 145. The package substrate 350 is a multilayer substrate composed of an insulating substrate 151 and a conductor formed on the insulating substrate 151 and made of a conductor pattern or a via conductor.

プリント配線板360は、絶縁基板161と、絶縁基板161に設けられた、導体パターン及びヴィア導体からなる導体とで構成された多層基板である。絶縁基板151と絶縁基板161とで、撮像素子141を支持する絶縁基板部171が構成されている。   The printed wiring board 360 is a multilayer board composed of an insulating substrate 161 and a conductor formed on the insulating substrate 161 and made of a conductor pattern and a via conductor. The insulating substrate 151 and the insulating substrate 161 constitute an insulating substrate portion 171 that supports the image sensor 141.

第3実施形態の電子部品330は、第1ループ導体であるループ導体381と、第1実施形態と同様の構成の第2ループ導体であるループ導体182と、第3ループ導体であるループ導体383と、を有する。ループ導体381は、絶縁基板151と絶縁基板161とに跨って配置され、ループL1を形成している。ループ導体383は、絶縁基板161に設けられている。ループ導体383は、X方向から見て、ループ導体182とZ方向で隣り合うように配置されている。   The electronic component 330 of the third embodiment includes a loop conductor 381 that is a first loop conductor, a loop conductor 182 that is a second loop conductor having the same configuration as that of the first embodiment, and a loop conductor 383 that is a third loop conductor. And having. The loop conductor 381 is disposed across the insulating substrate 151 and the insulating substrate 161, and forms a loop L1. The loop conductor 383 is provided on the insulating substrate 161. The loop conductor 383 is disposed adjacent to the loop conductor 182 in the Z direction when viewed from the X direction.

ループ導体383は、Z方向に互いに間隔をあけて配置された2つの導体パターン3831,3832を有する。また、ループ導体383は、Y方向に互いに間隔をあけて配置された2つのヴィア導体3833,3834を有する。ヴィア導体3833,3834は、導体パターン3831と導体パターン3832との間に配置され、導体パターン3831と導体パターン3832とを電気的に接続している。このように、ループ導体383は、絶縁基板161に設けられた導体、即ち導体パターン3831,3832及びヴィア導体3833,3834でループL3を形成している。   The loop conductor 383 has two conductor patterns 3831 and 3832 that are spaced apart from each other in the Z direction. In addition, the loop conductor 383 includes two via conductors 3833 and 3834 that are arranged to be spaced from each other in the Y direction. The via conductors 3833 and 3834 are arranged between the conductor pattern 3831 and the conductor pattern 3832, and electrically connect the conductor pattern 3831 and the conductor pattern 3832. Thus, the loop conductor 383 forms a loop L3 with the conductors provided on the insulating substrate 161, that is, the conductor patterns 3831 and 3832 and the via conductors 3833 and 3834.

ループ導体182とループ導体383とは、電気的に接続されていなくてもよいが、電気的に接続されているのが好ましい。具体的に説明すると、絶縁基板151に配置されたヴィア導体1823と絶縁基板161に配置されたヴィア導体3833とが、はんだ等の導電性の接続材3841で電気的に接続されている。また、絶縁基板151に配置されたヴィア導体1824と絶縁基板161に配置されたヴィア導体3834とが、はんだ等の導電性の接続材3842で電気的に接続されている。   The loop conductor 182 and the loop conductor 383 may not be electrically connected, but are preferably electrically connected. Specifically, the via conductor 1823 disposed on the insulating substrate 151 and the via conductor 3833 disposed on the insulating substrate 161 are electrically connected by a conductive connecting material 3841 such as solder. In addition, the via conductor 1824 disposed on the insulating substrate 151 and the via conductor 3834 disposed on the insulating substrate 161 are electrically connected by a conductive connecting material 3842 such as solder.

これにより、ループL2とループL3とを合わせた大きなループと、ループL2やループL3の個別のループが形成される。ループL2,L3の各々を鎖交する磁界ノイズの磁束により反磁界が発生し、ループ導体381における磁界ノイズが低減される。また、ループL2とループL3とを合わせた大きなループにより、全体として鎖交磁束が増加し、誘導電流が増加する。したがって、反磁界をより大きく発生させることができ、ループ導体381における磁界ノイズをより効果的に低減することができる。ループL2とループL3とを合わせた大きなループは、X方向から見て、ループL1よりも面積が大きく、かつループL1全体を囲むように形成されるのが好ましい。   Thereby, a large loop combining the loop L2 and the loop L3 and individual loops such as the loop L2 and the loop L3 are formed. A demagnetizing field is generated by the magnetic flux of the magnetic field noise interlinking each of the loops L2 and L3, and the magnetic field noise in the loop conductor 381 is reduced. In addition, due to the large loop including the loop L2 and the loop L3, the linkage flux as a whole increases and the induced current increases. Therefore, a larger demagnetizing field can be generated, and magnetic field noise in the loop conductor 381 can be more effectively reduced. A large loop including the loop L2 and the loop L3 is preferably formed so as to have a larger area than the loop L1 and surround the entire loop L1 when viewed from the X direction.

また、ループ導体383は、ループ導体182と同様、Z方向から見て、撮像素子141の外側に配置されている。そして、ループ導体182の一部、具体的には、導体パターン1821の全部及びヴィア導体1823,1824の一部が、絶縁基板151の凸部153の内部に位置している。これにより、X方向から見て、ループ導体182とループ導体383とを合わせたループで囲まれる面積を大きくすることができ、ループ導体381の全部をループ導体182とループ導体383とで囲うことができる。よって、ループ導体381における磁界ノイズをより効果的に低減することができる。また、ループ導体182とループ導体383とを合わせたループにおいて磁束が鎖交する面積が大きくなるので、反磁界をより大きく発生させることができる。したがって、ループ導体381における磁界ノイズをより効果的に低減することができる。   Similarly to the loop conductor 182, the loop conductor 383 is disposed outside the imaging element 141 as viewed from the Z direction. A part of the loop conductor 182, specifically, the entire conductor pattern 1821 and a part of the via conductors 1823 and 1824 are located inside the convex portion 153 of the insulating substrate 151. Thereby, when viewed from the X direction, the area surrounded by the loop including the loop conductor 182 and the loop conductor 383 can be increased, and the entire loop conductor 381 can be surrounded by the loop conductor 182 and the loop conductor 383. it can. Therefore, the magnetic field noise in the loop conductor 381 can be reduced more effectively. In addition, since the area where the magnetic flux links in the loop including the loop conductor 182 and the loop conductor 383 is increased, a larger demagnetizing field can be generated. Therefore, magnetic field noise in the loop conductor 381 can be reduced more effectively.

また、絶縁基板151にループ導体182が配置され、絶縁基板161にループ導体383が配置されている。したがって、パッケージ基板350、プリント配線板360及び接続材3841,3842とは別の部材を追加する必要がなく、省スペース化やコストダウンすることができる。   A loop conductor 182 is disposed on the insulating substrate 151, and a loop conductor 383 is disposed on the insulating substrate 161. Therefore, it is not necessary to add a member different from the package substrate 350, the printed wiring board 360, and the connection members 3841 and 3842, and space saving and cost reduction can be achieved.

また、パッケージ基板350の導体とプリント配線板360の導体とが異なる材質で構成されていても、磁界ノイズを効果的に低減できる。   Further, even if the conductor of the package substrate 350 and the conductor of the printed wiring board 360 are made of different materials, magnetic field noise can be effectively reduced.

なお、ループ導体381、ループ導体182及びループ導体383がそれぞれ1つの場合について説明したが、例えば図5(a)や図5(b)のように、複数の場合であってもよい。この場合、複数のループ導体182を互いに接続してもよいし、複数のループ導体383を互いに接続してもよい。   In addition, although the case where each of the loop conductor 381, the loop conductor 182 and the loop conductor 383 is described has been described, a plurality of cases may be used as shown in FIGS. 5A and 5B, for example. In this case, the plurality of loop conductors 182 may be connected to each other, or the plurality of loop conductors 383 may be connected to each other.

(実施例3)
第3実施形態の電子部品330に対応する実施例3として、電子部品330における鎖交磁束を検証する磁界解析を行った。解析ツールとしては、電磁界シミュレータであるANSYS社のMaxwell 3Dを使用した。
(Example 3)
As Example 3 corresponding to the electronic component 330 of the third embodiment, a magnetic field analysis for verifying the interlinkage magnetic flux in the electronic component 330 was performed. As an analysis tool, Maxwell 3D of ANSYS which is an electromagnetic field simulator was used.

ループ導体182については、実施例1と同じ条件とした。ループ導体383の条件について説明する。導体パターン3831,3832のサイズは、ループ導体182の導体パターン1821,1822のサイズと同一とした。導体パターン3831,3832の材質は銅とし、導電率σ=5.8×10[S/m]とした。絶縁基板151に配置した導体パターン1822と絶縁基板161に配置した導体パターン3831とは、Z方向に0.2[mm]間隔をあけて配置した。 The loop conductor 182 has the same conditions as in Example 1. The conditions for the loop conductor 383 will be described. The sizes of the conductor patterns 3831 and 3832 are the same as the sizes of the conductor patterns 1821 and 1822 of the loop conductor 182. The material of the conductor patterns 3831 and 3832 was copper, and the conductivity σ was 5.8 × 10 7 [S / m]. The conductor pattern 1822 arranged on the insulating substrate 151 and the conductor pattern 3831 arranged on the insulating substrate 161 were arranged with an interval of 0.2 [mm] in the Z direction.

ヴィア導体3833,3834のサイズは、直径0.2[mm]、長さ0.58[mm]とした。ヴィア導体3833,3834の材質は、導体パターン3831,3832と同一の銅とした。ヴィア導体3833,3834は中心間の距離を38[mm]とし、ヴィア導体3833,3834の中心から19[mm]の距離に配置した。   The via conductors 3833 and 3834 had a diameter of 0.2 [mm] and a length of 0.58 [mm]. The material of the via conductors 3833 and 3834 was the same copper as the conductor patterns 3831 and 3832. The distance between the centers of the via conductors 3833 and 3834 was 38 [mm], and the via conductors 3833 and 3834 were arranged at a distance of 19 [mm] from the center of the via conductors 3833 and 3834.

接続材3841,3842のサイズは、直径0.2[mm]、高さ0.2[mm]の円柱モデルとした。接続材3841,3842の材質は、はんだとし、導電率σ=0.7×10[S/m]とした。 The size of the connecting members 3841 and 3842 was a cylindrical model having a diameter of 0.2 [mm] and a height of 0.2 [mm]. The connecting materials 3841 and 3842 were made of solder and had a conductivity σ = 0.7 × 10 7 [S / m].

実施例3では、磁界ノイズ源として、実施例1,2と同様、図6に示すヘルムホルツコイル900のモデルとし、評価量及び評価ポイントも、実施例1,2と同一とした。   In the third embodiment, the magnetic field noise source is the model of the Helmholtz coil 900 shown in FIG. 6 as in the first and second embodiments, and the evaluation amount and the evaluation points are the same as those in the first and second embodiments.

図11は、実施例2及び実施例3の電磁界シミュレーション結果を示すグラフである。実施例3における鎖交磁束は489.1×10−12[Wb]となり、実施例2における鎖交磁束495.5×10−12[Wb]よりも1.3%低減した。 FIG. 11 is a graph showing electromagnetic field simulation results of Example 2 and Example 3. The interlinkage magnetic flux in Example 3 was 489.1 × 10 −12 [Wb], which was 1.3% lower than the interlinkage magnetic flux 495.5 × 10 −12 [Wb] in Example 2.

[第4実施形態]
次に、第4実施形態に係る電子機器の一例である撮像装置の電子部品について説明する。図12(a)は、第4実施形態に係る電子部品430を模式的に示す斜視図である。図12(b)は、第4実施形態に係る電子部品430の平面図である。なお、図12(a)及び図12(b)に示す第4実施形態の電子部品430において、第1実施形態の電子部品130と同様の構成については同一符号を付し、その説明は省略する。
[Fourth Embodiment]
Next, electronic components of an imaging apparatus that is an example of an electronic apparatus according to the fourth embodiment will be described. FIG. 12A is a perspective view schematically showing an electronic component 430 according to the fourth embodiment. FIG. 12B is a plan view of the electronic component 430 according to the fourth embodiment. In addition, in the electronic component 430 of 4th Embodiment shown to Fig.12 (a) and FIG.12 (b), about the structure similar to the electronic component 130 of 1st Embodiment, the same code | symbol is attached | subjected and the description is abbreviate | omitted. .

電子部品430は、プリント回路板であり、半導体パッケージ440及びプリント配線板160を有している。半導体パッケージ440は、プリント配線板160に実装されている。具体的には、半導体パッケージ440は、はんだ等の導電性の接続材で機械的及び電気的にプリント配線板160に接続され、プリント配線板160に支持されている。なお、プリント配線板160には、半導体パッケージ440と電気的に接続された不図示の回路部品が実装されている。   The electronic component 430 is a printed circuit board, and includes a semiconductor package 440 and a printed wiring board 160. The semiconductor package 440 is mounted on the printed wiring board 160. Specifically, the semiconductor package 440 is mechanically and electrically connected to the printed wiring board 160 by a conductive connecting material such as solder and supported by the printed wiring board 160. Note that circuit components (not shown) that are electrically connected to the semiconductor package 440 are mounted on the printed wiring board 160.

半導体パッケージ440の構造は、第1実施形態と同様、LCCである。半導体パッケージ440は、パッケージ基板450及び撮像素子141を有している。パッケージ基板450は、絶縁基板151と、絶縁基板151に設けられた、導体パターンやヴィア導体からなる導体とで構成された多層基板である。   The structure of the semiconductor package 440 is an LCC as in the first embodiment. The semiconductor package 440 includes a package substrate 450 and an image sensor 141. The package substrate 450 is a multilayer substrate composed of an insulating substrate 151 and a conductor provided on the insulating substrate 151 and made of a conductor pattern or a via conductor.

電子部品430は、第1実施形態と同様の構成の第1ループ導体であるループ導体181と、第1実施形態と同様の構成の第2ループ導体であるループ導体182とを有している。   The electronic component 430 includes a loop conductor 181 that is a first loop conductor having a configuration similar to that of the first embodiment, and a loop conductor 182 that is a second loop conductor having a configuration similar to that of the first embodiment.

ループ導体181は、Z方向から見て、撮像素子141の複数の辺1411,1412,1413,1414のうち、2つの辺1411,1412のそれぞれに沿うように複数配置されている。なお、図12(a)では、撮像素子141の辺1411に沿って配置されたループ導体181のみ図示し、辺1412に沿って配置されたループ導体181については図示を省略している。   A plurality of loop conductors 181 are arranged along each of the two sides 1411 and 1412 of the plurality of sides 1411, 1412, 1413 and 1414 of the image sensor 141 when viewed from the Z direction. In FIG. 12A, only the loop conductor 181 disposed along the side 1411 of the image sensor 141 is illustrated, and the illustration of the loop conductor 181 disposed along the side 1412 is omitted.

ループ導体182は、Z方向から見て、撮像素子141の複数(2つ)の辺1411,1412のそれぞれに沿うように複数配置されている。そして、2つのループ導体182が互いに接続されて、Z方向から見て、撮像素子141の隣り合う2辺1411,1412に沿うようにL字形状となっている。   A plurality of loop conductors 182 are arranged along each of a plurality (two) sides 1411 and 1412 of the image sensor 141 as viewed from the Z direction. The two loop conductors 182 are connected to each other, and are L-shaped along the two adjacent sides 1411 and 1412 of the image sensor 141 as viewed from the Z direction.

2つのループ導体182からなる構造体は、Z方向に互いに間隔をあけて配置された、Z方向から見てL字形状の導体パターン4821,4822を有する。また、2つのループ導体182からなる構造体は、導体パターン4821と導体パターン4822とを電気的に接続する3つのヴィア導体4823,4824,4825を有する。   The structure including the two loop conductors 182 has conductor patterns 4821 and 4822 having L-shapes as viewed from the Z direction, which are spaced apart from each other in the Z direction. The structure including the two loop conductors 182 includes three via conductors 4823, 4824, and 4825 that electrically connect the conductor pattern 4821 and the conductor pattern 4822.

導体パターン4821,4822と、ヴィア導体4823,4824とで、X方向から見て、1つのループL21が形成されている。導体パターン4821,4822と、ヴィア導体4824,4825とで、Y方向から見て、1つのループL22が形成されている。   The conductor patterns 4821 and 4822 and the via conductors 4823 and 4824 form one loop L21 when viewed from the X direction. The conductor patterns 4821 and 4822 and the via conductors 4824 and 4825 form one loop L22 when viewed from the Y direction.

ループL21で構成されるループ導体182は、X方向から見て、辺1411に沿って配置されたループ導体181の一部又は全部、好ましくは全部を囲むように配置されている。ループL22で構成されるループ導体182は、Y方向から見て、辺1412に沿って配置されたループ導体181の一部又は全部、好ましくは全部を囲むように配置されている。なお、各ループ導体182は、各ループ導体181に対して、第1実施形態と同様の配置関係にあるため、説明を省略する。   The loop conductor 182 constituted by the loop L21 is arranged so as to surround a part or all, preferably all, of the loop conductor 181 arranged along the side 1411 when viewed from the X direction. The loop conductor 182 constituted by the loop L22 is arranged so as to surround a part or all, preferably all, of the loop conductor 181 arranged along the side 1412 when viewed from the Y direction. Since each loop conductor 182 has the same arrangement relationship as that of the first embodiment with respect to each loop conductor 181, description thereof is omitted.

第4実施形態によれば、磁界ノイズがX,Y方向から撮像素子141に入射する場合であっても、ループL21,L22に起電力が発生し、誘導電流が流れる。誘導電流は磁界ノイズを打ち消す反磁界を発生させる。よって、各ループ導体181に鎖交する磁束が低減され、撮像素子141の動作が安定し、画像に乱れが生じるのが抑制される。   According to the fourth embodiment, even when magnetic field noise enters the image sensor 141 from the X and Y directions, an electromotive force is generated in the loops L21 and L22, and an induced current flows. The induced current generates a demagnetizing field that cancels the magnetic field noise. Therefore, the magnetic flux interlinking with each loop conductor 181 is reduced, the operation of the image sensor 141 is stabilized, and the occurrence of disturbance in the image is suppressed.

また、絶縁基板151にループ導体182が配置されているので、パッケージ基板450とは別の部材を追加する必要がなく、省スペース化やコストダウンすることができる。   Further, since the loop conductor 182 is disposed on the insulating substrate 151, it is not necessary to add a member different from the package substrate 450, and space saving and cost reduction can be achieved.

なお、ループ導体182を撮像素子141の2辺に配置する場合について説明したが、3辺以上に配置してもよい。   In addition, although the case where the loop conductor 182 is disposed on the two sides of the image sensor 141 has been described, the loop conductor 182 may be disposed on three or more sides.

(実施例4)
第4実施形態の電子部品430に対応する実施例4として、電子部品430における鎖交磁束を検証する磁界解析を行った。解析ツールとしては、電磁界シミュレータであるANSYS社のMaxwell 3Dを使用した。
Example 4
As Example 4 corresponding to the electronic component 430 of the fourth embodiment, magnetic field analysis for verifying the interlinkage magnetic flux in the electronic component 430 was performed. As an analysis tool, Maxwell 3D of ANSYS which is an electromagnetic field simulator was used.

L字形状の導体パターン4821,4822のサイズは、外側の長辺(X方向から見たときに臨む辺)が40[mm]、外側の短辺(Y方向から見たときに臨む辺)が35[mm]、幅4[mm]、厚み0.01[mm]とした。導体パターン4821,4822の材質はタングステンとし、導電率σ=1.82×10[S/m]とした。導体パターン4821と導体パターン4822とは、Z方向に4[mm]間隔をあけて配置した。 The size of the L-shaped conductor patterns 4821 and 4822 is such that the outer long side (side facing when viewed from the X direction) is 40 [mm] and the outer short side (side facing when viewed from the Y direction). 35 [mm], width 4 [mm], and thickness 0.01 [mm]. The material of the conductor patterns 4821 and 4822 was tungsten, and the conductivity σ = 1.82 × 10 7 [S / m]. The conductor pattern 4821 and the conductor pattern 4822 were arranged with an interval of 4 [mm] in the Z direction.

ヴィア導体4823,4824,4825のサイズは、直径0.2[mm]、長さ4[mm]とした。ヴィア導体4823,4824,4825の材質は、導体パターン4821,4822と同一のタングステンとした。ヴィア導体4823,4824は、中心間の距離を38[mm]とし、導体パターン4821,4822の長辺の中心から19[mm]の距離に配置した。ヴィア導体4824,4825は、中心間の距離を33[mm]とし、導体パターン4821,4822の短辺の中心から16.5[mm]の距離に配置した。   The via conductors 4823, 4824, and 4825 were 0.2 [mm] in diameter and 4 [mm] in length. The via conductors 4823, 4824, and 4825 were made of the same tungsten as the conductor patterns 4821 and 4822. The via conductors 4823 and 4824 were disposed at a distance of 19 [mm] from the center of the long sides of the conductor patterns 4821 and 4822 with the distance between the centers being 38 [mm]. The via conductors 4824 and 4825 were arranged at a distance of 16.5 [mm] from the center of the short sides of the conductor patterns 4821 and 4822, with the distance between the centers being 33 [mm].

ここで、磁界ノイズ源のモデルについて説明する。磁界ノイズ源として、実施例1と同様、ヘルムホルツコイル900のモデルとした。実施例4では、ヘルムホルツコイル900のモデルの配置を、X方向に磁界を発生させる配置と、Y方向に磁界を発生させる配置の2パターンでそれぞれシミュレーションを行った。   Here, a model of the magnetic field noise source will be described. A Helmholtz coil 900 model was used as the magnetic field noise source, as in Example 1. In the fourth embodiment, the simulation of the model of the Helmholtz coil 900 was performed with two patterns of an arrangement for generating a magnetic field in the X direction and an arrangement for generating a magnetic field in the Y direction.

X方向に磁界を発生させる配置の場合、評価量および評価ポイントは、実施例1と同一とした。Y方向に磁界を発生させる配置の場合、評価量は、実施例1と同一とし、評価ポイント、即ち図4(b)に示す領域R1は、31[mm]×3.5[mm]とした。即ち、領域R1の面積を1.085×10−4[m]とした。 In the case of an arrangement in which a magnetic field is generated in the X direction, the evaluation amount and the evaluation point are the same as those in Example 1. In the arrangement in which a magnetic field is generated in the Y direction, the evaluation amount is the same as in Example 1, and the evaluation point, that is, the region R1 shown in FIG. 4B is 31 [mm] × 3.5 [mm]. . That is, the area of the region R1 was 1.085 × 10 −4 [m 2 ].

(実施例5)
実施例1では、ループ導体181,182を長辺である辺1411(図2参照)に配置したが、実施例5では、実施例1の構成に加えて、更に短辺である辺1412(図5(a)参照)にも、ループ導体181,182を配置した場合をシミュレーションした。
(Example 5)
In the first embodiment, the loop conductors 181 and 182 are arranged on the long side 1411 (see FIG. 2), but in the fifth embodiment, in addition to the configuration of the first embodiment, the short side 1412 (see FIG. 2). 5 (a)), the case where the loop conductors 181 and 182 are arranged was also simulated.

辺1412側に配置したループ導体182における導体パターン1821,1822のサイズは、35[mm]×4[mm]×0.01[mm]とした。導体パターン1821,1822の材質はタングステンとし、導電率σ=1.82×10[S/m]とした。導体パターン1821と導体パターン1822とは、Z方向に4[mm]間隔をあけて配置した。ヴィア導体1823,1824のサイズは、直径0.2[mm]、長さ4[mm]とした。ヴィア導体1823,1824の材質は、導体パターン1821,1822と同一のタングステンとした。ヴィア導体1823,1824は中心間の距離を33[mm]とし、導体パターン1821,1822の中心から16.5[mm]の距離に配置した。 The size of the conductor patterns 1821 and 1822 in the loop conductor 182 arranged on the side 1412 side was set to 35 [mm] × 4 [mm] × 0.01 [mm]. The material of the conductor patterns 1821 and 1822 was tungsten, and the conductivity σ = 1.82 × 10 7 [S / m]. The conductor pattern 1821 and the conductor pattern 1822 were arranged with an interval of 4 [mm] in the Z direction. The via conductors 1823 and 1824 are 0.2 [mm] in diameter and 4 [mm] in length. The via conductors 1823 and 1824 are made of tungsten, which is the same as the conductor patterns 1821 and 1822. The distance between the centers of the via conductors 1823 and 1824 is 33 [mm], and the via conductors 1823 and 1824 are arranged at a distance of 16.5 [mm] from the centers of the conductor patterns 1821 and 1822.

ここで、磁界ノイズ源のモデルについて説明する。磁界ノイズ源として、実施例1と同様、ヘルムホルツコイル900のモデルとした。実施例5では、ヘルムホルツコイル900のモデルの配置を、X方向に磁界を発生させる配置と、Y方向に磁界を発生させる配置の2パターンでそれぞれシミュレーションを行った。   Here, a model of the magnetic field noise source will be described. A Helmholtz coil 900 model was used as the magnetic field noise source, as in Example 1. In the fifth embodiment, the simulation of the model of the Helmholtz coil 900 was performed with two patterns of an arrangement for generating a magnetic field in the X direction and an arrangement for generating a magnetic field in the Y direction.

図13(a)及び図13(b)は、実施例4及び実施例5の電磁界シミュレーション結果を示すグラフである。図13(a)には、実施例4及び実施例5においてX方向に磁界を発生させた場合、図13(b)には、実施例4及び実施例5においてY方向に磁界を発生させた場合を図示している。   FIGS. 13A and 13B are graphs showing electromagnetic field simulation results of Example 4 and Example 5. FIG. FIG. 13A shows a case where a magnetic field is generated in the X direction in the fourth and fifth embodiments. FIG. 13B shows a case where a magnetic field is generated in the Y direction in the fourth and fifth embodiments. The case is illustrated.

図13(a)に示すように、実施例4における鎖交磁束は、504.6×10−12[Wb]となり、実施例5における鎖交磁束506.1×10−12[Wb]よりも0.3%低減した。 As shown in FIG. 13 (a), the flux linkage in Example 4, 504.6 × 10 -12 [Wb ] , and the flux linkage 506.1 × 10 -12 in Example 5 [Wb] than Reduced by 0.3%.

また、図13(b)に示すように、実施例4における鎖交磁束は426.5×10−12[Wb]となり、実施例5における鎖交磁束427.2×10−12[Wb]よりも0.17%低減した。 As shown in FIG. 13B, the interlinkage magnetic flux in Example 4 is 426.5 × 10 −12 [Wb], and the interlinkage magnetic flux in Example 5 is 427.2 × 10 −12 [Wb]. Was also reduced by 0.17%.

以上の構成により、実施例4では、実施例5のように独立した環状構造とする場合よりも、各ループ導体181における磁界ノイズを低減させることができる。これは、2つのループ導体182をL字形状に電気的に接続したことで、電気抵抗値が減少し、ループL21,L22に発生する誘導電流が増えるためである。誘導電流は各ループ導体181における磁界ノイズを打ち消すより大きな反磁界を発生し、各ループ導体181における鎖交磁束を低減させることができる。   With the above configuration, in the fourth embodiment, magnetic field noise in each loop conductor 181 can be reduced as compared with the case where an independent annular structure is used as in the fifth embodiment. This is because the two loop conductors 182 are electrically connected in an L shape, so that the electric resistance value decreases and the induced current generated in the loops L21 and L22 increases. The induced current generates a larger demagnetizing field than canceling the magnetic field noise in each loop conductor 181, and can reduce the flux linkage in each loop conductor 181.

[第5実施形態]
次に、第5実施形態に係る電子機器の一例である撮像装置の電子部品について説明する。図14(a)は、第5実施形態に係る電子部品530を模式的に示す斜視図である。図14(b)は、第5実施形態に係る電子部品530の平面図である。なお、図14(a)及び図14(b)に示す第5実施形態の電子部品530において、第1実施形態の電子部品130と同様の構成については同一符号を付し、その説明は省略する。
[Fifth Embodiment]
Next, electronic components of an imaging apparatus that is an example of an electronic apparatus according to the fifth embodiment will be described. FIG. 14A is a perspective view schematically showing an electronic component 530 according to the fifth embodiment. FIG. 14B is a plan view of the electronic component 530 according to the fifth embodiment. In addition, in the electronic component 530 of 5th Embodiment shown to Fig.14 (a) and FIG.14 (b), about the structure similar to the electronic component 130 of 1st Embodiment, the same code | symbol is attached | subjected and the description is abbreviate | omitted. .

電子部品530は、プリント回路板であり、半導体パッケージ540及びプリント配線板160を有している。半導体パッケージ540は、プリント配線板160に実装されている。具体的には、半導体パッケージ540は、はんだ等の導電性の接続材で機械的及び電気的にプリント配線板160に接続され、プリント配線板160に支持されている。なお、プリント配線板160には、半導体パッケージ540と電気的に接続された不図示の回路部品が実装されている。   The electronic component 530 is a printed circuit board, and includes a semiconductor package 540 and a printed wiring board 160. The semiconductor package 540 is mounted on the printed wiring board 160. Specifically, the semiconductor package 540 is mechanically and electrically connected to the printed wiring board 160 with a conductive connecting material such as solder and supported by the printed wiring board 160. Note that circuit components (not shown) that are electrically connected to the semiconductor package 540 are mounted on the printed wiring board 160.

半導体パッケージ540の構造は、第1実施形態と同様、LCCである。半導体パッケージ540は、パッケージ基板550及び撮像素子141を有している。パッケージ基板550は、絶縁基板151と、絶縁基板151に設けられた、導体パターンやヴィア導体からなる導体とで構成された多層基板である。   The structure of the semiconductor package 540 is an LCC as in the first embodiment. The semiconductor package 540 includes a package substrate 550 and an image sensor 141. The package substrate 550 is a multilayer substrate composed of an insulating substrate 151 and a conductor formed on the insulating substrate 151 and made of a conductor pattern or a via conductor.

電子部品530は、第1実施形態と同様の構成の第1ループ導体であるループ導体181と、第1実施形態と同様の構成の第2ループ導体であるループ導体182とを有している。   The electronic component 530 includes a loop conductor 181 that is a first loop conductor having a configuration similar to that of the first embodiment, and a loop conductor 182 that is a second loop conductor having a configuration similar to that of the first embodiment.

ループ導体181は、Z方向から見て、撮像素子141の複数(4つ)の辺1411,1412,1413,1414のそれぞれに沿うように複数配置されている。なお、図14(a)では、撮像素子141の辺1411に沿って配置されたループ導体181のみ図示し、辺1412、辺1413、辺1414に沿って配置されたループ導体181については図示を省略している。   A plurality of loop conductors 181 are arranged along each of a plurality of (four) sides 1411, 1412, 1413, and 1414 of the image sensor 141 when viewed from the Z direction. In FIG. 14A, only the loop conductor 181 disposed along the side 1411 of the image sensor 141 is illustrated, and the loop conductor 181 disposed along the side 1412, the side 1413, and the side 1414 is not illustrated. doing.

ループ導体182は、Z方向から見て、撮像素子141の複数(4つ)の辺1411,1412,1413,1414のそれぞれに沿うように複数配置されている。そして、4つのループ導体182が互いに接続されて、Z方向から見て、撮像素子141の隣り合う4辺1411,1412,1413,1414に沿うように四角のリング形状となっている。   A plurality of loop conductors 182 are arranged along each of a plurality (four) sides 1411, 1412, 1413, and 1414 of the image sensor 141 as viewed from the Z direction. The four loop conductors 182 are connected to each other, and have a square ring shape along the four adjacent sides 1411, 1412, 1413, and 1414 of the image sensor 141 as viewed from the Z direction.

4つのループ導体182からなる構造体は、Z方向に互いに間隔をあけて配置された、Z方向から見て四角のリング形状の導体パターン5821,5822を有する。また、4つのループ導体182からなる構造体は、導体パターン5821と導体パターン5822とを電気的に接続する4つのヴィア導体5823,5824,5825,5826を有する。以上の4つのループ導体182からなる構造体により、互いに電気的に接続された4つのループL21,L22,L23,L24が形成される。なお、各ループ導体182は、各ループ導体181に対して、第1実施形態と同様の配置関係にあるため、説明を省略する。   The structure formed by the four loop conductors 182 has rectangular ring-shaped conductor patterns 5821 and 5822 as viewed from the Z direction, which are arranged at intervals in the Z direction. The structure including the four loop conductors 182 includes four via conductors 5823, 5824, 5825, and 5826 that electrically connect the conductor pattern 5821 and the conductor pattern 5822. Four loops L21, L22, L23, and L24 that are electrically connected to each other are formed by the structure including the four loop conductors 182 described above. Since each loop conductor 182 has the same arrangement relationship as that of the first embodiment with respect to each loop conductor 181, description thereof is omitted.

更に、第5実施形態では、Z方向から見て、4つのループ導体182からなる構造体により、ループL25が形成されている。第5実施形態によれば、4つのループL21,L22,L23,L24により、X,Y方向のあらゆる方向からの磁界に対しても、磁界を打ち消す反磁界が発生し、ループ導体181における磁界ノイズを効果的に低減できる。更に、ループL25により、Z方向からの磁界に対しても、磁界を打ち消す反磁界が発生し、撮像素子141に入射する磁界ノイズを効果的に低減できる。よって、撮像素子141の動作が安定し、画像の乱れを効果的に抑制することができる。   Further, in the fifth embodiment, the loop L25 is formed by a structure including four loop conductors 182 as viewed from the Z direction. According to the fifth embodiment, the four loops L21, L22, L23, and L24 generate a demagnetizing field that cancels the magnetic field even with respect to the magnetic field from all directions in the X and Y directions, and magnetic field noise in the loop conductor 181. Can be effectively reduced. Further, the loop L25 generates a demagnetizing field that cancels the magnetic field even with respect to the magnetic field from the Z direction, and can effectively reduce magnetic field noise incident on the image sensor 141. Therefore, the operation of the image sensor 141 is stabilized, and image disturbance can be effectively suppressed.

また、絶縁基板151にループ導体182が配置されているので、パッケージ基板550とは別の部材を追加する必要がなく、省スペース化やコストダウンすることができる。   Further, since the loop conductor 182 is disposed on the insulating substrate 151, it is not necessary to add a member different from the package substrate 550, and space saving and cost reduction can be achieved.

(実施例6)
第5実施形態の電子部品530に対応する実施例6として、電子部品530における鎖交磁束を検証する磁界解析を行った。解析ツールとしては、電磁界シミュレータであるANSYS社のMaxwell 3Dを使用した。
(Example 6)
As Example 6 corresponding to the electronic component 530 of the fifth embodiment, magnetic field analysis for verifying the interlinkage magnetic flux in the electronic component 530 was performed. As an analysis tool, Maxwell 3D of ANSYS which is an electromagnetic field simulator was used.

四角のリング形状の導体パターン5821,5822のサイズは、外側の長辺を40[mm]、外側の短辺を35[mm]、幅を4[mm]とし、厚みを0.01[mm]とした。導体パターン5821,5822の材質はタングステンとし、導電率σ=1.82×10[S/m]とした。導体パターン5821と導体パターン5822とは、Z方向に4[mm]間隔をあけて配置した。 The square ring-shaped conductor patterns 5821 and 5822 have a size of 40 [mm] on the outer long side, 35 [mm] on the outer short side, 4 [mm] on the width, and 0.01 [mm] on the thickness. It was. The material of the conductor patterns 5821 and 5822 was tungsten, and the conductivity σ = 1.82 × 10 7 [S / m]. The conductor pattern 5821 and the conductor pattern 5822 were arranged with an interval of 4 [mm] in the Z direction.

ヴィア導体5823,5824,5825,5826のサイズは、直径0.2[mm]、長さ4[mm]とした。ヴィア導体5823,5824,5825,5826の材質は、導体パターン5821,5822と同一のタングステンとした。ヴィア導体5823とヴィア導体5824との中心間の距離、及びヴィア導体5825とヴィア導体5826との中心間の距離を38[mm]とし、導体パターン5821,5822の長辺の中心から19[mm]の距離に配置した。ヴィア導体5824とヴィア導体5825との中心間の距離、及びヴィア導体5826とヴィア導体5823との中心間の距離を33[mm]とし、導体パターン5821,5822の短辺の中心から16.5[mm]の距離に配置した。   The via conductors 5823, 5824, 5825, and 5826 were 0.2 [mm] in diameter and 4 [mm] in length. The via conductors 5823, 5824, 5825, and 5826 are made of tungsten, which is the same as the conductor patterns 5821 and 5822. The distance between the center of the via conductor 5823 and the via conductor 5824 and the distance between the center of the via conductor 5825 and the via conductor 5826 are 38 [mm], and 19 [mm] from the center of the long side of the conductor patterns 5821 and 5822. Placed at a distance of. The distance between the centers of the via conductor 5824 and the via conductor 5825 and the distance between the centers of the via conductor 5826 and the via conductor 5823 is 33 [mm], and 16.5 [16.5] from the center of the short side of the conductor patterns 5821 and 5822. mm].

ここで、磁界ノイズ源のモデルについて説明する。磁界ノイズ源として、実施例1と同様、ヘルムホルツコイル900のモデルとした。実施例6では、ヘルムホルツコイル900のモデルの配置を、Z方向に磁界を発生させる配置でシミュレーションを行った。   Here, a model of the magnetic field noise source will be described. A Helmholtz coil 900 model was used as the magnetic field noise source, as in Example 1. In Example 6, the simulation of the arrangement of the model of the Helmholtz coil 900 was performed with an arrangement that generates a magnetic field in the Z direction.

評価量は、実施例1と同一とした。評価ポイントは、撮像素子141が被害を受ける回路とし、撮像素子141の上方の36[mm]×32[mm]の領域として、面積11.52×10−4[m]とした。 The evaluation amount was the same as in Example 1. The evaluation point was a circuit in which the image sensor 141 was damaged, and the area of 36 [mm] × 32 [mm] above the image sensor 141 was 11.52 × 10 −4 [m 2 ].

(実施例7)
実施例7として、4つのループ導体182を互いに非接続とした場合(図5(b)参照)についてシミュレーションした。図5(b)に示すように、実施例5(図5(a))の残りの2辺(長辺、短辺)1413,1414にも、更に実施例5と同一サイズのループ導体182を設けた。
(Example 7)
As Example 7, a simulation was performed when the four loop conductors 182 were not connected to each other (see FIG. 5B). As shown in FIG. 5B, the remaining two sides (long side, short side) 1413 and 1414 of Example 5 (FIG. 5A) are further provided with loop conductors 182 of the same size as Example 5. Provided.

図15は、実施例6及び実施例7の電磁界シミュレーション結果を示すグラフである。実施例6における鎖交磁束は860×10−12[Wb]となり、実施例7における鎖交磁束680×10−12[Wb]よりも20.9%低減した。 FIG. 15 is a graph showing electromagnetic field simulation results of Example 6 and Example 7. The interlinkage magnetic flux in Example 6 was 860 × 10 −12 [Wb], which was 20.9% lower than the interlinkage magnetic flux 680 × 10 −12 [Wb] in Example 7.

[第6実施形態]
次に、第6実施形態に係る電子機器の一例である撮像装置の電子部品について説明する。図16(a)は、第6実施形態に係る電子部品630の平面図である。図16(b)は、図16(a)のXVIB−XVIB線に沿う電子部品630の断面図である。なお、図16(a)及び図16(b)に示す第6実施形態の電子部品630において、第1実施形態の電子部品130と同様の構成については同一符号を付し、その説明は省略する。
[Sixth Embodiment]
Next, electronic components of an imaging apparatus that is an example of an electronic apparatus according to the sixth embodiment will be described. FIG. 16A is a plan view of an electronic component 630 according to the sixth embodiment. FIG. 16B is a cross-sectional view of the electronic component 630 along the line XVIB-XVIB in FIG. In addition, in the electronic component 630 of 6th Embodiment shown to Fig.16 (a) and FIG.16 (b), about the structure similar to the electronic component 130 of 1st Embodiment, the same code | symbol is attached | subjected and the description is abbreviate | omitted. .

第1〜第5実施形態では、撮像素子141がパッケージ基板に搭載される場合を例に説明したが、これに限定するものではない。以下、撮像素子141がプリント配線板660に直接搭載させる場合について説明する。   In the first to fifth embodiments, the case where the image sensor 141 is mounted on the package substrate has been described as an example, but the present invention is not limited to this. Hereinafter, a case where the image sensor 141 is directly mounted on the printed wiring board 660 will be described.

電子部品630は、撮像素子141と、撮像素子141が固定(実装)されるプリント配線板660と、を有する。また、電子部品630は、プリント配線板660に配置された、撮像素子141を囲う枠体671と、枠体671に固定された透明板である蓋体672と、を有する。   The electronic component 630 includes an image sensor 141 and a printed wiring board 660 on which the image sensor 141 is fixed (mounted). In addition, the electronic component 630 includes a frame body 671 that surrounds the image sensor 141 and a lid body 672 that is a transparent plate fixed to the frame body 671 and is disposed on the printed wiring board 660.

プリント配線板660は、絶縁基板661と、絶縁基板661に配置された導体パターン及びヴィア導体からなる導体と、で構成された多層基板である。撮像素子141は、例えば、ボンディングワイヤを介して、プリント配線板660の導体パッドに電気的に接続されている。   The printed wiring board 660 is a multilayer board composed of an insulating board 661 and a conductor composed of a conductor pattern and a via conductor disposed on the insulating board 661. The image sensor 141 is electrically connected to a conductor pad of the printed wiring board 660 via, for example, a bonding wire.

第6実施形態では、電子部品630は、電源ラインの一部であって第1ループ導体であるループ導体681を有する。ループ導体681は、撮像素子141と絶縁基板661とに跨って配置されている。第6実施形態では、絶縁基板661が絶縁基板部である。   In the sixth embodiment, the electronic component 630 includes a loop conductor 681 that is a part of the power supply line and is the first loop conductor. The loop conductor 681 is disposed across the image sensor 141 and the insulating substrate 661. In the sixth embodiment, the insulating substrate 661 is an insulating substrate portion.

更に、第6実施形態では、電子部品630は、絶縁基板661に設けられた、第2ループ導体であるループ導体682を有する。ループ導体682は、X方向から見て、ループ導体681の一部又は全部、第6実施形態では一部を囲む位置に配置されている。これにより、ループ導体681における磁界ノイズを低減することができる。   Furthermore, in the sixth embodiment, the electronic component 630 includes a loop conductor 682 that is a second loop conductor provided on the insulating substrate 661. The loop conductor 682 is disposed at a position surrounding part or all of the loop conductor 681 in the sixth embodiment, in the sixth embodiment. Thereby, magnetic field noise in the loop conductor 681 can be reduced.

また、ループ導体682は、Z方向から見て、撮像素子141の外側に配置されている。ループ導体682は、Z方向に間隔をあけて配置された2つの導体パターン6821,6822と、Y方向に間隔をあけて配置され、導体パターン6821,6822を電気的に接続する2つのヴィア導体6823,6824とを有する。このように、ループ導体682は、絶縁基板651に設けられた導体、即ち導体パターン6821,6822及びヴィア導体6823,6824でループL2を形成している。   Further, the loop conductor 682 is disposed outside the image sensor 141 as viewed from the Z direction. The loop conductor 682 is provided with two conductor patterns 6821 and 6822 spaced apart in the Z direction, and two via conductors 6823 electrically disposed between the conductor patterns 6821 and 6822 spaced apart in the Y direction. , 6824. Thus, the loop conductor 682 forms a loop L2 with the conductors provided on the insulating substrate 651, that is, the conductor patterns 6821 and 6822 and the via conductors 6823 and 6824.

また、ループ導体682は、ループ導体681と非接続となるように配置されており、ループ導体682に発生した誘導電流がループ導体681に流れ込まないようになっている。なお、ループ導体682は、プリント配線板660における他の導体、例えば電源ラインや信号ライン、グラウンドラインと非接続であるのが好ましいが、グラウンドラインに電気的に接続されていてもよい。   Further, the loop conductor 682 is disposed so as not to be connected to the loop conductor 681, so that the induced current generated in the loop conductor 682 does not flow into the loop conductor 681. The loop conductor 682 is preferably not connected to other conductors in the printed wiring board 660 such as a power supply line, a signal line, and a ground line, but may be electrically connected to the ground line.

ループ導体681とループ導体682とは、離間距離が短いほどよく、第6実施形態では、ループ導体681の一部が、導体パターン6821,6822の間に位置している。即ち、Z方向から見て、ループ導体681の一部が、導体パターン6821,6822と重なっている。   The short distance between the loop conductor 681 and the loop conductor 682 is better. In the sixth embodiment, a part of the loop conductor 681 is located between the conductor patterns 6821 and 6822. That is, as viewed from the Z direction, a part of the loop conductor 681 overlaps the conductor patterns 6821 and 6822.

また、絶縁基板651にループ導体682が配置されているので、プリント配線板660とは別の部材を追加する必要がなく、省スペース化やコストダウンすることができる。   Further, since the loop conductor 682 is disposed on the insulating substrate 651, it is not necessary to add a member different from the printed wiring board 660, and space saving and cost reduction can be achieved.

なお、ループ導体681及びループ導体682がそれぞれ1つの場合について説明したが、例えば図5(a)や図5(b)のように、複数の場合であってもよい。この場合、第4又は第5実施形態のように、複数のループ導体682を互いに接続してもよい。   In addition, although the case where there is one loop conductor 681 and one loop conductor 682 has been described, there may be a plurality of cases as shown in FIGS. 5A and 5B, for example. In this case, a plurality of loop conductors 682 may be connected to each other as in the fourth or fifth embodiment.

(実施例8)
第6実施形態の電子部品630に対応する実施例8として、電子部品630における鎖交磁束を検証する磁界解析を行った。解析ツールとしては、電磁界シミュレータであるANSYS社のMaxwell 3Dを使用した。
(Example 8)
As Example 8 corresponding to the electronic component 630 of the sixth embodiment, a magnetic field analysis for verifying the interlinkage magnetic flux in the electronic component 630 was performed. As an analysis tool, Maxwell 3D of ANSYS which is an electromagnetic field simulator was used.

導体パターン6821,6822のサイズは、40[mm]×4[mm]×0.02[mm]とした。導体パターン6821,6822の材質は銅とし、導電率σ=5.8×10[S/m]とした。導体パターン6821と導体パターン6822とは、Z方向に0.6[mm]間隔をあけて配置した。 The size of the conductor patterns 6821 and 6822 was 40 [mm] × 4 [mm] × 0.02 [mm]. The material of the conductor patterns 6821 and 6822 was copper, and the conductivity σ = 5.8 × 10 7 [S / m]. The conductor pattern 6821 and the conductor pattern 6822 were arranged with an interval of 0.6 [mm] in the Z direction.

ヴィア導体6823,6824のサイズは、直径0.2[mm]、長さ0.6[mm]とした。ヴィア導体6823,6824の材質は、導体パターン6821,6822と同一の銅とした。ヴィア導体6823,6824の中心間の距離を38[mm]とし、導体パターン6821,6822の中心から19[mm]の距離に配置した。   The via conductors 6823 and 6824 were 0.2 [mm] in diameter and 0.6 [mm] in length. The via conductors 6823 and 6824 were made of the same copper as the conductor patterns 6821 and 6822. The distance between the centers of the via conductors 6823 and 6824 was 38 [mm], and the via conductors 6823 and 6824 were arranged at a distance of 19 [mm] from the centers of the conductor patterns 6821 and 6822.

磁界ノイズ源のモデルについては実施例1と同一条件であるため省略する。評価量としては、ループ導体681の内側の領域を鎖交する磁束とした。ループ導体681の内側の領域を36.5[mm]×0.4[mm]として、磁束を、上述した式(1)から算出した。ここで、式(1)中、Sはループ導体681の内側の領域の面積であり、0.146×10−4[m]である。 The model for the magnetic field noise source is the same as that in the first embodiment, and is omitted. As an evaluation amount, a magnetic flux interlinking the inner region of the loop conductor 681 was used. The area inside the loop conductor 681 was set to 36.5 [mm] × 0.4 [mm], and the magnetic flux was calculated from the above equation (1). Here, in Formula (1), S is the area of the area | region inside the loop conductor 681, and is 0.146 * 10 < -4 > [m < 2 >].

(比較例2)
比較例2として、導体パターン6821,6822のみを配置した電子部品をモデル化した。導体パターン6821,6822の条件は実施例8と同一であるため省略する。
(Comparative Example 2)
As Comparative Example 2, an electronic component in which only the conductor patterns 6821 and 6822 are arranged is modeled. Since the conditions of the conductor patterns 6821 and 6822 are the same as those in the eighth embodiment, the description thereof is omitted.

図17は、実施例8及び比較例2の電磁界シミュレーション結果を示すグラフである。実施例8における鎖交磁束は57.1×10−12[Wb]となり、比較例2の鎖交磁束58.7×10−12[Wb]よりも2.7%低減した。 FIG. 17 is a graph showing electromagnetic field simulation results of Example 8 and Comparative Example 2. The interlinkage magnetic flux in Example 8 was 57.1 × 10 −12 [Wb], which was 2.7% lower than the interlinkage magnetic flux 58.7 × 10 −12 [Wb] in Comparative Example 2.

なお、本発明は、以上説明した実施形態に限定されるものではなく、本発明の技術的思想内で多くの変形が可能である。また、実施形態に記載された効果は、本発明から生じる最も好適な効果を列挙したに過ぎず、本発明による効果は、実施形態に記載されたものに限定されない。   The present invention is not limited to the embodiment described above, and many modifications are possible within the technical idea of the present invention. In addition, the effects described in the embodiments are merely a list of the most preferable effects resulting from the present invention, and the effects of the present invention are not limited to those described in the embodiments.

上記第1〜第6実施形態では、半導体素子が撮像素子である場合を例に説明したが、これに限定するものではなく、種々の半導体素子について本発明は適用可能である。また、上記第1〜第6実施形態では、電子機器が撮像装置である場合について説明したが、これに限定するものではなく、種々の電子機器について本発明は適用可能である。   In the first to sixth embodiments, the case where the semiconductor element is an imaging element has been described as an example. However, the present invention is not limited to this, and the present invention can be applied to various semiconductor elements. Moreover, although the said 1st-6th embodiment demonstrated the case where an electronic device was an imaging device, it is not limited to this, This invention is applicable about various electronic devices.

また、上記第1〜第6実施形態では、半導体パッケージの構造が、LCCの場合について説明をしたが、これに限定するものではなく、例えばLGA(Land Grid Array)の場合であってもよい。   In the first to sixth embodiments, the case where the structure of the semiconductor package is LCC has been described. However, the present invention is not limited to this, and may be, for example, an LGA (Land Grid Array).

また、上記第1〜第6実施形態では、第1ループ導体が電源ラインで形成される場合について説明したが、グラウンドラインで形成される場合であってもよい。この場合、第2ループ導体は、電源ライン、グラウンドライン及び信号ラインと非接続であるのが好ましい。   In the first to sixth embodiments, the case where the first loop conductor is formed by the power supply line has been described. However, the first loop conductor may be formed by a ground line. In this case, the second loop conductor is preferably not connected to the power supply line, the ground line, and the signal line.

また、上記第1、第4及び第5実施形態では、ループ導体182が絶縁基板151に配置される場合について説明したが、これに限定するものではない。例えば、ループ導体182が絶縁基板151と絶縁基板161とに跨って配置される場合であってもよし、絶縁基板161にのみ配置される場合であってもよい。   Moreover, although the said 1st, 4th and 5th embodiment demonstrated the case where the loop conductor 182 was arrange | positioned at the insulated substrate 151, it is not limited to this. For example, the loop conductor 182 may be disposed across the insulating substrate 151 and the insulating substrate 161, or may be disposed only on the insulating substrate 161.

また、上記第1、第4及び第5実施形態では、電子部品が、半導体パッケージ及びプリント配線板を有する場合について説明したが、半導体パッケージのみで構成されていてもよい。   In the first, fourth, and fifth embodiments, the case where the electronic component includes the semiconductor package and the printed wiring board has been described. However, the electronic component may include only the semiconductor package.

また、上記第1〜第6実施形態では、パッケージ基板とプリント配線板との積層構造について説明したが、これに限定するものではなく、複数のパッケージ基板の積層構造、即ち積層型半導体パッケージについても本発明は適用可能である。   In the first to sixth embodiments, the laminated structure of the package substrate and the printed wiring board has been described. However, the present invention is not limited to this. The present invention is applicable.

また、第1ループ導体、第2ループ導体、第3ループ導体の構成についても、上記第1〜第6実施形態に例示したものに限定するものではなく、種々の変形が可能である。   Further, the configurations of the first loop conductor, the second loop conductor, and the third loop conductor are not limited to those illustrated in the first to sixth embodiments, and various modifications can be made.

100…撮像装置(電子機器)、130…電子部品、141…撮像素子(半導体素子)、142…受光面(主面)、151…絶縁基板(第1絶縁基板)、161…絶縁基板(第2絶縁基板)、171…絶縁基板部、181…ループ導体(第1ループ導体)、182…ループ導体(第2ループ導体) DESCRIPTION OF SYMBOLS 100 ... Imaging device (electronic device), 130 ... Electronic component, 141 ... Imaging element (semiconductor element), 142 ... Light-receiving surface (main surface), 151 ... Insulating substrate (first insulating substrate), 161 ... Insulating substrate (second Insulating substrate), 171 ... Insulating substrate part, 181 ... Loop conductor (first loop conductor), 182 ... Loop conductor (second loop conductor)

Claims (15)

半導体素子と、
前記半導体素子を支持する絶縁基板部と、
前記半導体素子と前記絶縁基板部とに跨って配置された第1ループ導体と、
前記絶縁基板部に設けられ、前記半導体素子の主面と平行な方向から見て、前記第1ループ導体の一部又は全部を囲む位置に配置された第2ループ導体と、を備える、
ことを特徴とする電子部品。
A semiconductor element;
An insulating substrate for supporting the semiconductor element;
A first loop conductor disposed across the semiconductor element and the insulating substrate portion;
A second loop conductor provided on the insulating substrate portion and disposed at a position surrounding a part or all of the first loop conductor when viewed from a direction parallel to the main surface of the semiconductor element.
An electronic component characterized by that.
前記第2ループ導体は、前記半導体素子の主面と垂直な方向から見て、前記半導体素子の外側に配置されている、
ことを特徴とする請求項1に記載の電子部品。
The second loop conductor is disposed outside the semiconductor element when viewed from a direction perpendicular to the main surface of the semiconductor element.
The electronic component according to claim 1.
前記絶縁基板部は、前記半導体素子が実装される第1絶縁基板を有し、
前記第2ループ導体は、前記第1絶縁基板に設けられた導体でループを形成している、
ことを特徴とする請求項1又は2に記載の電子部品。
The insulating substrate unit has a first insulating substrate on which the semiconductor element is mounted,
The second loop conductor forms a loop with a conductor provided on the first insulating substrate,
The electronic component according to claim 1, wherein the electronic component is an electronic component.
前記絶縁基板部は、前記第1絶縁基板を支持する第2絶縁基板を有し、
前記第2絶縁基板に設けられ、前記半導体素子の主面と平行な方向から見て、前記第2ループ導体の隣に配置された第3ループ導体を有する、
ことを特徴とする請求項3に記載の電子部品。
The insulating substrate unit includes a second insulating substrate that supports the first insulating substrate;
A third loop conductor provided on the second insulating substrate and disposed adjacent to the second loop conductor as viewed from a direction parallel to the main surface of the semiconductor element;
The electronic component according to claim 3.
前記第3ループ導体は、前記第2ループ導体に電気的に接続されている、
ことを特徴とする請求項4に記載の電子部品。
The third loop conductor is electrically connected to the second loop conductor;
The electronic component according to claim 4.
前記絶縁基板部は、
前記半導体素子が実装される第1絶縁基板と、
前記第1絶縁基板を支持する第2絶縁基板と、を有し、
前記第2ループ導体は、前記第1絶縁基板と前記第2絶縁基板とに跨って配置されている、
ことを特徴とする請求項1又は2に記載の電子部品。
The insulating substrate part is
A first insulating substrate on which the semiconductor element is mounted;
A second insulating substrate that supports the first insulating substrate;
The second loop conductor is disposed across the first insulating substrate and the second insulating substrate;
The electronic component according to claim 1 or 2, characterized in that
前記第2ループ導体は、前記半導体素子の主面と垂直な方向から見て、前記半導体素子の辺に沿うように配置されている、
ことを特徴とする請求項1乃至6のいずれか1項に記載の電子部品。
The second loop conductor is disposed along the side of the semiconductor element when viewed from a direction perpendicular to the main surface of the semiconductor element.
The electronic component according to claim 1, wherein the electronic component is an electronic component.
前記第2ループ導体は、前記半導体素子の主面と垂直な方向から見て、前記半導体素子の複数の辺のそれぞれに沿うように複数配置されている、
ことを特徴とする請求項1乃至7のいずれか1項に記載の電子部品。
A plurality of the second loop conductors are arranged along each of the plurality of sides of the semiconductor element when viewed from a direction perpendicular to the main surface of the semiconductor element.
The electronic component according to claim 1, wherein the electronic component is an electronic component.
複数の前記第2ループ導体が互いに接続されている、
ことを特徴とする請求項8に記載の電子部品。
A plurality of the second loop conductors are connected to each other;
The electronic component according to claim 8.
前記第1ループ導体は、電源ラインで形成されるループ導体、又はグラウンドラインで形成されるループ導体ある、
ことを特徴とする請求項1乃至9のいずれか1項に記載の電子部品。
The first loop conductor is a loop conductor formed of a power line or a loop conductor formed of a ground line.
The electronic component according to claim 1, wherein the electronic component is an electronic component.
前記第1ループ導体と前記第2ループ導体とは、非接続である、
ことを特徴とする請求項1乃至10のいずれか1項に記載の電子部品。
The first loop conductor and the second loop conductor are disconnected.
The electronic component according to claim 1, wherein the electronic component is an electronic component.
前記半導体素子は、撮像素子である、
ことを特徴とする請求項1乃至11のいずれか1項に記載の電子部品。
The semiconductor element is an imaging element.
The electronic component according to claim 1, wherein the electronic component is an electronic component.
磁界発生源と、
前記磁界発生源と間隔をあけて配置された半導体素子と、
前記半導体素子を支持する絶縁基板部と、
前記半導体素子と前記絶縁基板部とに跨って配置された第1ループ導体と、
前記絶縁基板部に設けられ、前記半導体素子の主面と平行な方向から見て、前記第1ループ導体の一部又は全部を囲む位置に配置された第2ループ導体と、を備える、
ことを特徴とする電子機器。
A magnetic field source;
A semiconductor element disposed at a distance from the magnetic field generation source;
An insulating substrate for supporting the semiconductor element;
A first loop conductor disposed across the semiconductor element and the insulating substrate portion;
A second loop conductor provided on the insulating substrate portion and disposed at a position surrounding a part or all of the first loop conductor when viewed from a direction parallel to the main surface of the semiconductor element.
An electronic device characterized by that.
前記半導体素子は、撮像素子である、
ことを特徴とする請求項13に記載の電子機器。
The semiconductor element is an imaging element.
The electronic device according to claim 13.
前記磁界発生源は、モータである、
ことを特徴とする請求項13又は14に記載の電子機器。
The magnetic field generation source is a motor.
The electronic device according to claim 13 or 14, characterized in that:
JP2017150900A 2017-08-03 2017-08-03 Electronic component and electronic device Pending JP2019029618A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017150900A JP2019029618A (en) 2017-08-03 2017-08-03 Electronic component and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017150900A JP2019029618A (en) 2017-08-03 2017-08-03 Electronic component and electronic device

Publications (1)

Publication Number Publication Date
JP2019029618A true JP2019029618A (en) 2019-02-21

Family

ID=65478961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017150900A Pending JP2019029618A (en) 2017-08-03 2017-08-03 Electronic component and electronic device

Country Status (1)

Country Link
JP (1) JP2019029618A (en)

Similar Documents

Publication Publication Date Title
US9253386B2 (en) Camera module
US20120081110A1 (en) Current sensor
RU2575944C2 (en) Electronic component and electronic device
JP5277105B2 (en) The camera module
JP5995624B2 (en) Imaging device and interchangeable lens
CN109683427B (en) Optical drive mechanism
US9818780B2 (en) Camera module
JP6197632B2 (en) Imaging device
US11237351B2 (en) Lens drive device
JP2011145273A (en) Current sensor
KR20150054494A (en) Camera module
US20060208347A1 (en) Semiconductor device package
US9906696B2 (en) Imaging device and interchangeable lens arranged to have a reduced amount of magnetic field reaching an image pickup element
JP2022519060A (en) Current transducer with magnetic field detector module
US11013105B2 (en) Image pickup unit and image pickup apparatus
JP2005086100A (en) Solid state imaging apparatus
JP6642219B2 (en) Camera module and electronic equipment
JP2019029618A (en) Electronic component and electronic device
JP2008098251A (en) Wiring substrate
JP2021005896A (en) Imaging unit and imaging apparatus
JP2017173118A (en) Magnetic sensor
JP2007294620A (en) Semiconductor device
US11758252B2 (en) Image pickup module, image pickup apparatus, and electronic device
JP2004079946A (en) Photoelectric conversion circuit
TWM585466U (en) Integrated electronic circuit

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200206

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200207