JP2020047263A - 波形ジェネレーター、入力装置、及び、方法 - Google Patents

Abstract

【課題】入力装置のための波形ジェネレーター回路、波形ジェネレーターを含むプロセッシングシステム及び波形を生成する方法を提供する。【解決手段】統合されたタッチディスプレイドライバー（ＴＤＤＩ）を持つ新たな波形ジェネレーター３００は、アキュミュレーター回路３０４と、トランケーション回路３０７と、飽和回路３１０と、を含む。アキュミュレーター回路３０４は、位相増分値をクロック信号に基づいて累積し、累積された位相増分値を出力する。トランケーション回路３０７は、累積された位相増分値の１又は複数のビットを切り落としてトランケーションされた値を出力する。飽和回路３１０は、トランケーションされた値を飽和限界と比較し、アクセスされた値に対応する信号を出力する。【選択図】図３

Description

ここで開示される実施形態は一般には電子機器に関し、より具体的には、入力装置のための波形ジェネレーター回路に関する。

近接センサー装置を含む入力装置は様々な電子システムで使用される場合がある。近接センサー装置は表面で区切られたセンシング領域を含む場合がある。近接センサー装置はセンシング領域の中で１又は複数の入力物体の存在、及び／又は、位置、力、運動を決定する。近接センサー装置は電子システムのインターフェースを提供するために用いられる場合がある。近接センサー装置は、例えばノートブックやデスクトップのコンピューターに内蔵された又はその周辺機器のタッチパッドのように、より大規模なコンピュータシステムの入力装置として用いられる場合がある。近接センサー装置は、携帯電話や車両（例えば自動車）に組み込まれたタッチスクリーンといったように、より小さいコンピュータシステムでもしばしば用いられる場合もある。

ここに開示される実施形態は、一般的には電子機器に関し、より具体的には入力装置のための波形ジェネレーターに関する。１又は複数の実施形態では、波形ジェネレーターはアキュミュレーター回路と、トランケーション回路と、飽和回路と、を備える。アキュミュレーター回路は、クロック信号に基づいて、位相増分値を累積するように構成されている。トランケーション回路は、累積された位相増分値から１又は複数のビットを切り落としてトランケーションされた値を生成するように構成される。飽和回路は、トランケーションされた値を飽和限界と比較し、トランケーションされた値が飽和限界を下回ったときに、トランケーションされた値に対応するランダムアクセスメモリ（ＲＡＭ）のアドレスからデータサンプルにアクセスし、又は、トランケーションされた値が飽和限界を上回ったときに、飽和限界に対応するＲＡＭのアドレスからデータサンプルにアクセスし、アクセスしたデータサンプルに対応する信号を出力する、ように構成される。

一実施形態では、入力装置はセンシング装置と波形ジェネレーターとを備える。センシング装置は複数のセンサー電極と、センシングドライバーと、を備える。センシングドライバーは複数のセンサー電極と通信可能に接続され、センシング信号を複数のセンサー電極に印加して複数のセンサー電極からセンサーデータを取得するように構成されている。波形ジェネレーターは、クロックサイクルごとに小数を用いてランダムアクセスメモリ（ＲＡＭ）のアドレスをインクリメントするためのアドレスビットを生成してセンシング信号の波形のサンプルにアクセスするように構成された回路と、波形の半周期の中に含まれるクロックサイクルの数を変更することでセンシング信号の周波数を変更するように構成された回路と、位相相増分値と飽和限界値の少なくとも一つを調節することで波形の形状を制御するように構成された回路と、を備える。

一実施形態では、波形を生成する方法は、波形の半周期内のクロックサイクルの数を設定することで、波形の周期を生成するステップと、ランダムアクセスメモリ（ＲＡＭ）にアクセスすることと、波形の形状を生成することと、を備える。ＲＡＭにアクセスすることは、位相増分値を用いてＲＡＭのアドレス値をインクリメントし、位相増分値をクロックサイクルに基づいて累積し、累積された位相増分値をトランケーションして小数を用いてＲＡＭのアドレス値をインクリメントする、ことを含む。波形の形状を生成することは、トランケーションされた値を飽和限界と比較し、トランケーションされた値が飽和限界を下回ったときに、ＲＡＭのトランケーションされた値に対応するアドレスからデータサンプルにアクセスし、又は、トランケーションされた値が飽和限界を上回ったときに、ＲＡＭの飽和限界に対応するアドレスからデータサンプルにアクセスし、アクセスされたデータサンプルに対応する信号を出力する、ことを含む。

１又は複数の実施形態では、波形ジェネレーターを含むプロセッシングシステムと波形を生成する方法とが提供される。

１又は複数の実施形態における入力装置の概略的なブロック図である。 １又は複数の実施形態における例示的な表示装置とセンサー装置を示す図である。 １又は複数の実施形態における例示的な波形ジェネレーター回路のブロック図である。 １又は複数の実施形態における波形ジェネレーターが出力する場合がある台形のセンシング波形の例を示す図である。 １又は複数の実施形態における例示的な波形ジェネレーターの詳細なダイアグラムである。 １又は複数の実施形態における例示的な波形ジェネレーターの詳細なダイアグラムである。 １又は複数の実施形態における例示的な波形ジェネレーターの詳細なダイアグラムである。 １又は複数の実施形態における波形ジェネレーターで利用される信号の例を示す図である。 １又は複数の実施形態における例示的な波形ジェネレーターのブロック図である。 １又は複数の実施形態における容量性センシングのための処理例を示すブロック図である。

上記で簡単にまとめられているが、本開示の上記の特徴を詳しく理解するために、一部が添付された図面に示されている実施形態を参照することで、本開示がより具体的に説明される。しかし、添付された図面は例示的な実施形態を図示するにすぎず、それゆえに発明の範囲を限定するように解釈されず、本開示は同じ効果を有する他の実施形態を含み得ることに注意されたい。

理解を容易にするために、可能な場合には、複数の図で共通する同一の要素は同一の参照番号を用いて示される。１つの実施形態で開示された要素は特別な言及なしに他の実施形態でも有効に適用される場合があり得ると解される。特段の言及がない場合、ここで参照される図面は正寸であるとは理解されるべきではない。さらに、提示や説明を明確にするため、図面はしばしば単純化され、細部や構成成分は省略される。図と論述は以下で議論される原理を説明するために供され、同様の記号は同様の要素を示す。

後述の詳細な説明は実際単なる典型例に過ぎず、開示内容そのもの、又は、開示内容の適用及び利用法を限定する意図は無い。さらに、上述の背景やサマリー、あるいは後述の詳細な説明において明示又は暗示されたいかなる理論によっても拘束されることを意図してはいない。

１又は複数の実施形態では、入力装置は（複数の）センサー電極を含む。１又は複数の入力物体の位置情報の決定に用いられる場合があるセンサーデータを取得するために駆動される。このような実施形態では、このセンサーデータは干渉の影響を含む場合がある。干渉の影響によって、入力装置に近接及び／又は接触した入力物体の位置情報を決定することが困難になる場合がある。例えば、センサー電極は表示装置のディスプレイパネル上に配置される場合がある。この場合、ディスプレイパネルが更新されるにあたり、表示更新信号がディスプレイパネルのディスプレイ電極に送信される。表示更新信号は干渉をセンサーデータに挿入し、センサーデータに否定的な影響を与える場合がある。しかしながら、現在のやり方では表示が更新されるたびに干渉が変化し、表示に誘発される干渉を測定及び補償することは困難である。以下、表示干渉を補償するための、改善された様々なシステムや方法が記載される。

ここで図面に移って、図１は本開示の実施形態における例示的な入力装置１００のブロック図である。入力装置１００は電子システム（図示せず）に入力を提供するように構成される場合がある。この文書で使用される場合、「電子システム」は電子的に情報処理が可能なあらゆるシステムを広く意味する。電子システムの非限定例には、デスクトップコンピューター、ラップトップコンピューター、ノートブックコンピュータ、タブレット、ウェブブラウザー、電子書籍リーダー、及び、パーソナルデジタルアシスタント（Ｐｅｒｓｏｎａｌ Ｄｅｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ、ＰＤＡｓ）といった、あらゆる大きさや形態のパーソナルコンピュータが含まれる。追加の例示的な電子システムは、入力装置１００と独立ジョイスティック又はキースイッチ装置とを含む物理キーボードといった複合入力装置を含む。さらなる例示的な電子システムとして、リモートコントローラーやマウスといったデータ入力装置と、ディスプレイスクリーン及びプリンタといったデータ出力装置と、といった周辺装置を含む。他の例にはリモート端末、キヨスク、ビデオゲームコンソールや携帯ゲーム装置といったビデオゲーム機、等が含まれる。他の例は、スマートフォンのような携帯電話といったコミュニケーションデバイスや、レコーダーやエディターといったメディア装置と、テレビやセットトップボックス、音楽プレーヤー、デジタルフォトフレームといったプレーヤーと、デジタルカメラと、等を含む。加えて、電子システムは入力装置のホストであってもスレーブであっても良い。電子システムは電子機器と呼ばれる場合もある。

入力装置１００は電子システムの物理的な一部として実装されてもよいし、電子システムから物理的に分離されていてもよい。望ましくは、バスと、ネットワークと、他の有線又は無線のインターコネクションと、のうち１又は複数を用いて入力装置１００は電子システムの一部と通信する場合がある。一例として、Ｉ^２Ｃ、ＳＰＩ、ＰＳ／２、ユニバーサルシリアルバス（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ、ＵＳＢ）、ブルートゥース（登録商標）、ＲＦ、及び、ＩＲＤＡが含まれる。

図１では、入力装置１００は、１又は複数の入力物体１４０によってセンシング領域１２０に提供された入力を検出するように構成された近接センサー装置として示されている。例示的な入力物体１４０は、図１に示すように、指やスタイラスを含む。例示的な近接センサー装置は、タッチパッド、タッチスクリーン、タッチセンサー装置等である場合がある。

例えば１又は複数の入力物体１４０により供給されるユーザー入力をその空間内で入力装置１００が検出できるかぎり、センシング領域１２０は入力装置１００の上部、周辺、内部、及び／又は、近傍といったいかなる空間を内包する。個々のセンシング領域の大きさ、形状、及び、位置は実施形態ごとに大きく異なる場合がある。いくつかの実施形態では、センシング領域１２０は、入力装置１００の表面から、十分に正確な物体の検出を信号対雑音比が妨げるまでの空間にむかって一又は複数の方向へ広がる。センシング領域１２０が広がっている所定の方向の距離は、様々な実施形態で、ミリメートルよりも小さいオーダー、ミリメートルのオーダー、センチメートルのオーダー、あるいは、それ以上である場合がある。この距離は、使用されているセンシング技術の種類や必要とされる正確性によって大きく変動する場合がある。そのためいくつかの実施形態において検出される入力は、入力装置１００のいかなる表面に非接触なものと、入力装置１００の入力表面、例えばタッチ表面への接触と、ある量の力又は圧力の適用を伴う入力装置１００の入力表面への接触と、及び／又は、これらの組み合わせと、を含む。様々な実施形態では入力表面は、中にセンサー電極（ここではセンシング電極ともいう）を備えるケーシング等の表面や、センサー電極上に置かれた表面シート、又は、何らかのケーシング等として提供される。いくつかの実施形態では、センシング領域１２０は入力装置１００の入力表面に投影された場合には長方形の形状を有する。

入力装置１００は、センシング領域１２０へのユーザー入力を検出するいかなるセンサー構成物とセンシング技術との組み合わせを適用し得る。入力装置１００はユーザー入力を検出するための１又は複数のセンシング要素を備える。いくつかの非限定的な例示として、入力装置１００は容量方式、弾性方式、抵抗方式、インダクティブ方式、磁気方式、音響方式、超音波方式、及び／又は、光学方式の技術を用いる場合がある。

いくつかの実装では、一次、二次、三次、あるいは、より高次の次元空間に及ぶイメージ（複数）を供給するように構成される。いくつかの実装は、特定の軸又は平面への入力の投影を供給するように構成される。

入力装置１００の抵抗方式の実装のいくつかでは、可撓性と電導性とを有する第１レイヤーが１又は複数のスペーサー要素によって電導性を有する第２レイヤーから分離される。運用中には、１又は複数の電圧勾配が複数のレイヤーにわたって生成される。可撓性の第１レイヤーを押すと、レイヤー間の電気的接触を生じるに十分な屈曲が起こる場合がある。その結果、レイヤー間が接触した１又は複数のポイントを反映した電圧が出力される。これらの電圧出力は位置情報を決定するために用いられる場合がある。

入力装置１００の電気誘導方式の実装のいくつかでは、１又は複数のセンシング要素が共鳴コイル又はコイルのペアによって誘発されたループ電流をとらえる。電流の大きさと、周期と、周波数と、のうちいくつかの組み合わせが位置情報を決定するために用いられる場合がある。

入力装置１００の電気容量方式の実装のいくつかでは、電圧又は電流が電場を生成するために供給される。近隣の入力物体は電場の変化を引き起こし、容量結合に検出可能な変化を生じさせる。この変化は電圧又は電流等の変化として検出される場合がある。

電気容量方式の実装のいくつかでは、容量性のセンシング要素の整列、又は、他の規則的あるいは非規則的なパターンを電場発生のために用いる。いくつかの電気容量についての実装では、個々のセンシング要素が互いにオーム的に短絡され、より大きなセンサー電極が形成される場合がある。電気容量方式の実装のいくつかでは、抵抗シートが用いられる。抵抗シートは均一な電気抵抗を有している場合がある。

電気容量の実装のいくつかでは、センサー電極と入力物体の間の容量結合の変化に基づく、「自己容量」（しばしば「絶対容量」とも言われる）センシング法が用いられる。様々な実施形態では、センサー電極の近くの入力物体がセンサー電極近傍の電場を改変し、これに伴い測定される容量結合が変化する。ある実装では、システムグラウンドといった基準電圧についてセンサー電極を変調し、センサー電極と入力物体の間の容量結合を検出することで、絶対容量センシング法を実行する。

電気容量方式の実装のいくつかでは、センサー電極間の容量結合の変化に基づく「相互容量」（しばしば「トランス容量」とも言われる）センシング法を用いる。様々な実施形態では、センサー電極の近傍にある入力物体がセンサー電極間の電場を改変し、これに伴い測定される容量結合が変化する。ある実装では、１又は複数のトランスミッターセンサー電極（以下、「トランスミッター電極」又は「トランスミッター」とも言う）と１又は複数のレシーバーセンサー電極（以下、「レシーバー電極」又は「レシーバー」とも言う）との間の容量結合を検出することで、トランス容量のセンシング法を実行する。トランスミッターセンサー電極は、システムグラウンドといった基準電圧に対して変調されて、トランスミッター信号を送信する場合がある。レシーバーセンサー電極は、結果の信号を容易に受信するために、基準電圧に対して実質的に一定に保持される場合がある。結果の信号は、１又は複数のトランスミッター信号、及び／又は、１又は複数の環境的な干渉源、例えば他の電磁信号に対応する影響を含む場合がある。センサー電極は専用のトランスミッター又はレシーバーであっても良いし、発信と受信の両方を行うように構成されても良い。

図１において、プロセッシングシステム１１０が入力装置１００の一部として示されている。プロセッシングシステム１１０は、入力装置１００のハードウェアを作動させて、センシング領域１２０への入力を検出するように構成されている。プロセッシングシステム１１０は、一部又はすべての、１又は複数の集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ、ＩＣｓ）、及び／又は、他の回路構成要素を含む。例えば、相互容量センサー装置のためのプロセッシングシステムは、トランスミッターセンサー電極により信号を発信するトランスミッター回路を含む場合があり、及び／又は、レシーバーセンサー電極により信号を受信するレシーバー回路を含む場合がある。いくつかの実施形態では、プロセッシングシステム１１０は、例えばファームウェアのコード、及び／又は、ソフトウェアのコード等のような、電子的に読み込み可能な命令を更に含む。いくつかの実施形態では、プロセッシングシステム１１０を構成している複数のコンポーネントは、例えば入力装置１００のセンシング要素の近傍のように、一か所に配置される。他の実施形態では、プロセッシングシステム１１０の構成要素は、１又は複数の構成要素が入力装置１００のセンシング要素に近く、他の１又は複数の構成要素は他の場所に、物理的に別々に配置される。例えば、入力装置１００は周辺装置としてデスクトップコンピューターに接続される場合がある。このとき、プロセッシングシステム１１０は、デスクトップコンピューターの中央演算装置と、中央演算装置から分離された１又は複数のＩＣｓ（他の実施形態では、関連づけられたファームウェアと共に）と、によって実行されるように構成されたソフトウェアを含む場合がある。他の例として、入力装置１００は電話と物理的に一体化し、プロセッシングシステム１１０は電話の主演算装置の一部をなす回路とファームウェアとを含む、としても良い。いくつかの実施形態では、プロセッシングシステム１１０は入力装置１００を実現するため専用のものである場合がある。他の実施形態では、プロセッシングシステム１１０は、例えばディスプレイスクリーンを作動させることや、触覚アクチュエーターを駆動させるなど、他の機能を実現しても良い。

プロセッシングシステム１１０は、プロセッシングシステム１１０の異なる機能を担うモジュールの一組として実装される場合がある。各モジュールは、プロセッシングシステム１１０の一部である回路、ファームウェア、ソフトウェア、又はこれらの組み合わせを含んでいる場合がある。様々な実施形態において、異なる組み合わせでモジュールが使用される場合がある。モジュールの例として、センサー電極やディスプレイスクリーンのようなハードウェアを作動させるためのハードウェア作動モジュールと、センサー信号や位置情報といったデータを処理するためのデータ処理モジュールと、情報を報知するための報知モジュールと、を含む。さらなるモジュールの例として、入力を検出するようにセンサー要素を作動させるように構成されたセンサー作動モジュールと、モード変更ジェスチャーのようなジェスチャーを識別する識別モジュールと、作動モードを変更するモード変更モジュールと、が含まれる。

いくつかの実施形態では、プロセッシングシステム１１０は、センシング領域１２０へのユーザーの入力（あるいはユーザ入力の欠如）に対して、１又は複数のアクションを起こすことで直接反応する。アクションの例には、カーソルの移動や選択、メニューの案内や他の機能といったＧＵＩアクションはもちろん、演算モードの変更が含まれる。いくつかの実施例では、プロセッシングシステム１１０は電子システムの一部へ入力（あるいは入力の欠如）に関する情報を供給する。電子システムの一部とは、例えば、電子システムのプロセッシングシステム１１０とは別に電子システムの中央演算システムが存在する場合に、その中央演算装置を示す。いくつかの実施形態では、電子システムの一部は、プロセッシングシステム１１０から受信した情報を処理して、例えばモード変更アクションやＧＵＩアクションを含む一連の全ての動作を促進するなど、ユーザー入力に基づく動作を行う。

たとえば、いくつかの実施形態では、センシング領域１２０に対する入力（あるいは入力の欠如）を示す電気信号を生成するように、プロセッシングシステム１１０は入力装置１００のセンシング要素を作動させる。プロセッシングシステム１１０は、電子システムに供給される情報を生成するにあたり、いかなる適切な量の処理を電気信号に行っても良い。例えば、プロセッシングシステム１１０は、センサー電極から得られたアナログの電気信号をデジタル化する場合がある。他の例として、プロセッシングシステム１１０は、フィルタリングや他の信号調整を行う場合がある。さらに他の例として、プロセッシングシステム１１０は、情報が電気信号とベースラインの差異を反映するように、ベースラインを減算するか、別の計算を行う場合がある。さらなる他の例として、プロセッシングシステム１１０は、位置情報の決定や、入力のコマンド認識、手書き認識等を行う場合がある。

ここでは「位置情報」を、絶対位置と、相対位置と、速度と、加速度と、他の空間性の情報と、を広く内包するように用いる。「０次元の」位置情報の例は、近／遠、又は、接触／非接触といった情報を含む。「一次元の」位置情報の例は、軸に沿った位置が含まれる。「二次元の」位置情報の例は、平面上の運動を含む。「三次元の」位置情報は空間上の瞬間的速度又は平均速度を含む。更なる例は、空間情報の他の表現を含む。例えば、位置、動き、あるいは、瞬間的速度を経時的に追跡した履歴情報を含む、１又は複数タイプの位置情報に関する履歴情報が検出及び／又は記憶される場合がある。

いくつかの実施形態では、入力装置１００は、プロセッシングシステム１１０又は他のプロセッシングシステムによって作動される追加の入力構成要素と共に実装される。これらの追加の入力構成要素は、センシング領域１２０への入力や他の機能について重複機能を提供する場合がある。図１では、センシング領域１２０の近くに（複数の）ボタン１３０が図示されている。ボタン１３０は、入力装置１００を使用するアイテムを簡単に選択するために用いることができる。異なるタイプの追加入力構成要素として、スライダー、ボール、ホイール、及び、スイッチ等が含まれる。逆に、いくつかの実施形態では、入力装置１００は他の入力構成要素を含まず実装される。

いくつかの実施形態では、入力装置１００はタッチスクリーンインターフェースを含み、センシング領域１２０はディスプレイスクリーンの少なくとも一部と重複する。例えば、センシング領域１２０はディスプレイスクリーンのアクティブ領域の少なくとも一部と重複する場合がある。ディスプレイスクリーンの活動領域は、ディスプレイスクリーンの画像が更新される部位と対応する場合がある。１又は複数の実施形態では、入力装置１００は、ディスプレイスクリーンと重なり合う実質的に透明なセンサー電極を含み、関連付けられた電子システムのためのタッチスクリーンインターフェースを提供する場合がある。ディスプレイスクリーンはユーザーにビジュアルインターフェースを表示できるいかなる種類の動的ディスプレイであってもよい。ディスプレイスクリーンは、いかなる種類の発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＬＥＤ）、有機ＬＥＤ（Ｏｒｇａｎｉｃ ＬＥＤ、ＯＬＥＤ）、ブラウン管（Ｃａｔｈｏｄｅ Ｒａｙ ｔｕｂｅ、ＣＲＴ）、液晶ディスプレイ（Ｌｉｑｕｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）、プラズマ、エレクトロルミネンス（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ、ＥＬ）、又は、他の表示技術を含む場合がある。入力装置１００とディスプレイスクリーンは物理要素を共有する場合がある。例えば、いくつかの実施形態では、表示とセンシングのために同じ電子構成要素をいくつか利用する場合がある。他の例として、ディスプレイスクリーンは、一部又は全体がプロセッシングシステム１１０に作動されてもよい。ディスプレイスクリーンはディスプレイパネルとも呼ばれる。

開示のいくつもの実施形態は完全に機能する装置の文脈で説明されたが、本開示のメカニズムは、例えばソフトウェアなど、さまざまな形態のプログラムの製品として配布されてもよいことが理解されるべきである。例えば本開示のメカニズムは、例えば、プロセッシングシステム１１０によって読取できる不揮発性のコンピューター読取可能な、かつ／又は、記録／書込可能な情報搬送メディアのように、電子プロセッサーにより読取り可能な情報搬送メディア上のプログラムとして実装され、配布される場合がある。さらに、本開示の実施形態では、配布を実現するために用いられる特定のメディアタイプにかかわらず同様に適用できる。電子的に読取可能な不揮発性メディアの例には、様々なディスク、メモリスティック、メモリカード、そしてメモリモジュール等が含まれる。電子的に読取可能なメディアは、フラッシュ、光学、磁気、ホログラフィー、又は他のストレージ技術に基づいてよい。

図２は、いくつかの実施形態に係る、パターンに関連づけられたセンシング領域１２０で検出するように構成された（複数の）容量性ピクセル２０５（ここでは、キャパシティブピクセル又はセンシングピクセルともいう）の例示的なパターンの一部を示す。各容量性ピクセル２０５は、上述された１又は複数のセンシング要素を含む。図示と説明を明確にするため、図２では容量性ピクセル２０５の領域を単純な四角いパターンで示し、容量性ピクセル２０５の内部にある様々な他の要素については図示されていない。一実施形態では、容量性ピクセル２０５は対応するセンサー電極の局所的な容量の領域である。容量性ピクセル２０５は、第１モードの作動モードでは、個々のセンサー電極とグラウンド間に形成され、第２の作動モードでは、トランスミッターとレシーバーとの電極として用いられるセンサー電極の集合の間に形成される場合がある。容量結合は、容量性ピクセル２０５と関連付けられたセンシング領域１２０における入力物体の近さと動きによって変動し、それゆえ入力装置のセンシング領域１２０における入力物体の存在の指標として用いられる場合がある。

例示的なパターンは容量性ピクセル２０５_Ｘ，Ｙ（まとめて容量性ピクセル２０５という）の配列を含む。なお、ＸとＹは正の整数とし、容量性ピクセル２０５_Ｘ，Ｙは共通平面上のＸ列Ｙ行に配列されている。ＸとＹの一つはゼロである場合がある。容量性ピクセル２０５のパターンは異なる配置を持つ複数の容量性ピクセル２０５を含む場合があると解される。異なる配置には、極の配列、繰り返しのパターン、非繰り返しのパターン、不均一な配列、単一の行又は列、あるいは、他の好適な配置が含まれる。さらに、下記でより詳細に議論されるが、容量性ピクセル２０５のセンサー電極は、円形、長方形、ダイヤモンド型、星形、正方形、非凸状、凸状、非凹状、凹状、といったどのような形状であってもよい。ここで示されているように、容量性ピクセル２０５はプロセッシングシステム１１０と接続され、センシング領域１２０における入力物体の存在（あるいはその欠如）を決定するために利用される。

第１の作動モードでは、容量性ピクセル２０５の中のセンサー電極の少なくとも一つが、絶対センシング技術を用いて、入力物体の存在を検出するために用いられる場合がある。プロセッシングシステム１１０のセンサーモジュール２０４は、各容量性ピクセル２０５のトレース２４０を用いて、絶対容量センシング信号をセンサー電極に印加するように構成される。またセンサーモジュール２０４は、絶対容量センシング信号に基づき、プロセッシングシステム１１０又は他のプロセッサーによって入力物体の位置を決定するために用いられる、センサー電極と入力物体の間の電気容量を測定するように構成される。絶対容量センシング信号は様々な電圧を含む変調信号であってよい。

容量性ピクセル２０５のさまざまな電極は、典型的には他の容量性ピクセル２０５の電極とオーム的に絶縁されている。さらに、容量性ピクセル２０５が複数の電極を含む場合、これらの電極は互いにオーム的に絶縁される場合がある。すなわち、１又は複数の絶縁体が、センサー電極を分離し、互いに電気的にショートすることを防ぐ。

第２の作動モードでは、容量性ピクセル２０５のセンサー電極は、トランス容量センシング技術を用いて、入力物体の存在を検知するために用いられる。すなわち、プロセッシングシステム１１０は容量性ピクセル２０５のセンサー電極の少なくとも一つにトランスミッター信号を印加し、容量性ピクセル２０５の１又は複数の他のセンサー電極を用いて結果信号を受信する場合がある。この場合、結果信号はトランスミッター信号に対応する影響を含む。結果信号はプロセッシングシステム１１０又は他のプロセッサーにより入力物体の位置を決定するために用いられる。トランスミッター信号が印加されたセンサー電極は、結果信号を受信するセンサー電極に関係のあるトランスミッター信号で変調される。一実施形態では、トランスミッター信号を印加されるセンサー電極と、結果信号を受信するセンサー電極と、の両方が変調される。

入力装置１００は上述されたモードのどれか一つで作動するように構成されている場合がある。入力装置１００は上述された２つのモードを切り替えるように構成されてもよい。

いくつかの実施形態では、複数の容量性ピクセル２０５はこれらの容量結合を決定するために「スキャン」される。すなわち、一実施形態では、トランスミッター信号を発信するように、１又は複数のセンサー電極が駆動される。トランスミッターは、一度に一つのトランスミッター電極が発信するように、あるいは、同時に複数のトランスミッター電極が発信するように作動される場合がある。同時に複数のトランスミッター電極が発信する場合、複数のトランスミッター電極は、同じトランスミッター信号を発信して実質的により大きいトランスミッター電極を実質的に生じさせる場合がある。あるいは、複数のトランスミッター電極が異なるトランスミッター信号を発信してよい。例えば、複数のトランスミッター電極は、レシーバー電極の結果信号が併合された結果を独立して決定できる１又は複数のコーディングスキームに従って、異なるトランスミッター信号を発信する場合がある。

レシーバーセンサー電極として構成されたセンサー電極は、結果信号を取得するために単独で又は複合的に作動され得る。結果信号は容量性ピクセル２０５における容量結合の測定値を決定するために用いられる場合がある。

他の実施形態では、容量性ピクセル２０５の容量結合を決定するための容量性ピクセル２０５への「スキャンニング」には、１又は複数のセンサー電極への、絶対容量センシング信号の印加と、絶対容量の測定と、を含む。その他の実施形態ではセンサー電極は、複数の容量性ピクセル２０５のセンサー電極に対し絶対容量センシング信号が同時に印加されるように作動される場合がある。そのような実施形態では、絶対容量の測定結果が１又は複数の容量性ピクセル２０５のそれぞれから同時に取得される場合がある。一実施形態では、入力装置１００は複数の容量性ピクセル２０５のセンサー電極を同時に駆動し、各容量性ピクセル２０５の絶対容量の測定値を同じセンシングサイクルで測定する。様々な実施形態では、プロセッシングシステム１１０はセンサー電極の一部により選択的に駆動と受信とを行わせるように構成される場合がある。例えば、センサー電極の選択は、ホストプロセッサーで実行されているアプリケーションと、入力装置のステータスと、センシング装置の作動モードと、及び、入力装置で決定された位置と、に基づいて（ただしこれに限定されない）行われる場合がある。ホストプロセッサーは電子装置の中央演算装置や他のプロセッサーであってもよい。

容量性ピクセル２０５からの測定結果の組は、上述したように、ピクセル２０５の容量結合を示す容量イメージ又は容量フレームを形成する。複数の時間区間にわたって複数の容量イメージが取得される場合がある。そして、これらの間の差異がセンシング領域への入力についての情報を導くために用いられる。例えば、連続した時間区間にわたって取得された連続した容量イメージは、センシング領域に侵入、退出、及び、内在する１又は複数の入力物体の動作を追跡するために用いることができる。

いくつかの実施形態では、容量性ピクセル２０５の中の１又は複数のセンサー電極は、ディスプレイスクリーンの表示を更新するために用いられる１又は複数のディスプレイ電極を含む。１又は複数の実施形態ではディスプレイ電極は、１又は複数セグメントの共通電圧電極（Ｖｃｏｍ電極ともいう）、ソースドライバー線、ゲート線、アノード電極あるいはカソード電極、又は、他のいかなるディスプレイ要素を含む。これらのディスプレイ電極は、適切なディスプレイスクリーン基盤に配置される場合がある。例えば、インプレーンスイッチング方式（Ｉｎ Ｐｌａｎｅ Ｓｗｉｃｈｉｎｇ、ＩＰＳ）やプレーントゥラインスイッチング方式（Ｐｌａｎｅ ｔｏ Ｌｉｎｅ Ｓｗｉｔｃｈｉｎｇ、ＰＬＳ）、有機発光ダイオード方式（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｓｅ、ＯＬＥＤ）、といったようなディスプレイスクリーンでは、ガラス基板やＴＦＴガラス又は他のいかなる透明な材質といった透明基盤の上にディスプレイ電極が配置される場合がある。他の実施形態では、パターン型の垂直配向方式（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｍｅｎｔ、ＰＶＡ）とマルチドメイン型の垂直配向方式（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ、ＭＶＡ）のようなディスプレイスクリーンにおいて、ディスプレイ電極はカラーフィルターガラスの底に配置される場合がある。１又は複数の実施形態では、ディスプレイ電極はＯＬＥＤディスプレイの発光層の上に配置される場合がある。そのような実施形態では、センサー電極とディスプレイ電極の両方として利用される電極は、複数の機能を担うため、コンビネーション電極と呼ばれる場合もある。

図２の参照を続け、様々な実施形態では、センシング電極と接続されたプロセッシングシステム１１０は、センサーモジュール２０４と、任意にはディスプレイドライバーモジュール２０８と、を含む。一実施形態では、センサーモジュール２０４は、センシング電極に対してトランスミッター信号又は絶対容量センシング信号を印加し、入力のセンシングが望まれる期間中にセンシング電極で結果信号を受信するように構成された回路を含む。

１又は複数の実施形態では、センサーモジュール２０４は、入力センシングが望まれる期間中にトランスミッター信号をセンシング電極に印加するように構成された回路を含むトランスミッターモジュールを備える。１又は複数の実施形態では、入力センシングに割り当てられた時間期間にわたって、トランスミッター信号は変調され、さらに１又は複数のバーストを含む。一つの実施形態では、各バーストが複数のサイクルを含む。各サイクルが正又は負の電圧変移を含む場合がある。トランスミッター信号の振幅、周波数、そして、電圧は、よりロバスト性のあるセンシング領域１２０における入力物体の位置情報を取得するために変更される場合がある。絶対容量センシング信号は、トランス容量センシングに用いられるトランスミッター信号と同一であるか、又は、異なる場合がある。センサーモジュール２０４は、１又は複数の容量性ピクセル２０５のセンサー電極と選択的に接続される場合がある。例えば、センサーモジュール２０４は、センサー電極の選択された一部と接続され、絶対容量センシング又はトランス容量センシングモードのいずれでも作動される場合がある。他の例では、センサーモジュール２０４は、絶対容量センシングモードで作動する場合と、トランス容量センシングモードで作動する場合と、で異なるセンサー電極に接続される場合がある。

様々な実施形態では、センサーモジュール２０４はセンサー回路を備える。また、センサーモジュールは、センシング電極により、入力センシングが望まれる期間中にトランスミッター信号に応じた影響を含む結果信号を受信するように構成される。１又は複数の実施形態では、センサーモジュール２０４は、絶対容量センシング信号を印加されたセンサー電極から結果信号を受信し、センサー電極と入力物体の間における絶対容量の変化を決定するように構成される。１又は複数の実施形態では、センサーモジュール２０４がセンシング領域１２０における入力物体の位置を決定する。１又は複数の実施形態では、センサーモジュール２０４は、他のモジュール又はプロセッサーへ結果信号を示す情報を含む信号を供給する。他のモジュール又はプロセッサーは、センシング領域１２０への入力物体の位置を決定する、プロセッシングシステム１１０の決定モジュール、又は、電子装置のプロセッサー（例えばホストプロセッサー）といったものである。１又は複数の実施形態では、センサーモジュールはレシーバーを複数備える。各レシーバーはアナログフロントエンド（Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ，ＡＦＥ）である場合がある。

１又は複数の実施形態では、容量センシングあるいは入力センシングと、ディスプレイの更新と、が少なくとも一部が重複する期間中に発生する場合がある。例えば、コンビネーション電極がディスプレイの更新のために駆動される間、コンビネーション電極は容量センシングのためにも駆動される場合がある。容量センシングと表示装置の更新とを重複させることは、センサー電極が容量センシングするように設定された期間と少なくとも一部において重複している時間期間中に、表示装置の（１は複数の）参照電圧を変調すること、及び／又は、表示用のディスプレイ電極のうちの少なくとも一つを変調すること、を含む場合がある。他の実施形態では、容量センシングと表示の更新は重複しない期間に発生してもよい。この期間は非表示更新期間ともいう。さまざまな実施形態において、表示更新期間は、表示フレームの２つの表示ラインにおいて、表示ラインを更新する期間どうしの間に発生する場合があり、時間の長さは少なくともディスプレイ更新期間と同じである場合がある。このような実施形態では、非ディスプレイ更新期間は長期の水平帰線期間、長期ｈ−ブランキングピリオド、又は、割当ブランキング期間、ともいう場合がある。他の実施形態においては、非ディスプレイ更新期間は、水平帰線期間と垂直帰線期間とを含む場合がある。プロセッシングシステム１１０は、どの１又は複数の異なる非ディスプレイ更新期間の間にセンサー電極を駆動するように構成されてもよいし、又は、異なる非ディスプレイ更新期間のどの組み合わせの間にセンサー電極を駆動するように構成されてもよい。

ディスプレイドライバーモジュール２０８は、例えばディスプレイ更新期間のような非センシング期間中に、ディスプレイ画像更新情報を表示装置のディスプレイに供給するように構成された回路を含む。ディスプレイドライバーモジュール２０８は、センサーモジュール２０４に含まれていてもよいし、別体であってもよい。一実施形態では、プロセッシングシステムは、ディスプレイドライバーモジュール２０８と、センサーモジュール２０４の少なくとも一部と、を備える第１の統括制御部を備える。センサーモジュール２０４は、トランスミッター回路及び／又はレシーバー回路を備えている場合がある。その他の実施形態では、プロセッシングシステムが、ディスプレイドライバーモジュール２０８を備えた第１の統括制御部と、センサーモジュール２０４を備えた第２の統括制御部と、を備える。さらに他の実施形態では、プロセッシングシステムは、ディスプレイドライバーモジュール２０８と、トランスミッター回路及びレシーバー回路のうち一方と、を含む第１の統括制御部と、トランスミッター回路及びレシーバー回路のうち他方を含む第２の統括制御部と、を備える。

上述したように、入力装置１００のセンシング領域１２０は、タッチセンシングとディスプレイ更新とを両方実行できるように構成される場合がある。いくつかの例では、入力装置１００はタッチセンシングと表示更新とのための集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＩＣ）チップを含み、これを、タッチ及びディスプレイドライバー集積（Ｔｏｕｃｈ ａｎｄ Ｄｉｓｐｌａｙ Ｄｒｉｖｅｒ Ｉｎｔｅｇｒａｔｉｏｎ、ＴＤＤＩ）チップという場合がある。容量性タッチセンシング装置は、それらの複合的なＴＤＤＩチップを含み、容量センシングのために駆動信号を用いる。プロセッシングシステム１１０は波形ジェネレーターを含んでもよい。一実施形態では、波形ジェネレーターは、ダイレクトデジタルシンセサイザー（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｅｈｓｉｚｅｒ、ＤＤＳ）回路である場合がある。波形ジェネレーターは、デジタル信号生成器又はデジタル波形発生器という場合がある。一実施形態では、タッチセンシングは、容量性センシングを実行して入力装置１００のセンシング領域１２０中に位置する１又は複数の入力物体（例えば、入力物体１４０）を検出することといえる。例えば、センシング領域１２０の中に位置しうる第１の入力物体は入力装置１００の入力面に接している場合があり、及び／又は、第２の入力物体は入力装置１００の入力面に隣接するが直接は接触しない場合がある。

１又は複数の実施形態では、波形ジェネレーターは、ＲＡＭテーブルから回路デジタルデータを読み込み、クロックデータをデジタルアナログ変換器（Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ、ＤＡＣ）に送って波形を生成する同調デジタル回路を含む場合がある。例えば、波形ジェネレーターはＤＡＣを駆動する８ビットコードを出力するデジタルブロックを含む場合がある。波形ジェネレーターは任意の周期的なアナログ電圧波形のような波形を生成する場合がある。いくつかの実施形態では、波形は容量性センシングのためのセンシング信号やガード信号（Ｖｇｕａｒｄ）として用いられる。Ｖｇｕａｒｄは、容量性のタッチセンサー電極に関連付けられた電気容量をガードする。波形ジェネレーターは、ＲＡＭテーブルに波形のサンプルを保存することで、センシング信号の形状を生成する場合がある。波形ジェネレーターのさまざまな回路構成が、波形の各半周期のあいだにＲＡＭテーブルのアドレスを指定するように構成されている。１又は複数の実施形態では、ノイズを避けるように、センシング信号のセンシング周波数が変更される場合がある。

１又は複数の実施形態は任意の波形の周期をプログラム可能な波形ジェネレーターを供給する。任意の波形の周期をプログラム可能であることが、細かに調整できる、柔軟なセンシング周波数を可能にする。例えば、細かに調整できるセンシング周波数は、約１から３００ｋＨｚでシフトされ得るセンシング周波数に対応する。他の実施形態では、センシング周波数は他の量でシフトされる場合がある。１又は複数の実施形態では、波形ジェネレーターにより台形電圧波形の出力を提供する。様々な実施形態では、柔軟なセンシング周波数と台形電圧波形とを活用し、センシング周波数間のシフトを行うときにベースライン容量の測定結果におけるシフトを軽減する。

１又は複数の実施形態は新たな波形ジェネレーターのデザインを供給する。波形ジェネレーターのデザインはＲＡＭテーブルへのより柔軟なアクセスを可能にする。いくつかの例では、波形ジェネレーターはＲＡＭテーブルへの小数ビットを用いたアクセスを可能にするトランケーション回路を含む。より細かな粒度でのＲＡＭテーブルへのアクセスは、波形ジェネレータークロック信号のクロックサイクルの数を変更する際に細かな調整を可能にし、結果として、細かな粒度で波形の周期を切替えること（それによりセンシング周波数をも細かな粒度で切り替えること）を可能にする。センシング周波数の切替えにおけるより大きな柔軟性によって、より耐干渉性が高いセンシングが可能になる場合がある。

いくつかの例では、新しい波形ジェネレーターのデザインは、例えば、電磁障害（ＥｌｅｃｔｒｏＭａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ、ＥＭＩ）の放出を制御するために、台形波形のような波形の形状を生成するにあたって一層の柔軟性を可能にする、飽和回路及びＤＣオフセット回路も含む。

いくつかの例では、新しい波形ジェネレーターのデザインは、波形の高調波特性を保つように細かに調整することも可能な位相増分回路も含む。波形の高調波特性は、波形の高調波に負の影響を与える障害の量に対応する場合がある。

いくつかの例では、新しい波形ジェネレーターのデザインは、補間回路もまた備える。
この回路は、圧縮により波形ジェネレーター内のＲＡＭサイズを減少させるためのサンプルの補間処理に用いることができる。

図３は、１又は複数の実施形態における、例示的な波形ジェネレーター３００のブロック図である。波形ジェネレーター３００は、位相増分回路３０２と、アキュミュレーター回路３０４と、トランケーション回路３０７と、を備える場合があり、フレキシブルな波形周期を生成するように構成されている場合がある。波形ジェネレーター３００は、波形のフラットトップを生成するように構成された飽和回路３１０を含む場合がある。波形ジェネレーター３００はＲＡＭテーブル３１２と極性スイッチ３１４とを含む場合がある。 様々な実施形態で、波形ジェネレーター３００は、制御信号回路３２０を含む。制御信号回路３２０はＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴレジスターに基づいて出力リセット制御信号を出力するように構成されている。波形ジェネレーター３００は、ＤＣオフセットを波形に加え得るように構成されたＤＣオフセット回路３１６を含んでいる場合がある。ＰＨＡＳＥ＿ＩＮＣ、ＳＡＴ＿ＬＩＭＩＴ、ＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴ、及び、ＤＣ＿ＯＦＦＳＥＴは、時として「ノブ」と言われる、分離したＡＳＩＣレジスターを示す場合がある。

波形ジェネレーター３００は、反対称性の、二つの半周期を生成することで波形全体を生成する場合がある。例えば、この二つの半周期は、形状において相似であって、しかし極性が逆である場合がある。例えば、極性スイッチ３１４は、極性スイッチ制御信号に基づき、半周期毎に極性を切替えるように構成された回路を含む場合がある。
１又は複数の実施形態では、波形は変調された信号であり、周期の時間にわたる１又は複数のバーストを含む。さらに、１又は複数の実施形態では、各バーストは正及び負の電圧遷移の複数のサイクルを含む。

位相増分回路３０２は、位相の増分をプログラムするように構成されたＡＳＩＣレジスターと通信可能に接続されている場合がある。このＡＳＩＣレジスターはＰＨＡＳＥ＿ＩＮＣといわれる場合がある。位相の増分は、いかなる速さで（又は、同時にいくつのアドレスで）波形ジェネレーター３００がＲＡＭテーブルに働きかけるかを決定する。位相増分回路３０２は、クロック信号の各クロックサイクルの後に、ＲＡＭアドレスの値を何らかの量だけインクリメントする。

アキュミュレーター回路３０４は、ＰＨＡＳＥ＿ＩＮＣ、クロック信号、及び、リセット制御信号を入力として取得する場合がある。半周期が経過するにわたって、アキュミュレーター回路３０４はＰＨＡＳＥ＿ＩＮＣの値を累算する。ＰＨＡＳＥ＿ＩＮＣの値は位相増分回路３０２から供給されるか、又は、波形ジェネレーター３００への入力として供給される。ＲＡＭテーブル３１２にアクセスするアドレスは、波形ジェネレーターのクロック信号の立ち上がりエッジごとに累積されたＰＨＡＳＥ＿ＩＮＣの値を処理することで生成される場合がある。半周期の終わりで、アキュミュレーター回路３０４はリセット制御信号に基づきリセットされ、波形の半周期の生成を再開する場合がある。

いくつかの例では、波形の周期はリセット制御信号のタイミングによってコントロールされる場合がある。波形ジェネレーターのクロック信号におけるある整数個数のクロックサイクルの後に、アキュムレーターのリセットが開始され、新たな半サイクルの波形を再度開始する場合がある。１又は複数の実施形態では、アキュミュレーター回路３０４に入力されるクロックサイクルの整数の個数がプログラム可能である場合がある。例えば、ＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴレジスターが信号半周期中のクロックサイクル数をプログラムするために利用される場合がある。

いくつかの実施形態では、波形は容量性センシングのためのセンシング信号である。そして、波形の周期を制御することにより容量センシング信号のセンシング周波数を制御できる。

波形の周期は、Ｔであるが、次の式に従って表現される場合がある。

ここでＦ_{ＤＤＳＣＬＫ}は波形ジェネレーターのクロック信号の周波数である。

センシング周波数は、次の式で示されるＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴにより制御される場合がある。

ここで、

１又は複数の実施形態では、後により詳細に説明するが、センシング周波数を変更するために、ＰＨＡＳＥ＿ＩＮＣはＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴと同様に変更されてもよい。

いくつかの実施形態では、ＲＡＭテーブルは１２８の要素を持つ。このＲＡＭテーブルの要素は次の４つの方法でアクセスされ得る。すなわち、ＲＡＭ中の１２８要素すべてに、一つずつ；ＲＡＭテーブル中の要素を一つおきに、ＲＡＭ中の６４要素に、アクセス；ＲＡＭ中の３２要素にＲＡＭテーブル中の４要素ごとにアクセスする；ＲＡＭ中の１６要素に、ＲＡＭテーブル中の８要素ごとにアクセスする。１又は複数の実施形態では、波形ジェネレーター３００はＲＡＭテーブルのアクセスについてより大きなフレキシビリティーを有する。波形ジェネレーター３００は周期の拡張されたセットにアクセスできる場合があり、これにより干渉に対する耐性が向上する場合がある。より大きなフレキシビリティーでＲＡＭテーブルへアクセスすることにより、波形ジェネレーター３００が生成するガーディング電圧波形のエッジ形状を定義するにあたりより大きなフレキシビリティーが可能になる場合がある。これにより、電磁干渉（ＥｌｅｃｔｒｏＭａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ、ＥＭＩ）の放出をよりよく制御する一方で、安定したベースラインを維持することができる。

一実施形態では、ＲＡＭテーブル３１２にアクセスする際のフレキシビリティーは波形の周期をフレキシブルに変更することを可能にする。１又は複数の実施形態においては、波形ジェネレーターのクロック信号の立ち上がりエッジ毎にインデックスを１つ動かす代わりに、又は、ジェネレータークロック信号の立ち上がりごとにインデックスを２つ動かす代わりに、波形ジェネレータークロック信号の立ち上がりエッジ毎に小数値のインデックスが動かされる場合がある。波形ジェネレーター３００のトランケーション回路３０７は、最下位有意ビット（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔｓ、ＬＳＢｓ）のような、特定の複数のビットを切り落とすように構成される場合がある。トランケーション回路３０７は、６ビットの小数ビットで累算を行うことを可能にする、６４で除算する演算回路３０６と床演算回路３０８と、を含む場合がある。例えば、６４で除算する演算回路３０６は、アキュミュレーター回路３０４が累積したＰＨＡＳＥ＿ＩＮＣ値を除算し、床演算回路３０８が一部のビットを切り落とし、小数ビットをもたらすように構成される場合がある。いくつかの実施形態では、６ビットの小数ビットでＲＡＭアドレスをインクリメントする能力により、波形ジェネレーター３００は波形ジェネレーターのクロック信号の立ち上がりエッジ毎に１．０１５６要素だけＲＡＭアドレスをインクリメントすることができる。１又は複数の実施形態では、ＲＡＭテーブル３１２は任意の波形の半周期分の情報しか記憶しない場合がある。

１又は複数の実施形態では、６の小数ビットどうしの間のようなＲＡＭの値の間（例えば、サンプルどうしの間）で、補間処理が行われる場合がある。例えば線形補間法や二次補間法といった、しかしながらこれに限定されるものではないが、さまざまな補間技術が使用されてもよい。この場合では、ＲＡＭに記憶されるサンプルポイントがより少なくなり、その結果、ＲＡＭテーブル３１２のサイズが減少する場合がある。これは単純な波形について大きなＲＡＭの圧縮と、ＲＡＭバッファーの大きさの低減と、が可能になる場合がある上、出力ＤＡＣのフル解像度を利用できる場合がある。

１又は複数の実施形態では、波形ジェネレーター３００は台形波形を生成する場合がある。図４は波形ジェネレーター３００が出力する場合がある台形波形４００の例を示している。台形波形４００は、立ち上がりエッジ４０２と、立ち下がりエッジ４０４と、中間のフラットトップ部４０６と、の３つの主要部を備えている場合がある。

１又は複数の実施形態では、台形波形４００のフラットトップ部４０６に関連するデジタルデータはＲＡＭテーブル３１２に明示的に記憶されている場合がある。１又は複数の他の実施形態では、台形波形４００のフラットトップ部４０６はＲＡＭテーブル３１２に記憶されていない場合がある。その代り、波形４００の立ち下がりエッジ４０４に到達するまで、立ち上がり部４０２の最後のサンプルが保持される場合がある。この方法で台形波形を生成する利点は、一定のベースラインを維持するために、波形ジェネレーター３００のＲＡＭテーブル３１２を完全に再プログラムする必要はないということである。

立ち上がりエッジ４０２は位相増分回路３０２と飽和回路３１０とによって制御される場合がある。例えば、立ち上がりエッジ４０２は立ち上がり時間Ｔ_ｒｉｓｅについての以下の式によって制御される場合がある。

又は、

いくつかの例では、波形ジェネレーター３００はおよそ１５０ＫＨｚの周波数で波形を生成する場合がある。例えば、波形ジェネレーター３００は１４９．７ＫＨｚ、及び／又は、１５０．６ＫＨｚの波形を生成する場合がある。１又は複数の実施形態では、二つの周波数間の間隔は１ＫＨｚより小さい。小さい周波数では、２つの隣接した周波数の間の間隔がさらに小さくなる場合がある。

１又は複数の実施形態では、波形ジェネレーター３００は台形波形４００のフラットトップ部４０６を飽和回路３１０によって生成する。飽和回路３１０は飽和の限界（
ＳＡＴ＿ＬＩＭＩＴといわれる場合もある）を守らせる場合がある。例えば、アキュミュレーター回路３０４とトランケーション回路３０７による累積とトランケーションの後、飽和回路３１０はＰＨＡＳＥ＿ＩＮＣがＳＡＴ＿ＬＩＭＩＴより小さいか、同じか、大きいか、のいずれであるか決定する場合がある。一実施形態では、累積され処理されたＰＨＡＳＥ＿ＩＮＣがＳＡＴ＿ＬＩＭＩＴに対して同じかより大きいアドレスを一度作成すると、作成されたアドレスは上昇を停止し、波形ジェネレーターのクロック信号の複数エッジの間で実質的に同じアドレスに保持され、フラットトップ部４０６を作り出す。このエッジは波形ジェネレータークロック信号の立ち上がりエッジである場合がある。１又は複数の実施形態では、目標の波形デザインに適合して用いられ得る様々な異なるＳＡＴ＿ＬＩＭＩＴの値が存在する場合がある。１又は複数の実施形態では、フラットトップ部４０６は、ベースライン容量の変動を止めるために、センサーが安定するに十分長く生成され得る。

台形波形４００のフラットトップ部４０６の生成の一つの例では、立ち上がり時間が１マイクロ秒であり、周期Ｔ＝１０マイクロ秒、波形ジェネレーターのクロック周波数Ｆ_{ＤＤＳＣＬＫ}＝５０メガヘルツ、そしてＳＡＴ＿ＬＩＭＩＴ＝６３、したがって周期であるＴについての上述の等式によれば、ＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴ＝２５０である。したがって、波形ジェネレーターのクロック信号の各半周期中におけるクロックサイクルの数は２５０である。この例では、ＲＡＭテーブル３１２は、最小値であるＲＡＭアドレスの０から最大値であるＲＡＭアドレスの６３まで、線形に増加する値によって読み込まれるべきである。したがって、立ち上がり時間であるＴ_ｒｉｓｅについての上述の等式からすると、この例ではＰＨＡＳＥ＿ＩＮＣ＝８１である。つまり、この例では、波形ジェネレータークロック信号の５０クロックサイクルの後、ＲＡＭアドレスは６３となる。ＲＡＭアドレスは６３で飽和するので、残る波形ジェネレータークロック信号の２００クロックサイクルは同じアドレス６３のＲＡＭの値をアドレスすることとなり、その結果、台形波形４００のフラットトップ部４０６が生成される。

１又は複数の実施形態において、波形ジェネレーター３００は正弦波形を生成する場合がある。正弦波形を生成する一つの方法は、正弦曲線の半周期についてＲＡＭの１２８要素すべてをロードすることである。この場合、ＰＨＡＳＥ＿ＩＮＣ３０２の値を次の等式に従って設定すればよい。

この関係は非整数のＰＨＡＳＥ＿ＩＮＣの値を作る場合がある。１又は複数の実施形態において、丸め演算の前に６４を掛けることで、ＰＨＡＳＥ＿ＩＮＣを計算する際に生じる丸め込み誤差を限定している。様々な実施形態において、波形ジェネレーター３００においてアキュミュレーター回路３０４の後にある６４で除算する演算回路３０６と、床演算回路３０８と、がＰＨＡＳＥ＿ＩＮＣの丸め込み誤差があまりに大きくなることを阻害している。大きな丸め込み誤差は生成される正弦波形に歪みの原因になる場合がある。さらに、いくつかの実施形態では、６４で除算する演算とこれに続く床演算によって、歪みの絶対値が最小化される一方で、許容できる周期の組が最大化される。

１又は複数の実施形態では、上述したように、センシング周波数はＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴによって改変される。１又は複数の実施形態において、ベースラインを保持しつつセンシング周波数をシフトするため、センシング周波数はＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴのみを変更することにより変更される場合がある。この間、ＰＨＡＳＥ＿ＩＮＣは固定されたまま保持される。この場合、立ち上がりエッジ４０２の持続時間であるＴ_ｒｉｓｅは固定されたままとなり、台形波形４００のフラットトップ部４０６の持続時間のみが変動する場合がある。

上述したように、１又は複数の実施形態では、ＰＨＡＳＥ＿ＩＮＣもまた変更されてもよい。これはセンシング信号の高調波な構造を保存する場合がある。エッジ４０２の持続時間であるＴ_ｒｉｓｅと、センシングサイクルの周期であるＴと、の比率が周波数をスイッチする間保存されているときは、波形の高調波特性は保持されうる。１又は複数の実施得形態では、ＰＨＡＳＥ＿ＩＮＣを変動することによりエッジの持続時間を変更することで、比率が保たれる場合がある。もし新たなセンシング周波数をｆ_１で示し、現在のセンシング周波数をｆ_０で示すなら、現在のものと新たなものはｆ_１＝αｆ_０の関係を有する場合があり、そのため新たなＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴ_１と現在のＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴ_０は、ＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴ_１＝（１／α）ＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴ_０の関係を有する場合がある。従って、エッジのセンシングサイクル周期への比率を保つためには、ＰＨＡＳＥＩＮＣ_１＝αＰＨＡＳＥ＿ＩＮＣ_０に従って現在のＰＨＡＳＥ＿ＩＮＣ_０を新たなＰＨＡＳＥ＿ＩＮＣ_１に変更すればよい。言い換えると、例えば、ＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴを２でスケーリングすることでセンシング周期が倍になったとすると、この場合に波形の高調波特性を保つためには、ＰＨＡＳＥ＿ＩＮＣを２分の１でスケーリングすることでエッジの持続時間もまた倍にして比率の同一性を維持する必要がある。

いくつかの実施形態では、ＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴは、０．１０．０（符号、大きさ、小数）といった、１０ビットの符号なし整数である。いくつかの例では、小さいＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴは４０程度である場合がある。センシング周波数は例えば３００ｋＨｚであり、波形ジェネレーターのクロック周波数は２５ＭＨｚである場合がある。ＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴが４１に変更されたときには、新たなセンシング周波数は４０／４１になる。これは元のＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴの９７％である。このように、小さいＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴであっても、センシング周波数を変更するにあたって３％の周波数の粒度が達成される。この例では、波形の高調波特性を維持するため、センシング周波数がシフトしたときにＰＨＡＳＥ＿ＩＮＣは４１／４０に変更されるべきである。一実施形態では、ＰＨＡＳＥ＿ＩＮＣは０．３．６（符号、大きさ、小数）の数であり、この数は十進数で（０，８）の範囲となるだろう。このような実施形態では、６ビットの小数ビットは高調波特性を保持するために十分であるだろう。

例示的なセンシング周波数の切り替えの実例として、初めのＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴ＝１２８、初めのＰＨＡＳＥ＿ＩＮＣ＝１、初めのＦ_{ＤＤＳＣＬＫ}＝２５ＭＨｚ、そして初めのｆ_{ｓｅｎｓｅ}＝９７．６５ＫＨｚとする。１又は複数の実施形態では、センシング周波数を次のより高いセンシング周波数に増やすために、ＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴは１２７に変更される場合があり、これによりｆ_{ｓｅｎｓｅ}＝９８．４２５ＫＨｚとなる。様々な実施形態では、ベースラインを不変のままセンシング周波数を大きくするため、ＰＨＡＳＥ＿ＩＮＣ＝１は変更されない場合がある。さらに、ある実施形態では、高調波特性を不変のままセンシング周波数を大きくするために、ＰＨＡＳＥ＿ＩＮＣを１２７／１２８、つまりＰＨＡＳＥ＿ＩＮＣ＝１．００７９に可能な限り近い値でスケールする場合がある。この例におけるもっとも近いＰＨＡＳＥ＿ＩＮＣは（１＋２^−６）＝１．０１５６である。１又は複数の実施形態では、ＰＨＡＳＥ＿ＩＮＣのスケールと利用可能性とをより良く両立するために、切替えられたセンシング周波数のスペーシングを大きくする場合がある。

１又は複数の実施形態においては、センシング周波数を調整するために、（例えばＰＨＡＳＥ＿ＩＮＣレジスターと、ＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴレジスターと、のように）ベースラインを不変にする方法に用いるものと、高調波を不変にする方法に用いるものと、で別々のレジスターを用いる場合がある。

１又は複数の実施形態では波形ジェネレーター３００は、極性スイッチ制御信号に基づき反転演算を行うように構成された極性スイッチ３１４を備える。極性スイッチ３１４はＲＡＭテーブル３１２と通信可能に接続されている場合がある。１つの半周期の間、極性スイッチ３１４はＲＡＭテーブル３１２からのデジタルデータに１を乗算する場合があり、もう一方の半周期の間は、極性スイッチ３１４はＲＡＭからの同じデジタルデータに−１を乗算する場合がある。そのため、ＲＡＭテーブル３１２は周期のうち半分用のサンプルだけを記録し、極性スイッチ３１４を用いて周期全体の波形を生成することができる。

１又は複数の実施形態において、波形ジェネレーター３００は、ＤＣ＿ＯＦＦＳＥＴを波形ジェネレーターの最後に加えるように構成されたＤＣオフセット回路３１６を含む。ＤＣ＿ＯＦＦＳＥＴは、非常によく制御されたＤＣ電圧をアナログ波形で生成するために、波形ジェネレーターに柔軟性を加えるだろう。

図５は、１又は複数の実施形態に係る、例示的な波形ジェネレーター５００の詳細なダイアグラムである。図５に示すように、波形ジェネレーター５００は位相増分回路５０２を含む場合がある。上述したように、位相増分回路５０２はＰＨＡＳＥ＿ＩＮＣ値を供給する場合がある。ＰＨＡＳＥ＿ＩＮＣ値はプログラム可能である場合がある。ＰＨＡＳＥ＿ＩＮＣ値は、台形波形４００の立ち上がりエッジ４０２のような出力波形の立ち上がりエッジの持続時間を調節するために変更される場合がある。いくつかの例では、立ち上がりエッジと波形の周期との比率を維持し、波形の周期が変更されたときに、波形の高調波特性を保持するために、ＰＨＡＳＥ＿ＩＮＣ値が調節される。

図５に示すように、波形ジェネレーター５００はアキュミュレーター回路５０４を含む場合がある。上記で議論されたように、アキュミュレーター回路５０４は位相増分回路５０２と接続され、ＰＨＡＳＥ＿ＩＮＣ値を受信する場合がある。アキュミュレーター回路５０４は波形ジェネレーターのクロック信号（ｗｇ＿ｃｌｋ）に従って作動する場合がある。アキュミュレーター回路５０４は制御信号回路５０５からリセット制御信号を受信する場合がある。例えば、制御信号回路５０５はリセット制御信号をＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴに基づいて生成するように構成されている場合がる。ＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴは、センシング周波数のためにタイミングを制御する独立したカウンターである場合がある。上記で議論されたように、波形の周期を制御するために、すなわちセンシング周波数を制御するために、ＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴは変更される場合がある。アキュミュレーター回路５０４は位相増分回路５０２からのＰＨＡＳＥ＿ＩＮＣを累算し、累算されたＰＨＡＳＥ＿ＩＮＣの値を出力する場合がある。

一実施形態では、波形ジェネレーター５００はトランケーション回路５０７を含む場合がある。上記で議論したように、トランケーション回路５０７はアキュミュレーター回路５０４からの累算されたＰＨＡＳＥ＿ＩＮＣの値を、６４で除算する演算と、床演算とを行う回路を含む。トランケーション回路５０７は、ＲＡＭにアドレスするため、小数ビットを出力する場合がある。小数ビットを用いたアドレッシングは、ＲＡＭへのアクセスに際してより高い柔軟性と細かい粒度を可能にする場合がある。これはＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴを細かい粒度で制御することを可能にすることにつながり、その結果、センシング周波数を細かい粒度で切り替えることができるようになる。

１又は複数の実施形態では、波形ジェネレーター５００は飽和回路５１０を含む。上記で議論したように、飽和回路５１０はトランケーション回路５０７からの小数ビットのアドレスをプログラム可能なＳＡＴ＿ＬＩＭＩＴと比較する飽和のチェックを実行する場合がある。一度ＳＡＴ＿ＬＩＭＩＴへ到達すると、飽和回路５１０は現在のＲＡＭアドレスを維持する。このように、飽和回路５１０は、（台形波形４００のフラットトップ部４０６のような）波形のフラットトップ部を生成するように形成されている。この波形は台形波形である場合がある。いくつかの例では、例えば波形のフラットトップ部の長さを少なくともセンシング電極を安定させる持続時間と同じ長さになるよう確保することによって、飽和回路５１０はベースライン容量の安定性を保持するために波形のフラットトップ部の持続期間を制御する。

一実施形態では、波形ジェネレーター５００はＲＡＭテーブル回路５１２を含む場合がある。上記で議論したように、ＲＡＭテーブル回路５１２は波形のサンプルを記憶する場合がある。いくつかの例では、ＲＡＭテーブル回路５１２は波形の半周期のためのサンプルのみを記憶する。波形ジェネレーター５００がサンプル間を補間するように構成されている構成におけるような、いくつかの例では、ＲＡＭテーブル５１２は波形のサンプルの一部のみを記憶する。

ひとつの実施形態では、波形ジェネレーター５００は極性スイッチ回路５１４を含む場合がある。上記で議論したように、極性スイッチ回路５１４は、各半周期の間ＲＡＭテーブル回路５１２からアクセスした同じサンプルを乗算により逆転させるように構成されている。これにより波形ジェネレーター５００は、ＲＡＭテーブル回路５１２に半周期分のサンプルのみが記憶されているにも関わらず、一周期分の波形全体を生成することができる。極性スイッチ回路５１４は、制御信号回路５０５からの極性スイッチ起動制御信号に基づいて制御される場合がある。

１又は複数の実施形態では、波極性カウンター５１５は、複数の値の間を交互に切り替えるように構成された１ビットカウンターを含む場合がある。例えば、波極性カウンター５１５は、ＷＡＶＥ＿ＰＯＬＡＲＩＴＹ＿ＩＮＩＴとして言及されるプログラム可能なＡＳＩＣレジスターに基づいて値の間を交互に切り替える１ビットカウンターを含む。

図５に示したように、波形ジェネレーター５００はＤＣオフセット回路５１６を含む場合がある。１又は複数の実施形態では、上記で議論したように、ＤＣオフセット回路５１６は、ＡＳＩＣレジスターＤＣ＿ＯＦＦＳＥＴに基づいてＤＣオフセット値を加えるように構成されている場合がある。ＤＣオフセットは出力波形をさらに形作る場合がある。

１又は複数の実施形態では、制御信号回路５０５は波極性カウンター５１５と、半サイクルカウントセレクター５１７と、位相制御回路５１９と、再同期回路５２０と、そして波形サイクルカウンター５２１と、を含む場合がある。

１又は複数の実施形態では、半サイクルカウントセレクター５１７は、波形のサイクルの長さを制御するように構成されている。例えば、半サイクルカウントセレクター５１７は、波形の半サイクルの長さを制御するために、ＷＡＶＥ＿ＯＦＦＳＥＴ＿ＨＡＬＦ＿ＣＹＣレジスター又はＨＡＬＦ＿ＣＹＣ＿ＣＮＴレジスターを波形サイクルカウンター５２１と接続するように形成されている場合がある。ひとつの実施形態では、波形ジェネレーターリセット（ｗｇ＿ｒｅｓｅｔ）信号が、ＷＡＶＥ＿ＯＦＦＳＥＴ＿ＨＡＬＦ＿ＣＹＣレジスターとＨＡＬＦ＿ＣＹＣ＿ＣＮＴレジスターのいずれが波形サイクルカウンター５２１に接続されるかを決定するために利用される。ｗｇ＿ｒｅｓｅｔ信号は波形の各バーストの始まりに供給される場合がある。１又は複数の実施形態では、ｗｇ＿ｒｅｓｅｔ信号がｈｉｇｈのときに、ＷＡＶＥ＿ＯＦＦＳＥＴ＿ＨＡＬＦ＿ＣＹＣレジスターが波形サイクルカウンター５２１に接続される。さらに、一実施形態では、ｗｇ＿ｒｅｓｅｔ信号がｌｏｗのときに、ＨＡＬＦ＿ＣＹＣ＿ＣＮＴレジスターが波形サイクルカウンター５２１に接続される。１又は複数の実施形態では、ｗｇ＿ｒｅｓｅｔ信号は波形のバースト毎に１度ｈｉｇｈになる。これにより、波形のバースト毎に１度ＷＡＶＥ＿ＯＦＦＳＥＴ＿ＨＡＬＦ＿ＣＹＣレジスターが波形サイクルカウンター５２１に接続される場合がある。

一実施形態では、ＷＡＶＥ＿ＯＦＦＳＥＴ＿ＨＡＬＦ＿ＣＹＣレジスターの値はＨＡＬＦ＿ＣＹＣ＿ＣＮＴレジスターの値とは異なる。例えば、ＨＡＬＦ＿ＣＹＣ＿ＣＮＴレジスターの値はＷＡＶＥ＿ＯＦＦＳＥＴ＿ＨＡＬＦ＿ＣＹＣレジスターの値よりも大きい場合がある。そのため、ＨＡＬＦ＿ＣＹＣ＿ＣＮＴレジスターを使って生成された半サイクル間の時間差は、ＷＡＶＥ＿ＯＦＦＳＥＴ＿ＨＡＬＦ＿ＣＹＣレジスターを使って生成された半サイクル間の時間差よりも大きい場合がある。あるいは、１又は複数の実施形態では、ＷＡＶＥ＿ＯＦＦＳＥＴ＿ＨＡＬＦ＿ＣＹＣレジスターの値はＨＡＬＦ＿ＣＹＣ＿ＣＮＴレジスターの値よりも大きい、又は同じである場合がある。

一実施形態では、波形サイクルカウンター５２１のカウンター値は、半サイクルカウンターセレクター５１７からのレジスター値に基づいて初期化される。例えば、波形サイクルカウンター５２１のカウンター値は、ＷＡＶＥ＿ＯＦＦＳＥＴ＿ＨＡＬＦ＿ＣＹＣレジスター又はＨＡＬＦ＿ＣＹＣ＿ＣＮＴレジスターの値に基づいて初期化される場合がある。カウンター値は波形ジェネレータークロック（ｗｇ＿ｃｌｋ）信号の立ち上がりエッジ毎にデクリメントされ、カウンター値が閾値を満たしたときにｈｃ＿ｄｏｎｅ信号を再同期回路５２０に出力する。例えば、カウンター値が１の値に達したとき、ｈｃ＿ｄｏｎｅ信号が再同期回路５２０に出力される。他の実施形態では、他の閾値が用いられる場合がある。一実施形態では、カウンター値は波形の半サイクルの周期に対応する。

１又は複数の実施形態では、再同期回路５２０は、ｈｃ＿ｄｏｎｅ信号に基づいて波形ジェネレーター再同期（ｗｇ＿ｒｅｓｙｎｃ）信号を生成するように構成される。ｗｇ＿ｒｅｓｙｎｃ信号は、各半サイクルの後に波形サイクルカウンター５２１を再同期するように構成されている場合がある。一実施形態では、波形サイクルカウンター５２１の再同期は半サイクルカウンターセレクター５１７からの値に基づくカウンター値の再初期化を含む場合がある。さらに、ｗｇ＿ｒｅｓｅｔ信号がｌｏｗのとき、ｗｇ＿ｒｅｓｙｎｃ信号が波形サイクルカウンター５２１の再同期に用いられる場合があり、ｗｇ＿ｒｅｓｅｔ信号がｈｉｇｈのとき、ｗｇ＿ｒｅｓｅｔ信号が波形サイクルカウンター５２１の再同期に用いられる場合がある。

一実施形態では、ｈｃ＿ｄｏｎｅ信号とｓｅｎｓｅ＿ｓｙｎｃ＿ｉｎ信号とは再同期回路５２０のマルチプレクサーに接続される。ｓｅｎｓｅ＿ｓｙｎｃ＿ｉｎ信号は別のＩＣチップから供給され、波形ジェネレーターのタイミングを二つのＩＣチップ間で同期させるために用いられる。マルチプレクサーはｓｌａｖｅ＿ｓｅｌｅｃｔレジスターの値に基づいてｈｃ＿ｄｏｎｅ信号とｓｅｎｓｅ＿ｓｙｎｃ＿ｉｎ信号とのどちらかを選択する場合がある。例えば、ｓｌａｖｅ＿ｓｅｌｅｃｔレジスターの値が１であるときｈｃ＿ｄｏｎｅ信号が選択される一方、ｓｌａｖｅ＿ｓｅｌｅｃｔレジスターの値が０のときｓｅｎｓｅ＿ｓｙｎｃ＿ｉｎ信号が選択される場合がある。

様々な実施形態において、位相制御回路５１９はアキュミュレーター回路５０４をリセットするように構成されている。例えば、位相制御回路５１９はｗｇ＿ｒｅｓｙｎｃ信号又はＷＡＶＥ＿ＯＦＦＳＥＴ＿ＰＨＡＳＥ＿ＩＮＣレジスターの値をアキュミュレーター回路５０４に接続させる場合がある。一実施形態では、ｗｇ＿ｒｅｓｅｔ信号がｈｉｇｈのとき、ＷＡＶＥ＿ＯＦＦＳＥＴ＿ＰＨＡＳＥ＿ＩＮＣレジスターがアキュミュレーター回路５０４に供給される場合がある。さらに、ｗｇ＿ｒｅｓｅｔ信号がｌｏｗのとき、ｗｇ＿ｒｅｓｅｔ信号がアキュミュレーター回路５０４に供給される場合がある。

１又は複数の実施形態では、波極性カウンター５１８は、ｗａｖｅ＿ｐｏｌａｒｉｔｙ信号を出力し、極性スイッチ回路５１４を制御するように構成されている。一実施形態では、ｗａｖｅ＿ｐｏｌａｒｉｔｙ信号は１又は０の値を持つ場合がある。さらに、１又は複数の実施形態では、ｗａｖｅ＿ｐｏｌａｒｉｔｙ信号の値はｗｇ＿ｒｅｓｙｎｃ信号に応答して交互に入れ替わる。例えば、ｗｇ＿ｒｅｓｙｎｃ信号の立ち上がりエッジ毎に、ｗａｖｅ＿ｐｏｌａｒｉｔｙ信号の値が１から０又は０から１に切り替わる。一実施形態では、ｗａｖｅ＿ｐｏｌａｒｉｔｙ信号が１のとき、極性スイッチ回路５１４はＲＡＭテーブル回路５１２からアクセスされたサンプルを逆転したものに基づいた信号を出力する。そしてｗａｖｅ＿ｐｏｌａｒｉｔｙ信号が０のとき、極性スイッチ回路５１４はＲＡＭテーブル回路５１２からアクセスされた、逆転されていないサンプルに基づいた信号を出力する。

一実施形態では、制御信号回路５０５は、ｗｇ＿ｒｅｓｅｔ信号とｓｔａｒｔ＿ｂｕｒｓｔ信号とに基づいて、ｗｇ＿ｒｕｎ＿ｅｎ信号を生成する場合がある。ｗｇ＿ｒｕｎ＿ｅｎ信号は、ｗｇ＿ｒｅｓｅｔ信号がｌｏｗであるときにｈｉｇｈになるように構成されたイネーブル信号である場合がある。一実施形態では、ｓｔａｒｔ＿ｂｕｒｓｔ信号とｗｇ＿ｒｅｓｅｔ信号は制御信号回路５０５を含むＩＣチップの内部信号である場合がある。他の実施形態では、ｓｔａｒｔ＿ｂｕｒｓｔ信号とｗｇ＿ｒｅｓｅｔ信号とのうち少なくとも一つが他のＩＣチップから供給される。

１又は複数の実施形態では、制御信号回路５０５は、ｓｅｎｓｅ＿ｓｙｎｃ＿ｏｕｔ信号を生成するように構成された信号同期回路５２３を含む。ｓｅｎｓｅ＿ｓｙｎｃ＿ｏｕｔ信号は、少なくとも二つのＩＣチップ間で波形の生成を同期させるために用いられる場合がある。例えば、ｓｅｎｓｅ＿ｓｙｎｃ＿ｏｕｔ信号は多数のＩＣチップの波形ジェネレーター間で波形の生成を同期させるために利用される場合がある。信号同期回路５２３は、ＨＡＬＦ＿ＣＹＣ＿ＯＦＦＳＥＴレジスターの値を波形サイクルカウンター５２１の値と比較し、そして比較結果に基づいてｓｅｎｓｅ＿ｓｙｎｃ＿ｏｕｔ信号を生成する場合がある。一実施形態では、波形サイクルカウンター５２１の値がＨＡＬＦ＿ＣＹＣ＿ＯＦＦＳＥＴレジスターの値よりも小さいときに、ｓｅｎｓｅ＿ｓｙｎｃ＿ｏｕｔ信号が生成される。このような実施形態では、ｈｃ＿ｄｏｎｅ信号が生成されるよりも前にｓｅｎｓｅ＿ｓｙｎｃ＿ｏｕｔ信号が生成される場合がある。さらに、ＨＡＬＦ＿ＣＹＣ＿ＯＦＦＳＥＴレジスターの値は、波形サイクルカウンター５２１の値と比較される前に増加される場合がある。例えば、ＨＡＬＦ＿ＣＹＣ＿ＯＦＦＳＥＴレジスターの値は１又はそれ以上だけ増加される場合がある。

様々な実施形態で、ＨＡＬＦ＿ＣＹＣ＿ＯＦＦＳＥＴレジスターの値が変化すると、ｓｅｎｓｅ＿ｓｙｎｃ＿ｏｕｔ信号が生成されるタイミングが変化する。例えば、ＨＡＬＦ＿ＣＹＣ＿ＯＦＦＳＥＴレジスターの値が高くなるにつれ、ＨＡＬＦ＿ＣＹＣ＿ＯＦＦＳＥＴレジスターの値が低い場合と比べて、ｓｅｎｓｅ＿ｓｙｎｃ＿ｏｕｔ信号がより早期に生成される。

ｓｅｎｓｅ＿ｓｙｎｃ＿ｏｕｔ信号は他のＩＣチップに供給され、そのＩＣチップで波形を生成するために利用される場合がある。ｓｅｎｓｅ＿ｓｙｎｃ＿ｏｕｔ信号がいつ生成されるかを変動することで、互いのＩＣチップの波形が実質的に同時に生成されるように、ＩＣチップ間のルーティングによって生じる遅れを補正する場合がある。

図６は、１又は複数の実施形態において、波形の生成に利用される様々な信号を示している。図示されたように、信号はｗｇ＿ｒｅｓｅｔ信号６１６と、ｗｇ＿ｒｅｓｙｎｃ信号６１８と、そして波形６２４と、を含む。一実施形態では、ｗｇ＿ｒｅｓｅｔ信号６１６の立ち上がりエッジに応答して、波形６２４の最初のサイクルが開始される。追加の波形６２４の半サイクルがｗｇ＿ｒｅｓｙｎｃ信号６１８の立ち上がりエッジに応答して開始される。波形６２４の半サイクルで、各サイクルが正の電圧移行と負の電圧移行とを有するように、極性が交代する場合がある。さらに、各半サイクルの長さはタイミング６２０とタイミング６２２とのうち一つに対応する場合がある。タイミング６２０はｗｇ＿ｒｅｓｅｔ信号６１６の立ちあがりエッジの時間差に対応する場合がある。さらに、タイミング６２２はｗｇ＿ｒｅｓｙｎｃ信号６１８の立ち上がりエッジ間の時間差に対応する場合がある。一実施形態では、タイミング６２２はＨＡＬＦ＿ＣＹＣＬＥ＿ＣＮＴレジスターの値に対応し、タイミング６２０はＷＡＶＥ＿ＯＦＦＳＥＴ＿ＨＡＬＦ＿ＣＹＣＬＥレジスターの値に対応する。波形６２４は台形波形として示されているが、様々な実施形態では、波形６２４は正弦波形や他のいかなる形状であってもよい。さらに、１又は複数の実施形態で、波形６２４の極性が裏返しであってもよい。

上述したように、いくつかのケースでは、データサンプル間で補間が実行される。図７は、１又は複数の実施形態における、補間を実行するように構成された波形ジェネレーター７００の例の一部を示すブロック図である。図７に示したように、波形ジェネレーター７００の一部はＰＨＡＳＥ＿ＩＮＣ値を累積するアキュミュレーター回路７０２を備えている場合がある。アキュミュレーター回路７０２は位相増分回路をさらに備えている場合がある。図５に示した波形ジェネレーター５００とは異なり、図８に示したように、トランケーション回路はアキュミュレーター回路７０２と飽和回路７０４との間には含まれていない。そのかわり、波形ジェネレーター７００は飽和回路７０４の後に、アキュミュレーターの出力の床インデックスを抽出するように構成された床インデックス回路７０６と、アキュミュレーターの出力の天井インデックスを抽出するように構成された天井インデックス回路７０８と、アキュミュレーターの出力のうち小数部を抽出するように構成されたフラクショナル回路７１０と、含む。床インデックスと天井インデックスとは、ＲＡＭテーブル７１２（例えば、ＡＳＩＣレジスター）から補間を実行するために用いられる二つの波形ポイントを回収するために用いられる場合がある。いくつかの例では、ＲＡＭテーブル７１２は波形ジェネレーター５００のＲＡＭテーブル回路５１２よりも圧縮され、より小さい場合がある。飽和した後は、同じポイント（バッファ中の最後のポイント）が選択される場合がある。

図７に示したように、波形ジェネレーター７００は補間回路７１４を含む場合がある。ＤＡＣの量子化のダイナミックをフルに用いるために、両ポイントと、小数値と、により、補間回路７１４は（例えば線形補間された）補間値を生成する場合がある。補間された値は以下の式により算出される場合がある。
補間の結果＝小数インデックス＊天井インデックス＋（１−小数インデックス）＊床

図８は、１又は複数の実施形態に係る、例示的な波形を生成する方法８００を示すフロー図である。方法８００のステップ８０２は、波形の半周期内の波形ジェネレーターのクロック信号のクロックサイクル数を設定することによる、一周期の波形生成を含む。一実施形態では、波形ジェネレーター（例えば、３００、５００、６００）は、波形の半周期を生成するために利用される場合がある波形ジェネレーターのクロック信号のクロックサイクルの数を決定するように構成されている。波形は容量センシングに用いられるセンシング信号である場合がある。例えば、半周期を生成するために用いられるクロックサイクルの数を増やす又は減らすことにより、半周期の長さが長く又は短くなる場合がある。

ステップ８０４では、波形のデータサンプルは、ランダムアクセスメモリ（ＲＡＭ）のアドレス位置からアクセスされる。例えば、アキュミュレーター回路（例えば３０４、５０４、７０２）は波形のデータサンプルにＲＡＭのアドレス位置からアクセスするように構成されている場合がある。一実施形態では、アキュミュレーター回路は位相増分値を用いてＲＡＭアドレス値をインクリメントすることでデータサンプルにアクセスし、クロック信号のクロックサイクルに基づいて位相増分値を累算し、そして、累算された位相増分値をトランケーションして小数を用いてＲＡＭアドレス値をインクリメントするように構成されている。

ステップ８０６では、波形の形状が生成される。例えば、飽和回路（例えば、３１０、５１０、７０４）が波形の形状を生成するように構成される場合がある。一実施形態では、飽和回路は、トランケーションされた値と飽和限界とを比較して、波形の形状を生成するように構成されている場合がある。例えば、トランケーションされた値が飽和限界よりも小さいときは、飽和回路は対応するＲＡＭアドレスからデータサンプルにアクセスするように構成される。さらに、トランケーションされた値が飽和の限界よりも大きいときは、飽和回路３１０は飽和限界に対応するＲＡＭアドレスからデータサンプルにアクセスするように構成されている。さらに、飽和回路３１０はアクセスされたデータサンプルに対応する信号を出力するように構成されている場合がある。

ここで明らかにされた実施形態と例は、現在の技術に応じて実施形態とその個々の応用を最良に説明し、結果として当業者がこの開示内容を生産および使用できるようにするために呈示されたものである。しかしながら、当業者は前述の記述と例は、例証と例示のみを目的とすることを理解するだろう。提示された説明は網羅的であること、又は本開示内容をここで明示に開示された形に限定することを意図したものではない。

前述の視点から、本開示の範囲は後述の請求項によって決定される。

Claims (27)

1. クロック信号に基づいて、位相増分値を累積するように構成されたアキュミュレーター回路と、
   累積された前記位相増分値から１又は複数のビットを切り落としてトランケーションされた値を生成するように構成されたトランケーション回路と、
   飽和回路であって、
   前記トランケーションされた値を飽和限界と比較し、
   前記トランケーションされた値が前記飽和限界を下回ったときに、前記トランケーションされた値に対応するランダムアクセスメモリのアドレスからデータサンプルにアクセスし、又は、
   前記トランケーションされた値が前記飽和限界を上回ったときに、前記飽和限界に対応するランダムアクセスメモリのアドレスからデータサンプルにアクセスし、
   アクセスした前記データサンプルに対応する信号を出力する、
   ように構成された飽和回路と、
   を備える波形ジェネレーター。
2. 極性スイッチ起動信号に基づき、出力される前記信号の極性を切替えるように構成された極性スイッチ回路をさらに備える、
   請求項１に記載の波形ジェネレーター。
3. 直流オフセットを出力される前記信号に加えるように構成された直流オフセット回路をさらに備える、
   請求項１に記載の波形ジェネレーター。
4. 前記直流オフセット回路は、オフセットされた信号をデジタルアナログ変換器に出力するようにさらに構成され、
   前記デジタルアナログ変換器はオフセットされた前記信号に対応する波形を出力するように構成されている、
   請求項３に記載の波形ジェネレーター。
5. リセット制御信号を出力するように構成された制御信号回路をさらに備え、
   前記アキュミュレーター回路は、前記リセット制御信号に基づき、累積した前記位相増分値をリセットするように構成されている、
   請求項１に記載の波形ジェネレーター。
6. 前記制御信号回路は、波形の半周期に含まれるクロックサイクルの数を保持するレジスターを備え、前記レジスターは、前記クロックサイクルの数を調節して前記波形の周期と前記波形の周波数とのうち少なくとも一つを調整するようにプログラム可能である、
   請求項５に記載の波形ジェネレーター。
7. 前記位相増分値を出力するように構成された位相増分回路をさらに備える、
   請求項１に記載の波形ジェネレーター。
8. 前記波形ジェネレーターは、台形波形又は正弦波形を発生させるように構成される、
   請求項１に記載の波形ジェネレーター。
9. 前記制御信号回路は、前記位相増分値を出力するように構成された位相増分回路をさらに備え、前記位相増分回路は前記台形波形の立ち上がりエッジの持続期間を調節するようにプログラム可能なレジスターを備える、
   請求項８に記載の波形ジェネレーター。
10. 前記位相増分回路のレジスターは、前記台形波形の立ち上がりエッジの持続期間を調節して前記台形波形の周期に対する前記立ち上がりエッジの持続期間の割合を維持するようにプログラム可能である、
    請求項９に記載の波形ジェネレーター。
11. 前記飽和回路は、前記台形波形のフラットトップ部の持続期間を調節するようにプログラム可能なレジスターを備える、
    請求項８に記載の波形ジェネレーター。
12. 前記飽和回路のレジスターは、容量センサーの静定時間に基づき、前記台形波形のフラットトップ部の持続期間を調節するようにプログラム可能である、
    請求項１１に記載の波形ジェネレーター。
13. 前記トランケーション回路が、
    累積された前記位相増分値を６４で割る演算を実行するように構成された６４除算回路と、
    前記６４除算回路の出力に対して床演算を実行するように構成された床回路と、
    を備える、
    請求項１に記載の波形ジェネレーター。
14. 前記トランケーション回路は、前記ランダムアクセスメモリのアドレスをインクリメントするための小数ビットを出力するように構成されている、
    請求項１に記載の波形ジェネレーター。
15. 前記ランダムアクセスメモリからアクセスされたデータサンプル間で補間を行って補間されたデータサンプル間の一以上の他のデータサンプルを決定するように構成された補間回路を更に備える、
    請求項１に記載の波形ジェネレーター。
16. 複数のセンサー電極と、前記複数のセンサー電極と通信可能に接続された、センシング信号を前記複数のセンサー電極に印加して前記複数のセンサー電極からセンサーデータを取得するセンシングドライバーと、を備えるセンシング装置と、
    波形ジェネレーターであって、
    クロックサイクルごとに小数を用いてランダムアクセスメモリのアドレスをインクリメントするためのアドレスビットを生成して前記センシング信号の波形のサンプルにアクセスするように構成された回路と、
    前記波形の半周期の中に含まれるクロックサイクルの数を変更することで前記センシング信号の周波数を変更するように構成された回路と、
    位相増分値と飽和限界値の少なくとも一つを調節することで波形の形状を制御するように構成された回路と、
    を備える波形ジェネレーターと、
    を備える入力装置。
17. 前記アドレスビットを生成するように構成された回路が、
    前記波形ジェネレーターのクロックに基づき、位相増分値を累積するアキュミュレーター回路と、
    累積された前記位相増分値から１又は複数のビットを切り落として、トランケーションされた値を生成するように構成されたトランケーション回路と、
    を備える、
    請求項１６に記載の入力装置。
18. 前記アキュミュレーター回路は、リセット制御信号に基づき、累積された前記位相増分値をリセットするようにさらに構成されている、
    請求項１７に記載の入力装置。
19. 前記波形の形状を制御するように構成された回路が、
    飽和回路であって、
    前記トランケーションされた値を飽和限界と比較し、
    前記トランケーションされた値が前記飽和限界を下回ったときには、ランダムアクセスメモリの前記トランケーションされた値に対応するアドレスからデータサンプルにアクセスし、又は、
    前記トランケーションされた値が前記飽和限界を上回ったときには、前記ランダムアクセスメモリの前記飽和限界に対応するアドレスからデータサンプルにアクセスし、
    アクセスされた前記データサンプルに対応する信号を出力する、
    ように構成された飽和回路を備える、
    請求項１７に記載の入力装置。
20. 前記波形ジェネレーターは、
    極性スイッチ起動に基づき、アクセスされた前記データサンプルに対応する信号の極性を切替えるように構成された極性スイッチ回路と、
    前記極性スイッチ回路の出力と通信可能に接続された直流オフセット回路であって、
    前記信号に直流オフセットを加え、
    オフセットされた前記信号をデジタルアナログ変換器に出力し、前記デジタルアナログ変換器は前記センシング信号に対応するデジタル波形を出力するように構成されている、
    直流オフセット回路と、
    を更に備える、
    請求項１９に記載の入力装置。
21. 前記波形の形状を制御するように構成された回路が、
    前記位相増分値を調節して、前記台形波形の立ち上がりエッジの持続時間を調節し、
    前記飽和限界を調節して、前記台形波形のフラットトップ部の持続時間を調節する、
    ことで前記台形波形を生成するように構成されている、
    請求項１９に記載の入力装置。
22. 複数のディスプレイ電極を有するディスプレイパネルを更に備え、
    複数の前記センサー電極はそれぞれ複数の前記ディスプレイ電極の一つを少なくとも含む、
    請求項１６に記載の入力装置。
23. 波形を生成する方法であって、
    前記波形の半周期内のクロックサイクルの数を設定することで、前記波形の周期を生成することと、
    ランダムアクセスメモリにアクセスすることと
    を含み、
    前記アクセスすることが、
    位相増分値を用いてランダムアクセスメモリのアドレス値をインクリメントすることと、
    前記位相増分値をクロックサイクルに基づいて累積することと、
    累積された前記位相増分値をトランケーションしてトランケーションされた値を生成し、小数を用いて前記ランダムアクセスメモリのアドレス値をインクリメントすることと、
    前記波形の形状を生成することと、
    を含み、
    前記波形を生成することが、
    前記トランケーションされた値を飽和限界と比較し、
    前記トランケーションされた値が前記飽和限界を下回ったときに、ランダムアクセスメモリの前記トランケーションされた値に対応するアドレスからデータサンプルにアクセスし、又は、
    前記トランケーションされた値が前記飽和限界を上回ったときに、ランダムアクセスメモリの前記飽和限界に対応するアドレスからデータサンプルにアクセスすることと、
    アクセスされた前記データサンプルに対応する信号を出力することと、
    を含む
    方法。
24. 前記波形の形状を生成することは、
    前記位相増分値を設定して、台形形状の前記波形の立ち上がりエッジの持続時間を調整し、
    前記飽和限界を設定して、前記台形形状の波形のフラットトップ部の持続時間を調整する、
    ことにより前記波形の台形形状を生成することを含む、
    請求項２３に記載の方法。
25. 前記累積された前記位相増分値をトランケーションすることは、
    前記累積された値を６４で除算することと、
    商に床演算を行うことと、
    を含む、
    請求項２３に記載の方法。
26. 前記ランダムアクセスメモリのアドレスからアクセスされたデータサンプル間で補間処理を行って、補間されるデータサンプル間の１又は複数の他のデータサンプルを決定することを更に含む、
    請求項２３に記載の方法。
27. 前記アクセスすることは、前記クロックサイクルの数に基づいて、前記位相増分値をリセットすることを更に含む、
    請求項２３に記載の方法。

Images