CN110858106A - 用于细微可调谐感测频率的波形生成电路 - Google Patents

用于细微可调谐感测频率的波形生成电路 Download PDF

Info

Publication number
CN110858106A
CN110858106A CN201910783446.9A CN201910783446A CN110858106A CN 110858106 A CN110858106 A CN 110858106A CN 201910783446 A CN201910783446 A CN 201910783446A CN 110858106 A CN110858106 A CN 110858106A
Authority
CN
China
Prior art keywords
waveform
circuit
value
signal
waveform generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910783446.9A
Other languages
English (en)
Inventor
J.罗伯森
D.索贝尔
D.贝格特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Inc
Original Assignee
Synaptics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synaptics Inc filed Critical Synaptics Inc
Publication of CN110858106A publication Critical patent/CN110858106A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/94—Generating pulses having essentially a finite slope or stepped portions having trapezoidal shape
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G06F3/03547—Touch pads, in which fingers can move on a surface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/321—Display for diagnostics, e.g. diagnostic result display, self-test user interface
    • G06F11/322—Display of waveforms, e.g. of logic analysers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0414—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G06F3/041662—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving using alternate mutual and self-capacitive scanning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04101—2.5D-digitiser, i.e. digitiser detecting the X/Y position of the input means, finger or stylus, also when it does not touch, but is proximate to the digitiser's interaction surface and also measures the distance of the input means within a short range in the Z direction, possibly with a separate measurement setup
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Quality & Reliability (AREA)
  • Position Input By Displaying (AREA)
  • Electronic Switches (AREA)

Abstract

本文中公开的实施例一般涉及电子设备，以及更具体地，涉及用于输入设备的波形生成电路。一个或多个实施例提供用于集成触摸和显示驱动器（TDDI）的新波形生成器以及用于生成具有细微可调谐感测频率的电容性感测的波形的方法。波形生成器包括累加器电路、截断电路和饱和电路。累加器电路被配置成基于时钟信号累加相位增量值，并输出累加的相位增量值。截断电路被配置成丢弃累加的相位增量值的一个或多个位以输出截断值。饱和电路被配置成将截断值与饱和极限进行比较，并输出对应于访问的数据样本的信号。

Description

用于细微可调谐感测频率的波形生成电路
技术领域
本文中公开的实施例一般涉及电子设备，以及更具体地，涉及用于输入设备的波形生成电路。
背景技术
包括接近传感器设备的输入设备可以用于多种电子系统中。接近传感器设备可以包括由表面区分的感测区，其中接近传感器设备确定一个或多个输入对象的存在、位置、力和/或运动。接近传感器设备可用于为电子系统提供界面。例如，接近传感器设备可以用作较大计算系统的输入设备，诸如集成在笔记本或台式计算机中或在其外围的触摸板。接近传感器设备也可以经常用于较小计算系统中，诸如集成在蜂窝电话或交通工具（例如，汽车）中的触摸屏。
发明内容
本文中公开的实施例一般涉及电子设备，以及更具体地，涉及用于输入设备的波形生成器。在一个或多个实施例中，波形生成器包括累加器电路、截断电路和饱和电路。累加器电路被配置成基于时钟信号累加相位增量值。截断电路被配置成丢弃累加相位增量值的一个或多个位以生成截断值。饱和电路被配置成将截断值与饱和极限进行比较，如果截断值低于饱和极限，则从对应于截断值的随机存取存储器（RAM）地址访问数据样本，或者如果截断值高于饱和极限，则从对应于饱和极限的RAM地址访问数据样本，并输出对应于访问的数据样本的信号。
在一个实施例中，输入设备包括感测设备和波形生成器。感测设备包括多个传感器电极和感测驱动器。感测驱动器通信地耦合到多个传感器电极，并且被配置成通过利用感测信号驱动多个传感器电极来从多个传感器电极获取传感器数据。波形生成器包括：配置成生成地址位以用于每个时钟循环部分地递增随机存取存储器（RAM）地址以访问感测信号的波形的样本的电路；配置成通过在波形的半周期中调整时钟循环的数量来改变感测信号的频率的电路；以及配置成通过调整相位增量值和饱和极限值中的至少一个来控制波形的形状的电路。
在实施例中，一种用于生成波形的方法包括：通过针对波形的半周期设置时钟循环的数量、访问随机存取存储器（RAM）并生成该波形的形状来生成波形的周期。访问RAM包括使用相位增量值递增RAM地址值、基于时钟循环累加相位增量值以及截断累加的相位增量值以部分地递增RAM地址值。生成波形的形状，其中生成形状包括将截断值与饱和极限进行比较，如果截断值低于饱和极限，则从对应于截断值的RAM地址访问数据样本，或者如果截断值高于饱和极限，则从对应于饱和极限的RAM地址访问数据样本，并输出对应于访问的数据样本的信号。
在一个或多个实施例中，提供了一种包括波形生成器的处理系统和用于生成波形的方法。
附图说明
为了可以详细地理解本公开的以上记载的特征的方式，可以通过参考实施例获得上面简要概述的本公开的更具体的描述，实施例中的一些在附图中图示。然而，要注意的是，附图仅图示了示例性实施例，以及因此不视为限制发明范围，因为本公开可允许其它同等有效的实施例。
图1是根据一个或多个实施例的输入设备的示意性框图。
图2图示了根据一个或多个实施例的示例显示设备和传感器设备。
图3是根据一个或多个实施例的示例波形生成电路的框图。
图4图示了根据一个或多个实施例的可由波形生成器输出的示例梯形感测波形。
图5A、5B和5C是根据一个或多个实施例的示例波形生成器的详细图。
图6图示了根据一个或多个实施例的在生成波形中利用的示例信号。
图7是根据一个或多个实施例的示例波形生成器的框图。
图8是图示根据一个或多个实施例的用于电容性感测的示例操作的流程图。
为了便于理解，在可能的情况下，已经使用相同的参考标号来指定为附图共有的相同元件。设想的是，在一个实施例中公开的元件可以有利地用于其它实施例而无需具体记载。除非特别说明，否则这里提到的附图不应理解为按比例绘制。而且，附图通常被简化，并且为了呈现和解释的清楚性，省略了细节或部件。附图和讨论用于解释下面讨论的原理，其中相似的名称表示相似的元件。
具体实施方式
以下具体实施方式本质上仅是示例性的，并不旨在限制本公开或本公开的应用和用途。此外，无意受前述背景技术、发明内容或以下具体实施方式中呈现的任何明示或暗示的理论的约束。
在一个或多个实施例中，输入设备包括被驱动以获取传感器数据的传感器电极，该传感器数据可用于确定一个或多个输入对象的位置信息。在这样的实施例中，传感器数据可以包括干扰的影响，这可能使得难以确定与输入设备接近和/或接触的输入对象的位置信息。例如，传感器电极可以设置在显示设备的显示面板上，并且随着显示面板更新，显示更新信号被驱动到显示面板的显示电极上。显示更新信号可能将干扰注入传感器数据中，从而负面地影响传感器数据；然而，显示器引起的干扰难以针对使用当前方法测量和补偿，因为每次更新显示面板时干扰改变。在下文中，描述了具有用于补偿显示干扰的改进方法的各种系统和方法。
现在转向附图，图1是根据本公开的实施例的示例性输入设备100的框图。输入设备100可以被配置成向电子系统（未示出）提供输入。如在本文档中所使用的，术语“电子系统”广泛地指代能够电子地处理信息的任何系统。电子系统的一些非限制性示例包括所有大小和形状的个人计算机，诸如台式计算机、膝上型计算机、上网本计算机、平板电脑、网络浏览器、电子书阅读器和个人数字助理（PDA）。附加示例电子系统包括复合输入设备，诸如包括输入设备100和分离的操纵杆或按键开关的物理键盘。另外的示例电子系统包括外围设备，诸如数据输入设备（例如，遥控器和鼠标）以及数据输出设备（例如，显示屏和打印机）。其它示例包括远程终端、信息亭和视频游戏机，例如视频游戏控制台、便携式游戏设备等。其它示例包括通信设备，例如，诸如智能电话的蜂窝电话，以及媒体设备，例如记录器、编辑器以及播放器，诸如电视、机顶盒、音乐播放器、数码相框和数码相机。另外，电子系统可以是输入设备的主机或从机。电子系统也可以称为电子设备。
输入设备100可以实现为电子系统的物理部分，或者可以与电子系统物理地分离。视情况而定，输入设备100可以使用以下中的任何一个或多个与电子系统的部分通信：总线、网络和其它有线或无线互连。示例包括I2C、SPI、PS/2、通用串行总线（USB）、蓝牙、RF和IRDA。
在图1中，输入设备100被示出为接近传感器设备，其被配置成感测由感测区120中的一个或多个输入对象140提供的输入。示例输入对象140包括手指和触控笔，如图1中所示。示例性接近传感器设备可以是触摸板、触摸屏、触摸传感器设备等。
感测区120涵盖输入设备100上方、周围、之中和/或附近的任何空间，其中输入设备100能够检测用户输入，例如，由一个或多个输入对象140提供的用户输入。特定感测区的大小、形状和位置可以因实施例而广泛变化。在一些实施例中，感测区120从输入设备100的表面在一个或多个方向上延伸到空间中，直到信噪比阻止充分准确的对象检测。在各种实施例中，该感测区120在特定方向上延伸到的距离可以大约小于一毫米、数毫米、数厘米或更多，并且可以根据所使用的感测技术的类型和期望的准确度而显著变化。因此，一些实施例的感测输入包括：不与输入设备100的任何表面接触；与输入设备100的输入表面（例如触摸表面）接触：以某个量的施加力或压力耦合的与输入设备100的输入表面接触；和/或其组合。在各种实施例中，输入表面可以由传感器电极（本文中也称为感测电极）位于其内的壳体的表面、由施加在传感器电极或任何壳体上的面板等提供。在一些实施例中，感测区120当投影到输入设备100的输入表面上时具有矩形形状。
输入设备100可以利用传感器部件和感测技术的任何组合来检测感测区120中的用户输入。输入设备100包括用于检测用户输入的一个或多个感测元件。作为若干非限制性示例，输入设备100可使用电容性、弹性、电阻性、电感性、磁性、声学、超声和/或光学技术。
一些实施方式被配置成提供跨越一维、二维、三维或更高维空间的图像。一些实施方式被配置成提供沿特定轴或平面的输入的投影。
在输入设备100的一些电阻性实施方式中，柔性且导电的第一层由一个或多个间隔件元件与导电的第二层分离。在操作期间，跨层创建一个或多个电压梯度。按压柔性第一层可使其充分偏转以在层之间创建电接触，从而产生反映层之间的（一个或多个）接触点的电压输出。这些电压输出可用于确定位置信息。
在输入设备100的一些电感性实施方式中，一个或多个感测元件拾取由谐振线圈或线圈对感应的回路电流。然后可以使用电流的幅度、相位和频率的某种组合来确定位置信息。
在输入设备100的一些电容性实施方式中，施加电压或电流以创建电场。附近的输入对象引起电场的改变，并且产生电容性耦合的可检测改变，其可以作为电压、电流等的改变被检测。
一些电容性实施方式利用电容性感测元件的阵列或者其它规则或者不规则图案来创建电场。在一些电容性实施方式中，分离的感测元件可以欧姆地短接在一起，以形成较大的传感器电极。一些电容性实施方式利用电阻片，其可以是均匀电阻性的。
一些电容性实施方式利用基于传感器电极与输入对象之间的电容性耦合的改变的“自电容”（也常常称为“绝对电容”）感测方法。在各种实施例中，传感器电极附近的输入对象更改传感器电极附近的电场，因而改变所测量的电容性耦合。在一个实施方式中，绝对电容感测方法通过相对于参考电压（例如，系统接地）调制传感器电极、以及通过检测传感器电极与输入对象之间的电容性耦合来进行操作。
一些电容性实施方式利用基于传感器电极之间的电容性耦合的改变的“互电容”（也常常称为“跨电容”）感测方法。在各种实施例中，传感器电极附近的输入对象更改传感器电极之间的电场，因而改变所测量的电容性耦合。在一个实施方式中，跨电容性感测方法通过以下步骤进行操作：检测一个或多个发射器传感器电极（本文中也称为“发射器电极”或“发射器”）与一个或多个接收器传感器电极（本文中也称为“接收器电极”或“接收器”）之间的电容性耦合。发射器传感器电极可以相对于参考电压（例如，系统接地）被调制，以发射发射器信号。接收器传感器电极可以相对于参考电压保持基本上恒定，以促进对所产生信号的接收。所产生信号可以包括对应于一个或多个发射器信号和/或一个或多个环境干扰源（例如，其它电磁信号）的（一个或多个）影响。传感器电极可以是专用的发射器或接收器，或者可以被配置成既发射又接收。
在图1中，处理系统110被示出为输入设备100的部分。处理系统110被配置成操作输入设备100的硬件以检测感测区120中的输入。处理系统110包括一个或多个集成电路（IC）和/或其它电路部件的部分或全部。例如，用于互电容传感器设备的处理系统可以包括配置成利用发射器传感器电极发射信号的发射器电路和/或配置成利用接收器传感器电极接收信号的接收器电路。在一些实施例中，处理系统110还包括电子可读指令，诸如固件代码、软件代码和/或类似物。在一些实施例中，组成处理系统110的部件定位在一起，诸如在输入设备100的（一个或多个）感测元件附近。在其它实施例中，处理系统110的部件物理地分离，其中一个或多个部件靠近输入设备100的（一个或多个）感测元件，以及一个或多个部件在其它地方。例如，输入设备100可以是耦合到台式计算机的外围设备，并且处理系统110可以包括被配置成在台式计算机的中央处理单元和与中央处理单元分离的一个或多个IC（在另一个实施例中，具有相关联的固件）上运行的软件。作为另一示例，输入设备100可以物理地集成在电话中，并且处理系统110可以包括作为电话的主处理器的部分的电路和固件。在一些实施例中，处理系统110专用于实现输入设备100。在其它实施例中，处理系统110还执行其它功能，诸如操作显示屏、驱动触觉致动器等。
处理系统110可以实现为处理处理系统110的不同功能的模块的集合。每个模块可以包括作为处理系统110的部分的电路、固件、软件或者其组合。在各种实施例中，可以使用模块的不同组合。示例模块包括：硬件操作模块，其用于操作诸如传感器电极和显示屏的硬件；数据处理模块，其用于处理诸如传感器信号和位置信息的数据；以及报告模块，其用于报告信息。另外的示例模块包括：传感器操作模块，其配置成操作（一个或多个）感测元件以检测输入；识别模块，其配置成识别诸如模式改变手势的手势；以及模式改变模块，其用于改变操作模式。
在一些实施例中，处理系统110通过引起一个或多个动作而直接地响应于感测区120中的用户输入（或者没有用户输入）。示例动作包括改变操作模式以及诸如光标移动、选择、菜单导航和其它功能的GUI动作。在一些实施例中，处理系统110向电子系统的某个部分（例如，向与处理系统110分离的电子系统的中央处理系统，如果这样的分离的中央处理系统存在的话）提供关于输入（或者没有输入）的信息。在一些实施例中，电子系统的某个部分处理从处理系统110所接收的信息，以作用于用户输入，诸如以促进全范围的动作，包括模式改变动作和GUI动作。
例如，在一些实施例中，处理系统110操作输入设备100的（一个或多个）感测元件，以产生指示感测区120中的输入（或者没有输入）的电信号。处理系统110可以在产生提供给电子系统的信息中对电信号执行任何适当量的处理。例如，处理系统110可以数字化从传感器电极获得的模拟电信号。作为另一个示例，处理系统110可以执行滤波或者其它信号调节。作为又一个示例，处理系统110可以减去或者以其它方式计及基线，使得信息反映电信号与基线之间的差。作为又一些示例，处理系统110可以确定位置信息、将输入识别为命令、识别笔迹等。
如本文中所使用的“位置信息”宽泛地涵盖绝对位置、相对位置、速度、加速度和其它类型的空间信息。示例性“零维”位置信息包括近/远或接触/无接触信息。示例性“一维”位置信息包括沿轴的位置。示例性“二维”位置信息包括平面中的运动。示例性“三维”位置信息包括空间中的瞬时或平均速度。另外的示例包括空间信息的其它表示。还可以确定和/或存储关于一种或多种类型的位置信息的历史数据，包括例如随时间跟踪位置、运动或者瞬时速度的历史数据。
在一些实施例中，输入设备100利用由处理系统110或者由某个其它处理系统所操作的附加输入部件来实现。这些附加输入部件可以提供用于感测区120中的输入的冗余功能性或者某种其它功能性。图1示出感测区120附近的按钮130，其能够用来促进使用输入设备100来选择项目。其它类型的附加输入部件包括滑块、球、轮、开关等。相反地，在一些实施例中，输入设备100可以不利用其它输入部件来实现。
在一些实施例中，输入设备100包括触摸屏界面，并且感测区120重叠显示屏的至少部分。例如，感测区120可以重叠显示屏的有效区域的至少一部分。显示屏的有效区域可以对应于显示屏的更新图像的部分。在一个或多个实施例中，输入设备100可包括覆盖显示屏的基本上透明的传感器电极，并为相关联的电子系统提供触摸屏界面。显示屏可以是能够向用户显示视觉界面的任何类型的动态显示器，并且可以包括任何类型的发光二极管（LED）、有机LED（OLED）、阴极射线管（CRT）、液晶显示器（LCD）、等离子体、电致发光（EL）或其它显示技术。输入设备100和显示屏可以共享物理元件。例如，一些实施例可以利用一些相同的电子部件来进行显示和感测。作为另一示例，显示屏可以由处理系统110部分地或全部地操作。显示屏也可以被称为显示面板。
应当理解的是，尽管在全功能装置的上下文中描述了本公开的许多实施例，但是本公开的机制能够以多种形式作为程序产品（例如，软件）分发。例如，本公开的机制可以被实现和分发为由电子处理器可读的信息承载介质上的软件程序，例如，由处理系统110可读的非暂时性计算机可读和/或可记录/可写信息承载介质。另外，无论用于执行分发的特定介质类型如何，本公开的实施例都同样适用。非暂时性电子可读介质的示例包括各种盘、记忆棒、存储卡、存储模块等。电子可读介质可以基于闪速、光学、磁性、全息或任何其它存储技术。
图2示出了根据一些实施例的被配置为在与图案相关联的感测区120中感测的电容性像素205（在本文中也称为电容性像素或感测像素）的示例性图案的一部分。每个电容性像素205可以包括上述感测元件中的一个或多个。为了说明和描述的清楚性，图2以简单矩形的图案呈现电容性像素205的区，并且未示出电容性像素205内的各种其它部件。在一个实施例中，电容性像素205是对应传感器电极的局部电容的区域。电容性像素205可以在第一操作模式中形成在单独的传感器电极和接地之间，并且在第二操作模式中形成在用作发射器和接收器电极的传感器电极的分组之间。电容性耦合随着与电容性像素205相关联的感测区120中的输入对象的接近和运动而改变，以及因此可以用作输入设备的感测区120中的输入对象的存在的指示符。
示例性图案包括在公共平面中以X列和Y行布置的电容性像素205X，Y（统称为电容性像素205）的阵列，其中X和Y是正整数，尽管X和Y中的一个可以是零。设想的是电容性像素205的图案可包括具有其它配置的多个电容性像素205，诸如环形阵列、重复图案、非重复图案、非均匀阵列单行或列，或其它合适的布置。此外，如下面将更详细讨论的，电容性像素205中的传感器电极可以是任何形状，诸如圆形、矩形、菱形、星形、正方形、非凸形、凸形、非凹形凹形等。如这里所示出，电容性像素205耦合到处理系统110并用于确定感测区120中输入对象的存在（或者不存在）。
在第一操作模式中，电容性像素205内的至少一个传感器电极可用于经由绝对感测技术检测输入对象的存在。处理系统110中的传感器模块204被配置成使用每个电容性像素205中的迹线240利用绝对电容性感测信号来驱动传感器电极，并且基于绝对电容性感测信号测量传感器电极和输入对象之间的电容，其由处理系统110或其它处理器利用以确定输入对象的位置。绝对电容性感测信号可以是包括变化电压的调制信号。
电容性像素205的各种电极典型地与其它电容性像素205的电极欧姆地隔离。另外，在电容性像素205包括多个电极的情况下，电极可以彼此欧姆地隔离。也就是说，一个或多个绝缘体将传感器电极分离并防止它们彼此电短接。
在第二操作模式中，电容性像素205中的传感器电极用于经由跨电容感测技术检测输入对象的存在。也就是说，处理系统110可以利用发射器信号驱动电容性像素205中的至少一个传感器电极，并且使用电容性像素205中的一个或多个其它传感器电极接收所产生信号，其中所产生信号包括对应于发射器信号的影响。由处理系统110或其它处理器利用所产生信号来确定输入对象的位置。利用发射器信号驱动的传感器电极由发射器信号相对于接收所产生信号的传感器电极调制。在一个实施例中，利用发射器信号驱动的传感器电极和接收所产生信号的传感器电极均被调制。
输入设备100可以被配置成以上述模式中的任何一种进行操作。输入设备100还可以被配置成在上述两种模式之间切换。
在一些实施例中，“扫描”电容性像素205以确定这些电容性耦合。也就是说，在一个实施例中，驱动一个或多个传感器电极以发射发射器信号。可以操作发射器使得一次一个发射器电极进行发射，或者多个发射器电极同时发射。在多个发射器电极同时发射的情况下，多个发射器电极可以发射相同的发射器信号并有效地产生实际上较大的发射器电极。可替换地，多个发射器电极可以发射不同的发射器信号。例如，多个发射器电极可以根据一个或多个编码方案发射不同的发射器信号，这些编码方案使得能够独立地确定它们对接收器电极的所产生信号的组合影响。
配置为接收器传感器电极的传感器电极可以单独或多个地操作以获取所产生信号。所产生信号可用于确定电容性像素205处的电容性耦合的测量结果。
在其它实施例中，“扫描”电容性像素205以确定这些电容性耦合包括利用绝对电容性感测信号进行驱动以及测量一个或多个传感器电极的绝对电容。在另一个实施例中，可以操作传感器电极，使得绝对电容性感测信号同时在多个电容性像素205中的传感器电极上被驱动。在这样的实施例中，可以同时从一个或多个电容性像素205中的每个获得绝对电容性测量结果。在一个实施例中，输入设备100同时驱动多个电容性像素205中的传感器电极，并在相同的感测循环中测量每个电容性像素205的绝对电容性测量结果。在各种实施例中，处理系统110可以被配置成利用传感器电极的一部分选择性地驱动和接收。例如，可以基于但不限于在主处理器上运行的应用、输入设备的状态、感测设备的操作模式和输入设备的确定位置来选择传感器电极。主处理器可以是中央处理单元或电子设备的任何其它处理器。
如上所讨论，来自电容性像素205的测量结果的集合形成表示像素205处的电容性耦合的电容性图像或电容性帧。可以在多个时间周期上获取多个电容性图像，并且它们之间的差异用于导出关于感测区中的输入的信息。例如，在连续时间周期上获取的连续电容性图像可用于跟踪进入、离开感测区和在感测区内的一个或多个输入对象的（一个或多个）运动。
在一些实施例中，电容性像素205中的一个或多个传感器电极包括用于更新显示屏的显示的一个或多个显示电极。在一个或多个实施例中，显示电极包括公共电压电极（也称为Vcom电极）的一个或多个段、源极驱动线、栅极线、阳极电极或阴极电极，或任何其它显示元件。这些显示电极可以设置在适当的显示屏基板上。例如，在诸如平面内切换（IPS）和平面到线切换（PLS）有机发光二极管（OLED）的显示屏中，显示电极可以设置在透明基板上，例如玻璃基板、TFT玻璃，或任何其它透明材料，）。在其它实施例中，在诸如图案化垂直对准（PVA）和多域垂直对准（MVA）的显示屏中，显示电极可以设置在滤色器玻璃的底部上。在一个或多个实施例中，显示电极可以设置在OLED显示器的发光层上。在这样的实施例中，用作传感器电极和显示电极两者的电极也可以称为组合电极，因为它执行多种功能。
继续参考图2，在各种实施例中，耦合到感测电极的处理系统110包括传感器模块204并且可选地包括显示驱动器模块208。在一个实施例中，传感器模块204包括配置成将发射器信号或绝对电容性感测信号驱动到感测电极上并在其中期望输入感测的周期期间利用感测电极接收所产生信号的电路。
在一个或多个实施例中，传感器模块204包括发射器模块，该发射器模块包括被配置成在其中期望输入感测的周期期间将发射器信号驱动到感测电极上的电路。在一个或多个实施例中，发射器信号被调制并且在分配用于输入感测的时间周期上包含一个或多个突发。在一个实施例中，每个突发包括多个循环。每个循环可以包括正和负电压转变。发射器信号可以具有振幅、频率和电压，其可以被改变以获得感测区120中的输入对象的较鲁棒的位置信息。绝对电容性感测信号可以与跨电容感测中使用的发射器信号相同或不同。传感器模块204可以选择性地耦合到电容性像素205中的一个或多个传感器电极。例如，传感器模块204可以耦合到传感器电极的选择部分并且以绝对或跨电容感测模式操作。在另一个示例中，当在绝对感测模式中操作时而不是在跨电容感测模式中操作时，传感器模块204可以耦合到不同的传感器电极。
在各种实施例中，传感器模块204包括传感器电路，并且传感器模块被配置成利用感测电极接收所产生信号，该感测电极包括在其中期望输入感测的周期期间对应于发射器信号的影响。在一个或多个实施例中，传感器模块204被配置成从传感器电极接收所产生信号，该传感器电极利用绝对电容性感测信号驱动以确定传感器电极和输入对象之间的绝对电容的改变。在一个或多个实施例中，传感器模块204确定输入对象在感测区120中的位置。在一个或多个实施例中，传感器模块204将包括指示所产生信号的信息的信号提供给另一模块或处理器，诸如处理系统110的确定模块或电子设备的处理器（例如，主处理器），以用于确定输入对象在感测区120中的位置。在一个或多个实施例中，传感器模块包括多个接收器，其中每个接收器可以是模拟前端（AFE）。
在一个或多个实施例中，电容性感测或输入感测和显示更新可以在至少部分重叠的周期期间发生。例如，当驱动组合电极用于显示更新时，也可以驱动组合电极用于电容性感测。重叠电容性感测和显示更新可以包括调制显示设备的（一个或多个）参考电压和/或在一时间周期内调制显示器的至少一个显示电极，该时间周期至少部分地与传感器电极被配置用于电容性感测的时间重叠。在另一个实施例中，电容性感测和显示更新可以在非重叠周期（也称为非显示更新周期）期间发生。在各种实施例中，非显示更新周期可以在显示帧的两个显示行的显示行更新周期之间发生，并且可以至少在时间上与显示更新周期一样长。在这样的实施例中，非显示更新周期可以被称为长水平消隐周期、长h消隐周期或分布式消隐周期。在其它实施例中，非显示更新周期可以包括水平消隐周期和垂直消隐周期。处理系统110可以被配置成在不同的非显示更新时间中的任何一个或多个或任何组合期间驱动传感器电极以用于电容性感测。
显示驱动器模块208包括被配置成在非感测周期（例如，显示更新周期）期间向显示设备的显示器提供显示图像更新信息的电路。显示驱动器模块208可以包括在传感器模块204内或与传感器模块204分离。在一个实施例中，处理系统包括第一集成控制器，其包括显示驱动器模块208和传感器模块204的至少一部分。传感器模块204可包括发射器电路和/或接收器电路。在另一个实施例中，处理系统包括：第一集成控制器，其包括显示驱动器模块208；以及第二集成控制器，其包括传感器模块204。在又一个实施例中，处理系统包括：第一集成控制器，其包括显示驱动器模块208和发射器电路与接收器电路中的一个；以及第二集成控制器，其包括发射器电路与接收器电路中的另一个。
如上所述，输入设备100的感测区120可以被配置用于触摸感测和显示更新两者。在一些示例中，输入设备100包括被配置用于触摸感测和显示更新的集成电路（IC）芯片，并且可以被称为触摸和显示驱动器集成（TDDI）芯片。电容性触摸感测设备，包括并入TDDI芯片的那些，使用驱动信号用于电容性感测。处理系统110可包括波形生成器。在一个实施例中，波形生成器可以是直接数字合成器（DDS）电路。波形生成器也可以称为数字信号生成器或数字波形生成器。在一个实施例中，触摸感测可以指执行电容性感测以检测位于输入设备100的感测区120内的一个或多个输入对象（例如，输入对象140）。例如，第一输入对象可以位于感测区120内，其可以与输入设备100的输入表面接触和/或第二输入对象可以接近但不与输入设备100的输入表面直接接触。
在一个或多个实施例中，波形生成器可以包括同步数字电路，其从RAM表读取数字数据并将数据计时到数模转换器（DAC）中以创建波形。例如，波形生成器可以包括输出驱动DAC的8位代码的数字块。波形生成器可以生成诸如任意周期性模拟电压波形的波形。在一些实施例中，波形用作用于电容性感测的感测信号和保护信号Vguard。Vguard保护与电容性触摸感测电极相关联的电容。波形生成器可以通过利用波形样本填充RAM表来生成感测信号的形状。波形生成器的各种电路部件可以被配置成在波形的每个半周期期间寻址RAM表。在一个或多个实施例中，可以改变感测信号的感测频率以避免噪声。
一个或多个实施例提供具有任意波形的可编程周期的波形生成器。任意波形的可编程周期允许灵活的感测频率，其可以是细微可调谐的。例如，细微可调谐的感测频率可以对应于可以移位大约1到300KHz的感测频率。在其它实施例中，感测频率可以移位其它量。一个或多个实施例提供由波形生成器输出的梯形电压波形。各种实施例利用灵活的感测频率和梯形电压波形来减少在感测频率之间移位时基线电容测量结果的位移。
一个或多个实施例提供了新的波形生成器设计。波形生成器设计可以允许对RAM表的更灵活访问。在一些示例中，波形生成器包括截断电路，其允许对RAM表的小数位访问。对RAM表的更细微的粒度访问可以允许对波形生成器时钟信号的时钟循环数量的细微调谐改变，并因此波形的周期（以及由此感测频率）切换的细微粒度。切换感测频率的较大灵活性可以在感测期间实现较好的抗干扰性。
在一些示例中，新波形生成器设计还包括饱和电路和DC偏移电路，其准许更灵活地生成波形的形状（例如诸如梯形波形）以控制电磁干扰（EMI）发射。
在一些示例中，新波形生成器设计还包括相位增量电路，其也可以被细微调谐以保持波形的谐波特性。波形的谐波特性可以对应于负面地影响波形谐波处的波形的干扰量。
在一些示例中，新波形生成器设计还包括内插电路，该内插电路可用于执行样本的内插，从而允许导致波形生成器中减小的RAM大小的压缩。
图3是根据一个或多个实施例的示例波形生成器300的框图。波形生成器300可以包括相位增量电路302、累加器电路304和截断电路307，并且可以被配置用于生成灵活的波形周期。波形生成器300可以包括饱和电路310，其可以被配置用于生成波形的平顶。波形生成器300可以包括RAM表312和极性开关314。在各种实施例中，波形生成器300包括控制信号电路320，其被配置成基于HALF_CYCLE_CNT寄存器输出复位控制信号。波形生成器300可以包括DC偏移电路316，其可以被配置用于将DC偏移施加到波形。PHASE_INC、SAT_LIMIT、HALF_CYCLE_CNT和DC_OFFSET可以指分离的ASIC寄存器，其有时被称为“旋钮”。
波形生成器300可以通过生成反对称的两个半周期来生成完整波形。例如，两个半周期可以在形状上相似但在极性上相反。例如，极性开关314可以包括被配置成基于极性开关控制信号而每半周期切换极性的电路。
在一个或多个实施例中，波形是调制信号并且在一时间周期上包含一个或多个突发。此外，在一个或多个实施例中，每个突发包括多个循环的正和负电压转变。
相位增量电路302可以通信地耦合到ASIC寄存器，该ASIC寄存器被配置成编程相位增量。ASIC寄存器可以称为PHASE_INC。相位增量可以指示波形生成器300通过RAM表工作地多快（或一次寻址多少）。相位增量电路302可以在时钟信号的每个时钟循环之后将RAM地址的值递增一定量。
累加器电路304可以将PHASE_INC、时钟信号和复位控制信号作为输入。在半周期的过程中，累加器电路304累加PHASE_INC值。PHASE_INC值可以由相位增量电路302提供或输入到波形生成器300中。用于访问RAM表312的地址可以通过在波形生成器时钟信号的每个上升沿上处理累加的PHASE_INC值来生成。在半周期结束时，可以基于复位控制信号复位累加器电路304，从而重新开始波形的半周期的生成。
在一些示例中，波形的周期可以由复位控制信号的定时控制。可以在波形生成器时钟信号的整数数量的时钟循环之后启动累加器复位，以重新开始波形的新半循环。在一个或多个实施例中，输入到累加器电路304的整数数量的时钟循环可以是可编程的。例如，寄存器HALF_CYCLE_CNT可用于在单个半周期中编程时钟循环的数量。
在一些实施例中，波形是用于电容性感测的感测信号，并且控制波形的周期控制电容性感测信号的感测频率。
波形的周期T可以根据以下等式表示：
Figure DEST_PATH_IMAGE001
其中FDDSCLK是波形生成器时钟信号的频率。
感测频率可以由HALF_CYCLE_CNT根据以下等式控制：
其中
Figure DEST_PATH_IMAGE003
。
在下面更详细讨论的一个或多个实施例中，PHASE_INC也可以连同HALF_CYCLE_CNT一起改变以改变感测频率。
在一些实施例中，RAM表具有128个元素，其可以以四种方式访问：一个接一个访问RAM中的所有128个元素；通过在RAM表中每隔一个元素进行访问来访问RAM中的64个元素；通过在RAM表中每隔三个元素进行访问来访问RAM中的32个元素；或者通过在RAM表中的每隔七个元素进行访问来访问RAM中的16个元素。在一个或多个实施例中，波形生成器300在访问RAM表时具有更大的灵活性。波形生成器300可能能够访问扩展的周期的集合，这可以改进抗干扰性。访问RAM表时的更大的灵活性还可以准许定义由波形生成器300生成的保护电压波形的边缘的形状时的更大的灵活性，这可以提供对电磁干扰（EMI）发射的更好控制，同时维持稳定的基线。
在一个实施例中，当寻址RAM表312时的灵活性使得能够灵活地改变波形的周期。在一个或多个实施例中，代替在波形生成器时钟信号的每个上升沿移动一个索引，或者在波形生成器时钟信号的每个上升沿移动两个索引，可以移动波形生成器时钟信号的每个上升沿的小数数量的索引。波形生成器300中的截断电路307可以被配置用于丢弃某些位，诸如最低有效位（LSB）。截断电路307可以包括64分频操作电路306和下截断操作电路308，其实现六个小数位的累加。例如，64分频操作电路306可以从累加电路304划分累加的PHASE_INC值，并且下截断操作电路308丢弃一部分位，从而导致小数位。在一些实施例中，将RAM地址递增6位小数的能力允许波形生成器300在波形生成器时钟信号的时钟循环的每个上升沿将RAM地址递增1.0156个元素。在一个或多个实施例中，RAM表312可以仅存储任意波形的单个半周期的信息。
在一个或多个实施例中，可以在RAM的值之间（例如，在样本之间），诸如在6个小数位之间，执行内插。可以使用各种内插技术，诸如但不限于线性内插或二次内插。在这种情况下，可以在RAM中存储较少的样本点，以及因此，可以减小RAM表312的大小。这可能允许对简单波形进行大规模RAM压缩，从而减小RAM缓冲大小，并且可以使用输出DAC的全分辨率。
在一个或多个实施例中，波形生成器300可以生成梯形波形。图4图示了可以由波形生成器300输出的示例梯形波形400。梯形波形400可以具有三个主要部分：上升沿402、下降沿404和中间的平顶部分406。
在一个或多个实施例中，与梯形波形400的平顶部分406相关联的数字数据可以明确地存储在RAM表312中。在一个或多个其它实施例中，梯形波形400的平顶部分406可以存储在RAM表312中。代替地，可以保持上升沿402的最后一个样本，直到已经达到波形400的下降沿404为止。以这种方式生成梯形波形的优点是波形生成器300的RAM表312可以不被完全重新编程以便维持稳定的基线。
上升沿402可以由相位增量电路302和饱和电路310控制。例如，可以根据以下上升时间Trise的等式来控制上升沿402：
Figure 436576DEST_PATH_IMAGE004
或者
Figure DEST_PATH_IMAGE005
。
在一些示例中，波形生成器300可以生成大约150KHz的频率处的波形。例如，波形生成器300可以生成149.7KHz和/或150.6KHz处的波形。在一个或多个实施例中，两个频率之间的间隔可小于1KHz。对于小频率，两个相邻频率之间的间隔也可以更小。
在一个或多个实施例中，波形生成器300通过饱和电路310生成梯形波形400的平顶部分406。饱和电路310可以强制执行饱和极限（其也可以称为SAT_LIMIT）。例如，在通过累加电路304和截断电路307的累加和截断之后，饱和电路310可以确定PHASE_INC是否低于、等于或高于SAT_LIMIT。在一个实施例中，一旦累加和处理的PHASE_INC产生处于或高于SAT_LIMIT的地址，则生成的地址就停止上升，有效地保持波形生成器时钟信号的若干边缘的相同地址，这创建了平顶部分406。边缘可以是波形生成器时钟信号的上升沿。在一个或多个实施例中，可以存在可用于满足波形设计目标的许多不同的可能SAT_LIMIT值。在一个或多个实施例中，可以将平顶部分406生成为足够长以使传感器稳定，以便保持基线电容不改变。
在生成梯形波形400的平顶部分406的一个示例中，对于1μs的上升时间和T=10μs的周期，波形生成器时钟频率FDDSCLK=50MHz，并且SAT_LIMIT=63，然后根据上面的针对周期T的等式，HALF_CYCLE_CNT=250。因此，每个半周期中波形生成器时钟信号的时钟循环的数量是250。在这个示例中，RAM表312应该加载有从RAM地址0处的最小值到RAM地址63处的最大值线性地进展的值。因此，根据上面针对上升时间Trise的等式，在这个示例中PHASE_INC=81。这意味着，在这个示例中，在波形生成器时钟信号的50个时钟循环之后，RAM地址将处于63。因为RAM地址在63处饱和，所以波形生成器时钟信号的剩余200个时钟循环将在地址63处寻址相同RAM值，由此创建梯形波形400的平顶部分406。
在一个或多个实施例中，波形生成器300可以生成正弦波形。生成正弦波形的一种方式是利用半周期的正弦加载RAM的所有128个元素。在这种情况下，可以根据以下等式设置PHASE_INC 302的值：
Figure 216314DEST_PATH_IMAGE006
。
此关系可能产生非整数PHASE_INC值。在一个或多个实施例中，在舍入操作之前乘以64限制了在PHASE_INC的计算期间发生的舍入误差。在各种实施例中，在波形生成器300中的累加器电路304之后的64分频操作电路306和下截断操作电路308防止PHASE_INC的舍入误差变得太大，这可能导致生成的正弦波形的失真。此外，在一些实施例中，跟随有下截断操作的64分频操作使可允许周期的集合最大化，同时将失真保持在绝对最小值。
在一个或多个实施例中，如上所述，感测频率由HALF_CYCLE_CNT更改。在一个或多个实施例中，为了在保留基线的同时移位感测频率，可以通过仅改变HALF_CYCLE_CNT来改变感测频率，同时保持PHASE_INC固定。在这种情况下，上升沿402持续时间、Trise将保持固定，并且只有梯形波形400的平顶部分406的持续时间将改变。
如上所述，在一个或多个实施例中，PHASE_INC也可以改变。这可以保持感测信号的谐波结构。如果在切换频率的同时保持边缘402的持续时间Trise和感测循环周期T之间的比率，则可以保持波形的谐波特性。在一个或多个实施例中，可以通过由改变PHASE_INC来改变边缘的持续时间来保持该比率。如果新感测频率表示为f1并且当前感测频率表示为f0，则当前档位（gear）和新档位可以由f1=αf0相关，然后新HALF_CYCLE_CNT1和当前HALF_CYCLE_CNT0可以由HALF_CYCLE_CNT1=（1/α）HALF_CYCLE_CNT0相关。因此，为了保持边缘与感测循环周期的比率，可以根据PHASE_INC1=αPHASE_INC0将电流PHASE_INC0改变为新PHASE_INC1。换句话说，如果感测周期加倍，例如，通过将HALF_CYCLE_CNT缩放为2倍，那么为了保持波形的谐波特性，边缘的持续时间也应该通过将PHASE_INC缩放为一半来加倍以维持相同比率。
在一些实施例中，HALF_CYCLE_CNT是10位无符号整数，诸如0.10.0（符号、幅度、小数）数。在一些示例中，小的HALF_CYCLE_CNT可以是大约40。300kHz的示例感测频率和示例波形生成器时钟频率可以是25MHz。如果HALF_CYCLE_CNT改变为41，则新感测频率变为40/41，其是原始HALF_CYCLE_CNT的97％。因此，即使对于小的HALF_CYCLE_CNT，也可以实现3％的频率粒度以改变感测频率。在此示例中，为了保持波形的谐波特性，当感测频率移位时，PHASE_INC应改变41/40。在一个实施例中，PHASE_INC是0.3.6（符号、幅度、小数）数，其可以从（0,8）十进制延伸。在这样的实施例中，6个小数位可足以保持谐波特性。
在切换感测频率的说明性示例中，初始HALF_CYCLE_CNT=128，初始PHASE_INC=1，初始FDDSCLK=25MHz，并且初始fsense=97.65KHz。在一个或多个实施例中，为了将感测频率增加到下一个更高的感测频率，可以将HALF_CYCLE_CNT改变为127，从而给出fsense=98.425KHz。在各种实施例中，为了以稳定的基线增加感测频率，可以不改变PHASE_INC=1。此外，在实施例中，为了增加具有稳定谐波特性的感测频率，PHASE_INC可以尽可能接近127/128地缩放到PHASE_INC=1.0079。该示例中最接近的PHASE_INC是（1+2-6）=1.0156。在一个或多个实施例中，为了在缩放和可用的PHASE_INC之间实现更好的情况，可以增加切换的感测频率的间隔。
在一个或多个实施例中，针对稳定基线方法以及针对稳定谐波方法可以使用分离的寄存器（即，PHASE_INC和HALF_CYCLE_CNT寄存器）来调谐的感测频率。
在一个或多个实施例中，波形生成器300包括极性开关314，其被配置成基于极性开关控制信号执行反转操作。极性开关314可以通信地耦合到RAM表312。在一个半周期期间，极性开关314可以将来自RAM表312的数字数据乘以1，并且在另一半周期期间，极性开关314可以将来自RAM的相同数字数据乘以-1。因此，RAM表312可以存储仅半周期的样本，并且使用极性开关314生成整个周期的波形。
在一个或多个实施例中，波形生成器300包括DC偏移电路316，其被配置成在波形生成器300的末端施加DC_OFFSET。DC_OFFSET可以向波形生成器给与添加的灵活性，以在模拟波形中生成非常好地控制的DC电压。
图5是根据一个或多个实施例的示例波形生成器500的详细图。如图5中所示出，波形生成器500可以包括相位增量电路502。如上所讨论，相位增量电路502可以提供PHASE_INC值。PHASE_INC值可以是可编程的，并且可以被改变以调整输出波形的上升沿持续时间，诸如针对梯形波形400的上升沿402。在一些示例中，当波形的周期改变时，调整PHASE_INC值以维持波形的周期和上升边缘的比率，以保持波形的谐波特性。
如图5中所示出，波形生成器500可以包括累加器电路504。如上所讨论，累加器电路504可以耦合到相位增量电路502并且可以接收PHASE_INC值。累加器电路504可以根据波形生成器时钟信号（wg_clk）操作。累加器电路504可以从控制信号电路505接收复位控制信号。例如，控制信号电路505可以被配置成基于HALF_CYCLE_CNT生成复位控制信号。HALF_CYCLE_CNT可以是控制感测频率的定时的独立计数器。如上所讨论，可以改变HALF_CYCLE_CNT以控制波形的周期，以及由此控制感测频率。累加器电路504可以从相位增量电路502累加PHASE_INC并输出累加的PHASE_INC值。
在一个实施例中，波形生成器500可以包括截断电路507。如上所讨论，截断电路507可以包括用于对来自累加器电路504的累加PHASE_INC值进行64分频和下截断操作的电路。截断电路507可以输出用于寻址RAM的小数位。小数位寻址可以在访问RAM时允许更大的灵活性和细微粒度，其转而允许在HALF_CYCLE_CNT的控制时的细微粒度，并且因此允许在切换感测频率时细微粒度。
在一个或多个实施例中，波形生成器500包括饱和电路510。如上所讨论，饱和电路510可以执行饱和检查以将来自截断电路507的小数位地址与可编程SAT_LIMIT进行比较。一旦达到SAT_LIMIT，饱和电路510就维持当前的RAM地址。因此，饱和电路510可以被配置用于生成波形的平顶部分（诸如梯形波形400的平顶部分406），其可以是梯形波形。在一些示例中，饱和电路510可以控制波形的平顶部分的持续时间以维持稳定的基线电容，例如，通过确保波形的平顶部分的持续时间至少与用于感测电极稳定的持续时间一样长。
在一个实施例中，波形生成器500可以包括RAM表电路512。如上所讨论，RAM表电路512可以存储波形的样本。在一些示例中，RAM表电路512仅存储波形的半周期的样本。在一些示例中，RAM表电路512仅存储用于波形的样本的一部分，诸如在波形生成器500被配置成在样本之间执行内插的配置中。
在一个实施例中，波形生成器500可以包括极性开关电路514。如上所讨论，极性开关电路514可以被配置成在每个半周期期间多次反转从RAM表电路512访问的相同样本，从而允许波形生成器500生成整个波形达一周期，而只有半周期的样本存储在RAM表电路512中。极性开关电路514可以基于来自控制信号电路505的极性开关启动控制信号来控制。
在一个或多个实施例中，波极性计数器515包括1位计数器，其可被配置成在值之间切换。例如，波极性计数器515可以包括1位计数器，其基于被称为WAVE_POLARITY_INIT的可编程ASIC寄存器在值之间切换。
如图5中所示，波形生成器500可以包括DC偏移电路516。在一个或多个实施例中，如上所讨论，DC偏移电路516可以被配置成基于ASIC寄存器DC_OFFSET施加DC偏移值。DC偏移可以进一步使输出波形成形。
在一个或多个实施例中，控制信号电路505可以包括波极性计数器515、半循环计数选择器517、相位控制电路519、再同步电路520和波形循环计数器521。
在一个或多个实施例中，半循环计数选择器517被配置成控制波形的循环的长度。例如，半循环计数选择器517可以被配置成将WAVE_OFFSET_HALF_CYC寄存器或HALF_CYC_CNT寄存器耦合到波形循环计数器521，以控制波形的半循环的长度。在一个实施例中，利用波形生成器复位（wg_reset）信号来确定WAVE_OFFSET_HALF_CYC寄存器和HALF_CYC_CNT寄存器中的哪一个耦合到波形循环计数器521。可以在波形的每个突发的开始处提供wg_reset信号。在一个或多个实施例中，当wg_reset信号为高时，WAVE_OFFSET_HALF_CYC寄存器耦合到波形循环计数器521。此外，在一个实施例中，当wg_reset信号为低时，HALF_CYC_CNT寄存器耦合到波形循环计数器521。在一个或多个实施例中，wg_reset信号在每个波形的突发中为高一次，因此，WAVE_OFFSET_HALF_CYC寄存器可以在每个突发耦合到波形循环计数器521一次。
在一个实施例中，WAVE_OFFSET_HALF_CYC寄存器的值不同于HALF_CYC_CNT寄存器的值。例如，HALF_CYC_CNT寄存器的值可能大于WAVE_OFFSET_HALF_CYC寄存器的值。因此，使用HALF_CYC_CNT寄存器生成的半循环之间的时间差可能大于使用WAVE_OFFSET_HALF_CYC寄存器生成的半循环之间的时间差。可替换地，在一个或多个实施例中，WAVE_OFFSET_HALF_CYC寄存器的值可以大于或等于HALF_CYC_CNT寄存器的值。
在一个实施例中，基于来自半循环计数选择器517的寄存器值启动波形循环计数器521的计数器值。例如，可以基于WAVE_OFFSET_HALF_CYC寄存器或HALF_CYC_CNT寄存器的值启动波形循环计数器521的计数器值。计数器值在波形生成器时钟（wg_clk）信号的每个上升沿递减，并且当计数器值满足阈值时将hc_done信号输出到重新同步电路520。例如，当计数器值达到值1时，hc_done信号被输出到重新同步电路520。在其它实施例中，可以利用其它阈值。在一个实施例中，计数值对应于波形的半循环的周期。
在一个或多个实施例中，重新同步电路520被配置成基于hc_done信号生成波形生成器重新同步（wg_resync）信号。wg_resync信号可以被配置成在每个半循环之后重新同步波形循环计数器521。在一个实施例中，重新同步波形循环计数器521可以包括基于来自半循环计数选择器517的值重新初始化计数器值。此外，当wg_reset信号为低时，可以利用wg_resync信号来重新同步波形循环计数器521，并且当wg_reset信号为高时，可以利用wg_reset信号来重新同步波形循环计数器521。
在一个实施例中，hc_done信号和sense_sync_in信号耦合到重新同步电路520的多路复用器。sense_sync_in信号可以从分离的IC芯片提供，并且可以用于同步两个IC芯片之间的波形生成器定时。多路复用器可以基于slave_select寄存器的值来选择hc_done信号或sense_sync_in信号。例如，当slave_select寄存器值为1时，可以选择hc_done信号，并且当slave_select寄存器值为0时，可以选择sense_sync_in信号。
在各种实施例中，相位控制电路519被配置成复位累加器电路504。例如，相位控制电路519可以将wg_resync信号或WAVE_OFFSET_PHASE_INC寄存器的值耦合到累加器电路504。在一个实施例中，当wg_reset信号为高时，WAVE_OFFSET_PHASE_INC寄存器的值可以提供给到累加器电路504。此外，当wg_reset信号为低时，wg_reset信号可以提供给累加器电路504。
在一个或多个实施例中，波极性计数器518被配置成输出wave_polarity信号以控制极性开关电路514。在一个实施例中，wave_polarity信号可以具有为1或0的值。此外，在一个或多个实施例中，wave_polarity信号的值响应于wg_resync信号而交替。例如，对于wg_resync信号的每个上升沿，wave_polarity信号的值从1切换到0或从0切换到1。在一个实施例中，当wave_polarity信号是1时，极性开关电路514输出基于从RAM表电路512访问的反转样本的信号，并且当wave_polarity信号为0时，极性开关电路514输出基于从RAM表电路512访问的非反转样本的信号。
在一个实施例中，控制信号电路505可以基于wg_reset信号和start_burst信号生成wg_run_en信号。wg_run_en信号可以是当wg_reset信号为低时被配置成高的使能信号。在一个实施例中，start_burst信号和wg_reset信号可以是包括控制信号电路505的IC芯片的内部信号。在其它实施例中，start_burst信号和wg_reset信号中的至少一个从另一个IC芯片提供。
在一个或多个实施例中，控制信号电路505包括配置成生成sense_sync_out信号的信号同步电路523。sense_sync_out信号可用于同步至少两个IC芯片之间的波形生成。例如，sense_sync_out信号可用于同步多个IC芯片的波形生成器之间的波形的生成。信号同步电路523可以将HALF_CYC_OFFSET寄存器的值与波形循环计数器521的值进行比较，并基于该比较生成sense_sync_out信号。在一个实施例中，当波形循环计数器521的值小于HALF_CYC_OFFSET寄存器的值时，生成sense_sync_out信号。在这样的实施例中，可以在生成hc_done信号之前生成sense_sync_out信号。此外，可以在将HALF_CYC_OFFSET寄存器的值与波形循环计数器521的值进行比较之前将其增加。例如，HALF_CYC_OFFSET寄存器的值可以增加1或更多。
在各种实施例中，变化HALF_CYC_OFFSET寄存器的值会变化何时生成sense_sync_out信号的定时。例如，HALF_CYC_OFFSET寄存器的较高值可能导致比HALF_CYC_OFFSET寄存器具有较低值的值的情况更早地生成sense_sync_out信号。
sense_sync_out信号可以被提供给另一个IC芯片并用于通过该IC芯片生成波形。在生成sense_sync_out信号时变化可以补偿由IC芯片之间的布线引入的延迟，使得每个IC芯片的波形基本上同时生成。
图6图示了根据一个或多个实施例的在生成波形中利用的各种信号。如所图示，信号包括wg_reset信号616、wg_resync信号618和波形624。在一个实施例中，响应于wg_reset信号616的上升沿，启动波形624的第一循环。响应于wg_resync信号618的上升沿可以启动波形624的另外半循环。波形624的半循环可以在极性上交替，使得每个循环具有正电压转变和负电压转变。此外，每个半循环的长度可以对应于定时620和622中的一个。定时620可以对应于wg_reset信号616的上升沿之间的时间差。此外，定时622可以对应于wg_resync信号618的上升沿之间的时间差。在一个实施例中，定时622对应于HALF_CYCLE_CNT寄存器的值，并且定时620对应于WAVE_OFFSET_HALF_CYCLE寄存器的值。在各种实施例中，虽然波形624被示出为梯形波形，但波形624可以是正弦波形或任何其它形状。此外，在一个或多个实施例中，可以翻转波形624的极性。
如上所述，在一些情况下，可以在数据样本之间执行内插。图7是根据一个或多个实施例的被配置成执行内插的示例波形生成器700的一部分的框图。如图7中所示出，波形生成器700的部分可以包括累加器电路702，其被配置成累加PHASE_INC值。累加器电路702还可以包括相位增量电路。如图8中所示出，与图5中所示出的波形生成器500不同，截断电路可以不包括在累加器电路702和饱和电路704之间。相反地，在饱和电路704之后，波形生成器700可以包括：下截断索引电路706，其被配置成提取累加器输出的下截断索引；上截断索引电路708，其被配置成提取累加器输出的上截断索引；以及小数电路710，其被配置成提取累加器输出的小数部分。下截断索引和上截断索引可用于从RAM表712（例如，ASIC寄存器）中检索用于执行内插的两个波形点。在一些示例中，RAM表712可以被压缩、小于波形生成器500中的RAM表电路512。在饱和之后，可以选择相同的点（缓冲中的最后一个点）。
如图7中所示出，波形生成器700可以包括内插电路714。利用两个点和小数值，内插电路714可以生成内插值（例如，线性内插）以使用全DAC量化动态。内插值可以根据以下公式计算：
Interpolated_result = 小数索引 * 上截断索引 + (1 – 小数索引) * 下截断
图8是图示根据一个或多个实施例的用于生成波形的示例方法800的流程图。方法800的步骤802包括通过针对波形的半周期设置波形生成器时钟信号的时钟循环的数量来生成波形的周期。在一个实施例中，波形生成器（例如，300、500、600）被配置成确定波形生成器时钟信号的时钟循环的数量，其可以用于生成波形的半周期。波形可以是用于电容性感测的感测信号。例如，可以通过增加或减少用于生成半周期的时钟循环的数量来增加或减少半周期的长度。
在步骤804，从随机存取存储器（RAM）的地址位置访问波形的数据样本。例如，累加器电路（例如，304、504和702）可以被配置成从RAM的地址位置访问波形的数据样本。在一个实施例中，累加器电路被配置成通过使用相位增量值递增RAM地址值、基于时钟信号的时钟循环累加相位增量值来访问数据样本，并且将累加的相位增量值截断以部分地递增RAM地址值。
在步骤806，生成波形的形状。例如，饱和电路（例如，310、510和704）可以被配置成生成波形的形状。在一个实施例中，饱和电路可以被配置成通过将截断值与饱和极限进行比较来生成波形的形状。例如，如果截断值低于饱和极限，则饱和电路被配置成从对应的RAM地址访问数据样本。此外，如果截断值高于饱和极限，则饱和电路310被配置成从对应于饱和极限的RAM地址访问数据样本。此外，饱和电路310可以被配置成输出对应于访问的数据样本的信号。
呈现本文中阐述的实施例和示例以便最好地解释根据本技术及其特定应用的实施例，以及由此使得本领域技术人员能够制造和使用本公开。然而，本领域技术人员将认识到的是，仅出于说明和示例的目的呈现了前述描述和示例。所阐述的描述并非旨在是穷尽的或将本公开限制于所公开的精确形式。
鉴于前述内容，本公开的范围由随后的权利要求确定。

Claims (27)

1.一种波形生成器，包括：
累加器电路，其被配置成基于时钟信号累加相位增量值；
截断电路，其被配置成丢弃累加的相位增量值的一个或多个位以生成截断值；以及
饱和电路，其被配置成：
将所述截断值与饱和极限进行比较；
如果所述截断值低于所述饱和极限，则从对应于所述截断值的随机存取存储器（RAM）地址访问数据样本；或者
如果所述截断值高于所述饱和极限，则从对应于所述饱和极限的RAM地址访问数据样本；以及
输出对应于访问的数据样本的信号。
2.如权利要求1所述的波形生成器，还包括极性开关电路，其被配置成基于极性开关启动信号切换输出信号的极性。
3.如权利要求1所述的波形生成器，还包括直流（DC）偏移电路，其被配置成将DC偏移施加到输出信号。
4.如权利要求3所述的波形生成器，其中所述DC偏移电路还被配置成将偏移信号输出到数模转换器（DAC），所述DAC被配置成输出对应于所述偏移信号的波形。
5.如权利要求1所述的波形生成器，还包括控制信号电路，其被配置成输出复位控制信号，其中所述累加器电路被配置成基于所述复位控制信号复位所述累加的相位增量值。
6.如权利要求5所述的波形生成器，其中所述控制信号电路包括寄存器，所述寄存器包含波形的半周期中的时钟循环的数量，所述寄存器是可编程的以调整所述时钟循环的数量来调谐所述波形的周期和所述波形的频率中的至少一个。
7.如权利要求1所述的波形生成器，还包括相位增量电路，其被配置成输出所述相位增量值。
8.如权利要求1所述的波形生成器，其被配置成生成梯形波形或正弦波形。
9.如权利要求8所述的波形生成器，还包括相位增量电路，其被配置成输出所述相位增量值，其中所述相位增量电路包括寄存器，其可编程以调整所述梯形波形的上升沿的持续时间。
10.如权利要求9所述的波形生成器，其中所述相位增量电路的所述寄存器是可编程的，以调整所述上升沿的所述持续时间，以维持所述上升沿的所述持续时间相对于所述梯形波形的周期的比率。
11.如权利要求8所述的波形生成器，其中所述饱和电路包括寄存器，其可编程以调整所述梯形波形的平顶部分的持续时间。
12.如权利要求11所述的波形生成器，其中所述饱和电路的所述寄存器是可编程的，以基于电容性传感器的稳定时间来调整所述梯形波形的所述平顶部分的所述持续时间。
13.如权利要求1所述的波形生成器，其中所述截断电路包括：
64分频电路，其被配置成对所述累加的相位增量值执行64分频操作；以及
下截断电路，其被配置成对所述64分频电路的输出执行下截断操作。
14.如权利要求1所述的波形生成器，其中所述截断电路被配置成输出小数位以递增所述RAM地址。
15.如权利要求1所述的波形生成器，还包括内插电路，其被配置成在从所述RAM访问的数据样本之间执行内插，以确定内插的数据样本之间的一个或多个其它数据样本。
16.一种输入设备，包括：
感测设备，其包括多个传感器电极和感测驱动器，所述感测驱动器通信地耦合到所述多个传感器电极，并且被配置成通过利用感测信号驱动所述多个传感器电极来从所述多个传感器电极获取传感器数据；以及
波形生成器，其包括：
电路，其被配置成生成地址位，以用于在每个时钟循环部分地递增随机存取存储器（RAM）地址，以访问所述感测信号的波形的样本；
电路，其被配置成通过调整所述波形的半周期中的时钟循环的数量来改变所述感测信号的频率；以及
电路，其被配置成通过调整相位增量值和饱和极限值中的至少一个来控制所述波形的形状。
17.如权利要求16所述的输入设备，其中配置成生成地址位的所述电路包括：
累加器电路，其被配置成基于所述波形生成器的时钟累加相位增量值；以及
截断电路，其被配置成丢弃累加的相位增量值的一个或多个位以及生成截断值。
18.如权利要求17所述的输入设备，其中所述累加器电路还被配置成基于复位控制信号复位累加的值。
19.如权利要求17所述的输入设备，其中配置成控制所述波形的形状的所述电路包括：
饱和电路，其被配置成：
将所述截断值与饱和极限进行比较；
如果所述截断值低于所述饱和极限，则从对应于所述截断值的随机存取存储器（RAM）地址访问数据样本；或者
如果所述截断值高于所述饱和极限，则从对应于所述饱和极限的RAM地址访问数据样本；以及
输出对应于访问的数据样本的信号。
20.如权利要求19所述的输入设备，其中所述波形生成器还包括：
极性开关电路，其被配置成基于极性开关启动来切换对应于所述访问的数据样本的所述信号的极性；以及
直流（DC）偏移电路，其通信地耦合到所述极性开关电路的输出，并配置成：
将DC偏移施加到所述信号；以及
将偏移信号输出到数模转换器（DAC），所述DAC被配置成输出对应于所述感测信号的数字波形。
21.如权利要求19所述的输入设备，其中：
配置成控制所述波形的形状的所述电路被配置成通过以下方式生成梯形波形：
调整所述相位增量值以调整所述梯形波形的上升沿的持续时间；以及
调整所述饱和极限以调整所述梯形波形的平顶部分的持续时间。
22.如权利要求16所述的输入设备，还包括具有多个显示电极的显示面板，并且其中所述多个传感器电极中的每个包括所述多个显示电极中的至少一个。
23.一种用于生成波形的方法，包括：
通过针对所述波形的半周期设置时钟循环的数量来生成所述波形的周期；
访问随机存取存储器（RAM），其中所述访问包括：
使用相位增量值递增RAM地址值；
基于时钟循环累加所述相位增量值；以及
截断累加的相位增量值以生成截断值并部分地递增所述RAM地址值；以及
生成所述波形的形状，其中生成所述形状包括：
将所述截断值与饱和极限进行比较；
如果所述截断值低于所述饱和极限，则从对应于所述截断值的RAM地址访问数据样本；或者
如果所述截断值高于所述饱和极限，则从对应于所述饱和极限的RAM地址访问数据样本；以及
输出对应于访问的数据样本的信号。
24.如权利要求23所述的方法，其中生成所述波形的所述形状包括通过以下方式生成所述波形的梯形形状：
设置所述相位增量值以调整所述梯形成形的波形的上升沿的持续时间；以及
设置所述饱和极限以调整所述梯形成形的波形的平顶部分的持续时间。
25.如权利要求23所述的方法，其中截断所述累加的相位增量值包括：
将累加的值除以64；以及
对商执行下截断操作。
26.如权利要求23所述的方法，还包括：在从所述RAM地址访问的数据样本之间执行内插，以确定内插的数据样本之间的一个或多个其它数据样本。
27.如权利要求23所述的方法，其中所述访问还包括基于所述时钟循环的所述数量来复位所述相位增量值。
CN201910783446.9A 2018-08-24 2019-08-23 用于细微可调谐感测频率的波形生成电路 Pending CN110858106A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862722798P 2018-08-24 2018-08-24
US62/722798 2018-08-24
US16/201600 2018-11-27
US16/201,600 US10686432B2 (en) 2018-08-24 2018-11-27 Waveform generation circuit for finely tunable sensing frequency

Publications (1)

Publication Number Publication Date
CN110858106A true CN110858106A (zh) 2020-03-03

Family

ID=69586610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910783446.9A Pending CN110858106A (zh) 2018-08-24 2019-08-23 用于细微可调谐感测频率的波形生成电路

Country Status (3)

Country Link
US (2) US10686432B2 (zh)
JP (1) JP2020047263A (zh)
CN (1) CN110858106A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10686432B2 (en) * 2018-08-24 2020-06-16 Synaptics Incorporated Waveform generation circuit for finely tunable sensing frequency
WO2020049781A1 (ja) * 2018-09-07 2020-03-12 アルプスアルパイン株式会社 センサ装置とその制御方法及びプログラム
US11221708B2 (en) * 2018-12-26 2022-01-11 Microchip Technology Incorporated Digital-to-analog controller-referenced touch sensing system, and related systems, methods, and devices
CN114706447B (zh) * 2022-03-18 2023-06-02 山东浪潮科学研究院有限公司 一种用于任意波形发生器的波形处理方法、设备及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184832A (ja) * 2003-12-18 2005-07-07 Tektronix Japan Ltd Ｄｄｓパルス発生装置
JP2007536768A (ja) * 2004-05-10 2007-12-13 株式会社アドバンテスト 直接デジタルシンセサイザの周波数分解能を向上させるための方法および装置
CN101799705A (zh) * 2010-03-23 2010-08-11 电子科技大学 一种高速dds信号发生器
US20160378265A1 (en) * 2014-03-17 2016-12-29 Wacom Co., Ltd. Position detecting device
US9780766B1 (en) * 2016-05-12 2017-10-03 Infineon Technologies Austria Ag Phase shift clock for digital LLC converter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4278977A (en) * 1979-05-04 1981-07-14 Rca Corporation Range determining system
US10686432B2 (en) * 2018-08-24 2020-06-16 Synaptics Incorporated Waveform generation circuit for finely tunable sensing frequency

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184832A (ja) * 2003-12-18 2005-07-07 Tektronix Japan Ltd Ｄｄｓパルス発生装置
JP2007536768A (ja) * 2004-05-10 2007-12-13 株式会社アドバンテスト 直接デジタルシンセサイザの周波数分解能を向上させるための方法および装置
CN101799705A (zh) * 2010-03-23 2010-08-11 电子科技大学 一种高速dds信号发生器
US20160378265A1 (en) * 2014-03-17 2016-12-29 Wacom Co., Ltd. Position detecting device
US9780766B1 (en) * 2016-05-12 2017-10-03 Infineon Technologies Austria Ag Phase shift clock for digital LLC converter

Also Published As

Publication number Publication date
US11159150B2 (en) 2021-10-26
US10686432B2 (en) 2020-06-16
US20200067495A1 (en) 2020-02-27
JP2020047263A (ja) 2020-03-26
US20200266805A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
US10209845B2 (en) System and method for interference avoidance for a display device comprising an integrated sensing device
US10275070B2 (en) Time sharing of display and sensing data
CN107025013B (zh) 使用电极保护技术的二维绝对电容性感测
US11159150B2 (en) Waveform generation circuit for finely tunable sensing frequency
US9740347B2 (en) Active pen sensing for a display device having an integrated sensing device
CN107045394B (zh) 输入装置、处理系统以及电容感测方法
JP7046077B2 (ja) スイッチング要素による容量性ベースラインシフトの低減
US11474635B2 (en) Display noise filter for a sensing device
CN107066139B (zh) 带有具有多个栅极驱动器电路的集成感测设备的显示设备
US10768762B2 (en) Reduced capacitive baseline shift via mixing period adjustments
US11093058B2 (en) Single layer sensor pattern and sensing method
CN110858186A (zh) 用于同步集成电路芯片的系统和方法
KR102251722B1 (ko) 간섭 측정치들을 이용한 전력 소비 최적화
US10126900B2 (en) Reduced capacitive baseline shift using null time periods
US11204665B2 (en) Input device having reduced electromagnetic interference
US10977980B2 (en) Gate select signal with reduced interference
US10944389B2 (en) Display device having an integrated sensing device with reduced interference

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination