JP2020043399A - 増幅装置 - Google Patents

Abstract

【課題】電源電圧の大小に関わらず出力電流の安定化を図ると共にノイズ特性の向上を図る。【解決手段】マイクロフォンモジュール５１において、差動アンプ１の一方の差動入力端子には、第２のコンデンサ１６を介して入力信号が印加可能とされると共に、第１の抵抗器１１を介して基準電圧ＶREFが印加される一方、第１のコンデンサ１５を介して出力ＮＭＯＳトランジスタ２のドレインが接続されて一方の負帰還経路が形成され、さらに、差動アンプ１の他方の差動入力端子は、第２の抵抗器１２を介して出力ＮＭＯＳトランジスタ２のソースが接続されて他方の負帰還経路が形成されることで、ノイズの圧縮と出力電流の安定化が両立可能となっている。【選択図】図１

Description

本発明は、増幅装置に係り、特に、２線式のマイクアンプとしての増幅装置におけるノイズ特性の向上等を図ったものに関する。

電子回路においては、電源とグランドに対して入出力端子が別個に備えられるのが一般的な構成である。
しかしながら、例えば、携帯電話の送話用のマイクロフォンとして使用されるエレクトレットコンデンサマイクロフォン（ＥＣＭ：Electret Condenser Microphones）用の増幅装置にあっては、従来からトランジスタ１個で入力信号を電流変換し、電源に出力信号を重畳させて伝送するという構成が採られている。

図５には、このようなＥＣＭアンプの構成例が示されている。
ＥＣＭマイクアンプ６１は、マイクロフォントランスデューサＴＲの出力信号を増幅するＭＯＳトランジスタＭ５−１を中心に構成されている。
ＥＣＭマイクアンプ６１の外部に設けられた機器６２は、安定した電源から負荷抵抗器ＲＬを介して電源供給可能に構成されると共に、出力端子ＯＵＴは、負荷抵抗器ＲＬの一端とＥＣＭマイクアンプ６１の電源印加端子６１ａとの接続点とされる構成が採られている。

このような使用形態においては、ＥＣＭマイクアンプ６１から見れば電源と出力が共通になり、電源とグランドの２本の配線で信号伝送が可能（２線式）となる利点がある。
なお、同様の技術は、例えば、特許文献１等に開示されている。

近年、小型マイクロフォンは、ＥＣＭに比べて耐熱性に優れ、リフロー実装が可能なＭＥＭＳ(Micro-Electrical-Mechanical Systems)マイクロフォンがＥＣＭに取って代わりつつある。
一般的なＭＥＭＳマイクロフォンの場合、電源、グランド、及び、出力に、それぞれ配線が用いられて（３線式）、信号伝送が行われる構成が殆どである。

ところが、イヤフォンとマイクが融合したイヤセットなどは、配線数が少なくできる２線式が好まれる。
ＥＣＭは２線式で用いることができるが、そのサイズは比較的大きく、装置の小型化の要請にそぐわないため、３線式のＭＥＭＳマイクロフォンを、図６に示された構成を採ることで２線式の動作に変換して使用されることもある。
すなわち、図６において、イヤセット６３は、増幅器Ａ６−１を中心に構成された３線式のマイクロフォンモジュール６４と、その出力側に設けられた抵抗器Ｒ６−１，Ｒ６−２及びコンデンサＣ６−１を有して構成されている。

イヤセット６３の外部に設けられた機器６２は、安定した電源から負荷抵抗器ＲＬを介して電源供給可能に構成されている。そして、マイクロフォンモジュール６４の電源端子６４ａが負荷抵抗器ＲＬの一端に接続されると共に、この接続点が出力端子ＯＵＴとされている。さらに、マイクロフォンモジュール６４の出力端子６４ｂ側に抵抗器Ｒ６−１，Ｒ６−２及びコンデンサＣ６−１を設けることで、２線式の動作に変換してイヤセット６３として使用されるようになっている。

特許第４５７３６０２号公報

しかしながら、３線式ＭＥＭＳマイクを用いて２線式出力に変換した場合、ノイズが増大する傾向にあるという問題がある。
このノイズ増大は、次述するような原因によるものである。
すなわち、先ず、図６の構成においては、定常的に抵抗器Ｒ６−１に流れる電流で動作点が決定される一方、音声信号に追従して抵抗器Ｒ６−１及びＲ６−２の並列接続部分に流れる電流が消費電流として増減される動作となる。

この動作で増減する電流については、低ノイズである出力信号から生成されるため、比較的低ノイズとなる。
しかし、全体の出力電流には、通常の消費電流も含まれるため、消費電流に含まれる電流ノイズも加算される結果となる。通常、ＭＥＭＳマイクは、マイクアンプ部の他に、ＭＥＭＳトランスデューサに対する電圧供給を担うＢＩＡＳ電圧発生部も備える構成となっており、出力ノイズと比較しても大きなノイズが生ずる。

そのため、先の２線式構成で得られるＳＮＲ(Signal-to-Noise Ratio)は、３線式から数ｄＢ低下したレベルとなる。
また、上述のように、別途、ＢＩＡＳ電圧発生部等の外付け部品、回路が必要となることによるコストや基板面積の増加という問題もある。
このような問題に対する方策の一つとして、例えば、図７に示されたような構成を採ることが考えられる。

この図７に示された回路は、先に図５に示された回路構成を基本として、ＭＯＳトランジスタＭ７−１の前段に差動増幅器Ａ７−１を、いわゆるボルテージフォロアとして動作するよう設けたものである。
かかる構成によって、上述した外付け回路を設ける構成と等価な動作を確保することは可能であるが、ノイズの改善には至らない。

これらの問題を簡単に解決する方策としては、例えば、図８に示された回路構成を採ることが考えられる。
図８に示された回路は、図７に示された回路構成同様、終段のＭＯＳトランジスタＭ８−１の前段に差動増幅器Ａ８−１が設けられた構成を有し、電源端子から帰還を掛けて差動増幅器Ａ８−１のゲインによりノイズ圧縮を可能としたものである。

かかる構成においては、ノイズ圧縮が可能であるという利点がある反面、電源電圧の変化に追従して消費電流が増減してしまい、アプリケーションによっては動作電圧範囲が狭い特性となってしまうという欠点がある。

本発明は、上記実状に鑑みてなされたもので、電源電圧の大小に関わらず安定した出力電流の確保を可能とすると共に良好なノイズ特性の増幅装置を提供するものである。

上記本発明の目的を達成するため、本発明に係る増幅装置は、
入力信号が一方の差動入力端子に印加される差動アンプと、当該差動アンプの出力信号が制御端子に印加される出力トランジスタとを有して構成されてなる増幅装置であって、
前記差動アンプの前記一方の差動入力端子は第１の抵抗器を介して基準電圧が印加されると共に、第１のコンデンサを介して前記出力トランジスタの第１の端子に接続される一方、前記出力トランジスタの第２の端子は第２の抵抗器を介して前記差動アンプの他方の差動入力端子に接続されてなるものである。

本発明によれば、入力信号が印加される差動アンプの一方の差動入力端子に出力トランジスタからの帰還を施すようにしたので、消費電流によるノイズも帰還されることで、差動アンプのゲインによるノイズ圧縮が行われ、ノイズ特性が向上されるという効果を奏するものである。
さらに、差動アンプの一方の差動入力端子は基準電圧に固定されるため、差動アンプの他方の差動入力端子も同一の電圧となるように出力トランジスタの電流を流すことで動作点が決定する帰還回路を設けたので、電源電圧によらず出力電流の安定化を図ることができる。

本発明の実施の形態における増幅装置の第１の回路構成例を示す回路図である。 本発明の実施の形態における増幅装置の第２の回路構成例を示す回路図である。 本発明の実施の形態における増幅装置の第３の回路構成例を示す回路図である。 本発明の実施の形態における増幅装置の第３の回路構成例を示す回路図である。 従来回路の第１の回路構成例を示す回路図である。 従来回路の第２の回路構成例を示す回路図である。 従来回路の第３の回路構成例を示す回路図である。 従来回路の第４の回路構成例を示す回路図である。

以下、本発明の実施の形態について、図１乃至図４を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、第１の回路構成例について、図１を参照しつつ説明する。
増幅装置としてのマイクロフォンモジュール５１は、差動アンプ（図１においては「Ａ１」と表記）１と、出力ＮＭＯＳトランジスタ（図１においては「Ｍ１」と表記）２を主たる構成要素として構成されている。

差動アンプ１は、一方の差動入力端子（例えば、非反転入力端子）が、第１のコンデンサ（図１においては「Ｃ１」と表記）１５を介して電源端子３１に接続されており、後述するように外部からの電源電圧が印加されるようになっている。
さらに、差動アンプ１の一方の入力端子には、第２のコンデンサ（図１においては「Ｃ２」と表記）１６を介して図示されないマイクロフォントランスデューサにより得られた音声信号が入力されるものとなっている。

またさらに、差動アンプ１の一方の入力端子には、第１の抵抗器（図１においては「Ｒ１」と表記）１１を介して基準電圧ＶREFが印加される。
一方、差動アンプ１の他方の入力端子（例えば、反転入力端子）は、第３のコンデンサ（図１においては「Ｃ３」と表記）１７を介してグランド端子３２に接続されている。

また、差動アンプ１の他方の入力端子は、第２の抵抗器（図１においては「Ｒ２」と表記）１２を介して出力ＮＭＯＳトランジスタ２のソースに接続されている。
出力ＮＭＯＳトランジスタ２のゲート（制御端子）には、差動アンプ１の出力端子が接続されている。

出力ＮＭＯＳトランジスタ２のドレイン（第１の端子）は、電源端子３１に接続される一方、ソース（第２の端子）は第３の抵抗器（図１においては「Ｒ３」と表記）１３を介してグランド端子３２に接続されている。
なお、差動アンプ１の電源端子（図示せず）は電源端子３１に、また、差動アンプ１のグランド端子（図示せず）は、グランド端子３２に、それぞれ接続されている。

マイクロフォンモジュール５１の電源端子３１には、外部に設けられた負荷抵抗器（図１においては「ＲＬ」と表記）１４を介して電源電圧ＶＤＤが印加されるようになっている。
また、負荷抵抗器１４と電源端子３１との接続点には、出力端子３３が接続されて、増幅された音声信号が出力可能とされている。

上述の構成において、通過周波数は１／（２π×Ｒ２×Ｃ３）以上で、１／｛２π×Ｒ１×（Ｃ１＋Ｃ２）｝となる。
なお、ここで、Ｒ１は第１の抵抗器１１の抵抗値、Ｒ２は第２の抵抗器１２の抵抗値、Ｃ１は第１のコンデンサ１５の容量、Ｃ２は第２のコンデンサ１６の容量、Ｃ３は第３のコンデンサ１７の容量である。

かかる構成においては、入力信号が第２のコンデンサ１６を介して差動アンプ１の一方の入力端子に印加される一方、出力ＮＭＯＳトランジスタ２と接続された第１のコンデンサ１５を介した帰還回路によって消費電流によるノイズも一方の入力端子に帰還され、差動アンプ１のゲインにより入力信号からのノイズと共に圧縮されるため、従来に比してＳＮＲの向上がなされることとなる。

また、差動アンプ１の一方の入力端子は、基準電圧に固定されるため、他方の入力端子も同じ電圧になるよう出力ＮＭＯＳトランジスタ２に電流を流すことで動作点が定まるように第２及び第３の抵抗器１２，１３を用いてなる帰還回路により、電源電圧の大小に関わらず出力電流が安定した動作が確保されることとなる。
なお、より詳細な動作について、後述する第３の回路構成例において説明する。

次に、第２の回路構成例について、図２を参照しつつ説明する。
なお、図１に示された第１の回路構成例における構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
先の図１に示された第１の回路構成は、差動アンプ１が反転増幅を行う構成となっているのに対して、第２の回路構成例は、非反転増幅を行う構成とした点が異なる。

まず、差動アンプ１の一方の入力端子は、第１の回路構成例における第２のコンデンサ１６（図１参照）に代えて、第４のコンデンサ（図２においては「Ｃ４」と表記）１８の一端が接続され、この第４のコンデンサ１８の他端は、グランド端子３２に接続されたものとなっている。

また、差動アンプ１の他方の入力端子は、第１の回路構成例における第３のコンデンサ１７（図１参照）に代えて、第５のコンデンサ（図２においては「Ｃ５」と表記）１９を介して図示されないマイクロフォントランスデューサにより得られた音声信号が入力されるものとなっている。
なお、基本的な動作は、非反転増幅が行われる点を除けば、第１の回路構成例と同様であるので、ここでの再度の詳細な説明を省略することとする。

次に、第３の回路構成例について、図３を参照しつつ説明する。
なお、図１、図２に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
まず、先に図１に示された第１の回路構成においては、第１乃至第３のコンデンサ１５〜１７を集積回路内に実装する場合、これらの容量は数ｐＦに設定されるため、第１及び第２の抵抗器１１，１２は、周波数帯域に見合った高抵抗を選択しなければならない。

この第３の回路構成例は、上述の高抵抗を得るために、第１及び第２の抵抗器１１，１２に代えてダイオードを用いた構成を有するものである。
以下、具体的に説明する。
まず、第１の抵抗器１１（図１参照）に代えて、逆並列接続された第１及び第２のダイオード（図３においては、それぞれ「Ｄ１」、「Ｄ２」と表記）３，４が、また、第２の抵抗器１２（図１参照）に代えて、逆並列接続された第３及び第４のダイオード（図３においては、それぞれ「Ｄ３」、「Ｄ４」と表記）５，６が、それぞれ次述するように設けられている。

すなわち、第１のダイオード３のアノードと第２のダイオード４のカソードが共に差動アンプ１の一方の入力端子に接続されている。一方、第１のダイオード３のカソードと第２のダイオード４のアノードは、相互に接続されて基準電圧ＶREFが印加されるようになっている。

また、第３のダイオード５のアノードと第４のダイオード６のカソードが共に、差動アンプ１の他方の入力端子に接続されている。一方、第３のダイオード５のカソードと第４のダイオード６のアノードは、共に出力ＮＭＯＳトランジスタ２のソースに接続されている。

かかる構成における回路の動作点は、第１及び第２のダイオード３，４を介して基準電圧ＶREFに固定された一方の差動入力端子と他方の差動入力端子が同電位に帰還されることで決定される。すなわち、出力ＮＭＯＳトランジスタ２には、ＶREF／Ｒ３で表される電流が流れる状態となる。なお、ここで、Ｒ３は、第３の抵抗器１３の抵抗値とする。

そして、この出力ＮＭＯＳトランジスタ２に流れる電流と回路全体の消費電流との和が負荷抵抗器１４を流れることで出力端子３３の電位が決定する。
入力信号は、第２のコンデンサ１６を介して一方の差動入力端子に入力されるが、通過周波数帯の信号が入力される場合、他方の差動入力端子には第３及び第４のダイオード５，６と第３のコンデンサ１７で構成されるフィルタの効果により信号が減衰され、電圧が固定された状態と見ることができるので、回路全体として反転アンプとして動作する。

すなわち、入力信号により変化した第２のコンデンサ１６の電荷量と第１のコンデンサ１５の変化する電荷量が等しくなるように動作するため、回路全体としてＣ２／Ｃ１のゲインを有する反転アンプとなる。なお、ここで、Ｃ１は第１のコンデンサ１５の容量、Ｃ２は第２のコンデンサ１６の容量である。

また、消費電流に含まれるノイズは、出力端子３３に出現しようとするが、出力端子３３から第１のコンデンサ１５を介して帰還されて出力ＮＭＯＳトランジスタ２の電流で補正されるため、差動アンプ１のゲインが大きければ入力信号のノイズと差動アンプ１のノイズの和程度に抑圧することができる。

また、第１乃至第４のダイオード３〜６もノイズ源になり得るが、ダイオードのＯＦＦ抵抗はＧΩオーダーの抵抗となり、第１乃至第３のコンデンサ１５〜１７によりフィルタとして作用するため可聴帯域でのノイズは十分に低減される。

この回路構成は、差動アンプ１のそれぞれの差動入力端子に、それぞれ別個の経路で帰還がなされる点に特徴がある。
一般的なシングルエンドのアンプ構成で出力を２つの差動入力端子に帰還する場合、どちらか一方が正帰還となり発散してしまう。
しかし、本発明の実施の形態における回路構成にあっては、出力ＮＭＯＳトランジスタ２のソースとドレインのそれぞれから帰還しているため、どちらの経路で見ても負帰還として作用するようになっている。

さらに、入力信号の周波数帯域によっていずれの経路が作用するかを分離することで、動作点とゲインを分離して決定することができ、それによってノイズ低減と消費電流の安定化が図られるものとなっている。

なお、上述した図３の構成についての動作説明は、図１、図２に示された回路構成例についても、第１乃至第４のダイオード３〜６に代えて、第１及び第２の抵抗器１１，１２が用いられる点を除けば、基本的な動作については同様に適用できるものである。

次に、第４の回路構成例について、図４を参照しつつ説明する。
なお、図１、図２、又は、図３に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第４の回路構成例は、図２に示された第２の回路構成における第１及び第２の抵抗器１１，１２を第１乃至第４のダイオード３〜６に代えた点が異なるもので、他の構成部分については、第２の回路構成例と同一である。

なお、先の図３に示された第３の回路構成例は、反転増幅回路であるのに対して、この第４の回路構成例は、非反転増幅回路である点で異なるが、第３の回路構成例で説明したように、出力ＮＭＯＳトランジスタ２のソースとドレインのそれぞれから帰還が施されて、いずれの経路も負帰還として作用する回路動作は、この第４の回路構成例の場合においても基本的に同一であるので、ここでの再度の詳細な説明は省略することとする。

電源電圧の大小に関わらず安定した出力電流の確保と良好なノイズ特性が所望される増幅装置に適用できる。

１…差動アンプ
２…出力ＮＭＯＳトランジスタ
１４…負荷抵抗器
５１…マイクロフォンモジュール

Claims (5)

1. 入力信号が一方の差動入力端子に印加される差動アンプと、当該差動アンプの出力信号が制御端子に印加される出力トランジスタとを有して構成されてなる増幅装置であって、
   前記差動アンプの前記一方の差動入力端子は第１の抵抗器を介して基準電圧が印加されると共に、第１のコンデンサを介して前記出力トランジスタの第１の端子に接続される一方、前記出力トランジスタの第２の端子は第２の抵抗器を介して前記差動アンプの他方の差動入力端子に接続されてなることを特徴とする増幅装置。
2. 前記一方の差動入力端子には、第２のコンデンサを介して入力信号が印加可能とされる一方、前記他方の差動入力端子は、第３のコンデンサを介してグランドに接続されてなることを特徴とする請求項１記載の増幅装置。
3. 前記一方の差動入力端子は、第４のコンデンサを介してグランドに接続される一方、前記他方の差動入力端子は、第５のコンデンサを介して入力信号が印加可能とされてなることを特徴とする請求項１記載の増幅装置。
4. 前記第１及び第２の抵抗器を、それぞれ逆並列接続されたダイオードに代えてなることを特徴とする請求項２又は請求項３記載の増幅装置。
5. 前記第１のコンデンサと前記出力トランジスタとの接続点が電源に接続されてなることを特徴とする請求項２、請求項３又は請求項４いずれか記載の増幅装置。

Images