JP2011205320A - 差動トランスインピーダンス増幅器 - Google Patents

Abstract

【課題】同相入力電流成分に対する耐性を大きくする。
【解決手段】入力端子ＩＴ，ＩＣのそれぞれに一対の電流引抜回路ＩＳ１，ＩＳ２を接続し、入力信号合成回路１２で得られた、入力端子ＩＴ，ＩＣのそれぞれの信号を合成した同相入力電圧と、基準となる参照電圧ＶＲＥＦとの差電圧に応じた制御信号を制御用増幅器１３で生成し、電流引抜回路ＩＳ１，ＩＳ２で、この制御信号に応じた電流引抜量を入力電流信号から引き抜く。
【選択図】 図１

Description

本発明は、増幅回路技術に関し、特に同相入力電流成分に対する耐性の大きな差動トランスインピーダンス増幅器に関する。

高速データ伝送を可能とする光伝送システム、光インターコネクション、パッシブオプティカルネットワーク（以下、ＰＯＮという：Passive Optical Network）システム等の光伝送回路では、光信号を電気信号に変換する光受信器において、差動トランスインピーダンス増幅器を用いる。
差動トランスインピーダンス増幅器は、入力された差動入力電流信号を、帰還抵抗の値に比例するトランスインピーダンス利得で差動出力電圧信号に変換して出力する増幅器である。

図６は、従来の差動トランスインピーダンス増幅器を示すブロック図である。図７は、従来の差動トランスインピーダンス増幅器を示す回路図である。
従来の差動トランスインピーダンス増幅器５０は、非反転入力端子ＩＴおよび反転入力端子ＩＣへ入力された入力電圧信号を増幅し、非反転出力端子ＯＴおよび反転出力端子ＯＣから出力電圧信号を出力するコア差動増幅器５１と、非反転入力端子ＩＴと反転出力端子ＯＣとを接続する帰還抵抗ＲＦ１と、反転入力端子ＩＣへと非反転出力端子ＯＴとを接続する帰還抵抗ＲＦ２とから構成されている（例えば、非特許文献１など参照）。

具体的には、このコア差動増幅器５１には、差動トランジスタ対をなすトランジスタＱ１１，Ｑ１２と、コレクタ接地増幅器をなすトランジスタＱ２１，Ｑ２２とが設けられている。
このうち、Ｑ１１は、ベース端子がＩＴに接続され、コレクタ端子が負荷抵抗ＲＬ１を介して電源電位ＶＣＣに接続され、エミッタ端子がエミッタ抵抗ＲＥ１の一端に接続されている。Ｑ１２は、ベース端子がＩＣに接続され、コレクタ端子が負荷抵抗ＲＬ２を介してＶＣＣに接続され、エミッタ端子がエミッタ抵抗ＲＥ２の一端に接続されている。

また、Ｑ２１は、ベース端子がＱ１１のコレクタ端子に接続され、コレクタ端子がＶＣＣに接続され、エミッタ端子が電流源ＩＳ２１を介して供給電位ＶＥＥ（ＶＣＣ＞ＶＥＥ）に接続されている。Ｑ２２は、ベース端子がＱ１２のコレクタ端子に接続され、コレクタ端子がＶＣＣに接続され、エミッタ端子が電流源ＩＳ２２を介してＶＥＥに接続されている。このコア差動増幅器５１の動作については、例えば、非特許文献２など参照。
そして、ＲＥ１，ＲＥ２の他端とＶＥＥとの間に電流源ＩＳ１０が接続されている。差動トランスインピーダンス増幅器５０は、このコア差動増幅器５１において、ＩＴとＱ２１のエミッタ端子すなわちＯＣとの間に帰還抵抗ＲＦ１を接続し、入力端子ＩＣとＱ２２のエミッタ端子すなわちＯＴとの間に帰還抵抗ＲＦ２を接続したものである。通常、帰還抵抗ＲＦ１と帰還抵抗ＲＦ２の抵抗値は同じ値に設定する。

非反転入力端子ＩＴと反転入力端子ＩＣに差動入力電流信号がある場合を考える。非反転入力端子ＩＴに＋Ｉｉｄの入力電流信号があって、非反転入力端子ＩＴに＋Ｖｉｄの電圧が発生し、反転入力端子ＩＣに−Ｉｉｄの入力電流信号があって、反転入力端子ＩＣに−Ｖｉｄの電圧が発生しているものとする。コア差動増幅器５１は、非反転入力端子ＩＴと反転入力端子ＩＣの電位差を増幅し、非反転出力端子ＯＴと反転出力端子ＯＣにはそれぞれ＋Ｖｏｄ，−Ｖｏｄの電圧を発生する。このときコア差動増幅器５１の差動電圧増幅率をＧＤとすると、Ｖｏｄ＝ＧＤ・Ｖｉｄである。このため、帰還抵抗ＲＦ１，ＲＦ２において、それぞれ（１＋１／ＧＤ）・Ｖｏｄ，−（１＋１／ＧＤ）・Ｖｏｄの電圧降下が生じる。

一方、コア差動増幅器５１の入力インピーダンスは非常に高くなっているため、差動トランスインピーダンス増幅器５０に入力された差動入力電流信号の大部分は、帰還抵抗ＲＦ１，ＲＦ２を介して非反転出力端子ＯＴおよび反転出力端子ＯＣに流れる。このため、ＲＦ・Ｉｉｄ＝（１＋１／ＧＤ）・Ｖｏｄの関係が成立する。言い換えれば、単位入力電流あたり、ＲＦ／（１＋１／ＧＤ）の抵抗値を乗じた値の出力電圧が得られる。この抵抗値をトランスインピーダンス利得と呼ぶ。通常、コア差動増幅器５１の差動電圧増幅率ＧＤの値は非常に大きな値であるため、差動トランスインピーダンス増幅器の差動トランスインピーダンス利得は、ほぼＲＦに等しい。

"Compound Semiconductor IC Symposium 2008", H. 2, pp. 120-123, Oct. 2008 P.R.グレイ・R.G.メイヤー著、永田穣監訳、「超LSIのためのアナログ集積回路設計技術（上）」、培風館、1990年

従来の差動トランスインピーダンス増幅器５０において、入力インピーダンスに着目する。差動入力インピーダンスＺＩＤは、前述した議論におけるＩｉｄ，Ｖｉｄから、ＺＩＤ＝Ｖｉｄ／Ｉｉｄにより求められる。前述した議論においてＲＦ・Ｉｉｄ＝（１＋１／ＧＤ）・Ｖｏｄ＝（１＋ＧＤ）・Ｖｉｄであるから、ＺＩＤ＝ＲＦ／（１＋ＧＤ）と導出される。

一方、従来の差動トランスインピーダンス増幅器５０に、同相電流信号が入力した場合を考える。この場合、非反転入力端子ＩＴと反転入力端子ＩＣにはともに＋Ｉｉｃの入力電流信号があって、非反転入力端子ＩＴと反転入力端子ＩＣにはともに＋Ｖｉｃの電圧が発生する。コア差動増幅器５１の同相電圧増幅率を−ＧＣ とすると、非反転出力端子ＯＴと反転出力端子ＯＣにはともに−Ｖｏｃの電圧が発生し、ＶｉｃとＶｏｃとの間には、Ｖｏｃ＝ＧＣ・Ｖｉｃの関係が成り立つ。帰還抵抗ＲＦ１とＲＦ２の電圧降下は、それぞれ非反転入力端子ＩＴ−反転出力端子ＯＣ間電圧、反転入力端子ＩＣ−非反転出力端子ＯＴ間電圧に等しく、（１＋ＧＣ）・Ｖｉｃである。この値はＲＦ・Ｉｉｃと等しくなるはずであるので、同相入力インピーダンスＺＩＣ＝Ｖｉｃ／Ｉｉｃは、ＺＩＣ＝ＲＦ／（１＋ＧＣ）で表される。

この際、コア差動増幅器５１では、一般に、ＧＤが１に比べて充分大きな値となり、ＧＣが１に比べて充分小さい値となるよう設計されており、その結果、同相除去比（ＧＤ／ＧＣ）は極めて大きくなっている。こうしたＧＤ，ＧＣに関する性質を考慮すると、ＺＩＤはＲＦをＧＤで除した値とほぼ等しく、ＲＦに比べて小さい値となり、ＺＩＣはほぼＲＦに等しい値となる。

ここで、差動トランスインピーダンス増幅器５０に同相入力電流成分Ｉｉｃが入力された場合には、入力端子ＩＴおよびＩＣの電位がＺＩＣ・Ｉｉｃだけ増加することになる。また、ＺＩＣ≒ＲＦであることを考慮するとＲＦ・Ｉｉｃ程度と見積もられ、この変化量は差動入力電流成分Ｉｉｄが入力された場合の変化量ＺＩＤ・Ｉｉｄ≒ＲＦ・Ｉｉｄ／ＧＤに比べて極めて大きくなる。
このため、従来の差動トランスインピーダンス増幅器によれば、同相電流入力がある場合に増幅器が良好な特性を発揮する条件から逸脱しやすくなり、出力波形が歪みやすくなるなどの不具合が発生するという問題点があった。

本発明はこのような課題を解決するためのものであり、同相入力電流成分に対する耐性の大きな差動トランスインピーダンス増幅器を提供することを目的としている。

このような目的を達成するために、本発明にかかる差動トランスインピーダンス増幅器は、一対の入力端子から入力された入力電流信号の差動入力成分を、帰還抵抗の値に比例するトランスインピーダンス利得で出力電圧信号に変換し、一対の出力端子から出力する増幅器本体と、一対の入力端子に接続されて、これら入力端子のそれぞれの信号を合成することにより入力電流信号の同相入力成分を示す同相入力電圧を出力する入力信号合成回路と、同相入力電圧と基準となる参照電圧との差電圧に応じた制御信号を出力する制御用増幅器と、一対の入力端子にそれぞれ接続されて、制御信号に応じた電流引抜量を入力電流信号から引き抜く一対の電流引抜回路とを備えている。

この際、参照電圧を発生して制御用増幅器へ出力する参照電圧発生回路をさらに備え、参照電圧発生回路として、増幅器本体の同相半回路を用い、当該同相半回路の入力端子の電位を参照電圧として出力させてもよい。

また、一対の出力端子に接続されて、これら出力端子のそれぞれの信号を合成することにより出力電圧信号の同相出力成分を示す同相出力電圧を生成し、得られた同相出力電圧を参照電圧として制御用増幅器へ出力する出力信号合成回路をさらに備えてもよい。

本発明によれば、入力電流信号に含まれる同相入力成分を一対の電流引抜回路により吸収し、一対の入力端子に対する同相入力電圧を参照電圧に応じた一定電圧に保持することができ、同相入力電流成分に対する耐性の大きな差動トランスインピーダンス増幅器を実現することが可能となる。したがって、差動トランスインピーダンス増幅器が、良好な特性を発揮する条件から逸脱しにくくなり、出力波形の歪みなどの不具合の発生を抑制することができる。

第１の実施の形態にかかる差動トランスインピーダンス増幅器の構成を示すブロック図である。 第１の実施の形態にかかる差動トランスインピーダンス増幅器の同相入力耐性特性を示す説明図である。 第２の実施の形態にかかる差動トランスインピーダンス増幅器の構成を示す回路図である。 参照電圧発生回路の構成例を示す回路図である。 第３の実施の形態にかかる差動トランスインピーダンス増幅器の構成を示す回路図である。 従来の差動トランスインピーダンス増幅器を示すブロック図である。 従来の差動トランスインピーダンス増幅器を示す回路図である。

次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかる差動トランスインピーダンス増幅器について説明する。図１は、第１の実施の形態にかかる差動トランスインピーダンス増幅器の構成を示すブロック図である。

この差動トランスインピーダンス増幅器１０は、非反転入力端子ＩＴと反転入力端子ＩＣとから入力された入力電流信号を、帰還抵抗の値に比例するトランスインピーダンス利得で出力電圧信号に変換し、非反転出力端子ＯＴと反転出力端子ＯＣとから出力する機能を有している。

本実施の形態は、入力端子ＩＴ，ＩＣのそれぞれに一対の電流引抜回路を接続し、入力信号合成回路で得られた、入力端子ＩＴ，ＩＣのそれぞれの信号を合成した同相入力電圧と、基準となる参照電圧との差電圧に応じた制御信号を制御用増幅器で生成し、電流引抜回路で、この制御信号に応じた電流引抜量を入力電流信号から引き抜くようにしたものである。

この差動トランスインピーダンス増幅器１０には、主な回路部として、増幅器本体１１、入力信号合成回路１２、制御用増幅器１３、および電流引抜回路ＩＳ１，ＩＳ２が設けられている。

増幅器本体１１は、非反転入力端子と反転出力端子との間に帰還抵抗ＲＦ１が接続されるとともに、反転入力端子と非反転出力端子との間に帰還抵抗ＲＦ２が接続されたコア差動増幅器１１Ａからなり、入力端子ＩＴ，ＩＣから入力された入力電流信号を、帰還抵抗の値に比例するトランスインピーダンス利得で出力電圧信号に変換し、一対の出力端子から出力する機能を有している。増幅器本体１１の具体例としては、例えば前述した図７の回路構成を用いてもよい。

入力信号合成回路１２は、抵抗ネットワーク回路などの信号合成回路からなり、入力端子ＩＴ，ＩＣに接続されて、これら入力端子ＩＴ，ＩＣのそれぞれの信号、すなわち非反転入力信号と反転入力信号とを合成して、入力電流信号の同相入力成分を示す同相入力電圧を出力する機能を有している。

入力信号合成回路１２の具体例としては、図１に示すように、例えば、一端が非反転入力端子ＩＴに接続されて他端が制御用増幅器１３の非反転入力端子に接続された抵抗素子ＲＭ１と、一端が反転入力端子ＩＣに接続されて他端が制御用増幅器１３の非反転入力端子に接続された抵抗素子ＲＭ２とからなる抵抗ネットワーク回路を用いてもよい。この際、ＲＭ１，ＲＭ２として、互いに等して抵抗値であって、増幅器本体１１の入力インピーダンスより十分大きな値を持つ抵抗素子を用いる。

制御用増幅器１３は、一般的なオペアンプなどの増幅器からなり、入力信号合成回路１２で得られた同相入力電圧を非反転入力端子から取り込むとともに、基準となる参照電圧ＶＲＥＦを反転入力端子から取り込み、これら同相入力電圧と参照電圧ＶＲＥＦとの差電圧を増幅することにより、差電圧に応じた電圧値を有する制御信号を出力する機能を有している。この制御信号は、同相入力電圧が参照電圧ＶＲＥＦを上回ると電圧値が上昇し、同相入力電圧が参照電圧ＶＲＥＦを下回ると電圧値が低下する。なお、参照電圧ＶＲＥＦについては、公知の電圧発生回路を用いて生成すればよい。

電流引抜回路ＩＳ１，ＩＳ２は、それぞれ一般的な電流源からなり、入力端子ＩＴ，ＩＣにそれぞれ接続されて、入力電流信号、すなわち入力端子ＩＴ，ＩＣの非反転入力信号と反転入力信号とから、制御信号に応じた同じ電流引抜量だけそれぞれ引き抜く機能を有している。この電流引抜回路ＩＳ１，ＩＳ２は、制御信号の電圧値が上昇すると電流引抜量が増加し、制御信号の電圧値が低下すると電流引抜量が減少する。

［第１の実施の形態の動作］
次に、図１を参照して、本実施の形態にかかる差動トランスインピーダンス増幅器の動作について説明する。

入力端子ＩＴ，ＩＣから入力電流信号が入力された場合、入力信号合成回路１２は、これら入力端子ＩＴ，ＩＣの非反転入力信号と反転入力信号とを合成して、入力電流信号の同相入力成分を示す同相入力電圧を出力する。
制御用増幅器１３は、これら同相入力電圧と参照電圧ＶＲＥＦとの差電圧を増幅することにより、差電圧に応じた電圧値を有する制御信号を出力する。

電流引抜回路ＩＳ１，ＩＳ２は、制御用増幅器１３から出力された制御信号の電圧に応じた電流引抜量を、入力端子ＩＴ，ＩＣの入力電流信号から引き抜く。
したがって、入力電流信号に含まれる同相入力成分の大きさに応じた電流引抜量が、入力電流信号から電流引抜回路ＩＳ１，ＩＳ２により吸収されることになり、結果として、入力端子ＩＴ，ＩＣに対する同相入力電圧を、参照電圧ＶＲＥＦに応じた一定電圧に保持することができる。

図２は、第１の実施の形態にかかる差動トランスインピーダンス増幅器の同相入力耐性特性を示す説明図である。ここでは、差動トランスインピーダンス増幅器１０へ入力される直流同相入力電流値に対する入力端子電圧の変化量を、シミュレーションにより求めたものである。横軸は入力端子ＩＴ，ＩＣへの直流電流入力値、縦軸は入力端子ＩＴ，ＩＣの電圧値である。

図６に示した従来の差動トランスインピーダンス増幅器の同相入力耐性特性２１と、本実施の形態にかかる差動トランスインピーダンス増幅器の同相入力耐性特性２２とを比較すると、本実施の形態を適用することにより、入力端子電圧の変動を大幅に抑制されていることがわかる。

［第１の実施の形態の効果］
このように、本実施の形態は、入力端子ＩＴ，ＩＣのそれぞれに一対の電流引抜回路ＩＳ１，ＩＳ２を接続し、入力信号合成回路１２で得られた、入力端子ＩＴ，ＩＣのそれぞれの信号を合成した同相入力電圧と、基準となる参照電圧ＶＲＥＦとの差電圧に応じた制御信号を制御用増幅器１３で生成し、電流引抜回路ＩＳ１，ＩＳ２で、この制御信号に応じた電流引抜量を入力電流信号から引き抜くようにしたので、入力電流信号に含まれる同相入力成分は電流引抜回路ＩＳ１，ＩＳ２によって吸収され、入力端子ＩＴ，ＩＣに対する同相入力電圧を、参照電圧ＶＲＥＦに応じた一定電圧に保持することができる。
これにより、同相入力電流成分に対する耐性の大きな差動トランスインピーダンス増幅器を実現することが可能となる。

また、入力端子ＩＴ，ＩＣに入力される電流信号は、通常その差動入力成分にのみ情報が重畳されている。このため、入力電流信号の差動入力成分の周波数スペクトルは広帯域にわたっているが、同相入力成分の有する周波数スペクトルの分布は特定の範囲に限られる。本実施の形態によれば、抵抗ネットワーク回路などの信号合成回路からなる入力信号合成回路を用いて同相入力成分が抽出でき、大容量の容量素子などの大型の受動素子を用いる必要がない。このため、このような受動素子を用いた場合と比較して、回路サイズやチップ面積の増大によるコストアップ、集積回路外に大型受動素子を備えた場合のモジュール構成の複雑化や実装コストの上昇など、各種のデメリットを回避することができる。

［第２の実施の形態］
次に、図３を参照して、本発明の第２の実施の形態にかかる差動トランスインピーダンス増幅器について説明する。図３は、第２の実施の形態にかかる差動トランスインピーダンス増幅器の構成を示す回路図であり、図１と同じまたは同等部分には同一符号を付してある。

本実施の形態にかかる差動トランスインピーダンス増幅器１０は、制御用増幅器１３で用いる参照電圧ＶＲＥＦの具体例として、参照電圧発生回路１４を備えている。
参照電圧発生回路１４は、増幅器本体の同相半回路からなり、増幅器本体の同相半回路の入力端子の電位を参照電圧ＶＲＥＦとして制御用増幅器１３の反転入力端子へ出力する機能を有している。

同相半回路は、非反転入力端子ＩＴから反転出力端子ＯＣへ接続される回路構成と、反転入力端子ＩＣから非反転出力端子ＯＴへ接続される回路構成とが対称に接続されて構成されている差動増幅器の回路構成において、その対称軸に沿ってその差動増幅器を分離し、分離した点を開放とした回路であり、その回路規模は対応する差動増幅器の約半分となっている。この同相半回路は、対応する差動増幅器に同相信号が入力された場合と同一の動作を行い、また同相半回路中の各点の直流電圧は、対応する差動増幅器中の各点の直流電圧と同一の値となる（例えば、非特許文献２など参照）。

参照電圧発生回路１４の出力端子は、制御用増幅器１３の反転入力端子が接続されているだけで、それ以外の端子には接続されていないため、参照電圧発生回路１４に含まれる増幅器本体の同相半回路には、如何なる信号も入力されない。従って、この同相半回路の入力端子電圧は、増幅器本体１１に同相入力がなかった場合の入力端子電圧と同一の電圧を発生する。このため、増幅器本体１１に同相入力がなかった場合の入力端子電圧と同一の電位が参照電圧ＶＲＥＦとして出力される。

図４は、参照電圧発生回路の構成例を示す回路図である。ここでは、増幅器本体１１が、前述した図７の回路構成を有していることを前提とした回路が示されている。

この参照電圧発生回路１４は、ベース端子が出力端子ＶＲＥＦに接続され、コレクタ端子が負荷抵抗ＲＬ３を介して電源電位ＶＣＣに接続され、エミッタ端子がエミッタ抵抗ＲＥ３および電流源ＩＳ３０を介して供給電位ＶＥＥに接続されているトランジスタＱ３０と、ベース端子がＱ３０のコレクタ端子に接続され、コレクタ端子が電源電位ＶＣＣに接続され、エミッタ端子が電流源ＩＳ４０を介して供給電位ＶＥＥに接続されているトランジスタＱ４０と、出力端子ＶＲＥＦとトランジスタＱ４０のエミッタ端子との間に接続された帰還抵抗ＲＦ３とから構成されている。

そして、Ｑ３０はＱ１１，Ｑ１２と同一のトランジスタを用い、Ｑ４０はＱ２１，Ｑ２２と同一のトランジスタを用い、ＲＦ３はＲＦ１，ＲＦ２と同一の抵抗値を用い、ＲＬ３はＲＬ１，ＲＬ２と同一の抵抗値を用い、ＲＥ３はＲＥ１，ＲＥ２と同一の抵抗値を用いる。また、ＩＳ３０はＩＳ１０の半分の電流値を流し、ＩＳ４０はＩＳ２１，ＩＳ２２と同一の電流値を流す。

この図４に示した参照電圧発生回路１４の構成例と図７に示した増幅器本体１１の構成例とを比較すると、図４に示した参照電圧発生回路１４の構成例は、図７に示した増幅器本体１１の構成例において、対称軸上に配置され単独の電流源となっているＩＳ１０を、電流値がＩＳ１０の半分で対称軸に対して対称に並列配置した２つの電流源に置き換え、ＲＥ１と置き換えた電流源の間の接点とＲＥ２と置き換えたもう一方の電流源の間の接点とを接続する、対称軸を横切る結線を開放した回路構成と同一であり、図４に示した参照電圧発生回路１４の構成例が図７に示した増幅器本体１１の構成例の同相半回路となっていることがわかる。

このように、参照電圧発生回路１４を、増幅器本体１１の同相半回路に相当する回路構成とすると、参照電圧発生回路１４において、増幅器本体１１が無入力の場合の入力端子電圧と同一値の参照電圧ＶＲＥＦを発生することができるとともに、電源電圧変動や温度変動等の動作特性にも追従できる。

［第２の実施の形態の効果］
このように、本実施の形態は、増幅器本体１１の同相半回路からなる参照電圧発生回路１４により、増幅器本体の同相半回路の入力端子の電位を参照電圧として制御用増幅器１３へ出力するものである。

これにより、増幅器本体１１が無入力の場合の入力端子電圧と同一値の参照電圧ＶＲＥＦを発生することができるとともに、電源電圧変動や温度変動等の動作特性にも追従できる。したがって、差動トランスインピーダンス増幅器において、同相入力電流成分に対して極めて大きな耐性を、安定して得ることができる。
本実施の形態は、最良の効果を得るための構成である。例えば、参照電圧発生回路１４に含まれる同相半回路の出力端子は、帰還抵抗ＲＦ３を介して入力端子に接続されており、出力端子も入力端子とほぼ同一の電位となっている。この性質を利用すると、参照電圧ＶＲＥＦとして、参照電圧発生回路１４に含まれる同相半回路の出力端子電圧、例えば図４の参照電圧発生回路の構成例においてはＱ４０のエミッタ端子の電位を出力させても、本実施の形態による効果には及ばないが、ほぼ同様の効果を得ることができる。

［第３の実施の形態］
次に、図５を参照して、本発明の第３の実施の形態にかかる差動トランスインピーダンス増幅器について説明する。図５は、第３の実施の形態にかかる差動トランスインピーダンス増幅器の構成を示す回路図であり、図１と同じまたは同等部分には同一符号を付してある。

第２の実施の形態では、制御用増幅器１３で用いる参照電圧ＶＲＥＦを、参照電圧発生回路１４で発生させる場合について説明した。本実施の形態では、出力信号合成回路１５を設けて、増幅器本体１１の出力電圧信号から参照電圧ＶＲＥＦを生成する場合について説明する。

出力信号合成回路１５は、抵抗ネットワーク回路などの信号合成回路からなり、出力端子ＯＴ，ＯＣに接続されて、これら出力端子ＯＴ，ＯＣのそれぞれの信号、すなわち非反転出力信号と反転出力信号とを合成することにより出力電圧信号の同相出力成分を示す同相出力電圧を生成し、得られた同相出力電圧を参照電圧ＶＲＥＦとして制御用増幅器１３の反転入力端子へ出力する機能を有している。

出力信号合成回路１５の具体例としては、図５に示すように、例えば、一端が非反転出力端子ＯＴに接続されて他端が制御用増幅器１３の反転入力端子に接続された抵抗素子ＲＭ３と、一端が反転出力端子ＯＣに接続されて他端が制御用増幅器１３の反転入力端子に接続された抵抗素子ＲＭ４とからなる抵抗ネットワーク回路を用いてもよい。この際、ＲＭ３，ＲＭ４として、互いに等して抵抗値であって、増幅器本体１１の出力インピーダンスより十分大きな値を持つ抵抗素子を用いる。

増幅器本体１１を構成するコア差動増幅器１１Ａの入力インピーダンスは非常に高くなっているため、図５から分かるように、増幅器本体１１に入力された入力電流信号は、帰還抵抗ＲＦ１，ＲＦ２を介して出力端子ＯＴ，ＯＣに流れる。このため、増幅器本体１１では、入力電流信号の同相入力電流成分がゼロになると、入力端子ＩＴ，ＩＣの同相電圧と出力端子ＯＴ，ＯＣの同相電圧が一致する。また、前述したように、増幅器本体１１を構成するコア差動増幅器１１Ａの同相除去比は非常に大きいため、出力端子ＯＴ，ＯＣの同相電圧は入力端子ＩＴ，ＩＣの同相電圧の値に対する依存性が小さいという性質を持つ。
したがって、出力端子ＩＴ，ＩＣの同相電圧、すなわち出力電圧信号の同相出力成分を参照電圧ＶＲＥＦとして用いることができる。

［第３の実施の形態の効果］
このように、本実施の形態は、出力端子ＯＴ，ＯＣに接続された出力信号合成回路１５で、これら出力端子ＯＴ，ＯＣのそれぞれの信号を合成することにより出力電圧信号の同相出力成分を示す同相出力電圧を生成し、得られた同相出力電圧を参照電圧ＶＲＥＦとして制御用増幅器１３へ出力するようにしたので、第２の実施の形態のように、独立した参照電圧発生回路１４を用いることなく、参照電圧ＶＲＥＦを得ることができるため、消費電力や回路面積を削減できる利点がある。

例えば、参照電圧発生回路１４の消費電力は、増幅器本体１１の約半分であるが、電流引抜回路ＩＳ１，ＩＳ２と制御用増幅器１３の消費電力は、増幅器本体１１に比べると小さく、無視できる程度か大きくても半分以下と見積もられる。このため、本実施の形態を適用すれば、第２の実施の形態と比較して、差動トランスインピーダンス増幅器１０全体の消費電力を、３／４から２／３程度まで削減することができる。

また、回路面積については、消費電力と同程度までの削減効果はないが、差動トランスインピーダンス増幅器１０自体は、他の回路要素とは異なり、入力段増幅器としてコンパクトな回路レイアウトが要求されるため、わずかでもレイアウト面積が削減できることは大きな利点となる。

［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。

また、以上の実施の形態において、実際の回路では、入力値のバランスの崩れや回路定数のばらつきなど、理想的でない場合がある。このような場合には、例えば制御用増幅器１３の非反転入力端子と接地電位との間、あるいは制御用増幅器１３の反転入力端子と接地電位との間に、僅かな容量値の容量素子を接続してもよい。これにより回路を安定動作させることができる。

１０…差動トランスインピーダンス増幅器、１１…増幅器本体、１１Ａ…コア差動増幅器、１２…入力信号合成回路、１３…制御用増幅器、１４…参照電圧発生回路、１５…出力信号合成回路、ＲＦ１，ＲＦ２，ＲＦ３…帰還抵抗、ＲＭ１，ＲＭ２，ＲＭ３，ＲＭ４…抵抗素子、ＩＳ１，ＩＳ２…電流引抜回路、Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２，Ｑ３０，Ｑ４０…トランジスタ、ＲＬ１，ＲＬ２，ＲＬ３…負荷抵抗、ＩＳ１０，ＩＳ２１，ＩＳ２２…電流源、ＲＥ１，ＲＥ２，ＲＥ３…エミッタ抵抗、ＩＴ…非反転入力端子、ＩＣ…反転入力端子、ＯＴ…非反転出力端子、ＯＣ…反転出力端子、ＶＣＣ…電源電位、ＶＥＥ…供給電位。

Claims (3)

1. 一対の入力端子から入力された入力電流信号の差動入力成分を、帰還抵抗の値に比例するトランスインピーダンス利得で出力電圧信号に変換し、一対の出力端子から出力する増幅器本体と、
   前記一対の入力端子に接続されて、これら入力端子のそれぞれの信号を合成することにより前記入力電流信号の同相入力成分を示す同相入力電圧を出力する入力信号合成回路と、
   前記同相入力電圧と基準となる参照電圧との差電圧に応じた制御信号を出力する制御用増幅器と、
   前記一対の入力端子にそれぞれ接続されて、前記制御信号に応じた電流引抜量を前記入力電流信号から引き抜く一対の電流引抜回路と
   を備えることを特徴とする差動トランスインピーダンス増幅器。
2. 請求項１に記載の差動トランスインピーダンス増幅器は、
   前記参照電圧を発生して前記制御用増幅器へ出力する参照電圧発生回路をさらに備え、
   前記参照電圧発生回路は、前記増幅器本体の同相半回路からなり、前記同相半回路の入力端子の電位を前記参照電圧として出力することを特徴とする差動トランスインピーダンス増幅器。
3. 請求項１に記載の差動トランスインピーダンス増幅器は、
   前記一対の出力端子に接続されて、これら出力端子のそれぞれの信号を合成することにより前記出力電圧信号の同相出力成分を示す同相出力電圧を生成し、得られた同相出力電圧を前記参照電圧として前記制御用増幅器へ出力する出力信号合成回路をさらに備えることを特徴とする差動トランスインピーダンス増幅器。

Images