JP2020043174A

JP2020043174A - 半導体集積回路

Info

Publication number: JP2020043174A
Application number: JP2018168105A
Authority: JP
Inventors: 和哉藤森; Kazuya Fujimori
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2018-09-07
Filing date: 2018-09-07
Publication date: 2020-03-19

Abstract

【課題】微細化、集積度向上に影響を与えない方法で、クロストークノイズの影響を削減する。【解決手段】二つ以上の順序回路と、前記順序回路からの信号を少なくとも二つ以上の信号に分岐する分岐回路と、を備え、前記分岐回路は前記順序回路の近傍に配置され当該分岐回路は選択信号が接地電位に接続されるときに前記分岐回路の出力の少なくとも一つが接地電位に接続され接地電位に接続された信号と選択信号が順序回路に入力される信号の両側に隣接して配置されることを特徴とする半導体集積回路。【選択図】図１

Description

本発明は、半導体集積回路のクロストークノイズの削減に関する。

近年、ＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ）は、プロセスの微細化、回路の高集積化に伴うクロストークノイズ等のノイズ成分の影響の増大により、タイミングの収束が困難になっている。

従来、配線間のカップリング容量は基板と配線間のカップリング容量に比べ小さいことからクロストークノイズの影響は考慮する必要性が低かった。

しかし、プロセスの微細化に伴い、相対的に配線間のカップリング容量が増加することで、隣接して並走する信号間で発生するクロストークノイズの影響によるタイミング遅延が発生している。クロストークノイズを削減する手段として、例えばシールディングの技術が一般的に知られている。これはクロック配線や信号配線と同じ配線層で、両側に電源電位もしくは接地電位が印加された配線でシールドする技術である。

しかしながら、バスのような多配線に対してシールディングを用いてクロストークノイズを削減しようとした場合、信号配線とシールド配線の間に生じるカップリング容量に起因する信号配線の配線遅延が増大し、タイミングを満たすことが困難となる。

シールディングを使用せずクロストークノイズを低減させる手法として、例えばバスを経路中で交差させる案が特許文献１で紹介されている。

この手法は、バスが同一方向に長い距離にわたって並走しないように並び替えることで単一バス内のある配線間のカップリング容量を小さくしクロストークノイズを低減させるものである。

他には、並行配線にダミートラックを備え、ダミートラックを用いて並行配線を並走させないような配線の並び替えの手法が特許文献２で紹介されている。この手法は、単一バス内のある配線間のカップリング容量を小さくすることで隣接する配線のクロストークノイズの影響を低減させる。

特開２００４−２３５５４２特開２００４−３０３８９２

しかしながら、特許文献１では、クロストークノイズを低減させる手法としてバスを経路中で交差させ、単一バス内のある配線間のカップリング容量を小さくするような方式をとっている。

この手法では外部の信号からのクロストークノイズは考慮されておらず、バスの近傍を並走するような外部からのアグレッサーとなる信号からのクロストークノイズの影響は受けることとなる。

特許文献２はバスが同一方向に長い距離にわたって並走しないよう経路中で交差させ、単一バス内のある配線間のカップリング容量を小さくするような方式がとられている。

この手法では新たに追加の配線を設けるための面積が必要になる。また、バスの近傍を並走するような外部からのアグレッサーとなる信号からのクロストークノイズの影響は考慮されていない。

本発明は上記の課題に鑑みてなされたものであり、配線に必要な面積の増加を抑止しつつ、クロストークノイズの影響を削減する半導体集積回路を提供することを目的とする。

本発明に係る半導体集積回路は以下の構成を備える。即ち、二つ以上の複数の順序回路と、前記順序回路からの信号を少なくとも二つ以上の信号に分岐する分岐回路と、を備え、前記分岐回路は前記順序回路の近傍に配置され当該分岐回路は選択信号が接地電位に接続されるときに前記分岐回路の出力の少なくとも一つが接地電位に接続され接地電位に接続された信号と選択信号が順序回路に入力される信号の両側に隣接して配置されることを特徴とする半導体集積回路。

配線に必要な面積の増加を抑制し、配線間のクロストークノイズの影響を削減する。

実施形態１における半導体集積回路の構成例実施形態１における分岐回路実施形態１における選択回路実施形態１における半導体集積回路の実装イメージ

［実施形態１］
初めに本実施形態の構成を説明する。

図１は、第一の実施形態における半導体集積回路の構成例を示す図である。

少なくとも二つの順序回路１００と１０５を有している。初段の順序回路１００の出力信号１０１は分岐回路１０２と接続される。分岐回路１０２は選択信号１０８に基づき、初段の順序回路１００の出力信号をデータ出力信号１０３と冗長経路１０６に分岐する。データ出力信号１０３と冗長経路１０６は選択回路１０４に入力され、選択信号１０８に基づき、どちらか一方の信号を出力する。選択回路１０４の出力信号１０９は後段の順序回路１０５に入力される。

初段の順序回路１００と後段の順序回路１０５にはそれぞれクロック信号１０７が入力される。

図２は、第一の実施形態における分岐回路を示す図である。

分岐回路１０２には選択信号１０８が入力され、選択信号１０８が接地電位（ローレベル）の際に冗長経路１０６を接地電位に接続する。選択信号１０８がハイレベルとなると組み合わせ回路２００を介し、順序回路１００の出力信号１０１を冗長経路１０６に出力する。

図３は、第一の実施形態における選択回路を示す図である。

選択回路１０４には選択信号１０８が入力され、組み合わせ回路３０１は選択信号１０８が接地電位の際にデータ出力信号１０３を選択する。選択信号１０８がハイレベルとなると組み合わせ回路３００を介して、冗長経路１０６の信号が選択回路１０４の出力信号１０９として出力される。

なお、ここで示した構成は一例であり、選択信号１０８が接地電位の際に冗長経路１０６が接地電位になり、選択信号１０８がハイレベルの際に冗長経路１０６の出力信号が順序回路の出力信号１０１となれば構成は問わない。同様に選択回路１０４についても選択信号１０８が接地電位の際にデータ出力信号１０３が選択され、選択信号１０８がハイレベルの際に冗長経路１０６の信号が選択回路の出力信号１０９になれば構成を問わない。

実施形態では、既存の回路内で使用していない冗長回路をシールド配線に用いることで配線間のクロストークノイズの影響を削減することを特徴とする。

実施形態１では半導体集積回路に一般的に実装されるＳＣＡＮテスト回路を冗長経路に用い、クロック信号をシールディングした場合の例を説明する。

ＳＣＡＮテストとは、回路内の組み合わせ回路と順序回路の故障を検出するテストである。順序回路の入力にマルチプレクサを挿入し、ＳＣＡＮテストのためのモードに切り替えた際に、シリアルに接続し、シフトレジスタを形成する。ＬＳＩの外部ＩＯ端子からシフトレジスタとして制御・観測できるようになる。

図４は、第一の実施形態における半導体集積回路の実装イメージを示す図である。

まず選択信号１０８の信号レベルと通常動作モード、ＳＣＡＮテストモードの関係について説明する。

選択信号１０８にローレベルの信号が入力されると通常動作モードとなり、分岐回路１０２と選択回路１０４はＳＣＡＮ回路の動作に寄与しない冗長回路となる。

通常動作モードではデータ入力端子４００の信号が順序回路１００の入力端子に接続される。順序回路１００の出力端子からの出力である順序回路の出力信号１０１は、分岐回路１０２に入力される。分岐回路のデータ出力信号１０３は、組み合わせ回路４０２を経由して選択回路１０４に入力される。選択回路１０４では、同様にローレベルの信号が選択信号１０８から供給される。そのため順序回路１０５の入力端子には分岐回路のデータ出力信号１０３が入力される。

一方、選択信号１０８にハイレベルの信号が入力されるとＳＣＡＮテストモードとなる。選択信号１０８がハイレベルとなると、分岐回路１０２と選択回路１０４の接続が切り替えられる。これによってＳＣＡＮ＿ＩＮ入力端子４０１が順序回路１００の入力端子に接続される。順序回路１００の出力端子が分岐回路１０２に入力され、分岐回路１０２では選択信号１０８がハイレベルの信号のため、冗長経路１０６に順序回路１００の出力信号が出力される。選択回路１０４では選択信号１０８がハイレベルであるため、冗長経路１０６に出力された順序回路１００の出力信号が選択され、順序回路１０５の入力端子に入力される。

また同様に順序回路１０５の出力端子は、他の順序回路（不図示）の入力端子に接続される。これによって、順序回路がシフトレジスタのように直列に接続されてテスト回路が構成される。

最後段に位置する順序回路の出力端子はテスト信号の出力端子に接続される（不図示）。ＳＣＡＮ＿ＩＮ入力端子４０１に入力されるデータはクロック信号１０７から与えられるクロックでシフトされる。テスト信号の出力端子からの出力とあらかじめ定められた期待値と比較して順序回路のＳＣＡＮテストが行われる。

次に分岐回路１０２、選択回路１０４、選択信号１０８、冗長経路１０６の実装形態について説明する。

図４に示すように分岐回路１０２は前段の順序回路１００のクロック入力端子の近傍に配置し、選択回路１０４は後段の順序回路１０５のクロック入力端子の近傍に配置する。

選択信号１０８は端子から入力されて、順序回路１００の選択回路４０３と順序回路１００の分岐回路１０２と順序回路１０５の選択回路１０４にそれぞれ供給される。その際、順序回路１００のクロック端子、順序回路１０５のクロック端子にクロックを供給するクロックツリーに隣接して並行するように配線４０７、４０８を実施する。

冗長経路１０６も同様に順序回路１００のクロック端子、順序回路１０５のクロック端子に供給するクロックツリーに隣接して並行するように配線４０５、４０６を実施する。

その際、クロックツリーの両側に所定の距離を隔てて、選択信号１０８と冗長経路１０６の配線を実施することでシールドの効果が高まる。

また、クロックツリーと選択信号１０８の配線の間隔、および、クロックツリーと冗長経路１０６の配線の間隔がクロック配線の幅と等しいとシールドの効果が高まる。

以上のようにレイアウトすることで各信号配線間に生じる寄生容量４０４を低減し、クロストークの影響を低減することができる。

次に、従来の手法であるシールド配線を追加する場合と比べて、どれくらい配線領域を抑制できるかを二つの順序回路に着目して説明する。

従来手法における総配線長は、追加したシールド配線、クロックの分岐点から順序回路のクロック入力端子までのクロック配線、冗長経路であるＳＣＡＮＣＨＡＩＮの配線、選択信号であるＳＣＡＮテストモードの配線、データパスの配線の合計である。

一方で、実施形態での総配線長は、クロックの分岐点から順序回路のクロック入力端子までのクロック配線、冗長経路であるＳＣＡＮＣＨＡＩＮの配線、選択信号であるＳＣＡＮテストモードの配線、データパスの配線の合計である。

このうちクロック配線、データパスの配線は同一であり、実施形態では、ＳＣＡＮＣＨＡＩＮの配線、ＳＣＡＮテストモードの配線が従来手法の追加したシールド配線とほぼ同一の長さになる。そのため、実施形態では、ＳＣＡＮＣＨＡＩＮの配線、ＳＣＡＮテストモードの配線だけ配線長を削除できる。

なお、ＳＣＡＮテストモード時にはクロック信号１０７と冗長経路１０６の間、クロック信号１０７と選択信号１０８の間で配線間寄生容量が存在するため、クロストークが発生する。一般的にはＳＣＡＮテストモード時にはテスト専用のテストクロックが供給される（不図示）。テストクロックは、通常動作時のクロック動作周波数と比べて遅いため、通常動作時ほどクロストークの影響が大きくはない。

先述した実装形態をとることで、追加の配線を敷設することなく、クロストークノイズを低減することができる。

ＳＣＡＮテストモード時にしか使用しない冗長経路と選択信号をクロック信号のシールド配線に用いることで通常動作時のクロストークノイズを低減することができる。

［実施形態２］
実施形態１ではクロック信号をシールディングした場合を説明したが、シールディングをする信号は、データ信号であっても構わない。データ信号においても追加の配線を敷設することなく、クロストークノイズを低減することができる。

データ信号においてシールディングする場合の分岐回路１０２、選択回路１０４、選択信号１０８、冗長経路１０６の実装形態について説明する。

分岐回路１０２は前段の順序回路１００の出力端子の近傍に配置し、選択回路１０４は後段の順序回路１０５のデータ入力端子の近傍に配置する。

選択信号１０８は端子から入力されて、順序回路１００の選択回路４０３と順序回路１００の分岐回路１０２と順序回路１０５の選択回路１０４にそれぞれ供給される。その際、分岐回路のデータ出力信号１０３に隣接し、並行するように配線４０７、４０８を実施する。

冗長経路１０６も同様に分岐回路のデータ出力信号１０３に隣接し、並行するように配線４０５、４０６を実施する。

以上のような実装形態をとることで、データ信号においても追加の配線を敷設することなく、クロストークノイズを低減することができる。

［実施形態３］
実施形態１では半導体集積回路に一般的に実装されるＳＣＡＮテスト回路を冗長経路に用い、ＳＣＡＮテストモード信号とＳＣＡＮＣＨＡＩＮを用いてクロック信号をシールディングした場合の例を説明した。一般的にはＳＣＡＮテストモード信号は一つのポートから各順序回路に配布されることが多い。そのため、選択信号１０８から物理的に遠くに順序回路が配置された場合は、クロックツリーに隣接して並行に配線することが困難な場合がある。またクロックツリーに隣接して並行に配線をすることで配線混雑を生じる場合もある。

そこで、実施形態３では、ＳＣＡＮテストモードの信号に加え、使用していない信号配線を組み合わせてシールド配線を実施し、クロストークノイズを低減する例を説明する。使用していない信号は、シールドを配線するクロックツリーの近傍にあるものを用いてもよいし、配線混雑が生じていない近傍の配線を用いてもよい。

冗長経路１０６と選択信号１０８を用いて、クロックツリーの一部分に隣接させ配線し、クロックツリーのほかの部分は、ほかの使用していない配線を利用してもよい。

例えば図４に示される配線４０５と４０７のみ隣接させ、実施形態１において４０６、４０８を隣接させていた部分をほかの使用していない経路を用いてシールドとしてもよい。

例えば近傍に電源を遮断する経路が存在しているならその経路を利用する。

以上の実装形態をとることで、選択信号がシールドを敷設するクロックツリーと物理的に長距離で配線が困難な場合であっても、使用していない他の信号をシールドに用いることで、クロストークノイズを低減することができる。

なお、選択信号がシールドを敷設するクロックツリーと物理的に離れている例を説明したが、冗長経路が物理的に離れている場合も同様に、使用していない他の信号をシールドに用いて、クロストークノイズを低減してもよい。

１００前段の順序回路
１０１前段の順序回路の出力信号
１０２分岐回路
１０３分岐回路のデータ出力信号
１０４選択回路
１０５後段の順序回路
１０６冗長経路
１０７クロック信号
１０８選択信号
１０９選択回路の出力信号
２００組み合わせ回路
３００組み合わせ回路
３０１組み合わせ回路
４００データ入力端子
４０１ＳＣＡＮ＿ＩＮ入力端子
４０２組み合わせ回路
４０３前段の順序回路の選択回路
４０４寄生容量
４０５シールド配線
４０６シールド配線
４０７シールド配線
４０８シールド配線

Claims

二つ以上の順序回路と、
前記順序回路からの信号を少なくとも二つ以上の信号に分岐する分岐回路と、を備え、
前記分岐回路は前記順序回路の近傍に配置され
当該分岐回路は選択信号が接地電位に接続されるときに前記分岐回路の出力の少なくとも一つが接地電位に接続され
接地電位に接続された信号と選択信号が順序回路に入力される信号の両側に隣接して配置されることを特徴とする半導体集積回路。
前記選択信号は通常動作モードの際に使用されない信号であることを特徴とする
請求項１記載の半導体集積回路。
前記選択信号と前記接地電位に接続された信号と第三の接地電位に接続された信号とを用いて前記順序回路に入力される信号の両側に隣接して配置することを特徴とする
請求項１記載の半導体集積回路。