JP2020041896A - パラレルシリアル変換回路の監視装置 - Google Patents
パラレルシリアル変換回路の監視装置 Download PDFInfo
- Publication number
- JP2020041896A JP2020041896A JP2018168961A JP2018168961A JP2020041896A JP 2020041896 A JP2020041896 A JP 2020041896A JP 2018168961 A JP2018168961 A JP 2018168961A JP 2018168961 A JP2018168961 A JP 2018168961A JP 2020041896 A JP2020041896 A JP 2020041896A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- signal
- conversion circuit
- serial conversion
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 103
- 238000012806 monitoring device Methods 0.000 title claims abstract description 49
- 238000012544 monitoring process Methods 0.000 claims abstract description 55
- 230000008859 change Effects 0.000 claims description 12
- 230000007547 defect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
以下、本発明の実施の形態を添付図面にしたがって説明する。
以上説明したように、本実施の形態に係るパラレルシリアル変換回路の監視装置1では、パラレルシリアル変換回路2を構成するシフトレジスタ3の後段に接続され、パラレルシリアル変換回路2の最後段のシフトレジスタ3にシリアル信号を出力する監視用シフトレジスタ5と、監視用シフトレジスタ5にパラレル信号として所定のダミー信号を入力するダミー信号入力部6と、パラレルシリアル変換回路2から出力されるシリアル信号の末尾に付与されたダミー信号を監視し、ダミー信号が入力値と一致しているかに基づき、パラレルシリアル変換回路2の故障を判定する故障判定部7と、を備えている。
上記実施の形態では、監視用シフトレジスタ5を既存回路に追加する場合を説明したが、パラレルシリアル変換回路2の最後段のシフトレジスタ3が未使用である場合には、その最後段のシフトレジスタ3を監視用シフトレジスタ5として用いることも可能である。つまり、図3に示すように、パラレルシリアル変換回路2を構成する最後段のシフトレジスタ3に、パラレル信号としてダミー信号入力部6からのダミー信号を入力するように構成してもよい。換言すれば、図1(a)のパラレルシリアル変換回路の監視装置1における監視用シフトレジスタ5を、パラレルシリアル変換回路2の一部と把握してもよい。
次に、以上説明した実施の形態から把握される技術思想について、実施の形態における符号等を援用して記載する。ただし、以下の記載における各符号等は、特許請求の範囲における構成要素を実施の形態に具体的に示した部材等に限定するものではない。
前記パラレルシリアル変換回路(2)を構成する最後段の前記シフトレジスタ(3)に、パラレル信号として所定のダミー信号を入力するダミー信号入力部(6)と、前記パラレルシリアル変換回路(2)から出力されるシリアル信号の末尾に付与された前記ダミー信号を監視し、前記ダミー信号が入力値と一致しているかに基づき、前記パラレルシリアル変換回路(2)の故障を判定する故障判定部(7)と、を備えた、パラレルシリアル変換回路の監視装置(1)。
2…パラレルシリアル変換回路
3…シフトレジスタ
4…機器あるいはデバイス
5…監視用シフトレジスタ
6…ダミー信号入力部
7…故障判定部
8…信号監視部
9…監視デバイス
10…演算装置
11…ステータス監視部
12…故障シフトレジスタ推定部
Claims (6)
- 1つ以上のシフトレジスタを用い、入力されたパラレル信号をシリアル信号に変換して出力するパラレルシリアル変換回路の監視装置であって、
前記パラレルシリアル変換回路を構成する前記シフトレジスタの後段に接続され、前記パラレルシリアル変換回路の最後段の前記シフトレジスタにシリアル信号を出力する監視用シフトレジスタと、
前記監視用シフトレジスタにパラレル信号として所定のダミー信号を入力するダミー信号入力部と、
前記パラレルシリアル変換回路から出力されるシリアル信号の末尾に付与された前記ダミー信号を監視し、前記ダミー信号が入力値と一致しているかに基づき、前記パラレルシリアル変換回路の故障を判定する故障判定部と、を備えた、
パラレルシリアル変換回路の監視装置。 - 複数のシフトレジスタを多段接続して構成され、入力されたパラレル信号をシリアル信号に変換して出力するパラレルシリアル変換回路の監視装置であって、
前記パラレルシリアル変換回路を構成する最後段の前記シフトレジスタに、パラレル信号として所定のダミー信号を入力するダミー信号入力部と、
前記パラレルシリアル変換回路から出力されるシリアル信号の末尾に付与された前記ダミー信号を監視し、前記ダミー信号が入力値と一致しているかに基づき、前記パラレルシリアル変換回路の故障を判定する故障判定部と、を備えた、
パラレルシリアル変換回路の監視装置。 - 前記パラレルシリアル変換回路は、複数のシフトレジスタを多段接続して構成されており、
前記パラレルシリアル変換回路から出力されるシリアル信号を監視することで、前記各シフトレジスタに入力されるパラレル信号の変化を検出する信号監視部と、
前記故障判定部において前記ダミー信号が入力値と不一致と判定されると同時に、前記信号監視部においてパラレル信号の変化が検出されたとき、変化したパラレル信号を基に故障が発生した前記シフトレジスタを推定する故障シフトレジスタ推定部と、をさらに備えた、
請求項1または2に記載のパラレルシリアル変換回路の監視装置。 - 前記シフトレジスタに入力されるパラレル信号が、機器あるいはデバイスの状態を表すステータス信号である、
請求項3に記載のパラレルシリアル変換回路の監視装置。 - 前記ダミー信号は、少なくとも2ビット以上であり、ハイとローの両信号を含む、
請求項1乃至4の何れか1項に記載のパラレルシリアル変換回路の監視装置。 - 前記故障判定部は、所定回数連続して前記ダミー信号が入力値と一致しないとき、前記パラレルシリアル変換回路が故障したと判定する、
請求項1乃至5の何れか1項に記載のパラレルシリアル変換回路の監視装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018168961A JP7128694B2 (ja) | 2018-09-10 | 2018-09-10 | パラレルシリアル変換回路の監視装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018168961A JP7128694B2 (ja) | 2018-09-10 | 2018-09-10 | パラレルシリアル変換回路の監視装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020041896A true JP2020041896A (ja) | 2020-03-19 |
JP7128694B2 JP7128694B2 (ja) | 2022-08-31 |
Family
ID=69798070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018168961A Active JP7128694B2 (ja) | 2018-09-10 | 2018-09-10 | パラレルシリアル変換回路の監視装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7128694B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53140910A (en) * | 1977-05-16 | 1978-12-08 | Hitachi Ltd | Test system for highway switch |
JPH0675539A (ja) * | 1992-08-26 | 1994-03-18 | Nagoya Denki Kogyo Kk | 情報表示装置 |
JPH06296292A (ja) * | 1993-04-09 | 1994-10-21 | Matsushita Electric Ind Co Ltd | 省配線伝送装置 |
JP2001135098A (ja) * | 1999-11-09 | 2001-05-18 | Fujitsu Ltd | 半導体記憶装置、この半導体記憶装置を搭載した回路基板、および、この半導体記憶装置の接続試験方法 |
JP2006268504A (ja) * | 2005-03-24 | 2006-10-05 | Matsushita Electric Works Ltd | 監視システム |
JP2008059102A (ja) * | 2006-08-30 | 2008-03-13 | Fujitsu Ltd | コンピュータ資源監視プログラム |
JP2016174303A (ja) * | 2015-03-17 | 2016-09-29 | 株式会社バッファロー | 無線lan通信システム、及び無線lan通信装置 |
-
2018
- 2018-09-10 JP JP2018168961A patent/JP7128694B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53140910A (en) * | 1977-05-16 | 1978-12-08 | Hitachi Ltd | Test system for highway switch |
JPH0675539A (ja) * | 1992-08-26 | 1994-03-18 | Nagoya Denki Kogyo Kk | 情報表示装置 |
JPH06296292A (ja) * | 1993-04-09 | 1994-10-21 | Matsushita Electric Ind Co Ltd | 省配線伝送装置 |
JP2001135098A (ja) * | 1999-11-09 | 2001-05-18 | Fujitsu Ltd | 半導体記憶装置、この半導体記憶装置を搭載した回路基板、および、この半導体記憶装置の接続試験方法 |
JP2006268504A (ja) * | 2005-03-24 | 2006-10-05 | Matsushita Electric Works Ltd | 監視システム |
JP2008059102A (ja) * | 2006-08-30 | 2008-03-13 | Fujitsu Ltd | コンピュータ資源監視プログラム |
JP2016174303A (ja) * | 2015-03-17 | 2016-09-29 | 株式会社バッファロー | 無線lan通信システム、及び無線lan通信装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7128694B2 (ja) | 2022-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100570134B1 (ko) | 자체 치유 칩과 칩 사이의 인터페이스 | |
EP2787358B1 (en) | Relay failure detection system | |
US11544160B2 (en) | IPS SOC PLL monitoring and error reporting | |
US10409686B2 (en) | Apparatus and method to determine plural locations in communication circuits at which failures have occurred | |
US8413036B2 (en) | Pseudorandom binary sequence checker with control circuitry for end-of-test check | |
US7681097B2 (en) | Test system employing test controller compressing data, data compressing circuit and test method | |
JP7128694B2 (ja) | パラレルシリアル変換回路の監視装置 | |
JP2017059185A (ja) | スキャンテスト回路及びスキャンテスト装置 | |
US8443274B2 (en) | Test circuit for testing execution of a handshake protocol and method for testing execution of handshake protocol | |
JP6416065B2 (ja) | 診断回路及び半導体システム | |
KR100535357B1 (ko) | 타이밍 제어기 | |
JP4234357B2 (ja) | 半導体集積回路の故障解析方法 | |
CN114109885B (zh) | 一种检测板、功率变换器及整机风扇检测方法和系统 | |
US8539327B2 (en) | Semiconductor integrated circuit for testing logic circuit | |
RU2711489C1 (ru) | Резервированный модуль с функцией тестирования | |
US20200244255A1 (en) | Electronic device and noise removal system | |
JP2018106430A (ja) | 動作検証回路 | |
JP2008134067A (ja) | 半導体集積回路 | |
JP2017220841A (ja) | 二重化対応電流出力システム | |
KR20060082991A (ko) | 멀티 클록 분배 회로의 감시 장치 | |
US20070061655A1 (en) | Path data transmission unit | |
JP2013019830A (ja) | 半導体集積回路および半導体集積回路のテスト方法 | |
JP2020159856A (ja) | 基準電圧回路、半導体装置、および故障検出方法 | |
JP2009188853A (ja) | タイミング発生回路、半導体試験装置および半導体試験方法ならびに半導体デバイス | |
JP2013096727A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7128694 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |