JP2020041896A - パラレルシリアル変換回路の監視装置 - Google Patents

パラレルシリアル変換回路の監視装置 Download PDF

Info

Publication number
JP2020041896A
JP2020041896A JP2018168961A JP2018168961A JP2020041896A JP 2020041896 A JP2020041896 A JP 2020041896A JP 2018168961 A JP2018168961 A JP 2018168961A JP 2018168961 A JP2018168961 A JP 2018168961A JP 2020041896 A JP2020041896 A JP 2020041896A
Authority
JP
Japan
Prior art keywords
parallel
signal
conversion circuit
serial conversion
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018168961A
Other languages
English (en)
Other versions
JP7128694B2 (ja
Inventor
康 横田
Yasushi Yokota
康 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apresia Systems Ltd
Original Assignee
Apresia Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apresia Systems Ltd filed Critical Apresia Systems Ltd
Priority to JP2018168961A priority Critical patent/JP7128694B2/ja
Publication of JP2020041896A publication Critical patent/JP2020041896A/ja
Application granted granted Critical
Publication of JP7128694B2 publication Critical patent/JP7128694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】パラレルシリアル変換回路の故障を検出可能なパラレルシリアル変換回路の監視装置を提供する。【解決手段】1つ以上のシフトレジスタ3を用い、入力されたパラレル信号をシリアル信号に変換して出力するパラレルシリアル変換回路2の監視装置であって、パラレルシリアル変換回路2を構成するシフトレジスタ3の後段に接続され、パラレルシリアル変換回路2の最後段のシフトレジスタ3にシリアル信号を出力する監視用シフトレジスタ5と、監視用シフトレジスタ5にパラレル信号として所定のダミー信号を入力するダミー信号入力部6と、パラレルシリアル変換回路2から出力されるシリアル信号の末尾に付与されたダミー信号を監視し、ダミー信号が入力値と一致しているかに基づき、パラレルシリアル変換回路2の故障を判定する故障判定部7と、を備えた。【選択図】図1

Description

本発明は、パラレルシリアル変換回路の監視装置に関する。
例えばネットワークスイッチ等の通信装置において、多数の光トランシーバから出力されるステータス信号を監視するために、パラレルシリアル変換回路が用いられている。この場合、パラレルシリアル変換回路では、パラレル信号として入力された多数のステータス信号を、シリアル信号に変換して出力する。このように構成することで、ステータス信号の監視を行う監視デバイスにおいて、1つの入力ポート(入力ピン)で効率的に多数の光トランシーバのステータス信号を監視することが可能になる。他にも、アナログスイッチの切り替え状態の監視等にも、パラレルシリアル変換回路が用いられている。
パラレルシリアル変換回路は、一般に、複数のシフトレジスタを多段接続して構成されている。シフトレジスタは、複数のフリップフロップをカスケード接続したデジタル回路である。パラレルシリアル変換回路は、パラレル信号として入力されたビット列を保持し、クロック信号が入力される度にビット列が回路内をシフト(移動)するように構成されている。
なお、この出願の発明に関連する先行技術文献情報としては、特許文献1がある。
特開平9−311159号公報
上述のステータス信号のようなランダムに変化する信号がパラレル信号として入力される場合、監視デバイス側では、パラレルシリアル変換回路の故障による信号の変化か、正常な信号の変化であるかを判断することができない、という課題がある。
そこで、本発明は、パラレルシリアル変換回路の故障を検出可能なパラレルシリアル変換回路の監視装置を提供することを目的とする。
本発明は、上記課題を解決することを目的として、1つ以上のシフトレジスタを用い、入力されたパラレル信号をシリアル信号に変換して出力するパラレルシリアル変換回路の監視装置であって、前記パラレルシリアル変換回路を構成する前記シフトレジスタの後段に接続され、前記パラレルシリアル変換回路の最後段の前記シフトレジスタにシリアル信号を出力する監視用シフトレジスタと、前記監視用シフトレジスタにパラレル信号として所定のダミー信号を入力するダミー信号入力部と、前記パラレルシリアル変換回路から出力されるシリアル信号の末尾に付与された前記ダミー信号を監視し、前記ダミー信号が入力値と一致しているかに基づき、前記パラレルシリアル変換回路の故障を判定する故障判定部と、を備えた、パラレルシリアル変換回路の監視装置を提供する。
また、本発明は、上記課題を解決することを目的として、複数のシフトレジスタを多段接続して構成され、入力されたパラレル信号をシリアル信号に変換して出力するパラレルシリアル変換回路の監視装置であって、前記パラレルシリアル変換回路を構成する最後段の前記シフトレジスタに、パラレル信号として所定のダミー信号を入力するダミー信号入力部と、前記パラレルシリアル変換回路から出力されるシリアル信号の末尾に付与された前記ダミー信号を監視し、前記ダミー信号が入力値と一致しているかに基づき、前記パラレルシリアル変換回路の故障を判定する故障判定部と、を備えた、パラレルシリアル変換回路の監視装置を提供する。
本発明によれば、パラレルシリアル変換回路の故障を検出可能なパラレルシリアル変換回路の監視装置を提供できる。
(a)は、本発明の一実施の形態に係るパラレルシリアル変換回路の監視装置を示す概略構成図であり、(b)は、パラレルシリアル変換回路から出力されるシリアル信号を模式的に示した説明図である。 ダミー信号入力部の回路構成の一例を示す図である。 パラレルシリアル変換回路の監視装置の一変形例を示す概略構成図である。
[実施の形態]
以下、本発明の実施の形態を添付図面にしたがって説明する。
図1(a)は、本実施の形態に係るパラレルシリアル変換回路の監視装置を示す概略構成図であり、(b)は、パラレルシリアル変換回路から出力されるシリアル信号を模式的に示した説明図である。
図1(a)に示すように、パラレルシリアル変換回路2は、入力されたパラレル信号をシリアル信号に変換して出力するものであり、1つ以上のシフトレジスタ3を用いて構成されている。ここでは、パラレルシリアル変換回路2が、複数のシフトレジスタ3を多段接続して構成される場合について説明する。
シフトレジスタ3は、パラレル信号が入力される複数(例えば8つ)のパラレル信号入力ポート3aと、シリアル信号を出力するシリアル信号出力ポート3bと、シリアル信号を入力するシリアル信号入力ポート3cと、を有している。各シフトレジスタ3のシリアル信号出力ポート3bは、前段のシフトレジスタ3のシリアル信号入力ポート3cに接続されており、最前段のシフトレジスタ3のシリアル信号出力ポート3bは、後述する監視デバイス9に接続されている。最後段のシフトレジスタ3のシリアル信号入力ポート3cには、後述する監視用シフトレジスタ5のシリアル信号出力ポート5bが接続されている。
各シフトレジスタ3は、複数のフリップフロップをカスケード接続したデジタル回路である。図示していないが、各シフトレジスタ3には、クロック信号を入力するポートが設けられている。各シフトレジスタ3は、パラレル信号として入力されたビット列を保持し、クロック信号が入力される度にビット列を回路内で順次シフト(移動)させ、その際に溢れた最上位のビットをシリアル信号出力ポート3bから出力すると共に、シリアル信号入力ポート3cから入力されたビットを最下位に取り込むように構成されている。
本実施の形態では、各シフトレジスタ3に入力されるパラレル信号が、機器あるいはデバイスの状態(正常、異常等の状態)を表すステータス信号である場合を説明する。各シフトレジスタ3のパラレル信号入力ポート3aには、監視対象となる機器あるいはデバイス(例えば光トランシーバ)4における、ステータス信号出力用のポート(不図示)が接続される。
パラレルシリアル変換回路の監視装置1は、パラレルシリアル変換回路2が正常に稼働しているか否か、すなわちパラレルシリアル変換回路2に故障が発生しているか否かを監視する装置である。パラレルシリアル変換回路の監視装置1は、監視用シフトレジスタ5と、ダミー信号入力部6と、故障判定部7と、を備えている。
監視用シフトレジスタ5としては、パラレルシリアル変換回路2のシフトレジスタ3と同じものを用いることができる。なお、監視用シフトレジスタ5として、パラレルシリアル変換回路2のシフトレジスタ3と異なるものを用いることも当然に可能である。監視用シフトレジスタ5は、パラレル信号が入力される複数(例えば8つ)のパラレル信号入力ポート5aと、シリアル信号を出力するシリアル信号出力ポート5bと、シリアル信号を入力するシリアル信号入力ポート(不図示)と、を有している。
監視用シフトレジスタ5は、パラレルシリアル変換回路2を構成するシフトレジスタ3の後段に接続される。つまり、監視用シフトレジスタ5のシリアル信号出力ポート5bは、パラレルシリアル変換回路2の最後段のシフトレジスタ3のシリアル信号入力ポート3cに接続される。これにより、パラレルシリアル変換回路2の最後段のシフトレジスタ3に、監視用シフトレジスタ5からのシリアル信号が出力される。
ダミー信号入力部6は、監視用シフトレジスタ5にパラレル信号として所定のダミー信号を入力するものである。ダミー信号入力部6としては、例えば図2に示すように、ハードウェア的にハイ(1)またはロー(0)の入力が固定された回路を用いるとよい。この例では、ローの信号を入力するパラレル信号入力ポート5aはグランドに接続し、ハイの信号を入力するパラレル信号入力ポート5aは抵抗を介して電圧源(Vcc)に接続されている。
なお、ダミー信号入力部6の具体的な回路構成は図2のものに限定されない。また、ダミー信号入力部6として、所望のダミー信号を生成する信号生成器等を用いることもできる。ただし、信号生成器等が故障することも考えられるため、図2のようにハードウェア的に入力値を固定した回路をダミー信号入力部6として用いることがより望ましい。
ところで、シフトレジスタ3に故障が発生した場合、故障が発生したビット以降の全てのビットがハイ(1)あるいはロー(0)になる場合が多い。よって、ダミー信号は、ハイとローの両信号を含むことが望ましく、少なくとも2ビット以上であるとよい。本実施の形態では、ハイ(1)とロー(0)を交互とした8ビットのダミー信号(10101010)を用いた。
パラレルシリアル変換回路2に、監視用シフトレジスタ5及びダミー信号入力部6を接続することで、図1(b)に示すように、パラレルシリアル変換回路2から出力されるシリアル信号は、ステータス信号(D0〜Dn)の後にダミー信号(10101010)が付与されたものとなる。
パラレルシリアル変換回路2からの出力は、ステータス信号を監視する監視デバイス9に出力される。監視デバイス9は、例えばFPGA(Field-Programmable Gate Array)からなる。監視デバイス9は、パラレルシリアル変換回路から出力されるシリアル信号のうち、ステータス信号の部分(ダミー信号以外のビット)を監視することで、各シフトレジスタ3に入力されるステータス信号(パラレル信号)の変化を検出する信号監視部8を有している。
信号監視部8は、ステータス信号が変化したことを所定回数(ここでは3回)連続して検出したとき、ステータス信号の内容を監視デバイス9内のレジスタに記憶すると共に、監視デバイス9の上位の演算装置10に、ステータスが変化したことを表す割り込み信号(以下ステータス変化通知信号という)を出力する。
演算装置10には、監視対象の機器やデバイスのステータスを監視するステータス監視部11が搭載されている。ステータス監視部11は、監視デバイス9からステータス変化通知信号を受信したとき、監視デバイス9のレジスタを参照して、ステータス信号が変化したポートを特定し、当該ポートに対応する機器やデバイスの状態が変化したことを検知する。ステータス監視部11は、機器やデバイスの状態が変化したことを管理者等に通知する機能を有していてもよい。
故障判定部7は、監視デバイス9に搭載されている。故障判定部7は、パラレルシリアル変換回路2から出力されるシリアル信号の末尾に付与されたダミー信号を監視し、ダミー信号が入力値と一致しているかを判定するダミー信号監視部71と、ダミー信号監視部71の判定結果に基づき、パラレルシリアル変換回路の故障を判定する判定部72と、を有している。
本実施の形態では、ダミー信号を固定値としているため、ダミー信号監視部71は、シリアル信号として入力されたダミー信号が、予め設定された固定値(ここでは10101010)と一致するかを判定する。なお、ステータス信号とダミー信号との切り分け(シリアル信号の何ビット目からダミー信号か)については、予め設定しておくとよい。
判定部72は、ダミー信号監視部71において、所定回数(ここでは3回)連続してダミー信号が入力値(固定値)と一致しないと判定されたとき、パラレルシリアル変換回路2が故障したと判定する。判定部72は、パラレルシリアル変換回路2が故障したと判定したとき、監視デバイス9の上位の演算装置10に、パラレルシリアル変換回路2が故障したことを表す割り込み信号(以下故障通知信号という)を出力する。
演算装置10には、故障が発生したシフトレジスタ3を推定する故障シフトレジスタ推定部12が搭載されている。演算装置10に搭載された故障シフトレジスタ推定部12、及び上述のステータス監視部11は、CPU等の演算素子、メモリ、ソフトウェア、インターフェイス等を適宜組み合わせて実現されている。
故障シフトレジスタ推定部12は、故障判定部7においてダミー信号が入力値(固定値)と不一致と判定されると同時に、信号監視部8においてステータス信号(パラレル信号)の変化が検出されたとき、変化したステータス信号(パラレル信号)のビット位置を基に故障が発生したシフトレジスタ3を推定するように構成されている。つまり、故障シフトレジスタ推定部12は、同じタイミングで(例えば、1周期分のシリアル信号を受信する時間よりも短い間隔で)、ステータス変化通知信号と故障通知信号の両信号を受信した場合に、ステータス信号の変化はシフトレジスタ3の故障に起因するものであると判断して、故障が発生したシフトレジスタ3を推定する。
具体的には、故障シフトレジスタ推定部12は、例えば、シリアル信号において、ステータス信号のあるビット以降全てのビットがハイ(1)となっている場合、ハイ(1)となっている最初のビットに対応するシフトレジスタ3が、故障が発生したシフトレジスタ3であると推定する。故障が発生したシフトレジスタ3を推定することで、修理の作業が容易になる。故障シフトレジスタ推定部12は、故障が発生したシフトレジスタ3の推定結果を、演算装置10の所定の記憶領域に記憶するように構成されてもよいし、管理者等に通知を行うように構成されてもよい。
(実施の形態の作用及び効果)
以上説明したように、本実施の形態に係るパラレルシリアル変換回路の監視装置1では、パラレルシリアル変換回路2を構成するシフトレジスタ3の後段に接続され、パラレルシリアル変換回路2の最後段のシフトレジスタ3にシリアル信号を出力する監視用シフトレジスタ5と、監視用シフトレジスタ5にパラレル信号として所定のダミー信号を入力するダミー信号入力部6と、パラレルシリアル変換回路2から出力されるシリアル信号の末尾に付与されたダミー信号を監視し、ダミー信号が入力値と一致しているかに基づき、パラレルシリアル変換回路2の故障を判定する故障判定部7と、を備えている。
このように構成することで、監視用シフトレジスタ5とダミー信号入力部6を既存の回路に付け加え、故障判定部7を監視デバイス9に搭載するといった簡単な構成で、パラレルシリアル変換回路2の故障を検出することが可能になる。その結果、パラレルシリアル変換回路2を用いた装置全体の信頼性を向上することが可能になる。また、本実施の形態に係るパラレルシリアル変換回路の監視装置1は、ハードウェアとしては監視用シフトレジスタ5とダミー信号入力部6を追加すれば実現可能であるため、既存の回路構成を殆ど変更する必要がなく、既存の装置への適用が容易である。
(変形例)
上記実施の形態では、監視用シフトレジスタ5を既存回路に追加する場合を説明したが、パラレルシリアル変換回路2の最後段のシフトレジスタ3が未使用である場合には、その最後段のシフトレジスタ3を監視用シフトレジスタ5として用いることも可能である。つまり、図3に示すように、パラレルシリアル変換回路2を構成する最後段のシフトレジスタ3に、パラレル信号としてダミー信号入力部6からのダミー信号を入力するように構成してもよい。換言すれば、図1(a)のパラレルシリアル変換回路の監視装置1における監視用シフトレジスタ5を、パラレルシリアル変換回路2の一部と把握してもよい。
なお、パラレルシリアル変換回路2の最後段以外のシフトレジスタ3にダミー信号を入力するよう構成することも可能である。ただし、この場合、ダミー信号を入力するシフトレジスタ3よりも後段のシフトレジスタ3の故障を検出することができなくなる。よって、最後段のシフトレジスタ3(監視用シフトレジスタ5)にダミー信号を入力するように構成することが望ましい。なお、最後段のシフトレジスタ3(監視用シフトレジスタ5)と、最後段以外のシフトレジスタ3にダミー信号を入力するようにし、どのダミー信号で入力値との不一致が発生したかを監視することで、故障したシフトレジスタ3を検知するよう故障シフトレジスタ推定部12を構成することも可能である。
(実施の形態のまとめ)
次に、以上説明した実施の形態から把握される技術思想について、実施の形態における符号等を援用して記載する。ただし、以下の記載における各符号等は、特許請求の範囲における構成要素を実施の形態に具体的に示した部材等に限定するものではない。
[1]1つ以上のシフトレジスタ(3)を用い、入力されたパラレル信号をシリアル信号に変換して出力するパラレルシリアル変換回路(2)の監視装置であって、前記パラレルシリアル変換回路(2)を構成する前記シフトレジスタ(3)の後段に接続され、前記パラレルシリアル変換回路(2)の最後段の前記シフトレジスタ(3)にシリアル信号を出力する監視用シフトレジスタ(5)と、前記監視用シフトレジスタ(5)にパラレル信号として所定のダミー信号を入力するダミー信号入力部(6)と、前記パラレルシリアル変換回路(2)から出力されるシリアル信号の末尾に付与された前記ダミー信号を監視し、前記ダミー信号が入力値と一致しているかに基づき、前記パラレルシリアル変換回路(2)の故障を判定する故障判定部(7)と、を備えた、パラレルシリアル変換回路の監視装置(1)。
[2]複数のシフトレジスタ(3)を多段接続して構成され、入力されたパラレル信号をシリアル信号に変換して出力するパラレルシリアル変換回路(2)の監視装置であって、
前記パラレルシリアル変換回路(2)を構成する最後段の前記シフトレジスタ(3)に、パラレル信号として所定のダミー信号を入力するダミー信号入力部(6)と、前記パラレルシリアル変換回路(2)から出力されるシリアル信号の末尾に付与された前記ダミー信号を監視し、前記ダミー信号が入力値と一致しているかに基づき、前記パラレルシリアル変換回路(2)の故障を判定する故障判定部(7)と、を備えた、パラレルシリアル変換回路の監視装置(1)。
[3]前記パラレルシリアル変換回路(2)は、複数のシフトレジスタ(3)を多段接続して構成されており、前記パラレルシリアル変換回路(2)から出力されるシリアル信号を監視することで、前記各シフトレジスタ(3)に入力されるパラレル信号の変化を検出する信号監視部(8)と、前記故障判定部(7)において前記ダミー信号が入力値と不一致と判定されると同時に、前記信号監視部(8)においてパラレル信号の変化が検出されたとき、変化したパラレル信号を基に故障が発生した前記シフトレジスタ(3)を推定する故障シフトレジスタ推定部(12)と、をさらに備えた、[1]または[2]に記載のパラレルシリアル変換回路の監視装置(1)。
[4]前記シフトレジスタ(3)に入力されるパラレル信号が、機器あるいはデバイス(4)の状態を表すステータス信号である、[3]に記載のパラレルシリアル変換回路の監視装置(1)。
[5]前記ダミー信号は、少なくとも2ビット以上であり、ハイとローの両信号を含む、[1]乃至[4]の何れか1項に記載のパラレルシリアル変換回路の監視装置(1)。
[6]前記故障判定部(7)は、所定回数連続して前記ダミー信号が入力値と一致しないとき、前記パラレルシリアル変換回路(2)が故障したと判定する、[1]乃至[5]の何れか1項に記載のパラレルシリアル変換回路の監視装置(1)。
以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
本発明は、その趣旨を逸脱しない範囲で適宜変形して実施することが可能である。例えば、上記実施の形態では、ダミー信号を固定値とする場合について説明したが、ダミー信号を時間経過に応じて変更するようにダミー信号入力部6を構成する等して、様々なパターンのダミー信号を入力可能としてもよい。
また、上記実施の形態では、監視デバイス9と別体にダミー信号入力部6を設けたが、監視デバイス9にダミー信号入力部6としての機能を搭載してもよい。この場合、監視デバイス9から出力されたダミー信号が、パラレル信号として監視用シフトレジスタ5に入力されることになる。
1…パラレルシリアル変換回路の監視装置
2…パラレルシリアル変換回路
3…シフトレジスタ
4…機器あるいはデバイス
5…監視用シフトレジスタ
6…ダミー信号入力部
7…故障判定部
8…信号監視部
9…監視デバイス
10…演算装置
11…ステータス監視部
12…故障シフトレジスタ推定部

Claims (6)

  1. 1つ以上のシフトレジスタを用い、入力されたパラレル信号をシリアル信号に変換して出力するパラレルシリアル変換回路の監視装置であって、
    前記パラレルシリアル変換回路を構成する前記シフトレジスタの後段に接続され、前記パラレルシリアル変換回路の最後段の前記シフトレジスタにシリアル信号を出力する監視用シフトレジスタと、
    前記監視用シフトレジスタにパラレル信号として所定のダミー信号を入力するダミー信号入力部と、
    前記パラレルシリアル変換回路から出力されるシリアル信号の末尾に付与された前記ダミー信号を監視し、前記ダミー信号が入力値と一致しているかに基づき、前記パラレルシリアル変換回路の故障を判定する故障判定部と、を備えた、
    パラレルシリアル変換回路の監視装置。
  2. 複数のシフトレジスタを多段接続して構成され、入力されたパラレル信号をシリアル信号に変換して出力するパラレルシリアル変換回路の監視装置であって、
    前記パラレルシリアル変換回路を構成する最後段の前記シフトレジスタに、パラレル信号として所定のダミー信号を入力するダミー信号入力部と、
    前記パラレルシリアル変換回路から出力されるシリアル信号の末尾に付与された前記ダミー信号を監視し、前記ダミー信号が入力値と一致しているかに基づき、前記パラレルシリアル変換回路の故障を判定する故障判定部と、を備えた、
    パラレルシリアル変換回路の監視装置。
  3. 前記パラレルシリアル変換回路は、複数のシフトレジスタを多段接続して構成されており、
    前記パラレルシリアル変換回路から出力されるシリアル信号を監視することで、前記各シフトレジスタに入力されるパラレル信号の変化を検出する信号監視部と、
    前記故障判定部において前記ダミー信号が入力値と不一致と判定されると同時に、前記信号監視部においてパラレル信号の変化が検出されたとき、変化したパラレル信号を基に故障が発生した前記シフトレジスタを推定する故障シフトレジスタ推定部と、をさらに備えた、
    請求項1または2に記載のパラレルシリアル変換回路の監視装置。
  4. 前記シフトレジスタに入力されるパラレル信号が、機器あるいはデバイスの状態を表すステータス信号である、
    請求項3に記載のパラレルシリアル変換回路の監視装置。
  5. 前記ダミー信号は、少なくとも2ビット以上であり、ハイとローの両信号を含む、
    請求項1乃至4の何れか1項に記載のパラレルシリアル変換回路の監視装置。
  6. 前記故障判定部は、所定回数連続して前記ダミー信号が入力値と一致しないとき、前記パラレルシリアル変換回路が故障したと判定する、
    請求項1乃至5の何れか1項に記載のパラレルシリアル変換回路の監視装置。
JP2018168961A 2018-09-10 2018-09-10 パラレルシリアル変換回路の監視装置 Active JP7128694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018168961A JP7128694B2 (ja) 2018-09-10 2018-09-10 パラレルシリアル変換回路の監視装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018168961A JP7128694B2 (ja) 2018-09-10 2018-09-10 パラレルシリアル変換回路の監視装置

Publications (2)

Publication Number Publication Date
JP2020041896A true JP2020041896A (ja) 2020-03-19
JP7128694B2 JP7128694B2 (ja) 2022-08-31

Family

ID=69798070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018168961A Active JP7128694B2 (ja) 2018-09-10 2018-09-10 パラレルシリアル変換回路の監視装置

Country Status (1)

Country Link
JP (1) JP7128694B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53140910A (en) * 1977-05-16 1978-12-08 Hitachi Ltd Test system for highway switch
JPH0675539A (ja) * 1992-08-26 1994-03-18 Nagoya Denki Kogyo Kk 情報表示装置
JPH06296292A (ja) * 1993-04-09 1994-10-21 Matsushita Electric Ind Co Ltd 省配線伝送装置
JP2001135098A (ja) * 1999-11-09 2001-05-18 Fujitsu Ltd 半導体記憶装置、この半導体記憶装置を搭載した回路基板、および、この半導体記憶装置の接続試験方法
JP2006268504A (ja) * 2005-03-24 2006-10-05 Matsushita Electric Works Ltd 監視システム
JP2008059102A (ja) * 2006-08-30 2008-03-13 Fujitsu Ltd コンピュータ資源監視プログラム
JP2016174303A (ja) * 2015-03-17 2016-09-29 株式会社バッファロー 無線lan通信システム、及び無線lan通信装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53140910A (en) * 1977-05-16 1978-12-08 Hitachi Ltd Test system for highway switch
JPH0675539A (ja) * 1992-08-26 1994-03-18 Nagoya Denki Kogyo Kk 情報表示装置
JPH06296292A (ja) * 1993-04-09 1994-10-21 Matsushita Electric Ind Co Ltd 省配線伝送装置
JP2001135098A (ja) * 1999-11-09 2001-05-18 Fujitsu Ltd 半導体記憶装置、この半導体記憶装置を搭載した回路基板、および、この半導体記憶装置の接続試験方法
JP2006268504A (ja) * 2005-03-24 2006-10-05 Matsushita Electric Works Ltd 監視システム
JP2008059102A (ja) * 2006-08-30 2008-03-13 Fujitsu Ltd コンピュータ資源監視プログラム
JP2016174303A (ja) * 2015-03-17 2016-09-29 株式会社バッファロー 無線lan通信システム、及び無線lan通信装置

Also Published As

Publication number Publication date
JP7128694B2 (ja) 2022-08-31

Similar Documents

Publication Publication Date Title
KR100570134B1 (ko) 자체 치유 칩과 칩 사이의 인터페이스
EP2787358B1 (en) Relay failure detection system
US11544160B2 (en) IPS SOC PLL monitoring and error reporting
US10409686B2 (en) Apparatus and method to determine plural locations in communication circuits at which failures have occurred
US8413036B2 (en) Pseudorandom binary sequence checker with control circuitry for end-of-test check
US7681097B2 (en) Test system employing test controller compressing data, data compressing circuit and test method
JP7128694B2 (ja) パラレルシリアル変換回路の監視装置
JP2017059185A (ja) スキャンテスト回路及びスキャンテスト装置
US8443274B2 (en) Test circuit for testing execution of a handshake protocol and method for testing execution of handshake protocol
JP6416065B2 (ja) 診断回路及び半導体システム
KR100535357B1 (ko) 타이밍 제어기
JP4234357B2 (ja) 半導体集積回路の故障解析方法
CN114109885B (zh) 一种检测板、功率变换器及整机风扇检测方法和系统
US8539327B2 (en) Semiconductor integrated circuit for testing logic circuit
RU2711489C1 (ru) Резервированный модуль с функцией тестирования
US20200244255A1 (en) Electronic device and noise removal system
JP2018106430A (ja) 動作検証回路
JP2008134067A (ja) 半導体集積回路
JP2017220841A (ja) 二重化対応電流出力システム
KR20060082991A (ko) 멀티 클록 분배 회로의 감시 장치
US20070061655A1 (en) Path data transmission unit
JP2013019830A (ja) 半導体集積回路および半導体集積回路のテスト方法
JP2020159856A (ja) 基準電圧回路、半導体装置、および故障検出方法
JP2009188853A (ja) タイミング発生回路、半導体試験装置および半導体試験方法ならびに半導体デバイス
JP2013096727A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220819

R150 Certificate of patent or registration of utility model

Ref document number: 7128694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350