JP2020028112A - 撮像装置 - Google Patents

Abstract

【課題】画素数の増大、サイズの拡大、及びフレームレートの向上を同時に実現する。【解決手段】撮像装置（１）は、行列状に配列された複数の画素（１０５）が少なくとも２分割されることにより形成された複数のブロック（１１０）から構成された撮像素子（１０）と、複数のブロック（１１０）のそれぞれに含まれる複数の画素（１０５）と電気的に接続され、ブロック（１１０）ごとに複数の画素（１０５）に信号を伝達するための信号伝達回路（２０）とを備え、信号伝達回路（２０）は、自身に流れる信号の極性を反転する。【選択図】図１

Description

本発明は撮像装置に関する。

特許文献１には、光電変換部を複数のブロックに分割し、複数の信号読み出し回路を備え、複数の分割ブロックの画像信号を並列または直列に読み出し可能に構成された固体撮像装置が開示されている。

特開平５−１３７０７１号公報（１９９３年６月１日公開）

しかしながら、特許文献１に開示されている固体撮像装置では、複数のブロックに信号を伝達するための経路が長い場合、その経路に駆動周波数が高い信号が流れると、信号が消失することがある。よって、当該固体撮像装置では、信号を複数のブロックに伝達することができなくなることがあるという問題がある。

本発明の一態様は、画素数の増大、サイズの拡大、及びフレームレートの向上を同時に実現することを目的とする。

上記の課題を解決するために、（１）本発明の一実施形態は、行列状に配列された複数の画素が少なくとも２分割されることにより形成された複数のブロックから構成された撮像素子と、前記複数のブロックのそれぞれに含まれる複数の画素と電気的に接続され、前記ブロックごとに複数の画素に信号を伝達するための信号伝達回路とを備え、前記信号伝達回路は、自身に流れる信号の極性を反転することを特徴とする撮像装置。

（２）本発明のある実施形態は、上記（１）の構成に加え、前記信号伝達回路は、前記撮像素子の中心線に対して対称的に配置されていることを特徴とする撮像装置。

（３）本発明のある実施形態は、上記（１）または上記（２）の構成に加え、前記信号は、クロック信号であり、前記複数のブロックは、互いに同一の前記クロック信号によって制御されることを特徴とする撮像装置。

（４）本発明のある実施形態は、上記（１）、上記（２）、または上記（３）の構成に加え、前記信号伝達回路は、所定の箇所で自身に流れる信号の極性を反転することにより、出力直後の前記信号のデューティサイクルと前記複数のブロックに到達する前記信号のデューティサイクルとを略同一にすることを特徴とする撮像装置。

（５）本発明のある実施形態は、上記（１）、上記（２）、上記（３）、または上記（４）の構成に加え、前記信号伝達回路は、自身に流れる信号の極性を反転するインバータ回路を有することを特徴とする撮像装置。

本発明の一態様によれば、画素数の増大、サイズの拡大、及びフレームレートの向上を同時に実現することができる。

本発明の実施形態１に係る撮像装置１の構成を示す模式図である。 （ａ）は、従来の撮像装置による処理状況を示す模式図であり、（ｂ）は、図１に示す撮像装置による処理状況を示す模式図である。 （ａ）は、従来の撮像装置が備える信号伝達回路の構成を示す回路図であり、（ｂ）は、図１に示す撮像装置が備える信号伝達回路の構成を示す回路図である。 （ａ）は、従来の撮像装置が備える信号伝達回路に流れる信号の波形を示す図であり、（ｂ）は、図１に示す撮像装置が備える信号伝達回路に流れる信号の波形を示す図である。 （ａ）は、ブロックＢ１でのデータＤＢ１の波形、及びクロック信号ＣＫの波形を示す図であり、（ｂ）は、ブロックＢ２でのデータＤＢ２の波形、及びクロック信号ＣＫの波形を示す図である。 ブロックＢ１から出力されるデータＤＢＯ１の波形、ブロックＢ２から出力されるデータＤＢＯ２の波形、及びクロック信号ＣＫの波形を示す図である。

〔実施形態１〕
（撮像装置１の構成）
図１は、本発明の実施形態１に係る撮像装置１の構成を示す模式図である。図２の（ａ）は、従来の撮像装置による処理状況を示す模式図であり、図２の（ｂ）は、図１に示す撮像装置１による処理状況を示す模式図である。

撮像装置１は、図１に示すように、撮像素子１０、信号伝達回路２０、クロック回路３０、複数のシフトレジスタ４０、及び複数のＡＤ（Analog to Digital）変換回路５０を備えている。撮像装置１は、画像を撮像する装置である。撮像装置１としては、画素の性能を向上させるために、サイズが大きなものが用いられる。これにより、信号伝達回路２０も長いものが用いられる。また、フレームレートを向上させるために、信号伝達回路２０には駆動周波数が高い信号が流される。

撮像素子１０は、行列状に配列された複数の画素１０５が少なくとも２分割されることにより形成された複数のブロック１１０から構成される。図１では、撮像素子１０は、複数の画素１０５が４分割されることにより形成された４つのブロック１１０から構成されるが、これに限定されない。各画素１０５にはフォトダイオード等の光電変換素子が設けられている。

信号伝達回路２０は、シフトレジスタ４０を介して複数のブロック１１０のそれぞれに含まれる複数の画素１０５と電気的に接続され、ブロック１１０ごとに複数の画素１０５に信号を伝達するためのものである。図１では、１つのブロック１１０には６×６の行列で画素１０５が配列されているが、これに限定されない。

また、信号伝達回路２０は、撮像素子１０の中心線Ｌ１に対して対称的に配置されている。これにより、信号伝達回路２０を流れる信号は、各ブロック１１０に到達するまで互いに同一のパターンの経路を流れるため、ブロック１１０ごとに同期して複数の画素１０５を駆動させることができる。よって、ブロック１１０ごとで処理の開始タイミング及び終了タイミングに差が生じることを防ぐことができる。

より具体的に、信号伝達回路２０におけるブロック１１０ごとに到達する経路の距離は、互いに略同一であってもよい。これにより、信号伝達回路２０を流れる信号は、各ブロック１１０に到達するまで互いに略同一の距離の経路を流れるため、ブロック１１０ごとに、より正確に同期して複数の画素１０５を駆動させることができる。なお、信号伝達回路２０の電気配線の断面の径は、ブロック１１０ごとに互いに略同一であってもよい。前記経路の距離、及び前記電気配線の断面の径が略同一であることは、ブロック１１０ごとに信号が正確に同期できる程度に、前記経路の距離、及び前記電気配線の断面の径が略同一であることである。

クロック回路３０は、信号伝達回路２０と電気的に接続され、信号伝達回路２０及びシフトレジスタ４０を介して複数の画素１０５に信号を伝達する。前記信号は、クロック信号であり、複数のブロック１１０は、互いに同一のクロック信号によって制御される。つまり、クロック回路３０は、ブロック１１０ごとに互いに同一のクロック信号（同位相のクロック信号）を複数の画素１０５に伝達する。複数のブロック１１０は互いに同時に制御される。これにより、例えば、ブロック１１０ごとに互いに同期した信号を伝達することができる。よって、ブロック１１０ごとに同期して複数の画素１０５を駆動させることができる。

クロック回路３０について、例えば、単一のクロック回路３０によって生成された同位相のクロック信号が複数のブロック１１０に伝達されてもよく、複数のクロック回路３０によって生成された同位相のクロック信号が複数のブロック１１０に伝達されてもよい。

複数のシフトレジスタ４０は、複数のブロック１１０と一対一に対応しており、各シフトレジスタ４０は、各ブロック１１０に含まれる複数の画素１０５と電気的に接続されている。また、複数のシフトレジスタ４０は、信号伝達回路２０と電気的に接続されている。複数のシフトレジスタ４０は、信号伝達回路２０を介してクロック回路３０から伝達された信号を受信すると、複数のブロック１１０に含まれる複数の画素１０５に駆動信号を入力する。

複数のＡＤ変換回路５０は、複数のブロック１１０と一対一に対応しており、各ＡＤ変換回路５０は、各ブロック１１０に含まれる複数の画素１０５と電気的に接続されている。また、複数のＡＤ変換回路５０は、複数の画素１０５から出力された出力信号を受信し、アナログデータである前記出力信号をデジタルデータに変換する。

図２の（ａ）において、横方向の矢印は時間Ｔを示しており、Ｄはデータの処理量を示している。処理量Ｄには、データの転送及びＡＤ変換回路によるＡＤ変換の処理の処理量が含まれている。図２の（ａ）に示すように、従来の撮像装置では、複数の画素の全体にまとめて信号を伝達していたため、処理量Ｄのデータの処理に時間がかかっていた。

図２の（ｂ）において、横方向の矢印は時間Ｔを示しており、Ｄ１〜Ｄ４はそれぞれ、４つのブロック１１０によって処理されるデータの処理量を示している。処理量Ｄ１〜Ｄ４には、データの転送及びＡＤ変換回路５０によるＡＤ変換の処理の処理量が含まれている。処理量Ｄ１〜Ｄ４の合計は、処理量Ｄと同一である。

図２の（ｂ）に示すように、撮像装置１では、処理量Ｄ１〜Ｄ４のデータの処理を同時並行で進められるため、従来の撮像装置に比べて、データの処理にかかる時間を短縮することができる。よって、撮像装置１では、複数のブロック１１０のそれぞれに含まれる複数の画素１０５に対して信号を伝達することにより、ブロック１１０ごとに処理を同時並行で進めることができるため、処理速度を向上させることができる。

（信号伝達回路２０の構成）
図３の（ａ）は、従来の撮像装置が備える信号伝達回路の構成を示す回路図であり、図３の（ｂ）は、図１に示す撮像装置１が備える信号伝達回路２０の構成を示す回路図である。従来の撮像装置が備える信号伝達回路は、図３の（ａ）に示すように、２つのインバータ回路Ｉ１・Ｉ２が互いに直列接続され、互いに直列接続されたインバータ回路Ｉ１・Ｉ２の組が複数直列接続されている。

インバータ回路Ｉ１・Ｉ２の２つの組の間には、抵抗Ｒ１が直列接続され、インバータ回路Ｉ１・Ｉ２の組と抵抗Ｒ１との間には、コンデンサＣ１が接続されている。コンデンサＣ１の他端はグランドに接続されている。当該他端は、コンデンサＣ１においてインバータ回路Ｉ１・Ｉ２の組、及び抵抗Ｒ１と接続されている側とは反対側の端である。

撮像装置１が備える信号伝達回路２０は、図３の（ｂ）に示すように、従来の撮像装置が備える信号伝達回路に比べて、インバータ回路Ｉ３が接続されている箇所Ｐ１を有する点が異なる。箇所Ｐ１では、インバータ回路Ｉ３がインバータ回路Ｉ１・Ｉ２と直列接続されている。信号伝達回路２０は、インバータ回路Ｉ１・Ｉ２・Ｉ３、抵抗Ｒ１、及びコンデンサＣ１を備えている。箇所Ｐ１は複数設けられていてもよい。

箇所Ｐ１に設けられたインバータ回路Ｉ１・Ｉ２・Ｉ３は、信号伝達回路２０に流れる信号の極性を反転する。つまり、信号伝達回路２０は、自身に流れる信号の極性を反転するインバータ回路Ｉ１・Ｉ２・Ｉ３を有する。これにより、例えば、信号伝達回路２０が長い場合に、信号伝達回路２０に駆動周波数が高い信号が流れても、信号が消失することなく、信号を複数の画素１０５に伝達することができる。また、インバータ回路Ｉ１・Ｉ２・Ｉ３を有する信号伝達回路２０という簡易な構造を有する回路を用いるだけで、信号伝達回路２０に流れる信号の極性を反転させることができる。このため、駆動周波数が高い場合における信号の伝達を容易に実現することができる。

（信号伝達回路２０に流れる信号の波形）
図４の（ａ）は、従来の撮像装置が備える信号伝達回路に流れる信号の波形を示す図であり、図４の（ｂ）は、図１に示す撮像装置１が備える信号伝達回路２０に流れる信号の波形を示す図である。図４の（ａ）において、Ａ１〜Ａ４は、図３の（ａ）に示す地点Ａ１〜Ａ４での信号の波形を示している。図３の（ａ）において、地点Ａ１〜Ａ４のそれぞれの間の信号伝達回路の構造の一部を省略している。また、地点Ａ１は、撮像素子の画素から遠い方の地点であり、地点Ａ４は、撮像素子の画素に近い方の地点である。

図４の（ａ）に示すように、地点Ａ１から地点Ａ４に向かうにつれて、信号伝達回路に流れる信号は減衰する。具体的には、地点Ａ１から地点Ａ４に向かうにつれて、信号におけるＨｉｇｈが占める割合が減少していき、信号のデューティサイクルが変化する。地点Ａ４での信号におけるＨｉｇｈが占める割合はゼロとなる。よって、従来の撮像素子が備える信号伝達回路では、その信号伝達回路が長く、かつ、信号の駆動周波数が高い場合、撮像素子の画素まで信号を伝達することが困難であった。

図４の（ｂ）において、Ａ５〜Ａ８は、図３の（ｂ）に示す地点Ａ５〜Ａ８での信号の波形を示している。図３の（ｂ）において、地点Ａ５〜Ａ８のそれぞれの間の信号伝達回路２０の構造の一部を省略している。また、地点Ａ５は、クロック回路３０に近い方の地点であり、地点Ａ８は、シフトレジスタ４０に近い方の地点である。

図４の（ｂ）に示すように、地点Ａ５から地点Ａ６に向かうと、信号におけるＨｉｇｈが占める割合が減少し、信号のデューティサイクルが変化する。地点Ａ６から地点Ａ７に向かうと、箇所Ｐ１に設けられたインバータ回路Ｉ１・Ｉ２・Ｉ３を信号が通過するため、信号のＨｉｇｈとＬｏｗとが反転する。つまり、信号の極性が反転する。これにより、信号におけるＨｉｇｈが占める割合が増加し、地点Ａ８での信号のデューティサイクルが、地点Ａ５での信号のデューティサイクルと比べて大きく変化しないようにすることができる。

箇所Ｐ１の位置は、クロック回路３０から出力された直後の信号のデューティサイクルと、複数のブロック１１０に到達する信号のデューティサイクルとが略同一になるように決定される。つまり、信号伝達回路２０は、所定の箇所Ｐ１で自身に流れる信号の極性を反転することにより、出力直後の信号のデューティサイクルと複数のブロック１１０に到達する信号のデューティサイクルとを略同一にする。

これにより、信号伝達回路２０に流れる信号の減衰を低減することができるため、駆動周波数が高い場合における信号の伝達を実現することができる。なお、出力直後の信号のデューティサイクルと複数のブロック１１０に到達する信号のデューティサイクルとを略同一にすることは、信号伝達回路２０に流れる信号の減衰を低減することができる程度に略同一にすることである。

（データとクロック信号との関係）
図５の（ａ）は、ブロックＢ１でのデータＤＢ１の波形、及びクロック信号ＣＫの波形を示す図であり、図５の（ｂ）は、ブロックＢ２でのデータＤＢ２の波形、及びクロック信号ＣＫの波形を示す図である。図６は、ブロックＢ１から出力されるデータＤＢＯ１の波形、ブロックＢ２から出力されるデータＤＢＯ２の波形、及びクロック信号ＣＫの波形を示す図である。

ブロックＢ１は、４つのブロック１１０のうちの１つのブロックであり、ブロックＢ２は、４つのブロック１１０のうちのブロックＢ１とは異なる１つのブロックである。データＤＢ１は、ブロックＢ１で処理されるデータであり、データＤＢ２は、ブロックＢ２で処理されるデータである。

図５の（ａ）及び（ｂ）に示すように、データＤＢ１及びデータＤＢ２はクロック信号ＣＫと同期している。このため、図６に示すように、ブロックＢ１からデータＤＢＯ１が出力され、ブロックＢ２からデータＤＢＯ２が出力された後でも、データＤＢＯ１及びデータＤＢＯ２の同期は維持される。

以上により、撮像装置１は、ブロック１１０ごとに処理を同時並行で進めることができ、かつ、信号伝達回路２０が長い場合に、信号伝達回路２０に駆動周波数が高い信号が流れても、信号を複数の画素１０５に伝達することができる。よって、撮像装置１は、処理速度の向上と駆動周波数が高い場合における信号の伝達とを両立することにより、画素数の増大、サイズの拡大、及びフレームレートの向上を同時に実現することができる。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

１ 撮像装置
１０ 撮像素子
２０ 信号伝達回路
３０ クロック回路
１０５ 画素
１１０ ブロック
Ｉ１、Ｉ２、Ｉ３ インバータ回路
Ｌ１ 中心線
Ｐ１ 箇所

Claims (5)

1. 行列状に配列された複数の画素が少なくとも２分割されることにより形成された複数のブロックから構成された撮像素子と、
   前記複数のブロックのそれぞれに含まれる複数の画素と電気的に接続され、前記ブロックごとに複数の画素に信号を伝達するための信号伝達回路とを備え、
   前記信号伝達回路は、自身に流れる信号の極性を反転することを特徴とする撮像装置。
2. 前記信号伝達回路は、前記撮像素子の中心線に対して対称的に配置されていることを特徴とする請求項１に記載の撮像装置。
3. 前記信号は、クロック信号であり、
   前記複数のブロックは、互いに同一の前記クロック信号によって制御されることを特徴とする請求項１または２に記載の撮像装置。
4. 前記信号伝達回路は、所定の箇所で自身に流れる信号の極性を反転することにより、出力直後の前記信号のデューティサイクルと前記複数のブロックに到達する前記信号のデューティサイクルとを略同一にすることを特徴とする請求項１または２に記載の撮像装置。
5. 前記信号伝達回路は、自身に流れる信号の極性を反転するインバータ回路を有することを特徴とする請求項１または２に記載の撮像装置。

Images