JP2020027864A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】配線部に凹凸が形成されることを抑制できる半導体装置の製造方法を提供する。【解決手段】一面１０ａおよび他面１０ｂを有する半導体基板１０を用意することと、一面１０ａ側に、アルミニウム、またはアルミニウムを主成分とする合金層で構成される金属層５ａを形成することと、金属層５ａをパターニングして配線部を形成することと、金属層５ａを形成することの後、金属層５ａを形成する際の温度以上に熱処理することと、を行う。そして、金属層５ａを形成することでは、２３０℃以下の温度のスパッタリング法によって金属層５ａを形成し、金属層５ａを形成することの後であって、熱処理することの前に、半導体基板１０側および半導体基板１０と反対側の少なくともいずれか一方に冷却媒体３４、３７を流して金属層５ａを冷却することを行う。【選択図】図４

Description

本発明は、アルミニウムまたはアルミニウムを主成分とする合金層で構成される配線部を有する半導体装置の製造方法に関するものである。

従来より、半導体基板にダイオード素子、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistorの略）素子、ＩＧＢＴ（Insulated Gate Bipolar Transistorの略）素子等の半導体素子が形成され、半導体基板上に半導体素子と電気的に接続される配線部が形成された半導体装置が提案されている。

このような半導体装置では、配線部は、アルミニウムまたはアルミニウムを主成分とする合金層で構成される金属層がパターニングされることで構成される（例えば、特許文献１参照）。そして、金属層は、アルミニウムまたはアルミニウムを主成分とする合金層が低温スパッタリング法で形成され、自然冷却されることで構成される。

また、アルミニウムまたはアルミニウムを主成分とする合金層を低温スパッタリング法で形成する場合には、２３０℃以下の低温スパッタリング法とすることにより、表面に、ヒロックやウィスカのような凸部、ボイドとなる凹部が形成され難いことが開示されている（例えば、非特許文献１参照）。

特開平４−６１１１８号公報

日野出憲治、アルミニウム電極・配線に発生するウィスカ、Journal of Japan Institute of Light Metals、日本、一般社団法人 軽金属学会、第４８巻、第１２号、ｐ．６３５−６４０

しかしながら、本発明者らが検討したところ、アルミニウムまたはアルミニウムを主成分とする合金層で構成される金属層を２３０℃以下の低温スパッタリング法で形成したとしても、次の現象が発生し得ることが確認された。具体的には、アルミニウムまたはアルミニウムを主成分とする合金層で構成される金属層を２３０℃以下の低温スパッタリング法で形成したとしても、自然冷却を行った場合には、部分毎の冷却速度がばらつき易く、内部では粒子の径がばらつき易いことが確認された。このため、金属層を形成した後に当該金属層が形成される際の温度より高温の熱処理が行われた場合には、熱マイグレーションによって各粒子に発生し得る応力がばらつくため、表面に新たな凹凸が形成される場合があることが確認された。つまり、金属層を低温スパッタリング法によって形成したとしても、その後に高温処理が行われる場合には、表面に凹凸が形成されて平坦性が損なわれる可能性がある。

本発明は上記点に鑑み、配線部に凹凸が形成されることを抑制できる半導体装置の製造方法を提供することを目的とする。

上記目的を達成するための請求項１では、配線部（５）を有する半導体装置の製造方法であって、一面（１０ａ）および他面（１０ｂ）を有する半導体基板（１０）を用意することと、一面上に絶縁膜（２）を形成することと、絶縁膜上に、アルミニウム、またはアルミニウムを主成分とする合金層で構成される金属層（５ａ）を形成することと、金属層をパターニングして配線部を形成することと、金属層を形成することの後、金属層を形成する際の温度以上に熱処理することと、を行い、金属層を形成することでは、２３０℃以下の温度のスパッタリング法によって金属層を形成し、金属層を形成することの後であって、熱処理することの前に、半導体基板側および半導体基板と反対側の少なくともいずれか一方に冷却媒体（３４、３７）を流して金属層を冷却することを行う。

これによれば、金属層が均一に冷却されるため、部分毎で冷却速度がばらつくことを抑制できる。このため、金属層を構成する粒子の径がばらつくことを抑制でき、金属層をパターニングして構成される配線部の粒子の径がばらつくことも抑制できる。したがって、金属層を形成した後に金属層を形成する際の温度以上の熱処理を行ったとしても、各粒子に発生し得る応力がばらつくことを抑制でき、配線部５の表面に凹凸が形成されることを抑制できる。

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

第１実施形態における半導体装置の断面図である。 図１に示す半導体装置の製造方法である。 図２Ａに続く半導体装置の製造方法である。 図２Ｂに続く半導体装置の製造方法である。 金属層を形成する工程および金属層を冷却する工程の際に用いる処理装置を示す模式図である。 冷却室の模式図である。 金属層を自然冷却した際の状態を示す模式図である。 金属層を自然冷却した際の粒子を示す模式図である。 金属層を半導体基板側から冷却した際の状態を示す模式図である。 金属層を半導体基板側から冷却した際の粒子を示す模式図である。 冷却時間、温度、チャンバ内の圧力の関係を示す図である。 第２実施形態における冷却室の模式図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
第１実施形態について説明する。図１に示されるように、本実施形態の半導体装置は、一面１ａおよび他面１ｂを有する半導体基板１を備えている。半導体基板１には、特に図示しないが、ダイオード素子、ＭＯＳＦＥＴ素子、ＩＧＢＴ素子等の半導体素子が適宜形成されている。なお、半導体基板１は、例えば、シリコン基板や炭化珪素基板等が用いられる。

そして、半導体基板１の一面１ａ上には、第１絶縁膜２が形成されている。第１絶縁膜２上には、クロムシリコン（ＣｒＳｉ）等で構成される配線抵抗３が形成されていると共に、配線抵抗３を覆うように、チタンタングステン（ＴｉＷ）等で構成されるバリアメタル膜４が形成されている。

また、第１絶縁膜２上には、本実施形態では、バリアメタル膜４を覆うように配線部５が形成されている。配線部５は、アルミニウム、またはアルミニウムを主成分とする合金層で構成されている。そして、配線部５は、バリアメタル膜４を介して配線抵抗３と電気的に接続されていると共に、図１とは別断面において第１絶縁膜２に形成された接続ビア等を通じて適宜半導体素子と電気的に接続されている。配線部５上には、第２絶縁膜６が形成されている。

なお、第１、第２絶縁膜２、６は、例えば、ＴＥＯＳ（Tetra Eth Oxy Silane）等で構成されるが、これに限定されるものではなく、ＢＰＳＧ（Boron Phosphorus Silicon Glassの略）等で構成されていてもよい。また、バリアメタル膜４は、図１とは別断面において、第２絶縁膜６に配線部５を露出させるコンタクトホールが形成された際、当該コンタクトホールが配線部５を突き抜けることを防止するために備えてあるが、備えられていなくてもよい。

以上が本実施形態における半導体装置の構成である。次に、上記半導体装置の製造方法について説明する。

まず、図２Ａに示されるように、一面１０ａおよび他面１０ｂを有する半導体基板１０を用意する。なお、ここでの半導体基板１０は、本実施形態ではウェハ状のものであり、複数のチップ形成領域を有している。そして、半導体基板１０は、チップ単位に分割されることで上記図１に示す半導体基板１を構成する。この際、半導体基板１０の一面１０ａが半導体基板１の一面１ａを構成し、半導体基板１０の他面１０ｂが半導体基板１の他面１ｂを構成する。また、半導体基板１０における各チップ形成領域には、それぞれ所望の半導体素子が形成されている。

次に、半導体基板１０の一面１０ａ上にＣＶＤ（chemical vapor depositionの略）法等によって第１絶縁膜２を形成する。続いて、第１絶縁膜２上に、スパッタ法やＣＶＤ法等により、配線抵抗３を構成する金属層を形成し、当該金属層をパターニングして配線抵抗３を形成する。そして、第１絶縁膜２上に、スパッタ法やＣＶＤ法等により、配線抵抗３を覆うバリアメタル膜４を構成する金属層を形成し、当該金属層をパターニングしてバリアメタル膜４を形成する。

続いて、図２Ｂに示されるように、バリアメタル膜４上に配線部５を構成する金属層５ａを形成し、金属層５ａをパターニングして配線部５を形成する。ここで、本実施形態の配線部５を形成する工程について、具体的に説明する。

本実施形態では、配線部５を形成する工程では、配線部５を構成する金属層５ａを形成する工程、金属層５ａを冷却する工程、当該金属層５ａをパターニングする工程を行うことによって配線部５を形成する。

本実施形態では、配線部５を構成する金属層５ａを形成する工程、および金属層５ａを冷却する工程は、図３に示されるように、複数の処理室２０ａ〜２０ｄを有する処理装置２０を用いて行う。本実施形態の処理装置２０は、少なくとも、移載室２０ａ、デガス処理室２０ｂ、成膜室２０ｃ、冷却室２０ｄを含む構成とされている。また、本実施形態では、移載室２０ａ、デガス処理室２０ｂ、成膜室２０ｃが２つずつ備えられており、並行して各処理を行うことができるようになっている。

なお、図３中の矢印は、各処理室２０ａ〜２０ｄを移動する半導体基板１０の経路を示している。また、本実施形態の処理装置２０は、上記処理室２０ａ〜２０ｄに加え、他の処理室も備えることができる構成とされている。例えば、処理装置２０は、配線抵抗３を構成する金属層を形成する処理室、バリアメタル膜４を構成する金属層を形成する処理室等を有する構成とされることもできる。つまり、同じ処理装置２０を用い、図２Ａの工程も行うことができるようにしてもよい。また、本実施形態の処理装置２０は、図示しない搬送ロボット等の搬送装置も備えており、当該搬送装置によって半導体基板１０の搬入、搬出を行うことができるようになっている。

まず、金属層５ａを形成する工程では、移載室２０ａに半導体基板１０を搬入する。そして、移載室２０ａでは、半導体基板１０が挿入された後に真空引きが行われる。

次に、半導体基板１０を移載室２０ａからデガス処理室２０ｂに搬送する。そして、デガス処理室２０ｂにて加熱処理を行うことにより、付着した水分やガス等を抜くデガス処理を行う。

続いて、半導体基板１０をデガス処理室２０ｂから成膜室２０ｃに搬送する。そして、本実施形態では、スパッタリング法としてのＰＶＤ（Physical Vapor Depositionの略）法により、アルミニウム、またはアルミニウムを主成分とする合金層で構成される金属層５ａを形成する。なお、上記のように、アルミニウムまたはアルミニウムを主成分とする合金層で構成される金属層５ａを形成する場合には、２３０℃以下の温度で形成すると表面に凹凸が形成され難い。このため、本実施形態では、２３０℃以下の温度で金属層５ａを形成する。

次に、半導体基板１０を成膜室２０ｃから冷却室２０ｄに搬送し、金属層５ａを冷却する。本実施形態では、図４に示されるように、冷却室２０ｄは、チャンバ３０を備えている。そして、チャンバ３０には、開閉を行うバルブ３１、およびガス流量を調整するマスフローコントローラ３２が備えられたガス導入管３３が接続されている。なお、マスフローコントローラ３２は、図４中では、ＭＦＣで示されている。そして、チャンバ３０には、ガス導入管３３からヘリウム（Ｈｅ）やアルゴン（Ａｒ）等の不活性ガス３４が所望量だけ導入される。

また、チャンバ３０には、図示しない排気管が接続されている。そして、チャンバ３０は、排気管を通じて、図示しない真空ポンプ等の真空引き部によって所望圧力まで減圧される。

さらに、チャンバ３０には、一面３５ａを有するステージ３５が配置されている。本実施形態のステージ３５は、内部に通路３６が設置されており、通路３６には、水、不凍液、冷風等の冷却媒体３７を流すことができるようになっている。なお、通路３６は、ステージ３５の一面３５ａに半導体基板１０が配置された際、金属層５ａが均一的に冷却される構成、大きさとされている。例えば、通路３６は、一面３５ａの面方向に沿った部分が一面３５ａとほぼ同じ大きさとされる。

そして、半導体基板１０を冷却する際には、半導体基板１０の他面１０ｂ側がステージ３５の一面３５ａと対向するように、半導体基板１０をステージ３５に設置する。なお、図４では、ステージ３５に設置される半導体基板１０を模式的に示している。そして、通路３６に冷却媒体３７を流すことにより、半導体基板１０を冷却する。これにより、ステージ３５の一面３５ａが均一的に冷却され、金属層５ａも半導体基板１０側から均一的に冷却される。これにより、金属層５ａにおける粒子の径がばらつくことを抑制できる。

すなわち、自然冷却した場合には、金属層５ａは、当該金属層５ａにおける外表面から冷却される。この場合、金属層５ａは、通常、半導体基板１０の面積（すなわち、ウェハ面積）に対して膜厚が非常に薄くなっているため、断面正方形とはならない。このため、図５Ａ中の矢印にて示されるように、各部位での放熱量がばらつき易く、冷却速度がばらつき易い。したがって、図５Ｂに示されるように、金属層５ａにおける粒子５０の径が不均一となり易い。つまり、金属層５ａにおける粒子５０の大きさがばらつき易い。

一方、本実施形態のように、金属層５ａが半導体基板１０側から均一的に冷却されるようにした場合には、図６Ａ中の矢印にて示されるように、各部位での放熱量がばらつき難く、冷却速度がばらつき難くなる。このため、図６Ｂに示されるように、金属層５ａにおける粒子５０の径が不均一となり難い。つまり、金属層５ａにおける粒子５０の大きさがばらつき難い。したがって、その後に、金属層５ａを形成する工程よりも高温処理をしたとしても、各粒子に発生し得る応力の大きさがばらつき難く、金属層５ａの表面に凹凸が形成され難くなる。

なお、本実施形態では、金属層５ａを冷却する際には、冷却媒体３７として２３〜２５℃程度の水を通路３６に流し、金属層５ａを室温（例えば、約２５℃）程度まで冷却する。また、ここでの冷却とは、自然冷却の冷却速度より冷却速度が大きくなる部分を有するように冷却することである。自然冷却とは、室温に半導体基板１０を配置した状態での冷却であり、冷却速度が約４℃／秒となる。

また、本実施形態では、金属層５ａを冷却する工程では、冷却室２０ｄにヘリウムやアルゴン等の不活性ガス３４を導入しながら、金属層５ａを冷却する。これにより、金属層５ａの冷却速度の向上を図ることができる。

すなわち、半導体基板１０をステージ３５に設置した際、半導体基板１０とステージ３５との間には、微細な空間（すなわち、隙間）が形成される。この場合、真空状態では当該空間に熱媒体が存在しないため、半導体基板１０とステージ３５との熱的な接続が弱くなる可能性がある。つまり、金属層５ａからの放熱量が小さくなる可能性がある。

このため、本実施形態では、不活性ガス３４を導入し、半導体基板１０とステージ３５との間に不活性ガス３４が入り込むようにして金属層５ａの冷却を行う。これにより、当該不活性ガス３４が熱媒体として機能するため、図７に示されるように、金属層５ａの冷却速度を向上できる。なお、図７における２Ｔｏｒｒ、４Ｔｏｒｒは、チャンバ３０内に不活性ガス３４を導入して圧力を調整したものである。また、図７に示されるように、本実施形態では、いずれの圧力においても、冷却速度が４℃／秒以上となる部分を有している。

その後、半導体基板１０を冷却室２０ｄから移載室２０ａに搬送し、移載室２０ａから半導体基板１０を取り出す。そして、金属層５ａをパターニングする工程を行うことにより、金属層５ａから配線部５を形成する。

続いて、図２Ｃに示されるように、配線部５上に第２絶縁膜６を形成する。この際、第２絶縁膜６は、本実施形態では、プラズマＣＶＤ法にてＴＥＯＳを約４４０℃で形成する。つまり、第２絶縁膜６は、金属層５ａを形成する際の温度以上で形成される。このため、本実施形態では、この第２絶縁膜６を形成する工程が金属層５ａを形成する際の温度以上に熱処理する工程となる。

この際、本実施形態では、金属層５ａを構成する粒子５０の径のばらつきが抑制されているため、配線部５の粒子５０の径のばらつきも抑制される。このため、第２絶縁膜６を形成する際、各粒子５０に発生し得る応力のばらつきを抑制でき、配線部５の表面に凹凸が形成されることを抑制できる。

その後、特に図示しないが、適宜検査工程を行った後に半導体基板１０をチップ単位に分割することにより、上記図１に示す半導体装置が製造される。

以上説明したように、本実施形態では、金属層５ａを半導体基板１０側から均一的に冷却するようにしている。このため、金属層５ａを構成する粒子５０の径がばらつくことを抑制でき、金属層５ａをパターニングして構成される配線部５の粒子５０の径がばらつくことを抑制できる。したがって、金属層５ａを形成した後に金属層５ａを形成する際の温度以上の熱処理を行ったとしても、各粒子５０に発生し得る応力がばらつくことを抑制でき、配線部５の表面に凹凸が形成されることを抑制できる。

また、本実施形態では、金属層５ａを冷却する工程では、自然冷却よりも冷却速度が大きい部分を有するようにしている。このため、冷却時間を短くでき、全体の製造時間の短縮化を図ることができる。

（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、金属層５ａを冷却する工程では、金属層５ａ上を冷却媒体が通過するようにしたものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態では、金属層５ａを冷却する工程では、図８に示されるように、金属層５ａ上を冷却した不活性ガス３４が通過するように、チャンバ３０内に不活性ガス３４を導入する。つまり、金属層５ａが半導体基板１０側と反対側からも冷却されるようにする。なお、本実施形態では、不活性ガスが冷却媒体、冷却ガスに相当する。

これによれば、金属層５ａは、半導体基板１０側、および半導体基板１０側と反対側から均一的に冷却される。このため、さらに冷却速度の向上を図ることができる。

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

例えば、上記各実施形態において、半導体基板１０は、ウェハ状のものではなく、チップ単位に分割されたものであってもよい。

また、上記各実施形態において、金属層５ａを形成する工程と、金属層５ａを冷却する工程とは、別の処理装置を用いて行うようにしてもよい。

さらに、上記各実施形態において、半導体装置は、一面１ａに対する法線方向において、複数の配線部５を有する構成とされていてもよい。この場合は、上記絶縁膜６を形成する工程と、上記配線部５を形成する工程とを繰り返し行うことにより、複数の配線部５を有する半導体装置を製造できる。そして、上記各実施形態のように配線部５を形成することにより、配線部５の表面に凹凸が形成されることが抑制されるため、各配線部５を精度よく形成した半導体装置を製造できる。

また、上記第２実施形態において、ステージ３５の通路３６に冷却媒体３７を流さないようにしてもよい。そして、上記第２実施形態において、冷却媒体としての不活性ガス３４は、金属層５ａに直接吹き付けるようにしてもよい。

さらに、上記第２実施形態において、チャンバ３０内に、不活性ガスと、冷却媒体としての冷却ガスとを別々に導入するようにしてもよい。なお、このように別々にガスを導入する場合には、例えば、チャンバ３０に複数のガス導入管３３を備えるようにすればよい。

１０ 半導体基板
１０ａ 一面
１０ｂ 他面
５ 配線部
５ａ 金属層
３４、３７ 冷却媒体

Claims (5)

1. 配線部（５）を有する半導体装置の製造方法であって、
   一面（１０ａ）および他面（１０ｂ）を有する半導体基板（１０）を用意することと、
   前記一面側に、アルミニウム、またはアルミニウムを主成分とする合金層で構成される金属層（５ａ）を形成することと、
   前記金属層をパターニングして前記配線部を形成することと、
   前記金属層を形成することの後、前記金属層を形成する際の温度以上に熱処理することと、を行い、
   前記金属層を形成することでは、２３０℃以下の温度のスパッタリング法によって前記金属層を形成し、
   前記金属層を形成することの後であって、前記熱処理することの前に、前記半導体基板側および前記半導体基板と反対側の少なくともいずれか一方に冷却媒体（３４、３７）を流して前記金属層を冷却することを行う半導体装置の製造方法。
2. 前記冷却することでは、自然冷却の冷却速度よりも大きな冷却速度となる状態を含むようにする請求項１に記載の半導体装置の製造方法。
3. 前記冷却することでは、内部に通路（３６）が設置されたステージ（３５）を用意することと、前記ステージと前記半導体基板の他面とが対向するように前記半導体基板を前記ステージに配置することと、前記通路に前記冷却媒体を流すことにより、前記金属層を前記半導体基板側から冷却することと、を行う請求項１または２に記載の半導体装置の製造方法。
4. 前記冷却することでは、前記半導体基板の一面側に前記冷却媒体としての冷却ガス（３４）を流すことにより、前記金属層を前記半導体基板側と反対側から冷却する請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
5. 前記冷却することでは、ステージが設置されたチャンバ（３０）を用意することと、前記ステージと前記半導体基板の他面とが対向するように前記半導体基板を前記ステージに配置することと、前記チャンバ内に不活性ガス（３４）を導入することと、を行う請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。

Images