JP2020027864A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2020027864A
JP2020027864A JP2018151675A JP2018151675A JP2020027864A JP 2020027864 A JP2020027864 A JP 2020027864A JP 2018151675 A JP2018151675 A JP 2018151675A JP 2018151675 A JP2018151675 A JP 2018151675A JP 2020027864 A JP2020027864 A JP 2020027864A
Authority
JP
Japan
Prior art keywords
metal layer
semiconductor substrate
cooling
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018151675A
Other languages
English (en)
Inventor
功一 村上
Koichi Murakami
功一 村上
剛 大西
Takeshi Onishi
剛 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018151675A priority Critical patent/JP2020027864A/ja
Publication of JP2020027864A publication Critical patent/JP2020027864A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】配線部に凹凸が形成されることを抑制できる半導体装置の製造方法を提供する。【解決手段】一面10aおよび他面10bを有する半導体基板10を用意することと、一面10a側に、アルミニウム、またはアルミニウムを主成分とする合金層で構成される金属層5aを形成することと、金属層5aをパターニングして配線部を形成することと、金属層5aを形成することの後、金属層5aを形成する際の温度以上に熱処理することと、を行う。そして、金属層5aを形成することでは、230℃以下の温度のスパッタリング法によって金属層5aを形成し、金属層5aを形成することの後であって、熱処理することの前に、半導体基板10側および半導体基板10と反対側の少なくともいずれか一方に冷却媒体34、37を流して金属層5aを冷却することを行う。【選択図】図4

Description

本発明は、アルミニウムまたはアルミニウムを主成分とする合金層で構成される配線部を有する半導体装置の製造方法に関するものである。
従来より、半導体基板にダイオード素子、MOSFET(Metal Oxide Semiconductor Field Effect Transistorの略)素子、IGBT(Insulated Gate Bipolar Transistorの略)素子等の半導体素子が形成され、半導体基板上に半導体素子と電気的に接続される配線部が形成された半導体装置が提案されている。
このような半導体装置では、配線部は、アルミニウムまたはアルミニウムを主成分とする合金層で構成される金属層がパターニングされることで構成される(例えば、特許文献1参照)。そして、金属層は、アルミニウムまたはアルミニウムを主成分とする合金層が低温スパッタリング法で形成され、自然冷却されることで構成される。
また、アルミニウムまたはアルミニウムを主成分とする合金層を低温スパッタリング法で形成する場合には、230℃以下の低温スパッタリング法とすることにより、表面に、ヒロックやウィスカのような凸部、ボイドとなる凹部が形成され難いことが開示されている(例えば、非特許文献1参照)。
特開平4−61118号公報
日野出憲治、アルミニウム電極・配線に発生するウィスカ、Journal of Japan Institute of Light Metals、日本、一般社団法人 軽金属学会、第48巻、第12号、p.635−640
しかしながら、本発明者らが検討したところ、アルミニウムまたはアルミニウムを主成分とする合金層で構成される金属層を230℃以下の低温スパッタリング法で形成したとしても、次の現象が発生し得ることが確認された。具体的には、アルミニウムまたはアルミニウムを主成分とする合金層で構成される金属層を230℃以下の低温スパッタリング法で形成したとしても、自然冷却を行った場合には、部分毎の冷却速度がばらつき易く、内部では粒子の径がばらつき易いことが確認された。このため、金属層を形成した後に当該金属層が形成される際の温度より高温の熱処理が行われた場合には、熱マイグレーションによって各粒子に発生し得る応力がばらつくため、表面に新たな凹凸が形成される場合があることが確認された。つまり、金属層を低温スパッタリング法によって形成したとしても、その後に高温処理が行われる場合には、表面に凹凸が形成されて平坦性が損なわれる可能性がある。
本発明は上記点に鑑み、配線部に凹凸が形成されることを抑制できる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するための請求項1では、配線部(5)を有する半導体装置の製造方法であって、一面(10a)および他面(10b)を有する半導体基板(10)を用意することと、一面上に絶縁膜(2)を形成することと、絶縁膜上に、アルミニウム、またはアルミニウムを主成分とする合金層で構成される金属層(5a)を形成することと、金属層をパターニングして配線部を形成することと、金属層を形成することの後、金属層を形成する際の温度以上に熱処理することと、を行い、金属層を形成することでは、230℃以下の温度のスパッタリング法によって金属層を形成し、金属層を形成することの後であって、熱処理することの前に、半導体基板側および半導体基板と反対側の少なくともいずれか一方に冷却媒体(34、37)を流して金属層を冷却することを行う。
これによれば、金属層が均一に冷却されるため、部分毎で冷却速度がばらつくことを抑制できる。このため、金属層を構成する粒子の径がばらつくことを抑制でき、金属層をパターニングして構成される配線部の粒子の径がばらつくことも抑制できる。したがって、金属層を形成した後に金属層を形成する際の温度以上の熱処理を行ったとしても、各粒子に発生し得る応力がばらつくことを抑制でき、配線部5の表面に凹凸が形成されることを抑制できる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第1実施形態における半導体装置の断面図である。 図1に示す半導体装置の製造方法である。 図2Aに続く半導体装置の製造方法である。 図2Bに続く半導体装置の製造方法である。 金属層を形成する工程および金属層を冷却する工程の際に用いる処理装置を示す模式図である。 冷却室の模式図である。 金属層を自然冷却した際の状態を示す模式図である。 金属層を自然冷却した際の粒子を示す模式図である。 金属層を半導体基板側から冷却した際の状態を示す模式図である。 金属層を半導体基板側から冷却した際の粒子を示す模式図である。 冷却時間、温度、チャンバ内の圧力の関係を示す図である。 第2実施形態における冷却室の模式図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
第1実施形態について説明する。図1に示されるように、本実施形態の半導体装置は、一面1aおよび他面1bを有する半導体基板1を備えている。半導体基板1には、特に図示しないが、ダイオード素子、MOSFET素子、IGBT素子等の半導体素子が適宜形成されている。なお、半導体基板1は、例えば、シリコン基板や炭化珪素基板等が用いられる。
そして、半導体基板1の一面1a上には、第1絶縁膜2が形成されている。第1絶縁膜2上には、クロムシリコン(CrSi)等で構成される配線抵抗3が形成されていると共に、配線抵抗3を覆うように、チタンタングステン(TiW)等で構成されるバリアメタル膜4が形成されている。
また、第1絶縁膜2上には、本実施形態では、バリアメタル膜4を覆うように配線部5が形成されている。配線部5は、アルミニウム、またはアルミニウムを主成分とする合金層で構成されている。そして、配線部5は、バリアメタル膜4を介して配線抵抗3と電気的に接続されていると共に、図1とは別断面において第1絶縁膜2に形成された接続ビア等を通じて適宜半導体素子と電気的に接続されている。配線部5上には、第2絶縁膜6が形成されている。
なお、第1、第2絶縁膜2、6は、例えば、TEOS(Tetra Eth Oxy Silane)等で構成されるが、これに限定されるものではなく、BPSG(Boron Phosphorus Silicon Glassの略)等で構成されていてもよい。また、バリアメタル膜4は、図1とは別断面において、第2絶縁膜6に配線部5を露出させるコンタクトホールが形成された際、当該コンタクトホールが配線部5を突き抜けることを防止するために備えてあるが、備えられていなくてもよい。
以上が本実施形態における半導体装置の構成である。次に、上記半導体装置の製造方法について説明する。
まず、図2Aに示されるように、一面10aおよび他面10bを有する半導体基板10を用意する。なお、ここでの半導体基板10は、本実施形態ではウェハ状のものであり、複数のチップ形成領域を有している。そして、半導体基板10は、チップ単位に分割されることで上記図1に示す半導体基板1を構成する。この際、半導体基板10の一面10aが半導体基板1の一面1aを構成し、半導体基板10の他面10bが半導体基板1の他面1bを構成する。また、半導体基板10における各チップ形成領域には、それぞれ所望の半導体素子が形成されている。
次に、半導体基板10の一面10a上にCVD(chemical vapor depositionの略)法等によって第1絶縁膜2を形成する。続いて、第1絶縁膜2上に、スパッタ法やCVD法等により、配線抵抗3を構成する金属層を形成し、当該金属層をパターニングして配線抵抗3を形成する。そして、第1絶縁膜2上に、スパッタ法やCVD法等により、配線抵抗3を覆うバリアメタル膜4を構成する金属層を形成し、当該金属層をパターニングしてバリアメタル膜4を形成する。
続いて、図2Bに示されるように、バリアメタル膜4上に配線部5を構成する金属層5aを形成し、金属層5aをパターニングして配線部5を形成する。ここで、本実施形態の配線部5を形成する工程について、具体的に説明する。
本実施形態では、配線部5を形成する工程では、配線部5を構成する金属層5aを形成する工程、金属層5aを冷却する工程、当該金属層5aをパターニングする工程を行うことによって配線部5を形成する。
本実施形態では、配線部5を構成する金属層5aを形成する工程、および金属層5aを冷却する工程は、図3に示されるように、複数の処理室20a〜20dを有する処理装置20を用いて行う。本実施形態の処理装置20は、少なくとも、移載室20a、デガス処理室20b、成膜室20c、冷却室20dを含む構成とされている。また、本実施形態では、移載室20a、デガス処理室20b、成膜室20cが2つずつ備えられており、並行して各処理を行うことができるようになっている。
なお、図3中の矢印は、各処理室20a〜20dを移動する半導体基板10の経路を示している。また、本実施形態の処理装置20は、上記処理室20a〜20dに加え、他の処理室も備えることができる構成とされている。例えば、処理装置20は、配線抵抗3を構成する金属層を形成する処理室、バリアメタル膜4を構成する金属層を形成する処理室等を有する構成とされることもできる。つまり、同じ処理装置20を用い、図2Aの工程も行うことができるようにしてもよい。また、本実施形態の処理装置20は、図示しない搬送ロボット等の搬送装置も備えており、当該搬送装置によって半導体基板10の搬入、搬出を行うことができるようになっている。
まず、金属層5aを形成する工程では、移載室20aに半導体基板10を搬入する。そして、移載室20aでは、半導体基板10が挿入された後に真空引きが行われる。
次に、半導体基板10を移載室20aからデガス処理室20bに搬送する。そして、デガス処理室20bにて加熱処理を行うことにより、付着した水分やガス等を抜くデガス処理を行う。
続いて、半導体基板10をデガス処理室20bから成膜室20cに搬送する。そして、本実施形態では、スパッタリング法としてのPVD(Physical Vapor Depositionの略)法により、アルミニウム、またはアルミニウムを主成分とする合金層で構成される金属層5aを形成する。なお、上記のように、アルミニウムまたはアルミニウムを主成分とする合金層で構成される金属層5aを形成する場合には、230℃以下の温度で形成すると表面に凹凸が形成され難い。このため、本実施形態では、230℃以下の温度で金属層5aを形成する。
次に、半導体基板10を成膜室20cから冷却室20dに搬送し、金属層5aを冷却する。本実施形態では、図4に示されるように、冷却室20dは、チャンバ30を備えている。そして、チャンバ30には、開閉を行うバルブ31、およびガス流量を調整するマスフローコントローラ32が備えられたガス導入管33が接続されている。なお、マスフローコントローラ32は、図4中では、MFCで示されている。そして、チャンバ30には、ガス導入管33からヘリウム(He)やアルゴン(Ar)等の不活性ガス34が所望量だけ導入される。
また、チャンバ30には、図示しない排気管が接続されている。そして、チャンバ30は、排気管を通じて、図示しない真空ポンプ等の真空引き部によって所望圧力まで減圧される。
さらに、チャンバ30には、一面35aを有するステージ35が配置されている。本実施形態のステージ35は、内部に通路36が設置されており、通路36には、水、不凍液、冷風等の冷却媒体37を流すことができるようになっている。なお、通路36は、ステージ35の一面35aに半導体基板10が配置された際、金属層5aが均一的に冷却される構成、大きさとされている。例えば、通路36は、一面35aの面方向に沿った部分が一面35aとほぼ同じ大きさとされる。
そして、半導体基板10を冷却する際には、半導体基板10の他面10b側がステージ35の一面35aと対向するように、半導体基板10をステージ35に設置する。なお、図4では、ステージ35に設置される半導体基板10を模式的に示している。そして、通路36に冷却媒体37を流すことにより、半導体基板10を冷却する。これにより、ステージ35の一面35aが均一的に冷却され、金属層5aも半導体基板10側から均一的に冷却される。これにより、金属層5aにおける粒子の径がばらつくことを抑制できる。
すなわち、自然冷却した場合には、金属層5aは、当該金属層5aにおける外表面から冷却される。この場合、金属層5aは、通常、半導体基板10の面積(すなわち、ウェハ面積)に対して膜厚が非常に薄くなっているため、断面正方形とはならない。このため、図5A中の矢印にて示されるように、各部位での放熱量がばらつき易く、冷却速度がばらつき易い。したがって、図5Bに示されるように、金属層5aにおける粒子50の径が不均一となり易い。つまり、金属層5aにおける粒子50の大きさがばらつき易い。
一方、本実施形態のように、金属層5aが半導体基板10側から均一的に冷却されるようにした場合には、図6A中の矢印にて示されるように、各部位での放熱量がばらつき難く、冷却速度がばらつき難くなる。このため、図6Bに示されるように、金属層5aにおける粒子50の径が不均一となり難い。つまり、金属層5aにおける粒子50の大きさがばらつき難い。したがって、その後に、金属層5aを形成する工程よりも高温処理をしたとしても、各粒子に発生し得る応力の大きさがばらつき難く、金属層5aの表面に凹凸が形成され難くなる。
なお、本実施形態では、金属層5aを冷却する際には、冷却媒体37として23〜25℃程度の水を通路36に流し、金属層5aを室温(例えば、約25℃)程度まで冷却する。また、ここでの冷却とは、自然冷却の冷却速度より冷却速度が大きくなる部分を有するように冷却することである。自然冷却とは、室温に半導体基板10を配置した状態での冷却であり、冷却速度が約4℃/秒となる。
また、本実施形態では、金属層5aを冷却する工程では、冷却室20dにヘリウムやアルゴン等の不活性ガス34を導入しながら、金属層5aを冷却する。これにより、金属層5aの冷却速度の向上を図ることができる。
すなわち、半導体基板10をステージ35に設置した際、半導体基板10とステージ35との間には、微細な空間(すなわち、隙間)が形成される。この場合、真空状態では当該空間に熱媒体が存在しないため、半導体基板10とステージ35との熱的な接続が弱くなる可能性がある。つまり、金属層5aからの放熱量が小さくなる可能性がある。
このため、本実施形態では、不活性ガス34を導入し、半導体基板10とステージ35との間に不活性ガス34が入り込むようにして金属層5aの冷却を行う。これにより、当該不活性ガス34が熱媒体として機能するため、図7に示されるように、金属層5aの冷却速度を向上できる。なお、図7における2Torr、4Torrは、チャンバ30内に不活性ガス34を導入して圧力を調整したものである。また、図7に示されるように、本実施形態では、いずれの圧力においても、冷却速度が4℃/秒以上となる部分を有している。
その後、半導体基板10を冷却室20dから移載室20aに搬送し、移載室20aから半導体基板10を取り出す。そして、金属層5aをパターニングする工程を行うことにより、金属層5aから配線部5を形成する。
続いて、図2Cに示されるように、配線部5上に第2絶縁膜6を形成する。この際、第2絶縁膜6は、本実施形態では、プラズマCVD法にてTEOSを約440℃で形成する。つまり、第2絶縁膜6は、金属層5aを形成する際の温度以上で形成される。このため、本実施形態では、この第2絶縁膜6を形成する工程が金属層5aを形成する際の温度以上に熱処理する工程となる。
この際、本実施形態では、金属層5aを構成する粒子50の径のばらつきが抑制されているため、配線部5の粒子50の径のばらつきも抑制される。このため、第2絶縁膜6を形成する際、各粒子50に発生し得る応力のばらつきを抑制でき、配線部5の表面に凹凸が形成されることを抑制できる。
その後、特に図示しないが、適宜検査工程を行った後に半導体基板10をチップ単位に分割することにより、上記図1に示す半導体装置が製造される。
以上説明したように、本実施形態では、金属層5aを半導体基板10側から均一的に冷却するようにしている。このため、金属層5aを構成する粒子50の径がばらつくことを抑制でき、金属層5aをパターニングして構成される配線部5の粒子50の径がばらつくことを抑制できる。したがって、金属層5aを形成した後に金属層5aを形成する際の温度以上の熱処理を行ったとしても、各粒子50に発生し得る応力がばらつくことを抑制でき、配線部5の表面に凹凸が形成されることを抑制できる。
また、本実施形態では、金属層5aを冷却する工程では、自然冷却よりも冷却速度が大きい部分を有するようにしている。このため、冷却時間を短くでき、全体の製造時間の短縮化を図ることができる。
(第2実施形態)
第2実施形態について説明する。本実施形態は、第1実施形態に対し、金属層5aを冷却する工程では、金属層5a上を冷却媒体が通過するようにしたものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、金属層5aを冷却する工程では、図8に示されるように、金属層5a上を冷却した不活性ガス34が通過するように、チャンバ30内に不活性ガス34を導入する。つまり、金属層5aが半導体基板10側と反対側からも冷却されるようにする。なお、本実施形態では、不活性ガスが冷却媒体、冷却ガスに相当する。
これによれば、金属層5aは、半導体基板10側、および半導体基板10側と反対側から均一的に冷却される。このため、さらに冷却速度の向上を図ることができる。
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記各実施形態において、半導体基板10は、ウェハ状のものではなく、チップ単位に分割されたものであってもよい。
また、上記各実施形態において、金属層5aを形成する工程と、金属層5aを冷却する工程とは、別の処理装置を用いて行うようにしてもよい。
さらに、上記各実施形態において、半導体装置は、一面1aに対する法線方向において、複数の配線部5を有する構成とされていてもよい。この場合は、上記絶縁膜6を形成する工程と、上記配線部5を形成する工程とを繰り返し行うことにより、複数の配線部5を有する半導体装置を製造できる。そして、上記各実施形態のように配線部5を形成することにより、配線部5の表面に凹凸が形成されることが抑制されるため、各配線部5を精度よく形成した半導体装置を製造できる。
また、上記第2実施形態において、ステージ35の通路36に冷却媒体37を流さないようにしてもよい。そして、上記第2実施形態において、冷却媒体としての不活性ガス34は、金属層5aに直接吹き付けるようにしてもよい。
さらに、上記第2実施形態において、チャンバ30内に、不活性ガスと、冷却媒体としての冷却ガスとを別々に導入するようにしてもよい。なお、このように別々にガスを導入する場合には、例えば、チャンバ30に複数のガス導入管33を備えるようにすればよい。
10 半導体基板
10a 一面
10b 他面
5 配線部
5a 金属層
34、37 冷却媒体

Claims (5)

  1. 配線部(5)を有する半導体装置の製造方法であって、
    一面(10a)および他面(10b)を有する半導体基板(10)を用意することと、
    前記一面側に、アルミニウム、またはアルミニウムを主成分とする合金層で構成される金属層(5a)を形成することと、
    前記金属層をパターニングして前記配線部を形成することと、
    前記金属層を形成することの後、前記金属層を形成する際の温度以上に熱処理することと、を行い、
    前記金属層を形成することでは、230℃以下の温度のスパッタリング法によって前記金属層を形成し、
    前記金属層を形成することの後であって、前記熱処理することの前に、前記半導体基板側および前記半導体基板と反対側の少なくともいずれか一方に冷却媒体(34、37)を流して前記金属層を冷却することを行う半導体装置の製造方法。
  2. 前記冷却することでは、自然冷却の冷却速度よりも大きな冷却速度となる状態を含むようにする請求項1に記載の半導体装置の製造方法。
  3. 前記冷却することでは、内部に通路(36)が設置されたステージ(35)を用意することと、前記ステージと前記半導体基板の他面とが対向するように前記半導体基板を前記ステージに配置することと、前記通路に前記冷却媒体を流すことにより、前記金属層を前記半導体基板側から冷却することと、を行う請求項1または2に記載の半導体装置の製造方法。
  4. 前記冷却することでは、前記半導体基板の一面側に前記冷却媒体としての冷却ガス(34)を流すことにより、前記金属層を前記半導体基板側と反対側から冷却する請求項1ないし3のいずれか1つに記載の半導体装置の製造方法。
  5. 前記冷却することでは、ステージが設置されたチャンバ(30)を用意することと、前記ステージと前記半導体基板の他面とが対向するように前記半導体基板を前記ステージに配置することと、前記チャンバ内に不活性ガス(34)を導入することと、を行う請求項1ないし4のいずれか1つに記載の半導体装置の製造方法。
JP2018151675A 2018-08-10 2018-08-10 半導体装置の製造方法 Pending JP2020027864A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018151675A JP2020027864A (ja) 2018-08-10 2018-08-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018151675A JP2020027864A (ja) 2018-08-10 2018-08-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2020027864A true JP2020027864A (ja) 2020-02-20

Family

ID=69620359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018151675A Pending JP2020027864A (ja) 2018-08-10 2018-08-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2020027864A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01298744A (ja) * 1988-05-27 1989-12-01 Hitachi Ltd 半導体装置の製造方法
JPH0245925A (ja) * 1988-08-08 1990-02-15 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
JPH03261135A (ja) * 1990-03-12 1991-11-21 Fujitsu Ltd アルミニウム系薄膜の形成方法および形成装置
JP2005072342A (ja) * 2003-08-26 2005-03-17 Toshiba Corp 半導体製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01298744A (ja) * 1988-05-27 1989-12-01 Hitachi Ltd 半導体装置の製造方法
JPH0245925A (ja) * 1988-08-08 1990-02-15 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
JPH03261135A (ja) * 1990-03-12 1991-11-21 Fujitsu Ltd アルミニウム系薄膜の形成方法および形成装置
JP2005072342A (ja) * 2003-08-26 2005-03-17 Toshiba Corp 半導体製造方法

Similar Documents

Publication Publication Date Title
US10714331B2 (en) Method to fabricate thermally stable low K-FinFET spacer
TWI669410B (zh) 成膜方法及成膜裝置
JP3740508B2 (ja) 窒化チタンのプラズマエンハンスアニール処理
US8007591B2 (en) Substrate holder having a fluid gap and method of fabricating the substrate holder
US6129046A (en) Substrate processing apparatus
EP0746010A2 (en) Sealing device and method useful in semiconductor processing apparatus for bridging materials having a thermal expansion differential
JP3164248B2 (ja) 熱処理装置
WO2007145132A1 (ja) 載置台構造及び熱処理装置
JP3214422B2 (ja) 半導体装置の製造装置および半導体装置の製造方法
US11990321B2 (en) Fast response pedestal assembly for selective preclean
US20030047283A1 (en) Apparatus for supporting a substrate and method of fabricating same
WO2017026206A1 (ja) ヒータユニット
JP4007822B2 (ja) 配線構造の形成方法
JP2020027864A (ja) 半導体装置の製造方法
JP6946463B2 (ja) ワードライン抵抗を低下させる方法
Cheng et al. Enhanced thermal stability by introducing TiN diffusion barrier layer between W and SiC
KR102460313B1 (ko) 기판 처리 장치의 서셉터 및 기판 처리 장치
JP2010103361A (ja) 放熱材料およびその製造方法
JP3279466B2 (ja) 半導体ウエハの処理装置及び半導体素子
KR100258983B1 (ko) 반도체장치의 박막 형성방법
JP2005068559A (ja) 成膜方法及び成膜装置
JP2004281648A (ja) 半導体装置の製造方法
TW202232571A (zh) 具有陶瓷電極板的電漿源
JPH01309356A (ja) 半導体装置の配線構造およびその形成方法
JPH10150041A (ja) 成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221004