JP2020027270A - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP2020027270A
JP2020027270A JP2019072489A JP2019072489A JP2020027270A JP 2020027270 A JP2020027270 A JP 2020027270A JP 2019072489 A JP2019072489 A JP 2019072489A JP 2019072489 A JP2019072489 A JP 2019072489A JP 2020027270 A JP2020027270 A JP 2020027270A
Authority
JP
Japan
Prior art keywords
electro
data line
unit circuit
line
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019072489A
Other languages
Japanese (ja)
Inventor
呂比奈 厚地
Rohina Atsuji
呂比奈 厚地
田村 剛
Takeshi Tamura
田村  剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to TW108128513A priority Critical patent/TWI713009B/en
Priority to US16/538,089 priority patent/US10909922B2/en
Priority to CN201910738971.9A priority patent/CN110827761B/en
Publication of JP2020027270A publication Critical patent/JP2020027270A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01Head-up displays
    • G02B27/0101Head-up displays characterised by optical features
    • G02B2027/0112Head-up displays characterised by optical features comprising device for genereting colour display
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01Head-up displays
    • G02B27/0101Head-up displays characterised by optical features
    • G02B2027/0147Head-up displays characterised by optical features comprising a device modifying the resolution of the displayed image
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01Head-up displays
    • G02B27/017Head mounted
    • G02B2027/0178Eyeglass type
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01Head-up displays
    • G02B27/017Head mounted
    • G02B27/0172Head mounted characterised by optical features
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas

Abstract

To easily repair display defects continuing in a column or row direction.SOLUTION: An electro-optical device comprises: one unit circuit provided corresponding to an intersection of one scanning line and one data line; the other unit circuit provided corresponding to an intersection of the one scanning line and the other data line and an intersection of the other scanning line and the one data line, or the other unit circuit provided corresponding to an intersection of the other scanning line and the other data line; and an electro-optical element driven by the one unit circuit or the other unit circuit.SELECTED DRAWING: Figure 2

Description

本発明は、例えば電気光学装置および電子機器に関する。   The present invention relates to, for example, an electro-optical device and an electronic apparatus.

近年、有機発光ダイオード(Organic Light Emitting Diode、以下「OLED」という)や、液晶素子などの電気光学素子を用いた電気光学装置が各種提案されている。この電気光学装置では、走査線とデータ線との交差に対応して単位回路が設けられる構成が一般的である。単位回路は、1以上トランジスターや容量などを含み、走査線が選択されたときに、データ線に供給されたデータ信号の電圧を保持し、走査線が非選択されたときでも、当該保持電圧に応じた電流をOLEDに流し続ける、または、当該保持電圧に応じた電圧を液晶素子に印加し続ける構成となっている。   2. Description of the Related Art In recent years, various types of electro-optical devices using an electro-optical element such as an organic light emitting diode (hereinafter, referred to as an “OLED”) and a liquid crystal element have been proposed. This electro-optical device generally has a configuration in which unit circuits are provided corresponding to intersections of scanning lines and data lines. The unit circuit includes one or more transistors and capacitors, and holds the voltage of the data signal supplied to the data line when the scanning line is selected, and maintains the voltage of the data signal even when the scanning line is not selected. The configuration is such that the corresponding current is continuously supplied to the OLED or the voltage corresponding to the holding voltage is continuously applied to the liquid crystal element.

このような構成において、ある単位回路に不良や欠陥等が生じた場合に、当該単位回路で駆動される電気光学素子は常時点灯状態(輝点)となったり、常時非点灯状態(暗点)となったりするので、表示品位が損なわれる。
そこで、電気光学素子を駆動する単位回路に対応して、電気光学素子を駆動可能および接続可能な予備(冗長)回路を持たせる一方、単位回路に欠陥等が生じた場合に、電気光学素子への接続を当該単位回路から予備回路に切り換えて、当該欠陥等を修復する技術が提案されている(例えば特許文献1参照)。
In such a configuration, when a defect, a defect, or the like occurs in a certain unit circuit, the electro-optical element driven by the unit circuit is always turned on (bright point) or constantly turned off (dark point). , Display quality is impaired.
Therefore, a spare (redundant) circuit capable of driving and connecting the electro-optical element is provided corresponding to the unit circuit for driving the electro-optical element, and if a defect or the like occurs in the unit circuit, the electro-optical element is replaced with a spare (redundant) circuit. A technique has been proposed in which the connection is switched from the unit circuit to the spare circuit to repair the defect or the like (for example, see Patent Document 1).

特開2009−3009号公報JP 2009-3009 A

しかしながら、欠陥等に係る単位回路に対応する走査線またはデータ線に異常電流が流れるなどによって、当該走査線または当該データ線に断線等が生じる場合がある。このような場合に上記技術では、当該走査線を共用する1行分の単位回路、または、当該データ線を共用する1列分の単位回路を予備回路にそれぞれ切り換えても、欠陥等を修復することができない、という問題があった。   However, disconnection or the like may occur in the scan line or the data line due to an abnormal current flowing in the scan line or the data line corresponding to the unit circuit related to the defect or the like. In such a case, in the above technique, even if the unit circuits for one row sharing the scanning line or the unit circuits for one column sharing the data line are respectively switched to the spare circuit, the defect or the like is repaired. There was a problem that it was not possible.

上記課題の一つを解決するために、本発明の一態様に係る電気光学装置は、第1走査線および第2走査線と、第1データ線および第2データ線と、前記第1走査線と前記第1データ線の交差に対応して設けられた第1単位回路と、前記第1走査線と前記第2データ線との交差、前記第2走査線と前記第1データ線との交差、または、前記第2走査線と前記第2データ線との交差のいずれか1つに対応して設けられた第2単位回路と、電気光学素子と、を備え、前記第1単位回路は、前記第1電気光学素子を駆動し、前記第2単位回路は、前記第1単位回路に代わって前記電気光学素子を駆動可能に構成される。   In order to solve one of the above problems, an electro-optical device according to one embodiment of the present invention includes a first scanning line and a second scanning line, a first data line and a second data line, and the first scanning line. And a first unit circuit provided corresponding to an intersection of the first data line and an intersection of the first scanning line and the second data line, and an intersection of the second scanning line and the first data line. Or a second unit circuit provided corresponding to any one of intersections of the second scanning line and the second data line, and an electro-optical element, wherein the first unit circuit includes: The first electro-optical element is driven, and the second unit circuit is configured to be able to drive the electro-optical element instead of the first unit circuit.

第1実施形態に係る電気光学装置の構成を示す斜視図である。FIG. 2 is a perspective view illustrating a configuration of the electro-optical device according to the first embodiment. 電気光学装置の電気的な構成を示す図である。FIG. 2 is a diagram illustrating an electrical configuration of the electro-optical device. 電気光学装置における単位回路の配置を示す図である。FIG. 3 is a diagram illustrating an arrangement of unit circuits in the electro-optical device. 単位回路の配置およびOLEDの等価回路を示す図である。FIG. 3 is a diagram illustrating an arrangement of unit circuits and an equivalent circuit of an OLED. 電気光学装置の動作を示すタイミングチャートである。6 is a timing chart illustrating an operation of the electro-optical device. 電気光学装置の動作を示すタイミングチャートである。6 is a timing chart illustrating an operation of the electro-optical device. 電気光学装置の動作を示すタイミングチャートである。6 is a timing chart illustrating an operation of the electro-optical device. 第1実施形態に係る電気光学装置の別の単位回路等の構成を示す図である。FIG. 3 is a diagram illustrating a configuration of another unit circuit or the like of the electro-optical device according to the first embodiment. 第2実施形態に係る電気光学装置の表示部を示す図である。FIG. 9 is a diagram illustrating a display unit of the electro-optical device according to the second embodiment. 電気光学装置の単位回路およびOLEDの配置を示す図である。FIG. 3 is a diagram illustrating an arrangement of unit circuits and OLEDs of the electro-optical device. 単位回路の配置およびOLEDの等価回路を示す図である。FIG. 3 is a diagram illustrating an arrangement of unit circuits and an equivalent circuit of an OLED. 第3実施形態に係る電気光学装置の表示部を示す図である。FIG. 13 is a diagram illustrating a display unit of the electro-optical device according to the third embodiment. 電気光学装置の単位回路およびOLEDの配置を示す図である。FIG. 3 is a diagram illustrating an arrangement of unit circuits and OLEDs of the electro-optical device. 第4実施形態に係る電気光学装置の表示部を示す図である。It is a figure showing the display of the electro-optical device concerning a 4th embodiment. 電気光学装置の単位回路およびOLEDの配置を示す図である。FIG. 3 is a diagram illustrating an arrangement of unit circuits and OLEDs of the electro-optical device. 実施形態等に係る電気光学装置を用いたHMDを示す斜視図である。FIG. 3 is a perspective view illustrating an HMD using the electro-optical device according to the embodiment and the like. HMDの光学構成を示す図である。It is a figure showing the optical composition of HMD.

以下、本発明を実施するための形態について図面を参照して説明する。   Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.

<第1実施形態>
図1は、第1実施形態に係る電気光学装置10の構成を示す斜視図である。
この電気光学装置10は、例えばヘッドマウント・ディスプレイ(HMD)などにおいてカラー画像を表示するマイクロ・ディスプレイである。電気光学装置10の詳細については後述するが、複数の単位回路や当該単位回路によって駆動される電気光学素子などが例えば半導体シリコン基板に形成され、電気光学素子としてOLEDが用いられる。
<First embodiment>
FIG. 1 is a perspective view illustrating a configuration of the electro-optical device 10 according to the first embodiment.
The electro-optical device 10 is a micro display that displays a color image on a head-mounted display (HMD), for example. Although details of the electro-optical device 10 will be described later, a plurality of unit circuits and electro-optical elements driven by the unit circuits are formed on, for example, a semiconductor silicon substrate, and an OLED is used as the electro-optical element.

電気光学装置10の表示部100は、画像表示領域で開口する枠状のケース72に収納される。FPC(Flexible Printed Circuits)基板74の一端は、ケース72に収容された基板に接続され、FPC基板74の他端には、複数の端子76が設けられて、図示省略された上位回路に接続される。FPC基板74には、半導体チップの制御回路5が、COF(Chip On Film)技術によって実装されるとともに、当該上位回路から複数の端子76を介して画像データが同期信号に同期して供給される。なお、同期信号には、垂直同期信号や、水平同期信号が含まれる。また、画像データは、表示すべき画像の画素の階調をRGB毎に例えば8ビットで指定する。詳細には、本実施形態では、画素の階調は、RGB毎に、最も暗い0レベル、すなわち黒表示にさせるレベルから、最も明るい255レベルまでの範囲で段階的に指定する。
制御回路5は、上位回路から供給される同期信号にしたがって表示部100を垂直走査および水平走査するための各種の制御信号を生成するとともに、上記階調を、RGBの各サブ画素に分け、表示部100の垂直走査および水平走査に合わせて、または、加工して出力する。なお、制御回路5は、電気光学装置10の電源回路としても機能し、各電位(電圧)を生成する。
The display unit 100 of the electro-optical device 10 is housed in a frame-shaped case 72 that opens in the image display area. One end of an FPC (Flexible Printed Circuits) board 74 is connected to a board housed in a case 72, and a plurality of terminals 76 are provided at the other end of the FPC board 74 and connected to a higher-level circuit (not shown). You. The control circuit 5 of a semiconductor chip is mounted on the FPC board 74 by COF (Chip On Film) technology, and image data is supplied from the host circuit via a plurality of terminals 76 in synchronization with a synchronization signal. . Note that the synchronization signal includes a vertical synchronization signal and a horizontal synchronization signal. In the image data, the gradation of the pixel of the image to be displayed is specified by, for example, 8 bits for each RGB. More specifically, in the present embodiment, the gradation of the pixel is specified stepwise from the darkest 0 level, that is, the level for displaying black, to the brightest 255 levels for each of RGB.
The control circuit 5 generates various control signals for vertical and horizontal scanning of the display unit 100 in accordance with a synchronization signal supplied from a higher-level circuit, divides the gradation into RGB sub-pixels, and performs display. The data is output in accordance with vertical scanning and horizontal scanning of the unit 100 or after processing. Note that the control circuit 5 also functions as a power supply circuit of the electro-optical device 10 and generates each potential (voltage).

図2は、実施形態に係る電気光学装置10の電気的な構成を示す図である。この図に示されるように、電気光学装置10は、制御回路5と、走査線駆動回路20と、複数のYセレクター22と、データ線駆動回路40と、複数のXセレクター42と、表示部100とに大別される。
このうち、表示部100には、サブ画素130がマトリクス状に配列されている。詳細には、本実施形態では表示部100において、3本毎にグループ化された(3M)本の走査線12が図において横方向に延在して設けられ、3本毎にグループ化された(3N)本のデータ線14が図において縦方向に延在して設けられ、グループ化された3本の走査線と3本のデータ線との交差に対応してサブ画素130が配列する。
FIG. 2 is a diagram illustrating an electrical configuration of the electro-optical device 10 according to the embodiment. As shown in this figure, the electro-optical device 10 includes a control circuit 5, a scanning line driving circuit 20, a plurality of Y selectors 22, a data line driving circuit 40, a plurality of X selectors 42, and a display unit 100. They are roughly divided into
In the display unit 100, the sub-pixels 130 are arranged in a matrix. More specifically, in this embodiment, (3M) scanning lines 12 grouped every three lines are provided in the display unit 100 so as to extend in the horizontal direction in the drawing, and are grouped every three lines. (3N) data lines 14 are provided extending in the vertical direction in the figure, and sub-pixels 130 are arranged corresponding to intersections of three scanning lines and three data lines that are grouped.

M、Nはそれぞれ2以上の整数である。便宜的に、走査線12が延在する方向を行(ロウ)とし、データ線14が延在する方向を列(カラム)とした場合、サブ画素130は、M行N列で配列することになる。
また、本実施形態において、サブ画素130は、赤(R)、緑(G)または青(B)のいずかの色に対応し、表示部100において例えばストライプ配列となっている。具体的には、同色のサブ画素130が列方向に直線的に、行方向にRGBの順で配列している。
なお、1個のサブ画素130は1個のOLEDを含み、当該OLEDはサブ画素130に対応する色で発光して、3原色の1つを表現する。すなわち、サブ画素130は、OLEDの発光によって表現され、RGBの3つのサブ画素130によって、表示するカラー画像の1画素が表現される。また、RGBの3つのサブ画素130が1画素を構成したが、他のサブ画素を含んでいてもよいし、4つ以上のサブ画素130が1画素を構成してもよい。
本実施形態において1個のOLEDは、9個の単位回路のうち1個の単位回路によって駆動されるが、OLEDと単位回路との関係については後述する。
M and N are each an integer of 2 or more. For convenience, if the direction in which the scanning line 12 extends is a row (row) and the direction in which the data line 14 extends is a column (column), the sub-pixels 130 are arranged in M rows and N columns. Become.
In the present embodiment, the sub-pixels 130 correspond to any one of red (R), green (G), and blue (B), and have a stripe arrangement in the display unit 100, for example. Specifically, sub-pixels 130 of the same color are arranged linearly in the column direction and in the order of RGB in the row direction.
Note that one sub-pixel 130 includes one OLED, and the OLED emits light in a color corresponding to the sub-pixel 130 to represent one of the three primary colors. That is, the sub-pixel 130 is represented by the light emission of the OLED, and one pixel of the color image to be displayed is represented by the three sub-pixels 130 of RGB. Further, although the three RGB sub-pixels 130 constitute one pixel, other sub-pixels may be included, and four or more sub-pixels 130 may constitute one pixel.
In the present embodiment, one OLED is driven by one of the nine unit circuits, and the relationship between the OLED and the unit circuit will be described later.

制御回路5は、上位回路から供給された画像データや同期信号に基づいて、各種信号を出力する。主な信号について説明すれば、制御回路5は、走査線駆動回路20を制御するための制御信号Ctryと、データ線駆動回路40を制御するための制御信号Ctrxと、サブ画素130の階調を指定する階調レベルVdとを出力する。なお、図2では複雑化を避けるために省略されているが、制御回路5からは、Yセレクター22に、いずれの走査線12をイネーブルとするか、ディスイネーブルとの情報が供給され、Xセレクター42に、いずれのデータ線14をイネーブルとするか、ディスイネーブルとの情報が供給される。   The control circuit 5 outputs various signals based on image data and synchronization signals supplied from the host circuit. Describing the main signals, the control circuit 5 controls the control signal Ctry for controlling the scanning line driving circuit 20, the control signal Ctrx for controlling the data line driving circuit 40, and the gradation of the sub-pixel 130. The designated gradation level Vd is output. Although not shown in FIG. 2 for simplicity, the control circuit 5 supplies the Y selector 22 with information indicating which scanning line 12 is to be enabled or disabled, and the X selector 22 Information indicating which data line 14 is enabled or disabled is supplied to 42.

走査線駆動回路20は、M行N列で配列するサブ画素130を1フレームの期間にわたって順番に走査するための走査信号を、制御信号Ctryにしたがって生成する。ここで、1、2、3、…、(M−1)、M行目のサブ画素130を走査するための走査信号が、それぞれG(1)、G(2)、G(3)、…、G(M-1)、G(M)と表記されている。
なお、M行N列で配列するサブ画素130の行、および、3本毎にグループ化された走査線12の行を一般的に説明するために、1≦i≦Mを満たす整数のiを用い、i行目と表記され、i行目のサブ画素130を走査するための走査信号がG(i)と表記される。
また、1フレームの期間とは、電気光学装置10が1カット(コマ)分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が60Hzであって、等倍速であれば、その1周期分の16.7ミリ秒の期間である。
The scanning line driving circuit 20 generates a scanning signal for sequentially scanning the sub-pixels 130 arranged in M rows and N columns over a period of one frame according to a control signal Ctry. Here, the scanning signals for scanning the sub-pixels 130 in the 1, 2, 3,..., (M−1), and M-th rows are G (1), G (2), G (3),. , G (M-1) and G (M).
In order to generally describe the rows of the sub-pixels 130 arranged in M rows and N columns and the rows of the scanning lines 12 grouped by three, an integer i satisfying 1 ≦ i ≦ M The scanning signal for scanning the sub-pixel 130 on the i-th row is described as G (i).
In addition, the period of one frame refers to a period required for the electro-optical device 10 to display an image for one cut (frame). For example, the frequency of the vertical synchronization signal included in the synchronization signal is 60 Hz, and the like. In the case of double speed, it is a period of 16.7 milliseconds for one cycle.

Yセレクター22は、グループ化された3本の走査線12に対応して設けられる。このため、Yセレクター22は、本実施形態ではM個設けられる。
M個のYセレクター22の各々は、それぞれ制御回路5の指示によって3本の走査線12のうち1本をイネーブルとし、他の2本をディスイネーブルとする。具体的には、Yセレクター22は、イネーブルされた1本の走査線12には、走査線駆動回路20からの走査信号をそのまま供給する一方、ディスイネーブルされた2本の走査線12には、それぞれ非選択信号を供給する。
走査線12についてのイネーブルとは、垂直走査の際に、走査の対象となった場合には、単位回路において走査線12にゲートノードが接続された後述のトランジスターをオンさせる選択信号が供給され、走査の対象となっていない場合には当該トランジスターをオフにさせる非選択信号が供給される状態をいう。また、走査線12についてのディスイネーブルとは、垂直走査の際に、走査の対象となっているか、いないかにかかわらず、非選択信号に固定される状態をいう。
なお、各Yセレクター22は、初期状態においては、3本のうち、例えば図において一番上の1本の走査線12をイネーブルとする。
The Y selector 22 is provided corresponding to the three scanning lines 12 grouped. For this reason, M Y selectors 22 are provided in the present embodiment.
Each of the M Y selectors 22 enables one of the three scanning lines 12 and disables the other two of them in accordance with an instruction from the control circuit 5. Specifically, the Y selector 22 supplies the scanning signal from the scanning line driving circuit 20 to one enabled scanning line 12 as it is, and supplies the two disabled scanning lines 12 to each other. Each supplies a non-selection signal.
The enable for the scanning line 12 means that, in the case of vertical scanning, when a target to be scanned is supplied, a selection signal for turning on a transistor (described later) having a gate node connected to the scanning line 12 in the unit circuit is supplied, When a target is not scanned, a non-selection signal for turning off the transistor is supplied. In addition, disabling of the scanning line 12 refers to a state in which a vertical scanning is fixed to a non-selection signal regardless of whether or not the scanning is performed.
In the initial state, each of the Y selectors 22 enables, for example, one of the three scanning lines 12 at the top in the drawing.

データ線駆動回路40は、走査線駆動回路20によって選択された1行分のサブ画素130に向けてそれぞれデータ信号を供給する。M行N列で配列するサブ画素130の列、および、3本毎にグループ化されたデータ線14の列を一般的に説明するために、1≦j≦Nを満たす整数のjを用いる。ここで、i行目が選択される場合に、データ線駆動回路40は、i行1列のサブ画素130に向けてデータ信号S(1)を、i行2列のサブ画素130に向けてデータ信号S(2)を、i行3列のサブ画素130に向けてデータ信号S(3)を、それぞれ出力し、i行j列のサブ画素130に向けてデータ信号S(j)を出力する。
データ線駆動回路40の一例について説明すると、データ線駆動回路40では、ラッチ回路402、D/A変換回路404および増幅回路406のセットが、グループ毎に、すなわち、3本のデータ線14毎に設けられる。
ここで、ラッチ回路402、D/A変換回路404および増幅回路406について、j番目のグループで代表して説明する。
j番目のグループにおいて、ラッチ回路402は、i行目が選択されるときに、制御回路5から供給されるi行j列のサブ画素130に対応する階調レベルVdをラッチする。D/A変換回路404は、ラッチ回路402でラッチされた階調レベルVdをアナログ信号に変換し、増幅回路406は、D/A変換回路404によって変換されたアナログ信号を増幅して、データ信号Sd(j)として出力する。ここでは、ラッチ回路402、D/A変換回路404および増幅回路406についてj番目のグループで説明したが、j番目以外のラッチ回路402、D/A変換回路404および増幅回路406についても、j番目のグループと同時並行的に動作する。
なお、データ信号の電位関係については、階調レベルが0レベルに相当する電位V_0から、階調レベルが255レベルに相当する電位V_255までの範囲で段階的に取り得る。ここで、OLEDへの電流を制御する駆動トランジスターをPチャネル型とした場合、階調レベルで明るく指定されるほど、データ信号の電位は、最高の電位V_0から最低の電位V_255まで低下する。
The data line driving circuit 40 supplies a data signal to each of the sub-pixels 130 for one row selected by the scanning line driving circuit 20. In order to generally describe the columns of the sub-pixels 130 arranged in M rows and N columns and the columns of the data lines 14 grouped by three, an integer j satisfying 1 ≦ j ≦ N is used. Here, when the i-th row is selected, the data line driving circuit 40 sends the data signal S (1) to the i-th row and first column sub-pixel 130 and to the i-th row and second column sub-pixel 130. The data signal S (2) is output to the sub-pixel 130 at the i-th row and the third column, and the data signal S (3) is output to the sub-pixel 130 at the i-th row and the j-th column. I do.
An example of the data line driving circuit 40 will be described. In the data line driving circuit 40, a set of the latch circuit 402, the D / A conversion circuit 404, and the amplification circuit 406 is provided for each group, that is, for each of the three data lines 14. Provided.
Here, the latch circuit 402, the D / A conversion circuit 404, and the amplification circuit 406 will be described using the j-th group as a representative.
In the j-th group, when the i-th row is selected, the latch circuit 402 latches the gradation level Vd corresponding to the i-th row and j-th column sub-pixel 130 supplied from the control circuit 5. The D / A conversion circuit 404 converts the grayscale level Vd latched by the latch circuit 402 into an analog signal, and the amplifier circuit 406 amplifies the analog signal converted by the D / A conversion circuit 404 to generate a data signal. Output as Sd (j). Here, the latch circuit 402, the D / A conversion circuit 404, and the amplification circuit 406 have been described in the j-th group. However, the j-th latch circuit 402, the D / A conversion circuit 404, and the amplification circuit 406 other than the j-th group are also described. Works concurrently with a group of.
Note that the potential relationship of the data signal can be taken stepwise in a range from a potential V_0 corresponding to a gray level of 0 to a potential V_255 corresponding to a gray level of 255. Here, when the driving transistor for controlling the current to the OLED is a P-channel type, the higher the gradation level is specified, the lower the potential of the data signal is from the highest potential V_0 to the lowest potential V_255.

Xセレクター42は、グループ化された3本のデータ線14に対応して設けられる。このため、Xセレクター42は、本実施形態ではN個設けられる。
N個のXセレクター42の各々は、それぞれ制御回路5の指示によって3本のデータ線14のうち1本をイネーブルとし、他の2本をディスイネーブルとする。
具体的には、Xセレクター42は、イネーブルされた1本のデータ線14には、データ線駆動回路40からのデータ信号をそのまま供給する一方、ディスイネーブルされた2本のデータ線14には、階調レベルが0レベル、すなわち黒表示に相当する電位V_0の信号をそれぞれ供給する。
なお、各Xセレクター42は、初期状態においては、3本のうち、例えば図において一番左の1本のデータ線14をイネーブルとする。
データ線14についてのイネーブルとは、データ線駆動回路40からデータ信号が供給される状態をいう。また、データ線14についてのディスイネーブルとは、データ線駆動回路40からのデータ信号ではなく、黒表示にさせる電位V_0の信号が供給される状態をいう。
また、制御回路5、走査線駆動回路20、複数のYセレクター22、データ線駆動回路40および複数のXセレクター42は、駆動回路の一例である。
The X selectors 42 are provided corresponding to the three grouped data lines 14. For this reason, N X selectors 42 are provided in the present embodiment.
Each of the N X selectors 42 enables one of the three data lines 14 and disables the other two of them in accordance with an instruction from the control circuit 5.
Specifically, the X selector 42 supplies the data signal from the data line driving circuit 40 to one enabled data line 14 as it is, and supplies the two disabled data lines 14 to the enabled data line 14. A signal of a potential V_0 corresponding to a gray level of 0 level, that is, black display is supplied.
In the initial state, each of the X selectors 42 enables, for example, one of the three leftmost data lines 14 in the drawing.
The enabling of the data line 14 means a state in which a data signal is supplied from the data line driving circuit 40. In addition, disabling of the data line 14 refers to a state in which a signal of the potential V_0 for displaying black is supplied instead of a data signal from the data line driving circuit 40.
The control circuit 5, the scanning line driving circuit 20, the plurality of Y selectors 22, the data line driving circuit 40, and the plurality of X selectors 42 are an example of a driving circuit.

次に、サブ画素130と単位回路との関係について説明する。   Next, the relationship between the sub-pixel 130 and the unit circuit will be described.

図3は、電気光学装置10における単位回路1000の配置を示す図である。この図は、i行j列のサブ画素130、i行(j+1)列のサブ画素130、および、i行(j+2)列のサブ画素130のそれぞれに対応する単位回路1000の配列を示している。
この図に示されるように、単位回路1000は、1本の走査線12と1本のデータ線14との交差に対応して設けられる。したがって、グループ化された3本の走査線と3本のデータ線との交差に設けられたサブ画素130には、9個の単位回路1000が対応する。
FIG. 3 is a diagram illustrating an arrangement of the unit circuits 1000 in the electro-optical device 10. This figure shows an array of unit circuits 1000 corresponding to the sub-pixel 130 at the i-th row and the j-th column, the sub-pixel 130 at the i-th row (j + 1) -th column, and the sub-pixel 130 at the i-th row (j + 2). .
As shown in this figure, the unit circuit 1000 is provided corresponding to the intersection of one scanning line 12 and one data line 14. Therefore, nine unit circuits 1000 correspond to the sub-pixel 130 provided at the intersection of the three grouped scanning lines and three data lines.

なお、図3では、Yセレクター22によって、i行目のサブ画素130に対応する3本の走査線12に供給される信号が、それぞれG(i)_a、G(i)_b、G(i)_cと表記されている。
同様に、Xセレクター42によって、j列目のサブ画素130に対応する3本のデータ線14に供給される信号が、それぞれS(j)_a、S(j)_b、S(j)_cと表記され、(j+1列目のサブ画素130に対応する3本のデータ線14に供給される信号が、それぞれS(j+1)_a、S(j+1)_b、S(j+1)_cと表記され、(j+2)列目のサブ画素130に対応する3本のデータ線14に供給される信号が、それぞれS(j+2)_a、S(j+2)_b、S(j+2)_cと表記されている。
In FIG. 3, the signals supplied to the three scanning lines 12 corresponding to the i-th sub-pixel 130 by the Y selector 22 are G (i) _a, G (i) _b, and G (i), respectively. ) _c.
Similarly, the signals supplied to the three data lines 14 corresponding to the sub-pixel 130 in the j-th column by the X selector 42 are S (j) _a, S (j) _b, S (j) _c, respectively. The signals supplied to the three data lines 14 corresponding to the sub-pixels 130 in the (j + 1) th column are S (j + 1) _a, S (j + 1) _b, and S (j + 1), respectively. _c, and the signals supplied to the three data lines 14 corresponding to the (j + 2) -th sub-pixel 130 are S (j + 2) _a, S (j + 2) _b, and S (j, respectively). +2) _c.

図4は、1個のサブ画素130の電気的な構成を示す図である。本実施形態では、1個のサブ画素130に、1個のOLED150と、9個の単位回路1000とが設けられる。なお、図4は、単位回路1000などの等価回路を示すに留まり、実際の回路レイアウトを反映させた図ではない。   FIG. 4 is a diagram illustrating an electrical configuration of one sub-pixel 130. In the present embodiment, one OLED 150 and nine unit circuits 1000 are provided for one sub-pixel 130. Note that FIG. 4 shows only an equivalent circuit such as the unit circuit 1000 and does not reflect an actual circuit layout.

この図に示されるように、サブ画素130に対応する3本の走査線12と3本のデータ線14との各交差に対応して単位回路1000が計9個設けられている。
1個の単位回路1000は、Pチャネル型のトランジスター121、122と、容量Cpixとを含む。
トランジスター122のゲートノードが走査線12に接続され、ドレインまたはソースノードの一方がデータ線14に接続され、他方がトランジスター121におけるゲートノードと、容量Cpixの一端とにそれぞれ接続されている。駆動トランジスターの一例であるトランジスター121にあっては、ソースノードが給電線116に接続されている。給電線116には、OLED150の電源高位側となる電位Velが給電される。
なお、容量Cpixの他端は、本実施形態では給電線116に接続されているが、定電位に保たれていれば、別の電位の給電線に接続されてもよい。
As shown in this figure, a total of nine unit circuits 1000 are provided corresponding to the intersections of the three scanning lines 12 and the three data lines 14 corresponding to the sub-pixels 130.
One unit circuit 1000 includes P-channel transistors 121 and 122 and a capacitor Cpix.
The gate node of the transistor 122 is connected to the scanning line 12, one of the drain and source nodes is connected to the data line 14, and the other is connected to the gate node of the transistor 121 and one end of the capacitor Cpix. In the transistor 121 which is an example of the driving transistor, a source node is connected to the power supply line 116. The power supply line 116 is supplied with a potential Vel which is the power supply higher side of the OLED 150.
The other end of the capacitor Cpix is connected to the power supply line 116 in this embodiment, but may be connected to another potential power supply line as long as it is kept at a constant potential.

なお、9個の単位回路1000については電気的にみれば互いに同一構成である。9個の単位回路1000におけるトランジスター121のドレインノードは、互いにOLED150のアノードに共通接続されている。OLED150のカソードは、給電線118に接続されている。給電線118には、OLED150の電源低位側となる電位Vctが給電される。   The nine unit circuits 1000 have the same configuration when viewed electrically. The drain nodes of the transistors 121 in the nine unit circuits 1000 are commonly connected to the anode of the OLED 150. The cathode of the OLED 150 is connected to the power supply line 118. The power supply line 118 is supplied with a potential Vct which is a lower power supply side of the OLED 150.

図5のタイミングチャートを参照して電気光学装置10の動作について説明する。
この図に示されるように、1フレーム(F)の期間にわたって走査信号G(1)〜G(M)が順次Lレベルに切り替えられて、1〜M行目のサブ画素130が1水平走査期間(H)毎に順番に走査される。
初期状態においてM個のYセレクター22は、3本のうち、一番上の1本の走査線12のみをイネーブルとする。このため、i行目でいえば、Yセレクター22は、当該i行目に対応する3本の走査線12に供給される信号G(i)_a、G(i)_b、G(i)_cのうち、信号G(i)_aを、走査線駆動回路20から出力された走査信号G(i)とし、信号G(i)_b、信号G(i)_cを非選択信号のHレベルとする。なお、ここではi行目について説明しているが、他の行についても同様である。
The operation of the electro-optical device 10 will be described with reference to the timing chart of FIG.
As shown in this figure, the scanning signals G (1) to G (M) are sequentially switched to the L level over the period of one frame (F), and the sub-pixels 130 in the 1st to Mth rows are switched for one horizontal scanning period. Scanning is performed in order for each (H).
In the initial state, the M Y selectors 22 enable only the uppermost one of the three scanning lines 12. Therefore, in the i-th row, the Y selector 22 outputs the signals G (i) _a, G (i) _b, and G (i) _c supplied to the three scanning lines 12 corresponding to the i-th row. Of these, the signal G (i) _a is the scanning signal G (i) output from the scanning line driving circuit 20, and the signals G (i) _b and G (i) _c are the H level of the non-selection signal. . Although the i-th row is described here, the same applies to other rows.

また、初期状態においてN個のXセレクター42は、3本のうち、一番左の1本のデータ線14のみをイネーブルとする。このため、j列目でいえば、Xセレクター42は、当該j列目に対応する3本のデータ線14に供給される信号S(j)_a、S(j)_b、S(j)_cのうち、信号S(j)_aをデータ線駆動回路40から出力されるデータ信号S(j)とし、信号S(j)_b、S(j)_を電位V_0とする。
なお、ここではj列目について説明しているが、他の列についても同様である。
In the initial state, the N X selectors 42 enable only the leftmost one of the three data lines 14. Therefore, in the j-th column, the X selector 42 outputs the signals S (j) _a, S (j) _b, and S (j) _c supplied to the three data lines 14 corresponding to the j-th column. Of these, the signal S (j) _a is the data signal S (j) output from the data line driving circuit 40, and the signals S (j) _b and S (j) _ are the potential V_0.
Here, the j-th column is described, but the same applies to other columns.

ここで、i行目の選択に応じて、走査信号G(i)がLレベルとなったとき、j列目のデータ信号S(j)は、i行j列の階調レベル(i、j)に応じた電圧となる。
走査信号G(i)がLレベルとなると、i行j列のサブ画素130に対応する9個の単位回路のうち、一番上の走査線12に対応する3個の単位回路1000ではトランジスター122がオンするが、中央および一番下の走査線12に対応する6個の単位回路1000ではトランジスター122がオフする。
Here, when the scanning signal G (i) becomes L level in accordance with the selection of the i-th row, the data signal S (j) of the j-th column becomes the gradation level (i, j) of the i-th row and j-th column. ).
When the scanning signal G (i) becomes L level, the transistor 122 is connected to the three unit circuits 1000 corresponding to the uppermost scanning line 12 among the nine unit circuits corresponding to the sub-pixel 130 at the i-th row and the j-th column. Turns on, but the transistor 122 turns off in the six unit circuits 1000 corresponding to the center and bottom scanning lines 12.

このため、i行j列のサブ画素130に対応する9個の単位回路1000のうち、一番上の走査線12に対応する3個の単位回路1000では、一番左に位置する単位回路1000の容量Cpixに信号S(j)の電圧が保持される一方、中央および一番右に位置する単位回路1000の容量Cpixには電位V_0がそれぞれ保持される。
当該3個の単位回路のうち、一番左に位置する単位回路1000では、信号G(i)_aがLレベルからHレベルになっても、トランジスター121のゲートノードが容量Cpixによって信号S(j)の電圧に保持されるので、トランジスター121は当該電圧に応じた電流をOLED150に向けて流し続ける。
当該3個の単位回路のうち、中央および一番右に位置する単位回路1000では、信号G(i)_aがLレベルからHレベルになっても、トランジスター121のゲートノードが容量Cpixによって電位V_0に保持されるので、トランジスター121は電流をOLED150に向けて流すことはない。
Therefore, out of the nine unit circuits 1000 corresponding to the sub-pixel 130 in the i-th row and the j-th column, the three unit circuits 1000 corresponding to the uppermost scanning line 12 have the leftmost unit circuit 1000 Holds the voltage of the signal S (j), while the capacitor Cpix of the unit circuit 1000 located at the center and the rightmost holds the potential V_0.
Of the three unit circuits, in the leftmost unit circuit 1000, even if the signal G (i) _a changes from L level to H level, the gate node of the transistor 121 is controlled by the capacitor Cpix to generate the signal S (j ), The transistor 121 continues to flow a current corresponding to the voltage toward the OLED 150.
In the unit circuit 1000 located at the center and the rightmost of the three unit circuits, even if the signal G (i) _a changes from L level to H level, the gate node of the transistor 121 is set to the potential V_0 by the capacitor Cpix. , The transistor 121 does not allow the current to flow toward the OLED 150.

なお、i行j列のOLED150に対応する9個の単位回路のうち、中央および一番下の走査線12に対応する6個の単位回路1000においては、トランジスター121がオンすることがないので、容量Cpixにはデータ線14を介した信号が保持されない。詳細には容量Cpixの一端、すなわち、トランジスター121のゲートノードは、リークによってほぼ電位Velとなっている。このため、当該6個の単位回路1000では、トランジスター121が電流をOLED150に向けて流すことはない。   Note that among the nine unit circuits corresponding to the OLED 150 in the i-th row and the j-th column, in the six unit circuits 1000 corresponding to the center and the lowermost scanning line 12, the transistor 121 does not turn on. The signal via the data line 14 is not held in the capacitor Cpix. More specifically, one end of the capacitor Cpix, that is, the gate node of the transistor 121 is almost at the potential Vel due to leakage. For this reason, in the six unit circuits 1000, the transistor 121 does not cause the current to flow toward the OLED 150.

したがって、i行j列のサブ画素130に対応する9個の単位回路1000のうち、OLED150に向けて電流を流すのは、3本の走査線12のうち、イネーブルされた一番上の走査線12、および、3本のデータ線14のうち、イネーブルされた一番左のデータ線14に対応する単位回路1000のみとなり、i行j列のサブ画素130におけるOLED150が、当該電流に応じて発光することになる。
なお、ここでは、i行j列のサブ画素130について説明したが、他のサブ画素130についても同様であり、3本の走査線のうち一番上の走査線12および3本のデータ線14のうち一番左のデータ線14に対応する単位回路1000のみが、対応するOLED150に容量Cpixの保持電圧に応じた電流を流すことになる。
Therefore, among the nine unit circuits 1000 corresponding to the sub-pixel 130 at the i-th row and the j-th column, the current flows toward the OLED 150 because the uppermost scanning line among the three scanning lines 12 is enabled. Of the 12 and 3 data lines 14, only the unit circuit 1000 corresponding to the enabled leftmost data line 14 is provided, and the OLED 150 in the i-th row and j-th column sub-pixel 130 emits light according to the current. Will do.
Here, the sub-pixel 130 on the i-th row and the j-th column has been described. However, the same applies to the other sub-pixels 130. The top scanning line 12 and the three data lines 14 among the three scanning lines are used. Only the unit circuit 1000 corresponding to the leftmost data line 14 flows a current corresponding to the holding voltage of the capacitor Cpix to the corresponding OLED 150.

ところで、初期状態において、各Yセレクター22によってイネーブルされる走査線12および各Xセレクター42によってイネーブルされるデータ線14に対応する単位回路1000がすべて正常であれば、表示品位が低下することはない。
しかしながら、上述したように、走査線12を単位とした1行分の単位回路1000、または、データ線14を単位とした1列分の単位回路1000で欠陥が初期状態の後に生じる場合がある。
In the initial state, if the unit circuits 1000 corresponding to the scanning lines 12 enabled by the Y selectors 22 and the data lines 14 enabled by the X selectors 42 are all normal, the display quality does not deteriorate. .
However, as described above, a defect may occur after the initial state in the unit circuit 1000 for one row using the scanning line 12 or the unit circuit 1000 for one column using the data line 14 as a unit.

初期状態後において、例えばi行目が表示欠陥となっている場合、当該i行目のサブ画素130に対応する3本の走査線12のうち、イネーブルとなっている一番上の走査線12、または、該走査線12に対応する単位回路1000が不良となっている可能性が高い。
そこで、本実施形態では、この場合に、制御回路5は、当該i行目のサブ画素130に対応する3本の走査線12のうち、イネーブルとさせる走査線12を、一番上以外の例えば中央の走査線12に切り換えるように、当該i行目のYセレクター22に指示する。
After the initial state, for example, when the i-th row has a display defect, of the three scanning lines 12 corresponding to the sub-pixel 130 of the i-th row, the uppermost scanning line 12 that is enabled Alternatively, there is a high possibility that the unit circuit 1000 corresponding to the scanning line 12 is defective.
Therefore, in this embodiment, in this case, the control circuit 5 sets the scanning line 12 to be enabled among the three scanning lines 12 corresponding to the sub-pixel 130 in the i-th row, for example, to the scanning line other than the top one, for example. The i-th row Y selector 22 is instructed to switch to the center scanning line 12.

この指示により、i行目に対応するYセレクター22は、走査線駆動回路20からの走査信号G(i)を、i行目のサブ画素130に対応する3本の走査線12のうち、イネーブルとさせた中央の走査線12に供給し、一番上および一番下の走査線12に非選択信号を供給する。   In response to this instruction, the Y selector 22 corresponding to the i-th row enables the scanning signal G (i) from the scanning line driving circuit 20 to enable the scanning signal G (i) among the three scanning lines 12 corresponding to the sub-pixels 130 in the i-th row. And a non-selection signal is supplied to the uppermost and lowermost scanning lines 12.

ここで、図6に示されるように、走査信号G(i)がLレベルになったとき、信号G(i)_bもLレベルになるが、信号G(i)_a、G(i)_cは非選択信号のHレベルとなる。
したがって、i行j列でいえば、当該サブ画素130に対応する9個の単位回路のうち、中央の走査線12に対応する3個の単位回路1000ではトランジスター122がオンするが、一番上および一番下の走査線12に対応する6個の単位回路1000ではトランジスター122がオフすることになる。
一方、信号G(i)_bがLレベルになったとき、j列に対応する3本のデータ線14のうち、一番左のデータ線14には、i行j列のLED150に向けた階調レベルの信号S(j)が供給される一方、他の2本のデータ線14には電位V_0が供給される点は初期状態と同様である。
Here, as shown in FIG. 6, when the scanning signal G (i) becomes L level, the signal G (i) _b also becomes L level, but the signals G (i) _a and G (i) _c Becomes the H level of the non-selection signal.
Therefore, in the i-th row and the j-th column, among the nine unit circuits corresponding to the sub-pixel 130, the transistor 122 is turned on in the three unit circuits 1000 corresponding to the central scanning line 12, but the transistor 122 is turned on. In addition, in the six unit circuits 1000 corresponding to the lowermost scanning line 12, the transistor 122 is turned off.
On the other hand, when the signal G (i) _b becomes L level, of the three data lines 14 corresponding to the j-th column, the leftmost data line 14 has a floor toward the LED 150 in the i-th row and j-th column. The point that the potential V_0 is supplied to the other two data lines 14 while the gray level signal S (j) is supplied is the same as the initial state.

このため、i行j列のサブ画素130に対応する9個の単位回路1000のうち、OLED150に向けて電流を流すのは、3本の走査線12のうち、イネーブルされた中央の走査線12、および、3本のデータ線14のうち、イネーブルされた一番左のデータ線14に対応する単位回路1000のみとなり、i行j列のOLED150が、当該電流に応じて発光することになる。
なお、ここでは、i行j列のサブ画素130について説明したが、i行であって他の列のサブ画素130についても同様であり、3本の走査線のうち中央の走査線12および3本のデータ線14のうち一番左のデータ線14に対応する単位回路1000のみが、対応するサブ画素130におけるOLED150に容量Cpixの保持電圧に応じた電流を流すことになる。
したがって、i行目に対応する3本の走査線12のうち、一番上の走査線12、または、該走査線12に対応する単位回路1000が不良となって、i行目が表示欠陥となった場合であっても、当該表示欠陥を修復することができる。
Therefore, of the nine unit circuits 1000 corresponding to the sub-pixel 130 at the i-th row and the j-th column, the current flows toward the OLED 150 only in the enabled central scanning line 12 of the three scanning lines 12. , And only the unit circuit 1000 corresponding to the enabled leftmost data line 14 among the three data lines 14, and the OLED 150 in the i-th row and the j-th column emits light in accordance with the current.
Here, the sub-pixels 130 in the i-th row and the j-th column have been described, but the same applies to the sub-pixels 130 in the i-th row and other columns. Only the unit circuit 1000 corresponding to the leftmost data line 14 among the data lines 14 causes a current corresponding to the holding voltage of the capacitor Cpix to flow to the OLED 150 in the corresponding sub-pixel 130.
Therefore, out of the three scanning lines 12 corresponding to the i-th row, the uppermost scanning line 12 or the unit circuit 1000 corresponding to the scanning line 12 is defective, and the i-th row is a display defect. Even in the case where the display defect has occurred, the display defect can be repaired.

なお、仮に、i行目に対応する3本の走査線12のうち、一番上または中央の走査線12をイネーブルしても表示欠陥が生じるのであれば、一番下の走査線12をイネーブルとさせればよい。   If a display defect occurs even if the uppermost or center scanning line 12 among the three scanning lines 12 corresponding to the i-th row is enabled, the lowermost scanning line 12 is enabled. What should be done.

一方、初期状態後において、表示欠陥が、行方向ではなく、列方向に沿って生じている場合、例えばj列目が表示欠陥となっている場合、制御回路5は、当該j列目のサブ画素130に対応する3本のデータ線14のうち、イネーブルとさせるデータ線14を、一番左以外の例えば中央のデータ線14に切り換えるように、当該j列目のXセレクター42に指示する。   On the other hand, if the display defect occurs not in the row direction but in the column direction after the initial state, for example, when the j-th column is a display defect, the control circuit 5 sets Among the three data lines 14 corresponding to the pixel 130, the X selector 42 in the j-th column is instructed to switch the data line 14 to be enabled to, for example, the center data line 14 other than the leftmost one.

この指示により、j列目に対応するXセレクター42は、図7に示されるように、データ線駆動回路40からのデータ信号S(j)を、j列目のOLED150に対応する3本のデータ14線のうち、イネーブルとさせた中央のデータ線14に信号S(j)_bとして供給し、一番左のデータ線14に信号S(j)_aとして電位V_0の信号を、一番右のデータ線14に信号S(j)_cとして電位V_0の信号を、それぞれ供給する。
このため、i行j列のサブ画素130に対応する9個の単位回路1000のうち、OLED150に向けて電流を流すのは、3本のデータ線14のうち、イネーブルされた一番上の走査線12および3本のデータ線14のうち、イネーブルされた中央のデータ線14に対応する単位回路1000のみとなり、i行j列のOLED150が、当該電流に応じて発光することになる。
なお、ここでは、i行j列のサブ画素130について説明したが、他の行であって、j列のサブ画素130についても同様であり、3本の走査線のうち一番上の走査線12および3本のデータ線14のうち中央一番左のデータ線14に対応する単位回路1000のみとなり、i行j列のOLED150が、当該電流に応じて発光することになる。
したがって、j列目に対応する3本のデータ線14のうち、一番左の走査線12、または、該データ線14に対応する単位回路1000が不良となって、j列目が表示欠陥となった場合であっても、当該表示欠陥を修復することができる。
なお、仮に、j列目に対応する3本のデータ線14のうち、一番左、中央のデータ線14をイネーブルしても表示欠陥が生じるのであれば、一番右のデータ線14をイネーブルとさせればよい。
In response to this instruction, the X selector 42 corresponding to the j-th column, as shown in FIG. 7, converts the data signal S (j) from the data line driving circuit 40 into three data corresponding to the OLED 150 in the j-th column. Of the fourteen lines, a signal S (j) _b is supplied to the enabled central data line 14, and a signal of potential V_0 is supplied to the leftmost data line 14 as a signal S (j) _a. A signal of a potential V_0 is supplied to the data line 14 as a signal S (j) _c.
For this reason, among the nine unit circuits 1000 corresponding to the sub-pixel 130 at the i-th row and the j-th column, the current is supplied to the OLED 150 only in the uppermost enabled scanning among the three data lines 14. Of the line 12 and the three data lines 14, only the unit circuit 1000 corresponding to the enabled central data line 14 is provided, and the OLED 150 in the i-th row and the j-th column emits light according to the current.
Here, the sub-pixel 130 in the i-th row and the j-th column has been described. However, the same applies to the sub-pixel 130 in the other row and the j-th column. Of the twelve and three data lines 14, only the unit circuit 1000 corresponding to the leftmost data line 14 at the center is provided, and the OLED 150 in the i-th row and the j-th column emits light according to the current.
Therefore, of the three data lines 14 corresponding to the j-th column, the leftmost scanning line 12 or the unit circuit 1000 corresponding to the data line 14 is defective, and the j-th column is a display defect. Even in the case where the display defect has occurred, the display defect can be repaired.
If a display defect occurs even if the leftmost and center data line 14 among the three data lines 14 corresponding to the j-th column is enabled, the rightmost data line 14 is enabled. What should be done.

このように本実施形態によれば、行方向または列方向に沿って事後的に発生した表示欠陥を容易に修復することができる。   As described above, according to the present embodiment, it is possible to easily repair a display defect that has occurred afterward along the row direction or the column direction.

第1実施形態では、1個のサブ画素130に対応する3本の走査線12のうち、いずれか1本をイネーブルとし、他の2本をディスイネーブルとすることによって、3行のうち、いずれかの1行を使用する。また、1個のサブ画素130に対応する3本のデータ線14のうち、いずれか1本をイネーブルとし、他の2本をディスイネーブルとすることによって、3列のうち、いずれかの1列を使用する。そして、イネーブルされた走査線12とイネーブルされたデータ線14との交差に対応する1個の単位回路1000を使用してOLED150に電流を流し、他の8個の単位回路1000を非使用とする構成である。すなわち、3行のうち、1行の走査線12のみをイネーブルとし、3列のうち、1列のデータ線14のみをイネーブルとすることによって、1個のOLED150に電流を流す単位回路1000が決定される構成である。
そして、決定された1個の単位回路1000がOLED150を駆動し、他の8個の単位回路1000のいずれかは、1個の単位回路0100に代わって、イネーブルする走査線12またはデータ線14の変更によって、OLED150を駆動することができる。
なお、OLED150に電流を流す単位回路1000については、次のように決定される構成としてもよい。
例えば、図8に示されるように、各単位回路1000においてトランジスター121と、OLED150との間に、それぞれ発光制御トランジスターの一例であるトランジスター123を設ける構成としてもよい。
この構成における単位回路1000では、トランジスター123がオフであれば、容量Cpixの保持電圧にかかわらず、トランジスター121がOLED150に向けて電流を流すことはない。
このため、トランジスター123のゲートノードに行または列方向で揃えた制御信号を供給することにより、OLED150の駆動に使用する単位回路1000の行または列を選択することができる。
なお、トランジスター123の制御信号については、例えば行方向で揃えるのであれば、制御回路5の指示によってYセレクター22が、3行のうち1行に当該トランジスター123をオンさせる信号を供給し、列方向で揃えるのであれば、制御回路5の指示によってXセレクター42が、3列のうち1列に当該トランジスター123をオンさせる信号を供給する構成とすればよい。
また、列方向で揃える場合に、Xセレクター42を廃して、データ線駆動回路40が、直接データ線14のそれぞれに信号を供給する構成としてもよい。この構成において、データ線駆動回路140は、イネーブルまたはディセーブルとするデータ線14の情報を制御回路5から受信するとともに、当該情報に応じて、データ線14の各々についてイネーブルまたはディセーブルとしてもよい。すなわち、この構成において、データ線駆動回路140は、イネーブルとするデータ線14には、階調レベルに応じたデータ信号を供給し、ディスイネーブルとするデータ線14には、黒表示に相当する電位V_0の信号を供給する。
トランジスター123については、各単位回路1000において、トランジスター121およびOLED150に対して直列であればよいので、図8に示されるようにトランジスター121とOLED150との間に限られず、給電線116とトランジスター121との間に設けてもよい。
In the first embodiment, one of the three scanning lines 12 corresponding to one sub-pixel 130 is enabled, and the other two are disabled. Use one line. Further, by enabling one of the three data lines 14 corresponding to one sub-pixel 130 and disabling the other two, one of the three columns is enabled. Use Then, a current is supplied to the OLED 150 using one unit circuit 1000 corresponding to the intersection of the enabled scanning line 12 and the enabled data line 14, and the other eight unit circuits 1000 are not used. Configuration. That is, the unit circuit 1000 that allows current to flow through one OLED 150 is determined by enabling only one scanning line 12 out of three rows and enabling only one data line 14 out of three columns. It is a configuration that is performed.
Then, the determined one unit circuit 1000 drives the OLED 150, and one of the other eight unit circuits 1000 replaces the one unit circuit 0100 with the scanning line 12 or the data line 14 to be enabled. The OLED 150 can be driven by the change.
Note that the unit circuit 1000 for flowing a current through the OLED 150 may have a configuration determined as follows.
For example, as shown in FIG. 8, a transistor 123 which is an example of a light emission control transistor may be provided between the transistor 121 and the OLED 150 in each unit circuit 1000.
In the unit circuit 1000 having this configuration, if the transistor 123 is off, the transistor 121 does not flow current toward the OLED 150 regardless of the holding voltage of the capacitor Cpix.
Therefore, by supplying a control signal aligned in the row or column direction to the gate node of the transistor 123, the row or column of the unit circuit 1000 used for driving the OLED 150 can be selected.
For the control signals of the transistors 123, for example, if they are aligned in the row direction, the Y selector 22 supplies a signal for turning on the transistor 123 to one of the three rows in accordance with an instruction from the control circuit 5, and outputs the signal in the column direction. In this case, the X selector 42 may supply a signal for turning on the transistor 123 to one of the three columns in accordance with an instruction from the control circuit 5.
Further, when aligning in the column direction, the X selector 42 may be omitted, and the data line driving circuit 40 may directly supply a signal to each of the data lines 14. In this configuration, the data line drive circuit 140 may receive information on the data line 14 to be enabled or disabled from the control circuit 5 and enable or disable each of the data lines 14 according to the information. . That is, in this configuration, the data line drive circuit 140 supplies a data signal corresponding to the gray level to the data line 14 to be enabled, and supplies a potential corresponding to black display to the data line 14 to be disabled. V_0 signal is supplied.
Since the transistor 123 may be in series with the transistor 121 and the OLED 150 in each unit circuit 1000, the transistor 123 is not limited to between the transistor 121 and the OLED 150 as shown in FIG. May be provided between them.

単位回路1000において、トランジスター121、122のチャネル型の変更などにより、電位関係が入れ替わる場合がある。電位関係が変わる場合に、ドレインノードとして説明したノードがソースノードとなり、ソースノードとして説明したノードがドレインノードとなることもあり得る。例えば、トランジスター121のソースノードおよびドレインノードのいずれか一方が給電線116に電気的に接続され、いずれか他方がトランジスター121を介してOLED150のアノードに電気的に接続されることもあり得る。
また、単位回路1000は、図4または図8において簡易的に示されおり、図4または図8に示された構成以外でもよい。例えばトランジスター121のしきい値特性を補償するために、当該トランジスター121をダイオード接続させるトランジスターや、OLED150のアノードを所定の電位にセットするためのトランジスターなどを設けてもよい。
In the unit circuit 1000, the potential relation may be interchanged due to a change in the channel type of the transistors 121 and 122 or the like. When the potential relationship changes, the node described as a drain node may be a source node, and the node described as a source node may be a drain node. For example, one of the source node and the drain node of the transistor 121 may be electrically connected to the power supply line 116, and the other may be electrically connected to the anode of the OLED 150 via the transistor 121.
The unit circuit 1000 is simply shown in FIG. 4 or FIG. 8, and may have a configuration other than that shown in FIG. 4 or FIG. For example, a transistor for diode-connecting the transistor 121 or a transistor for setting the anode of the OLED 150 to a predetermined potential may be provided to compensate for the threshold characteristics of the transistor 121.

また、第1実施形態では、1個のOLED150を9個の単位回路1000のいずれかにより駆動したが、2個以上の単位回路1000のいずれかで駆動する構成であればよい。この場合、2個以上の単位回路1000においては、走査線12またはデータ線14の一方について非共用とすればよい。具体的には、1個のOLEDを、一の走査線と一のデータ線との交差に対応して設けられた一の単位回路と、当該一の単位回路に代えて、一の走査線と他のデータ線との交差、他の走査線と前記一のデータ線との交差、または、前記他の走査線と前記他のデータ線との交差に対応して設けられた他の単位回路とのいずれかによって駆動すればよい。
より詳細にはOLED150がM行N列で配列するのであれば、単位回路1000は、M行よりも多いm行であって、N列よりも多いn列で配列すればよい。なお、m行n列で単位回路1000が配列する場合、走査線12の本数はmであり、データ線14の本数はnである。
In the first embodiment, one OLED 150 is driven by any one of the nine unit circuits 1000. However, any configuration may be used as long as the OLED 150 is driven by any one of the two or more unit circuits 1000. In this case, in the two or more unit circuits 1000, one of the scanning line 12 and the data line 14 may be non-shared. Specifically, one OLED is provided with one unit circuit provided corresponding to the intersection of one scanning line and one data line, and one scanning line instead of the one unit circuit. Intersecting with another data line, intersecting another scanning line with the one data line, or another unit circuit provided corresponding to the intersection of the other scanning line with the other data line. It may be driven by either of the above.
More specifically, if the OLEDs 150 are arranged in M rows and N columns, the unit circuits 1000 may be arranged in m rows more than M rows and in n columns more than N columns. When the unit circuits 1000 are arranged in m rows and n columns, the number of the scanning lines 12 is m and the number of the data lines 14 is n.

上述した第1実施形態では、1個のOLED150を2個以上の単位回路1000のうち、いずれか1個の単位回路1000によって駆動し、当該一の単位回路1000に代えて、当該OLED150を他の1個の単位回路1000が駆動可能とする構成としたが、このような構成については、表示部100の全部ではなく、一部とする構成としてもよい。
そこで次に、表示部100の一部について、1個のOLED150を2個以上の単位回路1000のいずれかによって駆動する構成とした実施形態について説明することにする。
In the above-described first embodiment, one OLED 150 is driven by any one of the two or more unit circuits 1000, and the OLED 150 is replaced with another OLED 150 instead of the one unit circuit 1000. Although one unit circuit 1000 is configured to be drivable, such a configuration may be configured to be a part of the display unit 100 instead of the whole.
Accordingly, an embodiment in which one OLED 150 is driven by one of two or more unit circuits 1000 for a part of the display unit 100 will be described next.

<第2実施形態>
図9は、第2実施形態に係る電気光学装置10の表示部100を示す図であり、図10は、電気光学装置10の単位回路1000およびサブ画素130の配列を簡易的に示す図である。
図10に示されるように、第2実施形態では、表示部100のうち、左半分の領域におけるサブ画素130の大きさが、右半分の領域におけるサブ画素130の大きさよりも、行および列方向にわたって1.5倍となっている。このため、左領域におけるサブ画素130の密度は、右領域におけるサブ画素130の密度よりも疎になるので、図9では、左領域が(1)低精細領域と表記され、右領域が(2)高精細領域と表記されている。
なお、左領域の低精細領域が第1領域の一例であり、右領域の高精細領域が第2領域の一例である。
一方で、単位回路1000の配列する密度は、右領域と左領域とで同じである。このため、表示部100のうち、右領域において単位回路1000とサブ画素130とが一対一に対応する場合に、左領域では、サブ画素130に対して単位回路1000が過剰となる。そこで、第2実施形態では、左領域において過剰となった単位回路1000を、欠陥が生じた場合に使用する構成となっている。
具体的には、左領域におけるサブ画素130との対応関係について、図10を参照して説明する。
<Second embodiment>
FIG. 9 is a diagram illustrating the display unit 100 of the electro-optical device 10 according to the second embodiment, and FIG. 10 is a diagram schematically illustrating an arrangement of the unit circuits 1000 and the sub-pixels 130 of the electro-optical device 10. .
As shown in FIG. 10, in the second embodiment, in the display unit 100, the size of the sub-pixel 130 in the left half area is smaller than the size of the sub-pixel 130 in the right half area in the row and column directions. Over 1.5 times. For this reason, the density of the sub-pixels 130 in the left area is lower than the density of the sub-pixels 130 in the right area. Therefore, in FIG. 9, the left area is described as (1) low definition area, and the right area is (2). ) High definition area.
The low definition area in the left area is an example of the first area, and the high definition area in the right area is an example of the second area.
On the other hand, the arrangement density of the unit circuits 1000 is the same in the right region and the left region. Therefore, when the unit circuits 1000 and the sub-pixels 130 correspond one-to-one in the right region of the display unit 100, the unit circuits 1000 are excessive with respect to the sub-pixels 130 in the left region. Therefore, in the second embodiment, the unit circuit 1000 which has become excessive in the left region is used when a defect occurs.
Specifically, the correspondence relationship with the sub-pixel 130 in the left area will be described with reference to FIG.

図10において表示部100の左側における「→」という表記は、走査線12の位置を示し、表示部100の下側における「↑」という表記は、データ線14の位置を示している。したがって、「→」の表記と「↑」の表記とに対応して単位回路1000が配列する。   In FIG. 10, the notation “→” on the left side of the display unit 100 indicates the position of the scanning line 12, and the notation “↑” on the lower side of the display unit 100 indicates the position of the data line 14. Therefore, the unit circuits 1000 are arranged corresponding to the notation “→” and the notation “の”.

左領域においてサブ画素130の1列目は、「R」および「↑」のデータ線14に対応する1列目の単位回路1000を使用する。左領域においてサブ画素130の2列目は、無印(空白)の「↑」のデータ線14に対応する2列目の単位回路1000を予備とし、「G」および「↑」のデータ線14に対応する3列目の単位回路1000を使用する。左領域においてサブ画素130の3列目は、「B」および「↑」のデータ線14に対応する4列目の単位回路1000を使用し、無印の「↑」のデータ線14に対応する5列目の単位回路1000を予備とする。
また、左領域においてサブ画素130の1行目は、1行目の単位回路1000を使用する。1行目の単位回路1000は、左領域の(1)低精細領域だけでなく、右領域の(2)高精細領域でも使用されることから、1行目の走査線12の位置を示す「→」の表記には(1)(2)が付加されている。
なお、2行目の単位回路1000は、左領域の(1)低精細領域では使用されず、右領域の(2)高精細領域のみで使用されることから、2行目の走査線12の位置を示す「→」の表記には(2)のみが付加されている。
In the left region, the first column of the sub-pixels 130 uses the unit circuits 1000 in the first column corresponding to the “R” and “R” data lines 14. In the left area, the second column of the sub-pixels 130 has the unit circuit 1000 in the second column corresponding to the unmarked (blank) “Δ” data line 14 as a spare, and is connected to the “G” and “お よ び” data lines 14. The corresponding unit circuit 1000 in the third column is used. In the left region, the third column of the sub-pixels 130 uses the unit circuits 1000 in the fourth column corresponding to the data lines 14 of “B” and “Δ”, and 5 corresponding to the data line 14 of the unmarked “Δ”. The unit circuit 1000 in the column is set as a spare.
In the left area, the first row of the sub-pixels 130 uses the unit circuit 1000 in the first row. The unit circuit 1000 in the first row is used not only in the (1) low definition area in the left area but also in the (2) high definition area in the right area. (1) and (2) are added to the notation “→”.
The unit circuit 1000 in the second row is not used in the (1) low definition area in the left area, but is used only in the (2) high definition area in the right area. Only “(2)” is added to the notation “→” indicating the position.

図11は、図10において黒丸印が付された5個の単位回路1000と3個のサブ画素130との電気的な構成を示す図である。なお、図11は、電気的な構成を説明するための図に過ぎず、配列を示す図10とはサブ画素130のピッチが異なっている。
図11に示されるように、当該行において、1列目(左端)のRのサブ画素130は、1列目の単位回路1000のみに対応し、当該単位回路1000がRのOLED150に電流を流す。2列目のGのサブ画素130は、2列目および3列目の単位回路1000に対応し、いずれかの単位回路1000がGのOLED150に電流を流す。3列目のBのサブ画素130は、4列目および5列目の単位回路1000に対応し、いずれかの単位回路1000がBのOLED150に電流を流す。
このうち、2列目および5列目の単位回路1000は予備であるので、初期状態では、2列目および5列目のデータ14がディスイネーブルとされ、1列目、3列目および4列目のデータ線14がイネーブルとされる。
初期状態において、3列目または4列目において表示欠陥が生じたならば、2列目または5列目のデータ線14をイネーブルとすることによって、該表示欠陥を修復することができる。
なお、図11では省略したが、図10に示されるように、8列目の単位回路1000も予備である。このため、初期状態において、7列目において表示欠陥が生じたならば、8列目のデータ線14をイネーブルとすることによって、該表示欠陥を修復することができる。
FIG. 11 is a diagram showing an electrical configuration of five unit circuits 1000 and three sub-pixels 130 indicated by black circles in FIG. Note that FIG. 11 is merely a diagram for describing an electrical configuration, and the pitch of the sub-pixels 130 is different from that of FIG.
As shown in FIG. 11, in the row, the R sub-pixel 130 in the first column (left end) corresponds to only the unit circuit 1000 in the first column, and the unit circuit 1000 supplies a current to the R OLED 150. . The G sub-pixels 130 in the second column correspond to the unit circuits 1000 in the second and third columns, and one of the unit circuits 1000 passes a current to the G OLED 150. The B sub-pixels 130 in the third column correspond to the unit circuits 1000 in the fourth and fifth columns, and one of the unit circuits 1000 passes a current to the OLED 150 in B.
Of these, since the unit circuits 1000 in the second and fifth columns are spare, the data 14 in the second and fifth columns are disabled in the initial state, and the first, third, and fourth columns are disabled. The data line 14 of the eye is enabled.
If a display defect occurs in the third or fourth column in the initial state, the display defect can be repaired by enabling the data line 14 in the second or fifth column.
Although omitted in FIG. 11, the unit circuit 1000 in the eighth column is also a spare as shown in FIG. Therefore, if a display defect occurs in the seventh column in the initial state, the display defect can be repaired by enabling the data line 14 in the eighth column.

なお、第2実施形態では、表示部100の左領域を低精細領域とし、右領域を高精細領域としたが、逆としてもよい。また、表示部100を左右に等分割したが、左右異なる割合で分割してもよい。   In the second embodiment, the left area of the display unit 100 is a low-definition area, and the right area is a high-definition area. Further, although the display unit 100 is equally divided into left and right, the display unit 100 may be divided into different proportions in left and right.

<第3実施形態>
図12は、第3実施形態に係る電気光学装置10の表示部100を示す図であり、図13は、電気光学装置10の単位回路1000およびサブ画素130の配列を簡易的に示す図である。
図13に示されるように、第3実施形態では、表示部100のうち、上半分の領域におけるサブ画素130の大きさが、下半分の領域におけるサブ画素130の大きさよりも、行および列方向にわたって1.5倍となっている。このため、上領域におけるサブ画素130の密度は、下領域におけるサブ画素130の密度よりも疎になるので、図12では、上領域が(1)低精細領域と表記され、下領域が(2)高精細領域と表記されている。
なお、上領域の低精細領域が第1領域の一例であり、下領域の高精細領域が第2領域の一例である。
一方で、単位回路1000の配列する密度は、上領域と下領域とで同じである。このため、表示部100のうち、下領域において、単位回路1000とサブ画素130とが一対一に対応する場合に、上領域では、サブ画素130に対して単位回路1000が過剰となる。そこで、第3実施形態では、上領域において過剰となった単位回路1000を、欠陥が生じた場合に使用する構成となっている。
具体的には、上領域におけるサブ画素130との対応関係について、図13を参照して説明する。
<Third embodiment>
FIG. 12 is a diagram illustrating the display unit 100 of the electro-optical device 10 according to the third embodiment, and FIG. 13 is a diagram simply illustrating the arrangement of the unit circuits 1000 and the sub-pixels 130 of the electro-optical device 10. .
As shown in FIG. 13, in the third embodiment, in the display unit 100, the size of the sub-pixel 130 in the upper half area is smaller than the size of the sub-pixel 130 in the lower half area in the row and column directions. Over 1.5 times. For this reason, the density of the sub-pixels 130 in the upper region is lower than the density of the sub-pixels 130 in the lower region. Therefore, in FIG. 12, the upper region is described as (1) low definition region, and the lower region is (2). ) High definition area.
The low definition area in the upper area is an example of the first area, and the high definition area in the lower area is an example of the second area.
On the other hand, the arrangement density of the unit circuits 1000 is the same in the upper region and the lower region. For this reason, when the unit circuit 1000 and the sub-pixel 130 correspond one-to-one in the lower region of the display unit 100, the unit circuit 1000 is excessive relative to the sub-pixel 130 in the upper region. Therefore, in the third embodiment, the unit circuit 1000 that has become excessive in the upper region is used when a defect occurs.
Specifically, the correspondence relationship with the sub-pixel 130 in the upper region will be described with reference to FIG.

具体的には、1行目のサブ画素130は、1行目の単位回路1000を使用し、2行目の単位回路1000を予備とする。このため、1行目の走査線12の位置を示す「→」という表記には、(1)低精細領域で使用されるという意味で(1)が付加され、2行目の走査線12の位置を示す「→」という表記は、予備という意味で無印(空白)が付加されている。
なお、2行目のサブ画素130は、3行目の単位回路1000を使用する。このため、3行目の走査線12の位置を示す「→」の表記には、(1)が付加されている。
Specifically, the sub-pixels 130 in the first row use the unit circuits 1000 in the first row, and use the unit circuits 1000 in the second row as spares. For this reason, (1) is added to the notation “→” indicating the position of the scanning line 12 on the first row, which means (1) that it is used in the low definition area. The notation “→” indicating the position is indicated by a blank (blank) in the sense of reserve.
Note that the sub-pixels 130 in the second row use the unit circuits 1000 in the third row. Therefore, (1) is added to the notation “→” indicating the position of the scanning line 12 in the third row.

上領域の1列目のサブ画素130(R)および下領域の1列目のサブ画素130(R)は、1列目の単位回路1000を使用する。このため、1列目のデータ線14の位置を示す「↑」の表記には「R」「R」が付加されている。なお、「R」「R」の先頭、すなわち図13では上側の「R」は、表示部100のうち上領域ではサブ画素130(R)で使用されることを意味し、「R」「R」の後尾、すなわち図13では下側の「R」は、表示部100のうち下領域ではサブ画素130(R)で使用されることを意味する。
上領域において2列目のサブ画素130(G)は、2列目の単位回路1000を予備とし、3列目の単位回路1000を使用する。一方、下領域におい2列目のサブ画素130(G)は、2列目の単位回路1000を使用する。このため、2列目のデータ線14の位置を示す「↑」の表記には、「無印(空白)」「G」が付加されている。
なお、上領域において2列目のサブ画素130(G)は、3列目の単位回路1000を使用し、下領域において3列目のサブ画素130(B)は、3列目の単位回路1000を使用する。このため、3列目のデータ線14の位置を示す「↑」の表記には「G」「B」が付加されている。
上領域において3列目のサブ画素130(B)は、3列目の単位回路1000を使用し、4列目の単位回路1000を予備とする。一方、下領域において4列目のサブ画素130(R)は、4列目の単位回路1000を使用する。このため、4列目のデータ線14の位置を示す「↑」の表記には「B」「R」が付加されている。
なお、上領域において4列目のサブ画素130(B)は、5列目の単位回路1000を予備とし、6列目の単位回路1000を使用する。一方、下領域において5列目のサブ画素130(G)は、5列目の単位回路1000を使用する。このため、5列目のデータ線14の位置を示す「↑」の表記には、「無印(空白)」「G」が付加されている。
The first sub-pixel 130 (R) in the upper region and the first sub-pixel 130 (R) in the lower region use the unit circuit 1000 in the first column. Therefore, “R” and “R” are added to the notation “の” indicating the position of the data line 14 in the first column. Note that the top of “R” and “R”, that is, the upper “R” in FIG. 13 means that the upper region of the display unit 100 is used by the sub-pixel 130 (R), and that “R” and “R” are used. 13, that is, “R” on the lower side in FIG. 13 means that the lower region of the display unit 100 is used by the sub-pixel 130 (R).
In the upper region, the sub-pixel 130 (G) in the second column uses the unit circuit 1000 in the second column as a spare and uses the unit circuit 1000 in the third column. On the other hand, in the lower region, the sub-pixel 130 (G) in the second column uses the unit circuit 1000 in the second column. For this reason, “No mark (blank)” and “G” are added to the notation “↑” indicating the position of the data line 14 in the second column.
In the upper region, the sub-pixels 130 (G) in the second column use the unit circuits 1000 in the third column, and in the lower region, the sub-pixels 130 (B) in the third column use the unit circuits 1000 in the third column. Use Therefore, “G” and “B” are added to the notation “の” indicating the position of the data line 14 in the third column.
In the upper region, the sub-pixel 130 (B) in the third column uses the unit circuit 1000 in the third column and sets the unit circuit 1000 in the fourth column as a spare. On the other hand, in the lower region, the sub-pixel 130 (R) in the fourth column uses the unit circuit 1000 in the fourth column. Therefore, “B” and “R” are added to the notation “↑” indicating the position of the data line 14 in the fourth column.
In the upper region, the sub-pixel 130 (B) in the fourth column uses the unit circuit 1000 in the fifth column as a spare and uses the unit circuit 1000 in the sixth column. On the other hand, in the lower region, the sub-pixel 130 (G) in the fifth column uses the unit circuit 1000 in the fifth column. Therefore, “No mark (blank)” and “G” are added to the notation “の” indicating the position of the data line 14 in the fifth column.

初期状態において、1行目に表示欠陥が生じたならば、2行目の走査線12をイネーブルとすることによって、該表示欠陥を修復することができる。   In the initial state, if a display defect occurs in the first row, the display defect can be repaired by enabling the scanning line 12 in the second row.

なお、第3実施形態では、表示部100の上領域を低精細領域とし、下領域を高精細領域としたが、逆としてもよい。また、表示部100を上下に等分割したが、上下異なる割合で分割してもよい。   In the third embodiment, the upper region of the display unit 100 is defined as a low definition region, and the lower region is defined as a high definition region. Although the display unit 100 is equally divided into upper and lower parts, the display part 100 may be divided into different parts in upper and lower parts.

<第4実施形態>
図14は、第4実施形態に係る電気光学装置10の表示部100を示す図であり、図15は、電気光学装置10の単位回路1000およびサブ画素130の配列を簡易的に示す図である。
なお、この例は、表示部100を上領域、中領域および下領域に分けるとともに、上領域を(1)低精細領域とし、中領域を(2)高精細領域とし、下領域を上領域と同様な(3)低精細領域としたものである。
第4実施形態は、第3実施形態の延長線上にあるため、特段の説明を要しないであろう。
<Fourth embodiment>
FIG. 14 is a diagram illustrating the display unit 100 of the electro-optical device 10 according to the fourth embodiment, and FIG. 15 is a diagram simply illustrating the arrangement of the unit circuits 1000 and the sub-pixels 130 of the electro-optical device 10. .
In this example, the display unit 100 is divided into an upper region, a middle region, and a lower region, and the upper region is (1) a low definition region, the middle region is (2) a high definition region, and the lower region is an upper region. A similar (3) low-definition area is obtained.
Since the fourth embodiment is an extension of the third embodiment, no special description will be required.

第4実施形態において、初期状態において、1行目または6行目に表示欠陥が生じたならば、2行目または7行目の走査線12をイネーブルとすることによって、該表示欠陥を修復することができる。   In the fourth embodiment, if a display defect occurs in the first or sixth row in the initial state, the display defect is repaired by enabling the scanning line 12 in the second or seventh row. be able to.

なお、第4実施形態では、表示部100を上領域、中領域および下領域の上下3分割した構成で説明したが、左領域、中領域および右領域の左右3分割した構成でもよい。左右3分割した構成についても、第2実施形態の延長線上にあるため、特段の説明を要しないであろう。
分割数については、「3」に限られない。
いずれにしても、中領域から周辺領域に向かってサブ画素130の配列密度が疎となる構成が好ましい。人間の視感度は、中心に向かうほど敏感であり、周辺に向かうほど鈍感ろなるからある。
なお、第2乃至第4実施形態によれば、低精細領域となる分、電気光学装置10に供給する画像データを削減することができる。
In the fourth embodiment, the display unit 100 has been described as having a configuration in which the upper area, the middle area, and the lower area are divided into upper and lower three parts. The configuration divided into three parts on the left and right sides is also an extension of the second embodiment, and need not be specifically described.
The number of divisions is not limited to “3”.
In any case, it is preferable that the arrangement density of the sub-pixels 130 becomes lower from the middle region toward the peripheral region. This is because human luminosity becomes more sensitive toward the center and becomes less sensitive toward the periphery.
According to the second to fourth embodiments, the image data to be supplied to the electro-optical device 10 can be reduced by the amount corresponding to the low definition area.

また、第1乃至第4実施形態では、電気光学素子の一例としてOLED150を挙げて説明したが、無機発光ダイオードやLED(Light Emitting Diode)であってもよいし、液晶素子であってもよい。要は、電気エネルギーの供給(電界の印加や電流の供給)に応じて光学特性が変化する素子を電気光学素子として適用することができる。
本明細書で説明した各態様/実施形態は単独で用いてもよいし、組み合わせて用いてもよい。また、「接続された(connected)」という用語、または、この用語のあらゆる変形は、2またはそれ以上の要素間の直接的または間接的なあらゆる接続または結合を意味し、互いに「接続」された2つの要素間に1またはそれ以上の中間要素が存在することを含む。要素間の結合または接続は、物理的なものであっても、論理的なものであっても、或いはこれらの組み合わせであってもよい。
In the first to fourth embodiments, the OLED 150 is described as an example of the electro-optical element. However, the OLED 150 may be an inorganic light emitting diode, an LED (Light Emitting Diode), or a liquid crystal element. In short, an element whose optical characteristics change according to supply of electric energy (application of an electric field or supply of current) can be applied as an electro-optical element.
Each aspect / embodiment described herein may be used alone or in combination. Also, the term "connected," or any variation of the term, means any direct or indirect connection or coupling between two or more elements that is "connected" to each other. Including the presence of one or more intermediate elements between the two elements. The coupling or connection between the elements may be physical, logical, or a combination thereof.

<電子機器>
次に、実施形態等に係る電気光学装置10を適用した電子機器について説明する。電気光学装置10は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。
<Electronic equipment>
Next, electronic equipment to which the electro-optical device 10 according to the embodiment and the like is applied will be described. The electro-optical device 10 is suitable for applications in which pixels have a small size and high-definition display. Therefore, a description will be given using a head-mounted display as an example of the electronic apparatus.

図16は、ヘッドマウント・ディスプレイの外観を示す図であり、図17は、その光学的な構成を示す図である。
まず、図16に示されるように、ヘッドマウント・ディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル310や、ブリッジ320、レンズ301L、301Rを有する。また、ヘッドマウント・ディスプレイ300は、図17に示されるように、ブリッジ320近傍であってレンズ301L、301Rの奥側(図において下側)には、左眼用の電気光学装置10Lと右眼用の電気光学装置10Rとが設けられる。
電気光学装置10Lの画像表示面は、図17において左側となるように配置している。これによって電気光学装置10Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、電気光学装置10Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。
電気光学装置10Rの画像表示面は、電気光学装置10Lとは反対の右側となるように配置している。これによって電気光学装置10Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、電気光学装置10Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。
FIG. 16 is a diagram showing an appearance of a head mounted display, and FIG. 17 is a diagram showing an optical configuration thereof.
First, as shown in FIG. 16, the head-mounted display 300 has a temple 310, a bridge 320, and lenses 301L and 301R in appearance, similar to general glasses. As shown in FIG. 17, the head-mounted display 300 includes the electro-optical device 10L for the left eye and the right eye on the back side (the lower side in the drawing) of the lenses 301L and 301R near the bridge 320. And an electro-optical device 10R.
The image display surface of the electro-optical device 10L is arranged to be on the left side in FIG. Thereby, the display image by the electro-optical device 10L is emitted in the direction of 9 o'clock in the figure through the optical lens 302L. The half mirror 303L reflects the image displayed by the electro-optical device 10L in the direction of 6 o'clock, while transmitting light incident from the direction of 12 o'clock.
The image display surface of the electro-optical device 10R is disposed on the right side opposite to the electro-optical device 10L. Thereby, the display image by the electro-optical device 10R is emitted in the direction of 3 o'clock in the figure through the optical lens 302R. The half mirror 303R reflects an image displayed by the electro-optical device 10R in the 6 o'clock direction, while transmitting light incident from the 12 o'clock direction.

この構成において、ヘッドマウント・ディスプレイ300の装着者は、電気光学装置10L、10Rによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウント・ディスプレイ300において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置10Lに表示させ、右眼用画像を電気光学装置10Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。
In this configuration, the wearer of the head-mounted display 300 can observe a display image by the electro-optical devices 10L and 10R in a see-through state superimposed on an outside state.
Further, in the head-mounted display 300, when the left-eye image is displayed on the electro-optical device 10L and the right-eye image is displayed on the electro-optical device 10R among the binocular images with parallax, Thus, the displayed image can be perceived as if it has a depth and a three-dimensional effect.

なお、電気光学装置10については、ヘッドマウント・ディスプレイ300のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。   The electro-optical device 10 can be applied not only to the head-mounted display 300 but also to an electronic viewfinder in a video camera, a digital camera with interchangeable lenses, and the like.

10…電気光学装置、12…走査線、14…データ線、20…走査線駆動回路、22…Yセレクター、40…データ線駆動回路、42…Xセレクター、100…表示部、121、122、123…トランジスター、150…OLED、1000…単位回路。   Reference Signs List 10: electro-optical device, 12: scanning line, 14: data line, 20: scanning line drive circuit, 22: Y selector, 40: data line drive circuit, 42: X selector, 100: display unit, 121, 122, 123 ... Transistor, 150 OLED, 1000 unit circuit.

上記課題の一つを解決するために、本発明の一態様に係る電気光学装置は、第1走査線および第2走査線と、第1データ線および第2データ線と、前記第1走査線と前記第1データ線の交差に対応して設けられた第1単位回路と、前記第1走査線と前記第2データ線との交差、前記第2走査線と前記第1データ線との交差、または、前記第2走査線と前記第2データ線との交差のいずれか1つに対応して設けられた第2単位回路と、電気光学素子と、を備え、前記第1単位回路は、前記気光学素子を駆動し、前記第2単位回路は、前記第1単位回路に代わって前記電気光学素子を駆動可能に構成される。 In order to solve one of the above problems, an electro-optical device according to one embodiment of the present invention includes a first scanning line and a second scanning line, a first data line and a second data line, and the first scanning line. And a first unit circuit provided corresponding to an intersection of the first data line and an intersection of the first scanning line and the second data line, and an intersection of the second scanning line and the first data line. Or a second unit circuit provided corresponding to any one of intersections of the second scanning line and the second data line, and an electro-optical element, wherein the first unit circuit includes: driving the electric optical element, the second unit circuit, the drive configured to allow the electro-optical device in place of the first unit circuit.

制御回路5は、上位回路から供給された画像データや同期信号に基づいて、各種信号を出力する。主な信号について説明すれば、制御回路5は、走査線駆動回路20を制御するための制御信号Ctryと、データ線駆動回路40を制御するための制御信号Ctrxと、サブ画素130の階調を指定する階調レベルVdとを出力する。なお、図2では複雑化を避けるために省略されているが、制御回路5からは、Yセレクター22に、いずれの走査線12をイネーブルとするか、いずれの走査線12をディスイネーブルとするかに関する情報が供給され、Xセレクター42に、いずれのデータ線14をイネーブルとするか、ディスイネーブルとの情報が供給される。 The control circuit 5 outputs various signals based on image data and synchronization signals supplied from the host circuit. Describing the main signals, the control circuit 5 controls the control signal Ctry for controlling the scanning line driving circuit 20, the control signal Ctrx for controlling the data line driving circuit 40, and the gradation of the sub-pixel 130. The designated gradation level Vd is output. Although not shown in FIG. 2 for the sake of simplicity, the control circuit 5 instructs the Y selector 22 to determine which scanning lines 12 are to be enabled and which scanning lines 12 are to be disabled . Is supplied to the X selector 42, and information indicating which data line 14 is to be enabled or disabled is supplied to the X selector 42.

走査線駆動回路20は、M行N列で配列するサブ画素130を1フレームの期間にわたって順番に走査するための走査信号を、制御信号Ctryにしたがって生成する。ここで、1、2、3、…、(M−1)、M行目のサブ画素130を走査するための走査信号が、それぞれG(1)、G(2)、G(3)、…、G(M-1)、G(M)と表記されている。
なお、M行N列で配列するサブ画素130の行、および、3本毎にグループ化された走査線12の行を一般的に説明するために、1≦i≦Mを満たす整数のiを用い、i行目と表記され、i行目のサブ画素130を走査するための走査信号がG(i)と表記される。
また、1フレームの期間とは、電気光学装置10が1カット(コマ)分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が60Hzであって、画像表示が垂直同期信号の等倍速であれば、その信号の1周期分の16.7ミリ秒の期間である。
The scanning line driving circuit 20 generates a scanning signal for sequentially scanning the sub-pixels 130 arranged in M rows and N columns over a period of one frame according to a control signal Ctry. Here, the scanning signals for scanning the sub-pixels 130 in the 1, 2, 3,..., (M−1), and M-th rows are G (1), G (2), G (3),. , G (M-1) and G (M).
In order to generally describe the rows of the sub-pixels 130 arranged in M rows and N columns and the rows of the scanning lines 12 grouped by three, an integer i satisfying 1 ≦ i ≦ M The scanning signal for scanning the sub-pixel 130 on the i-th row is described as G (i).
Further, 1 and the frame period of the electro-optical device 10 refers to a period required for displaying an image of one cut (frame) min, a 60Hz frequency of the vertical synchronizing signal included in the example synchronization signals, the image If the display is at the same speed as the vertical synchronizing signal, the period is 16.7 milliseconds corresponding to one cycle of the signal .

なお、図3では、Yセレクター22によって、i行目のサブ画素130に対応する3本の走査線12に供給される信号が、それぞれG(i)_a、G(i)_b、G(i)_cと表記されている。
同様に、Xセレクター42によって、j列目のサブ画素130に対応する3本のデータ線14に供給される信号が、それぞれS(j)_a、S(j)_b、S(j)_cと表記され、(j+1列目のサブ画素130に対応する3本のデータ線14に供給される信号が、それぞれS(j+1)_a、S(j+1)_b、S(j+1)_cと表記され、(j+2)列目のサブ画素130に対応する3本のデータ線14に供給される信号が、それぞれS(j+2)_a、S(j+2)_b、S(j+2)_cと表記されている。
In FIG. 3, the signals supplied to the three scanning lines 12 corresponding to the i-th sub-pixel 130 by the Y selector 22 are G (i) _a, G (i) _b, and G (i), respectively. ) _c.
Similarly, the signals supplied to the three data lines 14 corresponding to the sub-pixel 130 in the j-th column by the X selector 42 are S (j) _a, S (j) _b, S (j) _c, respectively. The signals supplied to the three data lines 14 corresponding to the sub-pixels 130 in the (j + 1 ) -th column are S (j + 1) _a, S (j + 1) _b, and S (j + 1), respectively. ) _c, and the signals supplied to the three data lines 14 corresponding to the sub-pixels 130 in the (j + 2) th column are S (j + 2) _a, S (j + 2) _b, and S ( j + 2) _c.

また、初期状態においてN個のXセレクター42は、3本のうち、一番左の1本のデータ線14のみをイネーブルとする。このため、j列目でいえば、Xセレクター42は、当該j列目に対応する3本のデータ線14に供給される信号S(j)_a、S(j)_b、S(j)_cのうち、信号S(j)_aをデータ線駆動回路40から出力されるデータ信号S(j)とし、信号S(j)_b、S(j)_cを電位V_0とする。
なお、ここではj列目について説明しているが、他の列についても同様である。
In the initial state, the N X selectors 42 enable only the leftmost one of the three data lines 14. Therefore, in the j-th column, the X selector 42 outputs the signals S (j) _a, S (j) _b, and S (j) _c supplied to the three data lines 14 corresponding to the j-th column. Of these, the signal S (j) _a is the data signal S (j) output from the data line driving circuit 40, and the signals S (j) _b and S (j) _c are the potential V_0.
Here, the j-th column is described, but the same applies to other columns.

ここで、図6に示されるように、走査信号G(i)がLレベルになったとき、信号G(i)_bもLレベルになるが、信号G(i)_a、G(i)_cは非選択信号のHレベルとなる。
したがって、i行j列でいえば、当該サブ画素130に対応する9個の単位回路のうち、中央の走査線12に対応する3個の単位回路1000ではトランジスター122がオンするが、一番上および一番下の走査線12に対応する6個の単位回路1000ではトランジスター122がオフすることになる。
一方、信号G(i)_bがLレベルになったとき、j列に対応する3本のデータ線14のうち、一番左のデータ線14には、i行j列のLED150に向けた階調レベルの信号S(j)が供給される一方、他の2本のデータ線14には電位V_0が供給される点は初期状態と同様である。
Here, as shown in FIG. 6, when the scanning signal G (i) becomes L level, the signal G (i) _b also becomes L level, but the signals G (i) _a and G (i) _c Becomes the H level of the non-selection signal.
Therefore, in the i-th row and the j-th column, among the nine unit circuits corresponding to the sub-pixel 130, the transistor 122 is turned on in the three unit circuits 1000 corresponding to the central scanning line 12, but the transistor 122 is turned on. In addition, in the six unit circuits 1000 corresponding to the lowermost scanning line 12, the transistor 122 is turned off.
On the other hand, when the signal G (i) _b becomes L level, the leftmost one of the three data lines 14 corresponding to the j-th column is directed to the O LED 150 at the i-th row and the j-th column. The point that the potential V_0 is supplied to the other two data lines 14 while the signal S (j) of the gradation level is supplied is similar to the initial state.

このため、i行j列のサブ画素130に対応する9個の単位回路1000のうち、OLED150に向けて電流を流すのは、3本の走査線12のうち、イネーブルされた中央の走査線12、および、3本のデータ線14のうち、イネーブルされた一番左のデータ線14に対応する単位回路1000のみとなり、i行j列のOLED150が、当該電流に応じて発光することになる。
なお、ここでは、i行j列のサブ画素130について説明したが、i行であって他の列のサブ画素130についても同様であり、3本の走査線のうち中央の走査線12および3本のデータ線14のうち一番左のデータ線14に対応する単位回路1000のみが、対応するサブ画素130におけるOLED150に容量Cpixの保持電圧に応じた電流を流すことになる。
したがって、i行目に対応する3本の走査線12のうち、一番上の走査線12、または、一番上の走査線12に対応する単位回路1000が不良となって、i行目が表示欠陥となった場合であっても、当該表示欠陥を修復することができる。
Therefore, of the nine unit circuits 1000 corresponding to the sub-pixel 130 at the i-th row and the j-th column, the current flows toward the OLED 150 only in the enabled central scanning line 12 of the three scanning lines 12. , And only the unit circuit 1000 corresponding to the enabled leftmost data line 14 among the three data lines 14, and the OLED 150 in the i-th row and the j-th column emits light in accordance with the current.
Here, the sub-pixels 130 in the i-th row and the j-th column have been described, but the same applies to the sub-pixels 130 in the i-th row and other columns. Only the unit circuit 1000 corresponding to the leftmost data line 14 among the data lines 14 causes a current corresponding to the holding voltage of the capacitor Cpix to flow to the OLED 150 in the corresponding sub-pixel 130.
Therefore, of the three scanning lines 12 corresponding to the i-th row, the top scanning line 12 or the unit circuit 1000 corresponding to the top scanning line 12 becomes defective, and the i-th row becomes Even if a display defect occurs, the display defect can be repaired.

この指示により、j列目に対応するXセレクター42は、図7に示されるように、データ線駆動回路40からのデータ信号S(j)を、j列目のOLED150に対応する3本のデータ線14のうち、イネーブルとさせた中央のデータ線14に信号S(j)_bとして供給し、一番左のデータ14に信号S(j)_aとして電位V_0の信号を、一番右のデータ線14に信号S(j)_cとして電位V_0の信号を、それぞれ供給する。
このため、i行j列のサブ画素130に対応する9個の単位回路1000のうち、OLED150に向けて電流を流すのは、3本の走査線12のうち、イネーブルされた一番上の走査線12および3本のデータ線14のうち、イネーブルされた中央のデータ線14に対応する単位回路1000のみとなり、i行j列のOLED150が、当該電流に応じて発光することになる。
なお、ここでは、i行j列のサブ画素130について説明したが、他の行であって、j列のサブ画素130についても同様であり、3本の走査線12のうち一番上の走査線12および3本のデータ線14のうち中央のデータ線14に対応する単位回路1000のみとなり、i行j列のOLED150が、当該電流に応じて発光することになる。
したがって、j列目に対応する3本のデータ線14のうち、一番左のデータ線14、または、一番左のデータ線14に対応する単位回路1000が不良となって、j列目が表示欠陥となった場合であっても、当該表示欠陥を修復することができる。
なお、仮に、j列目に対応する3本のデータ線14のうち、一番左、中央のデータ線14をイネーブルしても表示欠陥が生じるのであれば、一番右のデータ線14をイネーブルとさせればよい。
In response to this instruction, the X selector 42 corresponding to the j-th column, as shown in FIG. 7, converts the data signal S (j) from the data line driving circuit 40 into three data corresponding to the OLED 150 in the j-th column. Among the lines 14, the signal S (j) _b is supplied to the enabled central data line 14, and the signal of the potential V_0 is supplied to the leftmost data line 14 as the signal S (j) _a. A signal of a potential V_0 is supplied to the data line 14 as a signal S (j) _c.
Therefore, in the nine unit circuits 1000 corresponding to the sub-pixel 130 at the i-th row and the j-th column, the current is supplied to the OLED 150 only in the uppermost one of the three scanning lines 12 that is enabled. Of the line 12 and the three data lines 14, only the unit circuit 1000 corresponding to the enabled central data line 14 is provided, and the OLED 150 in the i-th row and the j-th column emits light according to the current.
Here, although described sub-pixel 130 of the i-th row and j-th column, a another row are the same for sub-pixels 130 of the j-th column, the top of the scanning of the three scanning lines 12 Only the unit circuit 1000 corresponding to the center data line 14 of the line 12 and the three data lines 14 is provided, and the OLED 150 in the i-th row and the j-th column emits light according to the current.
Therefore, out of the three data lines 14 corresponding to the j-th column, the leftmost data line 14 or the unit circuit 1000 corresponding to the leftmost data line 14 becomes defective, and the j-th column becomes defective. Even if a display defect occurs, the display defect can be repaired.
If a display defect occurs even if the leftmost and center data line 14 among the three data lines 14 corresponding to the j-th column is enabled, the rightmost data line 14 is enabled. What should be done.

第1実施形態では、1個のサブ画素130に対応する3本の走査線12のうち、いずれか1本をイネーブルとし、他の2本をディスイネーブルとすることによって、3行のうち、いずれかの1行を使用する。また、1個のサブ画素130に対応する3本のデータ線14のうち、いずれか1本をイネーブルとし、他の2本をディスイネーブルとすることによって、3列のうち、いずれかの1列を使用する。そして、イネーブルされた走査線12とイネーブルされたデータ線14との交差に対応する1個の単位回路1000を使用してOLED150に電流を流し、他の8個の単位回路1000を非使用とする構成である。すなわち、3行のうち、1行の走査線12のみをイネーブルとし、3列のうち、1列のデータ線14のみをイネーブルとすることによって、1個のOLED150に電流を流す単位回路1000が決定される構成である。
そして、決定された1個の単位回路1000がOLED150を駆動し、他の8個の単位回路1000のいずれかは、1個の単位回路1000に代わって、イネーブルする走査線12またはデータ線14の変更によって、OLED150を駆動することができる。
なお、OLED150に電流を流す単位回路1000については、次のように決定される構成としてもよい。
例えば、図8に示されるように、各単位回路1000においてトランジスター121と、OLED150との間に、それぞれ発光制御トランジスターの一例であるトランジスター123を設ける構成としてもよい。
この構成における単位回路1000では、トランジスター123がオフであれば、容量Cpixの保持電圧にかかわらず、トランジスター121がOLED150に向けて電流を流すことはない。
このため、トランジスター123のゲートノードに行または列方向で揃えた制御信号を供給することにより、OLED150の駆動に使用する単位回路1000の行または列を選択することができる。
なお、トランジスター123の制御信号については、例えば行方向で揃えるのであれば、制御回路5の指示によってYセレクター22が、3行のうち1行に当該トランジスター123をオンさせる信号を供給し、列方向で揃えるのであれば、制御回路5の指示によってXセレクター42が、3列のうち1列に当該トランジスター123をオンさせる信号を供給する構成とすればよい。
また、列方向で揃える場合に、Xセレクター42を廃して、データ線駆動回路40が、直接データ線14のそれぞれに信号を供給する構成としてもよい。この構成において、データ線駆動回路140は、イネーブルまたはディセーブルとするデータ線14の情報を制御回路5から受信するとともに、当該情報に応じて、データ線14の各々についてイネーブルまたはディセーブルとしてもよい。すなわち、この構成において、データ線駆動回路140は、イネーブルとするデータ線14には、階調レベルに応じたデータ信号を供給し、ディスイネーブルとするデータ線14には、黒表示に相当する電位V_0の信号を供給する。
トランジスター123については、各単位回路1000において、トランジスター121およびOLED150に対して直列であればよいので、図8に示されるようにトランジスター121とOLED150との間に限られず、給電線116とトランジスター121との間に設けてもよい。
In the first embodiment, one of the three scanning lines 12 corresponding to one sub-pixel 130 is enabled, and the other two are disabled. Use one line. Further, by enabling one of the three data lines 14 corresponding to one sub-pixel 130 and disabling the other two, one of the three columns is enabled. Use Then, a current is supplied to the OLED 150 using one unit circuit 1000 corresponding to the intersection of the enabled scanning line 12 and the enabled data line 14, and the other eight unit circuits 1000 are not used. Configuration. That is, the unit circuit 1000 that allows current to flow through one OLED 150 is determined by enabling only one scanning line 12 out of three rows and enabling only one data line 14 out of three columns. It is a configuration that is performed.
Then, the determined one unit circuit 1000 drives the OLED 150, and one of the other eight unit circuits 1000 replaces the one unit circuit 1000 with the scanning line 12 or the data line 14 to be enabled. The OLED 150 can be driven by the change.
Note that the unit circuit 1000 for flowing a current through the OLED 150 may have a configuration determined as follows.
For example, as shown in FIG. 8, a transistor 123 which is an example of a light emission control transistor may be provided between the transistor 121 and the OLED 150 in each unit circuit 1000.
In the unit circuit 1000 having this configuration, if the transistor 123 is off, the transistor 121 does not flow current toward the OLED 150 regardless of the holding voltage of the capacitor Cpix.
Therefore, by supplying a control signal aligned in the row or column direction to the gate node of the transistor 123, the row or column of the unit circuit 1000 used for driving the OLED 150 can be selected.
For the control signals of the transistors 123, for example, if they are aligned in the row direction, the Y selector 22 supplies a signal for turning on the transistor 123 to one of the three rows in accordance with an instruction from the control circuit 5, and outputs the signal in the column direction. In this case, the X selector 42 may supply a signal for turning on the transistor 123 to one of the three columns in accordance with an instruction from the control circuit 5.
Further, when aligning in the column direction, the X selector 42 may be omitted, and the data line driving circuit 40 may directly supply a signal to each of the data lines 14. In this configuration, the data line drive circuit 140 may receive information on the data line 14 to be enabled or disabled from the control circuit 5 and enable or disable each of the data lines 14 according to the information. . That is, in this configuration, the data line drive circuit 140 supplies a data signal corresponding to the gray level to the data line 14 to be enabled, and supplies a potential corresponding to black display to the data line 14 to be disabled. V_0 signal is supplied.
Since the transistor 123 may be in series with the transistor 121 and the OLED 150 in each unit circuit 1000, the transistor 123 is not limited to between the transistor 121 and the OLED 150 as shown in FIG. May be provided between them.

図11は、図10において黒丸印が付された5個の単位回路1000と3個のサブ画素130との電気的な構成を示す図である。なお、図11は、電気的な構成を説明するための図に過ぎず、配列を示す図10とはサブ画素130のピッチが異なっている。
図11に示されるように、当該行において、1列目(左端)のRのサブ画素130は、1列目の単位回路1000のみに対応し、当該単位回路1000がRのOLED150に電流を流す。2列目のGのサブ画素130は、2列目および3列目の単位回路1000に対応し、いずれかの単位回路1000がGのOLED150に電流を流す。3列目のBのサブ画素130は、4列目および5列目の単位回路1000に対応し、いずれかの単位回路1000がBのOLED150に電流を流す。
このうち、2列目および5列目の単位回路1000は予備であるので、初期状態では、2列目および5列目のデータ14がディスイネーブルとされ、1列目、3列目および4列目のデータ線14がイネーブルとされる。
初期状態において、3列目または4列目において表示欠陥が生じたならば、2列目または5列目のデータ線14をイネーブルとすることによって、該表示欠陥を修復することができる。
なお、図11では省略したが、図10に示されるように、8列目の単位回路1000も予備である。このため、初期状態において、7列目において表示欠陥が生じたならば、8列目のデータ線14をイネーブルとすることによって、該表示欠陥を修復することができる。
FIG. 11 is a diagram showing an electrical configuration of five unit circuits 1000 and three sub-pixels 130 indicated by black circles in FIG. Note that FIG. 11 is merely a diagram for describing an electrical configuration, and the pitch of the sub-pixels 130 is different from that of FIG.
As shown in FIG. 11, in the row, the R sub-pixel 130 in the first column (left end) corresponds to only the unit circuit 1000 in the first column, and the unit circuit 1000 supplies a current to the R OLED 150. . The G sub-pixels 130 in the second column correspond to the unit circuits 1000 in the second and third columns, and one of the unit circuits 1000 passes a current to the G OLED 150. The B sub-pixels 130 in the third column correspond to the unit circuits 1000 in the fourth and fifth columns, and one of the unit circuits 1000 passes a current to the OLED 150 in B.
Of these, since the unit circuits 1000 in the second and fifth columns are spares, the data lines 14 in the second and fifth columns are disabled in the initial state, and the first, third, and fourth data lines 14 are disabled. The data line 14 in the column is enabled.
If a display defect occurs in the third or fourth column in the initial state, the display defect can be repaired by enabling the data line 14 in the second or fifth column.
Although omitted in FIG. 11, the unit circuit 1000 in the eighth column is also a spare as shown in FIG. Therefore, if a display defect occurs in the seventh column in the initial state, the display defect can be repaired by enabling the data line 14 in the eighth column.

具体的には、1行目のサブ画素130は、1行目の単位回路1000を使用し、2行目の単位回路1000を予備とする。このため、1行目の走査線12の位置を示す「→」という表記には、1行目の単位回路1000は低精細領域で使用されるという意味で(1)が付加され、2行目の走査線12の位置を示す「→」という表記は、2行目の単位回路1000は予備とするという意味で無印(空白)が付加されている。
なお、2行目のサブ画素130は、3行目の単位回路1000を使用する。このため、3行目の走査線12の位置を示す「→」の表記には、(1)が付加されている。
Specifically, the sub-pixels 130 in the first row use the unit circuits 1000 in the first row, and use the unit circuits 1000 in the second row as spares. Therefore, (1) is added to the notation “→” indicating the position of the scanning line 12 in the first row , meaning that the unit circuit 1000 in the first row is used in a low definition area. The notation “→” indicating the position of the scanning line 12 indicates that the unit circuit 1000 on the second row is reserved, and a blank mark (blank) is added.
Note that the sub-pixels 130 in the second row use the unit circuits 1000 in the third row. Therefore, (1) is added to the notation “→” indicating the position of the scanning line 12 in the third row.

Claims (15)

第1走査線および第2走査線と、
第1データ線および第2データ線と、
前記第1走査線と前記第1データ線の交差に対応して設けられた第1単位回路と、
前記第1走査線と前記第2データ線との交差、前記第2走査線と前記第1データ線との交差、または、前記第2走査線と前記第2データ線との交差のいずれか1つに対応して設けられた第2単位回路と、
電気光学素子と、
を備え、
前記第1単位回路は、前記第1電気光学素子を駆動し、前記第2単位回路は、前記第1単位回路に代わって前記電気光学素子を駆動可能に構成された
電気光学装置。
A first scanning line and a second scanning line;
A first data line and a second data line;
A first unit circuit provided corresponding to the intersection of the first scanning line and the first data line;
One of an intersection between the first scanning line and the second data line, an intersection between the second scanning line and the first data line, or an intersection between the second scanning line and the second data line. A second unit circuit provided for each of the
An electro-optic element,
With
An electro-optical device, wherein the first unit circuit drives the first electro-optical element, and the second unit circuit can drive the electro-optical element in place of the first unit circuit.
駆動回路をさらに備え、
前記第2単位回路は、前記第1走査線と前記第2データ線との交差に対応して設けられており、
前記駆動回路は、前記第1データ線または前記第2データ線の一方をイネーブルとし、前記第1データ線または前記第2データ線の他方をディスイネーブルとする
請求項1に記載の電気光学装置。
Further comprising a drive circuit,
The second unit circuit is provided corresponding to an intersection between the first scanning line and the second data line,
The electro-optical device according to claim 1, wherein the drive circuit enables one of the first data line or the second data line and disables the other of the first data line or the second data line.
前記駆動回路は、前記第1データ線または前記第2データ線の他方に、前記電気光学素子を黒表示にさせるレベルの信号を供給する
請求項2に記載の電気光学装置。
The electro-optical device according to claim 2, wherein the drive circuit supplies a signal of a level that causes the electro-optical element to perform black display to the other of the first data line or the second data line.
駆動回路をさらに備え、
前記第2単位回路は、前記第2走査線と前記第1データ線との交差に対応して設けられた
請求項1に記載の電気光学装置。
Further comprising a drive circuit,
The electro-optical device according to claim 1, wherein the second unit circuit is provided corresponding to an intersection between the second scanning line and the first data line.
前記駆動回路は、前記第1走査線または前記第2走査線の一方をイネーブルとし、前記第1走査線または前記第2走査線の他方をディスイネーブルとする
請求項4に記載の電気光学装置。
The electro-optical device according to claim 4, wherein the drive circuit enables one of the first scan line or the second scan line and disables the other of the first scan line or the second scan line.
前記第1単位回路は、第1駆動トランジスターおよび第1発光制御トランジスターを含み、
前記第1駆動トランジスターは、前記電気光学素子に流れる電流を制御可能であり、
前記第1発光制御トランジスターは、前記第1駆動トランジスターおよび前記電気光学素子に対して直列に接続され、
前記第2単位回路は、第2駆動トランジスターおよび第2発光制御トランジスターを含み、
前記第2駆動トランジスターは、前記電気光学素子に流れる電流を制御可能であり、
前記第2発光制御トランジスターは、前記第2駆動トランジスターおよび前記第1電気光学素子に対して直列に接続され、
前記駆動回路は、前記第1発光制御トランジスターまたは前記第2発光制御トランジスターの一方をオンさせ、前記第1発光制御トランジスターまたは前記第2発光制御トランジスターの他方をオフさせる
請求項4に記載の電気光学装置。
The first unit circuit includes a first driving transistor and a first light emission control transistor,
The first driving transistor is capable of controlling a current flowing through the electro-optical element,
The first light emission control transistor is connected in series to the first drive transistor and the electro-optical element,
The second unit circuit includes a second driving transistor and a second light emission control transistor,
The second drive transistor is capable of controlling a current flowing through the electro-optical element,
The second emission control transistor is connected in series to the second drive transistor and the first electro-optical element,
The electro-optical device according to claim 4, wherein the drive circuit turns on one of the first light emission control transistor and the second light emission control transistor, and turns off the other of the first light emission control transistor and the second light emission control transistor. apparatus.
前記第1走査線と前記第2データ線との交差に対応して設けられた第3単位回路と、
前記第2走査線と前記第2データ線との交差に対応して設けられた第4単位回路と、
をさらに含み、
前記駆動回路は、
前記第1走査線または前記第2走査線の一方と、前記第1データ線または前記第2データ線の一方とをイネーブルとし、
前記第1走査線または前記第2走査線の他方と、前記第1データ線または前記第2データ線の他方とをディスイネーブルとし、
前記第1単位回路、前記第2単位回路、前記第3単位回路、または、前記第4単位回路のいずれか1つによって前記電気光学素子を駆動する
請求項4に記載の電気光学装置。
A third unit circuit provided corresponding to the intersection of the first scanning line and the second data line;
A fourth unit circuit provided corresponding to the intersection of the second scanning line and the second data line;
Further comprising
The driving circuit includes:
Enabling one of the first scan line or the second scan line and one of the first data line or the second data line,
Disabling the other of the first scan line or the second scan line and the other of the first data line or the second data line,
The electro-optical device according to claim 4, wherein the electro-optical element is driven by any one of the first unit circuit, the second unit circuit, the third unit circuit, or the fourth unit circuit.
第1走査線および第2走査線を含む複数の走査線と、
第1データ線および第2データ線を含む複数のデータ線と、
第1単位回路および第2単位回路を含み、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の単位回路と、
第1電気光学素子を含む複数の電気光学素子と、
を有し、
前記第1単位回路は、前記第1走査線と前記第1データ線との交差に対応して設けられ、
前記第2単位回路は、前記第1走査線と前記第2データ線との交差、前記第2走査線と前記第1データ線との交差、または、前記第2走査線と前記第2データ線との交差のいずれか1つに対応して設けられ、
前記第1単位回路は、前記第1電気光学素子を駆動し、前記第2単位回路は、前記第1単位回路に代わって前記第1電気光学素子を駆動可能に構成された
電気光学装置。
A plurality of scanning lines including a first scanning line and a second scanning line;
A plurality of data lines including a first data line and a second data line;
A plurality of unit circuits including a first unit circuit and a second unit circuit, provided in correspondence with intersections of the plurality of scanning lines and the plurality of data lines;
A plurality of electro-optical elements including a first electro-optical element;
Has,
The first unit circuit is provided corresponding to an intersection between the first scanning line and the first data line,
The second unit circuit includes an intersection between the first scanning line and the second data line, an intersection between the second scanning line and the first data line, or an intersection between the second scanning line and the second data line. Provided corresponding to one of the intersections with
An electro-optical device, wherein the first unit circuit drives the first electro-optical element, and the second unit circuit can drive the first electro-optical element in place of the first unit circuit.
前記複数の走査線は、m(mは3以上の整数)本であり、
前記複数のデータ線は、n(nは3以上の整数)本であり、
前記複数の単位回路は、前記m本の走査線と前記n本のデータ線との交差に対応してm行n列で配列し、
前記複数の電気光学素子は、M(Mは、M<mを満たす2以上の整数)行N(Nは、N<nを満たす2以上の整数)列で配列する
請求項8に記載の電気光学装置。
The plurality of scanning lines are m (m is an integer of 3 or more) lines,
The plurality of data lines are n (n is an integer of 3 or more),
The plurality of unit circuits are arranged in m rows and n columns corresponding to intersections of the m scanning lines and the n data lines,
The electric device according to claim 8, wherein the plurality of electro-optical elements are arranged in M (M is an integer of 2 or more satisfying M <m) rows N (N is an integer of 2 or more satisfying N <n) columns. Optical device.
前記複数の電気光学素子のうち、
第1領域に配列する前記電気光学素子の密度は、第2領域に配列する前記電気光学素子の密度よりも低い
請求項8または9に記載の電気光学装置。
Among the plurality of electro-optical elements,
The electro-optical device according to claim 8, wherein the density of the electro-optical elements arranged in the first area is lower than the density of the electro-optical elements arranged in the second area.
第1走査線および第2走査線と、
第1データ線および第2データ線と、
前記第1走査線と前記第1データ線との交差に対応して設けられた第1単位回路と、
前記第1走査線と前記第2データ線との交差、前記第2走査線と前記第1データ線との交差、または、前記第2走査線と前記第2データ線との交差のいずれか1つに対応して設けられた第2単位回路と、
電気光学素子と、
を有し、
前記電気光学素子は、前記第1単位回路または前記第2単位回路のいずれか1つにより駆動される
電気光学装置。
A first scanning line and a second scanning line;
A first data line and a second data line;
A first unit circuit provided corresponding to an intersection of the first scanning line and the first data line;
One of an intersection between the first scanning line and the second data line, an intersection between the second scanning line and the first data line, or an intersection between the second scanning line and the second data line. A second unit circuit provided for each of the
An electro-optic element,
Has,
The electro-optical device is configured such that the electro-optical element is driven by one of the first unit circuit and the second unit circuit.
前記第2単位回路は、
前記第1走査線と前記第2データ線との交差、または、前記第2走査線と前記第2データ線との交差に対応して設けられ、
前記第1データ線に欠陥がある場合、前記電気光学素子は、前記第2単位回路によって駆動され、
当該第1データ線には、前記電気光学素子を黒表示にさせるレベルの信号が供給される
請求項11に記載の電気光学装置。
The second unit circuit includes:
Provided corresponding to the intersection of the first scanning line and the second data line, or the intersection of the second scanning line and the second data line;
When the first data line has a defect, the electro-optical element is driven by the second unit circuit,
The electro-optical device according to claim 11, wherein a signal of a level that causes the electro-optical element to perform black display is supplied to the first data line.
前記第2単位回路は、
前記第2走査線と前記第1データ線との交差、または、前記第2走査線と前記第2データ線との交差に対応して設けられ、
前記第1単位回路または前記第2単位回路のうち、前記第1単位回路を使用し、前記第2単位回路を非使用とする場合、
前記第1走査線はイネーブルとされ、前記第2走査線はディスイネーブルとされる
請求項11に記載の電気光学装置。
The second unit circuit includes:
Provided corresponding to the intersection of the second scanning line and the first data line, or the intersection of the second scanning line and the second data line;
When the first unit circuit is used and the second unit circuit is not used, of the first unit circuit or the second unit circuit,
The electro-optical device according to claim 11, wherein the first scanning line is enabled, and the second scanning line is disabled.
前記第1単位回路は、第1駆動トランジスターおよび第1発光制御トランジスターを含み、
前記第1駆動トランジスターは、前記電気光学素子に流れる電流を制御可能であり、
前記第1発光制御トランジスターは、前記第1駆動トランジスターおよび前記第1電気光学素子に対して直列に接続され、
前記第2単位回路は、第2駆動トランジスターおよび第2発光制御トランジスターを含み、
前記第2駆動トランジスターは、前記電気光学素子に流れる電流を制御可能であり、
前記第2発光制御トランジスターは、前記第2駆動トランジスターおよび前記第1電気光学素子に対して直列に接続され、
前記第1発光制御トランジスターまたは前記第2発光制御トランジスターの一方がオンし、前記第1発光制御トランジスターまたは前記第2発光制御トランジスターの他方がオフして、
前記第1単位回路または前記第2単位回路のいずれか1つで前記電気光学素子が駆動される
請求項11に記載の電気光学装置。
The first unit circuit includes a first driving transistor and a first light emission control transistor,
The first driving transistor is capable of controlling a current flowing through the electro-optical element,
The first light emission control transistor is connected in series to the first drive transistor and the first electro-optical element,
The second unit circuit includes a second driving transistor and a second light emission control transistor,
The second drive transistor is capable of controlling a current flowing through the electro-optical element,
The second emission control transistor is connected in series to the second drive transistor and the first electro-optical element,
One of the first light emission control transistor or the second light emission control transistor is turned on, and the other of the first light emission control transistor or the second light emission control transistor is turned off,
The electro-optical device according to claim 11, wherein the electro-optical element is driven by any one of the first unit circuit and the second unit circuit.
請求項1乃至14のいずれかに記載の電気光学装置を有する電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2019072489A 2018-08-13 2019-04-05 Electro-optical device and electronic apparatus Pending JP2020027270A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108128513A TWI713009B (en) 2018-08-13 2019-08-12 Electrical optical device and electronic equipment
US16/538,089 US10909922B2 (en) 2018-08-13 2019-08-12 Electro-optical device and electronic apparatus
CN201910738971.9A CN110827761B (en) 2018-08-13 2019-08-12 Electro-optical device and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018152174 2018-08-13
JP2018152174 2018-08-13

Publications (1)

Publication Number Publication Date
JP2020027270A true JP2020027270A (en) 2020-02-20

Family

ID=69620045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019072489A Pending JP2020027270A (en) 2018-08-13 2019-04-05 Electro-optical device and electronic apparatus

Country Status (3)

Country Link
JP (1) JP2020027270A (en)
CN (1) CN110827761B (en)
TW (1) TWI713009B (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05334973A (en) * 1992-06-02 1993-12-17 Nec Kagoshima Ltd Fluorescent character display panel controlled by thin film transistor
JPH08129358A (en) * 1994-10-31 1996-05-21 Tdk Corp Electroluminescence display device
JP2001202032A (en) * 2000-01-17 2001-07-27 Sanyo Electric Co Ltd Active matrix type display device
JP2010139833A (en) * 2008-12-12 2010-06-24 Sony Corp Image display device, method for driving image display device and method for manufacturing image display device
JP2013117553A (en) * 2011-12-01 2013-06-13 Panasonic Corp Image display device
JP2017044768A (en) * 2015-08-25 2017-03-02 株式会社ジャパンディスプレイ Display device and head-mounted display device
JP2017058671A (en) * 2015-09-14 2017-03-23 株式会社ジャパンディスプレイ Display unit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4736954B2 (en) * 2006-05-29 2011-07-27 セイコーエプソン株式会社 Unit circuit, electro-optical device, and electronic apparatus
JP5359141B2 (en) * 2008-02-06 2013-12-04 セイコーエプソン株式会社 Electro-optical device, driving method thereof, and electronic apparatus
JP2010249920A (en) * 2009-04-13 2010-11-04 Seiko Epson Corp Electro-optical device, method of driving the same, and electronic device
JP5821685B2 (en) * 2012-02-22 2015-11-24 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
KR20150142820A (en) * 2014-06-11 2015-12-23 삼성디스플레이 주식회사 Pixel, display device comprising the same and driving method thereof
CN205080892U (en) * 2015-09-28 2016-03-09 合肥鑫晟光电科技有限公司 Pixel drive circuit , Pixel circuit , display panel and display device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05334973A (en) * 1992-06-02 1993-12-17 Nec Kagoshima Ltd Fluorescent character display panel controlled by thin film transistor
JPH08129358A (en) * 1994-10-31 1996-05-21 Tdk Corp Electroluminescence display device
JP2001202032A (en) * 2000-01-17 2001-07-27 Sanyo Electric Co Ltd Active matrix type display device
JP2010139833A (en) * 2008-12-12 2010-06-24 Sony Corp Image display device, method for driving image display device and method for manufacturing image display device
JP2013117553A (en) * 2011-12-01 2013-06-13 Panasonic Corp Image display device
JP2017044768A (en) * 2015-08-25 2017-03-02 株式会社ジャパンディスプレイ Display device and head-mounted display device
JP2017058671A (en) * 2015-09-14 2017-03-23 株式会社ジャパンディスプレイ Display unit

Also Published As

Publication number Publication date
CN110827761B (en) 2022-04-08
CN110827761A (en) 2020-02-21
TWI713009B (en) 2020-12-11
TW202009904A (en) 2020-03-01

Similar Documents

Publication Publication Date Title
JP6535441B2 (en) Electro-optical device, electronic apparatus, and method of driving electro-optical device
TWI582740B (en) Electro-optical device and electronic apparatus having the same
TWI713982B (en) Optoelectronic devices and electronic equipment
JP6911406B2 (en) Pixel circuits, electro-optics and electronic devices
JP2016139078A (en) Display device, electro-optic device, and electronic apparatus
KR20160086792A (en) Method for driving of the display device
JP6492447B2 (en) Electro-optical device, electronic apparatus, and driving method of electro-optical device
US10964260B2 (en) Electro-optical device, driving method for electro-optical device, and electronic apparatus
US10665160B2 (en) Electrooptical device, electronic apparatus, and driving method of electrooptical device
JP6136422B2 (en) EL display device and electronic apparatus
US10909922B2 (en) Electro-optical device and electronic apparatus
TWI713009B (en) Electrical optical device and electronic equipment
KR100995065B1 (en) Display device
JP6828756B2 (en) Display devices and electronic devices
JP5929087B2 (en) Electro-optical device and electronic apparatus
JP5966537B2 (en) Electro-optical device and electronic apparatus
JP2021015211A (en) Electrooptic device and electronic apparatus
JP2020060756A (en) Electro-optical device and electronic apparatus
JP6702352B2 (en) Electro-optical device and electronic equipment
TWI684384B (en) Optoelectronic devices and electronic equipment
JP2021189265A (en) Display and electronic apparatus
KR20160040387A (en) Display device
JP2020177177A (en) Display device, oled deterioration compensation method, and electronic device
JP2021173793A (en) Display and electronic apparatus
JP2021033108A (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191008

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191008

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201110