JP2017058671A - Display unit - Google Patents

Display unit Download PDF

Info

Publication number
JP2017058671A
JP2017058671A JP2016175024A JP2016175024A JP2017058671A JP 2017058671 A JP2017058671 A JP 2017058671A JP 2016175024 A JP2016175024 A JP 2016175024A JP 2016175024 A JP2016175024 A JP 2016175024A JP 2017058671 A JP2017058671 A JP 2017058671A
Authority
JP
Japan
Prior art keywords
pixel
sub
pixels
density
image display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016175024A
Other languages
Japanese (ja)
Inventor
碩晟 王
Shou-Cheng Wang
碩晟 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to US15/262,822 priority Critical patent/US10140909B2/en
Publication of JP2017058671A publication Critical patent/JP2017058671A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress a deterioration in image quality.SOLUTION: A display unit 10 comprises: a low density area 54 that has pixels including a plurality of sub pixels each having a self-luminous layer arranged in a two-dimensional matrix form and includes low density pixels each having a first number of sub pixels; a high density area 52 that includes high density pixels each having a second number of sub pixels, the second number being larger than the first number; and a lighting driving circuit that turns on the self-luminous layers.SELECTED DRAWING: Figure 1

Description

本開示は、表示装置に関する。   The present disclosure relates to a display device.

近年、携帯電話及び電子ペーパー等のモバイル電子機器向け等の表示装置の需要が高くなっている。表示装置では、1つの画素が複数の副画素を備え、当該複数の副画素がそれぞれ異なる色の光を出力し、当該副画素の表示のオン及びオフを切り換えることで、1つの画素で種々の色を表示させている。この表示装置において、従来の赤、緑、青の副画素に第4の副画素である白画素を加える技術がある(例えば、特許文献1)。この技術は、白画素を加えることにより、画質を向上させることができる。   In recent years, there has been a growing demand for display devices for mobile electronic devices such as mobile phones and electronic paper. In a display device, one pixel includes a plurality of sub-pixels, each of the plurality of sub-pixels outputs light of a different color, and the display of the sub-pixel is switched on and off, so that one pixel can perform various operations. The color is displayed. In this display device, there is a technique of adding a white pixel as a fourth subpixel to a conventional red, green, and blue subpixel (for example, Patent Document 1). This technique can improve image quality by adding white pixels.

また、例えば特許文献1には、赤、緑、青の副画素からなる領域と、赤、緑、青、及び白の副画素からなる領域とに分けて、画質を向上させつつ設計費用を最小化させる液晶表示装置が記載されている。   Further, for example, in Patent Document 1, the design cost is minimized while improving the image quality by dividing the region composed of red, green, and blue sub-pixels into the region composed of red, green, blue, and white sub-pixels. A liquid crystal display device is described.

特開2007−94089号公報JP 2007-94089 A

しかし、赤、緑、青、及び白の副画素からなる領域は、各副画素を駆動させるための配線等が、赤、緑、青の副画素からなる領域よりも多くなる。例えば特許文献1では、バックライトから光を照射して、画像を表示している。従って、赤、緑、青、及び白の副画素からなる領域の開口率は、配線の分だけ、赤、緑、青の副画素からなる領域よりも小さくなる。そのため、この場合、領域毎に画像の明るさが異なり、画質が劣化するおそれがある。さらに、画質劣化が進みやすくなると、表示装置の寿命が短くなる恐れが生じる。また、赤、緑、青、及び白の4種の副画素からなる表示装置は、各種回路が配置されている画像表示面の周囲の領域が、3種の副画素からなる表示装置に比べて広くなる場合がある。   However, an area composed of red, green, blue, and white subpixels has more wiring for driving each subpixel than an area composed of red, green, and blue subpixels. For example, in Patent Document 1, an image is displayed by irradiating light from a backlight. Therefore, the aperture ratio of the area composed of red, green, blue, and white subpixels is smaller than that of the area composed of red, green, and blue subpixels by the amount of wiring. Therefore, in this case, the brightness of the image differs from region to region, and the image quality may deteriorate. Furthermore, if the image quality deterioration is likely to proceed, the life of the display device may be shortened. In addition, a display device including four types of sub-pixels of red, green, blue, and white has a region around an image display surface on which various circuits are arranged as compared to a display device including three types of sub-pixels. It may become wide.

本発明は、上記課題を解決するために、画質の劣化を抑制し、表示装置の寿命の短縮を抑制し、さらに、画像表示面の周囲の領域が広くなることを抑制する表示装置を提供することを目的とする。   In order to solve the above-described problems, the present invention provides a display device that suppresses deterioration of image quality, suppresses shortening of the lifetime of the display device, and further suppresses an increase in the area around the image display surface. For the purpose.

本発明の表示装置は、自発光層を有する副画素を複数有する画素が2次元マトリクス状に配列され、第1の数の前記副画素を有する画素である低密度画素を有する低密度領域と、前記第1の数よりも大きい第2の数の前記副画素を有する高密度画素を有する高密度領域と、前記自発光層を点灯させる点灯駆動回路と、を有する。   The display device of the present invention includes a low-density region having low-density pixels in which pixels having a plurality of sub-pixels each having a self-light-emitting layer are arranged in a two-dimensional matrix and having a first number of the sub-pixels; A high-density region having high-density pixels having a second number of sub-pixels greater than the first number, and a lighting drive circuit for lighting the self-light-emitting layer.

図1は、第1実施形態に係る表示装置の構成の一例を示すブロック図である。FIG. 1 is a block diagram illustrating an example of the configuration of the display device according to the first embodiment. 図2は、走査回路の構成を説明するブロック図である。FIG. 2 is a block diagram illustrating the configuration of the scanning circuit. 図3は、第1実施形態に係る画像表示パネルの画素が含む副画素の点灯駆動回路を示す図である。FIG. 3 is a diagram illustrating a lighting drive circuit for sub-pixels included in the pixels of the image display panel according to the first embodiment. 図4Aは、高密度画素の副画素の配列を示す図である。FIG. 4A is a diagram illustrating an arrangement of sub-pixels of high-density pixels. 図4Bは、低密度画素の副画素の配列を示す図である。FIG. 4B is a diagram illustrating an arrangement of sub-pixels of low-density pixels. 図5は、低密度領域及び高密度領域における回路の配線を模式的に説明する説明図である。FIG. 5 is an explanatory diagram schematically illustrating circuit wiring in a low density region and a high density region. 図6Aは、高密度領域での画像表示パネルの断面構造を模式的に示す図である。FIG. 6A is a diagram schematically showing a cross-sectional structure of the image display panel in a high-density region. 図6Bは、低密度領域での画像表示パネルの断面構造を模式的に示す図である。FIG. 6B is a diagram schematically showing a cross-sectional structure of the image display panel in the low density region. 図7は、第1実施形態に係る信号処理部の構成を説明するブロック図である。FIG. 7 is a block diagram illustrating the configuration of the signal processing unit according to the first embodiment. 図8Aは、本実施形態の表示装置で再現可能な再現HSV色空間の概念図である。FIG. 8A is a conceptual diagram of a reproduction HSV color space that can be reproduced by the display device of the present embodiment. 図8Bは、再現HSV色空間の色相と彩度との関係を示す概念図である。FIG. 8B is a conceptual diagram showing the relationship between hue and saturation in the reproduction HSV color space. 図8Cは、彩度と伸長係数との関係を示すグラフである。FIG. 8C is a graph showing the relationship between saturation and expansion coefficient. 図9は、第2実施形態に係る画像表示パネルの構成を模式的に示す模式図である。FIG. 9 is a schematic diagram schematically showing the configuration of the image display panel according to the second embodiment. 図10は、第3実施形態に係る画像表示パネルの構成を模式的に示す模式図である。FIG. 10 is a schematic diagram schematically showing the configuration of the image display panel according to the third embodiment. 図11は、第3実施形態における低密度領域及び高密度領域における回路の配線を模式的に説明する説明図である。FIG. 11 is an explanatory diagram schematically illustrating circuit wiring in the low density region and the high density region in the third embodiment. 図12は、第4実施形態に係る画像表示パネルの構成を模式的に示す模式図である。FIG. 12 is a schematic diagram schematically showing the configuration of the image display panel according to the fourth embodiment. 図13は、第4実施形態に係る低密度画素の副画素配列を示す図である。FIG. 13 is a diagram illustrating a sub-pixel arrangement of low-density pixels according to the fourth embodiment. 図14は、第4実施形態における低密度領域及び高密度領域における回路の配線を模式的に説明する説明図である。FIG. 14 is an explanatory diagram schematically illustrating circuit wiring in a low density region and a high density region in the fourth embodiment. 図15は、本実施形態に係る駆動制御回路の構成を模式的に示す回路図である。FIG. 15 is a circuit diagram schematically showing the configuration of the drive control circuit according to the present embodiment. 図16は、第4実施形態に係る信号処理部の構成を模式的に説明するブロック図である。FIG. 16 is a block diagram schematically illustrating the configuration of the signal processing unit according to the fourth embodiment. 図17は、本実施形態の他の例に係る駆動制御回路の構成を模式的に示す回路図である。FIG. 17 is a circuit diagram schematically showing a configuration of a drive control circuit according to another example of the present embodiment. 図18は、第4実施形態の他の例に係る画像表示パネルの構成を模式的に示す模式図である。FIG. 18 is a schematic diagram schematically illustrating a configuration of an image display panel according to another example of the fourth embodiment. 図19は、第4実施形態の他の例に係る低密度領域及び高密度領域における回路の配線を模式的に説明する説明図である。FIG. 19 is an explanatory diagram schematically illustrating circuit wiring in a low density region and a high density region according to another example of the fourth embodiment. 図20は、第4実施形態の他の例に係る低密度画素の副画素配列を示す図である。FIG. 20 is a diagram illustrating a sub-pixel arrangement of low density pixels according to another example of the fourth embodiment. 図21Aは、第1変形例に係る高密度画素の副画素配列を示す図である。FIG. 21A is a diagram showing a sub-pixel arrangement of high-density pixels according to the first modification. 図21Bは、第1変形例に係る低密度画素の副画素配列を示す図である。FIG. 21B is a diagram showing a sub-pixel arrangement of low density pixels according to the first modification. 図22は、第1変形例に係る信号処理部の構成を示すブロック図である。FIG. 22 is a block diagram illustrating a configuration of a signal processing unit according to the first modification. 図23は、第1変形例に係る画像表示パネルの構成を模式的に示す模式図である。FIG. 23 is a schematic diagram schematically showing the configuration of the image display panel according to the first modification. 図24は、レンダリング処理の一例を説明するための説明図である。FIG. 24 is an explanatory diagram for explaining an example of rendering processing. 図25は、スムージング処理を説明するための説明図である。FIG. 25 is an explanatory diagram for explaining the smoothing process. 図26は、第1変形例の信号処理部による出力信号の生成処理の工程を説明するフローチャートである。FIG. 26 is a flowchart illustrating a process of generating an output signal by the signal processing unit according to the first modification. 図27は、高密度画素の副画素配列の他の例を示す図である。FIG. 27 is a diagram illustrating another example of the sub-pixel arrangement of the high-density pixels. 図28は、第2変形例に係る表示装置の構成の一例を示すブロック図である。FIG. 28 is a block diagram illustrating an example of a configuration of a display device according to a second modification. 図29は、第2変形例に係る画像表示パネルの画素が含む副画素の駆動回路を示す図である。FIG. 29 is a diagram illustrating a sub-pixel drive circuit included in the pixel of the image display panel according to the second modification. 図30Aは、第2変形例における高密度領域での画像表示パネルの断面構造を模式的に示す図である。FIG. 30A is a diagram schematically showing a cross-sectional structure of the image display panel in the high-density region in the second modified example. 図30Bは、第2変形例における低密度領域での画像表示パネルの断面構造を模式的に示す図である。FIG. 30B is a diagram schematically showing a cross-sectional structure of the image display panel in the low density region in the second modification. 図31は、第1実施形態に係る表示装置を適用する電子機器の一例を示す図である。FIG. 31 is a diagram illustrating an example of an electronic apparatus to which the display device according to the first embodiment is applied. 図32は、第1実施形態に係る表示装置を適用する電子機器の一例を示す図である。FIG. 32 is a diagram illustrating an example of an electronic apparatus to which the display device according to the first embodiment is applied.

以下に、本発明の実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。   Embodiments of the present invention will be described below with reference to the drawings. It should be noted that the disclosure is merely an example, and those skilled in the art can easily conceive of appropriate modifications while maintaining the gist of the invention are naturally included in the scope of the present invention. In addition, the drawings may be schematically represented with respect to the width, thickness, shape, and the like of each part in comparison with actual aspects for the sake of clarity of explanation, but are merely examples, and the interpretation of the present invention is not limited. It is not limited. In addition, in the present specification and each drawing, elements similar to those described above with reference to the previous drawings are denoted by the same reference numerals, and detailed description may be omitted as appropriate.

(第1実施形態)
図1は、第1実施形態に係る表示装置の構成の一例を示すブロック図である。図1に示すように、第1実施形態の表示装置10は、信号処理部20と、信号出力回路31と、走査回路32と、電源回路33と、画像表示パネル40とを有する。信号出力回路31と、走査回路32と、電源回路33とは、画像表示パネル駆動部30を構成する。信号処理部20と、画像表示パネル駆動部30とは、画像表示パネル40の内部に組み込まれている。信号処理部20は、制御装置11の画像出力部12からの入力信号が入力され、入力信号に所定のデータ処理を加えて生成した信号を表示装置10の各部に送る。画像表示パネル駆動部30は、信号処理部20からの信号に基づいて画像表示パネル40の駆動を制御する。画像表示パネル40は、画像表示パネル駆動部30からの信号に基づいて画素の自発光体を点灯させて画像を表示する自発光型の画像表示パネルである。
(First embodiment)
FIG. 1 is a block diagram illustrating an example of the configuration of the display device according to the first embodiment. As illustrated in FIG. 1, the display device 10 according to the first embodiment includes a signal processing unit 20, a signal output circuit 31, a scanning circuit 32, a power supply circuit 33, and an image display panel 40. The signal output circuit 31, the scanning circuit 32, and the power supply circuit 33 constitute an image display panel driving unit 30. The signal processing unit 20 and the image display panel driving unit 30 are incorporated in the image display panel 40. The signal processing unit 20 receives an input signal from the image output unit 12 of the control device 11 and sends a signal generated by performing predetermined data processing to the input signal to each unit of the display device 10. The image display panel driving unit 30 controls driving of the image display panel 40 based on the signal from the signal processing unit 20. The image display panel 40 is a self-luminous image display panel that displays an image by lighting a self-luminous body of a pixel based on a signal from the image display panel driving unit 30.

(画像表示パネル駆動部の構成)
画像表示パネル駆動部30は、画像表示パネル40の制御装置であって、上述のように、信号出力回路31、走査回路32及び電源回路33を備えている。信号出力回路31は、信号線DTLによって画像表示パネル40内の各画素48が有する副画素49と電気的に接続されている。信号出力回路31は、入力された画像出力信号を保持し、順次、画像表示パネル40の各副画素49に出力する。走査回路32は、走査線SCLによって画像表示パネル40の各副画素49と電気的に接続されている。走査回路32は、画像表示パネル40における各副画素49を選択し、副画素49の動作(発光強度)を制御するためのスイッチング素子(例えば、薄膜トランジスタ(Thin Film Transistor:TFT))のオン及びオフを制御する。電源回路33は、電源線PCLを介して、後述する各点灯駆動回路45へ、各副画素49を発光させるための電力を供給する。
(Configuration of image display panel driver)
The image display panel drive unit 30 is a control device for the image display panel 40, and includes the signal output circuit 31, the scanning circuit 32, and the power supply circuit 33 as described above. The signal output circuit 31 is electrically connected to a sub-pixel 49 included in each pixel 48 in the image display panel 40 by a signal line DTL. The signal output circuit 31 holds the input image output signal and sequentially outputs it to each sub-pixel 49 of the image display panel 40. The scanning circuit 32 is electrically connected to each sub-pixel 49 of the image display panel 40 by the scanning line SCL. The scanning circuit 32 selects each sub-pixel 49 in the image display panel 40 and turns on / off a switching element (for example, a thin film transistor (TFT)) for controlling the operation (light emission intensity) of the sub-pixel 49. To control. The power supply circuit 33 supplies power for causing each sub-pixel 49 to emit light to each lighting drive circuit 45 described later via the power supply line PCL.

図2は、走査回路の構成を説明するブロック図である。より具体的には、走査回路32は、図2に示すように、シフトレジスタ部34とラインバッファ部35とを有している。シフトレジスタ部34は、走査出力線SCLに走査信号を出力する回路であり、所定の走査出力線SCLに出力された走査信号を、順次次の行の走査出力線SCLに転送する。ラインバッファ部35は、走査出力線SCLを介してシフトレジスタ部34に接続されており、走査線SCLを介して各行の副画素49に接続されている。ラインバッファ部35は、シフトレジスタ部34から出力された走査信号を増幅して、各行の副画素49に出力する。ラインバッファ部35は、例えば、複数のトランジスタを有し、それぞれのトランジスタが、各行の走査出力線SCLに接続される。シフトレジスタ部34から行ごとに順次出力されてくる走査信号は、このラインバッファ部35のトランジスタで順次増幅され、各行の副画素49に順次出力される。このように、走査回路32は、シフトレジスタ部34及びラインバッファ部35により、行方向(Y方向)に沿って順番に副画素49を選択する。 FIG. 2 is a block diagram illustrating the configuration of the scanning circuit. More specifically, the scanning circuit 32 includes a shift register unit 34 and a line buffer unit 35 as shown in FIG. Shift register unit 34 is a circuit for outputting a scanning signal to the scan output line SCL X, a scanning signal output to a predetermined scanning output line SCL X, is sequentially transferred to the scan output line SCL X of the next row. The line buffer unit 35 is connected to the shift register unit 34 via the scanning output line SCL X, and is connected to the sub-pixels 49 of each row via the scanning line SCL. The line buffer unit 35 amplifies the scanning signal output from the shift register unit 34 and outputs the amplified signal to the sub-pixels 49 in each row. The line buffer unit 35 includes, for example, a plurality of transistors, and each transistor is connected to the scanning output line SCL X of each row. Scan signals sequentially output from the shift register unit 34 for each row are sequentially amplified by the transistors of the line buffer unit 35 and sequentially output to the sub-pixels 49 in each row. Thus, the scanning circuit 32 selects the sub-pixels 49 in order along the row direction (Y direction) by the shift register unit 34 and the line buffer unit 35.

(画像表示パネルの構成)
図1に示すように、画像表示パネル40は、X方向(行方向)が短くY方向(列方向)が長い矩形状である。ただし、画像表示パネル40の形状はこれに限られず任意である。画像表示パネル40は、枠部41、42と、画像表示面50とを有する。枠部41、42は、画素48を有さず画像を表示しない箇所である。枠部41、42は、例えば画像表示パネル40の表面と異なる材料によって覆われていてもよいし、画像表示パネル40の表面と同じ材料であって、ブラックマトリックスで遮光されていてもよい。画像表示面50は、画素48が配置されて画像を表示する面である。画像表示面50は、X方向に沿って、画像表示パネル40の全域を占めている。また、画像表示面50は、Y方向の両端でそれぞれ枠部41、42と隣接している。
(Image display panel configuration)
As shown in FIG. 1, the image display panel 40 has a rectangular shape with a short X direction (row direction) and a long Y direction (column direction). However, the shape of the image display panel 40 is not limited to this and is arbitrary. The image display panel 40 includes frame portions 41 and 42 and an image display surface 50. The frame portions 41 and 42 are portions that do not have the pixel 48 and do not display an image. The frame portions 41 and 42 may be covered with a material different from the surface of the image display panel 40, for example, or may be the same material as the surface of the image display panel 40 and shielded from light by a black matrix. The image display surface 50 is a surface on which pixels 48 are arranged to display an image. The image display surface 50 occupies the entire area of the image display panel 40 along the X direction. The image display surface 50 is adjacent to the frame portions 41 and 42 at both ends in the Y direction.

枠部42の内部には、信号処理部20及び信号出力回路31が組み込まれている。ただし、信号処理部20及び信号出力回路31の少なくともいずれか1つは、枠部41に組み込まれていてもよい。   The signal processing unit 20 and the signal output circuit 31 are incorporated inside the frame unit 42. However, at least one of the signal processing unit 20 and the signal output circuit 31 may be incorporated in the frame unit 41.

画像表示面50は、画素48が、P×Q個(行方向にP個、列方向にQ個)、2次元のマトリクス状(行列状)に配列されている。図1に示すように、画像表示面50は、高密度領域52と、低密度領域54A、54Bとに区分されている。高密度領域52は、X方向における画像表示面50の中央に位置している。低密度領域54A、54Bは、それぞれ高密度領域52のX方向における両端部に位置し、高密度領域52に隣接している。具体的には、高密度領域52は矩形である。低密度領域54Aは、高密度領域52のX方向側の一方の辺に、その一方の辺の一方の端部から他方の端部まで、Y方向に沿って隣接している。低密度領域54Bは、高密度領域52のX方向側の他方の辺に、その他方の辺の一方の端部から他方の端部まで、Y方向に沿って隣接している。高密度領域52と、低密度領域54A、54Bとは、画素48が有する副画素49の数が異なるが、詳しくは後述する。以下、低密度領域54A、54Bを区別しない場合は、低密度領域54と記載する。 On the image display surface 50, the pixels 48 are arranged in a P 2 × Q 0 (P 0 in the row direction, Q 0 in the column direction) two-dimensional matrix (matrix). As shown in FIG. 1, the image display surface 50 is divided into a high density region 52 and low density regions 54A and 54B. The high density region 52 is located at the center of the image display surface 50 in the X direction. The low density regions 54 </ b> A and 54 </ b> B are located at both ends in the X direction of the high density region 52 and are adjacent to the high density region 52. Specifically, the high density region 52 is rectangular. The low density region 54A is adjacent to one side of the high density region 52 on the X direction side from one end of the one side to the other end along the Y direction. The low density region 54B is adjacent to the other side on the X direction side of the high density region 52 along the Y direction from one end of the other side to the other end. The high-density region 52 and the low-density regions 54A and 54B differ in the number of sub-pixels 49 included in the pixel 48, which will be described in detail later. Hereinafter, when the low density regions 54A and 54B are not distinguished, they are described as the low density region 54.

図3は、第1実施形態に係る画像表示パネルの画素が含む副画素の点灯駆動回路を示す図である。画素48は、複数の副画素49を含み、図3に示す副画素49の点灯駆動回路45が2次元のマトリクス状(行列状)に配列されている。図3に示すように、点灯駆動回路45は、制御用トランジスタTr1と、駆動用トランジスタTr2と、電荷保持用コンデンサC1とを含む。制御用トランジスタTr1のゲートが走査線SCLに接続され、ソースが信号線DTLに接続され、ドレインが駆動用トランジスタTr2のゲートに接続されている。電荷保持用コンデンサC1の一端が駆動用トランジスタTr2のゲートに接続され、他端が駆動用トランジスタTr2のソースに接続されている。駆動用トランジスタTr2のソースが、電源線PCLと接続されており、駆動用トランジスタTr2のドレインが、自発光体である有機発光ダイオードE1のアノードに接続されている。有機発光ダイオードE1のカソードは、例えば基準電位(例えばアース)に接続されている。なお図3では制御用トランジスタTr1がnチャネル型トランジスタ、駆動用トランジスタTr2がpチャネル型トランジスタの例を示しているが、それぞれのトランジスタの極性はこれに限定されない。必要に応じて、制御用トランジスタTr1及び駆動用トランジスタTr2それぞれの極性を決めればよい。   FIG. 3 is a diagram illustrating a lighting drive circuit for sub-pixels included in the pixels of the image display panel according to the first embodiment. The pixel 48 includes a plurality of sub-pixels 49, and the lighting drive circuits 45 of the sub-pixels 49 shown in FIG. 3 are arranged in a two-dimensional matrix (matrix). As shown in FIG. 3, the lighting drive circuit 45 includes a control transistor Tr1, a drive transistor Tr2, and a charge holding capacitor C1. The gate of the control transistor Tr1 is connected to the scanning line SCL, the source is connected to the signal line DTL, and the drain is connected to the gate of the driving transistor Tr2. One end of the charge holding capacitor C1 is connected to the gate of the driving transistor Tr2, and the other end is connected to the source of the driving transistor Tr2. The source of the driving transistor Tr2 is connected to the power supply line PCL, and the drain of the driving transistor Tr2 is connected to the anode of the organic light emitting diode E1 that is a self-luminous body. The cathode of the organic light emitting diode E1 is connected to a reference potential (for example, ground), for example. Although FIG. 3 shows an example in which the control transistor Tr1 is an n-channel transistor and the drive transistor Tr2 is a p-channel transistor, the polarity of each transistor is not limited to this. The polarities of the control transistor Tr1 and the drive transistor Tr2 may be determined as necessary.

次に、画素48内における副画素49の配列について説明する。図4Aは、高密度画素の副画素の配列を示す図である。図4Bは、低密度画素の副画素の配列を示す図である。高密度領域52中の画素48である高密度画素48Aは、副画素49の数が、低密度領域54中の画素48である低密度画素48Bより多い。すなわち、高密度画素48Aが有する副画素49の数(第2の数とする)は、低密度画素48Bが有する副画素49の数(第1の数とする)より多い。言い換えれば、高密度領域52は、低密度領域54よりも、同一の面積内における副画素49の数が多い。図4Aに示すように、高密度画素48Aは、第1副画素49Rと、第2副画素49Gと、第3副画素49Bと、第4副画素49Wとを有する。第1副画素49Rは、第1色としての原色の赤色を表示する。第2副画素49Gは、第2色としての原色の緑色を表示する。第3副画素49Bは、第3色としての原色の青色を表示する。第4副画素49Wは、第1色、第2色及び第3色とは異なる第4色としての白色を表示する。ただし、第1色、第2色、第3色、第4色は、それぞれ赤色、緑色、青色、白色に限られず、補色などの任意の色を選択することができる。なお、第1副画素49Rと、第2副画素49Gと、第3副画素49Bと、第4副画素49Wとをそれぞれ区別する必要がない場合、副画素49という。   Next, the arrangement of the sub-pixels 49 in the pixel 48 will be described. FIG. 4A is a diagram illustrating an arrangement of sub-pixels of high-density pixels. FIG. 4B is a diagram illustrating an arrangement of sub-pixels of low-density pixels. The high-density pixel 48 </ b> A that is the pixel 48 in the high-density region 52 has more sub-pixels 49 than the low-density pixel 48 </ b> B that is the pixel 48 in the low-density region 54. That is, the number of sub-pixels 49 included in the high-density pixel 48A (referred to as the second number) is larger than the number of sub-pixels 49 included in the low-density pixel 48B (referred to as the first number). In other words, the high density region 52 has more subpixels 49 in the same area than the low density region 54. As shown in FIG. 4A, the high-density pixel 48A includes a first subpixel 49R, a second subpixel 49G, a third subpixel 49B, and a fourth subpixel 49W. The first sub-pixel 49R displays the primary color red as the first color. The second sub-pixel 49G displays the primary color green as the second color. The third sub-pixel 49B displays the primary color blue as the third color. The fourth subpixel 49W displays white as a fourth color different from the first color, the second color, and the third color. However, the first color, the second color, the third color, and the fourth color are not limited to red, green, blue, and white, respectively, and any color such as a complementary color can be selected. The first sub-pixel 49R, the second sub-pixel 49G, the third sub-pixel 49B, and the fourth sub-pixel 49W are referred to as sub-pixels 49 when it is not necessary to distinguish them from each other.

図4Aに示すように、高密度画素48Aは、第1副画素49Rと、第2副画素49Gと、第3副画素49Bと、第4副画素49Wとが、2行2列で配列している。高密度画素48Aは、1行目の1列目に第1副画素49Rを有し、1行目の2列目に第2副画素49Gを有し、2行目の1列目に第4副画素49Wを有し、2行目の2列目に第3副画素49Bを有する。言い換えれば、高密度画素48Aは、第1副画素49Rが、第2副画素49Gに行方向(X方向)で隣接し、第4副画素49Wに列方向(Y方向)で隣接している。また、第2副画素49Gは、第3副画素49Bに列方向(Y方向)で隣接している。また、第4副画素49Wは、第3副画素49Bに行方向(X方向)で隣接している。   As shown in FIG. 4A, the high-density pixel 48A includes a first sub-pixel 49R, a second sub-pixel 49G, a third sub-pixel 49B, and a fourth sub-pixel 49W arranged in 2 rows and 2 columns. Yes. The high-density pixel 48A has a first subpixel 49R in the first column of the first row, a second subpixel 49G in the second column of the first row, and a fourth in the first column of the second row. It has a subpixel 49W, and has a third subpixel 49B in the second column of the second row. In other words, in the high-density pixel 48A, the first subpixel 49R is adjacent to the second subpixel 49G in the row direction (X direction), and is adjacent to the fourth subpixel 49W in the column direction (Y direction). The second subpixel 49G is adjacent to the third subpixel 49B in the column direction (Y direction). The fourth subpixel 49W is adjacent to the third subpixel 49B in the row direction (X direction).

図4Bに示すように、低密度画素48Bは、第1副画素49Rと、第2副画素49Gと、第3副画素49Bとを有する。低密度画素48Bは、第1副画素49Rと、第2副画素49Gと、第3副画素49Bとが、X方向に沿ってストライプ状に配列している。なお、低密度画素48Bの面積は、高密度画素48Aの面積と略同一に形成されている。従って、低密度画素48Bが有する各副画素49の面積は、高密度画素48Aが有する各副画素49の面積よりも大きい。なお、略同一とは、一般的な公差範囲でのずれを許容した同一の範囲である。   As illustrated in FIG. 4B, the low density pixel 48B includes a first subpixel 49R, a second subpixel 49G, and a third subpixel 49B. In the low-density pixel 48B, the first sub-pixel 49R, the second sub-pixel 49G, and the third sub-pixel 49B are arranged in a stripe shape along the X direction. The area of the low density pixel 48B is formed substantially the same as the area of the high density pixel 48A. Therefore, the area of each subpixel 49 included in the low density pixel 48B is larger than the area of each subpixel 49 included in the high density pixel 48A. Note that “substantially the same” refers to the same range that allows a deviation within a general tolerance range.

高密度画素48A及び低密度画素48Bの副画素配列は、以上のような構成であるが、高密度画素48A及び低密度画素48Bの副画素配列は、高密度画素48Aが有する副画素49の数が、低密度画素48Bが有する副画素49の数より大きいものであれば、以上に説明したものに限られない。   The sub-pixel arrangement of the high-density pixel 48A and the low-density pixel 48B is configured as described above, but the sub-pixel arrangement of the high-density pixel 48A and the low-density pixel 48B is the number of sub-pixels 49 included in the high-density pixel 48A. However, the number is not limited to the above as long as it is larger than the number of sub-pixels 49 included in the low-density pixel 48B.

また、高密度領域52は、高密度画素48Aを有して低密度画素48Bを有さないものであれば、その面積及び形状は任意である。また、低密度領域54は、低密度画素48Bを有して高密度画素48Bを有さないものであれば、その面積及び形状は任意である。また、高密度領域52中の高密度画素48Aの数と、低密度領域54中の低密度画素48Bの数とは、それぞれ複数であることが好ましいが、数はそれぞれ任意である。また、高密度領域52の面積は、低密度領域54の面積より大きいことが好ましい。言い換えれば、画像表示パネル40が有する高密度画素48Aの数は、低密度画素48Bの数より多いことが好ましい。   Further, the area and shape of the high-density region 52 are arbitrary as long as the high-density region 52 has the high-density pixels 48A and does not have the low-density pixels 48B. The area and shape of the low density region 54 are arbitrary as long as the low density region 54 has the low density pixels 48B and does not have the high density pixels 48B. The number of high-density pixels 48A in the high-density region 52 and the number of low-density pixels 48B in the low-density region 54 are preferably plural, but the numbers are arbitrary. The area of the high density region 52 is preferably larger than the area of the low density region 54. In other words, the number of high density pixels 48A included in the image display panel 40 is preferably larger than the number of low density pixels 48B.

低密度領域54は、さらに、画像表示パネル40の駆動を制御するための駆動制御回路60を有する。本実施形態における駆動制御回路60は、走査回路32及び電源回路33である。ただし、駆動制御回路60は、点灯駆動回路45の動作を制御するための回路であればよく、例えば走査回路32のみを有していてもよい。例えば、駆動制御回路60は、どの点灯駆動回路45を動作させるかを選択したり、点灯駆動回路45が副画素49に印加する電力量を制御したりする。以下、低密度領域54における駆動制御回路60の配置を説明する。   The low density region 54 further includes a drive control circuit 60 for controlling the drive of the image display panel 40. The drive control circuit 60 in the present embodiment is a scanning circuit 32 and a power supply circuit 33. However, the drive control circuit 60 may be a circuit for controlling the operation of the lighting drive circuit 45, and may include only the scanning circuit 32, for example. For example, the drive control circuit 60 selects which lighting drive circuit 45 is to be operated, and controls the amount of power that the lighting drive circuit 45 applies to the sub-pixels 49. Hereinafter, the arrangement of the drive control circuit 60 in the low density region 54 will be described.

図5は、低密度領域及び高密度領域における回路の配線を模式的に説明する説明図である。図5に示すように、画像表示パネル40は、Y方向に沿って複数の信号線DTLが配列している。信号線DTLは、信号出力回路31と接続されており、信号出力回路31から、副画素49に所定の色を表示させるための画像出力信号が入力される。また、信号線DTLは、同じ列に配列する各副画素49と接続されている。   FIG. 5 is an explanatory diagram schematically illustrating circuit wiring in a low density region and a high density region. As shown in FIG. 5, the image display panel 40 has a plurality of signal lines DTL arranged along the Y direction. The signal line DTL is connected to the signal output circuit 31, and an image output signal for causing the sub-pixel 49 to display a predetermined color is input from the signal output circuit 31. The signal line DTL is connected to the sub-pixels 49 arranged in the same column.

画像表示パネル40は、X方向に沿って複数の走査線SCL(SCL1、SCL2、SCL3、SCL4、・・・)が配列している。走査線SCLは、駆動制御回路60(走査回路32)からX方向に沿って延在している。駆動制御回路60は、駆動制御回路60は、各走査線SCLにY方向に沿って走査信号を順番に出力する。なお、図5では、電源線PCLの記載は省略している。   In the image display panel 40, a plurality of scanning lines SCL (SCL1, SCL2, SCL3, SCL4,...) Are arranged along the X direction. The scanning line SCL extends from the drive control circuit 60 (scanning circuit 32) along the X direction. The drive control circuit 60 sequentially outputs a scanning signal along the Y direction to each scanning line SCL. In FIG. 5, the power supply line PCL is not shown.

走査線SCLは、点灯駆動回路45を介して、副画素49に接続される。具体的には、走査線SCL1は、同じ行に配列する低密度画素48Bの第1副画素49R、第2副画素49G、第3副画素49Bと、同じ行に配列する高密度画素48Aの第1副画素49R、第2副画素49Gとに接続されている。走査線SCL2は、同じ行に配列する高密度画素48Aの第4副画素49W及び第3副画素49Bに接続されている。走査線SCL3は、同じ行に配列する低密度画素48Bの第1副画素49R、第2副画素49G、第3副画素49Bと、同じ行に配列する高密度画素48Aの第1副画素49R、第2副画素49Gとに接続されている。走査線SCL4は、同じ行に配列する高密度画素48Aの第4副画素49W及び第3副画素49Bに接続されている。駆動制御回路60は、各副画素49に対応する点灯駆動回路45を介して、各行の副画素49にY方向に沿って順番に走査信号を出力する。すなわち、駆動制御回路60は、各行の副画素49をY方向に沿って順番に選択する。   The scanning line SCL is connected to the sub-pixel 49 via the lighting drive circuit 45. Specifically, the scanning line SCL1 includes the first sub-pixel 49R, the second sub-pixel 49G, and the third sub-pixel 49B of the low-density pixel 48B arranged in the same row, and the high-density pixels 48A arranged in the same row. The sub-pixel 49R is connected to the second sub-pixel 49G. The scanning line SCL2 is connected to the fourth subpixel 49W and the third subpixel 49B of the high-density pixel 48A arranged in the same row. The scanning line SCL3 includes the first sub-pixel 49R, the second sub-pixel 49G, and the third sub-pixel 49B of the low-density pixel 48B arranged in the same row, and the first sub-pixel 49R of the high-density pixel 48A arranged in the same row. It is connected to the second subpixel 49G. The scanning line SCL4 is connected to the fourth subpixel 49W and the third subpixel 49B of the high-density pixel 48A arranged in the same row. The drive control circuit 60 outputs scanning signals in order along the Y direction to the sub-pixels 49 in each row via the lighting drive circuit 45 corresponding to each sub-pixel 49. That is, the drive control circuit 60 sequentially selects the sub-pixels 49 in each row along the Y direction.

なお、点灯駆動回路45は、副画素49毎に1つずつ設けられている。以下、第1副画素49Rの点灯駆動回路45を、点灯駆動回路45Rとし、第2副画素49Gの点灯駆動回路45を、点灯駆動回路45Gとし、第3副画素49Bの点灯駆動回路45を、点灯駆動回路45Bとし、第4副画素49Wの点灯駆動回路45を、点灯駆動回路45Wとする。   One lighting driving circuit 45 is provided for each sub-pixel 49. Hereinafter, the lighting driving circuit 45 of the first sub-pixel 49R is referred to as a lighting driving circuit 45R, the lighting driving circuit 45 of the second sub-pixel 49G is referred to as a lighting driving circuit 45G, and the lighting driving circuit 45 of the third sub-pixel 49B is referred to as The lighting driving circuit 45B is used, and the lighting driving circuit 45 of the fourth sub-pixel 49W is called a lighting driving circuit 45W.

ここで、各副画素49は、副画素49を駆動するための信号が流れる各配線(走査線SCL及び信号線DTL)、点灯駆動回路45、及び駆動制御回路60よりも画像表示面50に対して上方に設けられている。言い換えれば、各配線(走査線SCL及び信号線DTL)及び点灯駆動回路45は、各副画素49よりも画像表示面50に対して下方に設けられている。駆動制御回路60は、低密度領域54において、低密度画素48Bの各副画素49よりも画像表示面50に対して下方に設けられている。以下、図6A、図6Bを用いて具体的に説明する。   Here, each sub-pixel 49 is connected to the image display surface 50 rather than each wiring (scanning line SCL and signal line DTL) through which a signal for driving the sub-pixel 49 flows, the lighting drive circuit 45, and the drive control circuit 60. It is provided above. In other words, each wiring (scanning line SCL and signal line DTL) and lighting drive circuit 45 are provided below the image display surface 50 with respect to each sub-pixel 49. In the low density region 54, the drive control circuit 60 is provided below the image display surface 50 with respect to each sub pixel 49 of the low density pixel 48B. Hereinafter, this will be specifically described with reference to FIGS. 6A and 6B.

図6Aは、高密度領域での画像表示パネルの断面構造を模式的に示す図である。図6Bは、低密度領域での画像表示パネルの断面構造を模式的に示す図である。図6Aは、図5に示す断面Aにおける断面図である。図6Bは、図5に示す断面Bにおける断面図である。図6A及び図6Bに示すように、画像表示パネル40は、基板71と、絶縁層72、73と、反射層74と、下部電極75と、自発光体としての自発光層76と、上部電極77と、絶縁層78と、絶縁層79と、色変換層としてのカラーフィルタ81と、遮光層としてのブラックマトリクス82と、基板70とを備えている。基板71は、シリコンなどの半導体基板、ガラス基板、樹脂基板などであって、上述した点灯駆動回路45などを形成又は保持している。絶縁層72は、上述した点灯駆動回路45などを保護する保護膜であり、シリコン酸化物、シリコン窒化物などを用いることができる。下部電極75は、第1副画素49Rと、第2副画素49Gと、第3副画素49Bと、第4副画素49Wとにそれぞれ設けられており、上述した有機発光ダイオードE1のアノード(陽極)となる導電体である。下部電極75は、インジウム錫酸化物(Indium Tin Oxide:ITO)等の透光性導電材料(透光性導電酸化物)で形成される透光性電極である。絶縁層73は、バンクと呼ばれ、第1副画素49Rと、第2副画素49Gと、第3副画素49Bと、第4副画素49Wとを区画する絶縁層である。反射層74は、自発光層76からの光を反射する金属光沢のある材料、例えば銀、アルミニウム、金などで形成されている。   FIG. 6A is a diagram schematically showing a cross-sectional structure of the image display panel in a high-density region. FIG. 6B is a diagram schematically showing a cross-sectional structure of the image display panel in the low density region. 6A is a cross-sectional view taken along a cross-section A shown in FIG. 6B is a cross-sectional view taken along a cross-section B shown in FIG. As shown in FIGS. 6A and 6B, the image display panel 40 includes a substrate 71, insulating layers 72 and 73, a reflective layer 74, a lower electrode 75, a self-light emitting layer 76 as a self-light emitting body, and an upper electrode. 77, an insulating layer 78, an insulating layer 79, a color filter 81 as a color conversion layer, a black matrix 82 as a light shielding layer, and a substrate 70. The substrate 71 is a semiconductor substrate such as silicon, a glass substrate, a resin substrate, or the like, and forms or holds the lighting drive circuit 45 described above. The insulating layer 72 is a protective film that protects the lighting drive circuit 45 and the like described above, and silicon oxide, silicon nitride, or the like can be used. The lower electrode 75 is provided in each of the first subpixel 49R, the second subpixel 49G, the third subpixel 49B, and the fourth subpixel 49W, and the anode (anode) of the organic light emitting diode E1 described above. Is a conductor. The lower electrode 75 is a translucent electrode formed of a translucent conductive material (translucent conductive oxide) such as indium tin oxide (ITO). The insulating layer 73 is called a bank and is an insulating layer that partitions the first subpixel 49R, the second subpixel 49G, the third subpixel 49B, and the fourth subpixel 49W. The reflective layer 74 is formed of a material having metallic luster that reflects light from the self-light-emitting layer 76, such as silver, aluminum, or gold.

上部電極77は、インジウム錫酸化物(Indium Tin Oxide:ITO)等の透光性導電材料(透光性導電酸化物)で形成される透光性電極である。なお本実施形態では、透光性導電材料の例としてITOを挙げたが、これに限定されない。透光性導電材料として、インジウム亜鉛酸化物(Indium Zinc Oxide:IZO)等の別の組成を有する導電材料を用いてもよい。上部電極77は、有機発光ダイオードE1のカソード(陰極)になる。絶縁層78は、上述した上部電極77を封止する封止層であり、シリコン酸化物、シリコン窒化物などを用いることができる。絶縁層79は、バンクにより生じる段差を抑制する平坦化層であり、シリコン酸化物、シリコン窒化物などを用いることができる。基板70は、画像表示パネル40全体を保護する透光性の基板であり、例えば、ガラス基板を用いることができる。なお、図5においては、下部電極75がアノード(陽極)、上部電極77がカソード(陰極)の例を示しているが、これに限定されない。下部電極75がカソード及び上部電極77がアノードであってもよく、その場合は、下部電極75に電気的に接続されている駆動用トランジスタTr2の極性を適宜変えることも可能であり、また、キャリア注入層(ホール注入層及び電子注入層)、キャリア輸送層(ホール輸送層及び電子輸送層)、発光層の積層順を適宜変えることも可能である。   The upper electrode 77 is a translucent electrode formed of a translucent conductive material (translucent conductive oxide) such as indium tin oxide (ITO). In the present embodiment, ITO is given as an example of the translucent conductive material, but the present invention is not limited to this. As the light-transmitting conductive material, a conductive material having another composition such as indium zinc oxide (IZO) may be used. The upper electrode 77 becomes a cathode (cathode) of the organic light emitting diode E1. The insulating layer 78 is a sealing layer that seals the above-described upper electrode 77, and silicon oxide, silicon nitride, or the like can be used. The insulating layer 79 is a planarization layer that suppresses a step generated by the bank, and silicon oxide, silicon nitride, or the like can be used. The board | substrate 70 is a translucent board | substrate which protects the image display panel 40 whole, For example, a glass substrate can be used. 5 shows an example in which the lower electrode 75 is an anode (anode) and the upper electrode 77 is a cathode (cathode), the present invention is not limited to this. The lower electrode 75 may be a cathode and the upper electrode 77 may be an anode. In this case, the polarity of the driving transistor Tr2 electrically connected to the lower electrode 75 can be appropriately changed, and the carrier It is also possible to appropriately change the stacking order of the injection layer (hole injection layer and electron injection layer), carrier transport layer (hole transport layer and electron transport layer), and light emitting layer.

画像表示パネル40は、カラー表示パネルであり、自発光層76の発光成分のうち、副画素49と画像観察者との間に、副画素49の色に応じた色の光を通過させるカラーフィルタ81が配置されている。画像表示パネル40は、赤色、緑色、青色、及び白色に対応する色の光を発光することができる。なお、白色に対応する第4副画素49Wと画像観察者との間にカラーフィルタ81が配置されていないようにしてもよい。また、画像表示パネル40は、自発光層76の発光成分がカラーフィルタ81などの色変換層を介さず、第1副画素49R、第2副画素49G、第3副画素49B、第4副画素49Wの各々の色を発光することもできる。例えば画像表示パネル40は、第4副画素49Wには、色調整用のカラーフィルタ81の代わりに透明な樹脂層が備えられていてもよい。このように画像表示パネル40は、透明な樹脂層を設けることで、第4副画素49Wに大きな段差が生じることを抑制することができる。   The image display panel 40 is a color display panel, and a color filter that allows light of a color corresponding to the color of the sub-pixel 49 to pass between the sub-pixel 49 and the image observer among the light-emitting components of the self-light-emitting layer 76. 81 is arranged. The image display panel 40 can emit light of colors corresponding to red, green, blue, and white. Note that the color filter 81 may not be disposed between the fourth sub-pixel 49W corresponding to white and the image observer. In the image display panel 40, the light emission component of the self-light-emitting layer 76 does not pass through the color conversion layer such as the color filter 81, and the first subpixel 49R, the second subpixel 49G, the third subpixel 49B, and the fourth subpixel. Each color of 49W can also emit light. For example, in the image display panel 40, the fourth subpixel 49W may be provided with a transparent resin layer instead of the color filter 81 for color adjustment. In this way, the image display panel 40 can suppress the occurrence of a large step in the fourth subpixel 49W by providing the transparent resin layer.

なお、本実施形態において、各副画素49は、下部電極75と、自発光層76と、上部電極77と、カラーフィルタ81とを有する。点灯駆動回路45は、副画素49の自発光層76に点灯させるための回路であり、副画素49には含まれない。また、副画素49の面積とは、カラーフィルタ81のブラックマトリクス82よりも内側の領域のことをいう。ただし、カラーフィルタ81を有さない場合は、副画素49の面積とは、下部電極75の面積であるということができる。   In the present embodiment, each sub-pixel 49 includes a lower electrode 75, a self-luminous layer 76, an upper electrode 77, and a color filter 81. The lighting drive circuit 45 is a circuit for lighting the self-light emitting layer 76 of the sub-pixel 49, and is not included in the sub-pixel 49. In addition, the area of the sub-pixel 49 refers to a region inside the black matrix 82 of the color filter 81. However, when the color filter 81 is not provided, it can be said that the area of the sub-pixel 49 is the area of the lower electrode 75.

高密度領域52においては、第1副画素49R、第2副画素49G、第3副画素49B、第4副画素49Wが配置されている。そして、高密度領域52においては、絶縁層72に、点灯駆動回路45R、45G、45B、45Wが設けられている。また、絶縁層72には、副画素49を駆動するための信号が流れる不図示の各配線(走査線SCL、信号線DTL及び電源線PCL)が設けられている。高密度領域52には、駆動制御回路60が設けられていない。点灯駆動回路45は、対応する副画素49の下部電極75と電気的に接続されている。点灯駆動回路45R、45G、45B、45W、及び各配線は、高密度画素48Aの各副画素49(より詳しくは自発光層76)よりも下方に設けられている。なお、点灯駆動回路45R、45G、45B、45W、及び各配線は、高密度画素48Aの各副画素49(より詳しくは自発光層76)よりも下方に設けられていれば、絶縁層72に設けられていることに限られない。なお、図6Aは、第1副画素49R及び第4副画素49Wのみを記載しているが、他の副画素49の断面も同じ形状である。   In the high density region 52, a first subpixel 49R, a second subpixel 49G, a third subpixel 49B, and a fourth subpixel 49W are arranged. In the high-density region 52, lighting drive circuits 45R, 45G, 45B, and 45W are provided in the insulating layer 72. The insulating layer 72 is provided with respective wirings (scanning line SCL, signal line DTL, and power supply line PCL) (not shown) through which signals for driving the sub-pixels 49 flow. The drive control circuit 60 is not provided in the high density region 52. The lighting drive circuit 45 is electrically connected to the lower electrode 75 of the corresponding subpixel 49. The lighting drive circuits 45R, 45G, 45B, and 45W and the wirings are provided below the sub-pixels 49 (more specifically, the self-light-emitting layer 76) of the high-density pixel 48A. If the lighting drive circuits 45R, 45G, 45B, 45W and the respective wirings are provided below the respective sub-pixels 49 (more specifically, the self-light-emitting layer 76) of the high-density pixel 48A, the insulating layer 72 is provided. It is not limited to being provided. FIG. 6A shows only the first subpixel 49R and the fourth subpixel 49W, but the cross sections of the other subpixels 49 have the same shape.

低密度領域54においては、第1副画素49R、第2副画素49G、及び第3副画素49Bが配置されており、第4副画素49Wは配置されていない。そして、低密度領域54においては、絶縁層72に、点灯駆動回路45R、45G、45Bと、駆動制御回路60と、副画素49を駆動するための信号が流れる不図示の各配線(走査線SCL、信号線DTL及び電源線PCL)が設けられている。点灯駆動回路45は、対応する副画素49の下部電極75と電気的に接続されている。また、本実施形態においては、駆動制御回路60は、各点灯駆動回路45に配線を介して電気的に接続されている。   In the low density region 54, the first subpixel 49R, the second subpixel 49G, and the third subpixel 49B are arranged, and the fourth subpixel 49W is not arranged. In the low-density region 54, the wirings (scanning lines SCL) (not shown) through which signals for driving the lighting drive circuits 45R, 45G, and 45B, the drive control circuit 60, and the sub-pixels 49 flow in the insulating layer 72. , A signal line DTL and a power supply line PCL) are provided. The lighting drive circuit 45 is electrically connected to the lower electrode 75 of the corresponding subpixel 49. In the present embodiment, the drive control circuit 60 is electrically connected to each lighting drive circuit 45 via wiring.

点灯駆動回路45R、45G、45B、各配線、及び駆動制御回路60は、低密度画素48Bの各副画素49(より詳しくは自発光層76)よりも下方に設けられている。より詳しくは、駆動制御回路60は、点灯駆動回路45R、45G、45B及び各配線と同層に設けられている。ただし、駆動制御回路60は、点灯駆動回路45R、45G、45B及び各配線と別の層に設けられていてもよい。点灯駆動回路45R、45G、45B、駆動制御回路60、及び各配線は、低密度画素48Bの各副画素49(より詳しくは自発光層76)よりも下方に設けられていれば、絶縁層72に設けられていることに限られない。なお、図6Bは、第1副画素49Rのみを記載しているが、他の副画素49の断面も同じ形状である。   The lighting drive circuits 45R, 45G, and 45B, each wiring, and the drive control circuit 60 are provided below each sub-pixel 49 (more specifically, the self-light-emitting layer 76) of the low-density pixel 48B. More specifically, the drive control circuit 60 is provided in the same layer as the lighting drive circuits 45R, 45G, and 45B and each wiring. However, the drive control circuit 60 may be provided in a layer different from the lighting drive circuits 45R, 45G, and 45B and each wiring. If the lighting drive circuits 45R, 45G, and 45B, the drive control circuit 60, and the wirings are provided below the sub-pixels 49 (more specifically, the self-light-emitting layer 76) of the low-density pixel 48B, the insulating layer 72 is provided. It is not restricted to being provided in. 6B shows only the first subpixel 49R, the cross sections of the other subpixels 49 have the same shape.

また、上述のように、低密度画素48Bの面積は、高密度画素48Aの面積と同一であるが、低密度領域54は、点灯駆動回路45Wが設けられていない。従って、低密度領域54は、点灯駆動回路45Wの分だけ、高密度領域52よりもスペースに余裕がある。駆動制御回路60は、低密度領域54中の、点灯駆動回路45Wが配置されずにスペースに余裕がある箇所に設けられる。   Further, as described above, the area of the low density pixel 48B is the same as the area of the high density pixel 48A, but the lighting drive circuit 45W is not provided in the low density region 54. Therefore, the low-density area 54 has more space than the high-density area 52 by the amount corresponding to the lighting drive circuit 45W. The drive control circuit 60 is provided in a portion of the low density region 54 where there is a sufficient space without the lighting drive circuit 45W being disposed.

以上が、駆動制御回路60の配置である。なお、上述の自発光層76は、有機材料を含み、不図示のホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層を含む。   The above is the arrangement of the drive control circuit 60. In addition, the above-mentioned self-light-emitting layer 76 includes an organic material, and includes a hole injection layer, a hole transport layer, a light-emitting layer, an electron transport layer, and an electron injection layer (not shown).

(ホール輸送層)
正孔を発生する層としては、例えば、芳香族アミン化合物と、その化合物に対して電子受容性を示す物質とを含む層を用いることが好ましい。ここで、芳香族アミン化合物とは、アリールアミン骨格を有する物質である。芳香族アミン化合物の中でも特に、トリフェニルアミンを骨格に含み、400以上の分子量を有するものが好ましい。また、トリフェニルアミンを骨格に有する芳香族アミン化合物の中でも特にナフチル基のような縮合芳香環を骨格に含むものが好ましい。トリフェニルアミンと縮合芳香環とを骨格に含む芳香族アミン化合物を用いることによって、発光素子の耐熱性が良くなる。芳香族アミン化合物の具体例としては、例えば、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:α−NPD)、4,4’−ビス[N−(3−メチルフェニル)−N−フェニルアミノ]ビフェニル(略称:TPD)、4,4’,4’’−トリス(N,N−ジフェニルアミノ)トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミン(略称:MTDATA)、4,4’−ビス[N−{4−(N,N−ジ−m−トリルアミノ)フェニル}−N−フェニルアミノ]ビフェニル(略称:DNTPD)、1,3,5−トリス[N,N−ジ(m−トリル)アミノ]ベンゼン(略称:m−MTDAB)、4,4’,4’’−トリス(N−カルバゾリル)トリフェニルアミン(略称:TCTA)、2,3−ビス(4−ジフェニルアミノフェニル)キノキサリン(略称:TPAQn)、2,2’,3,3’−テトラキス(4−ジフェニルアミノフェニル)−6,6’−ビスキノキサリン(略称:D−TriPhAQn)、2,3−ビス{4−[N−(1−ナフチル)−N−フェニルアミノ]フェニル}−ジベンゾ[f,h]キノキサリン(略称:NPADiBzQn)等が挙げられる。また、芳香族アミン化合物に対して電子受容性を示す物質について特に限定はなく、例えば、モリブデン酸化物、バナジウム酸化物、7,7,8,8−テトラシアノキノジメタン(略称:TCNQ)、2,3,5,6−テトラフルオロ−7,7,8,8−テトラシアノキノジメタン(略称:F4−TCNQ)等を用いることができる。
(Hall transport layer)
As the layer that generates holes, for example, a layer including an aromatic amine compound and a substance that exhibits an electron accepting property with respect to the compound is preferably used. Here, the aromatic amine compound is a substance having an arylamine skeleton. Among aromatic amine compounds, those containing triphenylamine in the skeleton and having a molecular weight of 400 or more are preferable. Among aromatic amine compounds having triphenylamine in the skeleton, those containing a condensed aromatic ring such as a naphthyl group in the skeleton are particularly preferable. By using an aromatic amine compound containing triphenylamine and a condensed aromatic ring in the skeleton, the heat resistance of the light-emitting element is improved. Specific examples of the aromatic amine compound include 4,4′-bis [N- (1-naphthyl) -N-phenylamino] biphenyl (abbreviation: α-NPD), 4,4′-bis [N— (3-methylphenyl) -N-phenylamino] biphenyl (abbreviation: TPD), 4,4 ′, 4 ″ -tris (N, N-diphenylamino) triphenylamine (abbreviation: TDATA), 4,4 ′ , 4 ″ -tris [N- (3-methylphenyl) -N-phenylamino] triphenylamine (abbreviation: MTDATA), 4,4′-bis [N- {4- (N, N-di-m) -Tolylamino) phenyl} -N-phenylamino] biphenyl (abbreviation: DNTPD), 1,3,5-tris [N, N-di (m-tolyl) amino] benzene (abbreviation: m-MTDAB), 4,4 ', 4''-Tris (N-carbazoli ) Triphenylamine (abbreviation: TCTA), 2,3-bis (4-diphenylaminophenyl) quinoxaline (abbreviation: TPAQn), 2,2 ′, 3,3′-tetrakis (4-diphenylaminophenyl) -6, 6′-biskinoxaline (abbreviation: D-TriPhAQn), 2,3-bis {4- [N- (1-naphthyl) -N-phenylamino] phenyl} -dibenzo [f, h] quinoxaline (abbreviation: NPDiBzQn) Etc. There are no particular limitations on the substance that exhibits an electron accepting property with respect to the aromatic amine compound. For example, molybdenum oxide, vanadium oxide, 7,7,8,8-tetracyanoquinodimethane (abbreviation: TCNQ), 2,3,5,6-tetrafluoro-7,7,8,8-tetracyanoquinodimethane (abbreviation: F4-TCNQ) or the like can be used.

(電子注入層、電子輸送層)
電子輸送性物質について特に限定はなく、例えば、トリス(8−キノリノラト)アルミニウム(略称:Alq)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX))、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ))等の金属錯体の他、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)等を用いることができる。また、電子輸送性物質に対して電子供与性を示す物質について特に限定はなく、例えば、リチウム、セシウム等のアルカリ金属、マグネシウム、カルシウム等のアルカリ土類金属、エルビウム、イッテルビウム等の希土類金属等を用いることができる。また、リチウム酸化物(LiO)、カルシウム酸化物(CaO)、ナトリウム酸化物(NaO)、カリウム酸化物(KO)、マグネシウム酸化物(MgO)等、アルカリ金属酸化物およびアルカリ土類金属酸化物の中から選ばれた物質を、電子輸送性物質に対して電子供与性を示す物質として用いても構わない。
(Electron injection layer, electron transport layer)
There is no particular limitation on the electron-transporting substance, and for example, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), bis (10-hydroxybenzo) [H] -quinolinato) beryllium (abbreviation: BeBq 2 ), bis (2-methyl-8-quinolinolato) -4-phenylphenolato-aluminum (abbreviation: BAlq), bis [2- (2-hydroxyphenyl) benzoxa Zolato] zinc (abbreviation: Zn (BOX) 2 ), bis [2- (2-hydroxyphenyl) benzothiazolate] zinc (abbreviation: Zn (BTZ) 2 ) and other metal complexes, as well as 2- (4-biphenylyl) -5- (4-tert-butylphenyl) -1,3,4-oxadiazole (abbreviation: PBD), 1,3-bi [5- (p-tert-butylphenyl) -1,3,4-oxadiazol-2-yl] benzene (abbreviation: OXD-7), 3- (4-tert-butylphenyl) -4-phenyl -5- (4-biphenylyl) -1,2,4-triazole (abbreviation: TAZ), 3- (4-tert-butylphenyl) -4- (4-ethylphenyl) -5- (4-biphenylyl)- 1,2,4-triazole (abbreviation: p-EtTAZ), bathophenanthroline (abbreviation: BPhen), bathocuproine (abbreviation: BCP), or the like can be used. In addition, there is no particular limitation on a substance that exhibits an electron donating property with respect to an electron transporting substance. For example, alkaline metals such as lithium and cesium, alkaline earth metals such as magnesium and calcium, rare earth metals such as erbium and ytterbium, and the like Can be used. Further, lithium oxide (Li 2 O), calcium oxide (CaO), sodium oxide (Na 2 O), potassium oxide (K 2 O), magnesium oxide (MgO), alkali metal oxides and alkalis A substance selected from earth metal oxides may be used as a substance that exhibits an electron donating property with respect to an electron transporting substance.

(発光層)
例えば、赤色系の発光を得たいときには、4−ジシアノメチレン−2−イソプロピル−6−[2−(1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCJTI)、4−ジシアノメチレン−2−メチル−6−[2−(1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCJT)、4−ジシアノメチレン−2−tert−ブチル−6−[2−(1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCJTB)やペリフランテン、2,5−ジシアノ−1,4−ビス[2−(10−メトキシ−1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]ベンゼン等、600nmから680nmに発光スペクトルのピークを有する発光を呈する物質を用いることができる。また緑色系の発光を得たいときは、N,N’−ジメチルキナクリドン(略称:DMQd)、クマリン6やクマリン545T、トリス(8−キノリノラト)アルミニウム(略称:Alq3)等、500nmから550nmに発光スペクトルのピークを有する発光を呈する物質を用いることができる。また、青色系の発光を得たいときは、9,10−ビス(2−ナフチル)−tert−ブチルアントラセン(略称:t−BuDNA)、9,9’−ビアントリル、9,10−ジフェニルアントラセン(略称:DPA)、9,10−ビス(2−ナフチル)アントラセン(略称:DNA)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−ガリウム(略称:BGaq)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等、420nmから500nmに発光スペクトルのピークを有する発光を呈する物質を用いることができる。以上のように、蛍光を発光する物質の他、ビス[2−(3,5−ビス(トリフルオロメチル)フェニル)ピリジナト−N,C2’]イリジウム(III)ピコリナート(略称:Ir(CF3ppy)(pic))、ビス[2−(4,6−ジフルオロフェニル)ピリジナト−N,C2’]イリジウム(III)アセチルアセトナート(略称:FIr(acac))、ビス[2−(4,6−ジフルオロフェニル)ピリジナト−N,C2’]イリジウム(III)ピコリナート(FIr(pic))、トリス(2−フェニルピリジナト−N,C2’)イリジウム(略称:Ir(ppy))等の燐光を発光する物質も発光物質として用いることができる。
(Light emitting layer)
For example, to obtain red light emission, 4-dicyanomethylene-2-isopropyl-6- [2- (1,1,7,7-tetramethyljulolidin-9-yl) ethenyl] -4H-pyran ( Abbreviation: DCJTI), 4-dicyanomethylene-2-methyl-6- [2- (1,1,7,7-tetramethyljulolidin-9-yl) ethenyl] -4H-pyran (abbreviation: DCJT), 4 -Dicyanomethylene-2-tert-butyl-6- [2- (1,1,7,7-tetramethyljulolidin-9-yl) ethenyl] -4H-pyran (abbreviation: DCJTB), periflanthene, 2,5 -Dicyano-1,4-bis [2- (10-methoxy-1,1,7,7-tetramethyljulolidin-9-yl) ethenyl] benzene, etc., emission spectrum from 600 nm to 680 nm It can be used and a substance which exhibits emission with a peak. When green light emission is desired, N, N′-dimethylquinacridone (abbreviation: DMQd), coumarin 6, coumarin 545T, tris (8-quinolinolato) aluminum (abbreviation: Alq3), etc., emission spectrum from 500 nm to 550 nm A substance exhibiting light emission having the following peak can be used. When blue light emission is desired, 9,10-bis (2-naphthyl) -tert-butylanthracene (abbreviation: t-BuDNA), 9,9′-bianthryl, 9,10-diphenylanthracene (abbreviation) : DPA), 9,10-bis (2-naphthyl) anthracene (abbreviation: DNA), bis (2-methyl-8-quinolinolato) -4-phenylphenolato-gallium (abbreviation: BGaq), bis (2-methyl) A substance exhibiting light emission having a peak of an emission spectrum from 420 nm to 500 nm, such as -8-quinolinolato) -4-phenylphenolato-aluminum (abbreviation: BAlq), can be used. As described above, in addition to a substance that emits fluorescence, bis [2- (3,5-bis (trifluoromethyl) phenyl) pyridinato-N, C2 ′] iridium (III) picolinate (abbreviation: Ir (CF3ppy) 2 (Pic)), bis [2- (4,6-difluorophenyl) pyridinato-N, C2 ′] iridium (III) acetylacetonate (abbreviation: FIr (acac)), bis [2- (4,6-difluoro Phosphorescence such as phenyl) pyridinato-N, C2 ′] iridium (III) picolinate (FIr (pic)), tris (2-phenylpyridinato-N, C2 ′) iridium (abbreviation: Ir (ppy) 3 ), etc. The substance to be used can also be used as a luminescent substance.

(信号処理部の構成)
次に、信号処理部20の構成について説明する。信号処理部20は、制御装置11から入力される入力信号を処理して出力信号を生成する。信号処理部20は、赤色(第1色)、緑色(第2色)、青色(第3色)の色を組み合わせて表示させる入力信号の入力値を、赤色(第1色)、緑色(第2色)、青色(第3色)及び白色(第4色)で再現される拡大色空間(第1実施形態ではHSV色空間)の再現値(出力信号)に変換して生成する。そして、信号処理部20は、生成した出力信号を画像表示パネル駆動部30に出力する。拡大色空間については後述する。なお、第1実施形態において、拡大色空間はHSV色空間であるが、これに限られずXYZ色空間、YUV空間その他の座標系でもよい。
(Configuration of signal processor)
Next, the configuration of the signal processing unit 20 will be described. The signal processing unit 20 processes the input signal input from the control device 11 and generates an output signal. The signal processing unit 20 displays red (first color), green (first color) input values of input signals to be displayed by combining red (first color), green (second color), and blue (third color) colors. Two color), blue (third color), and white (fourth color) are generated by being converted into reproduction values (output signals) of an enlarged color space (HSV color space in the first embodiment). Then, the signal processing unit 20 outputs the generated output signal to the image display panel driving unit 30. The enlarged color space will be described later. In the first embodiment, the enlarged color space is an HSV color space, but is not limited thereto, and may be an XYZ color space, a YUV space, or other coordinate system.

図7は、第1実施形態に係る信号処理部の構成を説明するブロック図である。図7に示すように、信号処理部20は、領域情報取得部21と、出力信号生成部22とを有する。領域情報取得部21は、画像表示パネル40中の全画素48のうち、どの画素48が高密度画素48Aであるかを記憶している。出力信号生成部22は、制御装置11から入力信号を取得し、領域情報取得部21からどの画素48が高密度画素48Aであるかの情報を取得する。出力信号生成部22は、高密度画素48Aの各副画素49に対応する入力信号について伸長処理を行って、出力信号を生成する。また、出力信号生成部22は、低密度画素48Bの各副画素49に対応する入力信号について通常処理を行って(伸長処理を行わず)、出力信号を生成する。出力信号の生成処理は、後述する。なお、領域情報取得部21は、どの画素48が低密度画素48Bであるかを記憶してもよい。   FIG. 7 is a block diagram illustrating the configuration of the signal processing unit according to the first embodiment. As illustrated in FIG. 7, the signal processing unit 20 includes a region information acquisition unit 21 and an output signal generation unit 22. The area information acquisition unit 21 stores which pixel 48 among all the pixels 48 in the image display panel 40 is the high-density pixel 48A. The output signal generation unit 22 acquires an input signal from the control device 11, and acquires information on which pixels 48 are high-density pixels 48 </ b> A from the region information acquisition unit 21. The output signal generation unit 22 performs an expansion process on the input signal corresponding to each sub-pixel 49 of the high-density pixel 48A to generate an output signal. The output signal generation unit 22 performs normal processing (without performing expansion processing) on the input signal corresponding to each sub-pixel 49 of the low-density pixel 48B, and generates an output signal. The output signal generation process will be described later. Note that the region information acquisition unit 21 may store which pixels 48 are the low-density pixels 48B.

(表示装置の処理動作)
次に、信号処理部20による処理動作について説明する。信号処理部20は、表示する画像の情報である入力信号が制御装置11から入力される。入力信号は、各画素に対して、その位置で表示する画像(色)の情報を入力信号として含んでいる。具体的には、第(p,q)番目の画素(但し、1≦p≦I,1≦q≦Q)に対して、信号値がx1−(p,q)の第1副画素の入力信号、信号値がx2−(p,q)の第2副画素の入力信号、及び、信号値がx3−(p,q)の第3副画素の入力信号が含まれる信号が信号処理部20に入力される。最初に、信号処理部20は、領域情報取得部21が記憶している情報に基づき、高密度画素48Aに伸長処理を行い、低密度画素48Bに通常処理を行うことを決定する。
(Processing of display device)
Next, the processing operation by the signal processing unit 20 will be described. The signal processing unit 20 receives an input signal, which is information about an image to be displayed, from the control device 11. The input signal includes information on an image (color) displayed at the position for each pixel as an input signal. Specifically, for the (p, q) -th pixel (where 1 ≦ p ≦ I, 1 ≦ q ≦ Q 0 ) , the first subpixel having a signal value x 1− (p, q) , An input signal of the second subpixel having a signal value of x 2-(p, q) , and a signal including an input signal of the third subpixel having a signal value of x 3-(p, q) . The signal is input to the signal processing unit 20. First, the signal processing unit 20 determines to perform expansion processing on the high-density pixels 48A and normal processing on the low-density pixels 48B based on the information stored in the region information acquisition unit 21.

信号処理部20は、入力信号を処理することで、第1副画素49Rの表示階調を決定するための第1副画素の出力信号(信号値X1−(p,q))、第2副画素49Gの表示階調を決定するための第2副画素の出力信号(信号値X2−(p,q))、第3副画素49Bの表示階調を決定するための第3副画素の出力信号(信号値X3−(p,q))を生成し、画像表示パネル駆動部30に出力する。また、信号処理部20は、入力信号を処理することで、高密度画素48Aの第4副画素49Wの表示階調を決定するための第4副画素の出力信号(信号値X4−(p,q))を生成し、画像表示パネル駆動部30に出力する。以下、高密度画素48Aに対する出力信号の生成処理(伸長処理)を具体的に説明する。 The signal processing unit 20 processes the input signal to output the first subpixel output signal (signal value X1- (p, q) ) for determining the display gradation of the first subpixel 49R, the second The output signal of the second subpixel (signal value X2- (p, q) ) for determining the display gradation of the subpixel 49G, and the third subpixel for determining the display gradation of the third subpixel 49B Output signal (signal value X 3− (p, q) ) is generated and output to the image display panel drive unit 30. Further, the signal processing unit 20 processes the input signal to determine the output signal of the fourth subpixel (signal value X 4-(p) for determining the display gradation of the fourth subpixel 49W of the high-density pixel 48A. , Q) ) are generated and output to the image display panel drive unit 30. Hereinafter, output signal generation processing (decompression processing) for the high-density pixel 48A will be specifically described.

図8Aは、本実施形態の表示装置で再現可能な再現HSV色空間の概念図である。図8Bは、再現HSV色空間の色相と彩度との関係を示す概念図である。表示装置10は、高密度画素48Aに第4色(白色)を出力する第4副画素49Wを備えることで、図8Aに示すように、再現される色空間(第1実施形態では、HSV色空間)における明度のダイナミックレンジが広げられている。つまり、図8Aに示すように、表示装置10が再現する拡大色空間は、第1副画素49R、第2副画素49G及び第3副画素49Bで表示できる円柱形状の色空間の上に、彩度が高くなるほど明度の最大値が低くなる、彩度軸と明度軸とを含む断面における形状が、斜辺が曲線となる略台形形状となる立体が載っている形状となる。第4色(白色)を加えることで拡大された拡大色空間(第1実施形態では、HSV色空間)における彩度Sを変数とした明度の最大値Vmax(S)が、信号処理部20に記憶されている。つまり、信号処理部20は、図8Aに示す拡大色空間の立体形状について、彩度と色相の座標(値)毎に明度の最大値Vmax(S)の値を記憶している。ここで、入力信号は、第1副画素49R、第2副画素49G及び第3副画素49Bの入力信号で構成されているため、入力信号の色空間は、円柱形状、つまり、拡大色空間の円柱形状部分と同じ形状となる。   FIG. 8A is a conceptual diagram of a reproduction HSV color space that can be reproduced by the display device of the present embodiment. FIG. 8B is a conceptual diagram showing the relationship between hue and saturation in the reproduction HSV color space. The display device 10 includes the fourth sub-pixel 49W that outputs the fourth color (white) to the high-density pixel 48A, thereby reproducing a color space (HSV color in the first embodiment) as illustrated in FIG. 8A. The dynamic range of brightness in (space) has been expanded. That is, as shown in FIG. 8A, the enlarged color space reproduced by the display device 10 is a color space on a cylindrical color space that can be displayed by the first subpixel 49R, the second subpixel 49G, and the third subpixel 49B. The maximum value of lightness decreases as the degree increases, and the shape in the cross section including the saturation axis and the lightness axis is a shape on which a solid body having a substantially trapezoidal shape with a hypotenuse being a curve is placed. The maximum value Vmax (S) of the brightness with the saturation S in the enlarged color space (HSV color space in the first embodiment) enlarged by adding the fourth color (white) as a variable is given to the signal processing unit 20. It is remembered. That is, the signal processing unit 20 stores the value of the maximum brightness value Vmax (S) for each coordinate (value) of saturation and hue with respect to the three-dimensional shape of the enlarged color space shown in FIG. 8A. Here, since the input signal is composed of the input signals of the first sub-pixel 49R, the second sub-pixel 49G, and the third sub-pixel 49B, the color space of the input signal has a cylindrical shape, that is, an enlarged color space. It becomes the same shape as the cylindrical portion.

最初に、信号処理部20は、出力信号生成部22により、高密度画素48Aにおける副画素49の入力信号値に基づき、高密度画素48Aにおける彩度S及び明度V(S)を求め、伸長係数αを算出する。伸長係数αは、高密度画素48A毎に設定される。   First, the signal processing unit 20 obtains the saturation S and the lightness V (S) in the high-density pixel 48A by the output signal generation unit 22 based on the input signal value of the sub-pixel 49 in the high-density pixel 48A, and the expansion coefficient. α is calculated. The expansion coefficient α is set for each high-density pixel 48A.

ここで、彩度S及び明度V(S)は、S=(Max−Min)/Max及びV(S)=Maxで表される。彩度Sは0から1までの値をとることができ、明度V(S)は0から(2−1)までの値をとることができ、nは表示階調ビット数である。また、Maxは、画素への第1副画素49Rの入力信号値、第2副画素49Gの入力信号値及び第3副画素49Bの入力信号値の3つの副画素の入力信号値の最大値である。Minは、画素への第1副画素49Rの入力信号値、第2副画素49Gの入力信号値及び第3副画素49Bの入力信号値の3つの副画素の入力信号値の最小値である。 Here, the saturation S and the lightness V (S) are represented by S = (Max−Min) / Max and V (S) = Max. The saturation S can take a value from 0 to 1, the lightness V (S) can take a value from 0 to (2 n −1), and n is the number of display gradation bits. In addition, Max is the maximum value of the input signal values of the three subpixels, that is, the input signal value of the first subpixel 49R to the pixel, the input signal value of the second subpixel 49G, and the input signal value of the third subpixel 49B. is there. Min is the minimum value of the input signal values of the three subpixels, that is, the input signal value of the first subpixel 49R to the pixel, the input signal value of the second subpixel 49G, and the input signal value of the third subpixel 49B.

一般に、第(p,q)番目の画素において、円柱のHSV色空間における入力色の彩度(Saturation)S(p,q)、明度(Value)V(S)(p,q)は、第1副画素の入力信号(信号値x1−(p,q))、第2副画素の入力信号(信号値x2−(p,q))及び第3副画素の入力信号(信号値x3−(p,q))に基づき、次の式(1)及び式(2)より求めることができる。 In general, in the (p, q) -th pixel, the saturation (Saturation) S (p, q) and the lightness (Value) V (S) (p, q) of the input color in the cylindrical HSV color space are The input signal (signal value x 1- (p, q) ) of one subpixel, the input signal of the second subpixel (signal value x 2− (p, q) ), and the input signal (signal value x) of the third subpixel 3- (p, q) ) can be obtained from the following equations (1) and (2).

(p,q)=(Max(p,q)−Min(p,q))/Max(p,q)・・・(1)
V(S)(p,q)=Max(p,q)・・・(2)
S (p, q) = (Max (p, q) −Min (p, q) ) / Max (p, q) (1)
V (S) (p, q) = Max (p, q) (2)

ここで、Max(p,q)は、(x1−(p,q)、x2−(p,q)、x3−(p,q))の3個の副画素49の入力信号値の最大値であり、Min(p,q)は、(x1−(p,q)、x2−(p,q)、x3−(p,q))の3個の副画素49の入力信号値の最小値である。 Here, Max (p, q) is an input signal value of three sub-pixels 49 of (x 1-(p, q) , x 2-(p, q) , x 3-(p, q) ). Min (p, q) is the value of three sub-pixels 49 of (x 1-(p, q) , x 2-(p, q) , x 3-(p, q) ). This is the minimum value of the input signal value.

出力信号生成部22は、高密度画素48Aについて、それぞれ伸長係数αを算出する。伸長係数αは、高密度画素48A毎に設定される。出力信号生成部22は、伸長係数αを、入力色の彩度Sに応じて値が変化するように算出する。より詳しくは、出力信号生成部22は、伸長係数αを、入力色の彩度Sが大きくなるに従って小さくなるように算出する。図8Cは、彩度と伸長係数との関係を示すグラフである。図8Cの横軸は、入力色の彩度Sであり、縦軸は伸長係数αである。出力信号生成部22は、図8Cの線分α1に示すように、彩度Sがゼロである場合に伸長係数αを2とし、彩度Sが大きくなるに従って伸長係数αを小さくし、彩度Sが1である場合に伸長係数αを1とする。また、図8Cの線分α1に示すように、伸長係数αは、彩度が大きくなるに従って、直線的に小さくなる。ただし、出力信号生成部22は、線分α1に従って伸長係数αを算出することに限られず、伸長係数αを、入力色の彩度Sが大きくなるに従って小さくなるように算出するものであればよい。例えば、出力信号生成部22は、図8Cの線分α2に示すように、彩度が大きくなるに従って、伸長係数αを二次曲線的に小さくするものであってもよい。また、彩度Sがゼロである場合の伸長係数αは、2に限られず、例えば第4副画素49Wの輝度に基づいた設定等により、任意に設定することができる。さらに、出力信号生成部22は、伸長係数αを、入力色の彩度によらず一定としてもよい。   The output signal generator 22 calculates the expansion coefficient α for each of the high-density pixels 48A. The expansion coefficient α is set for each high-density pixel 48A. The output signal generation unit 22 calculates the expansion coefficient α so that the value changes according to the saturation S of the input color. More specifically, the output signal generation unit 22 calculates the expansion coefficient α so as to decrease as the saturation S of the input color increases. FIG. 8C is a graph showing the relationship between saturation and expansion coefficient. The horizontal axis of FIG. 8C is the saturation S of the input color, and the vertical axis is the expansion coefficient α. The output signal generator 22 sets the expansion coefficient α to 2 when the saturation S is zero, and decreases the expansion coefficient α as the saturation S increases, as shown by a line segment α1 in FIG. 8C. When S is 1, the expansion coefficient α is set to 1. Further, as indicated by a line segment α1 in FIG. 8C, the expansion coefficient α decreases linearly as the saturation increases. However, the output signal generation unit 22 is not limited to calculating the expansion coefficient α in accordance with the line segment α1, but may be any one that calculates the expansion coefficient α so that it decreases as the saturation S of the input color increases. . For example, the output signal generator 22 may reduce the expansion coefficient α in a quadratic curve as the saturation increases, as indicated by a line segment α2 in FIG. 8C. Further, the expansion coefficient α when the saturation S is zero is not limited to 2, and can be arbitrarily set by, for example, setting based on the luminance of the fourth sub-pixel 49W. Furthermore, the output signal generation unit 22 may set the expansion coefficient α constant regardless of the saturation of the input color.

伸長係数αを算出した後、出力信号生成部22は、第4副画素最小値Wを算出する。本実施形態では、出力信号生成部22は、第1副画素の入力信号(信号値x1−(p,q))、第2副画素の入力信号(信号値x2−(p,q))、及び第3副画素の入力信号(信号値x3−(p,q))と、伸長係数αと、補正値W、W、Wとに基づき、第4副画素最小値Wを算出する。補正値W、W、Wは、ターゲットとなるホワイトポイント(白色)を表示するための補正値である。ターゲットとなるホワイトポイントは、色温度D65、D93等を基準に予め設定されており、補正値W、W、Wも、予め設定される値である。より具体的には、出力信号生成部22は、次の式(3)に基づき、第4副画素最小値Wを算出する。 After calculating the expansion coefficient α, the output signal generation unit 22 calculates the fourth subpixel minimum value W. In the present embodiment, the output signal generation unit 22 includes an input signal (signal value x 1- (p, q) ) of the first subpixel and an input signal (signal value x 2− (p, q) ) of the second subpixel. ) And the third subpixel input signal (signal value x 3-(p, q) ), the expansion coefficient α, and the correction values W R , W G , and W B , the fourth sub pixel minimum value W Is calculated. Correction value W R, W G, W B is a correction value for displaying the white point as a target (white). White point as the target color temperature D65, etc. are previously set based on D93, the correction value W R, W G, also W B, which is preset values. More specifically, the output signal generation unit 22 calculates the fourth subpixel minimum value W based on the following equation (3).

W=Min(W・x1−(p,q),W・x2−(p,q),W・x3−(p,q))・α ・・・(3) W = Min (W R · x 1- (p, q), W G · x 2- (p, q), W B · x 3- (p, q)) · α ··· (3)

すなわち、出力信号生成部22は、第1副画素の入力信号値x1−(p,q)と補正値Wとの積と、第2副画素の入力信号値x2−(p,q)と補正値Wとの積と、第3副画素の入力信号値x3−(p,q)と補正値Wとの積と、の内の最小値を算出し、その最小値と伸長係数αとの積を、第4副画素最小値Wとする。 That is, the output signal generation unit 22, the input signal value x 1- (p, q) of the first sub-pixel and the correction value W and the product of the R, the input signal value x 2-(p of the second subpixel, q ) and the product of the correction value W G, calculated and a third product of the input signal value x 3- (p subpixels, q) and the correction value W B, the minimum value of the minimum value The product of the expansion coefficient α is set as the fourth subpixel minimum value W.

次に、出力信号生成部22は、第4副画素最小値Wの値に基づき、第4副画素の出力信号値X4−(p,q)を算出する。具体的には、所定値βを以下の式(4)に示す値とするとき、出力信号生成部22は、第4副画素最小値Wが所定値β以上の値である場合、第4副画素の出力信号値X4−(p,q)を式(5A)に基づき算出する。 Next, the output signal generation unit 22 calculates the output signal value X 4− (p, q) of the fourth subpixel based on the value of the fourth subpixel minimum value W. Specifically, when the predetermined value β is a value represented by the following expression (4), the output signal generation unit 22 determines that the fourth subpixel minimum value W is equal to or greater than the predetermined value β. The pixel output signal value X 4- (p, q) is calculated based on the equation (5A).

β=Min(W,W・,W)・χ ・・・(4)
4−(p,q)=2−1 ・・・(5A)
β = Min (W R, W G ·, W B) · χ ··· (4)
X 4− (p, q) = 2 n −1 (5A)

ここで、χは表示装置10に依存した定数である。白色を表示する第4副画素49Wには、カラーフィルタが配置されていない。第4色を表示する第4副画素49Wは、同じ光源点灯量で照射された場合、第1色を表示する第1副画素49R、第2色を表示する第2副画素49G、第3色を表示する第3副画素49Bよりも明るい。第1副画素49Rに第1副画素49Rの出力信号の最大信号値に相当する値を有する信号が入力され、第2副画素49Gに第2副画素49Gの出力信号の最大信号値に相当する値を有する信号が入力され、第3副画素49Bに第3副画素49Bの出力信号の最大信号値に相当する値を有する信号が入力されたときの、画素48又は画素48の群が備える第1副画素49R、第2副画素49G及び第3副画素49Bの集合体の輝度をBN1−3とする。また、画素48又は画素48の群が備える第4副画素49Wに、第4副画素49Wの出力信号の最大信号値に相当する値を有する信号が入力されたときの第4副画素49Wの輝度をBNとしたときを想定する。すなわち、第1副画素49R、第2副画素49G及び第3副画素49Bの集合体によって最大輝度の白色が表示され、この白色の輝度がBN1−3で表される。すると、χを表示装置10に依存した定数としたとき、定数χは、χ=BN/BN1−3で表される。 Here, χ is a constant depending on the display device 10. No color filter is arranged in the fourth sub-pixel 49W that displays white. The fourth sub-pixel 49W that displays the fourth color, when irradiated with the same light source lighting amount, the first sub-pixel 49R that displays the first color, the second sub-pixel 49G that displays the second color, and the third color Is brighter than the third sub-pixel 49B. A signal having a value corresponding to the maximum signal value of the output signal of the first subpixel 49R is input to the first subpixel 49R, and the signal value corresponding to the maximum signal value of the output signal of the second subpixel 49G is input to the second subpixel 49G. When a signal having a value is input and a signal having a value corresponding to the maximum signal value of the output signal of the third subpixel 49B is input to the third subpixel 49B, the pixel 48 or the group of pixels 48 includes The luminance of the aggregate of the first sub-pixel 49R, the second sub-pixel 49G, and the third sub-pixel 49B is BN 1-3 . The luminance of the fourth subpixel 49W when a signal having a value corresponding to the maximum signal value of the output signal of the fourth subpixel 49W is input to the fourth subpixel 49W included in the pixel 48 or the group of pixels 48. the assume when the BN 4. That is, the maximum luminance white is displayed by the aggregate of the first sub-pixel 49R, the second sub-pixel 49G, and the third sub-pixel 49B, and this white luminance is represented by BN 1-3 . Then, when χ is a constant depending on the display device 10, the constant χ is represented by χ = BN 4 / BN 1-3 .

具体的には、第1副画素49R、第2副画素49G及び第3副画素49Bの集合体に、次の表示階調の値を有する入力信号として、信号値x1−(p,q)=255、信号値x2−(p,q)=255、信号値x3−(p,q)=255が入力されたときにおける白色の輝度BN1−3に対して、第4副画素49Wに表示階調の値255を有する入力信号が入力されたと仮定したときの輝度BNは、例えば、1.5倍である。すなわち、第1実施形態にあっては、χ=1.5である。 Specifically, a signal value x 1− (p, q) is input to an aggregate of the first subpixel 49R, the second subpixel 49G, and the third subpixel 49B as an input signal having the next display gradation value. = 255, signal value x 2− (p, q) = 255, signal value x 3− (p, q) = 255, the fourth subpixel 49W for the white luminance BN 1-3 when the signal value x 3− (p, q) = 255 is input. For example, the luminance BN 4 when the input signal having the display gradation value 255 is input is 1.5 times. That is, in the first embodiment, χ = 1.5.

また、第1実施形態ではn=8である。すなわち、表示階調ビット数を8ビット(表示階調の値を0から255の256階調)とした。   In the first embodiment, n = 8. That is, the number of display gradation bits is 8 bits (the display gradation value is 256 gradations from 0 to 255).

上述の式(4)に示すように、所定値βは、補正値W、W、Wの内の最小値とχとの積である。上述の式(5A)に示すように、出力信号生成部22は、第4副画素最小値Wが所定値β以上の値である場合、第4副画素の出力信号値X4−(p,q)を、最大階調値(本実施形態では255)とする。 As shown in the above equation (4), the predetermined value beta, the correction value W R, W G, the minimum value and the product of the χ of the W B. As shown in the above equation (5A), when the fourth subpixel minimum value W is equal to or larger than the predetermined value β, the output signal generation unit 22 outputs the output signal value X 4- (p, q) is the maximum gradation value (255 in this embodiment).

出力信号生成部22は、第4副画素最小値Wが所定値βより小さい値である場合、次の式(5B)に基づき第4副画素の出力信号値X4−(p,q)を算出する。 When the fourth subpixel minimum value W is smaller than the predetermined value β, the output signal generation unit 22 calculates the output signal value X 4- (p, q) of the fourth subpixel based on the following equation (5B). calculate.

4−(p,q)=W/χ ・・・(5B) X 4- (p, q) = W / χ (5B)

出力信号生成部22は、以上のように、第4副画素の出力信号値X4−(p,q)を算出する。第4副画素の出力信号値X4−(p,q)を算出した後、出力信号生成部22は、少なくとも第1副画素の入力信号(信号値x1−(p,q))及び自身の高密度画素48Aの伸長係数αに基づいて、第1副画素の出力信号(信号値X1−(p,q))を算出する。また、出力信号生成部22は、少なくとも第2副画素の入力信号(信号値x2−(p,q))及び自身の高密度画素48Aの伸長係数αに基づいて第2副画素の出力信号(信号値X2−(p,q))を算出する。また、出力信号生成部22は、少なくとも第3副画素の入力信号(信号値x3−(p,q))及び自身の高密度画素48Aの伸長係数αに基づいて第3副画素の出力信号(信号値X3−(p,q))を算出する。 As described above, the output signal generation unit 22 calculates the output signal value X 4- (p, q) of the fourth subpixel. After calculating the output signal value X 4- (p, q) of the fourth subpixel, the output signal generation unit 22 outputs at least the input signal (signal value x 1- (p, q) ) of the first subpixel and itself. The output signal (signal value X 1- (p, q) ) of the first sub-pixel is calculated based on the expansion coefficient α of the high-density pixel 48A. The output signal generation unit 22 outputs the output signal of the second subpixel based on at least the input signal (signal value x 2− (p, q) ) of the second subpixel and the expansion coefficient α of the high-density pixel 48A. (Signal value X2- (p, q) ) is calculated. The output signal generation unit 22 outputs the output signal of the third subpixel based on at least the input signal (signal value x 3− (p, q) ) of the third subpixel and the expansion coefficient α of the high-density pixel 48A. (Signal value X3- (p, q) ) is calculated.

具体的には、出力信号生成部22は、第4副画素最小値Wが所定値β以上の値である場合、次の式(6A)、(7A)、(8A)に基づき、第1副画素の出力信号値X1−(p,q)、第2副画素の出力信号値X2−(p,q)及び第3副画素の出力信号値X3−(p,q)を算出する。 Specifically, when the fourth subpixel minimum value W is a value equal to or greater than the predetermined value β, the output signal generation unit 22 determines the first subpixel based on the following equations (6A), (7A), and (8A). The pixel output signal value X1- (p, q) , the second subpixel output signal value X2- (p, q), and the third subpixel output signal value X3- (p, q) are calculated. .

1−(p,q)=(α・x1−(p,q)・W−β)/W・・・(6A)
2−(p,q)=(α・x2−(p,q)・W−β)/W・・・(7A)
3−(p,q)=(α・x3−(p,q)・W−β)/W・・・(8A)
X 1− (p, q) = (α · x 1− (p, q) · W R −β) / W R (6A)
X 2- (p, q) = (α · x 2- (p, q) · W G -β) / W G ··· (7A)
X 3- (p, q) = (α · x 3- (p, q) · W B -β) / W B ··· (8A)

また、出力信号生成部22は、第4副画素最小値Wが所定値βより小さい値である場合、次の式(6B)、(7B)、(8B)に基づき、第1副画素の出力信号値X1−(p,q)、第2副画素の出力信号値X2−(p,q)及び第3副画素の出力信号値X3−(p,q)を算出する。 When the fourth subpixel minimum value W is smaller than the predetermined value β, the output signal generation unit 22 outputs the first subpixel based on the following equations (6B), (7B), and (8B). signal value X 1- (p, q), the output signal value X 2- (p, q) of the second sub-pixel and the third output signal value X 3- (p, q) of the subpixel is calculated.

1−(p,q)=(α・x1−(p,q)・W−W)/W・・・(6B)
2−(p,q)=(α・x2−(p,q)・W−W)/W・・・(7B)
3−(p,q)=(α・x3−(p,q)・W−W)/W・・・(8B)
X 1− (p, q) = (α · x 1− (p, q) · W R −W) / W R (6B)
X 2- (p, q) = (α · x 2- (p, q) · W G -W) / W G ··· (7B)
X 3- (p, q) = (α · x 3- (p, q) · W B -W) / W B ··· (8B)

このように、信号処理部20は、以上説明した伸長処理により、高密度画素48Aの各副画素49の出力信号を生成する。次に、第(p,q)番目の高密度画素48Aにおける出力信号である信号値X1−(p,q)、X2−(p,q)、X3−(p,q)、X4−(p,q)の求め方(伸長処理)のまとめを説明する。次の処理は、(第1副画素49R+第4副画素49W)によって表示される第1原色の輝度、(第2副画素49G+第4副画素49W)によって表示される第2原色の輝度、(第3副画素49B+第4副画素49W)によって表示される第3原色の輝度の比を保つように行われる。しかも、色調を保持(維持)するように行われる。さらには、階調−輝度特性(ガンマ特性、γ特性)を保持(維持)するように行われる。また、いずれかの画素48又は画素48の群において、入力信号値のすべてが0である場合又は小さい場合、このような画素48又は画素48の群を含めることなく、伸長係数αを求めればよい。 As described above, the signal processing unit 20 generates an output signal of each sub-pixel 49 of the high-density pixel 48A by the expansion processing described above. Next, signal values X1- (p, q) , X2- (p, q) , X3- (p, q) , X , which are output signals in the (p, q) -th high-density pixel 48A. A summary of how to obtain 4- (p, q) (extension processing) will be described. The next processing is the luminance of the first primary color displayed by (first subpixel 49R + fourth subpixel 49W), the luminance of the second primary color displayed by (second subpixel 49G + fourth subpixel 49W), ( This is performed so as to maintain the luminance ratio of the third primary color displayed by the third subpixel 49B + the fourth subpixel 49W). In addition, the color tone is maintained (maintained). Furthermore, the gradation-luminance characteristics (gamma characteristics, γ characteristics) are maintained (maintained). Further, when any of the input signal values is zero or small in any one of the pixels 48 or the group of pixels 48, the expansion coefficient α may be obtained without including such a pixel 48 or the group of pixels 48. .

(第1工程)
まず、信号処理部20は、複数の高密度画素48Aにおける副画素49の入力信号値に基づき、これらの複数の高密度画素48Aにおける彩度S及び明度Vを求め、高密度画素48A毎に伸長係数αを算出する。
(First step)
First, the signal processing unit 20 obtains the saturation S and the brightness V in the plurality of high-density pixels 48A based on the input signal values of the sub-pixels 49 in the plurality of high-density pixels 48A, and expands each high-density pixel 48A. The coefficient α is calculated.

(第2工程)
次いで、信号処理部20は、上述の式(3)に基づき、第4副画素最小値Wを算出する。
(Second step)
Next, the signal processing unit 20 calculates the fourth subpixel minimum value W based on the above equation (3).

(第3工程)
信号処理部20は、第4副画素最小値Wの値に基づき、第4副画素の出力信号値X4−(p,q)を算出する。具体的には、信号処理部20は、第4副画素最小値Wが所定値β以上の値である場合、式(5A)に示すように、出力信号値X4−(p,q)を最大階調値(ここでは255)とする。また、信号処理部20は、第4副画素最小値Wが所定値βより小さい値である場合、式(5B)に示すように、出力信号値X4−(p,q)をW/χとする。
(Third step)
The signal processing unit 20 calculates an output signal value X 4- (p, q) of the fourth subpixel based on the value of the fourth subpixel minimum value W. Specifically, when the fourth subpixel minimum value W is a value equal to or greater than the predetermined value β, the signal processing unit 20 calculates the output signal value X 4− (p, q) as shown in Expression (5A). The maximum gradation value (here, 255) is assumed. Further, when the fourth subpixel minimum value W is smaller than the predetermined value β, the signal processing unit 20 converts the output signal value X 4− (p, q) to W / χ, as shown in Expression (5B). And

(第4工程)
その後、信号処理部20は、第4副画素最小値Wが所定値β以上の値である場合、式(6A)、(7A)、(8A)に基づき、第1副画素の出力信号値X1−(p,q)、第2副画素の出力信号値X2−(p,q)及び第3副画素の出力信号値X3−(p,q)を算出する。また、信号処理部20は、第4副画素最小値Wが所定値βより小さい値である場合、式(6B)、(7B)、(8B)に基づき、第1副画素の出力信号値X1−(p,q)、第2副画素の出力信号値X2−(p,q)及び第3副画素の出力信号値X3−(p,q)を算出する。
(4th process)
Thereafter, when the fourth subpixel minimum value W is a value equal to or greater than the predetermined value β, the signal processing unit 20 outputs the output signal value X of the first subpixel based on the equations (6A), (7A), and (8A). 1- (p, q), the output signal value X 2- (p, q) of the second sub-pixel and the third output signal value X 3- (p, q) of the subpixel is calculated. Further, when the fourth subpixel minimum value W is smaller than the predetermined value β, the signal processing unit 20 outputs the output signal value X of the first subpixel based on the equations (6B), (7B), and (8B). 1- (p, q), the output signal value X 2- (p, q) of the second sub-pixel and the third output signal value X 3- (p, q) of the subpixel is calculated.

信号処理部20は、以上の工程で伸長処理を行い、高密度画素48Aの各副画素49の出力信号を生成する。   The signal processing unit 20 performs the expansion process through the above steps, and generates an output signal of each sub-pixel 49 of the high-density pixel 48A.

次に、通常処理による低密度画素48Bの出力信号の生成について説明する。通常処理は、低密度画素48Bの第1副画素49R、第2副画素49G及び第3副画素49Bの入力信号値を、そのまま第1副画素49R、第2副画素49G及び第3副画素49Bの出力信号値とする処理である。すなわち、通常処理では、第1副画素49Rの出力信号値X1−(p,q)の値は、第1副画素49Rの入力信号値x1−(p,q)の値のままであり、第2副画素49Gの出力信号値X2−(p,q)の値は、第2副画素49Gの入力信号値x2−(p,q)の値のままであり、第3副画素49Bの出力信号値X3−(p,q)の値は、第3副画素49Bの入力信号値x3−(p,q)の値のままである。 Next, generation of an output signal of the low density pixel 48B by normal processing will be described. In the normal processing, the input signal values of the first sub-pixel 49R, the second sub-pixel 49G, and the third sub-pixel 49B of the low-density pixel 48B are directly used as the first sub-pixel 49R, the second sub-pixel 49G, and the third sub-pixel 49B. It is the process which makes it an output signal value. That is, in the normal processing, the value of the output signal value X 1- (p, q) of the first sub-pixel 49R remains the value of the input signal value x 1- (p, q) of the first sub-pixel 49R. , the value of the output signal value of the second sub-pixel 49G X 2- (p, q) remains the second value of the input signal value x of the sub-pixel 49G 2- (p, q), third subpixel The value of the output signal value X 3- (p, q) of 49B remains the value of the input signal value x 3- (p, q) of the third subpixel 49B.

以上説明したように、第1実施形態に係る表示装置10は、自発光層76を有する副画素49を複数有する画素48が2次元マトリクス状に配列されている。すなわち、表示装置10は、自発光型の表示装置である。そして、表示装置10は、低密度画素48Bを有する低密度領域54と、高密度画素48Aを有する高密度領域52と、自発光層76を点灯させる点灯駆動回路45と、を有する。高密度画素48Aは、副画素49の数が低密度画素48Bより多い。   As described above, in the display device 10 according to the first embodiment, the pixels 48 having a plurality of sub-pixels 49 each having the self-luminous layer 76 are arranged in a two-dimensional matrix. That is, the display device 10 is a self-luminous display device. The display device 10 includes a low-density region 54 having low-density pixels 48B, a high-density region 52 having high-density pixels 48A, and a lighting drive circuit 45 that lights the self-light-emitting layer 76. The high-density pixel 48A has more subpixels 49 than the low-density pixel 48B.

高密度画素48Aは、低密度画素48Bよりも、副画素49の数が多い。従って、高密度領域52の配線数は、低密度領域54よりも多くなる。一方、この表示装置10は、自発光型のディスプレイであるため、背面から光を照射することなく、副画素自身が発光することにより、画像を表示する。そのため、この表示装置10は、配線により光が遮断されないため、高密度領域52の開口率の低下を抑制し、高密度領域52と低密度領域54との開口率の差を小さくすることができる。さらに詳しく説明すると、ここでの開口率とは、1つの副画素48の開口面積ということができる。従って、例えばバックライト型の液晶表示装置の場合、配線数の多い高密度画素48A内の副画素49は、配線によって遮断される面積が大きくなり、低密度画素48B内の副画素49よりも、開口面積が低下する。また、上述のように、高密度画素48A内の副画素49の面積は、低密度画素48B内の副画素49の面積より小さい。従って、高密度画素48A内と低密度画素48Bとの副画素49同士の開口面積の差は、さらに大きくなる場合がある。しかし、この表示装置10は、配線により光が遮断されないため、配線数の多い高密度画素48Aと低密度画素48Bとの副画素49同士の開口面積(開口率)の差が大きくなることを抑制することができる。従って、この表示装置10は、領域毎に画像の明るさが異なることを抑制し、画質の劣化を抑制する。また、この表示装置10は、自発光型のディスプレイであるため、画質の劣化の抑制に伴い、寿命の短縮も抑制することができる。また、この表示装置10は、低密度画素48Bを含むため、全ての画素48が高密度画素48Aである表示装置10に比べて、配線数を少なくして画像表示面の周囲の領域が広くなることを抑制することができる。   The high density pixel 48A has more subpixels 49 than the low density pixel 48B. Therefore, the number of wirings in the high density region 52 is larger than that in the low density region 54. On the other hand, since the display device 10 is a self-luminous display, the sub-pixel itself emits light without irradiating light from the back surface, thereby displaying an image. Therefore, in the display device 10, since light is not blocked by the wiring, a decrease in the aperture ratio of the high-density region 52 can be suppressed, and the difference in aperture ratio between the high-density region 52 and the low-density region 54 can be reduced. . More specifically, the aperture ratio here can be said to be the aperture area of one sub-pixel 48. Therefore, for example, in the case of a backlight type liquid crystal display device, the sub-pixel 49 in the high-density pixel 48A having a large number of wirings has a larger area blocked by the wiring, and is smaller than the sub-pixel 49 in the low-density pixel 48B. The opening area is reduced. Further, as described above, the area of the sub-pixel 49 in the high-density pixel 48A is smaller than the area of the sub-pixel 49 in the low-density pixel 48B. Therefore, the difference in opening area between the sub-pixels 49 in the high-density pixel 48A and the low-density pixel 48B may be further increased. However, in this display device 10, since light is not blocked by the wiring, it is possible to suppress an increase in the difference in opening area (opening ratio) between the sub-pixels 49 of the high-density pixel 48A and the low-density pixel 48B having a large number of wirings. can do. Therefore, the display device 10 suppresses that the brightness of the image is different for each region, and suppresses deterioration in image quality. In addition, since the display device 10 is a self-luminous display, it is possible to suppress shortening of the life as the image quality is suppressed. Further, since the display device 10 includes the low density pixels 48B, the number of wirings is reduced and the area around the image display surface is widened as compared with the display device 10 in which all the pixels 48 are the high density pixels 48A. This can be suppressed.

また、副画素49は、副画素49を駆動するための信号が配線(走査線SCL、信号線DTL及び電源線PCL)を介して入力される。この配線は、画像表示面50に対して、自発光層76よりも下方に設けられている。従って、この表示装置10は、自発光層76から外部へ向かう光は、配線に向かわない。そのため、この表示装置10は、配線により光が遮断されることをより好適に抑制し、画質の劣化をより好適に抑制する。   Further, the sub-pixel 49 receives signals for driving the sub-pixel 49 via wiring (scanning line SCL, signal line DTL, and power supply line PCL). The wiring is provided below the self-luminous layer 76 with respect to the image display surface 50. Accordingly, in the display device 10, the light traveling outward from the self-luminous layer 76 does not travel to the wiring. Therefore, the display device 10 more preferably suppresses light from being blocked by the wiring, and more preferably suppresses deterioration of image quality.

また、低密度領域54には、点灯駆動回路45の駆動を制御するための駆動制御回路60が設けられている。そして、高密度領域52には、駆動制御回路60が設けられていない。低密度画素48Bは、副画素49の数が高密度画素48Aよりも少ない。従って、低密度領域54は、副画素49を駆動させるための配線や点灯駆動回路等が、高密度領域52よりも少ない。言い換えれば、低密度領域54は、高密度領域52によりもスペースに余裕がある。本実施形態に係る表示装置10は、従来画像表示面50に配置できなかった駆動制御回路60を、画像表示が可能な低密度領域54に配置する。従って、本実施形態に係る表示装置10は、画像表示パネル40のなかで、画像表示面50が占める割合を大きくすることができ、相対的に画像表示面50を大きくすることができる。   The low density region 54 is provided with a drive control circuit 60 for controlling the driving of the lighting drive circuit 45. In the high density region 52, the drive control circuit 60 is not provided. The low density pixel 48B has fewer subpixels 49 than the high density pixel 48A. Therefore, the low-density region 54 has fewer wirings for driving the sub-pixels 49, lighting driving circuits, and the like than the high-density region 52. In other words, the low density region 54 has more space than the high density region 52. In the display device 10 according to the present embodiment, the drive control circuit 60 that could not be disposed on the conventional image display surface 50 is disposed in the low-density region 54 where image display is possible. Therefore, the display device 10 according to the present embodiment can increase the proportion of the image display surface 50 in the image display panel 40, and can relatively enlarge the image display surface 50.

また、駆動制御回路60は、画像表示面50に対して、自発光層76よりも下方に設けられている。従って、表示装置10は、駆動制御回路60により光が遮断されることを抑制し、画質の劣化を抑制しつつ、相対的に画像表示面50を大きくすることができる。また、本実施形態において、駆動制御回路60は、自発光層76を点灯させるために副画素49を順番に選択する走査回路32を有している。この表示装置は、走査回路32を低密度領域54に配置させることができるため、相対的に画像表示面50を大きくすることができる。なお、本実施形態では、駆動制御回路60は走査回路32及び電源回路33であったが、駆動制御回路60は、点灯駆動回路45とは別の回路であり、かつ画像表示パネル40の駆動を制御するものであれば、任意に選択することができる。   The drive control circuit 60 is provided below the light emitting layer 76 with respect to the image display surface 50. Therefore, the display device 10 can suppress the light from being blocked by the drive control circuit 60, and can relatively enlarge the image display surface 50 while suppressing the deterioration of the image quality. In the present embodiment, the drive control circuit 60 includes the scanning circuit 32 that sequentially selects the sub-pixels 49 in order to turn on the light-emitting layer 76. In this display device, since the scanning circuit 32 can be arranged in the low density region 54, the image display surface 50 can be relatively enlarged. In the present embodiment, the drive control circuit 60 is the scanning circuit 32 and the power supply circuit 33. However, the drive control circuit 60 is a circuit different from the lighting drive circuit 45 and drives the image display panel 40. Anything can be selected as long as it is controlled.

また、高密度領域52は、画像表示面50の中央に設けられており、低密度領域54は、画像表示面50内であって、高密度領域52の両端部に設けられている。低密度領域54は、高密度領域52の両端部に設けられているので、表示装置10は、低密度領域54に設けられた駆動制御回路60により、高密度領域52及び低密度領域54中の副画素49を適切に制御することができる。なお、低密度領域54の位置は、これに限られず任意である。例えば低密度領域54は、高密度領域52の一方の端部にのみ設けられていてもよい。すなわち、低密度領域54は、例えば、低密度領域54Aのみで、低密度領域54Bを有さなくてもよい。   The high density region 52 is provided in the center of the image display surface 50, and the low density region 54 is provided in the image display surface 50 at both ends of the high density region 52. Since the low density region 54 is provided at both ends of the high density region 52, the display device 10 is provided in the high density region 52 and the low density region 54 by the drive control circuit 60 provided in the low density region 54. The subpixel 49 can be appropriately controlled. The position of the low density region 54 is not limited to this and is arbitrary. For example, the low density region 54 may be provided only at one end of the high density region 52. That is, the low density region 54 is, for example, only the low density region 54A and does not need to have the low density region 54B.

また、画像表示面50は、X方向(所定の方向)に沿って、画像表示パネル40の全域を占める。すなわち、画像表示パネル40は、X方向の両端が画像表示面50であり、X方向の両端に画像を表示しない枠部を有さない。画像表示面50は、この表示装置10は、例えば複数の画像表示パネル40を並べて1つの画像を表示するタイルドディスプレイにおいて、X方向における画像の境界が認識されることを抑制し、視認性を向上させることができる。なお、本実施形態では、X方向は行方向でY方向は列方向であったが、X方向及びY方向は任意な方向であってよく、例えば、X方向が列方向でY方向が行方向であってもよい。   The image display surface 50 occupies the entire area of the image display panel 40 along the X direction (predetermined direction). That is, the image display panel 40 has image display surfaces 50 at both ends in the X direction, and does not have a frame portion that does not display an image at both ends in the X direction. The image display surface 50 suppresses recognition of image boundaries in the X direction in a tiled display that displays a single image by arranging a plurality of image display panels 40, for example. Can be improved. In this embodiment, the X direction is the row direction and the Y direction is the column direction. However, the X direction and the Y direction may be arbitrary directions, for example, the X direction is the column direction and the Y direction is the row direction. It may be.

(第2実施形態)
次に、第2実施形態について説明する。第2実施形態に係る表示装置10aは、画像表示面がX方向において画像表示パネル40の全域を占めていない点で、第1実施形態とは異なる。第2実施形態の第1実施形態と共通する箇所については、説明を省略する。
(Second Embodiment)
Next, a second embodiment will be described. The display device 10a according to the second embodiment is different from the first embodiment in that the image display surface does not occupy the entire area of the image display panel 40 in the X direction. A description of portions of the second embodiment common to the first embodiment will be omitted.

図9は、第2実施形態に係る画像表示パネルの構成を模式的に示す模式図である。図9に示すように、表示装置10aの有する画像表示パネル40aは、画像表示面50aと、枠部43A、43Bを有する。画像表示面50aは、X方向において、画像表示パネル40aの中央に位置しており、枠部43A、43Bは、それぞれX方向における画像表示面50aの両端部に隣接して設けられている。画像表示面50aは、第1実施形態と同様に、高密度領域52aと、低密度領域54Aa、54Baとを有する。   FIG. 9 is a schematic diagram schematically showing the configuration of the image display panel according to the second embodiment. As shown in FIG. 9, the image display panel 40a included in the display device 10a includes an image display surface 50a and frame portions 43A and 43B. The image display surface 50a is located in the center of the image display panel 40a in the X direction, and the frame portions 43A and 43B are provided adjacent to both ends of the image display surface 50a in the X direction. Similar to the first embodiment, the image display surface 50a includes a high-density region 52a and low-density regions 54Aa and 54Ba.

枠部43A、43Bは、画素48を有さず画像を表示しない箇所である。枠部43A、43Bは、例えば画像表示パネル40の表面と異なる材料によって覆われていてもよいし、画像表示パネル40の表面と同じ材料であって、ブラックマトリックスで遮光されていてもよい。枠部43A、43Bの内部には、走査回路32a及び電源回路33が組み込まれている。ここで、走査回路32aは、第1実施形態に係る走査回路32から、ラインバッファ部35を除いた回路である。すなわち、走査回路32aは、シフトレジスタ部34を有する。   The frame portions 43A and 43B are portions that do not have the pixels 48 and do not display an image. The frame portions 43A and 43B may be covered with, for example, a material different from the surface of the image display panel 40, or may be the same material as the surface of the image display panel 40 and shielded from light by a black matrix. A scanning circuit 32a and a power supply circuit 33 are incorporated in the frame portions 43A and 43B. Here, the scanning circuit 32a is a circuit obtained by removing the line buffer unit 35 from the scanning circuit 32 according to the first embodiment. That is, the scanning circuit 32 a includes the shift register unit 34.

低密度領域54aは、駆動制御回路60として、ラインバッファ部35を有する。駆動制御回路60としてのラインバッファ部35の配置は、第1実施形態と同様であり、低密度画素48Bの各副画素49(より詳しくは自発光層76)よりも下方に設けられている。なお、低密度領域54aは、画像表示パネル40の駆動を制御するものであれば、ラインバッファ部35以外の任意の回路を有していてもよい。   The low density region 54 a includes a line buffer unit 35 as the drive control circuit 60. The arrangement of the line buffer unit 35 as the drive control circuit 60 is the same as that of the first embodiment, and is provided below the sub-pixels 49 (more specifically, the self-luminous layer 76) of the low-density pixel 48B. Note that the low density region 54 a may have any circuit other than the line buffer unit 35 as long as it controls the driving of the image display panel 40.

以上第2実施形態で示したように、画像表示面50aは、X方向において画像表示パネル40の全域を占めていなくてもよい。また、低密度領域54a(低密度領域54Aa、54Ba)は、例えば走査回路32の一部であるラインバッファ部35を有するなど、画像表示パネル40の駆動を制御するものであれば任意の回路を有していてもよい。   As described above in the second embodiment, the image display surface 50a may not occupy the entire area of the image display panel 40 in the X direction. The low density region 54a (low density regions 54Aa, 54Ba) may be any circuit as long as it controls the drive of the image display panel 40, for example, has a line buffer unit 35 that is a part of the scanning circuit 32. You may have.

(第3実施形態)
次に、第3実施形態について説明する。第3実施形態に係る表示装置10bは、低密度領域の位置、及び低密度領域に回路を有していない点で、第2実施形態とは異なる。第3実施形態の第2実施形態と共通する箇所については、説明を省略する。
(Third embodiment)
Next, a third embodiment will be described. The display device 10b according to the third embodiment is different from the second embodiment in that the position of the low density region and a circuit are not provided in the low density region. Description of the third embodiment common to the second embodiment is omitted.

図10は、第3実施形態に係る画像表示パネルの構成を模式的に示す模式図である。図10に示すように、表示装置10bの有する画像表示パネル40bは、画像表示面50bと、枠部43Ab、43Bbとを有する。画像表示面50bは、X方向において、画像表示パネル40bの中央に位置しており、枠部43Ab、43Bbは、それぞれX方向における画像表示面50bの両端部に隣接して設けられている。   FIG. 10 is a schematic diagram schematically showing the configuration of the image display panel according to the third embodiment. As shown in FIG. 10, the image display panel 40b included in the display device 10b includes an image display surface 50b and frame portions 43Ab and 43Bb. The image display surface 50b is located in the center of the image display panel 40b in the X direction, and the frame portions 43Ab and 43Bb are provided adjacent to both ends of the image display surface 50b in the X direction.

枠部43Ab、43Bbの内部には、走査回路32及び電源回路33が組み込まれている。すなわち、第3実施形態に係る枠部43Ab、43Bbは、第2実施形態とは異なり、ラインバッファ部35も有している。   A scanning circuit 32 and a power supply circuit 33 are incorporated in the frame portions 43Ab and 43Bb. That is, unlike the second embodiment, the frame portions 43Ab and 43Bb according to the third embodiment also have a line buffer unit 35.

画像表示面50bは、高密度領域52bと、低密度領域54Ab、54Bbとに区分されている。高密度領域52bは、X方向及びY方向における画像表示面50の中央に位置している。低密度領域54Ab、54Bbは、それぞれ高密度領域52bのY方向における両端部に位置し、高密度領域52bに隣接している。具体的には、高密度領域52bは矩形である。低密度領域54Abは、高密度領域52bのY方向側の一方の辺に、その一方の辺の一方の端部から他方の端部まで、X方向に沿って隣接している。低密度領域54Bbは、高密度領域52のY方向側の他方の辺に、その他方の辺の一方の端部から他方の端部まで、X方向に沿って隣接している。低密度領域54b(低密度領域54Ab、54Bb)は、第2実施形態とは異なり、駆動制御回路60を有していない。   The image display surface 50b is divided into a high density region 52b and low density regions 54Ab and 54Bb. The high density region 52b is located at the center of the image display surface 50 in the X direction and the Y direction. The low density regions 54Ab and 54Bb are located at both ends in the Y direction of the high density region 52b and are adjacent to the high density region 52b. Specifically, the high density region 52b is rectangular. The low density region 54Ab is adjacent to one side on the Y direction side of the high density region 52b along the X direction from one end of the one side to the other end. The low density region 54Bb is adjacent to the other side on the Y direction side of the high density region 52 along the X direction from one end of the other side to the other end. Unlike the second embodiment, the low density region 54b (low density regions 54Ab and 54Bb) does not have the drive control circuit 60.

図11は、第3実施形態における低密度領域及び高密度領域における回路の配線を模式的に説明する説明図である。図11に示すように、低密度領域54bは、各配線(信号線DTL、走査線SCL)及び低密度画素48Bを有する。低密度領域54bには、駆動制御回路60は配置されていない。また、高密度領域52bは、各配線(信号線DTL、走査線SCL)及び高密度画素48Aを有する。   FIG. 11 is an explanatory diagram schematically illustrating circuit wiring in the low density region and the high density region in the third embodiment. As illustrated in FIG. 11, the low density region 54 b includes wirings (signal lines DTL, scanning lines SCL) and low density pixels 48 </ b> B. The drive control circuit 60 is not disposed in the low density region 54b. The high-density region 52b includes each wiring (signal line DTL, scanning line SCL) and high-density pixels 48A.

このように、低密度領域54bは、低密度画素48Bを有するものであれば、駆動制御回路60を有していなくてもよい。このような場合においても、表示装置10bは、配線により光が遮断されないため、高密度領域52bの開口率の低下を抑制し、画質の劣化を抑制することができる。表示装置10bは、例えばスマートフォンに適用されることが好ましい。例えばスマートフォンにおいて、画像表示面50bにおける低密度領域54bは、時刻や電池消費量を示すステータスバー等が表示される。これらの表示は、一般的に、固定されたパターンやアイコンを長時間表示するものである。従って、このような固定された表示がなされる低密度領域54bでは、一定値の電流が流れ続けるなどの理由により、画素の劣化が進みやすく、画素の寿命が短くなるおそれがある。ここで、高開口率の低密度画素48Bは、同じ輝度で照射する場合の駆動時の消費電流を、低開口率の画素よりも低く抑えることができる。従って、高開口率の低密度画素48Bは、消費電流を少なくすることができ、高寿命であるということができる。表示装置10bは、画素の寿命が短くなる低密度領域54bに、高寿命の低密度画素48Bを適用している。そのため、表示装置10bは、寿命の低下を抑制することが可能となる。   Thus, the low density region 54b may not have the drive control circuit 60 as long as it has the low density pixels 48B. Even in such a case, since the display device 10b does not block light by the wiring, it is possible to suppress a decrease in the aperture ratio of the high-density region 52b and to suppress deterioration in image quality. The display device 10b is preferably applied to, for example, a smartphone. For example, in a smartphone, a low-density area 54b on the image display surface 50b displays a time bar and a status bar indicating battery consumption. These displays generally display a fixed pattern or icon for a long time. Therefore, in the low density region 54b where such a fixed display is performed, the deterioration of the pixel is likely to proceed due to the fact that a constant current continues to flow, and the lifetime of the pixel may be shortened. Here, the low-density pixel 48B having a high aperture ratio can suppress the current consumption during driving when irradiating with the same luminance as that of the pixel having a low aperture ratio. Therefore, the low-density pixel 48B having a high aperture ratio can reduce current consumption and have a long life. In the display device 10b, the low-density pixel 48B having a long lifetime is applied to the low-density region 54b where the lifetime of the pixel is shortened. Therefore, the display device 10b can suppress a decrease in the lifetime.

なお、本実施形態においては、低密度領域54bは、Y方向における両端部に位置しているが、さらに、X方向における両端部にも配置されていてもよい。この場合、X方向における両端部に配置された低密度領域54bには、第1実施形態と同様に、駆動制御回路60が設置される。このような構成によると、Y方向における両端部に位置した低密度領域54bにより、上述のように寿命の低下を抑制しつつ、X方向における両端部に配置された低密度領域54bにより、相対的に画像表示面50を大きくする(画像表示面の周囲の領域が広くなることを抑制する)ことが可能となる。   In the present embodiment, the low density regions 54b are located at both ends in the Y direction, but may also be arranged at both ends in the X direction. In this case, the drive control circuit 60 is installed in the low density regions 54b arranged at both ends in the X direction, as in the first embodiment. According to such a configuration, the low density regions 54b positioned at both ends in the Y direction suppress the decrease in life as described above, and the relative density is reduced by the low density regions 54b disposed at both ends in the X direction. In addition, it is possible to enlarge the image display surface 50 (suppress suppression of the area around the image display surface).

(第4実施形態)
次に、第4実施形態について説明する。第4実施形態に係る表示装置10cは、低密度領域の配置、及び低密度領域にセンサが配置されている点で、第3実施形態とは異なる。第4実施形態の第3実施形態と共通する箇所については、説明を省略する。
(Fourth embodiment)
Next, a fourth embodiment will be described. The display device 10c according to the fourth embodiment is different from the third embodiment in that a low-density region is disposed and a sensor is disposed in the low-density region. Description of the fourth embodiment common to the third embodiment is omitted.

図12は、第4実施形態に係る画像表示パネルの構成を模式的に示す模式図である。図12に示すように、表示装置10cが有する画像表示パネル40cは、枠部41、42、43Ab、43Bb、及び画像表示面50cを有する。画像表示面50cの配置は、第3実施形態の画像表示面50bと同じである。   FIG. 12 is a schematic diagram schematically showing the configuration of the image display panel according to the fourth embodiment. As shown in FIG. 12, the image display panel 40c included in the display device 10c includes frame portions 41, 42, 43Ab, 43Bb, and an image display surface 50c. The arrangement of the image display surface 50c is the same as that of the image display surface 50b of the third embodiment.

図12に示すように、画像表示パネル40cは、高密度領域52cと、低密度領域54cとを有する。低密度領域54cは、高密度領域52c内に配置されている。さらに詳しくは、高密度領域52cは、画像表示面50cの全域にわたって配置されており、枠部41、42、43Ab、43Bbと隣接する。低密度領域54cは、高密度領域52c中に所定の距離をおいて複数設けられており、高密度領域52c中を点在している。ただし、低密度領域54cは、高密度領域52c内に配置されているものであれば、その領域の形状、面積及び個数は任意である。   As shown in FIG. 12, the image display panel 40c has a high density region 52c and a low density region 54c. The low density region 54c is disposed in the high density region 52c. More specifically, the high-density region 52c is disposed over the entire area of the image display surface 50c and is adjacent to the frame portions 41, 42, 43Ab, and 43Bb. A plurality of low density regions 54c are provided at a predetermined distance in the high density region 52c, and are scattered in the high density region 52c. However, as long as the low density region 54c is disposed in the high density region 52c, the shape, area, and number of the regions are arbitrary.

図13は、第4実施形態に係る低密度画素の副画素配列を示す図である。低密度領域54cが有する低密度画素48Bcは、副画素49の配列が第3実施形態とは異なる。図13に示すように、第4実施形態に係る低密度画素48Bcは、第1行目に、第1副画素49Rと第3副画素49Bとが隣接して配置されている。また、低密度画素48Bcは、第2行目に、第2副画素49Gが配置されている。第2副画素49Gは、第1副画素49R及び第3副画素49Bよりも面積が大きく、列方向(Y方向)において第1副画素49R及び第3副画素49Bに隣接している。低密度画素48Bcの副画素49の配列は、この配列に限られず、任意である。例えば、低密度画素48Bcは、第1実施形態に係る低密度画素48Bと同じ副画素配列であってもよい。   FIG. 13 is a diagram illustrating a sub-pixel arrangement of low-density pixels according to the fourth embodiment. The low density pixel 48Bc included in the low density region 54c is different from the third embodiment in the arrangement of the sub-pixels 49. As shown in FIG. 13, in the low density pixel 48Bc according to the fourth embodiment, the first sub-pixel 49R and the third sub-pixel 49B are arranged adjacent to each other in the first row. In the low density pixel 48Bc, the second sub-pixel 49G is arranged in the second row. The second subpixel 49G has a larger area than the first subpixel 49R and the third subpixel 49B, and is adjacent to the first subpixel 49R and the third subpixel 49B in the column direction (Y direction). The arrangement of the sub-pixels 49 of the low-density pixel 48Bc is not limited to this arrangement and is arbitrary. For example, the low density pixels 48Bc may have the same subpixel arrangement as the low density pixels 48B according to the first embodiment.

低密度領域54cは、それぞれが駆動制御回路60cを有する。図14は、第4実施形態における低密度領域及び高密度領域における回路の配線を模式的に説明する説明図である。図14は、低密度領域54cが、1つの低密度画素48Bcを有している例を示している。図14に示すように、高密度領域52cは、各配線(信号線DTL、走査線SCL)及び高密度画素48Aを有する。また、低密度領域54cは、低密度画素48Bcと、駆動制御回路60cとを有する。駆動制御回路60cは、配線SL1、SL2と、センサ62とを有する。駆動制御回路60c(配線SL1、SL2と、センサ62)は、第1実施形態に係る駆動制御回路60と同様に配置されており、低密度画素48Bcの各副画素49(より詳しくは自発光層76)よりも下方に設けられている。   Each of the low density regions 54c has a drive control circuit 60c. FIG. 14 is an explanatory diagram schematically illustrating circuit wiring in a low density region and a high density region in the fourth embodiment. FIG. 14 shows an example in which the low density region 54c has one low density pixel 48Bc. As shown in FIG. 14, the high-density region 52c includes each wiring (signal line DTL, scanning line SCL) and high-density pixels 48A. The low density region 54c includes a low density pixel 48Bc and a drive control circuit 60c. The drive control circuit 60c includes wirings SL1 and SL2 and a sensor 62. The drive control circuit 60c (wirings SL1 and SL2 and the sensor 62) is arranged in the same manner as the drive control circuit 60 according to the first embodiment, and each sub-pixel 49 (more specifically, a self-luminous layer) of the low-density pixel 48Bc. 76).

図15は、本実施形態に係る駆動制御回路の構成を模式的に示す回路図である。駆動制御回路60cは、センサ62により、周囲の副画素49の自発光層76の劣化を検出する回路である。図15に示すように、本実施形態において、センサ62は、副画素49の有機発光ダイオードE1の発光を検出するフォトダイオードである。センサ62は、発光ダイオードE1の発光量に応じた大きさの電流を発生させる。配線SL1は、信号処理部20cが有するセンサ情報取得部24と接続されている。配線SL2は、配線SL1に設けられたスイッチのオンとオフとを切り替える。なお、図14では、配線SL1は、信号線DTLに沿って設けられており、配線SL2は、走査線SCLに沿って設けられているが、配線SL1、SL2の取り回しは任意である。   FIG. 15 is a circuit diagram schematically showing the configuration of the drive control circuit according to the present embodiment. The drive control circuit 60 c is a circuit that detects deterioration of the self-light-emitting layer 76 of the surrounding sub-pixel 49 by the sensor 62. As shown in FIG. 15, in the present embodiment, the sensor 62 is a photodiode that detects light emission of the organic light emitting diode E <b> 1 of the sub-pixel 49. The sensor 62 generates a current having a magnitude corresponding to the light emission amount of the light emitting diode E1. The wiring SL1 is connected to the sensor information acquisition unit 24 included in the signal processing unit 20c. The wiring SL2 switches on and off a switch provided in the wiring SL1. In FIG. 14, the wiring SL1 is provided along the signal line DTL, and the wiring SL2 is provided along the scanning line SCL. However, the wirings SL1 and SL2 are arbitrarily arranged.

センサ62からの電流は、配線SL1を介してセンサ情報取得部24に出力される。信号処理部20cは、センサ情報取得部24に入力されたセンサ62からの電流量に基づき、センサ62の周囲の副画素49の有機発光ダイオードE1の劣化度合いを算出する。信号処理部20cは、有機発光ダイオードE1の劣化度合いの算出結果から、例えば出力信号の信号値を大きくするなどの補正処理を行って、出力信号を生成する。以下、この処理を具体的に説明する。   The current from the sensor 62 is output to the sensor information acquisition unit 24 via the wiring SL1. The signal processing unit 20 c calculates the degree of deterioration of the organic light emitting diode E <b> 1 of the sub-pixel 49 around the sensor 62 based on the amount of current from the sensor 62 input to the sensor information acquisition unit 24. From the calculation result of the degree of degradation of the organic light emitting diode E1, the signal processing unit 20c performs a correction process such as increasing the signal value of the output signal to generate an output signal. Hereinafter, this process will be specifically described.

図16は、第4実施形態に係る信号処理部の構成を模式的に説明するブロック図である。図16に示すように、信号処理部20cは、出力信号生成部22cと、センサ情報取得部24と、センサ情報解析部25とを有する。センサ情報取得部24は、センサ62から、発光ダイオードE1の発光量に応じた大きさの電流を取得する。センサ情報解析部25は、センサ情報取得部24が取得した電流値を解析して、センサ62の周囲の副画素49の有機発光ダイオードE1の劣化度合いを算出する。例えば、センサ情報解析部25は、電流値の積算値を算出し、その積算値から有機発光ダイオードE1の劣化度合いを算出する。出力信号生成部22cは、センサ情報解析部25から有機発光ダイオードE1の劣化度合いの情報を取得する。出力信号生成部22cは、有機発光ダイオードE1の劣化度合いの情報に基づき、出力信号に補正処理を行って、画像表示パネル駆動部30に出力する。例えば、出力信号生成部22cは、有機発光ダイオードE1の劣化度合いに応じて出力信号を大きくする補正処理を行う。これにより、表示装置10cは、例えば有機発光ダイオードE1の劣化に起因した焼き付き現象を抑制し、画質の劣化を抑制することができる。   FIG. 16 is a block diagram schematically illustrating the configuration of the signal processing unit according to the fourth embodiment. As illustrated in FIG. 16, the signal processing unit 20 c includes an output signal generation unit 22 c, a sensor information acquisition unit 24, and a sensor information analysis unit 25. The sensor information acquisition unit 24 acquires a current having a magnitude corresponding to the light emission amount of the light emitting diode E <b> 1 from the sensor 62. The sensor information analysis unit 25 analyzes the current value acquired by the sensor information acquisition unit 24 and calculates the degree of deterioration of the organic light emitting diode E1 of the sub-pixel 49 around the sensor 62. For example, the sensor information analysis unit 25 calculates the integrated value of the current value, and calculates the degree of deterioration of the organic light emitting diode E1 from the integrated value. The output signal generation unit 22c acquires information on the degree of deterioration of the organic light emitting diode E1 from the sensor information analysis unit 25. The output signal generation unit 22c performs a correction process on the output signal based on the information on the degree of deterioration of the organic light emitting diode E1, and outputs the output signal to the image display panel drive unit 30. For example, the output signal generation unit 22c performs a correction process for increasing the output signal in accordance with the degree of deterioration of the organic light emitting diode E1. Thereby, the display apparatus 10c can suppress the image sticking phenomenon caused by the deterioration of the organic light emitting diode E1, for example, and can suppress the deterioration of the image quality.

以上説明したように、第4実施形態に係る表示装置10cは、低密度領域54cが、高密度領域52内に点在して設けられている。また、低密度領域54c中の駆動制御回路60cは、周囲の副画素49の有機発光ダイオードE1の劣化を検出するセンサ62を有する。表示装置10cは、このセンサ62によって有機発光ダイオードE1の劣化度合いを検出することにより、例えば有機発光ダイオードE1の劣化に起因した焼き付き現象を抑制し、画質の劣化を抑制することができる。   As described above, in the display device 10c according to the fourth embodiment, the low density regions 54c are provided in the high density region 52 in a dotted manner. The drive control circuit 60c in the low density region 54c includes a sensor 62 that detects deterioration of the organic light emitting diode E1 of the surrounding subpixel 49. By detecting the degree of deterioration of the organic light emitting diode E1 by the sensor 62, the display device 10c can suppress, for example, a burn-in phenomenon caused by the deterioration of the organic light emitting diode E1, and can suppress deterioration in image quality.

なお、駆動制御回路60cは、有機発光ダイオードE1の劣化度合いを検出するものであれば、以上説明した構成に限られず、例えば図17に示すような構成であってもよい。図17は、本実施形態の他の例に係る駆動制御回路の構成を模式的に示す回路図である。図17に示すように、本実施形態の他の例に係る駆動制御回路60cは、有機発光ダイオードE1に入力される電圧を検出し、その電圧値により、有機発光ダイオードE1の劣化度合いを検出するものである。図17に示すように、センサ62は、トランジスタであり、ソースが駆動用トランジスタTr2のドレインと接続されている。また、センサ62のドレインは、配線SL1に接続されている。センサ62のゲートは、配線SL2に接続されている。センサ62は、駆動用トランジスタTr2から有機発光ダイオードE1に出力される電圧を増幅し、配線SL1を介してセンサ情報取得部24に出力する。センサ情報解析部25は、電圧値の積算値を算出し、その積算値から有機発光ダイオードE1の劣化度合いを算出する。   The drive control circuit 60c is not limited to the configuration described above as long as it detects the degree of deterioration of the organic light emitting diode E1, and may be configured as shown in FIG. 17, for example. FIG. 17 is a circuit diagram schematically showing a configuration of a drive control circuit according to another example of the present embodiment. As shown in FIG. 17, the drive control circuit 60c according to another example of the present embodiment detects a voltage input to the organic light emitting diode E1, and detects the degree of deterioration of the organic light emitting diode E1 based on the voltage value. Is. As shown in FIG. 17, the sensor 62 is a transistor, and the source is connected to the drain of the driving transistor Tr2. The drain of the sensor 62 is connected to the wiring SL1. The gate of the sensor 62 is connected to the wiring SL2. The sensor 62 amplifies the voltage output from the driving transistor Tr2 to the organic light emitting diode E1, and outputs the amplified voltage to the sensor information acquisition unit 24 via the wiring SL1. The sensor information analysis unit 25 calculates an integrated value of the voltage value, and calculates a deterioration degree of the organic light emitting diode E1 from the integrated value.

また、駆動制御回路60cは、画像表示パネルの駆動を制御するためのセンサを有していれば、有機発光ダイオードE1の劣化を検出するセンサ62を有していなくてもよい。駆動制御回路60cは、センサ62の代わりに、例えば、タッチ検出センサまたは物体近接検出センサであってもよく、この場合、表示装置10cは、いわゆるインセルタイプ(タッチ検出装置が組み込まれた)の表示装置となる。また、駆動制御回路60cは、例えば外光強度を検出するセンサを有していてもよく、この場合、検出した外光強度に基づき、出力信号の信号値を補正することができる。例えば、表示装置10cは、外光強度が所定の値以上である場合に出力信号を所定値だけ大きくし、さらに外光強度が所定の値から大きくなるにつれて、出力信号の上昇率を大きくする。また、駆動制御回路60cは、センサ62の代わりに、副画素49の画像出力信号を一時記憶するピクセルメモリを有していてもよい。この場合、表示装置10cは、ピクセルメモリにより、静止画像の表示に対する消費電力を削減することができる。   The drive control circuit 60c may not include the sensor 62 that detects the deterioration of the organic light emitting diode E1 as long as the drive control circuit 60c includes a sensor for controlling the driving of the image display panel. The drive control circuit 60c may be, for example, a touch detection sensor or an object proximity detection sensor instead of the sensor 62. In this case, the display device 10c is a so-called in-cell type (a touch detection device is incorporated). It becomes a device. In addition, the drive control circuit 60c may include a sensor that detects external light intensity, for example. In this case, the signal value of the output signal can be corrected based on the detected external light intensity. For example, the display device 10c increases the output signal by a predetermined value when the external light intensity is greater than or equal to a predetermined value, and further increases the rate of increase of the output signal as the external light intensity increases from the predetermined value. Further, the drive control circuit 60 c may have a pixel memory that temporarily stores an image output signal of the sub-pixel 49 instead of the sensor 62. In this case, the display device 10c can reduce power consumption for displaying a still image by the pixel memory.

また、第4実施形態に係る表示装置10cは、低密度領域54cが、高密度領域52c中に所定の距離をおいて複数設けられており、高密度領域52c中を点在している。ただし、低密度領域54cは、高密度領域52c中に配置されるものであれば、その配置は任意である。図18は、第4実施形態の他の例に係る画像表示パネルの構成を模式的に示す模式図である。図18に示すように、低密度領域54cは、X方向に沿って延在する帯状の領域55cがY方向に複数配列し、Y方向に沿って延在する帯状の領域56cがX方向に複数延在し、領域55cと領域56cとが互いに交差する形状の領域であってもよい。   In the display device 10c according to the fourth embodiment, a plurality of low density regions 54c are provided at a predetermined distance in the high density region 52c, and are scattered in the high density region 52c. However, the arrangement of the low density region 54c is arbitrary as long as it is arranged in the high density region 52c. FIG. 18 is a schematic diagram schematically illustrating a configuration of an image display panel according to another example of the fourth embodiment. As shown in FIG. 18, in the low density region 54c, a plurality of belt-like regions 55c extending along the X direction are arranged in the Y direction, and a plurality of belt-like regions 56c extending along the Y direction are arranged in the X direction. The extended region may be a region where the region 55c and the region 56c intersect each other.

また、第4実施形態において、センサ62は、低密度画素48Bcの各副画素49(より詳しくは自発光層76)よりも下方に設けられているが、例えば、センサ62は、低密度画素48Bcの各副画素49と同じ層、又は上方に設けられていてもよい。図19は、第4実施形態の他の例に係る低密度領域及び高密度領域における回路の配線を模式的に説明する説明図である。図19に示すように、この例では、センサ62は、低密度画素48Bcの各副画素49と同じ層に設けられているが、他の位置関係は、図14と同様である。   In the fourth embodiment, the sensor 62 is provided below each of the sub-pixels 49 (more specifically, the self-luminous layer 76) of the low-density pixel 48Bc. For example, the sensor 62 includes the low-density pixel 48Bc. May be provided on the same layer as or above each of the sub-pixels 49. FIG. 19 is an explanatory diagram schematically illustrating circuit wiring in a low density region and a high density region according to another example of the fourth embodiment. As shown in FIG. 19, in this example, the sensor 62 is provided in the same layer as each sub-pixel 49 of the low-density pixel 48Bc, but the other positional relationships are the same as in FIG.

センサ62が低密度画素48Bcの各副画素49と同じ層に設けられている場合、低密度画素48Bcの副画素配列は、図13に示したものと異なる。図20は、第4実施形態の他の例に係る低密度画素の副画素配列を示す図である。図20は、センサ62が低密度画素48Bcの各副画素49と同じ層に設けられている場合の低密度画素48Bcの副画素配列を示している。図20に示すように、この場合、低密度画素48Bcは、第1行目に、第1副画素49Rと第3副画素49Bとが隣接して配置されている。また、低密度画素48Bcは、第2行目に、第2副画素49Gが配置されている。第2副画素49Gは、第1副画素49R及び第3副画素49Bと略同一の面積であり、列方向(Y方向)において第1副画素49Rに隣接している。第2副画素49Gは、第3副画素49Bには隣接していない。センサ62は、第2副画素49GとX方向において隣接して設けられている。また、センサ62は、第3副画素49BとY方向に隣接して設けられている。ただし、センサ62が低密度画素48Bcの各副画素49と同じ層に設けられている場合の低密度画素48Bcの副画素配列は、この例に限られず任意である。   When the sensor 62 is provided in the same layer as each sub pixel 49 of the low density pixel 48Bc, the sub pixel arrangement of the low density pixel 48Bc is different from that shown in FIG. FIG. 20 is a diagram illustrating a sub-pixel arrangement of low density pixels according to another example of the fourth embodiment. FIG. 20 shows a sub-pixel arrangement of the low-density pixel 48Bc when the sensor 62 is provided in the same layer as each sub-pixel 49 of the low-density pixel 48Bc. As shown in FIG. 20, in this case, in the low density pixel 48Bc, the first sub-pixel 49R and the third sub-pixel 49B are arranged adjacent to each other in the first row. In the low density pixel 48Bc, the second sub-pixel 49G is arranged in the second row. The second subpixel 49G has substantially the same area as the first subpixel 49R and the third subpixel 49B, and is adjacent to the first subpixel 49R in the column direction (Y direction). The second subpixel 49G is not adjacent to the third subpixel 49B. The sensor 62 is provided adjacent to the second subpixel 49G in the X direction. The sensor 62 is provided adjacent to the third sub-pixel 49B in the Y direction. However, the sub-pixel arrangement of the low-density pixel 48Bc in the case where the sensor 62 is provided in the same layer as the sub-pixels 49 of the low-density pixel 48Bc is not limited to this example and is arbitrary.

センサ62が低密度画素48Bcの各副画素49より下方に設けられる構成の場合、センサ62は、例えば図15及び図17で示した有機発光ダイオードE1の劣化を検出するセンサ、又はフォトセンサ等であることが好ましい。また、センサ62の代わりに、例えばピクセルメモリを設けてもよい。すなわち、センサ62が低密度画素48Bcの各副画素49より下方に設けられる構成の場合、センサ62は、上方が非透明部材で覆われていても、機能に影響がないものであることが好ましい。   In the case where the sensor 62 is provided below the sub-pixels 49 of the low-density pixel 48Bc, the sensor 62 is, for example, a sensor that detects deterioration of the organic light emitting diode E1 shown in FIGS. Preferably there is. Further, instead of the sensor 62, for example, a pixel memory may be provided. That is, when the sensor 62 is provided below the sub-pixels 49 of the low-density pixel 48Bc, it is preferable that the sensor 62 does not affect the function even if the sensor 62 is covered with a non-transparent member. .

センサ62が低密度画素48Bcの各副画素49と同層に設けられる構成の場合、センサ62は、タッチ検出センサ、物体近接検出センサ、又は外光強度検出センサであることが好ましい。すなわち、センサ62が低密度画素48Bcの各副画素49と同層の場合、センサ62が外部に対して露出している(上方が電極などの非透明部材で覆われておらず、例えばITOなどの透明部材で覆われている)ので、これらのセンサ62は、適切に外部からの入力を検出することができる。   In the case where the sensor 62 is provided in the same layer as the sub-pixels 49 of the low-density pixel 48Bc, the sensor 62 is preferably a touch detection sensor, an object proximity detection sensor, or an external light intensity detection sensor. That is, when the sensor 62 is in the same layer as the sub-pixels 49 of the low-density pixel 48Bc, the sensor 62 is exposed to the outside (the upper portion is not covered with a non-transparent member such as an electrode; Therefore, these sensors 62 can appropriately detect the input from the outside.

(第1変形例)
次に、第1実施形態の第1変形例について説明する。第1変形例の表示装置10dは、低密度画素の副画素の配列が、第1実施形態とは異なる。第1変形例の第1実施形態と共通する箇所については、説明を省略する。
(First modification)
Next, a first modification of the first embodiment will be described. The display device 10d according to the first modification is different from the first embodiment in the arrangement of sub-pixels of low-density pixels. Description of portions common to the first embodiment of the first modification is omitted.

図21Aは、第1変形例に係る高密度画素の副画素配列を示す図である。図21Aに示すように、第1変形例に係る高密度画素48Aの副画素配列は、第1実施形態(図4A参照)と同様である。以下の説明のため、高密度画素48Aが2行2列で配列した4つの高密度画素48Aの画素群を、高密度画素群47Aとする。   FIG. 21A is a diagram showing a sub-pixel arrangement of high-density pixels according to the first modification. As shown in FIG. 21A, the sub-pixel arrangement of the high-density pixel 48A according to the first modification is the same as that of the first embodiment (see FIG. 4A). For the following description, a group of four high-density pixels 48A in which high-density pixels 48A are arranged in 2 rows and 2 columns is referred to as a high-density pixel group 47A.

図21Bは、第1変形例に係る低密度画素の副画素配列を示す図である。図21Bに示すように、第1変形例に係る低密度領域54dは、低密度画素48B1dと低密度画素48B2dとが2行2列で配列した低密度画素群47Bdが、2次元マトリクス状に配列している。低密度画素群47Bdは、第1行の第1列に低密度画素48B1dを有し、第1行の第2列に低密度画素48B2dを有し、第2行の第1列に低密度画素48B2dを有し、第2行の第2列に低密度画素48B1dを有する。   FIG. 21B is a diagram showing a sub-pixel arrangement of low density pixels according to the first modification. As shown in FIG. 21B, in the low density region 54d according to the first modification, a low density pixel group 47Bd in which low density pixels 48B1d and low density pixels 48B2d are arranged in two rows and two columns is arranged in a two-dimensional matrix. doing. The low density pixel group 47Bd has low density pixels 48B1d in the first column of the first row, low density pixels 48B2d in the second column of the first row, and low density pixels in the first column of the second row. 48B2d, and low density pixels 48B1d in the second column of the second row.

低密度画素48B1dは、第1副画素49Rと第2副画素49GとがX方向に沿ってストライプ状に配列している。低密度画素48B2dは、第3副画素49Bと第2副画素49GとがX方向に沿ってストライプ状に配列している。第1変形例において、低密度画素が有する副画素の数は、第1実施形態よりも少ないため、第1変形例の低密度画素の各副画素49の面積は、第1実施形態に係る低密度画素の各副画素49(図4B参照)の面積より大きい。   In the low density pixel 48B1d, the first sub-pixel 49R and the second sub-pixel 49G are arranged in a stripe shape along the X direction. In the low-density pixel 48B2d, the third sub-pixel 49B and the second sub-pixel 49G are arranged in a stripe shape along the X direction. In the first modified example, the number of sub-pixels included in the low-density pixel is smaller than that in the first embodiment. Therefore, the area of each sub-pixel 49 of the low-density pixel in the first modified example is low according to the first embodiment. It is larger than the area of each sub-pixel 49 (see FIG. 4B) of the density pixel.

ここで、第1変形例の各低密度画素は、第1副画素49R又は第3副画素49Bを間引かれている。そのため、低密度画素群47Bdは、第1副画素49R及び第3副画素49Bの数が高密度画素群47Aよりも少ない。従って、第1変形例においては、低密度領域54dにおける解像度が、高密度領域52よりも低下する(画質が荒くなる)。この場合、低密度領域54dと高密度領域52との境界が視認され、画質の劣化が視認されるおそれがある。第1変形例に係る表示装置10dは、信号処理部20dにより、低密度領域54dにおける解像度を疑似的に高密度領域52に近づけるため、サブピクセルレンダリング処理(以下、レンダリング処理と記載する)及びスムージング処理を実行する。以下具体的に説明する。   Here, each low-density pixel of the first modification is thinned out of the first sub-pixel 49R or the third sub-pixel 49B. Therefore, the low-density pixel group 47Bd has a smaller number of first sub-pixels 49R and third sub-pixels 49B than the high-density pixel group 47A. Therefore, in the first modification, the resolution in the low density area 54d is lower than that in the high density area 52 (the image quality becomes rough). In this case, the boundary between the low-density area 54d and the high-density area 52 is visually recognized, and there is a possibility that degradation of image quality is visually recognized. In the display device 10d according to the first modification, the signal processing unit 20d causes the resolution in the low-density region 54d to approximate the high-density region 52 in a pseudo manner, so that sub-pixel rendering processing (hereinafter referred to as rendering processing) and smoothing are performed. Execute the process. This will be specifically described below.

図22は、第1変形例に係る信号処理部の構成を示すブロック図である。図22に示すように、信号処理部20dは、領域情報取得部21dと、出力信号生成部22dと、処理決定部26と、レンダリング処理部27と、スムージング処理部28とを有する。   FIG. 22 is a block diagram illustrating a configuration of a signal processing unit according to the first modification. As illustrated in FIG. 22, the signal processing unit 20 d includes a region information acquisition unit 21 d, an output signal generation unit 22 d, a processing determination unit 26, a rendering processing unit 27, and a smoothing processing unit 28.

領域情報取得部21dは、どの画素48が高密度画素48Aであるかの情報に加え、どの画素48が境界領域57に含まれる画素であるかの情報を記憶している。図23は、第1変形例に係る画像表示パネルの構成を模式的に示す模式図である。境界領域57は、高密度領域52dの一部の領域であって、低密度領域54dに隣接する領域である。具体的には、図23に示すように、境界領域57Aは、高密度領域52dの一部の領域であって、低密度領域54Adに隣接する領域である。境界領域57Bは、高密度領域52dの一部の領域であって、低密度領域54Bdに隣接する領域である。高密度領域52dは、境界領域57Aと境界領域57Bとの間に、領域58を有する。境界領域57A、57Bの面積及び形状と、含まれる高密度画素48Aの数は任意であるが、予め領域情報取得部21dに記憶されている。なお、境界領域57A、57Bは、領域58より面積が小さいことが好ましい。   The area information acquisition unit 21d stores information on which pixels 48 are pixels included in the boundary area 57 in addition to information on which pixels 48 are high-density pixels 48A. FIG. 23 is a schematic diagram schematically showing the configuration of the image display panel according to the first modification. The boundary region 57 is a partial region of the high density region 52d and is adjacent to the low density region 54d. Specifically, as shown in FIG. 23, the boundary region 57A is a partial region of the high-density region 52d and is adjacent to the low-density region 54Ad. The boundary region 57B is a partial region of the high density region 52d and is adjacent to the low density region 54Bd. The high-density region 52d has a region 58 between the boundary region 57A and the boundary region 57B. The area and shape of the boundary regions 57A and 57B and the number of high-density pixels 48A included are arbitrary, but are stored in advance in the region information acquisition unit 21d. The boundary regions 57A and 57B preferably have a smaller area than the region 58.

処理決定部26は、領域情報取得部21dから、どの画素48が高密度画素48Aであるかの情報と、どの画素48が境界領域57に含まれる画素であるかの情報とを取得し、画像表示パネル40dの全ての画素48を、低密度画素48Bdであるか、境界領域57中の高密度画素48Aであるか、領域58中の高密度画素48Aであるかを分類し、それぞれの画素に対する入力信号に、異なる処理を実行して出力信号を生成することを決定する。具体的には、処理決定部26は、低密度画素48Bdにレンダリング処理を行い、境界領域57中の高密度画素48Aにスムージング処理を行い、領域58中の高密度画素48Aに伸長処理を行うことを決定する。処理決定部26は、レンダリング処理を行う低密度画素48Bdの情報(座標の情報)を、レンダリング処理部27に出力する。処理決定部26は、スムージング処理を行う高密度画素48Aの情報(座標の情報)を、スムージング処理部28に出力する。処理決定部26は、伸長処理を行う高密度画素48Aの情報(座標の情報)を、出力信号生成部22dに出力する。出力信号生成部22dは、第1実施形態と同様の伸長処理により、出力信号を生成する。   The process determination unit 26 acquires information on which pixels 48 are high-density pixels 48A and information on which pixels 48 are pixels included in the boundary region 57 from the region information acquisition unit 21d, and All the pixels 48 of the display panel 40d are classified as low-density pixels 48Bd, high-density pixels 48A in the boundary region 57, or high-density pixels 48A in the region 58. Decide to perform different processing on the input signal to generate the output signal. Specifically, the processing determination unit 26 performs rendering processing on the low density pixels 48Bd, performs smoothing processing on the high density pixels 48A in the boundary region 57, and performs decompression processing on the high density pixels 48A in the region 58. To decide. The process determining unit 26 outputs information (coordinate information) of the low-density pixel 48Bd that performs the rendering process to the rendering processor 27. The process determination unit 26 outputs information (coordinate information) of the high-density pixel 48A that performs the smoothing process to the smoothing process unit 28. The process determining unit 26 outputs information (coordinate information) of the high-density pixel 48A that performs the expansion process to the output signal generating unit 22d. The output signal generator 22d generates an output signal by the same expansion process as in the first embodiment.

レンダリング処理部27は、処理決定部26からの情報に基づき、低密度画素48Bdが有する各副画素49の入力信号にレンダリング処理を行って、低密度画素48Bdの各副画素49に出力するための出力信号を生成する。レンダリング処理とは、低密度画素48Bdの各副画素49の入力信号を、自画素内の副画素49のみならず、自画素の周囲の同じ色の副画素にも重畳させて印加するという画像処理方法であり、低密度画素48Bdの解像度を疑似的に高密度画素48Aに近づけることができる。例えば、レンダリング処理部27は、所定位置の低密度画素48Bd(p,q)の第1副画素49Rの出力信号値X1−(p,q)を、第1副画素49Rの入力信号値x1−(p,q)と、その周囲の画素48の第1副画素49Rの入力信号値とを平均することにより算出する。レンダリング処理部27は、第2副画素49Gの出力信号値X2−(p,q)、及び第3副画素49Bの出力信号値X3−(p,q)も、同様の方法で算出する。以下、レンダリング処理の一例を説明する。 The rendering processing unit 27 performs rendering processing on the input signal of each subpixel 49 included in the low density pixel 48Bd based on the information from the processing determination unit 26, and outputs it to each subpixel 49 of the low density pixel 48Bd. Generate an output signal. The rendering process is an image process in which an input signal of each sub-pixel 49 of the low-density pixel 48Bd is applied not only to the sub-pixel 49 in the self-pixel but also to a sub-pixel of the same color around the self-pixel. This is a method, and the resolution of the low density pixel 48Bd can be approximated to that of the high density pixel 48A. For example, the rendering processing unit 27, a low-density pixel 48Bd (p, q) of the predetermined position the first output signal value X 1- (p, q) of the sub-pixels 49R of the input signal value x of the first sub-pixel 49R 1- (p, q) is calculated by averaging the input signal value of the first sub-pixel 49R of the surrounding pixel 48. Rendering processing unit 27, an output signal value X 2- (p, q) of the second sub-pixel 49G, and the output signal value X 3- (p, q) of the third sub-pixel 49B is also calculated in a similar manner . Hereinafter, an example of rendering processing will be described.

図24は、レンダリング処理の一例を説明するための説明図である。図24の上方に記載された低密度領域54dxは、低密度画素48Bdが3つの副画素(第1副画素49R、第2副画素49G、第3副画素49B)から構成されると仮定した場合の副画素配列を示している。図24の下方に記載された低密度領域54dは、低密度画素48Bdが第1変形例で説明した副画素配列となっている。ここで、図24の低密度領域54d中の低密度画素48Bd(a+1,b+1)の第1副画素49Rに対してのレンダリング処理の一例について説明する。レンダリング処理部27は、低密度画素48Bd(a+1,b+1)の第1副画素49Rの出力信号値X1−(a+1,b+1)を、低密度画素48Bd(a,b)、48Bd(a+1,b)、48Bd(a+2,b)、48Bd(a,b+1)、48Bd(a+1,b+1)、48Bd(a+2,b+1)、48Bd(a,b+2)、48Bd(a+1,b+2)、48Bd(a+2,b+2)の第1副画素49Rの入力信号値に基づき算出する。低密度画素48Bd(a,b)、48Bd(a+1,b)、48Bd(a+2,b)、48Bd(a,b+1)、48Bd(a+2,b+1)、48Bd(a,b+2)、48Bd(a+1,b+2)、48Bd(a+2,b+2)は、図24の低密度領域54dxに示すように、低密度画素48Bd(a+1,b+1)の周囲の低密度画素である。具体的には、レンダリング処理部27は、低密度画素48Bd(a+1,b+1)の第1副画素49Rの出力信号値X1−(a+1,b+1)を、次の式(9)から算出する。 FIG. 24 is an explanatory diagram for explaining an example of rendering processing. In the low density region 54dx described in the upper part of FIG. 24, it is assumed that the low density pixel 48Bd is composed of three subpixels (first subpixel 49R, second subpixel 49G, and third subpixel 49B). The sub-pixel arrangement is shown. In the low density region 54d described below in FIG. 24, the low density pixel 48Bd has the sub-pixel arrangement described in the first modification. Here, an example of rendering processing for the first sub-pixel 49R of the low-density pixel 48Bd (a + 1, b + 1) in the low-density region 54d of FIG. 24 will be described. The rendering processing unit 27 uses the output signal value X1- (a + 1, b + 1) of the first sub-pixel 49R of the low density pixel 48Bd (a + 1, b + 1) as the low density pixel 48Bd (a, b) , 48Bd (a + 1, b). ) , 48Bd (a + 2, b) , 48Bd (a, b + 1) , 48Bd (a + 1, b + 1) , 48Bd (a + 2, b + 1) , 48Bd (a, b + 2) , 48Bd (a + 1, b + 2) , 48Bd (a + 2, b + 2) Is calculated based on the input signal value of the first sub-pixel 49R. Low density pixels 48Bd (a, b) , 48Bd (a + 1, b) , 48Bd (a + 2, b) , 48Bd (a, b + 1) , 48Bd (a + 2, b + 1) , 48Bd (a, b + 2) , 48Bd (a + 1, b + 2) ), 48Bd (a + 2, b + 2) , as shown in the low density region 54dx in FIG. 24, a low-density pixels around a low-density pixel 48Bd (a + 1, b + 1). Specifically, the rendering processing unit 27, a low-density pixel 48Bd (a + 1, b + 1) first output signal value of the sub-pixels 49R of X 1- (a + 1, b + 1), calculated from the following equation (9).

1−(a+1,b+1)=0.0625・{(−1)・x1−(a,b)+2・x1−(a+1,b)+(−1)・x1−(a+2,b)+2・x1−(a,b+1)+12・x1−(a+1,b+1)+2・x1−(a+2,b+1)+(−1)・x1−(a,b+2)+2・x1−(a+1,b+2)+(−1)・x1−(a+2,b+2)} ・・・(9) X 1- (a + 1, b + 1) = 0.0625 · {(− 1) · x 1- (a, b) + 2 · x 1- (a + 1, b) + (− 1) · x 1- (a + 2, b ) + 2 · x 1- (a, b + 1) + 12 · x 1- (a + 1, b + 1) + 2 · x 1- (a + 2, b + 1) + (− 1) · x 1- (a, b + 2) + 2 · x 1− (A + 1, b + 2) + (− 1) · x 1− (a + 2, b + 2) } (9)

式(9)に示すように、第1副画素49Rの出力信号値X1−(a+1,b+1)を、周囲の副画素の入力信号との平均から算出するが、平均処理において、低密度画素48Bd(a+1,b+1)の入力信号値x1−(a+1,b+1)にかけられる係数(式(9)では12)が、周囲の画素の入力信号値にかけられる係数より大きい。これは、平均処理における重みづけがなされていることを意味しており、自身の画素の入力信号値に対する重みづけが、周囲の画素の入力信号値に対する重みづけより大きくなっていることを意味する。同様に、低密度画素48Bd(a+1,b+1)にX方向又はY方向で隣接する低密度画素48Bd(a+1,b)、48Bd(a,b+1)、48Bd(a+2,b+1)、48Bd(a+1,b+2)の入力信号に対する重みづけは、低密度画素48Bd(a+1,b+1)の斜め方向に位置する低密度画素48Bd(a,b)、48Bd(a+2,b)、48Bd(a,b+2)、48Bd(a+2,b+2)よりも大きくなっている。レンダリング処理部27は、図24に示す第3副画素49Bについても同じ方法でレンダリング処理を行うが、図24に示す第2副画素49Gについては、間引きされていないため、レンダリング処理を行わない。以上説明したレンダリング処理は、一例であり、例えば各入力信号値にかけられる係数も、任意に設定することができる。 As shown in Expression (9), the output signal value X 1− (a + 1, b + 1) of the first sub-pixel 49R is calculated from the average of the input signals of the surrounding sub-pixels. The coefficient (12 in equation (9)) applied to the input signal value x 1− (a + 1, b + 1) of 48Bd (a + 1, b + 1) is larger than the coefficient applied to the input signal value of the surrounding pixels. This means that weighting is performed in the averaging process, and the weighting of the input signal value of its own pixel is greater than the weighting of the input signal value of surrounding pixels. . Similarly, the low density pixels 48Bd (a + 1, b ) , 48Bd (a, b + 1) , 48Bd (a + 2, b + 1) , 48Bd (a + 1, b + 2 ) adjacent to the low density pixel 48Bd (a + 1, b + 1) in the X direction or the Y direction. weighting to the input signal), the low density pixel 48Bd (a + 1, b + 1) a low density pixel 48Bd located diagonal (a, b), 48Bd ( a + 2, b), 48Bd (a, b + 2), 48Bd ( a + 2, b + 2) . The rendering processing unit 27 performs the rendering process on the third sub-pixel 49B illustrated in FIG. 24 in the same manner, but does not perform the rendering process on the second sub-pixel 49G illustrated in FIG. The rendering process described above is an example, and for example, a coefficient applied to each input signal value can be arbitrarily set.

スムージング処理部28は、処理決定部26からの情報に基づき、境界領域57中の高密度画素48Aが有する各副画素49の入力信号に、上述の伸長処理を行って出力信号を生成したあと、スムージング処理(ディザリング処理)を実行する。スムージング処理は、点灯する副画素49の数を、低密度領域54dに向かうに従って徐々に減らす処理である。以下、スムージング処理の具体例について説明する。   Based on the information from the processing determination unit 26, the smoothing processing unit 28 performs the above-described expansion processing on the input signal of each sub-pixel 49 included in the high-density pixel 48A in the boundary region 57 to generate an output signal. Perform smoothing processing (dithering processing). The smoothing process is a process of gradually reducing the number of sub-pixels 49 that are turned on toward the low density region 54d. Hereinafter, a specific example of the smoothing process will be described.

図25は、スムージング処理を説明するための説明図である。図25は、低密度領域54Ad、高密度領域52d(境界領域57A及び領域58)の各第1副画素49Rを全て点灯させる入力信号が入力された場合において、境界領域57Aにスムージング処理を実行した場合における副画素49の点灯状態を示している。図25に示すように、低密度領域54Adにおいては、全ての第1副画素49Rが点灯している。また、スムージング処理をしない領域58でも、全ての第1副画素49Rが点灯している。上述のように、低密度領域54Adの低密度画素群47Bdは、第1副画素49Rの数が領域58の高密度画素群47Aよりも少ない。従って、低密度領域54Adの第1副画素49Rの点灯数は、領域58の第1副画素49Rの点灯数よりも少ない。   FIG. 25 is an explanatory diagram for explaining the smoothing process. In FIG. 25, when an input signal for lighting all the first sub-pixels 49R in the low density area 54Ad and the high density area 52d (the boundary area 57A and the area 58) is input, the smoothing process is performed on the boundary area 57A. In this case, the lighting state of the sub-pixel 49 is shown. As shown in FIG. 25, in the low density region 54Ad, all the first sub-pixels 49R are lit. Also, all the first sub-pixels 49R are lit even in the region 58 where the smoothing process is not performed. As described above, the low density pixel group 47Bd in the low density region 54Ad has a smaller number of first sub-pixels 49R than the high density pixel group 47A in the region 58. Therefore, the number of lighting of the first sub-pixel 49R in the low density area 54Ad is smaller than the number of lighting of the first sub-pixel 49R in the area 58.

ここで、低密度領域54Adと領域58との間の境界領域57Aでは、スムージング処理が行われている。境界領域57A中の画素は高密度画素48Aであるため、副画素49の点灯数は領域58と同じであるが、実際の境界領域57A中の第1副画素49Rの点灯数は、スムージング処理により、低密度領域54dに向かうに従って徐々に減少している。具体的には、境界領域57A中の第1副画素49Rの点灯数は、領域58との境界において、領域58の第1副画素49Rの点灯数と同じであり、低密度領域54Adに向かうに従って、徐々に減少する。そして、境界領域57A中の第1副画素49Rの点灯数は、低密度領域54Adとの境界において、低密度領域54Adの第1副画素49Rの点灯数と同じとなる。   Here, the smoothing process is performed in the boundary region 57A between the low density region 54Ad and the region 58. Since the pixels in the boundary area 57A are high-density pixels 48A, the number of lighting of the sub-pixels 49 is the same as that of the area 58, but the number of lighting of the first sub-pixel 49R in the actual boundary area 57A is determined by the smoothing process. It gradually decreases toward the low density region 54d. Specifically, the number of lighting of the first sub-pixel 49R in the boundary area 57A is the same as the number of lighting of the first sub-pixel 49R in the area 58 at the boundary with the area 58, and as it goes toward the low density area 54Ad. , Gradually decrease. The number of lighting of the first sub-pixel 49R in the boundary area 57A is the same as the number of lighting of the first sub-pixel 49R in the low-density area 54Ad at the boundary with the low-density area 54Ad.

スムージング処理を行わない場合、低密度領域54Adと高密度領域52dとの境界が視認され、画質の劣化が視認されるおそれがあるが、表示装置10dは、このスムージング処理により、低密度領域54Adと高密度領域52dとの境界が視認されることを抑制することができる。   When the smoothing process is not performed, the boundary between the low-density area 54Ad and the high-density area 52d is visually recognized, and there is a possibility that the image quality may be deteriorated. However, the display device 10d may be connected to the low-density area 54Ad by the smoothing process. It can suppress that the boundary with the high-density area | region 52d is visually recognized.

以下、信号処理部20dによる出力信号の生成処理の工程をフローチャートにより説明する。図26は、第1変形例の信号処理部による出力信号の生成処理の工程を説明するフローチャートである。図26に示すように、信号処理部20dは、領域情報取得部21dにより、領域情報を取得する(ステップS10)。領域情報とは、どの画素48が高密度画素48Aであるかの情報と、どの画素48が境界領域57に含まれる画素であるかの情報である。   Hereinafter, the process of generating an output signal by the signal processing unit 20d will be described with reference to a flowchart. FIG. 26 is a flowchart illustrating a process of generating an output signal by the signal processing unit according to the first modification. As illustrated in FIG. 26, the signal processing unit 20d acquires region information by the region information acquisition unit 21d (step S10). The area information is information regarding which pixels 48 are high-density pixels 48 </ b> A and information regarding which pixels 48 are pixels included in the boundary area 57.

信号処理部20dは、領域情報を取得した後、処理決定部26により、画素48が低密度領域54d中の低密度画素48Bdであるかを判断する(ステップS12)。信号処理部20dは、画素48が低密度領域54d中の低密度画素48Bdである場合(ステップS12でYes)、レンダリング処理部27により、その画素48にレンダリング処理を実行する(ステップS14)。また、信号処理部20dは、画素48が低密度領域54d中の低密度画素48Bdでない場合(ステップS12でNo)、その画素48が境界領域57中の画素48であるかを判断する(ステップS16)。信号処理部20dは、画素48が境界領域57中の画素48である場合(ステップS16でYes)、スムージング処理部28により、その画素48にスムージング処理を実行する(ステップS18)。信号処理部20dは、画素48が境界領域57中の画素48でない場合(ステップS16でNo)、領域58の画素であると判断し、出力信号生成部22dにより、その画素48に伸長処理を実行する(ステップS20)。これにより、本処理は終了する。   After acquiring the region information, the signal processing unit 20d determines whether the pixel 48 is the low density pixel 48Bd in the low density region 54d by the processing determination unit 26 (Step S12). When the pixel 48 is the low density pixel 48Bd in the low density region 54d (Yes in step S12), the signal processing unit 20d performs the rendering process on the pixel 48 by the rendering processing unit 27 (step S14). If the pixel 48 is not the low density pixel 48Bd in the low density region 54d (No in step S12), the signal processing unit 20d determines whether the pixel 48 is the pixel 48 in the boundary region 57 (step S16). ). When the pixel 48 is the pixel 48 in the boundary region 57 (Yes in Step S16), the signal processing unit 20d performs a smoothing process on the pixel 48 by the smoothing processing unit 28 (Step S18). When the pixel 48 is not the pixel 48 in the boundary region 57 (No in step S16), the signal processing unit 20d determines that the pixel 48 is a pixel in the region 58, and the output signal generation unit 22d performs an expansion process on the pixel 48. (Step S20). Thereby, this process is complete | finished.

以上説明したように、第1変形例に係る信号処理部20dは、低密度画素48Bdに出力するための出力信号を、解像度を疑似的に高密度画素48Aに近づけるためのサブピクセルレンダリング処理を行うことにより生成する。これにより、低密度画素群47Bdが有する副画素49の数が、高密度画素群47Aが有する同じ色の副画素49の数より少ない場合であっても、低密度領域54dにおける解像度を疑似的に向上させて、低密度領域54dと高密度領域52との境界が視認されることを抑制する。   As described above, the signal processing unit 20d according to the first modification performs the sub-pixel rendering process for causing the output signal to be output to the low density pixel 48Bd to approximate the resolution to the high density pixel 48A in a pseudo manner. To generate. Thereby, even when the number of sub-pixels 49 included in the low-density pixel group 47Bd is smaller than the number of sub-pixels 49 of the same color included in the high-density pixel group 47A, the resolution in the low-density region 54d is simulated. By improving, it is suppressed that the boundary of the low density area | region 54d and the high density area | region 52 is visually recognized.

また、信号処理部20dは、境界領域57中の高密度画素48Aについて、点灯する副画素49の数を、低密度領域54dに向かうに従って徐々に減らすスムージング処理を行う。これにより、低密度画素群47Bdが有する副画素49の数が、高密度画素群47Aが有する同じ色の副画素49の数より少ない場合であっても、境界領域57で点灯数を徐々に変化させるため、低密度領域54dと高密度領域52との境界が視認されることを抑制することができる。   In addition, the signal processing unit 20d performs a smoothing process on the high-density pixels 48A in the boundary region 57 so as to gradually reduce the number of sub-pixels 49 to be lit toward the low-density region 54d. Thus, even when the number of sub-pixels 49 included in the low-density pixel group 47Bd is smaller than the number of sub-pixels 49 of the same color included in the high-density pixel group 47A, the number of lightings gradually changes in the boundary region 57. Therefore, the boundary between the low density region 54d and the high density region 52 can be suppressed from being visually recognized.

なお、図24に示す低密度領域54d、54dxは、両方とも高密度領域58よりも副画素の密度が小さいため、駆動制御回路60を設置できるスペースが高密度領域58よりも広い。また、低密度領域54dは、低密度領域54dxよりも副画素の密度が小さいため、駆動制御回路60を設置できるスペースが低密度領域54dxよりもさらに広くなる。従って、駆動制御回路60の規模が大きく、駆動制御回路60を低密度領域54dxの領域内へ配置することが困難な場合は、低密度領域54dの副画素配列を採用して、低密度領域54dに駆動制御回路60を設置することが好ましい。そして、駆動制御回路60が低密度領域54dxの領域内への配置可能な程度の大きさである場合は、低密度領域54dxの副画素配列を採用して、低密度領域54dx内に駆動制御回路60を設置することが好ましい。なお、低密度領域54dの副画素配列を採用する場合、高密度領域52における副画素配列を、低密度領域54dxの副画素配列、すなわち第4副画素49Wを含まない配列としてもよい。   24 has a smaller density of subpixels than the high-density region 58, the space for installing the drive control circuit 60 is wider than the high-density region 58. In the low-density regions 54d and 54dx shown in FIG. Further, since the density of the sub-pixel is smaller in the low density area 54d than in the low density area 54dx, the space where the drive control circuit 60 can be installed is further wider than the low density area 54dx. Accordingly, when the scale of the drive control circuit 60 is large and it is difficult to dispose the drive control circuit 60 in the region of the low density region 54dx, the sub-pixel arrangement of the low density region 54d is adopted and the low density region 54d is adopted. It is preferable to install the drive control circuit 60 in the above. When the drive control circuit 60 is of a size that can be arranged in the low density region 54dx, the sub-pixel arrangement of the low density region 54dx is adopted to drive the drive control circuit in the low density region 54dx. 60 is preferably installed. When the sub-pixel arrangement of the low-density area 54d is adopted, the sub-pixel arrangement in the high-density area 52 may be an arrangement not including the sub-pixel arrangement of the low-density area 54dx, that is, the fourth sub-pixel 49W.

なお、サブピクセルレンダリング処理及びスムージング処理は、低密度画素群47Bdが有する第1副画素49R及び第3副画素49Bの数が、高密度画素群47Aと同じである場合は、実行しなくてもよい。例えば、第1実施形態に係る副画素配列の場合、サブピクセルレンダリング処理及びスムージング処理は実行しなくてもよい。図27は、高密度画素の副画素配列の他の例を示す図である。また、第1変形例に係る低密度画素群47Bdの副画素配列であって、図27に係る高密度画素群47Aeの副画素配列である場合も、サブピクセルレンダリング処理及びスムージング処理は、実行しなくてもよい。   The sub-pixel rendering process and the smoothing process may not be executed when the number of the first sub-pixels 49R and the third sub-pixels 49B included in the low-density pixel group 47Bd is the same as that of the high-density pixel group 47A. Good. For example, in the case of the sub-pixel arrangement according to the first embodiment, the sub-pixel rendering process and the smoothing process may not be executed. FIG. 27 is a diagram illustrating another example of the sub-pixel arrangement of the high-density pixels. Also, the sub-pixel rendering process and the smoothing process are executed even when the sub-pixel arrangement of the low-density pixel group 47Bd according to the first modification is the sub-pixel arrangement of the high-density pixel group 47Ae according to FIG. It does not have to be.

図27に示すように、この例において、高密度画素48A1eと高密度画素48A2eとが2行2列で配列したで配列した高密度画素群47Aeが、高密度領域52e内で2次元マトリクス状に配列している。高密度画素群47Aeは、第1行の第1列に高密度画素48A1eを有し、第1行の第2列に高密度画素48A2eを有し、第2行の第1列に高密度画素48A2eを有し、第2行の第2列に高密度画素48A1eを有する。   As shown in FIG. 27, in this example, a high-density pixel group 47Ae in which high-density pixels 48A1e and high-density pixels 48A2e are arranged in two rows and two columns is arranged in a two-dimensional matrix within the high-density region 52e. Arranged. The high-density pixel group 47Ae has high-density pixels 48A1e in the first column of the first row, high-density pixels 48A2e in the second column of the first row, and high-density pixels in the first column of the second row. 48A2e and high-density pixels 48A1e in the second column of the second row.

高密度画素48A1eは、第1実施形態に係る高密度画素48Aと同じ副画素配列である。一方、高密度画素48A2eは、第5副画素49Cと、第6副画素49Mと、第7副画素49Yと、第4副画素49Wとを有する。第5副画素49Cは、第5色としてのシアンを表示する。第6副画素49Mは、第6色としてのマゼンダを表示する。第7副画素49Yは、第7色としての黄色を表示する。ただし、第5色、第6色、第7色、それぞれシアン、マゼンダ、黄色に限られず、第1色、第2色、第3色と異なる色であれば、任意に選択することができる。   The high-density pixel 48A1e has the same sub-pixel arrangement as the high-density pixel 48A according to the first embodiment. On the other hand, the high-density pixel 48A2e includes a fifth subpixel 49C, a sixth subpixel 49M, a seventh subpixel 49Y, and a fourth subpixel 49W. The fifth sub-pixel 49C displays cyan as the fifth color. The sixth sub-pixel 49M displays magenta as the sixth color. The seventh sub-pixel 49Y displays yellow as the seventh color. However, the fifth color, the sixth color, and the seventh color are not limited to cyan, magenta, and yellow, respectively, and any color different from the first color, the second color, and the third color can be selected.

図27に示すように、高密度画素48A1eは、第5副画素49Cと、第6副画素49Mと、第7副画素49Yと、第4副画素49Wとが、2行2列で配列している。高密度画素48A1eは、1行目の1列目に第6副画素49Mを有し、1行目の2列目に第7副画素49Yを有し、2行目の1列目に第4副画素49Wを有し、2行目の2列目に第5副画素49Cを有する。言い換えれば、高密度画素48A1eは、第6副画素49Mが、第7副画素49Yに行方向(X方向)で隣接し、第4副画素49Wに列方向(Y方向)で隣接している。また、第7副画素49Yは、第5副画素49Cに列方向(Y方向)で隣接している。また、第4副画素49Wは、第5副画素49Cに行方向(X方向)で隣接している。   As shown in FIG. 27, the high-density pixel 48A1e includes a fifth subpixel 49C, a sixth subpixel 49M, a seventh subpixel 49Y, and a fourth subpixel 49W arranged in two rows and two columns. Yes. The high-density pixel 48A1e has a sixth sub-pixel 49M in the first column of the first row, a seventh sub-pixel 49Y in the second column of the first row, and a fourth in the first column of the second row. It has a subpixel 49W, and has a fifth subpixel 49C in the second column of the second row. In other words, in the high-density pixel 48A1e, the sixth subpixel 49M is adjacent to the seventh subpixel 49Y in the row direction (X direction) and adjacent to the fourth subpixel 49W in the column direction (Y direction). The seventh sub pixel 49Y is adjacent to the fifth sub pixel 49C in the column direction (Y direction). The fourth subpixel 49W is adjacent to the fifth subpixel 49C in the row direction (X direction).

高密度画素群47Aeは、第1副画素49R及び第3副画素49Bの数が、低密度画素群47Bd(図21B参照)と同じである。そのため、上述のように、この場合はサブピクセルレンダリング処理及びスムージング処理を行わなくてもよい。   The high-density pixel group 47Ae has the same number of first sub-pixels 49R and third sub-pixels 49B as the low-density pixel group 47Bd (see FIG. 21B). Therefore, as described above, in this case, the sub-pixel rendering process and the smoothing process need not be performed.

(第2変形例)
次に、第1実施形態の第2変形例について説明する。第2変形例の表示装置10eは、反射型の液晶表示装置である点で、第1実施形態とは異なる。第2変形例において、第1実施形態と構成が共通する箇所は、説明を省略する。
(Second modification)
Next, a second modification of the first embodiment will be described. The display device 10e of the second modification is different from the first embodiment in that it is a reflective liquid crystal display device. In the second modification, the description of the parts having the same configuration as that of the first embodiment is omitted.

図28は、第2変形例に係る表示装置の構成の一例を示すブロック図である。図28に示すように、第2変形例の表示装置10eは、信号処理部20と、信号出力回路31と、走査回路32と、画像表示パネル40eと、光源部100と、を有する。画像表示パネル40eは、液晶表示パネルである。光源部100は、画像表示パネル40eの枠部42の内部に組み込まれている。光源部100は、画像表示パネル40eの側面から光を照射する光源である。表示装置10eは、外光を画像表示パネル40eで反射させることにより、画像を表示する。さらに、表示装置10eは、外光が十分でない屋外での夜間使用や暗所での使用の場合等には、光源部100から発光される光を画像表示パネル40eで反射させることによっても、画像を表示することができる。   FIG. 28 is a block diagram illustrating an example of a configuration of a display device according to a second modification. As illustrated in FIG. 28, the display device 10e according to the second modification includes a signal processing unit 20, a signal output circuit 31, a scanning circuit 32, an image display panel 40e, and a light source unit 100. The image display panel 40e is a liquid crystal display panel. The light source unit 100 is incorporated in the frame portion 42 of the image display panel 40e. The light source unit 100 is a light source that emits light from the side surface of the image display panel 40e. The display device 10e displays an image by reflecting external light on the image display panel 40e. Furthermore, the display device 10e can also be used by reflecting the light emitted from the light source unit 100 on the image display panel 40e when used outdoors in the dark or when used in a dark place. Can be displayed.

図29は、第2変形例に係る画像表示パネルの画素が含む副画素の駆動回路を示す図である。第2変形例における副画素49は、駆動回路45eによって駆動される。駆動回路45eは、第1実施形態に係る点灯回路45と同様に、2次元のマトリクス状(行列状)に配列されている。図29に示すように、駆動回路45eは、トランジスタTr3と、液晶容量C2と、保持容量C3と、を含む。トランジスタTr3は、例えば、TFTを用いて形成されたスイッチである。トランジスタTr3は、ゲート電極が複数の走査線SCLのうち1つに接続され、ソース電極が複数の信号線DTLのうち1つに接続されている。   FIG. 29 is a diagram illustrating a sub-pixel drive circuit included in the pixel of the image display panel according to the second modification. The sub-pixel 49 in the second modification is driven by the drive circuit 45e. The drive circuit 45e is arranged in a two-dimensional matrix (matrix) like the lighting circuit 45 according to the first embodiment. As shown in FIG. 29, the drive circuit 45e includes a transistor Tr3, a liquid crystal capacitor C2, and a storage capacitor C3. The transistor Tr3 is a switch formed using, for example, a TFT. The transistor Tr3 has a gate electrode connected to one of the plurality of scanning lines SCL and a source electrode connected to one of the plurality of signal lines DTL.

液晶容量C2は、後述する画素電極108と対向電極110との間で発生する液晶素子の容量成分をさす。画素電極108は、トランジスタTr3のドレイン電極に接続されている。保持容量C3は、一方の電極が画素電極108に、他方の電極が対向電極110にそれぞれ接続されている。   The liquid crystal capacitance C2 indicates a capacitance component of a liquid crystal element generated between a pixel electrode 108 and a counter electrode 110, which will be described later. The pixel electrode 108 is connected to the drain electrode of the transistor Tr3. The storage capacitor C <b> 3 has one electrode connected to the pixel electrode 108 and the other electrode connected to the counter electrode 110.

次に、第2変形例における画像表示パネル40eの構造を説明する。図30Aは、第2変形例における高密度領域での画像表示パネルの断面構造を模式的に示す図である。図30Bは、第2変形例における低密度領域での画像表示パネルの断面構造を模式的に示す図である。図30Aは、第1実施形態の図6Aと同じ箇所での断面図であり、図30Bは、第1実施形態の図6Bと同じ箇所での断面図である。図30A及び図30Bに示すように、画像表示パネル40eは、駆動回路45eと、基板71と、絶縁層72と、カラーフィルタ81と、対向基板104と、液晶層106と、画素電極108と、対向電極110と、導光板112と、を有する。ここで、画像表示パネル40eの画像を表示する面を前面40e1とし、前面40e1と反対側の面を背面40e2とする。基板71は、画像表示パネル40eの背面40e2側に設けられる。基板71は、シリコンなどの半導体基板、ガラス基板、樹脂基板などであって、駆動回路45eを形成又は保持する。駆動回路45eは、第1実施形態の点灯駆動回路45と同様に、副画素49毎に設けられている。駆動回路45eの回路構成は後述する。絶縁層72は、基板71よりも前面40e1側に設けられ、上述した駆動回路45eなどを保護する保護膜であり、シリコン酸化物、シリコン窒化物などを用いることができる。   Next, the structure of the image display panel 40e in the second modification will be described. FIG. 30A is a diagram schematically showing a cross-sectional structure of the image display panel in the high-density region in the second modified example. FIG. 30B is a diagram schematically showing a cross-sectional structure of the image display panel in the low density region in the second modification. FIG. 30A is a cross-sectional view at the same location as FIG. 6A of the first embodiment, and FIG. 30B is a cross-sectional view at the same location as FIG. 6B of the first embodiment. As shown in FIGS. 30A and 30B, the image display panel 40e includes a drive circuit 45e, a substrate 71, an insulating layer 72, a color filter 81, a counter substrate 104, a liquid crystal layer 106, a pixel electrode 108, The counter electrode 110 and the light guide plate 112 are provided. Here, a surface of the image display panel 40e that displays an image is a front surface 40e1, and a surface opposite to the front surface 40e1 is a back surface 40e2. The substrate 71 is provided on the back surface 40e2 side of the image display panel 40e. The substrate 71 is a semiconductor substrate such as silicon, a glass substrate, a resin substrate, or the like, and forms or holds the drive circuit 45e. The drive circuit 45e is provided for each sub-pixel 49, similarly to the lighting drive circuit 45 of the first embodiment. The circuit configuration of the drive circuit 45e will be described later. The insulating layer 72 is provided on the front surface 40e1 side of the substrate 71 and is a protective film that protects the above-described drive circuit 45e and the like, and silicon oxide, silicon nitride, or the like can be used.

対向基板104は、絶縁層72よりも前面40e1側に設けられる基板である。対向基板104は、例えばガラスなどの透明性を有する基板である。液晶層106は、絶縁層72と対向基板104との間に設けられ、内部に液晶素子が封入されている。   The counter substrate 104 is a substrate provided closer to the front surface 40 e 1 than the insulating layer 72. The counter substrate 104 is a transparent substrate such as glass. The liquid crystal layer 106 is provided between the insulating layer 72 and the counter substrate 104, and a liquid crystal element is sealed therein.

画素電極108は、絶縁層72よりも前面40e1側、すなわち液晶層106側に設けられている。画素電極108は、後述するスイッチング素子(トランジスタTr3)を介して信号線DTLに接続されており、映像信号としての画像出力信号が印加される。画素電極108は、例えばアルミニウム又は銀製の反射性を有する部材であり、外光又は光源部100からの光を反射する。すなわち、画素電極108は、反射部を構成する。画素電極108、すなわち反射部は、画像表示パネル40eの前面40e1(画像を表示する側の面)から入射された光を反射して、画像を表示させる。   The pixel electrode 108 is provided on the front surface 40 e 1 side, that is, on the liquid crystal layer 106 side with respect to the insulating layer 72. The pixel electrode 108 is connected to the signal line DTL via a switching element (transistor Tr3) described later, and an image output signal as a video signal is applied. The pixel electrode 108 is a reflective member made of, for example, aluminum or silver, and reflects external light or light from the light source unit 100. That is, the pixel electrode 108 constitutes a reflection part. The pixel electrode 108, that is, the reflection portion reflects light incident from the front surface 40e1 (surface on the image display side) of the image display panel 40e to display an image.

カラーフィルタ81は、対向基板104の背面40e1側の面、すなわち液晶層106側の面に設けられている。対向電極110は、液晶層106に設けられており、カラーフィルタ81よりも背面40e2側に設けられている。また、図30Bに示すように、カラーフィルタ81同士の間には、遮光するブラックマトリックス114が設けられている。対向電極110は、例えばITO、又はIZO等の透明性を有する導電性材料である。画素電極108と対向電極110とは対向して設けられているため、画素電極108と対向電極110との間に画像出力信号による電圧が印加されると、画素電極108と対向電極110とは、液晶層106内に電界を生じさせる。表示装置10eは、液晶層106内に生じた電界により複屈折率が変化し、画像表示パネル40eから反射される光量を調整する。画像表示パネル40eは、いわゆる縦電界方式であるが、画像表示パネル40eの表示面に平行な方向に電界を発生させる横電界方式であってもよい。   The color filter 81 is provided on the surface on the back surface 40e1 side of the counter substrate 104, that is, the surface on the liquid crystal layer 106 side. The counter electrode 110 is provided on the liquid crystal layer 106 and is provided closer to the back surface 40 e 2 than the color filter 81. As shown in FIG. 30B, a black matrix 114 that shields light is provided between the color filters 81. The counter electrode 110 is a conductive material having transparency such as ITO or IZO. Since the pixel electrode 108 and the counter electrode 110 are provided to face each other, when a voltage based on an image output signal is applied between the pixel electrode 108 and the counter electrode 110, the pixel electrode 108 and the counter electrode 110 are An electric field is generated in the liquid crystal layer 106. The display device 10e adjusts the amount of light reflected from the image display panel 40e by changing the birefringence due to the electric field generated in the liquid crystal layer 106. The image display panel 40e is a so-called vertical electric field method, but may be a horizontal electric field method that generates an electric field in a direction parallel to the display surface of the image display panel 40e.

カラーフィルタ81は、画素電極108に対応して複数設けられる。画素電極108と、対向電極110と、カラーフィルタ81とは、それぞれ副画素49を構成する。駆動回路45eは、副画素49を駆動させるための回路であり、副画素49には含まれない。導光板112は、対向基板104の前面40e1側の面に設けられている。導光板112は、例えば、アクリル樹脂、ポリカーボネート(PC)樹脂、メタクリル酸メチル−スチレン共重合体(MS樹脂)等の透明性を有する板状部材である。導光板112は、前面40e1側の面である上面に、プリズム加工がなされている。   A plurality of color filters 81 are provided corresponding to the pixel electrodes 108. The pixel electrode 108, the counter electrode 110, and the color filter 81 constitute a subpixel 49. The drive circuit 45 e is a circuit for driving the subpixel 49 and is not included in the subpixel 49. The light guide plate 112 is provided on the surface of the counter substrate 104 on the front surface 40e1 side. The light guide plate 112 is a transparent plate member such as an acrylic resin, a polycarbonate (PC) resin, or a methyl methacrylate-styrene copolymer (MS resin). The light guide plate 112 has a prism processed on the upper surface, which is the surface on the front surface 40e1 side.

図30Aに示すように、高密度領域52において、駆動回路45e、及び各配線は、高密度画素48Aの各副画素49(より詳しくは画素電極108)よりも下方(背面40e2側)に設けられている。図30Bに示すように、低密度領域54において、駆動回路45e、各配線、及び駆動制御回路60は、低密度画素48Bの各副画素49(より詳しくは画素電極108)よりも下方(背面40e2側)に設けられている。   As shown in FIG. 30A, in the high density region 52, the drive circuit 45e and each wiring are provided below (on the back surface 40e2 side) below each sub pixel 49 (more specifically, the pixel electrode 108) of the high density pixel 48A. ing. As shown in FIG. 30B, in the low density region 54, the drive circuit 45e, each wiring, and the drive control circuit 60 are below (the back surface 40e2) below each sub pixel 49 (more specifically, the pixel electrode 108) of the low density pixel 48B. Side).

光源部100は、発光ダイオード(LED)を有する。光源部100は、副画素49、より詳しくは画素電極108よりも前面40e1側に設けられている。すなわち、表示装置10eは、画素電極108(反射部)よりも背面40e2側には、光源部100を有していない。より詳しくは、光源部100は、導光板112の側面に沿って設けられている。光源部100は、導光板112を介して、画像表示パネル40の前面40e1から光を照射する。光源部100は、画像観察者の操作、又は表示装置10eに取付けられて外光を計測する外光センサ等によって、オン(点灯)とオフ(消灯)とが切り替えられる。光源部100は、オンの場合に光を照射し、オフの場合に光を照射しない。例えば、画像観察者が、画像が暗いと感じた場合は、画像観察者は、光源部100をオンにして、光源部100から画像表示パネル40eに光を照射させ、画像を明るくする。また、外光センサが、外光強度が所定の値より小さいと判断した場合には、例えば信号処理部20は、光源部100をオンにして、光源部100から画像表示パネル40eに光を照射させ、画像を明るくする。   The light source unit 100 includes a light emitting diode (LED). The light source unit 100 is provided on the front surface 40e1 side with respect to the sub-pixel 49, more specifically, the pixel electrode 108. That is, the display device 10e does not include the light source unit 100 on the back surface 40e2 side with respect to the pixel electrode 108 (reflecting unit). More specifically, the light source unit 100 is provided along the side surface of the light guide plate 112. The light source unit 100 irradiates light from the front surface 40 e 1 of the image display panel 40 through the light guide plate 112. The light source unit 100 is switched on (lit) and off (unlit) by an operation of an image observer or an external light sensor that is attached to the display device 10e and measures external light. The light source unit 100 emits light when turned on and does not emit light when turned off. For example, when the image observer feels that the image is dark, the image observer turns on the light source unit 100 and irradiates the image display panel 40e with light from the light source unit 100 to brighten the image. When the external light sensor determines that the external light intensity is smaller than a predetermined value, for example, the signal processing unit 20 turns on the light source unit 100 and irradiates the image display panel 40e with light from the light source unit 100. And brighten the image.

次に、画像表示パネル40eによる光の反射について説明する。図30A及び図30Bに示すように、画像表示パネル40eには、前面40e1側から、外光LO1が入射される。外光LO1は、導光板112内を通って画素電極108に入射される。画素電極108に入射された外光LO1は、画素電極108に反射され、光LO2として、導光板112内を通って、外部に出射される。また、光源部100をオンにした場合、光源部100からの光LI1は、導光板112の側面から導光板112内に入射する。導光板112内に入射された光LI1は、導光板112の上面で散乱して反射され、一部が光LI2として、画素電極108に照射される。画素電極108に照射された光LI2は、画素電極108により反射され、光LI3として導光板112を通って外部に出射する。また、導光板112の上面で散乱した光の他の一部は、光LI4として反射され、導光板112内で反射を繰り返す。   Next, the reflection of light by the image display panel 40e will be described. As shown in FIGS. 30A and 30B, external light LO1 is incident on the image display panel 40e from the front surface 40e1 side. The external light LO1 enters the pixel electrode 108 through the light guide plate 112. The external light LO1 incident on the pixel electrode 108 is reflected by the pixel electrode 108, and is emitted to the outside as light LO2 through the light guide plate 112. Further, when the light source unit 100 is turned on, the light LI1 from the light source unit 100 enters the light guide plate 112 from the side surface of the light guide plate 112. The light LI1 that has entered the light guide plate 112 is scattered and reflected by the upper surface of the light guide plate 112, and a part of the light LI1 is applied to the pixel electrode 108 as light LI2. The light LI2 irradiated to the pixel electrode 108 is reflected by the pixel electrode 108 and is emitted to the outside through the light guide plate 112 as light LI3. Further, another part of the light scattered on the upper surface of the light guide plate 112 is reflected as the light LI4 and is repeatedly reflected in the light guide plate 112.

すなわち、画素電極108は、画像表示パネル40eの前面40e1から画像表示パネル40eに入射される外光LO1又は光LI2を外部に反射する。外部に反射された光LO2及びLI3は、液晶層43及びカラーフィルタ46を通る。そのため、表示装置10eは、外部に反射される光LO2,LI3により、画像を表示することができる。このように、表示装置10eは、サイドライト型の光源部100を有する反射型の液晶表示装置である。なお、表示装置10eは、光源部100及び導光板112を有さなくてもよい。この場合、表示装置10eは、外光LO1を反射した光LO2によって、画像を表示することができる。   That is, the pixel electrode 108 reflects outside light LO1 or light LI2 incident on the image display panel 40e from the front surface 40e1 of the image display panel 40e. The light LO2 and LI3 reflected to the outside pass through the liquid crystal layer 43 and the color filter 46. Therefore, the display device 10e can display an image with the light LO2 and LI3 reflected to the outside. Thus, the display device 10 e is a reflective liquid crystal display device having the sidelight type light source unit 100. The display device 10e may not include the light source unit 100 and the light guide plate 112. In this case, the display device 10e can display an image with the light LO2 reflected from the external light LO1.

以上説明したように、第2変形例に係る表示装置10eは、副画素49を複数有する画素48が2次元マトリクス状に配列される画像表示パネル40eを有する表示装置である。第2変形例における副画素49は、画像表示パネル40eの前面40e1からの光を反射する画素電極108、すなわち反射部を有する。画像表示パネル40eは、画素電極108が反射した前面40e1からの光により画像を表示する。そして、画像表示パネル40eは、低密度画素48Bを有する低密度領域54と、高密度画素48Aを有する高密度領域52と、を有する。画像表示パネル40eは、画素電極108よりも背面40e2側に、光を照射する光源部100を有さない。   As described above, the display device 10e according to the second modification is a display device having the image display panel 40e in which the pixels 48 having a plurality of sub-pixels 49 are arranged in a two-dimensional matrix. The sub-pixel 49 in the second modified example has a pixel electrode 108 that reflects light from the front surface 40e1 of the image display panel 40e, that is, a reflection portion. The image display panel 40e displays an image with light from the front surface 40e1 reflected by the pixel electrode 108. The image display panel 40e includes a low density region 54 having low density pixels 48B and a high density region 52 having high density pixels 48A. The image display panel 40e does not have the light source unit 100 that emits light on the back surface 40e2 side of the pixel electrode 108.

表示装置10eは、画素電極108よりも背面40e2側に光源部100を有さず、画素電極108よりも前面40e1側からの光を反射することで、画像を表示する。従って、この表示装置10eも、第1実施形態と同様に、配線により光が遮断されないため、高密度領域52の開口率の低下を抑制し、高密度領域52と低密度領域54との開口率の差を小さくすることができる。従って、この表示装置10は、領域毎に画像の明るさが異なることを抑制し、画質の劣化を抑制する。   The display device 10e does not have the light source unit 100 on the back surface 40e2 side of the pixel electrode 108, and displays an image by reflecting light from the front surface 40e1 side of the pixel electrode 108. Accordingly, in the display device 10e as well, the light is not blocked by the wiring as in the first embodiment, so that the decrease in the aperture ratio of the high density region 52 is suppressed, and the aperture ratio of the high density region 52 and the low density region 54 is suppressed. Can be reduced. Therefore, the display device 10 suppresses that the brightness of the image is different for each region, and suppresses deterioration in image quality.

また、副画素49は、副画素49を駆動するための信号が配線(走査線SCL、信号線DTL)を介して入力される。この配線は、画像表示面50に対して、画素電極108よりも下方(背面40e2側)に設けられている。従って、この表示装置10は、画素電極108から外部へ向かう光が、配線に向かわない。そのため、この表示装置10eは、配線により光が遮断されることをより好適に抑制し、画質の劣化をより好適に抑制する。   In addition, a signal for driving the sub-pixel 49 is input to the sub-pixel 49 via wiring (scanning line SCL, signal line DTL). The wiring is provided below the pixel electrode 108 (on the back surface 40e2 side) with respect to the image display surface 50. Therefore, in the display device 10, the light traveling from the pixel electrode 108 to the outside does not travel to the wiring. For this reason, the display device 10e more preferably suppresses light from being blocked by the wiring, and more preferably suppresses deterioration in image quality.

また、第2変形例で説明した反射型の液晶表示装置は、第1実施形態以外の実施形態及び変形例にも適用可能である。すなわち、本開示に係る表示装置は、自発光型の表示装置の代わりに、反射型の液晶表示装置であってもよい。ただし、この場合、光源部100は、画素電極108よりも背面40e2側に設けられていない。   The reflective liquid crystal display device described in the second modification can also be applied to embodiments and modifications other than the first embodiment. That is, the display device according to the present disclosure may be a reflective liquid crystal display device instead of the self-luminous display device. However, in this case, the light source unit 100 is not provided on the back surface 40e2 side with respect to the pixel electrode 108.

(適用例)
次に、図31及び図32を参照して、実施形態1で説明した表示装置10の適用例について説明する。図31及び図32は、実施形態1に係る表示装置を適用する電子機器の一例を示す図である。実施形態1に係る表示装置10は、図31に示すカーナビゲーションシステム、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、図32に示す携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、実施形態1に係る表示装置10は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。電子機器は、表示装置に映像信号を供給し、表示装置の動作を制御する制御装置11(図1参照)を備える。なお、本適用例は、実施形態1に係る表示装置10以外でも、以上説明した他の実施形態及び変形例に係る表示装置にも適用できる。
(Application example)
Next, an application example of the display device 10 described in the first embodiment will be described with reference to FIGS. 31 and 32. 31 and 32 are diagrams illustrating an example of an electronic apparatus to which the display device according to the first embodiment is applied. The display device 10 according to the first embodiment includes electronic devices in all fields such as a car navigation system, a television device, a digital camera, a notebook personal computer, a mobile terminal device such as a mobile phone illustrated in FIG. It can be applied to equipment. In other words, the display device 10 according to the first embodiment can be applied to electronic devices in various fields that display an externally input video signal or an internally generated video signal as an image or video. The electronic device includes a control device 11 (see FIG. 1) that supplies a video signal to the display device and controls the operation of the display device. Note that this application example can be applied to display devices according to other embodiments and modifications described above, in addition to the display device 10 according to the first embodiment.

図31に示す電子機器は、実施形態1に係る表示装置10が適用されるカーナビゲーション装置である。表示装置10は、自動車の車内のダッシュボード300に設置される。具体的にはダッシュボード300の運転席311と助手席312の間に設置される。カーナビゲーション装置の表示装置10は、ナビゲーション表示、音楽操作画面の表示、又は、映画再生表示等に利用される。   The electronic apparatus shown in FIG. 31 is a car navigation device to which the display device 10 according to the first embodiment is applied. The display device 10 is installed on a dashboard 300 in a car. Specifically, it is installed between the driver's seat 311 and the passenger seat 312 of the dashboard 300. The display device 10 of the car navigation device is used for navigation display, music operation screen display, movie playback display, and the like.

図32に示す電子機器は、実施形態1に係る表示装置10が適用される携帯型コンピュータ、多機能な携帯電話、音声通話可能な携帯コンピュータまたは通信可能な携帯コンピュータとして動作し、いわゆるスマートフォン、タブレット端末と呼ばれることもある、情報携帯端末である。この情報携帯端末は、例えば筐体562の表面に表示部561を有している。この表示部561は、実施形態1に係る表示装置10と外部近接物体を検出可能なタッチ検出(いわゆるタッチパネル)機能とを備えている。   The electronic apparatus illustrated in FIG. 32 operates as a portable computer to which the display device 10 according to the first embodiment is applied, a multifunctional mobile phone, a portable computer capable of voice communication, or a portable computer capable of communication, and is a so-called smartphone or tablet. It is a portable information terminal, sometimes called a terminal. This information portable terminal has a display unit 561 on the surface of a housing 562, for example. The display unit 561 includes the display device 10 according to the first embodiment and a touch detection (so-called touch panel) function capable of detecting an external proximity object.

以上、本発明の実施形態を説明したが、これらの実施形態の内容によりこれらの実施形態が限定されるものではない。また、前述した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、前述した構成要素は適宜組み合わせることが可能である。さらに、前述した実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。   As mentioned above, although embodiment of this invention was described, these embodiment is not limited by the content of these embodiment. In addition, the above-described constituent elements include those that can be easily assumed by those skilled in the art, those that are substantially the same, and those in a so-called equivalent range. Furthermore, the above-described components can be appropriately combined. Furthermore, various omissions, substitutions, or changes of the components can be made without departing from the spirit of the above-described embodiment.

本開示は、次のような構成を採用することができる。   The present disclosure can employ the following configurations.

(1)自発光層を有する副画素を複数有する画素が2次元マトリクス状に配列され、
第1の数の前記副画素を有する画素である低密度画素を有する低密度領域と、前記第1の数よりも大きい第2の数の前記副画素を有する高密度画素を有する高密度領域と、前記自発光層を点灯させる点灯駆動回路と、を有する、表示装置。
(1) Pixels having a plurality of sub-pixels having a self-luminous layer are arranged in a two-dimensional matrix,
A low density region having low density pixels that are pixels having a first number of subpixels, and a high density region having high density pixels having a second number of subpixels greater than the first number; And a lighting drive circuit for lighting the self-light-emitting layer.

(2)前記副画素は、前記副画素を駆動するための信号が配線を介して入力され、
前記配線は、画像表示面に対して、前記自発光層よりも下方に設けられている、前記表示装置。
(2) A signal for driving the sub-pixel is input to the sub-pixel via a wiring.
The display device, wherein the wiring is provided below the self-luminous layer with respect to the image display surface.

(3)前記低密度領域は、さらに、前記点灯駆動回路の駆動を制御するための駆動制御回路を有し、前記高密度領域は、前記駆動制御回路を有さない、前記表示装置。   (3) The display device, wherein the low density region further includes a drive control circuit for controlling driving of the lighting drive circuit, and the high density region does not include the drive control circuit.

(4)前記駆動制御回路は、前記画像表示面に対して、前記自発光層よりも下方に設けられている、前記表示装置。   (4) The display device, wherein the drive control circuit is provided below the self-luminous layer with respect to the image display surface.

(5)前記点灯駆動回路は、前記駆動制御回路と同層に設けられている、前記表示装置。   (5) The display device, wherein the lighting drive circuit is provided in the same layer as the drive control circuit.

(6)前記高密度領域は、前記画像表示面の中央に設けられており、
前記低密度領域は、前記画像表示面内であって、前記高密度領域の両端部に設けられている、前記表示装置。
(6) The high-density region is provided in the center of the image display surface,
The display device, wherein the low density region is provided at both ends of the high density region in the image display surface.

(7)前記画像表示面は、所定の方向に沿って、前記画像表示パネルの全域を占める、前記表示装置。   (7) The display device, wherein the image display surface occupies the entire area of the image display panel along a predetermined direction.

(8)前記駆動制御回路は、前記自発光層を点灯させるために前記副画素を順番に選択する走査回路である、前記表示装置。   (8) The display device, wherein the drive control circuit is a scanning circuit that sequentially selects the sub-pixels to light the self-light-emitting layer.

(9)前記低密度領域は、前記高密度領域内に点在して設けられている、前記表示装置。   (9) The display device, wherein the low density regions are provided in a scattered manner in the high density region.

(10)前記駆動制御回路は、前記画像表示パネルの駆動を制御するためのセンサを有する、前記表示装置。   (10) The display device, wherein the drive control circuit includes a sensor for controlling driving of the image display panel.

(11)前記低密度画素の副画素の面積は、前記高密度画素の副画素の面積よりも大きい、前記表示装置。   (11) The display device, wherein an area of a sub-pixel of the low-density pixel is larger than an area of a sub-pixel of the high-density pixel.

(12)前記低密度画素に出力するための出力信号を、サブピクセルレンダリング処理を行うことにより生成する信号処理部を更に有する、前記表示装置。   (12) The display device further including a signal processing unit that generates an output signal to be output to the low-density pixels by performing a sub-pixel rendering process.

(13)前記信号処理部は、前記高密度領域内の一部分の領域であって、前記低密度領域に隣接する所定の範囲の領域である境界領域内の前記高密度画素について、点灯する副画素の数を、前記低密度領域に向かうに従って徐々に減らすスムージング処理を行う、前記表示装置。   (13) The signal processing unit is a sub-pixel that is lit for the high-density pixel in a boundary region that is a partial region in the high-density region and is in a predetermined range adjacent to the low-density region. The display device is configured to perform a smoothing process that gradually decreases the number of the light sources toward the low density region.

(14)副画素を複数有する画素が2次元マトリクス状に配列される画像表示パネルを有する表示装置であって、
前記副画素は、前記画像表示パネルの前面からの光を反射する反射部を有し、
前記画像表示パネルは、前記反射部が反射した前記前面からの光により画像を表示し、第1の数の前記副画素を有する画素である低密度画素を有する低密度領域と、前記第1の数よりも大きい第2の数の前記副画素を有する高密度画素を有する高密度領域と、を有し、前記反射部よりも前記前面と反対側である背面側に、光を照射する光源部を有さない、表示装置。
(14) A display device having an image display panel in which pixels having a plurality of subpixels are arranged in a two-dimensional matrix,
The sub-pixel has a reflection part that reflects light from the front surface of the image display panel,
The image display panel displays an image by light from the front surface reflected by the reflection unit, and includes a low-density region having low-density pixels that are pixels having a first number of the sub-pixels, and the first A high-density region having a high-density pixel having a second number of the sub-pixels greater than the number, and a light source unit that irradiates light on the back side opposite to the front side of the reflection unit Without a display device.

(15)前記副画素は、前記副画素を駆動するための信号が配線を介して入力され、
前記配線は、画像表示面に対して、前記反射部よりも下方に設けられている、表示装置。
(15) The sub-pixel receives a signal for driving the sub-pixel via a wiring,
The display device, wherein the wiring is provided below the reflection unit with respect to the image display surface.

10 表示装置
20 信号処理部
30 画像表示パネル駆動部
40 画像表示パネル
48 画素
48A 高密度画素
48B 低密度画素
52 高密度領域
54 低密度領域
49R 第1副画素
49G 第2副画素
49B 第3副画素
49W 第4副画素
DESCRIPTION OF SYMBOLS 10 Display apparatus 20 Signal processing part 30 Image display panel drive part 40 Image display panel 48 Pixel 48A High density pixel 48B Low density pixel 52 High density area 54 Low density area 49R 1st subpixel 49G 2nd subpixel 49B 3rd subpixel 49W 4th sub-pixel

Claims (15)

自発光層を有する副画素を複数有する画素が2次元マトリクス状に配列され、
第1の数の前記副画素を有する画素である低密度画素を有する低密度領域と、前記第1の数よりも大きい第2の数の前記副画素を有する高密度画素を有する高密度領域と、前記自発光層を点灯させる点灯駆動回路と、を有する、表示装置。
Pixels having a plurality of sub-pixels having a self-luminous layer are arranged in a two-dimensional matrix,
A low density region having low density pixels that are pixels having a first number of subpixels, and a high density region having high density pixels having a second number of subpixels greater than the first number; And a lighting drive circuit for lighting the self-light-emitting layer.
前記副画素は、前記副画素を駆動するための信号が配線を介して入力され、
前記配線は、画像表示面に対して、前記自発光層よりも下方に設けられている、請求項1に記載の表示装置。
The sub-pixel receives a signal for driving the sub-pixel via a wiring,
The display device according to claim 1, wherein the wiring is provided below the self-luminous layer with respect to the image display surface.
前記低密度領域は、さらに、前記点灯駆動回路の駆動を制御するための駆動制御回路を有し、前記高密度領域は、前記駆動制御回路を有さない、請求項2に記載の表示装置。   The display device according to claim 2, wherein the low density region further includes a drive control circuit for controlling driving of the lighting drive circuit, and the high density region does not include the drive control circuit. 前記駆動制御回路は、前記画像表示面に対して、前記自発光層よりも下方に設けられている、請求項3に記載の表示装置。   The display device according to claim 3, wherein the drive control circuit is provided below the self-luminous layer with respect to the image display surface. 前記点灯駆動回路は、前記駆動制御回路と同層に設けられている、請求項4に記載の表示装置。   The display device according to claim 4, wherein the lighting drive circuit is provided in the same layer as the drive control circuit. 前記高密度領域は、前記画像表示面の中央に設けられており、
前記低密度領域は、前記画像表示面内であって、前記高密度領域の両端部に設けられている、請求項4又は請求項5に記載の表示装置。
The high-density region is provided in the center of the image display surface,
The display device according to claim 4, wherein the low density region is provided at both ends of the high density region in the image display surface.
前記画像表示面は、所定の方向に沿って、画像表示パネルの全域を占める、請求項6に記載の表示装置。   The display device according to claim 6, wherein the image display surface occupies the entire area of the image display panel along a predetermined direction. 前記駆動制御回路は、前記自発光層を点灯させるために前記副画素を順番に選択する走査回路である、請求項7に記載の表示装置。   The display device according to claim 7, wherein the drive control circuit is a scanning circuit that sequentially selects the sub-pixels to light the self-light-emitting layer. 前記低密度領域は、前記高密度領域内に点在して設けられている、請求項4又は請求項5に記載の表示装置。   The display device according to claim 4, wherein the low density region is provided in a scattered manner in the high density region. 前記駆動制御回路は、前記画像表示パネルの駆動を制御するためのセンサを有する、請求項9に記載の表示装置。   The display device according to claim 9, wherein the drive control circuit includes a sensor for controlling driving of the image display panel. 前記低密度画素の副画素の面積は、前記高密度画素の副画素の面積よりも大きい、請求項1から請求項10のいずれか1項に記載の表示装置。   11. The display device according to claim 1, wherein an area of a sub-pixel of the low-density pixel is larger than an area of a sub-pixel of the high-density pixel. 前記低密度画素に出力するための出力信号を、サブピクセルレンダリング処理を行うことにより生成する信号処理部を更に有する、請求項1から請求項11のいずれか1項に記載の表示装置。   12. The display device according to claim 1, further comprising a signal processing unit that generates an output signal to be output to the low-density pixels by performing a sub-pixel rendering process. 前記信号処理部は、前記高密度領域内の一部分の領域であって、前記低密度領域に隣接する所定の範囲の領域である境界領域内の前記高密度画素について、点灯する副画素の数を、前記低密度領域に向かうに従って徐々に減らすスムージング処理を行う、請求項12に記載の表示装置。   The signal processing unit determines the number of sub-pixels to be lit for the high-density pixels in a boundary region that is a partial region in the high-density region and is adjacent to the low-density region. The display device according to claim 12, wherein smoothing processing that gradually decreases toward the low density region is performed. 副画素を複数有する画素が2次元マトリクス状に配列される画像表示パネルを有する表示装置であって、
前記副画素は、前記画像表示パネルの前面からの光を反射する反射部を有し、
前記画像表示パネルは、前記反射部が反射した前記前面からの光により画像を表示し、第1の数の前記副画素を有する画素である低密度画素を有する低密度領域と、前記第1の数よりも大きい第2の数の前記副画素を有する高密度画素を有する高密度領域と、を有し、前記反射部よりも前記前面と反対側である背面側に、光を照射する光源部を有さない、表示装置。
A display device having an image display panel in which pixels having a plurality of sub-pixels are arranged in a two-dimensional matrix,
The sub-pixel has a reflection part that reflects light from the front surface of the image display panel,
The image display panel displays an image by light from the front surface reflected by the reflection unit, and includes a low-density region having low-density pixels that are pixels having a first number of the sub-pixels, and the first A high-density region having a high-density pixel having a second number of the sub-pixels greater than the number, and a light source unit that irradiates light on the back side opposite to the front side of the reflection unit Without a display device.
前記副画素は、前記副画素を駆動するための信号が配線を介して入力され、
前記配線は、画像表示面に対して、前記反射部よりも下方に設けられている、請求項14に記載の表示装置。
The sub-pixel receives a signal for driving the sub-pixel via a wiring,
The display device according to claim 14, wherein the wiring is provided below the reflection unit with respect to the image display surface.
JP2016175024A 2015-09-14 2016-09-07 Display unit Pending JP2017058671A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/262,822 US10140909B2 (en) 2015-09-14 2016-09-12 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015180888 2015-09-14
JP2015180888 2015-09-14

Publications (1)

Publication Number Publication Date
JP2017058671A true JP2017058671A (en) 2017-03-23

Family

ID=58390208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016175024A Pending JP2017058671A (en) 2015-09-14 2016-09-07 Display unit

Country Status (1)

Country Link
JP (1) JP2017058671A (en)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130073667A (en) * 2011-12-23 2013-07-03 엘지디스플레이 주식회사 Liquid crystal display and stereoscopic image display using the same
JP2020027270A (en) * 2018-08-13 2020-02-20 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
KR20200078686A (en) * 2018-06-20 2020-07-01 보에 테크놀로지 그룹 컴퍼니 리미티드 Display substrate, driving method thereof, display device and high-precision metal mask
KR20200079868A (en) * 2018-12-26 2020-07-06 엘지디스플레이 주식회사 Full screen display device
KR20200087251A (en) * 2018-06-29 2020-07-20 보에 테크놀로지 그룹 컴퍼니 리미티드 Display substrate, display method, display device and high-precision metal mask
CN112102720A (en) * 2019-06-17 2020-12-18 三星显示有限公司 Display device
JP2021517658A (en) * 2018-04-03 2021-07-26 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Pixel array and its driving method, display device
JP2021117471A (en) * 2020-01-29 2021-08-10 株式会社ジャパンディスプレイ Display device and head mount display using the same
JP2021528672A (en) * 2018-06-20 2021-10-21 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Display board, its driving method, display device and high-precision metal mask
KR20210140746A (en) * 2019-04-23 2021-11-23 애플 인크. Methods and configurations for improving the performance of sensors under the display
CN114008701A (en) * 2019-08-01 2022-02-01 谷歌有限责任公司 Progressive resolution panel drive for multi-pixel density OLED display panel
CN114175140A (en) * 2019-11-08 2022-03-11 谷歌有限责任公司 Display with discrete on-board gating circuitry
CN114913814A (en) * 2019-09-29 2022-08-16 武汉天马微电子有限公司 Display panel driving method, display driving device and electronic equipment
WO2022172427A1 (en) * 2021-02-15 2022-08-18 シャープ株式会社 Display device
JP2022541624A (en) * 2019-07-24 2022-09-26 アップル インコーポレイテッド Multi-resolution section display panel system and method
CN116486738A (en) * 2023-06-19 2023-07-25 长春希达电子技术有限公司 Pixel multiplexing method, data transmission system and display screen control system and method
WO2024004541A1 (en) * 2022-06-29 2024-01-04 京セラ株式会社 Light-emitting device
WO2024000808A1 (en) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 Display substrate and display device
US12041835B2 (en) 2020-06-11 2024-07-16 Samsung Electronics Co., Ltd. Display device and method for manufacturing same

Cited By (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130073667A (en) * 2011-12-23 2013-07-03 엘지디스플레이 주식회사 Liquid crystal display and stereoscopic image display using the same
JP7364569B2 (en) 2018-04-03 2023-10-18 京東方科技集團股▲ふん▼有限公司 Pixel array and its driving method, display device
JP2021517658A (en) * 2018-04-03 2021-07-26 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Pixel array and its driving method, display device
JP7511710B2 (en) 2018-06-20 2024-07-05 京東方科技集團股▲ふん▼有限公司 Display substrate, driving method thereof, display device and high-precision metal mask
US12020624B2 (en) 2018-06-20 2024-06-25 Boe Technology Group Co., Ltd. Display substrate and display device
US11900853B2 (en) 2018-06-20 2024-02-13 Boe Technology Group Co., Ltd. Display substrate and display device
KR102537938B1 (en) 2018-06-20 2023-05-31 보에 테크놀로지 그룹 컴퍼니 리미티드 Display substrate, its driving method, display device and high-precision metal mask
KR20200078686A (en) * 2018-06-20 2020-07-01 보에 테크놀로지 그룹 컴퍼니 리미티드 Display substrate, driving method thereof, display device and high-precision metal mask
US11776452B2 (en) 2018-06-20 2023-10-03 Boe Technology Group Co., Ltd. Display substrate and display device
JP2021528672A (en) * 2018-06-20 2021-10-21 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Display board, its driving method, display device and high-precision metal mask
JP2021528671A (en) * 2018-06-20 2021-10-21 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Display board, its driving method, display device and high-precision metal mask
US12033559B2 (en) 2018-06-20 2024-07-09 Boe Technology Group Co., Ltd. Display substrate and display device
JP7355651B2 (en) 2018-06-20 2023-10-03 京東方科技集團股▲ふん▼有限公司 Display substrate, its driving method, display device, and high-precision metal mask
JP7303116B2 (en) 2018-06-20 2023-07-04 京東方科技集團股▲ふん▼有限公司 Display substrate and display device
JP2021529330A (en) * 2018-06-29 2021-10-28 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Display board, its display method, display device and high-precision metal mask
KR20200087251A (en) * 2018-06-29 2020-07-20 보에 테크놀로지 그룹 컴퍼니 리미티드 Display substrate, display method, display device and high-precision metal mask
JP7396900B2 (en) 2018-06-29 2023-12-12 京東方科技集團股▲ふん▼有限公司 Display substrate, its display method, display device, and high-precision metal mask
KR102536810B1 (en) 2018-06-29 2023-05-26 보에 테크놀로지 그룹 컴퍼니 리미티드 Display substrate, its display method, display device and high-precision metal mask
JP2020027270A (en) * 2018-08-13 2020-02-20 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
KR20200079868A (en) * 2018-12-26 2020-07-06 엘지디스플레이 주식회사 Full screen display device
KR102570980B1 (en) * 2018-12-26 2023-08-25 엘지디스플레이 주식회사 Full screen display device
US11736803B2 (en) 2018-12-26 2023-08-22 Lg Display Co., Ltd. Full-screen display device
KR102563190B1 (en) 2019-04-23 2023-08-02 애플 인크. Method and configuration for improving the performance of sensors under the display
KR20210140746A (en) * 2019-04-23 2021-11-23 애플 인크. Methods and configurations for improving the performance of sensors under the display
JP2020204762A (en) * 2019-06-17 2020-12-24 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device
JP7509552B2 (en) 2019-06-17 2024-07-02 三星ディスプレイ株式會社 Display device
US12051375B2 (en) 2019-06-17 2024-07-30 Samsung Display Co., Ltd. Display device
CN112102720A (en) * 2019-06-17 2020-12-18 三星显示有限公司 Display device
JP7418544B2 (en) 2019-07-24 2024-01-19 アップル インコーポレイテッド Multi-resolution section display panel system and method
JP2022541624A (en) * 2019-07-24 2022-09-26 アップル インコーポレイテッド Multi-resolution section display panel system and method
CN114008701A (en) * 2019-08-01 2022-02-01 谷歌有限责任公司 Progressive resolution panel drive for multi-pixel density OLED display panel
CN114913814B (en) * 2019-09-29 2023-06-27 武汉天马微电子有限公司 Display panel driving method, display driving device and electronic equipment
CN114913814A (en) * 2019-09-29 2022-08-16 武汉天马微电子有限公司 Display panel driving method, display driving device and electronic equipment
CN114175140A (en) * 2019-11-08 2022-03-11 谷歌有限责任公司 Display with discrete on-board gating circuitry
JP2023500183A (en) * 2019-11-08 2023-01-05 グーグル エルエルシー Display with discrete gate-in-panel circuitry
US11842674B2 (en) 2019-11-08 2023-12-12 Google Llc Display with discrete gate-in-panel circuitry
JP7407279B2 (en) 2019-11-08 2023-12-28 グーグル エルエルシー Displays with individual gate-in-panel circuits
JP2021117471A (en) * 2020-01-29 2021-08-10 株式会社ジャパンディスプレイ Display device and head mount display using the same
JP7372849B2 (en) 2020-01-29 2023-11-01 株式会社ジャパンディスプレイ Display device and head-mounted display using the same
US12041835B2 (en) 2020-06-11 2024-07-16 Samsung Electronics Co., Ltd. Display device and method for manufacturing same
WO2022172427A1 (en) * 2021-02-15 2022-08-18 シャープ株式会社 Display device
WO2024000808A1 (en) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 Display substrate and display device
WO2024004541A1 (en) * 2022-06-29 2024-01-04 京セラ株式会社 Light-emitting device
GB2627884A (en) * 2022-06-29 2024-09-04 Boe Technology Group Co Ltd Display substrate and display device
CN116486738B (en) * 2023-06-19 2023-09-19 长春希达电子技术有限公司 Pixel multiplexing method, data transmission system and display screen control system and method
CN116486738A (en) * 2023-06-19 2023-07-25 长春希达电子技术有限公司 Pixel multiplexing method, data transmission system and display screen control system and method

Similar Documents

Publication Publication Date Title
US10140909B2 (en) Display device
JP2017058671A (en) Display unit
JP6533656B2 (en) Image processing apparatus, image display apparatus, electronic apparatus, and image processing method
JP6499511B2 (en) Display device
US9773448B2 (en) Display device, electronic apparatus, and method for displaying image
JP6514495B2 (en) Image display device
JP6389728B2 (en) Display device and color conversion method
JP2016024380A (en) Image display device and image display method
JP6504798B2 (en) Display device and color conversion method
US9685137B2 (en) Display device
JP2016024382A (en) Image display device and image display method
JP2016024381A (en) Image display device and image display method
US9870729B2 (en) Control device and display device
JP6389729B2 (en) Display device and color conversion method
JP6514482B2 (en) Display device and color conversion method
US20180240391A1 (en) Display device and electronic apparatus
US10102810B2 (en) Display device and electronic apparatus
JP2018081311A (en) Image display device and image display method
US10198989B2 (en) Display device, electronic apparatus, and method of driving display device