JP2020025065A - 成膜方法及び成膜装置 - Google Patents

成膜方法及び成膜装置 Download PDF

Info

Publication number
JP2020025065A
JP2020025065A JP2018243106A JP2018243106A JP2020025065A JP 2020025065 A JP2020025065 A JP 2020025065A JP 2018243106 A JP2018243106 A JP 2018243106A JP 2018243106 A JP2018243106 A JP 2018243106A JP 2020025065 A JP2020025065 A JP 2020025065A
Authority
JP
Japan
Prior art keywords
gas
film
plasma
film forming
sicl4
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018243106A
Other languages
English (en)
Other versions
JP7130548B2 (ja
Inventor
哲也 高藤
Tetsuya Takafuji
哲也 高藤
元毅 藤永
Mototake Fujinaga
元毅 藤永
幸夫 渡邉
Yukio Watanabe
幸夫 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to TW108125012A priority Critical patent/TWI807070B/zh
Priority to KR1020190089985A priority patent/KR102217171B1/ko
Priority to CN201910695080.XA priority patent/CN110777358B/zh
Publication of JP2020025065A publication Critical patent/JP2020025065A/ja
Application granted granted Critical
Publication of JP7130548B2 publication Critical patent/JP7130548B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】酸化物半導体の保護膜の成膜時にプラズマから酸化物半導体へ付与されるダメージを低減する。【解決手段】成膜方法は、酸素含有ガスとSiF4ガスとSiCl4ガスとを含み且つSiF4ガスに対するSiCl4ガスの流量比が第1の流量比となる混合ガスのプラズマを第1の高周波電力を用いて生成し、酸化物半導体上に第1の酸化シリコン膜を成膜する第1の成膜工程と、酸素含有ガスとSiF4ガスとSiCl4ガスとを含み且つSiF4ガスに対するSiCl4ガスの流量比が第2の流量比となる混合ガスのプラズマを第2の高周波電力を用いて生成し、第1の酸化シリコン膜上に第2の酸化シリコン膜を成膜する第2の成膜工程と、を含み、第1の高周波電力は、第2の高周波電力よりも低く、第1の流量比は、第2の流量比よりも小さい。【選択図】図3

Description

本開示は、成膜方法及び成膜装置に関するものである。
近年、薄型のディスプレイを実現する技術として、薄膜トランジスタ(TFT:Thin Film Transistor)の利用が進んでいる。TFTのチャネルには、電子移動度の高さや、消費電力の低さ等の観点から、インジウム(In)、ガリウム(Ga)、および亜鉛(Zn)からなる酸化物半導体、いわゆるIGZOが用いられる。IGZOは、アモルファス状態であっても比較的高い電子移動度を有する。そのため、IGZO等の酸化物半導体をTFTのチャネルに用いることで、高速のスイッチング動作を実現することが可能となる。
また、TFTでは、酸化物半導体を外界のイオンや水分から保護するために、保護膜により酸化物半導体が覆われることが一般的である。例えば、酸素含有ガスと弗化シリコン(SiF4)ガスと塩化シリコン(SiCl4)ガスとを含む処理ガスのプラズマにより、酸化物半導体上に、保護膜として酸化シリコン(SiO)膜を成膜する技術が知られている。
特開2017−11058号公報
本開示は、酸化物半導体の保護膜の成膜時にプラズマから酸化物半導体へ付与されるダメージを低減することができる技術を提供する。
本開示の一態様による成膜方法は、酸素含有ガスとSiF4ガスとSiCl4ガスとを含み且つSiF4ガスに対するSiCl4ガスの流量比が第1の流量比となる混合ガスのプラズマを第1の高周波電力を用いて生成し、生成されたプラズマにより、酸化物半導体上に第1の酸化シリコン膜を成膜する第1の成膜工程と、酸素含有ガスとSiF4ガスとSiCl4ガスとを含み且つSiF4ガスに対するSiCl4ガスの流量比が第2の流量比となる混合ガスのプラズマを第2の高周波電力を用いて生成し、生成されたプラズマにより、前記第1の酸化シリコン膜上に第2の酸化シリコン膜を成膜する第2の成膜工程と、を含み、前記第1の高周波電力は、前記第2の高周波電力よりも低く、前記第1の流量比は、前記第2の流量比よりも小さい。
本開示によれば、酸化物半導体の保護膜の成膜時にプラズマから酸化物半導体へ付与されるダメージを低減することができるという効果を奏する。
図1は、一実施形態に係る成膜装置の構成の一例を示す概略断面図である。 図2は、TFTの構成の一例を示す断面図である。 図3は、パッシベーション層の成膜処理の一例を示すフローチャートである。 図4は、パッシベーション層の成膜処理の一例を説明するための図である。 図5は、第1の成膜工程における第1の高周波電力と、TFTのS(サブスレッショルド・スイング)値との関係の一例を示す図である。 図6は、第1の成膜工程における第1の流量比と、TFTのS値との関係の一例を示す図である。 図7は、SiN膜の水素補足機能を検証するための実験結果の一例を示す図である。 図8は、トップゲート型のTFTの構成の一例を示す断面図である。 図9は、トップゲート型のTFTの構成の他の一例(その1)を示す断面図である。 図10は、トップゲート型のTFTの構成の他の一例(その2)を示す断面図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
近年、薄型のディスプレイを実現する技術として、薄膜トランジスタ(TFT:Thin Film Transistor)の利用が進んでいる。TFTのチャネルには、電子移動度の高さや、消費電力の低さ等の観点から、インジウム(In)、ガリウム(Ga)、および亜鉛(Zn)からなる酸化物半導体、いわゆるIGZOが用いられる。IGZOは、アモルファス状態であっても比較的高い電子移動度を有する。そのため、IGZO等の酸化物半導体をTFTのチャネルに用いることで、高速のスイッチング動作を実現することが可能となる。
また、TFTでは、酸化物半導体を外界のイオンや水分から保護するために、酸化物半導体が保護膜により覆われることが一般的である。例えば、酸素含有ガスと弗化シリコン(SiF4)ガスと塩化シリコン(SiCl4)ガスとを含む処理ガスのプラズマにより、酸化物半導体上に、保護膜として酸化シリコン(SiO)膜を成膜する技術が知られている。
ところで、酸素含有ガスとSiF4ガスとSiCl4ガスと含む処理ガスのプラズマにより、保護膜を成膜する場合、酸化物半導体がプラズマに曝されるので、プラズマから酸化物半導体へダメージが付与される。例えば、プラズマ中のイオンやラジカルにより、酸化物半導体からの酸素(O)原子の脱離が引き起こされる。また、SiCl4ガスに含まれる塩素(Cl)原子が酸化物半導体中のIn、Ga及びZnと反応することにより、酸化物半導体からIn、Ga及びZnの脱離が引き起こされる。酸化物半導体からのO原子の脱離や、In、Ga及びZnの脱離が引き起こされると、酸化物半導体の特性が劣化し、酸化物半導体を用いたTFTの特性が劣化してしまう。このため、酸化物半導体の保護膜の成膜時に酸化物半導体へ付与されるダメージを低減することが期待されている。
[成膜装置10の構成]
まず、一実施形態に係る成膜装置10について説明する。図1は、一実施形態に係る成膜装置10の構成の一例を示す概略断面図である。本実施形態における成膜装置10は、誘導結合型のプラズマ化学気相堆積(ICP−CVD)装置である。成膜装置10は、略直方体形状のチャンバ11を有する。チャンバ11内には、基板Sを上面に載置する載置台12が配置されている。載置台12内には、図示しない温度制御機構が設けられており、該温度制御機構により、載置台12上に載置された基板Sの温度が所定の温度に制御される。
基板Sは、例えばFPD(Flat Panel Display)やシートディスプレイ等に用いられるガラス基板またはプラスチック基板である。チャンバ11の上部には、チャンバ11の天井を構成する窓部材14が設けられており、窓部材14の上には、チャンバ11内部の載置台12と対向するようにアンテナ13が配置されている。窓部材14は、例えば誘電体等で構成されており、チャンバ11の内部と外部とを仕切る。なお、窓部材14は複数の分割片から構成されてもよい。
チャンバ11の側壁には、基板Sを搬入および搬出するための開口が形成されており、該開口はゲートバルブ16によって閉じられている。チャンバ11の底部には、排気口18が設けられており、排気口18には、排気装置17が接続されている。排気装置17は、排気口18を介してチャンバ11内を真空引きし、チャンバ11の内部を所定の圧力まで減圧する。
窓部材14は、図示しない絶縁性の部材を介してチャンバ11の側壁に支持されており、窓部材14とチャンバ11とは直接的には接触せず、電気的に導通しない。また、窓部材14は、載置台12に載置された基板Sと略平行な面において、少なくとも基板Sの全面を覆うことが可能な大きさを有する。
チャンバ11の側壁にはガス導入口15が設けられており、ガス導入口15には、ガス供給管23を介して、バルブ22a〜22dが接続されている。バルブ22aは、流量制御器21aを介してガス供給源20aに接続されている。バルブ22bは、流量制御器21bを介してガス供給源20bに接続されている。バルブ22cは、流量制御器21cを介してガス供給源20cに接続されている。バルブ22dは、流量制御器21dを介してガス供給源20dに接続されている。
ガス供給源20aは、水素(H)原子を含まない酸素(O)含有ガスの供給源である。本実施形態において、ガス供給源20aは、O2ガスを供給する。ガス供給源20bは、SiF4ガスの供給源である。ガス供給源20cは、SiCl4ガスの供給源である。ガス供給源20dは、水素(H)原子を含まない窒素(N)含有ガスの供給源である。本実施形態において、ガス供給源20dは、N2ガスを供給する。
ガス供給源20aから供給されたO2ガスは、流量制御器21aによって流量が調整され、バルブ22aおよびガス供給管23を介して、ガス導入口15からチャンバ11内に供給される。また、ガス供給源20bから供給されたSiF4ガスは、流量制御器21bによって流量が調整され、バルブ22bおよびガス供給管23を介して、ガス導入口15からチャンバ11内に供給される。また、ガス供給源20cから供給されたSiCl4ガスは、流量制御器21cによって流量が調整され、バルブ22cおよびガス供給管23を介して、ガス導入口15からチャンバ11内に供給される。また、ガス供給源20dから供給されたN2ガスは、流量制御器21dによって流量が調整され、バルブ22dおよびガス供給管23を介して、ガス導入口15からチャンバ11内に供給される。
アンテナ13は、窓部材14の上面に沿って配置される環状若しくは螺旋状の導線からなり、整合器25を介して高周波電源26に接続されている。高周波電源26は、所定周波数の高周波電力をアンテナ13に供給し、アンテナ13内を流れる高周波電流によって、窓部材14を介してチャンバ11の内部に磁界を発生させる。チャンバ11内に発生した磁界によって、チャンバ11内には誘導電界が発生し、該誘導電界によってチャンバ11内の電子が加速される。そして、誘導電界によって加速された電子が、チャンバ11内に導入されたガスの分子や原子と衝突することにより、チャンバ11内に誘導結合プラズマが発生する。
本実施形態における成膜装置10では、後述するパッシベーション層を成膜する場合、まず、チャンバ11内に、O2ガス、SiF4ガス及びSiCl4ガスが供給され、供給されたガスの混合ガスから誘導結合プラズマが生成される。そして、生成された誘導結合プラズマにより、載置台12に載置された基板S上に第1の酸化シリコン(SiO)膜が成膜される。続いて、チャンバ11内にO2ガスが供給され、供給されたO2ガスから、誘導結合プラズマが生成される。そして、生成された誘導結合プラズマ(つまり、O2ガスのプラズマ)に第1のSiO膜が曝露される。続いて、チャンバ11内に、O2ガス、SiF4ガス及びSiCl4ガスが供給され、供給されたガスの混合ガスから、誘導結合プラズマが生成される。そして、生成された誘導結合プラズマにより、第1のSiO膜上に第2のSiO膜が成膜される。続いて、チャンバ11内に、N2ガス、SiF4ガス及びSiCl4ガスが供給され、供給されたガスの混合ガスから、誘導結合プラズマが生成される。そして、生成された誘導結合プラズマにより、第2のSiO膜上に窒化シリコン(SiN)膜が成膜される。これにより、第1のSiO膜、第2のSiO膜及びSiN膜を含む多層膜であるパッシベーション層が成膜される。パッシベーション層は、基板S上に形成される酸化物半導体を水分等から保護する機能を有する。パッシベーション層は、酸化物半導体を保護する保護膜の一例である。
成膜装置10は、プロセッサ及びメモリ等を含む制御部27を備える。制御部27は、メモリ内に格納されたレシピ等のデータやプログラムに従って、成膜装置10の各部を制御する。例えば、制御部27は、排気装置17、流量制御器21a〜21d、バルブ22a〜22d、および高周波電源26を、それぞれ制御する。制御部27は、例えば、ASIC(Application Specific Integrated Circuit)やCPU(Central Processing Unit)等の各種の集積回路や電子回路等を有するコンピュータにより実現される。
[TFT30の構成]
図2は、TFT30の構成の一例を示す断面図である。本実施例におけるTFT30は、バックチャネルエッチ型である。
TFT30は、例えば図2に示すように、基板S上に形成されたアンダーコート層31と、アンダーコート層31の上に部分的に形成されたゲート電極32と、アンダーコート層31およびゲート電極32を覆うように形成されたゲート絶縁層33とを備える。本実施形態において、アンダーコート層31およびゲート絶縁層33としては、例えばSiO膜やSiN膜が用いられる。
また、TFT30は、ゲート絶縁層33の上においてゲート電極32の直上に配置されるように形成されたチャネル34と、ゲート絶縁層33の上においてチャネル34の両脇にそれぞれ形成されたソース電極35およびドレイン電極36とを備える。本実施形態において、チャネル34は、酸化物半導体である。本実施形態において、チャネル34には、例えば、インジウム(In)、ガリウム(Ga)、および亜鉛(Zn)からなる酸化物半導体である、いわゆるIGZOが用いられる。なお、チャネル34の材料は、酸化物半導体であれば、IGZOに限られない。
また、TFT30は、ゲート絶縁層33の上においてチャネル34、ソース電極35、およびドレイン電極36を覆うように形成されたパッシベーション層37を備える。
本実施形態において、パッシベーション層37は、第1のSiO膜371、第2のSiO膜372及びSiN膜373を含む多層膜である。第1のSiO膜371は、O2ガス等の酸素含有ガスと、SiF4ガスと、SiCl4ガスとを含む混合ガスのプラズマにより、チャネル34上に成膜される。第2のSiO膜372は、O2ガス等の酸素含有ガスと、SiF4ガスと、SiCl4ガスとを含む混合ガスのプラズマにより、第1のSiO膜371上に成膜される。SiN膜373は、N2ガス等の窒素含有ガスと、SiF4ガスと、SiCl4ガスとを含む混合ガスのプラズマにより、第2のSiO膜372上に成膜される。
ところで、O2ガス等の酸素含有ガスと、SiF4ガスと、SiCl4ガスとを含む混合ガスのプラズマにより、第1のSiO膜371を成膜する場合、チャネル34がプラズマに曝されるので、プラズマからチャネル34へダメージが付与される。例えば、プラズマ中のイオンやラジカルにより、チャネル34からO原子の脱離が引き起こされる。また、SiCl4ガスに含まれるCl原子がチャネル34中のIn、Ga及びZnと反応することにより、チャネル34からのO原子の脱離が引き起こされる。チャネル34からのO原子の離脱や、In、Ga及びZnの脱離が引き起こされると、チャネル34の特性が劣化し、チャネル34を用いたTFT30の特性が劣化してしまう。
そこで、本実施形態では、第1のSiO膜371の成膜処理において混合ガスのプラズマの生成に用いられる高周波電力を低下させ、且つSiF4ガスに対するSiCl4ガスの流量比を小さくする。これにより、チャネル34上に第1のSiO膜371が成膜される期間中に、プラズマの密度の増加が抑制され、プラズマからチャネル34へ付与されるダメージを低減することができる。結果として、チャネル34の特性の劣化を抑制することができ、チャネル34を用いたTFT30の特性の劣化を抑制することができる。
具体的には、第1のSiO膜371の成膜処理において混合ガスのプラズマの生成に用いられる高周波電力は、第2のSiO膜372の成膜処理において混合ガスのプラズマの生成に用いられる高周波電力よりも低い。これにより、チャネル34上に第1のSiO膜371が成膜される期間中に、プラズマの密度の増加が抑制され、プラズマからチャネル34へ付与されるダメージを低減することができる。例えば、チャネル34から脱離するO原子の数が抑制される。
また、第1のSiO膜371の成膜処理におけるSiF4ガスに対するSiCl4ガスの流量比は、第2のSiO膜372の成膜処理におけるSiF4ガスに対するSiCl4ガスの流量比よりも小さい。これにより、チャネル34上に第1のSiO膜371が成膜される期間中に、SiCl4ガスに含まれるCl原子と、チャネル34中のIn、Ga及びZnとの反応が抑制され、チャネル34から脱離するIn、Ga及びZnの数が抑制される。
[成膜手順]
図3は、パッシベーション層37の成膜処理の一例を示すフローチャートである。図4は、パッシベーション層37の成膜処理の一例を説明するための図である。図3に示すフローチャートは、所定のプログラムに従って制御部27が成膜装置10の各部の動作を制御することによって実行される。
まず、ゲートバルブ16が開放され、例えば図4(A)に示すように、ゲート電極32、チャネル34、ソース電極35、およびドレイン電極36が形成された基板Sがチャンバ11内に搬入される(S101)。チャンバ11内に搬入される基板Sでは、チャネル34、ソース電極35、およびドレイン電極36が露出している。チャンバ11内に基板Sが搬入された後、ゲートバルブ16が閉じられる。なお、工程によっては、ゲート電極32、チャネル34、ソース電極35、およびドレイン電極36の一部が形成された基板であってもよい。
次に、制御部27は、チャネル34上に第1のSiO膜371を成膜する第1の成膜工程を実行する(S102)。第1の成膜工程では、制御部27は、排気装置17を制御して、チャンバ11内を所定の真空度まで排気する。そして、制御部27は、バルブ22a〜22cを開状態に制御する。なお、バルブ22dは、閉状態に制御されている。
そして、制御部27は、ガス供給源20aから供給されるO2ガスの流量が所定の流量となるように流量制御器21aを制御する。そして、制御部27は、ガス供給源20bから供給されるSiF4ガスの流量が所定の流量となるように流量制御器21bを制御する。そして、制御部27は、ガス供給源20cから供給されるSiCl4ガスの流量が所定の流量となるように流量制御器21cを制御する。第1の成膜工程では、制御部27は、SiF4ガスに対するSiCl4ガスの流量比が「第1の流量比」となるように、流量制御器21b及び21cをそれぞれ制御する。これにより、O2ガスとSiF4ガスとSiCl4ガスとを含む混合ガスがチャンバ11内に供給される。
また、第1の成膜工程では、制御部27は、高周波電源26を制御して、「第1の高周波電力」をアンテナ13に印加する。これにより、チャンバ11内に誘導電界が発生し、O2ガスとSiF4ガスとSiCl4ガスとを含む混合ガスのプラズマが生成される。そして、生成されたプラズマにより、第1のSiO膜371が、チャネル34、ソース電極35及びドレイン電極36上に積層される。これにより、例えば図4(B)に示すように、チャネル34、ソース電極35及びドレイン電極36上に、所定の厚さの第1のSiO膜371が成膜される。第1のSiO膜371の厚さは、後述する第2の成膜工程において第1のSiO膜371上に成膜される第2のSiO膜372の厚さよりも薄い。第1の成膜工程における第1の高周波電力、並びに、第1の流量比については、後述する。
次に、制御部27は、第1のSiO膜371をO2ガスのプラズマに曝露する曝露工程を実行する(S103)。曝露工程では、制御部27は、バルブ22aを開状態に維持しながら、バルブ22b及び22cを閉状態に制御する。そして、制御部27は、ガス供給源20aから供給されるO2ガスの流量が所定の流量となるように流量制御器21aを制御する。これにより、O2ガスがチャンバ11内に供給される。
また、曝露工程では、制御部27は、高周波電源26を制御して、所定の大きさの高周波電力をアンテナ13に印加する。これにより、チャンバ11内に誘導電界が発生し、O2ガスのプラズマが生成される。そして、第1のSiO膜371がO2ガスのプラズマに曝露されることにより、第1のSiO膜371を介してO2ガスのプラズマからチャネル34にO原子が供給される。これにより、チャネル34が直接的にO2ガスのプラズマに曝露されることなく、チャネル34の酸素欠陥が補修される。チャネル34がO2ガスのプラズマに曝露された場合、チャネル34にダメージが引き起こされることになる。ここで、第1のSiO膜371の厚さは、第1のSiO膜371上に成膜される第2のSiO膜372の厚さよりも薄いので、第1のSiO膜371を介するO原子の供給が円滑に行われる。
次に、制御部27は、第1のSiO膜371上に第2のSiO膜372を成膜する第2の成膜工程を実行する(S104)。第2の成膜工程では、制御部27は、バルブ22aを開状態に維持しながら、バルブ22b及び22cを開状態に制御する。
そして、制御部27は、ガス供給源20aから供給されるO2ガスの流量が所定の流量となるように流量制御器21aを制御する。そして、制御部27は、ガス供給源20bから供給されるSiF4ガスの流量が所定の流量となるように流量制御器21bを制御する。そして、制御部27は、ガス供給源20cから供給されるSiCl4ガスの流量が所定の流量となるように流量制御器21cを制御する。第2の成膜工程では、制御部27は、SiF4ガスに対するSiCl4ガスの流量比が「第2の流量比」となるように、流量制御器21b及び21cをそれぞれ制御する。これにより、O2ガスとSiF4ガスとSiCl4ガスとを含む混合ガスがチャンバ11内に供給される。
また、第2の成膜工程では、制御部27は、高周波電源26を制御して、「第2の高周波電力」をアンテナ13に印加する。これにより、チャンバ11内に誘導電界が発生し、O2ガスとSiF4ガスとSiCl4ガスとを含む混合ガスのプラズマが生成される。そして、生成されたプラズマにより、第2のSiO膜372が、第1のSiO膜371上に積層される。これにより、例えば図4(C)に示すように、第1のSiO膜371上に、所定の厚さの第2のSiO膜372が成膜される。第2の成膜工程における第2の高周波電力、並びに、第2の流量比については、後述する。
次に、制御部27は、第2のSiO膜372上にSiN膜373を成膜する第3の成膜工程を実行する(S105)。第3の成膜工程では、制御部27は、バルブ22a〜22cを閉状態に制御する。そして、制御部27は、排気装置17を制御して、チャンバ11内のガスを排気する。そして、制御部27は、バルブ22b〜22dを開状態に制御する。
そして、制御部27は、ガス供給源20bから供給されるSiF4ガスの流量が所定の流量となるように流量制御器21bを制御する。そして、制御部27は、ガス供給源20cから供給されるSiCl4ガスの流量が所定の流量となるように流量制御器21cを制御する。そして、制御部27は、ガス供給源20dから供給されるN2ガスの流量が所定の流量となるように流量制御器21dを制御する。これにより、N2ガスとSiF4ガスとSiCl4ガスとを含む混合ガスがチャンバ11内に供給される。
また、第3の成膜工程では、制御部27は、高周波電源26を制御して、所定の大きさの高周波電力をアンテナ13に印加する。これにより、チャンバ11内に誘導電界が発生し、N2ガスとSiF4ガスとSiCl4ガスとを含む混合ガスのプラズマが生成される。そして、生成されたプラズマにより、SiN膜373が、第2のSiO膜372上に積層される。これにより、例えば図4(D)に示すように、第2のSiO膜372上に、所定の厚さのSiN膜373が成膜される。これにより、第1のSiO膜371、第2のSiO膜372及びSiN膜373を含むパッシベーション層37が成膜される。このようにして、本実施形態のTFT30が製造される。SiN膜373を成膜する意義については、後述する。
その後、制御部27は、高周波電源26を停止させ、バルブ22b〜22dを閉状態に制御し、排気装置17を制御して、チャンバ11内のガスを排気する。そして、ゲートバルブ16が開放され、基板Sがチャンバ11内から搬出される(S106)。
[第1の成膜工程における第1の高周波電力、並びに、第1の流量比]
ここで、第1の成膜工程における第1の高周波電力、並びに、第1の流量比について更に説明する。図5は、第1の成膜工程における第1の高周波電力と、TFT30のS(サブスレッショルド・スイング)値との関係の一例を示す図である。S値は、TFT30の電流値を1桁増やすために適用されるゲート電圧である。S値は、その値が小さいほど、TFT30の特性が良好であることを示し、その値が大きいほど、TFT30のチャネル34が導体化することを示す。
図5に示すように、第1の高周波電力が低いほど、S値が小さくなった。すなわち、第1の高周波電力が低いほど、TFT30の特性が良好となることが確認された。これは、第1の高周波電力が低いほど、すなわち、第1の高周波電力を用いて生成されるプラズマの密度が低いほど、第1の成膜工程の実行中に、プラズマからTFT30のチャネル34へ付与されるダメージが低減するためであると考えられる。
図6は、第1の成膜工程における第1の流量比と、TFT30のS値との関係の一例を示す図である。
図6に示すように、第1の流量比が小さいほど、S値が小さくなった。すなわち、第1の流量比が小さいほど、TFT30の特性が良好となることが確認された。これは、第1の流量比が小さいほど、すなわち、SiF4ガスに対するSiCl4ガスの流量比が小さいほど、第1の成膜工程の実行中に、プラズマからTFT30のチャネル34へ付与されるダメージが低減するためであると考えられる。
図5及び図6の結果から、良好なTFT30の特性を得るためには、第1の成膜工程における第1の高周波電力が低く、且つ、第1の流量比が小さいことが好ましい。
そこで、本実施形態では、第1の成膜工程における第1の高周波電力は、第2の成膜工程における第2の高周波電力よりも低くなるように設定される。さらに、第1の成膜工程における第1の流量比は、第2の成膜工程における第2の流量比よりも小さくなるように設定される。これにより、チャネル34の保護膜の成膜時に、プラズマからチャネル34へ付与されるダメージを低減することができ、結果として、チャネル34を用いたTFT30の特性の劣化を抑制することができる。
[SiN膜373の成膜意義]
ここで、SiN膜373を第2のSiO膜372上に成膜する意義について説明する。SiN膜は、水素(H)原子を捕捉する機能(以下「水素補足機能」と呼ぶ)を有する。図7は、SiN膜の水素補足機能を検証するための実験結果の一例を示す図である。図7の実験では、水素(H)原子を含むSiN膜(以下「SiN:H膜」と表記する)のみを有する第1のサンプルが用意された。また、図7の実験では、SiN:H膜と、SiN:H膜上に形成されたSiO膜とを有する第2のサンプルが用意された。また、図7の実験では、SiN:H膜と、SiN:H膜上に形成されたSiN膜とを有する第3のサンプルが用意された。図7は、各サンプル(第1のサンプル、第2のサンプル及び第3のサンプルの各々)を加熱して、各サンプルから脱離する水素(H)原子の数を計測器によりイオン数として測定した結果である。図7において、グラフ511は、第1のサンプルに対応し、グラフ512は、第2のサンプルに対応し、グラフ513は、第3のサンプルに対応する。
図7に示すように、SiN膜を有する第3のサンプルは、SiN膜を有さない第1のサンプル及び第2のサンプルと比較して、Hイオンの計測数、即ち、脱離するH原子の数が少ない。また、SiN膜を有する第3のサンプルが約400℃付近まで加熱された場合でも、第3のサンプルからのH原子の脱離が抑制された。
図7の結果から、SiN膜は、SiO膜と比較して、H原子を効率的に捕捉することが確認された。H原子は、チャネル34の特性劣化に影響を与えるため、チャネル34を保護する保護膜(例えば、パッシベーション層37)には、H原子を効率的に捕捉することが可能なSiN膜が含まれることが好ましい。
そこで、本実施形態では、第2のSiO膜372上にSiN膜373を成膜する。これにより、SiN膜373が、SiN膜373を通過してチャネル34へ向かうH原子を効率的に捕捉することができ、結果として、チャネル34を用いたTFT30の特性の劣化を抑制することができる。
以上のように、一実施形態に係る成膜方法は、第1の成膜工程と、第2の成膜工程とを含む。第1の成膜工程は、酸素含有ガスとSiF4ガスとSiCl4ガスとを含み且つSiF4ガスに対するSiCl4ガスの流量比が第1の流量比となる混合ガスのプラズマを第1の高周波電力を用いて生成する。第1の成膜工程は、生成されたプラズマにより、チャネル34上に第1のSiO膜371を成膜する。第2の成膜工程は、酸素含有ガスとSiF4ガスとSiCl4ガスとを含み且つSiF4ガスに対するSiCl4ガスの流量比が第2の流量比となる混合ガスのプラズマを第2の高周波電力を用いて生成する。第2の成膜工程は、生成されたプラズマにより、第1のSiO膜371上に第2のSiO膜372を成膜する。ここで、第1の高周波電力は、第2の高周波電力よりも低く、第1の流量比は、第2の流量比よりも小さい。これにより、チャネル34の保護膜の成膜時に、プラズマからチャネル34へ付与されるダメージを低減することができ、結果として、チャネル34を用いたTFT30の特性の劣化を抑制することができる。
また、一実施形態に係る成膜方法は、第1の成膜工程と、第2の成膜工程との間に、第1のSiO膜371をO2ガスのプラズマに曝露する曝露工程を更に含む。これにより、第1のSiO膜371を介してO2ガスのプラズマからチャネル34にO原子が供給される。これにより、チャネル34が直接的にO2ガスのプラズマに曝露されることなく、チャネル34の酸素欠陥が補修される。結果として、チャネル34を用いたTFT30の特性の劣化を更に抑制することができる。
また、一実施形態に係る成膜方法は、窒素含有ガスとSiF4ガスとSiCl4ガスとを含む混合ガスのプラズマにより、第2のSiO膜372上にSiN膜373を成膜する第3の成膜工程を更に含む。これにより、SiN膜373が、SiN膜373を通過してチャネル34へ向かうH原子を効率的に捕捉することができ、結果として、チャネル34を用いたTFT30の特性の劣化を抑制することができる。
[他の実施形態]
以上、一実施形態に係る成膜方法及び成膜装置について説明したが、開示技術はこれに限定されるものではない。以下では、他の実施形態について説明する。
例えば、上記した実施形態では、バックチャネルエッチ型のTFTを例に説明したが、トップゲート型のTFTにおいても、開示技術を適用することができる。図8は、トップゲート型のTFT40の構成の一例を示す断面図である。
TFT40は、例えば図8に示すように、基板S上に成膜されたアンダーコート層45と、アンダーコート層45を覆う下地層46と、下地層46上に部分的に形成されたチャネル47とを備える。下地層46は、例えばSiO膜である。チャネル47は、IGZO等の酸化物半導体である。
また、TFT40は、下地層46及びチャネル47を覆うように形成されたゲート絶縁層48を備える。
また、TFT40は、ゲート絶縁層48の上においてチャネル47の直上に配置されるように部分的に形成されたゲート電極49と、ゲート絶縁層48の上に形成されてゲート電極49を覆う層間絶縁膜50とを備える。また、TFT40は、層間絶縁膜50上に形成されて層間絶縁膜50及びゲート絶縁層48を貫通してそれぞれチャネル47に接続されるソース電極51及びドレイン電極52を備える。また、TFT40は、層間絶縁膜50、ソース電極51及びドレイン電極52を覆うように形成されたパッシベーション層53を備える。
TFT40において、ゲート絶縁層48は、第1のSiO膜481、第2のSiO膜482及びSiN膜483を含む多層膜である。ゲート絶縁層48は、ソース電極51とドレイン電極52との間の導通と遮断を切り替えるためにゲート電極49からの電界をチャネル47に及ぼす際に、直接ゲート電極49とチャネル47が導通しないようにする絶縁層の役割を持つと同時に、チャネル47を水分等から保護する機能も有する。ゲート絶縁層48は、酸化物半導体を保護する保護膜の一例でもある。上記した実施形態に係るパッシベーション層37の成膜処理は、ゲート絶縁層48の成膜に適用される。これにより、チャネル47の保護膜(ゲート絶縁層48)の成膜時に、プラズマからチャネル47へ付与されるダメージを低減することができ、結果として、チャネル47を用いたTFT30の特性の劣化を抑制することができる。
また、TFT40は、図8の構造に限定されず、他の構造を有してもよい。図9は、トップゲート型のTFT40の構成の他の一例(その1)を示す断面図である。図9に示すTFT40は、図8の構造からゲート電極49に重なる部分以外のゲート絶縁層48を取り除いた構造を有する。この構造において、層間絶縁膜50は、第1のSiO膜501、第2のSiO膜502及びSiN膜503を含む多層膜である。層間絶縁膜50は、ゲート絶縁層48と同様にチャネル47の保護膜としての機能を有し、ゲート絶縁層48と同様に多層膜として成膜する事でプラズマからのチャネル47へのダメージを低減する。上記した実施形態に係るパッシベーション層37の成膜処理は、図9に示した層間絶縁膜50の成膜にも適用される。これにより、チャネル47の保護膜(層間絶縁膜50)の成膜時に、プラズマからチャネル47へ付与されるダメージを低減することができ、結果として、チャネル47を用いたTFT40の特性の劣化を抑制することができる。
図10は、トップゲート型のTFT40の構成の他の一例(その2)を示す断面図である。図10に示すTFT40は、図8の構造と比較して、ゲート電極49に重なる部分以外のゲート絶縁層48を薄くした構造を有する。この構造において、ゲート絶縁層48の第1のSiO膜481は、チャネル47を覆っている。ただし、第1のSiO膜481の膜厚が薄いので、チャネル47は、第1のSiO膜481を介してプラズマの影響を受ける可能性がある。そこで、図10の構造では、層間絶縁膜50を多層膜としている。すなわち、層間絶縁膜50は、第1のSiO膜501、第2のSiO膜502及びSiN膜503を含む多層膜である。層間絶縁膜50は、ゲート絶縁層48と同様にチャネル47の保護膜としての機能を有し、ゲート絶縁層48と同様に多層膜として成膜する事でプラズマからのチャネル47へのダメージを低減する。上記した実施形態に係るパッシベーション層37の成膜処理は、図10に示した層間絶縁膜50の成膜にも適用される。これにより、チャネル47の保護膜(層間絶縁膜50)の成膜時に、プラズマからチャネル47へ付与されるダメージを低減することができ、結果として、チャネル47を用いたTFT40の特性の劣化を抑制することができる。
また、上記した実施形態では、SiN膜373上に有機膜を成膜する第4の成膜工程を更に実行してもよい。この場合、SiN膜373上に成膜された有機膜は、TFT30の平坦化層を構成する。
また、上記した実施形態では、プラズマ源として誘導結合プラズマを利用したCVD法により成膜を行う成膜装置10を例に説明したが、開示技術はこれに限られない。プラズマを用いたCVD法により成膜を行う成膜装置10であれば、プラズマ源は誘導結合プラズマに限られず、例えば、容量結合プラズマ、マイクロ波プラズマ、マグネトロンプラズマなど、任意のプラズマ源を用いることができる。
また、上記した実施形態における成膜方法は、例えば、該成膜方法を実現するためのプログラムを、制御部27が実行することによって実現される。成膜方法を実現するためのプログラムは、例えば、光学記録媒体、光磁気記録媒体、テープ媒体、磁気記録媒体、または半導体メモリ等の記憶媒体を介して提供される。光学記録媒体としては、例えば、DVD(Digital Versatile Disc)、PD(Phase change rewritable Disk)等が用いられる。光磁気記録媒体としては、MO(Magneto−Optical disk)等が用いられる。制御部27は、該記憶媒体からプログラムを読出し、読み出したプログラムを実行することにより、成膜装置10の各部を制御して、上記した実施形態における成膜方法を実現する。なお、制御部27は、成膜方法を実現するためのプログラムを、該プログラムを記憶するサーバ等の他の装置から、通信媒体を介して該プログラムを取得して実行してもよい。
S 基板
10 成膜装置
11 チャンバ
12 載置台
13 アンテナ
14 窓部材
15 ガス導入口
16 ゲートバルブ
17 排気装置
18 排気口
20a〜20d ガス供給源
21a〜21d 流量制御器
22a〜22d バルブ
23 ガス供給管
25 整合器
26 高周波電源
27 制御部
30 TFT
34 チャネル
37 パッシベーション層
371 第1のSiO膜
372 第2のSiO膜
373 SiN膜
40 TFT
47 チャネル
48 ゲート絶縁層
50 層間絶縁膜
481 第1のSiO膜
482 第2のSiO膜
483 SiN膜
501 第1のSiO膜
502 第2のSiO膜
503 SiN膜

Claims (7)

  1. 酸素含有ガスとSiF4ガスとSiCl4ガスとを含み且つSiF4ガスに対するSiCl4ガスの流量比が第1の流量比となる混合ガスのプラズマを第1の高周波電力を用いて生成し、生成されたプラズマにより、酸化物半導体上に第1の酸化シリコン膜を成膜する第1の成膜工程と、
    酸素含有ガスとSiF4ガスとSiCl4ガスとを含み且つSiF4ガスに対するSiCl4ガスの流量比が第2の流量比となる混合ガスのプラズマを第2の高周波電力を用いて生成し、生成されたプラズマにより、前記第1の酸化シリコン膜上に第2の酸化シリコン膜を成膜する第2の成膜工程と、
    を含み、
    前記第1の高周波電力は、前記第2の高周波電力よりも低く、
    前記第1の流量比は、前記第2の流量比よりも小さい、成膜方法。
  2. 前記第1の成膜工程と前記第2の成膜工程との間に、前記第1の酸化シリコン膜を酸素ガスのプラズマに曝露する曝露工程を更に含む、請求項1に記載の成膜方法。
  3. 前記第1の酸化シリコン膜の厚さは、前記第2の酸化シリコン膜の厚さよりも薄い、請求項1又は2に記載の成膜方法。
  4. 窒素含有ガスとSiF4ガスとSiCl4ガスとを含む混合ガスのプラズマにより、前記第2の酸化シリコン膜上に窒化シリコン膜を成膜する第3の成膜工程を更に含む、請求項1〜3のいずれか一つに記載の成膜方法。
  5. 前記第1の酸化シリコン膜、前記第2の酸化シリコン膜及び前記窒化シリコン膜は、TFT(Thin Film Transistor)のパッシベーション層、ゲート絶縁層及び層間絶縁膜の少なくともいずれか一つを構成する、請求項4に記載の成膜方法。
  6. 前記窒化シリコン膜上に有機膜を成膜する第4の成膜工程を更に含む、請求項4又は5に記載の成膜方法。
  7. 酸化物半導体を保護する保護膜を成膜するためのチャンバと、
    前記チャンバ内に処理ガスを供給するガス供給部と、
    前記チャンバ内において前記処理ガスのプラズマを生成するプラズマ生成部と、
    制御部と、
    を備え、
    前記制御部は、
    酸素含有ガスとSiF4ガスとSiCl4ガスとを含み且つSiF4ガスに対するSiCl4ガスの流量比が第1の流量比となる混合ガスのプラズマを第1の高周波電力を用いて生成し、生成されたプラズマにより、前記酸化物半導体上に第1の酸化シリコン膜を成膜する第1の成膜工程と、
    酸素含有ガスとSiF4ガスとSiCl4ガスとを含み且つSiF4ガスに対するSiCl4ガスの流量比が第2の流量比となる混合ガスのプラズマを第2の高周波電力を用いて生成し、生成されたプラズマにより、前記第1の酸化シリコン膜上に第2の酸化シリコン膜を成膜する第2の成膜工程と、
    を実行し、
    前記第1の高周波電力は、前記第2の高周波電力よりも低く、
    前記第1の流量比は、前記第2の流量比よりも小さい、成膜装置。
JP2018243106A 2018-07-30 2018-12-26 成膜方法及び成膜装置 Active JP7130548B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108125012A TWI807070B (zh) 2018-07-30 2019-07-16 成膜方法及成膜裝置
KR1020190089985A KR102217171B1 (ko) 2018-07-30 2019-07-25 성막 방법 및 성막 장치
CN201910695080.XA CN110777358B (zh) 2018-07-30 2019-07-30 成膜方法和成膜装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018142329 2018-07-30
JP2018142329 2018-07-30

Publications (2)

Publication Number Publication Date
JP2020025065A true JP2020025065A (ja) 2020-02-13
JP7130548B2 JP7130548B2 (ja) 2022-09-05

Family

ID=69619507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018243106A Active JP7130548B2 (ja) 2018-07-30 2018-12-26 成膜方法及び成膜装置

Country Status (2)

Country Link
JP (1) JP7130548B2 (ja)
TW (1) TWI807070B (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015501078A (ja) * 2011-10-07 2015-01-08 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated アルゴンガス希釈によるシリコン含有層を堆積するための方法
JP2015012131A (ja) * 2013-06-28 2015-01-19 東京エレクトロン株式会社 多層保護膜の形成方法及び多層保護膜の形成装置
WO2015170450A1 (ja) * 2014-05-09 2015-11-12 株式会社Joled 薄膜トランジスタ基板及びその製造方法
JP2017011058A (ja) * 2015-06-19 2017-01-12 東京エレクトロン株式会社 プラズマを用いた成膜方法
JP2017224789A (ja) * 2016-06-17 2017-12-21 東京エレクトロン株式会社 成膜方法およびtftの製造方法
JP2018021993A (ja) * 2016-08-02 2018-02-08 株式会社ジャパンディスプレイ 半導体基板及びそれを用いた表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5058909B2 (ja) * 2007-08-17 2012-10-24 株式会社半導体エネルギー研究所 プラズマcvd装置及び薄膜トランジスタの作製方法
JP6360770B2 (ja) * 2014-06-02 2018-07-18 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6298391B2 (ja) * 2014-10-07 2018-03-20 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015501078A (ja) * 2011-10-07 2015-01-08 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated アルゴンガス希釈によるシリコン含有層を堆積するための方法
JP2015012131A (ja) * 2013-06-28 2015-01-19 東京エレクトロン株式会社 多層保護膜の形成方法及び多層保護膜の形成装置
WO2015170450A1 (ja) * 2014-05-09 2015-11-12 株式会社Joled 薄膜トランジスタ基板及びその製造方法
JP2017011058A (ja) * 2015-06-19 2017-01-12 東京エレクトロン株式会社 プラズマを用いた成膜方法
JP2017224789A (ja) * 2016-06-17 2017-12-21 東京エレクトロン株式会社 成膜方法およびtftの製造方法
JP2018021993A (ja) * 2016-08-02 2018-02-08 株式会社ジャパンディスプレイ 半導体基板及びそれを用いた表示装置

Also Published As

Publication number Publication date
JP7130548B2 (ja) 2022-09-05
TW202016343A (zh) 2020-05-01
TWI807070B (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
JP6689140B2 (ja) 成膜方法およびtftの製造方法
US7651730B2 (en) Method and apparatus for forming silicon oxide film
KR102084309B1 (ko) 성막 방법 및 성막 장치
JP6232219B2 (ja) 多層保護膜の形成方法
US10049870B2 (en) Method of manufacturing semiconductor device including silicon nitride layer for inhibiting excessive oxidation of polysilicon film
WO2011040396A1 (ja) 窒化珪素膜の成膜方法および半導体メモリ装置の製造方法
US11384431B2 (en) Substrate processing apparatus
US20060068606A1 (en) Method and apparatus for forming silicon nitride film
JP2013080907A (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP6392061B2 (ja) 電子デバイス、その製造方法、及びその製造装置
US11651971B2 (en) Etching method, substrate processing apparatus, and substrate processing system
US20170130333A1 (en) Plasma processing method and plasma processing apparatus
JPWO2010098100A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
JP7130548B2 (ja) 成膜方法及び成膜装置
KR102217171B1 (ko) 성막 방법 및 성막 장치
JP2022002294A (ja) エッチング方法、基板処理装置、及び基板処理システム
JP2011165743A (ja) 半導体装置の製造方法
WO2010113928A1 (ja) 窒化珪素膜の成膜方法、半導体メモリ装置の製造方法およびプラズマcvd装置
JP2022080422A (ja) 窒化シリコン膜の成膜方法及び成膜装置
JPH06333913A (ja) 絶縁膜の形成方法およびその形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220824

R150 Certificate of patent or registration of utility model

Ref document number: 7130548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150