JP2020025045A - 導電ペースト、配線基板、導電ペーストの製造方法、および、配線基板の製造方法 - Google Patents

導電ペースト、配線基板、導電ペーストの製造方法、および、配線基板の製造方法 Download PDF

Info

Publication number
JP2020025045A
JP2020025045A JP2018149483A JP2018149483A JP2020025045A JP 2020025045 A JP2020025045 A JP 2020025045A JP 2018149483 A JP2018149483 A JP 2018149483A JP 2018149483 A JP2018149483 A JP 2018149483A JP 2020025045 A JP2020025045 A JP 2020025045A
Authority
JP
Japan
Prior art keywords
conductive paste
wiring
resinate
wiring board
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018149483A
Other languages
English (en)
Other versions
JP7221609B2 (ja
Inventor
達哉 加藤
Tatsuya Kato
達哉 加藤
慎二郎 井野
Shinjiro Ino
慎二郎 井野
達哉 澤井
Tatsuya Sawai
達哉 澤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2018149483A priority Critical patent/JP7221609B2/ja
Publication of JP2020025045A publication Critical patent/JP2020025045A/ja
Application granted granted Critical
Publication of JP7221609B2 publication Critical patent/JP7221609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Conductive Materials (AREA)

Abstract

【課題】配線基板における欠陥の発生を抑制する。【解決手段】導電ペーストは、少なくとも1つのセラミック層と少なくとも1つの配線層とが積層された配線基板における配線層の形成に用いられ、Pt粉末と、AlレジネートまたはZrレジネートとを含有する。配線基板は、少なくとも1つのセラミック層と少なくとも1つの配線層とが積層され、配線層は、Ptを主成分として含有するとともに、AlまたはZrを含有する。導電ペーストの製造方法は、ペースト化工程と、添加工程とを備える。ペースト化工程では、Pt粉末に、ペースト化のためのペースト用成分を加えることによりペーストを作製する。レジネート添加工程では、ペースト化工程により作製されたペーストに、AlレジネートまたはZrレジネートを添加する。【選択図】図2

Description

本開示は、白金を含有する導電ペーストおよびその製造方法、並びに、導電ペーストを用いて製造される配線基板およびその製造方法に関する。
特許文献1には、白金粉末と、アルミナ粉末と、バインダとを混合して製造される白金ペーストが記載されている。
特開2007−134291号公報
配線基板の製造において、セラミックグリーンシートの表面に、特許文献1に記載の白金ペーストを用いて配線パターンを形成し、その後、これらセラミックグリーンシートおよび配線パターンを同時焼成すると、焼成後に得られる配線基板におけるセラミック層に欠陥が発生することがあった。
本開示は、配線基板における欠陥の発生を抑制することを目的とする。
本開示の一態様は、少なくとも1つのセラミック層と少なくとも1つの配線層とが積層された配線基板における配線層の形成に用いられる導電ペーストであって、Pt粉末と、AlレジネートまたはZrレジネートとを含有する導電ペーストである。
このように構成された本開示の導電ペーストは、AlレジネートまたはZrレジネートを含有することにより、Al成分またはZr成分を導電ペースト内のPt粉末とPt粉末との間に比較的均一に分散させることができる。AlレジネートまたはZrレジネートは、液体の状態で導電ペースト内に添加することができるためである。これにより、本開示の導電ペーストは、Al成分またはZr成分が比較的均一に分散していることにより、導電ペースト内のPt粉末が焼成により焼結するのを抑制して、導電ペーストの焼成により形成される配線層の収縮を抑制することができる。このため、本開示の導電ペーストは、セラミック層の表面において、配線層が積層されている領域と、配線層が積層されていない領域とにおける収縮量の差を低減することができ、セラミック層の表面における欠陥の発生を抑制することができる。
また、本開示の一態様では、Pt粉末の平均粒径は1μm以下であるようにしてもよい。これにより、本開示の導電ペーストは、焼成による急激な収縮を抑制することができる。
また、本開示の一態様では、Pt粉末の平均粒径は0.6μm以下であるようにしてもよい。これにより、本開示の導電ペーストは、細い配線層を形成することができる。
また、本開示の一態様では、AlレジネートまたはZrレジネートが0.5〜5.0重量%含有されているようにしてもよい。含有量が5.0重量%を超える場合には、白金粉末の焼結が過度に阻害され、配線層を形成することができないためである。また、含有量が0.5重量%未満である場合には、焼成による配線層の収縮を抑制する効果が小さいためである。
本開示の別の態様は、少なくとも1つのセラミック層と少なくとも1つの配線層とが積層された配線基板であって、配線層は、Ptを主成分として含有するとともに、AlまたはZrを含有する配線基板である。
このように構成された本開示の配線基板は、本開示の導電ペーストを用いて製造された配線基板であり、本開示の導電ペーストと同様の効果を得ることができる。すなわち、本開示の配線基板は、セラミック層の表面における欠陥の発生を抑制することができる。
また、本開示の別の態様では、配線層におけるAlまたはZrの含有量は、0.2重量%以下であるようにしてもよい。
本開示の更に別の態様は、少なくとも1つのセラミック層と少なくとも1つの配線層とが積層された配線基板における配線層の形成に用いられる導電ペーストの製造方法であって、ペースト化工程と、レジネート添加工程とを備える。ペースト化工程では、Pt粉末に、ペースト化のためのペースト用成分を加えることによりペーストを作製する。レジネート添加工程では、ペースト化工程により作製されたペーストに、AlレジネートまたはZrレジネートを添加する。
このように構成された本開示の導電ペーストの製造方法は、本開示の導電ペーストと同様の効果を得ることができる。すなわち、本開示の導電ペーストの製造方法は、セラミック層の表面における欠陥の発生を抑制することができる。
また、本開示の更に別の態様では、レジネート添加工程において、AlレジネートまたはZrレジネートを0.5〜5.0重量%添加するようにしてもよい。含有量が5.0重量%を超える場合には、白金粉末の焼結が過度に阻害され、配線層を形成することができないためである。また、含有量が0.5重量%未満である場合には、焼成による配線層の収縮を抑制する効果が小さいためである。
また、本開示の更に別の態様では、Pt粉末の平均粒径は1μm以下であるようにしてもよい。これにより、本開示の導電ペーストの製造方法は、焼成による急激な収縮を抑制することができる。
また、本開示の更に別の態様では、Pt粉末の平均粒径は0.6μm以下であるようにしてもよい。これにより、本開示の導電ペーストの製造方法は、細い配線層を形成することができる。
本開示の更に別の態様は、少なくとも1つのセラミック層と少なくとも1つの配線層とが積層された配線基板の製造方法であって、配線形成工程と、焼成工程とを備える。配線形成工程では、焼成後にセラミック層となるグリーンシートの表面に、本開示の導電ペーストを用いて、焼成後に配線層となる配線パターンを形成する。焼成工程では、配線形成工程においてグリーンシートの表面に配線パターンを形成した後に、グリーンシートと配線パターンとを同時焼成する。
このように構成された本開示の配線基板の製造方法は、本開示の配線基板と同様の効果を得ることができる。すなわち、本開示の配線基板の製造方法は、セラミック層の表面における欠陥の発生を抑制することができる。
配線基板の断面図である。 導電ペーストの製造方法を示すフローチャートである。 配線基板の製造方法を示すフローチャートである。 配線基板の製造方法を示す断面図である。 評価試験の結果を示す図である。
以下に本開示の実施形態を図面とともに説明する。
本実施形態の配線基板1は、図1に示すように、例えば、2層のセラミック層11,12と、2層の配線層21,22とを備える。
セラミック層11,12と、配線層21,22とは、積層方向SDに沿って交互に積層される。これにより、配線層21はセラミック層11とセラミック層12との間に配置される。また配線層22は、セラミック層12の両面のうち、配線層21が配置されていない側に配置される。
また、セラミック層12内には、積層方向SDに延びてセラミック層12を貫通するビア導体32が形成される。これにより、セラミック層12を挟んでセラミック層12の両面に形成されている配線層21と配線層22とが電気的に接続される。
セラミック層11,12は、積層方向SDに対して垂直な方向に沿って広がる板状の絶縁層であり、アルミナを90重量%以上含有している。
配線層21,22はそれぞれ、セラミック層11,12上に形成される導電層である。配線層21,22は、導電成分である白金(Pt)と、アルミナ(Al)等のセラミック成分と、アルミニウム(Al)とを含有している。配線層21,22におけるAlの含有量は、0.2重量%以下である。
ビア導体32は、配線層21,22と同様の材料で形成されている。
次に、導電ペースト100の製造方法を説明する。なお、導電ペースト100は、図4に示す。
導電ペースト100を製造するためには、図2に示すように、まず、S10にて、白金(Pt)粉末と、アルミナ(Al)等の金属酸化物の粉末とを含む混合粉末に、ペースト用成分としてエチルセルロース樹脂とターピネオール溶剤とを加え、3本ロールミルによって混練することにより、白金ペーストを得る。白金(Pt)粉末の平均粒径は1μm以下(本実施形態では、例えば0.6μm)である。なお、本実施形態において、白金粉末の平均粒径は以下の方法で算出された値を採用している。まず、導電ペースト100を乾燥させた後に、走査電子顕微鏡を用いて、白金粉末が300個程度入る視野で導電ペースト100を撮影し、画像解析により、撮影された各白金粉末の面積を算出する。そして、この面積の円相当径を粒径とし、撮影された各白金粉末の粒径の平均値を平均粒径とした。
そしてS20にて、S10で得られた白金ペーストに対して外掛けで0.5〜5重量%(本実施形態では、例えば2.0重量%)のAlレジネートを添加して、導電ペースト100の製造を終了する。
次に、配線基板1の製造方法を説明する。
配線基板1を製造するためには、図3に示すように、まず、S110にて、セラミックグリーンシートを準備する。具体的には、まず、セラミック層11,12を作製するための原料粉末として、アルミナ(Al)粉末と、シリカ等の金属酸化物の粉末とを用意する。本実施形態では、アルミナ粉末の平均粒径は約2μmである。また、バインダ成分としてのブチラール系樹脂と、成形後のグリーンシートに適度な柔軟性を与える可塑剤成分としてのジ・オチクル・フタレート(以下、DOP)と、適当なスラリー粘度とシート強度を持たせる溶剤とを用意する。
そして、アルミナ粉末が90〜99重量%(本実施形態では、例えば90重量%)となるように上記のアルミナ粉末と金属酸化物の粉末とを所定量秤量して、アルミナ製のポットに入れる。さらに、ブチラール系樹脂、DOPおよび溶剤を上記のポットに入れて混合することにより、セラミックスラリーを得る。さらに、ドクターブレード法により、例えばポリエチレンテレフタレートからなるキャリアフィルム上で、得られたセラミックスラリーをシート状とし、厚さが例えば0.08mm〜0.8mmのセラミックグリーンシートを作製する。本実施形態では、図4に示すように、焼成によりセラミック層11となるセラミックグリーンシートGS1と、焼成によりセラミック層12となるセラミックグリーンシートGS2とを作製する。
S110の工程が終了すると、図3に示すように、S120にて、パンチを用いた打ち抜き加工により、S110で準備したセラミックグリーンシートに、セラミックグリーンシートを貫通するビアホールを形成する。本実施形態では、図4に示すように、セラミックグリーンシートGS2にビアホールVHを形成する。
S120の工程が終了すると、図3に示すように、S130にて、セラミックグリーンシートに形成されたビアホールの内部に、S10〜S20の工程で作製した導電ペースト100を充填する。本実施形態では、図4に示すように、セラミックグリーンシートGS2に形成されたビアホールVHの内部に、導電ペースト100を充填する。
S130の工程が終了すると、図3に示すように、S140にて、セラミックグリーンシートの表面における必要な箇所に、導電ペースト100を用いて、印刷によって、配線パターンを形成する。本実施形態では、図4に示すように、セラミックグリーンシートGS1,GS2の表面に導電ペースト100を印刷する。
S140の工程が終了すると、図3に示すように、S150にて、配線パターンが形成された複数のセラミックグリーンシートを積層して、グリーンシート積層体を作製する。本実施形態では、セラミックグリーンシートGS1,GS2を積層する。
次にS160にて、グリーンシート積層体を1300℃〜1550℃(本実施形態では、例えば1530℃)にて焼成して、配線基板1の製造を終了する。
次に、配線基板1におけるAlレジネートの効果を評価するために実施した評価試験と、その試験結果について説明する。
本試験では、1層のグリーンシートの表面に導電ペーストで配線パターンを印刷した後に1530℃にて焼成することにより評価基板を得た。そして、セラミック層の表面において、配線層が積層されている部分と、配線層が積層されていない部分とを含む領域の断面を観察した。
実施例は、Alレジネートを含有する導電ペーストを用いて配線パターンを印刷したグリーンシート積層体を焼成して作製された評価基板である。
比較例は、Alレジネートを含有していない導電ペーストを用いて配線パターンを印刷したグリーンシート積層体を焼成して作製された評価基板である。
図5に示すように、比較例では、セラミック層の表面における配線層の近傍でセラミック層が配線層に引っ張られ裂けたような欠陥が発生した。一方、実施例では、セラミック層の表面における配線層の近傍で欠陥が発生しなかった。
このように構成された導電ペースト100は、2層のセラミック層11,12と2層の配線層21,22とが積層された配線基板1における配線層21,22の形成に用いられる。そして導電ペースト100は、Pt粉末と、Alレジネートとを含有する。
このように導電ペースト100は、Alレジネートを含有することにより、Al成分を導電ペースト100内のPt粉末とPt粉末との間に比較的均一に分散させることができる。Alレジネートは、液体の状態で導電ペースト100内に添加することができるためである。これにより、導電ペースト100は、Al成分が比較的均一に分散していることにより、導電ペースト100内のPt粉末が焼成により焼結するのを抑制して、導電ペースト100の焼成により形成される配線層21,22の収縮を抑制することができる。このため、導電ペースト100は、セラミック層11,12の表面において、配線層21,22が積層されている領域と、配線層21,22が積層されていない領域とにおける収縮量の差を低減することができ、セラミック層11,12の表面における欠陥の発生を抑制することができる。
また導電ペースト100では、Pt粉末の平均粒径は1μm以下である。これにより、導電ペースト100は、焼成による急激な収縮を抑制することができる。
また導電ペースト100では、Pt粉末の平均粒径は0.6μm以下である。これにより、導電ペースト100は、細い配線層21,22を形成することができる。
また導電ペースト100では、Alレジネートが0.5〜5.0重量%含有されている。含有量が5.0重量%を超える場合には、白金粉末の焼結が過度に阻害される恐れがあるためである。また、含有量が0.5重量%未満である場合には、焼成による配線層の収縮を抑制する効果が小さいためである。
また配線基板1は、2層のセラミック層11,12と2層の配線層21,22とが積層され、配線層21,22は、Ptを主成分として含有するとともに、Alを含有する。
このように構成された配線基板1は、導電ペースト100を用いて製造された配線基板であり、導電ペースト100と同様の効果を得ることができる。すなわち、配線基板1は、セラミック層11,12の表面における欠陥の発生を抑制することができる。
また、導電ペースト100の製造方法は、ペースト化工程と、添加工程とを備える。ペースト化工程では、Pt粉末に、ペースト化のためのペースト用成分を加えることにより白金ペーストを作製する。レジネート添加工程では、ペースト化工程により作製された白金ペーストに、Alレジネートを添加する。
このように構成された導電ペースト100の製造方法は、導電ペースト100と同様の効果を得ることができる。すなわち、導電ペースト100の製造方法は、セラミック層11,12の表面における欠陥の発生を抑制することができる。
また、配線基板1の製造方法は、配線形成工程と、焼成工程とを備える。配線形成工程では、焼成後にセラミック層11,12となるセラミックグリーンシートGS1,GS2の表面に、導電ペースト100を用いて、焼成後に配線層21,22となる配線パターンを形成する。焼成工程では、配線形成工程においてセラミックグリーンシートGS1,GS2の表面に配線パターンを形成した後に、セラミックグリーンシートGS1,GS2と配線パターンとを同時焼成する。
このように構成された配線基板1の製造方法は、配線基板1と同様の効果を得ることができる。すなわち、配線基板1の製造方法は、セラミック層11,12の表面における欠陥の発生を抑制することができる。
以上説明した実施形態において、S10はペースト化工程としての処理に相当し、S20はレジネート添加工程としての処理に相当し、S140は配線形成工程としての処理に相当し、S160は焼成工程としての処理に相当し、セラミックグリーンシートGS1,GS2はグリーンシートに相当する。
以上、本開示の一実施形態について説明したが、本開示は上記実施形態に限定されるものではなく、種々変形して実施することができる。
例えば上記実施形態では、導電ペースト100がPt粉末とAlレジネートとを含有する形態を示したが、導電ペースト100は、Alレジネートの代わりにZrレジネートを含有するようにしてもよい。
また、上記実施形態における1つの構成要素が有する機能を複数の構成要素に分担させたり、複数の構成要素が有する機能を1つの構成要素に発揮させたりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加、置換等してもよい。なお、特許請求の範囲に記載の文言から特定される技術思想に含まれるあらゆる態様が本開示の実施形態である。
1…配線基板、11,12…セラミック層、21,22…配線層、100…導電ペースト、GS1,GS2…セラミックグリーンシート

Claims (11)

  1. 少なくとも1つのセラミック層と少なくとも1つの配線層とが積層された配線基板における前記配線層の形成に用いられる導電ペーストであって、
    Pt粉末と、AlレジネートまたはZrレジネートを含有する導電ペースト。
  2. 請求項1に記載の導電ペーストであって、
    前記Pt粉末の平均粒径は1μm以下である導電ペースト。
  3. 請求項2に記載の導電ペーストであって、
    前記Pt粉末の平均粒径は0.6μm以下である導電ペースト。
  4. 請求項1〜請求項3の何れか1項に記載の導電ペーストであって、
    前記Alレジネートまたは前記Zrレジネートが0.5〜5.0重量%含有されている導電ペースト。
  5. 少なくとも1つのセラミック層と少なくとも1つの配線層とが積層された配線基板であって、
    前記配線層は、Ptを主成分として含有するとともに、AlまたはZrを含有する配線基板。
  6. 請求項5に記載の配線基板であって、
    前記配線層におけるAlまたはZrの含有量は、0.2重量%以下である配線基板。
  7. 少なくとも1つのセラミック層と少なくとも1つの配線層とが積層された配線基板における前記配線層の形成に用いられる導電ペーストの製造方法であって、
    Pt粉末に、ペースト化のためのペースト用成分を加えることによりペーストを作製するペースト化工程と、
    前記ペースト化工程により作製された前記ペーストに、AlレジネートまたはZrレジネートを添加するレジネート添加工程と
    を備える導電ペーストの製造方法。
  8. 請求項7に記載の導電ペーストの製造方法であって、
    前記レジネート添加工程では、前記Alレジネートまたは前記Zrレジネートを0.5〜5.0重量%添加する導電ペーストの製造方法。
  9. 請求項7または請求項8に記載の導電ペーストの製造方法であって、
    前記Pt粉末の平均粒径は1μm以下である導電ペーストの製造方法。
  10. 請求項9に記載の導電ペーストの製造方法であって、
    前記Pt粉末の平均粒径は0.6μm以下である導電ペーストの製造方法。
  11. 少なくとも1つのセラミック層と少なくとも1つの配線層とが積層された配線基板の製造方法であって、
    焼成後に前記セラミック層となるグリーンシートの表面に、請求項1に記載の導電ペーストを用いて、焼成後に前記配線層となる配線パターンを形成する配線形成工程と、
    前記配線形成工程において前記グリーンシートの表面に前記配線パターンを形成した後に、前記グリーンシートと前記配線パターンとを同時焼成する焼成工程と
    を備える配線基板の製造方法。
JP2018149483A 2018-08-08 2018-08-08 導電ペーストの製造方法 Active JP7221609B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018149483A JP7221609B2 (ja) 2018-08-08 2018-08-08 導電ペーストの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018149483A JP7221609B2 (ja) 2018-08-08 2018-08-08 導電ペーストの製造方法

Publications (2)

Publication Number Publication Date
JP2020025045A true JP2020025045A (ja) 2020-02-13
JP7221609B2 JP7221609B2 (ja) 2023-02-14

Family

ID=69618969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018149483A Active JP7221609B2 (ja) 2018-08-08 2018-08-08 導電ペーストの製造方法

Country Status (1)

Country Link
JP (1) JP7221609B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11353939A (ja) * 1998-06-05 1999-12-24 Murata Mfg Co Ltd 導電性ペーストおよびセラミック多層基板
JP2010525544A (ja) * 2007-04-26 2010-07-22 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー ビアホール用導電性組成物
JP2012022799A (ja) * 2010-07-12 2012-02-02 Tanaka Kikinzoku Kogyo Kk 電極形成用の導電微粒子及び金属ペースト並びに電極
JP2013026196A (ja) * 2011-07-26 2013-02-04 Murata Mfg Co Ltd 導電性ペーストおよびセラミック電子部品
JP2014239040A (ja) * 2013-06-07 2014-12-18 ヘレウス プレシャス メタルズ ノース アメリカ コンショホーケン エルエルシー 窒化アルミニウム基板用の厚盛りプリント銅ペースト
WO2017073622A1 (ja) * 2015-10-28 2017-05-04 京セラ株式会社 センサ基板および検出モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11353939A (ja) * 1998-06-05 1999-12-24 Murata Mfg Co Ltd 導電性ペーストおよびセラミック多層基板
JP2010525544A (ja) * 2007-04-26 2010-07-22 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー ビアホール用導電性組成物
JP2012022799A (ja) * 2010-07-12 2012-02-02 Tanaka Kikinzoku Kogyo Kk 電極形成用の導電微粒子及び金属ペースト並びに電極
JP2013026196A (ja) * 2011-07-26 2013-02-04 Murata Mfg Co Ltd 導電性ペーストおよびセラミック電子部品
JP2014239040A (ja) * 2013-06-07 2014-12-18 ヘレウス プレシャス メタルズ ノース アメリカ コンショホーケン エルエルシー 窒化アルミニウム基板用の厚盛りプリント銅ペースト
WO2017073622A1 (ja) * 2015-10-28 2017-05-04 京セラ株式会社 センサ基板および検出モジュール

Also Published As

Publication number Publication date
JP7221609B2 (ja) 2023-02-14

Similar Documents

Publication Publication Date Title
JP3350949B2 (ja) 導電性ペースト
CN101364479A (zh) 陶瓷生片结构及层叠陶瓷电子部件的制造方法
KR100676035B1 (ko) 적층 세라믹 콘덴서
JP4968411B2 (ja) 積層セラミック電子部品の製造方法
JPH05190375A (ja) 銅多層セラミック基板の製造方法及びそれに用いる銅ペースト
JP7221609B2 (ja) 導電ペーストの製造方法
JP2005101317A (ja) セラミック電子部品及びその製造方法
JP2006128283A (ja) 積層セラミックコンデンサ
WO2015087394A1 (ja) Esd保護デバイスとその製造方法
JP2007053294A (ja) 積層型セラミック電子部品の製造方法
JP4696443B2 (ja) 多層セラミック基板の製造方法
JP5782374B2 (ja) 積層電子部品およびその製造方法
JP3939281B2 (ja) 電極ペースト及びこれを用いたセラミック電子部品の製造方法
JP2006128282A (ja) 積層型電子部品およびその製法
JP2008198655A (ja) 積層セラミック電子部品とその製造方法
JP2007281108A (ja) 多層セラミック基板
JP2020025044A (ja) セラミック配線基板
JP6195479B2 (ja) 多層セラミック基板およびその製造方法
JPH06172017A (ja) セラミツクス基板用グリーンシート及びセラミツクス基板
JP5682342B2 (ja) 積層型セラミック電子部品の製造方法
US20220189674A1 (en) Laminated coil component
JP4450176B2 (ja) 積層電子部品及び余白部を構成する段差解消用誘電体ペースト
JP4073424B2 (ja) 電子部品の製造方法
JP2005101318A (ja) 導電性ペースト及びそれを用いたセラミック電子部品の製造方法
JP2001126951A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230202

R150 Certificate of patent or registration of utility model

Ref document number: 7221609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150