JP2020024315A - 電源装置及び画像形成装置 - Google Patents

Abstract

【課題】入力電圧が所定の電圧よりも高い場合には、定着装置への電力供給を遮断すること。【解決手段】交流電源４０から入力された交流電圧を直流電圧に変換し、変換された直流電圧を負荷に出力する電源装置２００であって、交流電源４０から交流電圧が入力されるライブライン及びニュートラルラインに接続され、交流電圧に応じてゼロクロス検知信号を出力するゼロクロス検知回路４００と、交流電源４０とゼロクロス検知回路４００とを接続又は遮断するリレー３１０と、ゼロクロス検知回路４００から出力されるゼロクロス検知信号に基づいて、交流電源４０から入力される交流電圧を検知し、検知結果に応じてリレー３１０を制御するＣＰＵ５０１と、を備える。【選択図】図２

Description

本発明は、周波数検知回路を搭載した電源装置及び画像形成装置に関する。

従来、電子写真方式の画像形成装置は、記録材上に転写されたトナー像を加熱して記録材に定着させたり、トナー像に光沢を付与したりするための定着装置を備えている。定着装置では、所定の温度に維持された加熱体と、加熱体を圧接する加圧部材によって形成されるニップ部に、被加熱材としての記録材を導入し、記録材を挟持搬送しつつ加熱する方式が用いられている。特にフィルム加熱方式の定着装置では、定着装置の加熱体として、セラミックス等の基板上に抵抗発熱体を設けたヒータが一般的に用いられている。定着装置に電力を供給する際の制御方法として、双方向サイリスタ等のスイッチ素子を用いて制御する方法が用いられている。画像形成装置の電源装置には、商用交流電源の電源周波数を検知する周波数検知回路が搭載され、定着装置への供給電力を周波数検知回路が生成する周波数検知信号に合わせて制御することが一般的である（例えば、特許文献１参照）。

定着装置への電力供給の制御には、位相制御や波数制御等が用いられる。位相制御や波数制御等による定着装置のヒータへの電力制御において、高調波電流やフリッカが生じる。そこで、高調波電流やフリッカを低減させるため、商用交流電源の１００Ｖ系電圧（例えば、１００Ｖ〜１２７Ｖ）と２００Ｖ系電圧（例えば、２００Ｖ〜２４０Ｖ）とで、定着装置のヒータの抵抗値を変えることが一般的である。

特開２０１０−２６４４６号公報

しかしながら、商用交流電源から入力される交流電圧が想定される所定電圧よりも高い電圧、例えば入力電圧として１００Ｖ系電圧を想定していたところ、２２０Ｖ電圧が入力されたような場合には、定着装置に過大な電力が供給されることになる。その結果、定着装置の加熱体及び加圧部材が異常昇温して、故障してしまうおそれがある。過大な電力が供給された場合でも定着装置を故障させないようにするためには、加熱体及び加圧部材に耐熱温度の高い部材を用いる必要があり、コストアップという課題が生じることになる。

本発明は、このような状況のもとでなされたもので、入力電圧が所定の電圧よりも高い場合には、定着装置への電力供給を遮断することを目的とする。

上述した課題を解決するために、本発明では、以下の構成を備える。

（１）交流電源から入力された交流電圧を直流電圧に変換し、変換された前記直流電圧を負荷に出力する電源装置であって、前記交流電源から前記交流電圧が入力される第一のライン及び第二のラインに接続され、前記交流電圧に応じて、周波数に関する信号を出力する周波数検知手段と、前記交流電源と前記周波数検知手段とを接続又は遮断するスイッチ手段と、前記周波数検知手段から出力される前記信号に基づいて、前記交流電源から入力される前記交流電圧を検知し、検知結果に応じて前記スイッチ手段を制御する制御手段と、を備えたことを特徴とする電源装置。

（２）記録材に画像形成を行う画像形成手段と、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。

（３）記録材に画像形成を行う画像形成手段と、前記（１）に記載の電源装置と、前記画像形成手段を制御するコントローラと、を備え、前記制御手段は、前記コントローラであることを特徴とする画像形成装置。

本発明によれば、入力電圧が所定の電圧よりも高い場合には、定着装置への電力供給を遮断することができる。

実施例１、２の画像形成装置の構成を示す概略断面図 実施例１の電源装置の構成を示す回路図 実施例１の入力交流電圧及びゼロクロス検知信号の波形を説明する図 実施例１の交流電圧の周波数を検知する制御シーケンスを示すフローチャート 実施例２の電源装置の構成を示す回路図 実施例２の入力交流電圧及び周波数検知信号の波形を説明する図 実施例２の交流電圧の周波数を検知する制御シーケンスを示すフローチャート

以下に、図面を参照して本発明の実施の形態について詳細に説明する。上述した課題を解決するための本発明の具体的な構成について、実施例に基づき説明する。なお、以下に示す実施例は一例であって、この発明の技術的範囲をそれらのみに限定する趣旨のものではない。

［画像形成装置］
図１は、後述する電源装置を適用可能な、電子写真方式の記録技術を用いた画像形成装置の構成を示す概略断面図である。画像形成手段であるプロセスカートリッジ１５は、帯電ローラ１６、現像ローラ１７、クリーナー１８、及び電子写真感光体である感光ドラム１９を有し、一体的に着脱可能に構成されている。感光ドラム１９は、帯電ローラ１６によって表面を一様に帯電された後、スキャナユニット２１により画像信号に基づいた露光が行われ、感光ドラム１９上に静電潜像が形成される。スキャナユニット２１内のレーザダイオード２２から出射されるレーザ光は、回転する回転多面鏡２３及び反射ミラー２４を経て、感光ドラム１９の表面を走査し、感光ドラム１９の表面上に静電潜像を形成する。感光ドラム１９上の静電潜像は、現像ローラ１７によってトナー像として可視化される。

給紙カセット１１に積載された記録材は、ピックアップローラ１２によって１枚ずつ給紙カセット１１から給紙され、給紙ローラ１３によってレジストレーションローラ１４に搬送される。そして、レジストレーションローラ１４は、予め定められたタイミングで、記録材を転写ローラ２０へと搬送する。感光ドラム１９上のトナー像は、転写ローラ２０によって、記録材に転写される。続いて、トナー像が転写された記録材は、定着装置１００に搬送される。定着装置１００では、記録材は加熱処理及び加圧処理が行われ、記録材上の未定着トナー像は記録材に定着される。その後、トナー像が定着された記録材は、中間排出ローラ２６、排出ローラ２７によって画像形成装置外に排出され、一連のプリント動作が終了する。なお、モータ３０は、定着装置１００を含む、画像形成装置内の各ユニットに駆動力を供給している。

定着装置１００では、後述する入力交流電圧が０ボルトとなるゼロクロスタイミングに基づき、双方向サイリスタ（以下、トライアックという）等の半導体スイッチをオン・オフすることにより、交流電源から定着装置１００に供給される電力が制御される。なお、供給電力の制御は、後述するＣＰＵ５０１（図２参照）により行われる。コントローラであるＣＰＵ５０１は、不図示のＲＯＭ、ＲＡＭを有している。ＣＰＵ５０１は、ＲＡＭを作業領域として使用しながら、ＲＯＭに記憶された各種プログラムを実行することにより、プロセスカートリッジ１５や定着装置１００等の画像形成装置各部を制御する。また、ＣＰＵ５０１は、時間の計測手段であるタイマを有している。

電源装置２００は、画像形成装置が備える電源装置であり、電源ケーブル５０を介して、外部電源４０（例えば商用交流電源）と接続されている。電源装置２００には、外部電源４０から交流電圧が入力される。電源装置２００は、画像形成装置における駆動部としてのモータ３０や、各ユニットに電力を供給する。なお、以下に説明する電源装置２００が適用される装置としては、上述した画像形成装置に限らず、ゼロクロスタイミングの検知結果を用いて制御を行う装置であれば、その他の電子機器にも適用可能である。

［電源装置］
図２は、本実施例の電源装置２００の構成を示す回路図である。電源装置２００は、ＡＣ／ＤＣコンバータ部、定着装置駆動回路部、ゼロクロス検知回路４００を有している。以下では、各部の構成について説明する。

＜ＡＣ／ＤＣコンバータ部＞
電源装置２００にはインレット２０１が設けられており、インレット２０１を介して電源装置２００に外部電源（例えば商用交流電源）４０から交流電圧が入力される構成となっている。外部電源４０は、第一のラインであるＬＩＶＥライン（以下、ライブラインという）と、第二のラインであるＮＥＵＴＲＡＬライン（以下、ニュートラルラインという）との間に交流電圧を出力している。外部電源４０から電源装置２００に供給される交流電圧は、入力フィルタ回路２０２を経由して整流ダイオードブリッジ２０３で、正弦波形の交流電圧から負電圧（−）側の電圧波形が正電圧（＋）側に折り返された脈流の電圧波形へ整流される。そして、その脈流波形の電圧出力は平滑回路であるコンデンサ２０４によって平滑され、交流電圧の正弦波形のピーク値とほぼ等しい直流電圧となる。コンデンサ２０４で平滑された直流電圧は、プラス（＋）端子よりトランス２０５の一次巻線に入力され、更にスイッチング素子である電界効果トランジスタ（以下、ＦＥＴという）２０６を介して、マイナス（−）端子へと帰還する。制御回路２０７は、ＦＥＴ２０６のオン／オフのタイミングを制御する。制御回路２０７には、トランス２０５の補助巻線に生成される電圧が駆動電圧として供給される。トランス２０５の二次側には、二次側整流回路２０８が設けられ、トランス２０５の二次巻線に生成された電圧は、二次側整流回路２０８で所定の電圧に平滑されて、電源装置２００に接続された負荷２０９に出力される。また、二次側整流回路２０８の出力電圧は、出力検知回路２１０に入力される。出力検知回路２１０は、二次側整流回路２０８の出力電圧に基づいて、出力電圧の検知結果を、一次側−二次側を絶縁する素子（例えばフォトカプラ）（不図示）を介して、一次側の制御回路２０７に出力する。制御回路２０７は、出力検知回路２１０の検知結果に基づいて、二次側整流回路２０８から所定の電圧が出力されるように、ＦＥＴ２０６のオン／オフのタイミングを制御する。

＜定着装置駆動回路部＞
続いて定着装置１００を駆動する駆動回路部について説明する。駆動回路部は、定着装置１００への電力供給路の接続・遮断を行う接続制御部と、定着装置１００への電力供給量を制御する供給量制御部を有している。

供給量制御部は、スイッチ部であるトライアック３０１、フォトトライアックカプラ３０４、トランジスタ３０６、抵抗３０２、３０３、３０５、３０７を有している。本実施例では、外部電源４０から入力される交流電圧を、定着装置１００の熱源であるセラミックヒータ１０１（以下、ヒータ１０１という）へ供給することにより、ヒータ１０１を発熱させる。ヒータ１０１への電力供給は、トライアック３０１のオン・オフを行うことより制御される。抵抗３０２、３０３は、トライアック３０１用に設けられているバイアス抵抗である。また、フォトトライアックカプラ３０４は一次、二次間の沿面距離を確保するためのデバイスであり、フォトトライアックカプラ３０４の発光ダイオードを導通状態に設定することで、トライアック３０１を介して定着装置１００に電力を供給することができる。抵抗３０５は、フォトトライアックカプラ３０４の発光ダイオードの電流を制限するための制限抵抗である。フォトトライアックカプラ３０４は、フォトトライアックカプラ３０４を駆動するトランジスタ３０６のオン・オフ状態に応じて、オン・オフが切り換えられる。また、トランジスタ３０６のベース端子には、抵抗３０７を介して、ＣＰＵ５０１からＯＮ／ＯＦＦ１信号が入力される。トランジスタ３０６は、ＯＮ／ＯＦＦ１信号がハイ（ｈｉｇｈ）レベルのときにはオンし、ロー（ｌｏｗ）レベルのときにはオフする。

接続制御部は、スイッチ手段であるリレー３１０、トランジスタ３１１、抵抗３１２を有している。外部電源４０から定着装置１００への電力供給は、外部電源４０から定着装置１００への電力供給路に設けられ、電力供給路の接続制御を行うリレー３１０によって制御される。リレー３１０による電力供給路の接続、遮断は、リレー３１０を駆動するトランジスタ３１１のオン・オフにより制御される。すなわち、トランジスタ３１１がオン状態のときにはリレー３１０はオンされ、電力供給路が接続され、トランジスタ３１１がオフ状態のときにはリレー３１０はオフされ、電力供給路は遮断される。また、トランジスタ３１１のベース端子には、抵抗３１２を介して、ＣＰＵ５０１からＯＮ／ＯＦＦ２信号が入力される。トランジスタ３１１は、ＯＮ／ＯＦＦ２信号がハイレベルのときにはオンし、ローレベルのときにはオフする。本実施例では、リレー３１０を用いているが、例えばバリスタを用いてもよい。

ヒータ１０１に電力を供給する場合には、ＣＰＵ５０１は、ハイレベルのＯＮ／ＯＦＦ２信号を出力し、トランジスタ３１１をオンする。トランジスタ３１１がオン状態になると、リレー３１０がオンされ、外部電源４０から定着装置１００への電力供給路が接続される。続いて、ＣＰＵ５０１は、ハイレベルのＯＮ／ＯＦＦ１信号を出力し、トランジスタ３０６をオンする。トランジスタ３０６がオン状態になると、フォトトライアックカプラ３０４の発光ダイオードが導通状態となり、トライアック３０１がオンし、定着装置１００のヒータ１０１に電力が供給される。一方、画像形成装置の電源オフ時や、画像形成を行わないときなどのヒータ１０１への電力供給を遮断する場合には、ＣＰＵ５０１は、ローレベルのＯＮ／ＯＦＦ１信号を出力し、トランジスタ３０６をオフする。トランジスタ３０６がオフ状態になると、フォトトライアックカプラ３０４の発光ダイオードが非導通状態となり、トライアック３０１がオフし、定着装置１００のヒータ１０１への電力が遮断される。続いて、ＣＰＵ５０１は、ローレベルのＯＮ／ＯＦＦ２信号を出力し、トランジスタ３１１をオフする。トランジスタ３１１がオフ状態になると、リレー３１０がオフされ、外部電源４０から定着装置１００への電力供給路が遮断される。

＜ゼロクロス検知回路＞
電源装置２００は、外部電源４０から入力される交流電圧が０ボルトになるゼロクロスタイミングを検知し、ゼロクロス検知信号（周波数検知信号）を出力するゼロクロス検知回路４００（周波数検知手段）を有している。ゼロクロス検知回路４００は、ＦＥＴ４０３、ダイオード４０５、４１０、４１３、フォトカプラ４０７、ツェナーダイオード４１１、トランジスタ４１２、抵抗４０１、４０２、４０４、４０６、コンデンサ４０９を有している。ゼロクロス検知回路４００の入力の一端は、定着装置１００の駆動回路部の接続制御部のリレー３１０の後段に接続されており、入力の他端は、外部電源４０のニュートラルラインに接続されている。この回路構成により、外部電源４０から入力される交流電圧は、リレー３１０を介してゼロクロス検知回路４００に入力されることになる。そのため、ゼロクロス検知回路４００は、リレー３１０がオン状態のときに、外部電源４０から入力される交流電圧の電圧波形に同期したゼロクロス検知信号を出力することができる。なお、ＣＰＵ５０１は、ゼロクロス検知回路４００から出力されるゼロクロス検知信号の信号波形の立ち下がりエッジをゼロクロスタイミングとして、位相制御又は波数制御に応じて、トライアック３０１のオン・オフ制御を行う。

＜定着装置＞
また、定着装置１００には、ヒータ１０１の温度を検知するためのサーミスタ１０２が設けられている。サーミスタ１０２には、分圧抵抗１０３が接続され、基準電圧をサーミスタ１０２と分圧抵抗１０３とで分圧した電圧が、温度検知信号（以下、ＴＨ信号という）として、ＣＰＵ５０１に入力される。ＣＰＵ５０１は、ＴＨ信号として入力されるヒータ１０１の温度を取得し、ヒータ１０１の目標温度と、ＴＨ信号から算出されるヒータ１０１の温度とを比較する。ＣＰＵ５０１は、比較結果に応じて、ヒータ１０１への供給電力を算出する。その後、ＣＰＵ５０１は、算出した供給電力を、位相制御の場合には対応する位相角に、波数制御の場合には対応する波数に変換する。ＣＰＵ５０１は、位相制御又は波数制御に基づいて、フォトトライアックカプラ３０４を駆動するトランジスタ３０６にハイレベルのＯＮ／ＯＦＦ１信号を出力し、ヒータ１０１への電力供給制御を行う。

［ゼロクロス検知回路の動作］
次に、本実施例のゼロクロス検知回路４００の回路動作について、図３を参照しながら説明する。図３は、外部電源４０から入力される交流電圧と、ゼロクロス検知回路４００から出力されるゼロクロス検知信号（ＺＥＲＯＸ信号）との関係を説明する波形図である。図３（ａ）は、外部電源４０からの想定されている入力電圧、すなわち予め決定されている電源装置２００に入力される交流電圧、が入力された場合のゼロクロス検知信号を示した波形図である。図３（ｂ）は、外部電源４０からの想定された入力電圧よりも高い交流電圧が入力された場合のゼロクロス検知信号を示した波形図である。なお、ここでは、想定された入力電圧は１００Ｖ系電圧とし、想定された入力電圧よりも高い電圧は、２００Ｖ系電圧とする。なお、本実施例のツェナーダイオード４１１のツェナー電圧は、１００Ｖよりも高く、２００Ｖよりも低い電圧とする。

＜入力交流電圧が想定された電圧の場合＞
図３（ａ）を参照して、ゼロクロス検知回路４００の回路動作と、ゼロクロス検知回路４００から出力されるゼロクロス検知信号の波形について説明する。図３（ａ）において、上側に示す波形は、外部電源４０から入力される交流電圧（図中、入力電圧と表示）の波形（正弦波）であり、下側に示す波形は、交流電圧の波形に応じて出力されるゼロクロス検知信号（図中、ＺＥＲＯＸ信号と表示）の波形である。図３（ａ）の横軸は時間を示し、ｔ１、ｔ２、ｔ３はタイミングを示す。図３（ａ）の上図の縦軸は、入力される交流電圧の電圧値を示し、「４０３ ＯＮ」は図２に示すＦＥＴ４０３がオン状態となる電圧（所定の電圧）を示している。図３（ａ）の下図の縦軸は、ゼロクロス検知信号のレベル（第一のレベルであるローレベル、第二のレベルであるハイレベル）を示している。

外部電源４０から入力される交流電圧が想定された電圧の場合のゼロクロス検知回路４００の回路動作について説明する。リレー３１０がオンされた状態で、外部電源４０のライブラインの電圧がニュートラルラインの電圧よりも高いときには、外部電源４０から供給される交流電圧は、抵抗４０４を介し、ダイオード４０５とコンデンサ４０８によって直流電圧に整流・平滑される。また、外部電源４０から入力される交流電圧は、抵抗４０１、４０２によって分圧され、分圧された電圧がＦＥＴ４０３のゲート端子に印加される。ＦＥＴ４０３のゲート端子に印加される電圧が所定の電圧（図３（ａ）の「４０３ ＯＮ」電圧）以上に達すると、ＦＥＴ４０３はオンし、フォトカプラ４０７の発光ダイオードが導通状態となって、フォトカプラ４０７のフォトトランジスタがオンする。これにより、ゼロクロス検知信号（ＺＥＲＯＸ信号）はローレベルとなる（図中、タイミングｔ１）。その後、外部電源４０から入力される交流電圧が下がり、ＦＥＴ４０３のゲート端子に印加される電圧が所定の電圧（図３（ａ）の「４０３ ＯＮ」電圧）未満まで下がると、ＦＥＴ４０３はオフする。その結果、フォトカプラ４０７の発光ダイオードが非導通状態となって、フォトカプラ４０７のフォトトランジスタがオフする。これにより、ゼロクロス検知信号（ＺＥＲＯＸ信号）はハイレベルとなる（図中、タイミングｔ２）。

そして、外部電源４０のライブラインの電圧がニュートラルラインの電圧よりも低くなると、外部電源４０から入力される交流電圧は、抵抗４０２、４０１を通ってリレー３１０へと流れる。このとき、ＦＥＴ４０３のゲート端子に印加される電圧は、抵抗４０２による電圧降下により、ＦＥＴ４０３のソース端子に印加される電圧よりも低くなるため、ＦＥＴ４０３はオフする。ＦＥＴ４０３はオフしているので、フォトカプラ４０７の発光ダイオードは非導通状態となり、フォトカプラ４０７のフォトトランジスタもオフ状態となり、ゼロクロス検知信号（ＺＥＲＯＸ信号）はハイレベルを維持する。タイミングｔ３以降は、上述した回路動作が繰り返される。

＜入力交流電圧が想定された電圧よりも高い場合＞
図３（ｂ）を参照して、入力交流電圧が想定された電圧よりも高い場合のゼロクロス検知回路４００の回路動作と、ゼロクロス検知回路４００から出力されるゼロクロス検知信号の波形について説明する。図３（ｂ）において、上側に示す入力電圧の波形のうち、実線で示す入力電圧の波形は、想定された電圧よりも高い交流電圧の波形であり、点線で示す入力電圧の波形は、想定された電圧の交流電圧の波形である。下側に示す波形は、交流電圧の波形に応じて出力されるゼロクロス検知信号（図中、ＺＥＲＯＸ信号と表示）の波形である。図３（ｂ）の横軸は時間を示し、Ｔ１〜Ｔ５はタイミングを示す。図３（ｂ）の上図の縦軸は、入力される交流電圧の電圧値を示し、「４０３ ＯＮ」は図２に示すＦＥＴ４０３がオン状態となる電圧、「４１１ ＯＮ」は、ツェナーダイオード４１１が導通状態となるツェナー電圧（第一の電圧）を示している。図３（ｂ）の下図の縦軸は、ゼロクロス検知信号のレベル（ハイレベル、ローレベル）を示している。

外部電源４０から入力される交流電圧が想定された電圧（例えば１００Ｖ）よりも高い電圧（例えば２００Ｖ）の場合のゼロクロス検知回路４００の回路動作について説明する。リレー３１０がオンされた状態で、外部電源４０のライブラインの電圧がニュートラルラインの電圧よりも高いときには、ＦＥＴ４０３のゲート端子に印加される電圧が所定の電圧（図３（ｂ）の「４０３ ＯＮ」電圧）以上に達すると、ＦＥＴ４０３がオンする。その結果、フォトカプラ４０７の発光ダイオードが導通状態となって、フォトカプラ４０７のフォトトランジスタがオンする。これにより、ゼロクロス検知信号（ＺＥＲＯＸ信号）はローレベルとなる（図中、タイミングＴ１）。

外部電源４０のライブラインから入力される交流電圧が更に高くなり、ツェナーダイオード４１１のツェナー電圧以上になると、ツェナーダイオード４１１が導通状態となり、トランジスタ４１２のベース端子に電流が流れ、トランジスタ４１２がＯＮする。トランジスタ４１２がＯＮすると、ＦＥＴ４０３のゲート電圧に印加される電圧はトランジスタ４１２のコレクタ−エミッタ間電圧Ｖｃｅと同じ電圧になるため、ＦＥＴ４０３はオフする。すると、フォトカプラ４０７の発光ダイオードは非導通状態となり、フォトカプラ４０７のフォトトランジスタもオフする。その結果、ゼロクロス検知信号（ＺＥＲＯＸ信号）は、ローレベルからハイレベルとなる（図中、タイミングＴ２）。

このとき、コンデンサ４０８の電圧は、ツェナーダイオード４１１のツェナー電圧と、トランジスタ４１２のベース−エミッタ間電圧Ｖｂｅで制限されるため、必要以上に高い耐圧のコンデンサを使用する必要はない。また、コンデンサ４０９に関しても、同様に、トランジスタ４１２のコレクターエミッタ間電圧Ｖｃｅで制限されるため、必要以上に高い耐圧のコンデンサを使用する必要はない。

その後、外部電源４０から入力される交流電圧が、ツェナーダイオード４１１のツェナー電圧未満まで下がると、ツェナーダイオード４１１は非導通状態となり、トランジスタ４１２のベース端子に電流が流れなくなり、トランジスタ４１２はオフする。トランジスタ４１２がオフしたことで、再び、ＦＥＴ４０３のゲート端子には、入力される交流電圧を抵抗４０１、４０２で分圧された電圧が印加されることにより、ＦＥＴ４０３がオンする。その結果、フォトカプラ４０７の発光ダイオードが導通状態となり、フォトカプラ４０７のフォトトランジスタがオンすることにより、ゼロクロス検知信号（ＺＥＲＯＸ信号）は、ハイレベルからローレベルとなる（図中、タイミングＴ３）。

その後、外部電源４０から入力される交流電圧が下がり、ＦＥＴ４０３のゲート端子に印加される電圧が所定の電圧（図３（ｂ）の「４０３ ＯＮ」電圧）未満に下がると、ＦＥＴ４０３はオフする。その結果、フォトカプラ４０７の発光ダイオードが非導通状態となって、フォトカプラ４０７のフォトトランジスタもオフする。これにより、ゼロクロス検知信号（ＺＥＲＯＸ信号）はハイレベルとなる（図中、タイミングＴ４）。

そして、外部電源４０のライブラインの電圧がニュートラルラインの電圧よりも低くなると、外部電源４０から入力される交流電圧は、抵抗４０２、４０１を通ってリレー３１０へと流れる。このとき、ＦＥＴ４０３のゲート端子に印加される電圧は、抵抗４０２による電圧降下により、ＦＥＴ４０３のソース端子に印加される電圧よりも低くなるため、オフする。ＦＥＴ４０３はオフ状態なので、フォトカプラ４０７の発光ダイオードは非導通状態となり、フォトカプラ４０７のフォトトランジスタもオフ状態となり、ゼロクロス検知信号（ＺＥＲＯＸ信号）はハイレベルを維持する。タイミングＴ５以降は、上述した回路動作が繰り返される。

［ゼロクロス検知信号に基づいた入力電圧の異常検知］
次に、本実施例のゼロクロス検知信号に基づいた外部電源４０から入力された交流電圧の電圧異常を検知する制御方法について説明する。ここでは、画像形成装置が電源オンされたときに、入力される交流電圧の電圧異常を検知する制御シーケンスについて説明する。図４は、入力される交流電圧の電圧異常を検知する制御シーケンスを示すフローチャートである。図４に示す処理は、画像形成装置の電源がオンされたときに起動され、ＣＰＵ５０１により実行される。図４のフローチャートは２つあり、図４（ａ）は、ゼロクロス検知信号の周期に基づいて、入力される交流電圧の電圧異常を検知する制御シーケンスを示すフローチャートである。一方、図４（ｂ）は、ゼロクロス検知信号の信号幅（オンレベルの時間、オフレベルの時間）に基づいて、入力される交流電圧の電圧異常を検知する制御シーケンスを示すフローチャートである。まず、図４（ａ）に示す制御シーケンスについて、説明する。

ステップ（以下、Ｓという）１では、ＣＰＵ５０１は、ハイレベルのＯＮ／ＯＦＦ２信号をトランジスタ３１１に出力し、リレー３１０をオンする。リレー３１０がオンされると、ゼロクロス検知回路４００に外部電源４０から交流電圧が入力され、ゼロクロス検知回路４００は、交流電圧の電圧波形に応じたゼロクロス検知信号をＣＰＵ５０１に出力する。Ｓ２では、ＣＰＵ５０１は、ゼロクロス検知回路４００からゼロクロス検知信号を取得する。Ｓ３では、ＣＰＵ５０１は、取得したゼロクロス検知信号に基づいて、ゼロクロス検知信号の周波数Ｆを算出する。そのため、ＣＰＵ５０１は、取得したゼロクロス検知信号の立ち下がりエッジから、次の立ち下がりエッジまでの時間をタイマにより計測し、計測した時間に基づいて、ゼロクロス検知信号の周波数Ｆを算出する。なお、ＣＰＵ５０１は、ノイズ等によるゼロクロス検知信号の誤検知の影響を小さくするため、複数回分のゼロクロス検知信号を取得し、検知結果を平均化して周波数Ｆを算出する。一般的に、商用交流電源の電源周波数は、５０〜６０Ｈｚ程度であるため、本実施例では、ＣＰＵ５０１は、算出された周波数Ｆが４０Ｈｚ以上、７０Ｈｚ以下の所定の周波数の範囲内であれば、入力される交流電圧は、所定の電圧の範囲内であると判断する。一方、ＣＰＵ５０１は、算出された周波数Ｆが４０Ｈｚ未満、７０Ｈｚより高い周波数で、所定の周波数の範囲から外れている場合には、入力される交流電圧は、所定の電圧の範囲よりも高いと判断する。

Ｓ４では、ＣＰＵ５０１は、Ｓ３で算出したゼロクロス検知信号の周波数Ｆは４０Ｈｚ未満かどうか判断し、４０Ｈｚ未満であると判断した場合には処理をＳ６に進め、４０Ｈｚ以上であると判断した場合には、処理をＳ５に進める。Ｓ５では、ＣＰＵ５０１は、Ｓ３で算出したゼロクロス検知信号の周波数Ｆは７０Ｈｚより大きいかどうか判断する。ＣＰＵ５０１は、ゼロクロス検知信号の周波数Ｆは７０Ｈｚよりも大きいと判断した場合には処理をＳ６に進め、７０Ｈｚ以下であると判断した場合には処理を終了し、画像形成装置のイニシャルシーケンスを実行する。画像形成装置の初期設定を行うイニシャルシーケンスは、画像形成装置をプリント可能状態に設定するための処理シーケンスである。イニシャルシーケンスでは、例えば定着装置１００のヒータ１０１に電力供給を行い、ヒータ１０１の所定の温度への設定や、プロセスカートリッジ１５のトナー撹拌等が行われる。

Ｓ６では、ＣＰＵ５０１は、外部電源４０から入力される交流電圧は、所定の電圧よりも高い電圧が入力されている（入力電圧の異常を検知）と判断する。Ｓ７では、ＣＰＵ５０１は、定着装置１００に所定の電圧よりも高い交流電圧が供給されないように、ローレベルのＯＮ／ＯＦＦ２信号をトランジスタ３１１に出力し、リレー３１０をオフする。そして、ＣＰＵ５０１は、画像形成装置の画像形成動作を停止させ、処理を終了する。このとき、リレー３１０はオフされているので、定着装置１００への電力供給が行われることはない。

図４（ａ）に示すＳ４、Ｓ５の処理では、入力される交流電圧が異常電圧と判断するときの基準となる周波数は、４０Ｈｚ未満、又は７０Ｈｚより大きいとした。例えば、外部電源４０から図３（ｂ）に示すような電圧の交流電圧が入力された場合には、ゼロクロス検知信号は、タイミングＴ４〜Ｔ５の区間における正常なハイレベル信号に加え、タイミングＴ２〜Ｔ３の区間でもハイレベル信号が出力されることになる。そのため、ゼロクロス検知信号の周期が短くなり、外部電源４０から入力される交流電圧の周波数が５０Ｈｚとすると、ゼロクロス検知信号から算出する周波数は５０Ｈｚよりも高くなり（例えば１００Ｈｚ（＝５０Ｈｚ×２））となる。その結果、Ｓ５の処理でゼロクロス検知信号の周波数異常と判断される。

なお、図４（ａ）に示す制御シーケンスでは、ゼロクロス検知信号から算出した周波数に基づいて、入力される交流電圧の電圧異常の有無を判断した。例えば、ゼロクロス検知信号のハイレベルの時間幅とローレベルの時間幅を計測し、時間幅に基づいて、外部電源４０から入力される交流電圧の異常を判断してもよい。図４（ｂ）は、ゼロクロス検知信号のハイレベルとローレベルの時間幅に基づいて、外部電源４０から入力される交流電圧の異常を検知する制御シーケンスを示すフローチャートである。Ｓ１、Ｓ２の処理は、図４（ａ）のＳ１、Ｓ２の処理と同様であり、ここでの説明は省略する。

Ｓ１４では、ＣＰＵ５０１は、取得したゼロクロス検知信号に基づいて、ゼロクロス検知信号のハイレベルの信号幅（ＯＮ幅Ｔｏｎ）とローレベルの信号幅（ＯＦＦ幅Ｔｏｆｆ）を算出する。そのため、ＣＰＵ５０１は、取得したゼロクロス検知信号のハイレベル時間と、ローレベル時間とをタイマにより計測する。なお、ＣＰＵ５０１は、ノイズ等によるゼロクロス検知信号の誤検知の影響を小さくするため、複数回分のゼロクロス検知信号を取得し、検知結果を平均化して、ハイレベルの信号幅（ＯＮ幅Ｔｏｎ）とローレベルの信号幅（ＯＦＦ幅Ｔｏｆｆ）を算出する。図３（ｂ）を見るとわかるように、本実施例の場合には、交流電圧が正常な場合（所定の電圧が入力される場合）と異常な場合（所定の電圧よりも大きな電圧が入力される場合）で、特にローレベル状態の信号幅に差がある。入力される交流電圧が正常な場合のＯＮ幅ＴｏｎとＯＦＦ幅Ｔｏｆｆとの比率は１：０．８程度であることから、本実施例では、交流電圧が異常な場合比率は、ＯＦＦ幅ＴｏｆｆがＯＮ幅Ｔｏｎの２分の１未満（０．５未満）となる比率とする。

Ｓ１５では、ＣＰＵ５０１は、取得したゼロクロス検知信号に基づいて、ローレベルの信号幅（ＯＦＦ幅Ｔｏｆｆ）がハイレベルの信号幅（ＯＮ幅Ｔｏｎ）の０．５よりも小さいかどうか（Ｔｏｆｆ＜Ｔｏｎ×０．５）判断する。ＣＰＵ５０１は、ローレベルの信号幅がハイレベルの信号幅（ＯＮ幅Ｔｏｎ）の０．５よりも小さいと判断した場合には、処理をＳ６に進める。一方、ＣＰＵ５０１は、ローレベルの信号幅がハイレベルの信号幅（ＯＮ幅Ｔｏｎ）の０．５以上であると判断した場合には、処理を終了し、上述した画像形成装置のイニシャルシーケンスを実行する。Ｓ６、Ｓ７の処理は、図４（ａ）のＳ６、Ｓ７の処理と同様であり、ここでの説明を省略する。また、ＣＰＵ５０１は、図４（ａ）で説明したゼロクロス検知信号の周波数と、図４（ｂ）で説明したゼロクロス検知信号のＯＮ幅とＯＦＦ幅とに基づいて、入力される交流電圧の異常を検知するようにしてもよい。

以上説明したように、外部電源４０から所定の電圧とは異なる高い電圧が入力された場合は、ＣＰＵ５０１はゼロクロス検知回路４００から出力されるゼロクロス検知信号の周波数又は信号幅により、異常電圧が入力されたことを検知することができる。その結果、画像形成装置では外部電源４０から定着装置１００への電力供給が遮断され、定着装置１００の故障を回避することができる。なお、本実施例では、ＣＰＵ５０１は、画像形成装置の制御部として説明したが、電源装置２００の制御部（制御手段）でもよい。

以上説明したように、本実施例によれば、入力電圧が所定の電圧よりも高い場合には、定着装置への電力供給を遮断することができる。

実施例１では、ゼロクロス検知回路から出力されるゼロクロス検知信号の周波数を算出し、算出された周波数に基づいて、入力される交流電圧の異常電圧を検知する実施例について説明した。実施例２では、交流電圧の周波数を検知する検知回路から出力される検知信号に基づいて、入力される交流電圧の異常電圧を検知する実施例について説明する。

［電源装置］
図５は、本実施例の電源装置２００の構成を示す回路図である。本実施例の電源装置２００は、実施例１の電源装置２００と比べて、ゼロクロス検知回路４００が削除され、代わりに周波数検知回路６００を備えている点が異なるが、その他の回路構成は、実施例１の図２と同様であり、ここでの説明は省略する。

本実施例の電源装置２００は、外部電源４０から入力される交流電圧の電圧波形に基づいて、周波数検知信号を出力する周波数検知回路６００を有している。周波数検知回路６００は、抵抗６０１、６０２、フォトカプラ６０３、ダイオード６０４、ツェナーダイオード６０５、トランジスタ６０６を有している。周波数検知回路６００の入力の一端は、定着装置１００の駆動回路部の接続制御部のリレー３１０の後段に接続されており、入力の他端は、外部電源４０のニュートラルラインに接続されている。この回路構成により、外部電源４０から入力される交流電圧は、リレー３１０を介して周波数検知回路６００に入力されることになる。そのため、周波数検知回路６００は、リレー３１０がオン状態のときに、外部電源４０から入力される交流電圧の電圧波形に同期した周波数検知信号（ＦＲＥＱ信号）を出力することができる。なお、ＣＰＵ５０１は、周波数検知回路６００から出力される周波数検知信号の信号波形のエッジに基づいて、位相制御又は波数制御に応じて、トライアック３０１のオン・オフ制御を行う。

［周波数検知回路の動作］
次に、本実施例の周波数検知回路６００の回路動作について、図６を参照しながら説明する。図６は、外部電源４０から入力される交流電圧と、周波数検知回路６００から出力される周波数検知信号（ＦＲＥＱ信号）との関係を説明する波形図である。図６（ａ）は、外部電源４０から想定されている交流電圧が入力された場合の周波数検知信号を示した波形図であり、図６（ｂ）は、外部電源４０から想定された電圧よりも高い交流電圧が入力された場合の周波数検知信号を示した波形図である。なお、ここでは、想定された所定の電圧は１００Ｖ系電圧とし、想定された所定の電圧よりも高い電圧は、２００Ｖ系電圧とする。なお、本実施例のツェナーダイオード４１１のツェナー電圧は、１００Ｖよりも高く、２００Ｖよりも低い電圧とする。

＜入力交流電圧が想定された電圧の場合＞
図６（ａ）を参照して、周波数検知回路６００の回路動作と、周波数検知回路６００から出力される周波数検知信号の波形について説明する。図６（ａ）において、上側に示す波形は、外部電源４０から入力される交流電圧（図中、入力電圧と表示）の波形（正弦波）であり、下側に示す波形は、交流電圧の波形に応じて出力される周波数検知信号の波形である。図６（ａ）の横軸は時間を示し、ｔ１１、ｔ１２、ｔ１３はタイミングを示す。図６（ａ）の上図の縦軸は、入力される交流電圧を示し、「６０３ ＯＮ」は図５に示すフォトカプラ６０３の発光ダイオードが導通状態（ＯＮ状態）となる電圧（所定の電圧）を示している。図６（ａ）の下図の縦軸は、周波数検知信号のレベル（ハイレベル、ローレベル）を示している。

外部電源４０から入力される交流電圧が想定された電圧の場合の周波数検知回路６００の回路動作について説明する。リレー３１０がオンされた状態で、外部電源４０のライブラインの電圧がニュートラルラインの電圧よりも高いときには、外部電源４０から供給される交流電圧は、抵抗６０１、６０２を介し、フォトカプラ６０３の発光ダイオードに印加される。フォトカプラ６０３の発光ダイオードに印加される電圧が、所定の電圧（図中、「６０３ ＯＮ」）以上に達すると、フォトカプラ６０３の発光ダイオードが導通状態になり、フォトカプラ６０３のフォトトランジスタがオン状態となる。その結果、周波数検知信号は、ハイレベルからローレベルとなる（図中、タイミングｔ１１）。その後、外部電源４０から入力される交流電圧が下がり、フォトカプラ６０３の発光ダイオードに印加される電圧が、所定の電圧（図中、「６０３ ＯＮ」）未満に下がると、フォトカプラ６０３の発光ダイオードが非導通状態になる。フォトカプラ６０３の発光ダイオードが非導通状態になると、フォトトランジスタもオフ状態となる。その結果、周波数検知信号は、ローレベルからハイレベルとなる（図中、タイミングｔ１２）。

そして、外部電源４０のライブラインの電圧がニュートラルラインの電圧よりも低くなると、外部電源４０から入力される交流電圧は、ダイオード６０４、抵抗６０２、６０１を通って、リレー３１０へと流れる。このとき、フォトカプラ６０３の発光ダイオードは非導通状態であるため、フォトカプラ６０３のフォトトランジスタもオフ状態である。そのため、周波数検知信号はハイレベルを維持する。タイミングｔ１３以降は、上述した回路動作が繰り返される。

＜入力交流電圧が想定される電圧よりも高い場合＞
図６（ｂ）を参照して、入力交流電圧が所定の電圧よりも高い場合の周波数検知回路６００の回路動作と、周波数検知回路６００から出力される周波数検知信号の波形について説明する。図６（ｂ）において、上側に示す入力電圧の波形のうち、実線で示す入力電圧の波形は、想定される電圧よりも高い交流電圧の波形であり、点線で示す入力電圧の波形は、想定される電圧の交流電圧の波形である。下側に示す波形は、交流電圧の波形に応じて出力される周波数検知信号（ＦＲＥＱ信号）の波形である。図６（ｂ）の横軸は時間を示し、Ｔ１１〜Ｔ１５はタイミングを示す。図６（ｂ）の上図の縦軸は、入力される交流電圧を示し、「６０３ ＯＮ」は図５に示すフォトカプラ６０３の発光ダイオードが導通状態となる電圧、「６０５ ＯＮ」は、ツェナーダイオード６０５が導通状態となるツェナー電圧（第一の電圧）を示している。図６（ｂ）の下図の縦軸は、周波数検知信号のレベル（ハイレベル、ローレベル）を示している。

外部電源４０から入力される交流電圧が想定された電圧（例えば１００Ｖ）よりも高い電圧（例えば２００Ｖ）の場合のゼロクロス検知回路４００の回路動作について説明する。リレー３１０がオンされた状態で、外部電源４０のライブラインの電圧がニュートラルラインの電圧よりも高いときには、次のような状態となる。すなわち、フォトカプラ６０３の発光ダイオードに印加される電圧が所定の電圧（図６（ｂ）の「６０３ ＯＮ」電圧）以上に達すると、フォトカプラ６０３の発光ダイオードが導通状態となり、フォトカプラ６０３のフォトトランジスタがオンする。これにより、周波数検知信号（ＦＲＥＱ信号）はローレベルとなる（図中、タイミングＴ１１）。

更に、外部電源４０のライブラインから入力される交流電圧が高くなり、ツェナーダイオード６０５のツェナー電圧以上になると、ツェナーダイオード６０５が導通状態となり、トランジスタ６０６のベース端子に電流が流れ、トランジスタ６０６がオンする。トランジスタ６０６がオンすると、フォトカプラ６０３の発光ダイオードの入力電圧は、トランジスタ６０６のコレクタ−エミッタ間電圧Ｖｃｅでクランプされる。そのため、フォトカプラ６０３の発光ダイオードは非導通状態となり、フォトカプラ６０３のフォトトランジスタもオフ状態となる。その結果、周波数検知信号（ＦＲＥＱ信号）は、ローレベルからハイレベルとなる（図中、タイミングＴ１２）。

そして、その後、外部電源４０から入力される交流電圧が、ツェナーダイオード６０５のツェナー電圧未満となると、ツェナーダイオード６０５は非導通状態となり、トランジスタ６０６のベース端子に電流が流れなくなり、トランジスタ６０６はオフする。トランジスタ６０６がオフしたことで、再び、フォトカプラ６０３の発光ダイオードは導通状態となり、フォトカプラ６０３のフォトトランジスタはオン状態となる。その結果、周波数検知信号は、ハイレベルからローレベルとなる（図中、タイミングＴ１３）。

その後、外部電源４０から入力される交流電圧が下がり、フォトカプラ６０３の発光ダイオードに印加される電圧が、所定の電圧（図中、「６０３ ＯＮ」）未満となると、フォトカプラ６０３の発光ダイオードが非導通状態になる。フォトカプラ６０３の発光ダイオードが非導通状態になると、フォトトランジスタもオフ状態となる。その結果、周波数検知信号は、ローレベルからハイレベルとなる（図中、タイミングＴ１４）。

そして、外部電源４０のライブラインの電圧がニュートラルラインの電圧よりも低くなると、外部電源４０から入力される交流電圧は、ダイオード６０４、抵抗６０２、６０１を通って、リレー３１０へと流れる。このとき、フォトカプラ６０３の発光ダイオードは非導通状態であるため、フォトカプラ６０３のフォトトランジスタもオフ状態である。そのため、周波数検知信号はハイレベルを維持する。タイミングＴ１５以降は、上述した回路動作が繰り返される。

［周波数検知信号に基づいた入力電圧の異常検知］
次に、本実施例の周波数検知信号に基づいた外部電源４０から入力された交流電圧の電圧異常を検知する制御方法について説明する。ここでは、画像形成装置が電源オンされたときに、入力される交流電圧の電圧異常を検知する制御シーケンスについて説明する。図７は、入力される交流電圧の電圧異常を検知する制御シーケンスを示すフローチャートである。図７に示す処理は、画像形成装置の電源がオンされたときに起動され、ＣＰＵ５０１により実行される。図７のフローチャートは２つあり、図７（ａ）は、周波数検知信号の周期に基づいて、入力される交流電圧の電圧異常を検知する制御シーケンスを示すフローチャートである。一方、図７（ｂ）は、周波数検知信号の信号幅（オンレベルの時間、オフレベルの時間）に基づいて、入力される交流電圧の電圧異常を検知する制御シーケンスを示すフローチャートである。まず、図７（ａ）に示す制御シーケンスについて、説明する。

Ｓ１０１では、ＣＰＵ５０１は、ハイレベルのＯＮ／ＯＦＦ２信号をトランジスタ３１１に出力し、リレー３１０をオンする。リレー３１０がオンされると、周波数検知回路６００に外部電源４０から交流電圧が入力され、周波数検知回路６００は交流電圧の電圧波形に応じた周波数検知信号（ＦＲＥＱ信号）をＣＰＵ５０１に出力する。Ｓ１０２では、ＣＰＵ５０１は、周波数検知回路６００から周波数検知信号を取得する。Ｓ１０３では、ＣＰＵ５０１は、取得した周波数検知信号に基づいて、周波数検知信号の周波数Ｆを算出する。そのため、ＣＰＵ５０１は、取得した周波数検知信号の立ち下がりエッジから、次の立ち下がりエッジまでの時間をタイマにより計測し、周波数検知信号の周波数Ｆを算出する。なお、ＣＰＵ５０１は、ノイズ等による周波数検知信号の誤検知の影響を小さくするため、複数回分の周波数検知信号を取得し、検知結果を平均化して周波数Ｆを算出する。一般的に、商用交流電源の電源周波数は、５０〜６０Ｈｚ程度であるため、本実施例では、ＣＰＵ５０１は、算出された周波数Ｆが４０Ｈｚ以上、７０Ｈｚ以下の所定の周波数の範囲内であれば、入力される交流電圧は、所定の電圧の範囲内であると判断する。一方、ＣＰＵ５０１は、算出された周波数Ｆが４０Ｈｚ未満、７０Ｈｚより高い周波数で、所定の周波数の範囲から外れている場合には、入力される交流電圧は、所定の電圧の範囲よりも高いと判断する。

Ｓ１０４では、ＣＰＵ５０１は、Ｓ１０３で算出した周波数検知信号の周波数Ｆは４０Ｈｚ未満かどうか判断し、４０Ｈｚ未満であると判断した場合には処理をＳ１０６に進め、４０Ｈｚ以上であると判断した場合には、処理をＳ１０５に進める。Ｓ１０５では、ＣＰＵ５０１は、Ｓ１０３で算出した周波数検知信号の周波数Ｆは７０Ｈｚより大きいかどうか判断する。ＣＰＵ５０１は、周波数検知信号の周波数Ｆが７０Ｈｚよりも大きいと判断した場合には処理をＳ１０６に進め、７０Ｈｚ以下であると判断した場合には処理を終了し、前述した画像形成装置のイニシャルシーケンスを実行する。

Ｓ１０６では、ＣＰＵ５０１は、外部電源４０から入力される交流電圧は、所定の電圧よりも高い電圧が入力されている（入力電圧の異常を検知）と判断する。Ｓ１０７では、ＣＰＵ５０１は、定着装置１００に所定の電圧よりも高い交流電圧が供給されないように、ローレベルのＯＮ／ＯＦＦ２信号をトランジスタ３１１に出力し、リレー３１０をオフする。そして、ＣＰＵ５０１は、画像形成装置の画像形成動作を停止させ、処理を終了する。このとき、リレー３１０はオフされているので、定着装置１００への電力供給が行われることはない。

図７（ａ）に示すＳ１０４、Ｓ１０５の処理では、入力される交流電圧が異常電圧と判断するときの基準となる周波数は、４０Ｈｚ未満、又は７０Ｈｚより大きいとした。例えば、外部電源４０から図６（ｂ）に示すような電圧の交流電圧が入力された場合には、ゼロクロス検知信号は、タイミングＴ１４〜Ｔ１５の区間での正常なハイレベル信号の出力に加え、タイミングＴ１２〜Ｔ１３の区間でもハイレベル信号が出力される。そのため、周波数検知信号の周期が短くなり、外部電源４０から入力される交流電圧の周波数が５０Ｈｚとすると、周波数検知信号から算出する周波数は５０Ｈｚよりも高くなり（例えば１００Ｈｚ（＝５０Ｈｚ×２））となる。その結果、Ｓ１０５の処理で周波数検知信号の周波数異常と判断される。

なお、図７（ａ）に示す制御シーケンスでは、周波数検知信号から算出した周波数に基づいて、入力される交流電圧の電圧異常の有無を判断した。例えば、周波数検知信号のハイレベルの時間幅とローレベルの時間幅を計測し、時間幅に基づいて、外部電源４０から入力される交流電圧の異常を判断してもよい。図７（ｂ）は、周波数検知信号のハイレベルとローレベルの時間幅に基づいて、外部電源４０から入力される交流電圧の異常を検知する制御シーケンスを示すフローチャートである。Ｓ１０１、Ｓ１０２の処理は、図７（ａ）のＳ１０１、Ｓ１０２の処理と同様であり、ここでの説明は省略する。

Ｓ１１４では、ＣＰＵ５０１は、取得した周波数検知信号に基づいて、周波数検知信号のハイレベルの信号幅（ＯＮ幅Ｔｏｎ）とローレベルの信号幅（ＯＦＦ幅Ｔｏｆｆ）を算出する。そのため、ＣＰＵ５０１は、取得した周波数検知信号のハイレベル時間と、ローレベル時間とをタイマにより計測する。なお、ＣＰＵ５０１は、ノイズ等による周波数検知信号の誤検知の影響を小さくするため、複数回分の周波数検知信号を取得し、検知結果を平均化して、ハイレベルの信号幅（ＯＮ幅Ｔｏｎ）とローレベルの信号幅（ＯＦＦ幅Ｔｏｆｆ）を算出する。図６（ｂ）を見るとわかるように、本実施例の場合には、交流電圧が正常な場合（所定の電圧が入力される場合）と異常な場合（所定の電圧よりも大きな電圧が入力される場合）で、特にローレベル状態の信号幅に差がある。入力される交流電圧が正常な場合のＯＮ幅ＴｏｎとＯＦＦ幅Ｔｏｆｆとの比率は１：０．５程度であることから、本実施例では、交流電圧が異常な場合の比率は、ＯＦＦ幅ＴｏｆｆがＯＮ幅Ｔｏｎの０．３未満（０．３未満）となる比率とする。

Ｓ１１５では、ＣＰＵ５０１は、取得した周波数検知信号に基づいて、ローレベルの信号幅（ＯＦＦ幅Ｔｏｆｆ）がハイレベルの信号幅（ＯＮ幅Ｔｏｎ）の０．３よりも小さいかどうか（Ｔｏｆｆ＜Ｔｏｎ×０．３）判断する。ＣＰＵ５０１は、ローレベルの信号幅がハイレベルの信号幅（ＯＮ幅Ｔｏｎ）の０．３よりも小さいと判断した場合には、処理をＳ１０６に進める。一方、ＣＰＵ５０１は、ローレベルの信号幅がハイレベルの信号幅（ＯＮ幅Ｔｏｎ）の０．３以上であると判断した場合には、処理を終了し、上述した画像形成装置のイニシャルシーケンスを実行する。Ｓ１０６、Ｓ１０７の処理は、図７（ａ）のＳ１０６、Ｓ１０７の処理と同様であり、ここでの説明を省略する。また、ＣＰＵ５０１は、図７（ａ）で説明した周波数検知信号の周波数と、図７（ｂ）で説明した周波数検知信号のＯＮ幅とＯＦＦ幅とに基づいて、入力される交流電圧の異常を検知するようにしてもよい。

以上説明したように、外部電源４０から想定された電圧とは異なる高い電圧が投入された場合には、本実施例の周波数検知回路から出力される周波数検知信号の周波数又は信号幅により、ＣＰＵ５０１は異常電圧が入力されたことを検知することができる。その結果、画像形成装置では外部電源４０から定着装置１００への電力供給が遮断され、定着装置１００の故障を回避することができる。なお、本実施例では、ＣＰＵ５０１は、画像形成装置の制御部として説明したが、電源装置２００の制御部でもよい。

以上説明したように、本実施例によれば、入力電圧が所定の電圧よりも高い場合には、定着装置への電力供給を遮断することができる。

４０ 交流電源
２００ 電源装置
３１０ リレー
４００ ゼロクロス検知回路
５０１ ＣＰＵ

Claims (15)

1. 交流電源から入力された交流電圧を直流電圧に変換し、変換された前記直流電圧を負荷に出力する電源装置であって、
   前記交流電源から前記交流電圧が入力される第一のライン及び第二のラインに接続され、前記交流電圧に応じて、周波数に関する信号を出力する周波数検知手段と、
   前記交流電源と前記周波数検知手段とを接続又は遮断するスイッチ手段と、
   前記周波数検知手段から出力される前記信号に基づいて、前記交流電源から入力される前記交流電圧を検知し、検知結果に応じて前記スイッチ手段を制御する制御手段と、
   を備えたことを特徴とする電源装置。
2. 前記周波数検知手段は、前記交流電圧が想定される入力電圧の場合に、前記周波数に関する信号として第一の信号を出力し、前記交流電圧が想定される前記入力電圧より高い場合に、前記周波数に関する信号として前記第一の信号とは異なる第二の信号を出力し、
   前記制御手段は、前記周波数検知手段から出力される前記信号が、前記第二の信号の場合に、前記スイッチ手段をオフすることを特徴とする請求項１に記載の電源装置。
3. 前記スイッチ手段は、前記周波数検知手段に接続される前記交流電源の前記第一のラインと、前記周波数検知手段との間に設けられていることを特徴とする請求項２に記載の電源装置。
4. 想定される前記入力電圧とは、予め決定されている前記電源装置に入力される１００Ｖ系の交流電圧であり、想定される前記入力電圧よりも高い電圧とは２００Ｖ系の交流電圧であることを特徴とする請求項２又は３に記載の電源装置。
5. 前記制御手段は、時間を計測する計測手段を有し、
   前記計測手段により前記周波数に関する信号の周期を計測し、計測された前記周期に基づいて、前記交流電源の周波数を算出することを特徴とする請求項１乃至３のいずれか１項に記載の電源装置。
6. 前記制御手段は、算出された前記周波数が所定の範囲から外れていることを検知すると、前記スイッチ手段を制御して、前記交流電源の前記第一のラインと前記周波数検知手段との接続を遮断することを特徴とする請求項５に記載の電源装置。
7. 前記制御手段は、時間を計測する計測手段を有し、
   前記計測手段により前記周波数に関する信号が第一のレベルとなっている時間及び前記第一のレベルとは異なる第二のレベルとなっている時間を計測し、計測された前記第一のレベルとなっている時間及び前記第二のレベルとなっている時間に基づいて、前記第二のレベルとなっている時間に対する前記第一のレベルとなっている時間の比率を算出することを特徴とする請求項１乃至３のいずれか１項に記載の電源装置。
8. 前記制御手段は、算出された前記比率が予め決定された所定の比率よりも小さいことを検知すると、前記スイッチ手段を制御して、前記交流電源の前記第一のラインと前記周波数検知手段との接続を遮断することを特徴とする請求項７に記載の電源装置。
9. 前記所定の比率は、前記第一の電圧と前記所定の電圧とに応じて決定されることを特徴とする請求項８に記載の電源装置。
10. 前記スイッチ手段は、リレーであることを特徴とする請求項１乃至９のいずれか１項に記載の電源装置。
11. 前記周波数検知手段は、前記交流電圧のゼロクロスを検知するゼロクロス検知回路であることを特徴とする請求項１乃至１０のいずれか１項に記載の電源装置。
12. 記録材に画像形成を行う画像形成手段と、
    請求項１乃至１１のいずれか１項に記載の電源装置と、
    を備えることを特徴とする画像形成装置。
13. 記録材に画像形成を行う画像形成手段と、
    請求項１乃至１１のいずれか１項に記載の電源装置と、
    前記画像形成手段を制御するコントローラと、
    を備え、
    前記制御手段は、前記コントローラであることを特徴とする画像形成装置。
14. 請求項１１に記載の電源装置と、
    記録材にトナー像を形成する画像形成手段と、
    前記トナー像を加熱、加圧して、前記記録材に定着させる定着装置と、
    前記定着装置への電力供給、遮断を行うスイッチ部と、
    前記画像形成手段、前記定着装置、及び前記スイッチ部を制御するコントローラと、
    を備え、
    前記コントローラは、前記交流電圧のゼロクロスのタイミングに基づいて前記スイッチ部を制御することを特徴とする画像形成装置。
15. 前記スイッチ部は、双方向サイリスタであることを特徴とする請求項１４に記載の画像形成装置。

Images