JP2019117348A - 画像形成装置 - Google Patents

Abstract

【課題】画像形成装置に印加される交流電圧が異常か否かを決定できる、画像形成装置を提供する。【解決手段】商用交流電源から供給される交流電圧（ＡＣ電圧）は、整流部４２によって整流される。ゼロクロス信号出力部４６は、その整流された電圧の値が所定閾値以上となる期間に応じたゼロクロス信号ＺＣ＿ｏｕｔを出力する。ゼロクロス信号ＺＣ＿ｏｕｔのゼロクロス周期Ｔｚが正常範囲内ではない場合、ＡＣ電圧が異常であると決定される。ゼロクロス信号出力部４６が出力するゼロクロス信号ＺＣ＿ｏｕｔのパルス幅が所定幅である場合であっても、整流された電圧の最大値が画像形成部の画像形成に必要な電圧値、つまり第２ツェナーダイオードＺＤ２の降伏電圧を超えたことを検出部４３が検出しない場合には、ＡＣ電圧が異常であると決定される。【選択図】図２

Description

本発明は、画像形成装置に関する。

プリンタや複写機などの画像形成装置では、用紙などのシートが画像形成部を経由して搬送され、シートが画像形成部を通過する間に、そのシートに画像が形成される。画像形成部では、たとえば、感光体ドラムの表面に形成されたトナー像がシートに転写された後、定着器での加熱および加圧によりトナー像がシートに定着される。

画像形成装置では、交流電源から交流電圧が印加されて、その交流電圧が直接または直流電圧に変換されて各部の動作に使用される。交流電源からの交流電圧が異常であると、各部が正常に動作しないおそれがある。

そのため、下記の特許文献１の画像形成装置では、規定期間における交流電圧のゼロクロスの数とピークの数とが比較されて、交流電圧の異常が判断される。また、特許文献１の画像形成装置には、交流電圧の絶対値が所定値未満となる期間に応じてゼロクロスパルスを発生するゼロクロスパルス発生部が設けられている。

特開２０１３−１３４４６２号公報

ゼロクロスパルスの幅を検出可能な構成では、そのゼロクロスパルス幅から交流電圧の異常を判断することができる。しかしながら、波形に高調波成分による歪を有する交流電圧の場合、ゼロクロスパルス幅からはその異常が判断されない場合がある。波形に高調波成分による歪を有する交流電圧が印加された場合、画像形成部によりシートに形成される画像の画質等に影響が出るおそれがある。

本発明の目的は、画像形成装置に印加される交流電圧が異常か否かを決定できる、画像形成装置を提供することである。

前記の目的を達成するため、本発明に係る画像形成装置は、画像形成部と、交流電源より印加される交流電圧を整流する整流部と、電圧値の絶対値が所定値以上となるタイミングに応じて出力されるゼロクロスパルスを出力するゼロクロスパルス出力部と、整流された電圧が印加されるツェナーダイオードを有し、整流された電圧の最大値が画像形成部の画像形成に必要な電圧値を超えたことを検出する検出部と、制御部と、を備えた画像形成装置であって、制御部は、ゼロクロスパルス出力部が出力するゼロクロスパルスのパルス幅が所定幅であるか否かを決定するゼロクロスパルス幅決定処理と、ゼロクロスパルス幅決定処理によってパルス幅が所定幅でないと決定された場合、又は、ゼロクロスパルス幅決定処理によってパルス幅が所定幅であって、かつ、整流された電圧の最大値が画像形成部の画像形成に必要な電圧値を超えたことを検出部が検出していない場合、交流電圧が異常であると決定し、ゼロクロスパルス幅決定処理によってパルス幅が所定幅であって、かつ、整流された電圧の最大値が画像形成部の画像形成に必要な電圧値を超えたことを検出部が検出した場合、交流電圧が正常であると決定する交流電圧異常決定処理と、を実行する。

この構成によれば、交流電源より印加される交流電圧は、整流部によって整流される。ゼロクロスパルス出力部は、その整流された電圧の値が所定閾値以上となる期間に応じたゼロクロスパルスを出力する。検出部は、ツェナーダイオードの状態から整流された電圧の最大値が画像形成部の画像形成に必要な電圧値を超えたことを検出する。

ゼロクロスパルス出力部が出力するゼロクロスパルスのパルス幅が所定幅ではない場合、交流電圧が異常であると決定される。

ゼロクロスパルス出力部が出力するゼロクロスパルスのパルス幅が所定幅である場合であって、整流された電圧の最大値が画像形成部の画像形成に必要な電圧値を超えたことを検出部が検出した場合、交流電圧が正常であると決定される。

ゼロクロスパルス出力部が出力するゼロクロスパルスのパルス幅が所定幅である場合であっても、整流された電圧の最大値が画像形成部の画像形成に必要な電圧値を超えたことを検出部が検出しない場合には、交流電圧が異常であると決定される。

よって、ゼロクロスパルスのパルス幅からは交流電圧の異常が決定されない場合でも、画像形成部の画像形成に必要な電圧を得ることができない交流電圧の異常が生じていることを決定できる。

本発明によれば、画像形成部の画像形成に必要な電圧を得ることができない交流電圧の異常が生じていることを決定できる。

本発明の一実施形態に係るプリンタの電気的構成の要部を示すブロック図である。 図１に示される異常検出回路の構成を示す回路図である。 図１に示されるプリンタで実行される異常検出処理の流れを示すフローチャートである。 整流後の電圧波形およびゼロクロス信号の波形を示す図である。 整流後の電圧波形と検出部のツェナーダイオードの降伏電圧との関係を説明するための図である。 整流後の電圧の状態と検出部の検出信号との関係を示す表である。 本発明の他の実施形態に係るプリンタの電気的構成の要部を示すブロック図である。 図７に示される異常検出回路の構成を示す回路図である。 図７に示されるプリンタで実行される異常検出処理の流れを示すフローチャートである。 図１に示される構成の変形例を示すブロック図である。 図７に示される構成の変形例を示すブロック図である。

以下では、本発明の実施の形態について、添付図面を参照しつつ詳細に説明する。

＜第１実施形態＞
図１に示されるプリンタ１は、低圧電源基板２（第２基板の一例）およびメイン基板３（第１基板）を備えている。

低圧電源基板２は、商用交流電源ＡＣから入力される交流電圧（以下、「ＡＣ電圧」という。）を一定の直流電圧に変換して、その一定の直流電圧をメイン基板３に供給する。そのため、低圧電源基板２は、スイッチングトランス１１を備えている。また、低圧電源基板２は、スイッチングトランス１１の一次側に、整流回路１２、平滑回路１３および電源制御ＩＣ１４を備え、スイッチングトランス１１の二次側に、整流回路１５、平滑回路１６およびフィードバック回路１７を備えている。

商用交流電源ＡＣから供給される交流電圧は、整流回路１２により全波整流され、その全波整流後の電圧が平滑回路１３にて平滑化される。これにより、交流電圧が直流電圧に変換される。平滑回路１３から出力される直流電圧は、スイッチングトランス１１の一次巻線に印加される。

スイッチングトランス１１には、平滑回路１３と一次巻線との間に介在されるスイッチング素子を備えている。電源制御ＩＣ１４（スイッチング制御部の一例）は、スイッチングトランス１１のスイッチング素子のスイッチング動作を制御する。このスイッチング動作により、スイッチングトランス１１の一次巻線に直流電圧がパルス的に入力され、スイッチングトランス１１の二次巻線に交流電圧が発生する。この交流電圧が整流回路１５により整流され、その整流後の電圧が平滑回路１６にて平滑化されることにより、スイッチングトランス１１の二次側に直流電圧が生成される。フィードバック回路１７は、スイッチングトランス１１の二次側に生成される直流電圧を検出し、その検出電圧が一定電圧を超える場合に、検出電圧をフォトカプラ１８を介して電源制御ＩＣ１４に入力する。電源制御ＩＣ１４は、フィードバック回路１７から入力される検出電圧に基づいて、スイッチング素子のスイッチング動作のデューティ比を制御する。これにより、二次側の出力電圧が一定に保たれる。

また、低圧電源基板２は、商用交流電源ＡＣから入力される交流電圧を定着器４に供給する。定着器４は、画像形成部５に備えられている。画像形成部５では、画像データに係るトナー像が用紙に転写された後、その用紙が定着器４に搬送されて、定着器４における加熱および加圧によりトナー像が用紙に定着される。これにより、用紙への画像の形成が達成される。

低圧電源基板２は、リレー２１およびトライアック２２を備えている。リレー２１およびトライアック２２は、定着器４に内蔵されたヒータ２３と商用交流電源ＡＣとを接続するヒータ回路に介装されている。リレー２１がオンの状態で、トライアック２２がオンされることにより、商用交流電源ＡＣから入力される交流電圧が定着器４のヒータに供給され、トライアック２２がオフされることにより、定着器４のヒータへの交流電圧の供給が停止される。

メイン基板３は、メインＣＰＵ３１と、メインＣＰＵ３１にリセット信号を入力するリセットＩＣ３２とを備えている。また、メイン基板３は、低圧電源基板２から供給される一定の直流電圧（たとえば、２４Ｖ）を降圧してメインＣＰＵ３１およびリセットＩＣ３２に印加するため、４個のＤＣ／ＤＣコンバータ３３，３４，３５，３６を備えている。

第１のＤＣ／ＤＣコンバータ３３は、低圧電源基板２から供給される直流電圧を５Ｖに降圧する。第２のＤＣ／ＤＣコンバータ３４は、第１のＤＣ／ＤＣコンバータ３３により降圧された直流電圧を１．８Ｖにさらに降圧する。第３のＤＣ／ＤＣコンバータ３５は、低圧電源基板２から供給される直流電圧を３．３Ｖに降圧する。第４のＤＣ／ＤＣコンバータ３６は、第３のＤＣ／ＤＣコンバータ３５により降圧された直流電圧を１．０Ｖにさらに降圧する。メインＣＰＵ３１には、ＤＣ／ＤＣコンバータ３３，３４，３５，３６による降圧後の直流電圧が印加される。リセットＩＣ３２には、第３のＤＣ／ＤＣコンバータ３５による降圧後の直流電圧が印加される。

メインＣＰＵ３１は、フォトカプラ３７を介して、低圧電源基板２のトライアック２２のオンおよびオフの切り替えを制御する。

＜異常検出回路＞
低圧電源基板２は、ＡＣ電圧の異常を検出するため、異常検出回路４１を備えている。

異常検出回路４１には、図２に示されるように、整流部４２、検出部４３、検出切替部４４、電圧検出信号出力部４５およびゼロクロス信号出力部４６が含まれる。

整流部４２は、４個のダイオードＤ１，Ｄ２，Ｄ３，Ｄ４をブリッジ接続した構成の回路である。具体的には、整流部４２では、２個のダイオードＤ１，Ｄ２の直列回路と残りの２個のダイオードＤ３，Ｄ４の直列回路とが並列に接続されている。一方の直列回路におけるダイオードＤ１，Ｄ２の接続点と他方の直列回路におけるダイオードＤ３，Ｄ４の接続点との間に、リレー２１および抵抗Ｒ１，Ｒ２を介して商用交流電源ＡＣが接続されている。ダイオードＤ１，Ｄ２の直列回路とダイオードＤ３，Ｄ４の直列回路との一方の接続点には、配線Ｗ１が接続され、他方の接続点は、低圧電源基板２のグランドライン（０Ｖ）に接続されている。

ＡＣ電圧は、抵抗Ｒ１，Ｒ２で降圧されて、４個のダイオードＤ１，Ｄ２，Ｄ３，Ｄ４のブリッジ回路により全波整流される。これにより、配線Ｗ１とグランドラインとの間には、その全波整流された波形の電圧が発生する。

検出部４３は、第１ツェナーダイオードＺＤ１（第３ツェナーダイオードの一例）と第１ＮＰＮトランジスタＴｒ１との直列回路、第２ツェナーダイオードＺＤ２（第１ツェナーダイオードの一例）と第２ＮＰＮトランジスタＴｒ２（第１スイッチング素子の一例）との直列回路、および第３ツェナーダイオードＺＤ３（第２ツェナーダイオードの一例）と第３ＮＰＮトランジスタＴｒ３（第２スイッチング素子の一例）との直列回路を並列に接続した構成の回路である。具体的には、検出部４３では、第１ツェナーダイオードＺＤ１のカソードが配線Ｗ１に接続され、第１ツェナーダイオードＺＤ１のアノードに第１ＮＰＮトランジスタＴｒ１のコレクタ端子に接続されている。また、第２ツェナーダイオードＺＤ２のカソードが配線Ｗ１に接続され、第２ツェナーダイオードＺＤ２のアノードに第２ＮＰＮトランジスタＴｒ２のコレクタ端子に接続されている。第３ツェナーダイオードＺＤ３のカソードが配線Ｗ１に接続され、第３ツェナーダイオードＺＤ３のアノードに第３ＮＰＮトランジスタＴｒ３のコレクタ端子に接続されている。第１ＮＰＮトランジスタＴｒ１、第２ＮＰＮトランジスタＴｒ２および第３ＮＰＮトランジスタＴｒ３の各エミッタ端子は、出力線Ｗ２に共通に接続されている。

検出切替部４４は、第１ＡＮＤ回路５１、第２ＡＮＤ回路５２、第１ＮＯＴ回路５３、第２ＮＯＴ回路５４および抵抗Ｒ３，Ｒ４を備えている。

第１ＡＮＤ回路５１の出力端子は、抵抗Ｒ３を介して、第１ＮＰＮトランジスタＴｒ１のゲート端子に接続されている。第１ＡＮＤ回路５１の一方の入力端子には、フォトカプラ６１（図１参照）のフォトトランジスタが接続されている。第１ＡＮＤ回路５１の他方の入力端子には、フォトカプラ６２（図１参照）のフォトトランジスタが接続されている。

第２ＡＮＤ回路５２の出力端子は、抵抗Ｒ４を介して、第２ＮＰＮトランジスタＴｒ２のゲート端子に接続されている。第２ＡＮＤ回路５２の一方の入力端子には、フォトカプラ６１のフォトトランジスタが接続されている。第２ＡＮＤ回路５２の他方の入力端子には、第１ＮＯＴ回路５３の出力端子が接続されている。第１ＮＯＴ回路５３の入力端子には、フォトカプラ６２のフォトトランジスタが接続されている。

第２ＮＯＴ回路５４の出力端子は、第３ＮＰＮトランジスタＴｒ３のゲート端子に接続されている。第２ＮＯＴ回路５４の入力端子には、フォトカプラ６１のフォトトランジスタが接続されている。

フォトカプラ６１，６２の各発光ダイオードの発光は、メインＣＰＵ３１（図１参照）により制御される。

フォトカプラ６１，６２の各発光ダイオードが発光しているときには、フォトカプラ６１，６２の各フォトトランジスタが導通する。このとき、フォトカプラ６１の出力信号ＯＵＴ１およびフォトカプラ６２の出力信号ＯＵＴ２の両方がハイレベルとなる。したがって、第１ＡＮＤ回路５１の一方の入力端子にハイレベルの出力信号ＯＵＴ１が入力され、他方の入力端子にハイレベルの出力信号ＯＵＴ２が入力される。そのため、第１ＡＮＤ回路５１の出力端子からハイレベル信号が出力され、このハイレベル信号が第１ＮＰＮトランジスタＴｒ１のゲート端子に入力されるので、第１ＮＰＮトランジスタＴｒ１がオンである。また、第２ＡＮＤ回路５２の一方の入力端子には、ハイレベルの出力信号ＯＵＴ１が入力される。第１ＮＯＴ回路５３の入力端子にハイレベルの出力信号ＯＵＴ２が入力されるので、第２ＡＮＤ回路５２の他方の入力端子には、第１ＮＯＴ回路５３の出力端子から出力されるローレベル信号が入力される。そのため、第２ＡＮＤ回路５２の出力端子からローレベル信号が出力され、このローレベル信号が第２ＮＰＮトランジスタＴｒ２のゲート端子に入力されるので、第２ＮＰＮトランジスタＴｒ２がオフである。第２ＮＯＴ回路５４の入力端子には、ハイレベルの出力信号ＯＵＴ１が入力されるので、第２ＮＯＴ回路５４の出力端子からは、ローレベル信号が出力される。このローレベル信号が第３ＮＰＮトランジスタＴｒ３のゲート端子に入力されるので、第３ＮＰＮトランジスタＴｒ３はオフである。すなわち、フォトカプラ６１，６２の各発光ダイオードが発光しているときには、第１ＮＰＮトランジスタＴｒ１のみがオンであり、第２ＮＰＮトランジスタＴｒ２および第３ＮＰＮトランジスタＴｒ３がオフである。

フォトカプラ６１の発光ダイオードが発光し、フォトカプラ６２の発光ダイオードが発光していないときには、フォトカプラ６１のフォトトランジスタのみが導通する。このとき、フォトカプラ６１の出力信号ＯＵＴ１がハイレベルとなり、フォトカプラ６２の出力信号ＯＵＴ２がローレベルとなる。したがって、第１ＡＮＤ回路５１の一方の入力端子にハイレベルの出力信号ＯＵＴ１が入力され、他方の入力端子にローレベルの出力信号ＯＵＴ２が入力される。そのため、第１ＡＮＤ回路５１の出力端子からローレベル信号が出力され、このローレベル信号が第１ＮＰＮトランジスタＴｒ１のゲート端子に入力されるので、第１ＮＰＮトランジスタＴｒ１がオフである。また、第２ＡＮＤ回路５２の一方の入力端子には、ハイレベルの出力信号ＯＵＴ１が入力される。第１ＮＯＴ回路５３の入力端子にローレベルの出力信号ＯＵＴ２が入力されるので、第２ＡＮＤ回路５２の他方の入力端子には、第１ＮＯＴ回路５３の出力端子から出力されるハイレベル信号が入力される。そのため、第２ＡＮＤ回路５２の出力端子からハイレベル信号が出力され、このハイレベル信号が第２ＮＰＮトランジスタＴｒ２のゲート端子に入力されるので、第２ＮＰＮトランジスタＴｒ２がオンである。第２ＮＯＴ回路５４の入力端子には、ハイレベルの出力信号ＯＵＴ１が入力されるので、第２ＮＯＴ回路５４の出力端子からは、ローレベル信号が出力される。このローレベル信号が第３ＮＰＮトランジスタＴｒ３のゲート端子に入力されるので、第３ＮＰＮトランジスタＴｒ３はオフである。すなわち、フォトカプラ６１の発光ダイオードが発光し、フォトカプラ６２の発光ダイオードが発光していないときには、第２ＮＰＮトランジスタＴｒ２のみがオンであり、第１ＮＰＮトランジスタＴｒ１および第３ＮＰＮトランジスタＴｒ３がオフである。

フォトカプラ６１，６２の各発光ダイオードが発光していないときには、フォトカプラ６１，６２の各フォトトランジスタが非導通である。このとき、フォトカプラ６１の出力信号ＯＵＴ１およびフォトカプラ６２の出力信号ＯＵＴ２の両方がローレベルとなる。したがって、第１ＡＮＤ回路５１の一方の入力端子にローレベルの出力信号ＯＵＴ１が入力され、他方の入力端子にローレベルの出力信号ＯＵＴ２が入力される。そのため、第１ＡＮＤ回路５１の出力端子からローレベル信号が出力され、このローレベル信号が第１ＮＰＮトランジスタＴｒ１のゲート端子に入力されるので、第１ＮＰＮトランジスタＴｒ１がオフである。また、第２ＡＮＤ回路５２の一方の入力端子には、ローレベルの出力信号ＯＵＴ１が入力される。第１ＮＯＴ回路５３の入力端子にローレベルの出力信号ＯＵＴ２が入力されるので、第２ＡＮＤ回路５２の他方の入力端子には、第１ＮＯＴ回路５３の出力端子から出力されるハイレベル信号が入力される。そのため、第２ＡＮＤ回路５２の出力端子からローレベル信号が出力され、このローレベル信号が第２ＮＰＮトランジスタＴｒ２のゲート端子に入力されるので、第２ＮＰＮトランジスタＴｒ２がオフである。第２ＮＯＴ回路５４の入力端子には、ローレベルの出力信号ＯＵＴ１が入力されるので、第２ＮＯＴ回路５４の出力端子からは、ハイレベル信号が出力される。このハイレベル信号が第３ＮＰＮトランジスタＴｒ３のゲート端子に入力されるので、第３ＮＰＮトランジスタＴｒ３はオンである。すなわち、フォトカプラ６１，６２の各発光ダイオードが発光していないときには、第３ＮＰＮトランジスタＴｒ３のみがオンであり、第１ＮＰＮトランジスタＴｒ１および第２ＮＰＮトランジスタＴｒ２がオフである。

電圧検出信号出力部４５は、発光ダイオードＬＥＤ１およびフォトトランジスタＰＴ１で構成されるフォトカプラからなる。発光ダイオードＬＥＤ１のアノードは、出力線Ｗ２に接続されている。発光ダイオードＬＥＤ１のカソードは、グランドラインに接続されている。フォトトランジスタに含まれるＮＰＮトランジスタのコレクタ端子は、ＶＣＣ電源（５Ｖ）に接続されている。フォトトランジスタに含まれるＮＰＮトランジスタのエミッタ端子は、抵抗Ｒ５を介してグランドラインに接続されるとともに、メインＣＰＵ３１（図１参照）に接続されている。また、発光ダイオードＬＥＤ１と並列にシャント抵抗Ｒ６が設けられている。

ゼロクロス信号出力部４６（ゼロクロスパルス出力部の一例）は、発光ダイオードＬＥＤ２およびフォトトランジスタＰＴ２で構成されるフォトカプラからなる。発光ダイオードＬＥＤ２のアノードは、配線Ｗ１に接続されている。発光ダイオードＬＥＤ２のカソードは、グランドラインに接続されている。フォトトランジスタに含まれるＮＰＮトランジスタのコレクタ端子は、抵抗Ｒ７を介してＶＣＣ電源（５Ｖ）に接続されるとともに、メインＣＰＵ３１（図１参照）に接続されている。フォトトランジスタに含まれるＮＰＮトランジスタのエミッタ端子は、グランドラインに接続されている。

これにより、配線Ｗ１の電圧が発光ダイオードＬＥＤ２のスレッショルド電圧を下回るときには、発光ダイオードＬＥＤ２が発光せず、フォトトランジスタＰＴ２がオフであり、フォトトランジスタＰＴ２のコレクタ端子の電圧がハイレベルとなり。一方、配線Ｗ１の電圧が発光ダイオードＬＥＤ２のスレッショルド電圧以上であるときには、発光ダイオードＬＥＤ２が発光し、フォトトランジスタＰＴ２がオンであり、フォトトランジスタＰＴ２のコレクタ端子の電圧がローレベルとなる。すなわち、配線Ｗ１の電圧が発光ダイオードＬＥＤ２のスレッショルド電圧を下回るときには、ゼロクロス信号出力部４６から出力されるゼロクロス信号ＺＣ＿ｏｕｔがハイレベルとなり、配線Ｗ１の電圧が発光ダイオードＬＥＤ２のスレッショルド電圧以上であるときには、ゼロクロス信号出力部４６から出力されるゼロクロス信号ＺＣ＿ｏｕｔがローレベルとなる。

＜異常検出処理＞
メイン基板３のメインＣＰＵ３１は、低圧電源基板２の異常検出回路４１から出力される信号からＡＣ電圧の異常を検出するため、図３に示される異常検出処理を実行する。

異常検出処理では、メインＣＰＵ３１は、リレー２１をオンにする（Ｓ１）。

その後、メインＣＰＵ３１は、ゼロクロス信号出力部４６から出力されるゼロクロス信号ＺＣ＿ｏｕｔに基づいて、ＡＣ電圧のゼロクロスの周期（幅）であるゼロクロス（ＺＣ）周期Ｔｚを測定する（Ｓ２）。

リレー２１のオンにより、ＡＣ電圧が抵抗Ｒ１，Ｒ２で降圧されて、４個のダイオードＤ１，Ｄ２，Ｄ３，Ｄ４のブリッジ回路により全波整流される。この全波整流により、配線Ｗ１には、図４に示されるような波形の電圧が発生する。そのため、ゼロクロス信号出力部４６から出力されるゼロクロス信号ＺＣ＿ｏｕｔの波形は、ローレベルとハイレベルとが交互に繰り返される波形となる。メインＣＰＵ３１は、たとえば、ゼロクロス信号ＺＣ＿ｏｕｔの立ち下がりから次の立ち下がりまでの期間をゼロクロス周期Ｔｚに決定する。

次いで、メインＣＰＵ３１は、ゼロクロス周期Ｔｚが所定の下限値Ｔｚ＿ｍｉｎよりも大きく、かつ、所定の上限値Ｔｚ＿ｍａｘよりも小さい正常範囲内に含まれるか否かを判別する（Ｓ３）。

ゼロクロス周期Ｔｚが正常範囲内に含まれる場合（Ｓ３：ＹＥＳ）、メインＣＰＵ３１は、検出切替部４４に対し、所定周期分の切替信号を入力する（Ｓ４）。

具体的には、メインＣＰＵ３１は、ゼロクロス周期Ｔｚと同期して、ゼロクロス周期Ｔｚの１周期目には、フォトカプラ６１，６２の各発光ダイオードを発光させることにより、検出切替部４４にハイレベルの切替信号（フォトカプラ６１，６２の出力信号）ＯＵＴ１，ＯＵＴ２を入力する。これにより、検出切替部４４から検出部４３の第１ＮＰＮトランジスタＴｒ１のゲート端子にハイレベル信号が出力され、第１ＮＰＮトランジスタＴｒ１がオンになる。

図５に示されるように、検出部４３の第１ツェナーダイオードＺＤ１の降伏電圧は、配線Ｗ１に発生する定格電圧の上限値であって画像形成部５に供給される電圧の上限値と同じ電圧値に設定されている。したがって、配線Ｗ１に定格電圧の上限値を超える電圧が発生しているときには、第１ツェナーダイオードＺＤ１が導通する。第１ツェナーダイオードＺＤ１が導通すると、電圧検出信号出力部４５の発光ダイオードＬＥＤ１が発光し、フォトトランジスタＰＴ１がオンになり、フォトトランジスタＰＴ１のエミッタ端子の電圧がハイレベルとなって、メインＣＰＵ３１にハイレベルの検出信号が入力される。一方、配線Ｗ１に定格電圧の上限値未満の電圧が発生しているときには、第１ツェナーダイオードＺＤ１が導通せず、電圧検出信号出力部４５の発光ダイオードＬＥＤ１が発光しない。そのため、フォトトランジスタＰＴ１がオフであり、フォトトランジスタＰＴ１のエミッタ端子の電圧がローレベルとなって、メインＣＰＵ３１にローレベルの検出信号が入力される。

ゼロクロス周期Ｔｚの２周期目には、メインＣＰＵ３１は、フォトカプラ６１の発光ダイオードのみを発光させることにより、検出切替部４４にハイレベルの切替信号ＯＵＴ１とローレベルの切替信号ＯＵＴ２とを入力する。これにより、検出切替部４４から検出部４３の第２ＮＰＮトランジスタＴｒ２のゲート端子にハイレベル信号が出力され、第２ＮＰＮトランジスタＴｒ２がオンになる。

図５に示されるように、検出部４３の第２ツェナーダイオードＺＤ２の降伏電圧は、配線Ｗ１に発生する定格電圧の範囲内における定格電圧の下限値に近い電圧値または下限値と同じ電圧値であって画像形成部５による画像の形成に最低限必要な電圧値と同じ電圧値に設定されている。したがって、配線Ｗ１に定格電圧の下限値を超える電圧が発生しているときには、第２ツェナーダイオードＺＤ２が導通する。第２ツェナーダイオードＺＤ２が導通すると、電圧検出信号出力部４５の発光ダイオードＬＥＤ１が発光し、フォトトランジスタＰＴ１がオンになり、フォトトランジスタＰＴ１のエミッタ端子の電圧がハイレベルとなって、メインＣＰＵ３１にハイレベルの検出信号が入力される。一方、配線Ｗ１に定格電圧の下限値以下の電圧が発生しているときには、第２ツェナーダイオードＺＤ２が導通せず、電圧検出信号出力部４５の発光ダイオードＬＥＤ１が発光しない。そのため、フォトトランジスタＰＴ１がオフであり、フォトトランジスタＰＴ１のエミッタ端子の電圧がローレベルとなって、メインＣＰＵ３１にローレベルの検出信号が入力される。

ゼロクロス周期Ｔｚの３周期目には、フォトカプラ６１，６２の各発光ダイオードを発光させないことにより、検出切替部４４にローレベルの切替信号ＯＵＴ１，ＯＵＴ２を入力する。これにより、検出切替部４４から検出部４３の第３ＮＰＮトランジスタＴｒ３のゲート端子にハイレベル信号が出力され、第３ＮＰＮトランジスタＴｒ３がオンになる。

図５に示されるように、検出部４３の第３ツェナーダイオードＺＤ３の降伏電圧は、配線Ｗ１に発生する定格電圧の下限値を下回る範囲におけるメインＣＰＵ３１の動作に必要な電圧値（たとえば、５Ｖ）以上の電圧値に設定されている。したがって、配線Ｗ１の電圧が定格電圧の下限値以下であるときには、第３ツェナーダイオードＺＤ３が導通するか、または、導通しない。第３ツェナーダイオードＺＤ３が導通すると、電圧検出信号出力部４５の発光ダイオードＬＥＤ１が発光し、フォトトランジスタＰＴ１がオンになり、フォトトランジスタＰＴ１のエミッタ端子の電圧がハイレベルとなって、メインＣＰＵ３１にハイレベルの検出信号が入力される。一方、第１ツェナーダイオードＺＤ１が導通せず、電圧検出信号出力部４５の発光ダイオードＬＥＤ１が発光しない場合、フォトトランジスタＰＴ１がオフであり、フォトトランジスタＰＴ１のエミッタ端子の電圧がローレベルとなって、メインＣＰＵ３１にローレベルの検出信号が入力される。

以上のゼロクロス周期の３周期分を異常検出の１周期として、メインＣＰＵ３１は、所定周期分の検出を実行する（Ｓ５）。

そして、メインＣＰＵ３１は、所定周期分の検出を実行すると（Ｓ５：ＹＥＳ）、各周期における検出結果が「Ｌ，Ｈ，Ｈ」であるか否かを判別する（Ｓ６）。すなわち、メインＣＰＵ３１は、ゼロクロス周期の１周期目に電圧検出信号出力部４５からローレベルの信号が入力され、２周期目に電圧検出信号出力部４５からハイレベルの信号が入力され、３周期目に電圧検出信号出力部４５からハイレベルの信号が入力されたか否かを判別する。

検出結果が「Ｌ，Ｈ，Ｈ」であった場合（Ｓ６：ＹＥＳ）、配線Ｗ１に発生している電圧の最大値が定格電圧の範囲内であるから、メインＣＰＵ３１は、ＡＣ電圧が正常であるとして、定着器４のヒータ制御を含む動作を実行して（Ｓ７）、異常検出処理を終了する。

検出結果が「Ｌ，Ｈ，Ｈ」ではない場合（Ｓ６：ＮＯ）、メインＣＰＵ３１は、ＡＣ電圧が異常であるとして、印刷動作中であれば印刷動作を停止させ、リレーを２１をオフにする（Ｓ８）。そして、メインＣＰＵ３１は、ＡＣ電圧が異常である旨をプリンタ１に設けられている表示器（図示せず）に表示させて（Ｓ９）、異常検出処理を終了する。

なお、図５に示されるように、検出結果が「Ｈ，Ｈ，Ｈ」であった場合、その検出結果からＡＣ電圧が過電圧状態であると判別でき、検出結果が「Ｌ，Ｌ，Ｈ」であった場合、その検出結果からＡＣ電圧が低電圧状態であると判別でき、検出結果が「Ｌ，Ｌ，Ｌ」であった場合、その検出結果からＡＣ電圧が供給されない停電状態であると判別できる。

また、ゼロクロス周期Ｔｚが正常範囲内に含まれない場合（Ｓ３：ＮＯ）、メインＣＰＵ３１は、ＡＣ電圧が異常であるとして、印刷動作中であれば印刷動作を停止させ、リレーを２１をオフにする（Ｓ８）。そして、メインＣＰＵ３１は、ＡＣ電圧が異常である旨をプリンタ１に設けられている表示部（図示せず）に表示させて（Ｓ９）、異常検出処理を終了する。

＜作用効果＞
以上のように、ＡＣ電圧は、整流部４２によって整流される。ゼロクロス信号出力部４６は、その整流された電圧の値、つまり配線Ｗ１に発生する電圧の値が所定閾値（発光ダイオードＬＥＤ２のスレッショルド電圧）以上となる期間に応じたゼロクロス信号ＺＣ＿ｏｕｔを出力する。ゼロクロス信号出力部４６が出力するゼロクロス信号ＺＣ＿ｏｕｔのゼロクロス周期Ｔｚが正常範囲内ではない場合、ＡＣ電圧が異常であると決定される。

ゼロクロス信号出力部４６が出力するゼロクロス信号ＺＣ＿ｏｕｔのパルス幅が所定幅である場合であって、整流された電圧の最大値が定格電圧の範囲内であることを検出部４３が検出した場合、メインＣＰＵ３１により、ＡＣ電圧が正常であると決定される。

ゼロクロス信号出力部４６が出力するゼロクロス信号ＺＣ＿ｏｕｔのパルス幅が所定幅である場合であっても、整流された電圧の最大値が画像形成部５の画像形成に必要な電圧値、つまり第２ツェナーダイオードＺＤ２の降伏電圧を超えたことを検出部４３が検出しない場合には、ＡＣ電圧が異常であると決定される。

よって、ゼロクロス信号ＺＣ＿ｏｕｔのパルス幅からはＡＣ電圧の異常が決定されない場合でも、画像形成部５の画像形成に必要な電圧を得ることができないＡＣ電圧の異常が生じていることを決定できる。

＜第２実施形態＞
図７は、本発明の他の実施形態に係るプリンタ１０１の電気的構成の要部を示すブロック図である。図８は、異常検出回路４１の構成を示す回路図である。なお、図７および図８において、それぞれ図１および図２に示される各部に相当する部分には、それらの各部と同一の参照符号が付されている。また、以下では、その同一の参照符号が付された部分の説明を省略する。

図７に示されるプリンタ１０１の低圧電源基板２では、図１に示される電圧検出信号出力部４５が省略されている。

そして、図８に示されるように、出力線Ｗ２がゼロクロス信号出力部４６の発光ダイオードＬＥＤ２のアノードに接続されている。ゼロクロス信号出力部４６のフォトトランジスタに含まれるＮＰＮトランジスタのコレクタ端子は、抵抗Ｒ７を介してＶＣＣ電源（５Ｖ）に接続されている。フォトトランジスタに含まれるＮＰＮトランジスタのエミッタ端子は、抵抗Ｒ８を介してグランドラインに接続されるとともに、メインＣＰＵ３１（図１参照）に接続されている。

また、出力線Ｗ２と発光ダイオードＬＥＤ２のアノードとの接続点と配線Ｗ１との間には、スイッチ１１１が介装されている。さらに、リレー２１のオンから所定時間が経過すると、スイッチ１１１をオフからオンに切り替えるように動作するタイマ回路１１２が設けられている。

プリンタ１０１における異常検出処理では、図９に示されるように、メインＣＰＵ３１は、リレー２１をオンにする（Ｓ１１）。リレー２１のオンの直後は、スイッチ１１１がオフになっている。

その後、メインＣＰＵ３１は、検出切替部４４に対し、所定周期分の切替信号を入力する（Ｓ１２）。このステップＳ１２の処理は、前述した図３のステップＳ４の処理と同一であるから、ここでの説明は省略するが、検出結果を表す信号は、ゼロクロス信号出力部４６から出力される。すなわち、第１ツェナーダイオードＺＤ１、第２ツェナーダイオードＺＤ２または第３ツェナーダイオードＺＤ３が導通すると、ゼロクロス信号出力部４６の発光ダイオードＬＥＤ２が発光し、フォトトランジスタＰＴ２がオンになり、フォトトランジスタＰＴ２のエミッタ端子の電圧がハイレベルとなって、メインＣＰＵ３１にハイレベルの検出信号が入力される。一方、第１ツェナーダイオードＺＤ１、第２ツェナーダイオードＺＤ２および第３ツェナーダイオードＺＤ３が導通しない状態では、ゼロクロス信号出力部４６の発光ダイオードＬＥＤ２が発光しない。そのため、フォトトランジスタＰＴ２がオフであり、フォトトランジスタＰＴ２のエミッタ端子の電圧がローレベルとなって、メインＣＰＵ３１にローレベルの検出信号が入力される。

メインＣＰＵ３１は、所定周期分の検出を実行すると（Ｓ１３：ＹＥＳ）、各周期における検出結果が「Ｌ，Ｈ，Ｈ」であるか否かを判別する（Ｓ１４）。

検出結果が「Ｌ，Ｈ，Ｈ」であった場合（Ｓ１４：ＹＥＳ）、配線Ｗ１に発生している電圧の最大値が定格電圧の範囲内である。この場合、メインＣＰＵ３１は、ゼロクロス信号出力部４６から出力されるゼロクロス信号ＺＣ＿ｏｕｔに基づいて、ＡＣ電圧のゼロクロスの周期（幅）であるゼロクロス（ＺＣ）周期Ｔｚを測定する（Ｓ１５）。このステップＳ１５の処理は、前述した図３のステップＳ２の処理と同一であるから、ここでの説明は省略する。

なお、ゼロクロス周期Ｔｚの測定時には、スイッチ１１１がオンになっている。

次いで、メインＣＰＵ３１は、ゼロクロス周期Ｔｚが所定の下限値Ｔｚ＿ｍｉｎよりも大きく、かつ、所定の上限値Ｔｚ＿ｍａｘよりも小さい正常範囲内に含まれるか否かを判別する（Ｓ１６）。

ゼロクロス周期Ｔｚが正常範囲内に含まれる場合（Ｓ１６：ＹＥＳ）、ＡＣ電圧は正常であり、メインＣＰＵ３１は、定着器４のヒータ制御を含む動作を実行して（Ｓ１７）、異常検出処理を終了する。

検出結果が「Ｌ，Ｈ，Ｈ」ではない場合（Ｓ１４：ＮＯ）、メインＣＰＵ３１は、ＡＣ電圧が異常であるとして、印刷動作中であれば印刷動作を停止させ、リレーを２１をオフにする（Ｓ１８）。そして、メインＣＰＵ３１は、ＡＣ電圧が異常である旨をプリンタ１に設けられている表示器（図示せず）に表示させて（Ｓ１９）、異常検出処理を終了する。

また、ゼロクロス周期Ｔｚが正常範囲内に含まれない場合（Ｓ１６：ＮＯ）、メインＣＰＵ３１は、ＡＣ電圧が異常であるとして、印刷動作中であれば印刷動作を停止させ、リレー２１をオフにする（Ｓ１８）。そして、メインＣＰＵ３１は、ＡＣ電圧が異常である旨をプリンタ１に設けられている表示器（図示せず）に表示させて（Ｓ１９）、異常検出処理を終了する。

＜作用効果＞
図７に示される構成では、図１に示される電圧検出信号出力部４５が省略されているので、図１に示される構成よりもフォトカプラの個数を１個削減することができる。

＜変形例＞
以上、本発明の２つの実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。

たとえば、図１および図７に示される各構成では、メイン基板３のメインＣＰＵ３１からフォトカプラ６１，６２を介して異常検出回路４１の検出切替部４４に切替信号が入力されている。これに対し、図１０および図１１に示されるように、電源制御ＩＣ１４が異常検出回路４１の検出切替部４４に切替信号を入力し、異常検出回路４１の電圧検出信号出力部４５またはゼロクロス信号出力部４６から出力される信号に基づいて、電源制御ＩＣ１４が異常検出処理を実行する構成が採用されてもよい。この場合、フォトカプラ６１，６２が不要であるから、フォトカプラの個数をさらに削減することができる。

また、本発明は、シートに画像を印刷する印刷機能のみを有するプリンタ１，１０１に限らず、印刷機能に加えて、原稿の画像を読み取る読取機能などの機能を併せて有する複合機に適用されてもよい。

その他、前述の構成には、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１：プリンタ
２：低圧電源基板
３：メイン基板
４：定着器
５：画像形成部
２１：リレー
２３：ヒータ
３１：メインＣＰＵ
４２：整流部
４３：検出部
４４：検出切替部
４５：フォトカプラ
４６：ゼロクロス信号出力部
ＡＣ：商用交流電源
１４：電流制御ＩＣ
Ｔｒ１：第１ＮＰＮトランジスタ
Ｔｒ２：第２ＮＰＮトランジスタ
Ｔｒ３：第３ＮＰＮトランジスタ
ＺＤ１：第１ツェナーダイオード
ＺＤ２：第２ツェナーダイオード
ＺＤ３：第３ツェナーダイオード

Claims (8)

1. 画像形成部と、
   交流電源より印加される交流電圧を整流する整流部と、
   電圧値の絶対値が所定値以上となるタイミングに応じて出力されるゼロクロスパルスを出力するゼロクロスパルス出力部と、
   前記整流された電圧が印加されるツェナーダイオードを有し、前記整流された電圧の最大値が前記画像形成部の画像形成に必要な電圧値を超えたことを検出する検出部と、
   制御部と、
   を備えた画像形成装置であって、
   前記制御部は、
   前記ゼロクロスパルス出力部が出力するゼロクロスパルスのパルス幅が所定幅であるか否かを決定するゼロクロスパルス幅決定処理と、
   前記ゼロクロスパルス幅決定処理によって前記パルス幅が前記所定幅でないと決定された場合、又は、前記ゼロクロスパルス幅決定処理によって前記パルス幅が前記所定幅であって、かつ、前記整流された電圧の最大値が前記画像形成部の画像形成に必要な電圧値を超えたことを前記検出部が検出していない場合、前記交流電圧が異常であると決定し、
   前記ゼロクロスパルス幅決定処理によって前記パルス幅が前記所定幅であって、かつ、前記整流された電圧の最大値が前記画像形成部の画像形成に必要な電圧値を超えたことを前記検出部が検出した場合、前記交流電圧が正常であると決定する交流電圧異常決定処理と、
   を実行する、画像形成装置。
2. 請求項１に記載の画像形成装置であって、
   前記ツェナーダイオードは、
   降伏電圧が前記画像形成部の画像形成に必要な電圧値以上である第１ツェナーダイオードと、
   降伏電圧が前記画像形成部の画像形成に必要な電圧値未満であって前記制御部の動作に必要な電圧値以上である第２ツェナーダイオードと、
   を含む、画像形成装置。
3. 請求項２に記載の画像形成装置であって、
   前記ツェナーダイオードは、
   降伏電圧が前記画像形成部に供給される電圧の上限である第３ツェナーダイオード、
   を含む、画像形成装置。
4. 請求項２または３に記載の画像形成装置であって、
   前記第１ツェナーダイオードと直列に接続される第１スイッチング素子と、
   前記第２ツェナーダイオードと直列に接続される第２スイッチング素子と、
   所定時間毎に、前記第１スイッチング素子へのオン信号の出力と前記第２スイッチング素子へのオン信号の出力とを切り替える検出切替部と、
   を備える、画像形成装置。
5. 請求項４に記載の画像形成装置であって、
   前記検出切替部は、前記制御部が実装されている第１基板とは別の第２基板に実装されており、
   前記第２基板に実装されて、前記検出切替部による出力の切り替えを制御するスイッチング制御部、
   を備える、画像形成装置。
6. 請求項１から５のいずれか一項に記載の画像形成装置であって、
   前記制御部に信号を伝達するフォトカプラ、
   を備え、
   前記フォトカプラは、前記ゼロクロスパルス出力部から出力されるゼロクロスパルスおよび前記検出部の検出信号の前記制御部への伝達に共用されている、
   画像形成装置。
7. 請求項１から６のいずれか一項に記載の画像形成装置であって、
   前記画像形成部は、ヒータを備える定着器を含み、
   前記定着器に前記交流電源から前記交流電圧が印加される、
   画像形成装置。
8. 請求項７に記載の画像形成装置であって、
   前記交流電源と前記定着器とを接続する回路に介装されたリレーを備え、
   前記整流部は、前記交流電源に対して前記リレーを介して接続されている、
   画像形成装置。

Images