JP2020017568A - 重ね合わせ検査装置、検査方法および半導体装置の製造方法 - Google Patents

重ね合わせ検査装置、検査方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2020017568A
JP2020017568A JP2018137830A JP2018137830A JP2020017568A JP 2020017568 A JP2020017568 A JP 2020017568A JP 2018137830 A JP2018137830 A JP 2018137830A JP 2018137830 A JP2018137830 A JP 2018137830A JP 2020017568 A JP2020017568 A JP 2020017568A
Authority
JP
Japan
Prior art keywords
overlay
image information
measurement mark
information
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018137830A
Other languages
English (en)
Inventor
通博 村田
Michihiro Murata
通博 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2018137830A priority Critical patent/JP2020017568A/ja
Publication of JP2020017568A publication Critical patent/JP2020017568A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Analysis (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

【課題】信頼性の高い重ね合わせずれ測定プログラムを作成する方法を提供する。【解決手段】従来のボックスマークの入力〜探索〜設定まで行なう工程に代えて、ショット内に設けた個々のボックスマークの画像を取り込み、その位置を予め記憶装置に保存されたデータベースと照合して、計測するボックスマークを選択することで、ボックスマークの位置を自動的に設定する。【選択図】図2

Description

本発明は、重ね合わせ検査装置、検査方法および半導体装置の製造方法に関する。
半導体素子、液晶表示素子、CCD等の撮像素子、プラズマディスプレイ素子、薄膜磁気ヘッド等の電子デバイスを製造する際のフォトリソグラフィー工程においては、微細パターン形成と同時に重ね合わせ精度の向上が大きな課題となっている。
露光現像処理された上層レジストパターンと下地レジストパターンの相対的な合わせずれを測定する重ね合わせ精度の測定は、バーニア状のレジストパターンを顕微鏡にて目読み測定して行い、得られた結果を基に重ね合わせの補正を行っていた。しかしながら、目読みによる重ね合わせ精度の測定は測定者の違いや測定者の体調などによる測定精度の低下が問題となっている。そこで、重ね合わせ精度を正確に測定する重ね合わせ検査装置が導入されている。(例えば、特許文献1参照)
特開平5−136021号公報
しかしながら、重ね合わせ検査装置は、リソグラフィー工程の繰り返される個々のレイヤーにおいて専用の測定プログラムを作成する必要があり、熟練した専任者が細心の注意を払って作成しないとミスが発生するなど、プログラム作成の標準化が困難な装置であった。そして、1つのプロセスからは多くの製品が作られ、それらの製品を新たに開発する度にプログラムを作成する必要があった。
本発明は、上記課題に鑑みなされたもので、信頼性が高く、人的負荷の低い重ね合わせ検査装置および検査方法を提供することを目的とする。
上記課題解決のために、本発明では以下の手段を用いた。
下層パターンに対する上層パターンの重ね合わせ状態を検査する重ね合わせ検査装置であって、
第1の基板より得られた第1の重ね合わせ精度測定マーク群の画像情報を第1の記憶装置に保存するプロセス情報保存手段と、
第2の基板上の1つのショット内をスキャンして得られた第2の重ね合わせ精度測定マーク群の画像情報と位置情報を取り込む製品情報取込手段と、
前記第2の重ね合わせ精度測定マーク群の画像情報と位置情報を第2の記憶装置に保存する製品情報保存手段と、
前記第1の記憶装置に保存された前記第1の重ね合わせ精度測定マーク群の画像情報と前記第2の記憶装置に保存された前記第2の重ね合わせ精度測定マーク群の画像情報を照合して、前記第2の重ね合わせ精度測定マーク群の画像情報から、前記第1の重ね合わせ精度測定マーク群の画像情報と合致する重ね合わせ精度測定マークを選択する照合選択手段と、
前記合致する重ね合わせ精度測定マークの画像情報と位置情報を設定する重ね合わせ精度測定マーク設定手段と、
前記設定手段にて設定した情報を格納装置に保存する格納手段と、
前記格納手段にて格納した情報を前記格納装置から読み出す読出手段と、
第3の基板上に設けられた複数のショット内をスキャンして得られた第3の重ね合わせ精度測定マーク群の画像情報を取り込む取込手段と、
前記第3の重ね合わせ精度測定マーク群の画像情報における前記上層パターンと前記下層パターンの位置を検出する検出手段と、
前記検出手段にて検出された前記上層パターンの位置と前記下層パターンの位置に基づいて、前記上層パターンと前記下層パターンの重ね合わせずれを算出する算出手段と、
を備えたことを特徴とする重ね合わせ検査装置とした。
下層パターンに対する上層パターンの重ね合わせ状態を検査する重ね合わせ検査方法であって、
第1の基板より得られた第1の重ね合わせ精度測定マーク群の画像情報を第1の記憶装置に保存するプロセス情報保存工程と、
第2の基板上の1つのショット内をスキャンして得られた第2の重ね合わせ精度測定マーク群の画像情報と位置情報を取り込む製品情報取込工程と、
前記第2の重ね合わせ精度測定マーク群の画像情報と位置情報を第2の記憶装置に保存する製品情報保存工程と、
前記第1の記憶装置に保存された前記第1の重ね合わせ精度測定マーク群の画像情報と前記第2の記憶装置に保存された前記第2の重ね合わせ精度測定マーク群の画像情報を照合して、前記第2の重ね合わせ精度測定マーク群の画像情報から、前記第1の重ね合わせ精度測定マーク群の画像情報と合致する重ね合わせ精度測定マークを選択する照合選択工程と、
前記合致する重ね合わせ精度測定マークの画像情報と位置情報を設定する重ね合わせ精度測定マーク設定工程と、
前記設定工程にて設定した情報を格納装置に保存する格納工程と、
前記格納工程にて格納した情報を前記格納装置から読み出す読出工程と、
第3の基板上に設けられた複数のショット内をスキャンして得られた第3の重ね合わせ精度測定マーク群の画像情報を取り込む取込工程と、
前記第3の重ね合わせ精度測定マーク群の画像情報における前記上層パターンと前記下層パターンの位置を検出する検出工程と、
前記検出工程にて検出された前記上層パターンの位置と前記下層パターンの位置に基づいて、前記上層パターンと前記下層パターンの重ね合わせずれを算出する算出工程と、
を備えたことを特徴とする重ね合わせ検査方法を用いた。
また、上記の重ね合わせ検査方法を実施する工程を備えることを特徴とする半導体装置の製造方法を用いた。
上記手段を用いることで、ボックスマークの入力〜探索〜設定まで行なう工程に人が介在せず自動で測定プログラムを作成することができる。その結果、人的負荷が低く、信頼性の高い重ね合わせ検査方法および検査方法を提供できる。
本発明の実施形態に係る重ね合わせ検査装置の構成を示す図である。 本発明の実施形態に係る重ね合わせ検査方法のフローチャートである。 本発明の実施形態に係るショット内に配置されたボックスマークを示す図である。 本発明の実施形態に係るデータベース化されたボックスマークを示す図である。 本発明の実施形態に係るボックスマークの形状と波形信号とウインドウ設定を説明する図である。 従来の重ね合わせ検査装置の構成を示す図である。 従来の重ね合わせ検査方法のフローチャートである。
以下、本発明の実施形態を図1〜図5、従来の実施形態を図6〜図7に基づいて説明する。
まず、図6は、従来の重ね合わせ検査装置の構成を示す図である。この装置は金属顕微鏡を用いた明視野系の画像処理を用いた検査装置である。移動ステージ105上に重ね合わせ精度測定マーク(以降、「ボックスマーク」と呼ぶ)がパターニングされたウェハ104が置かれている。ボックスマークの詳細については図5にて後述する。
移動ステージ105上にボックスマークがパターニングされたウェハ104が置かれている。ウェハ104の上方には対物レンズ103、CCDカメラ102、照明ランプ101と、CPU(アナログ演算回路)106と、マイクロコンピュータ110と、プログラム格納装置111とで構成されている。
照明ランプ101によってウェハ104上にパターニングされた重ね合わせ検査するためのボックスマークが照らされ、そのボックスマークが対物レンズ103によってCCDカメラ102のCCDリニアイメージセンサ上に拡大結像される。そして、その拡大像の光強度をCCDリニアイメージセンサにより画素毎のアナログ電気信号に変換する。次に、この信号をCPU(アナログ演算回路)106で最適化処理した後、A/Dコンバータによりデジタル化し、マイクロコンピュータ110に送って演算処理し、重ね合わせずれを算出する。
図7は、従来の重ね合わせ検査方法のフローチャートである。まず、測定プログラムを作成するために、重ね合わせ精度を測定するためのボックスマークがパターニングされたウェハを準備する(S501)。そして、これに対応するショットマップを準備する(S511)。次に、重ね合わせ精度を測定するボックスマークを設定する前段階として、ウェハをステージにローディングする工程(S521)、ステージの基準位置にウェハを合わせるグローバルアライメントをする工程(S531)を実施する。
次に、重ね合わせ精度を測定するボックスマークを設定する段階として、まず、ショット内のボックスマークの位置を入力する工程(S541)を行う。入力する方法は、予め顕微鏡を用いておおよその測定位置を指定する方法やCADで設計したショット内のボックスマークの座標を直接入力する方法がある。次に、入力された位置情報を基にして金属顕微鏡で周辺を観察してボックスマークを探索する工程(S542)を行う。次に、探索したボックスマークを測定するための正確な位置を設定する工程(S543)を実施する。
さらに、ボックスマークの波形のエッジから測定するパラメータを設定する段階として、まずモニタ画面上にボックスマークを観察した時の明るさの波形を表示させて、ボックスマークの位置を検出するエッジを確認し、次に、エッジはボックスマークを加工する工程バラツキを考慮して検出できるようにするため、エッジのウインドウを設定する。最後に、設定したボックスマークによって測定時のエラーが発生しないことを確認するために、テストラン工程(S546)を行う。エラーが発生した場合は、ショット内のボックスマークの位置を入力する工程(S541)に戻り、エラーが発生しなくなるまで再設定を繰り返す。エラーが発生しなければ測定プログラムの作成は終了である。測定プログラムの作成が終われば、製品ロットの重ね合わせ精度の測定に適用する。
上記フローチャートに示したショット内のボックスマークを入力する工程(S541)、ボックスマークの探索する工程(S542)、ボックスマークの位置を設定する工程(S543)などの工程は熟練を要し、標準化が困難であった。これらの工程で問題となっている測定プログラムの手直しによる人的負荷を軽減するために、以下に説明する重ね合わせ検査装置の構成とした。
図1は、本発明の実施形態に係る重ね合わせ検査装置の構成を示す図である。移動ステージ305上にボックスマークがパターニングされたウェハ304が置かれている。ウェハ304の上方には対物レンズ303、CCDカメラ302、照明ランプ301等の画像情報や位置情報を取り込む取込手段401と、CPU(アナログ演算回路)306と、マイクロコンピュータ310と、プログラム格納装置311と、記憶装置307、309と、コンパレータ308とで構成されている。
照明ランプ301によってウェハ304上にパターニングされた重ね合わせ測定するためのボックスマークが照らされ、そのボックスマークが対物レンズ303によってCCDカメラ302のCCDリニアイメージセンサ上に拡大結像される。そして、その拡大像の光強度をCCDリニアイメージセンサにより画素毎のアナログ電気信号に変換する。次に、この信号をCPU(アナログ演算回路)306で最適化処理した後、A/Dコンバータによりデジタル化し、マイクロコンピュータ310に送って演算処理し、重ね合わせずれを算出する。CPU(アナログ演算回路)306の後段には記憶装置307とコンパレータ308と記憶装置309が設けられ、記憶装置307にはウェハ304から得られた画像情報とその位置情報が保存され、記憶装置309には予め過去に流動した各プロセス開発ロットから得られたプロセス画像情報のデータベースが保存されている。記憶装置307と記憶装置309に保存された画像情報はコンパレータ308によって照合され、合致した画像情報とその位置情報がCPU(アナログ演算回路)306に送られ、測定プログラムの作成に利用される。本発明の重ね合わせ検査装置が従来のそれと異なるポイントは以下の4点である。
第1に多機能の移動ステージ305を有する点である。従来の重ね合わせ検査装置における移動ステージはスキャン機能を持たないが、本発明の重ね合わせ検査装置における移動ステージ305はショット内、または任意の探索対象領域をスキャンする機能を有する移動ステージ305を具備する。この移動ステージ305は1ショット内をスキャンすることが可能だが、それではスキャンに長時間が掛かる恐れがあるため、ボックスマークが入る領域となることの多いスクライブ領域やTEG領域を選択的にスキャンすることも可能で、この機能により、ボックスマークのスキャン時間の短縮を図ることができる。また、予めボックスマークが含まれる領域の見当がつく場合は、所望のチップ内領域を探索対象領域としてスキャンすることも可能である。これによって、ボックスマークのスキャン時間のさらなる短縮を図ることができる。このようなスキャン領域の設定は後に説明するショットマップを準備する工程(S211)でのパラメータ設定にて行うことができる。
第2にスキャンして得られた画像情報等の製品情報を記憶する機能を有する記憶装置307を具備する点である。記憶装置307はCCDカメラ302のCCDリニアイメージセンサでボックスマークをスキャンして得られた画像情報をファイル形式で保存することが可能である。
第3に予め過去に流動した各プロセスの開発ロットをスキャンして得られるボックスマークの画像情報等のプロセス情報をファイル形式で保存が可能なデータベースの記憶装置309を具備する点である。ここには、記憶装置307と同一形式で画像ファイルを収納でき、後に、記憶装置307に保存された画像情報とデータベースの記憶装置309に保存された画像情報を容易に比較できる。
第4に記憶装置307に保存したボックスマークの画像情報と、データベースの記憶装置309に保存されたボックスマークの画像情報を比較するコンパレータ308を具備する点である。コンパレータ308は上記の両画像情報を比較し、合致した画像のボックスマークを測定対象として選択して、1ショット内における画像の画像情報と位置情報とを一緒にCPU306に送り、1ショット内のボックスマークの位置情報と画像情報を設定する。
図2は、本発明の実施形態に係る重ね合わせ検査方法のフローチャートである。まず、測定プログラムを作成するために、重ね合わせ精度を測定するために、製品ロットの中の任意のウェハを準備する(S201)。そして、これに対応するショットマップを準備する(S211)。次に、重ね合わせ精度を測定するボックスマークを設定する前段階として、ウェハをステージにローディングする工程(S221)、ステージの基準位置にウェハを合わせるグローバルアライメントする工程(S231)を実施する。この中で従来のフローチャートと異なる点はショットマップを準備する工程(S211)であり、ショット内のスキャン領域の設定も追加して行う。スキャン領域としては、ショット内全域、スクライブ領域、TEG領域の他、所望の領域などボックスマークの探索対象領域を任意に設定することができる。
グローバルアライメントする工程(S231)を終えたら、ショットマップの準備工程(S211)にて設定したスキャン領域に従い、ショット内のボックスマークの探索対象領域をスキャンして画像情報およびこれと対応する位置情報を取り込む(S241)。ここで、「ショット」について簡単に説明する。ステッパー(縮小投影型露光装置)を利用してウェハ上にパターン形成する場合、画角の大きさの関係でマスク上のパターンをウェハ上に複数ショット転写することになる。1回の転写で形成される領域をショットと定義している。
次に、スキャンした1つのショット内の複数のボックスマークの位置情報と画像情報を製品情報として記憶装置307に保存する工程(S242)を実施する。一般に半導体装置の製造工程はウェル、ゲート、コンタクト、配線、保護膜など複数のマスク工程からなるが、これらのマスク工程に対応して、複数の重ね合わせマークや複数のボックスマークがウェハ上にパターニングされる。ボックスマークは各マスク工程につきショット内に複数個形成されており、これらショット内の複数のボックスマークをスキャンして取り込んだ画像情報およびこれと対応する位置情報を記憶装置307(図1に図示)に保存する。
次に、予め別の記憶装置に用意したボックスマークのデータベースと照合することになるが、ボックスマークのデータベースは以下の工程を経て用意される。まず、予め過去に流動した各プロセス開発時の流動ロットのウェハを用意し、ボックスマークの画像をスキャンして画像情報と対応する位置情報を取り込む(S141)。ボックスマークは各マスク工程につきショット内に複数個形成されており、ウェハ上には数十個のショットが形成されているため、ウェハ上には相当数(「ショット数」×「ショット内ボックスマーク数」)のボックスマークが形成されている。ウェハ上に形成された数十個〜数百個のボックスマークにはバラツキがあり、これらの複数のボックスマークを保存することが後の照合のために有効である。次に、スキャンして取り込んだ画像情報をプロセス情報として記憶装置309(図1に図示)に保存する工程(S142)を実施する。そして、記憶装置309に保存したボックスマークの画像情報をデータベース化する工程(S143)を行う。これは蓄積された画像情報を各プロセス、マスク毎に整理収納する作業である。このデータベース化工程(S143)の実施は必須ではないが、このようにすることで、後の照合を効率的に行うことができる。
予め用意したデータベースを用意する工程(S143)とショット内など所定の探索対象領域内の複数のボックスマークの位置情報と画像情報を記憶装置に保存する工程(S242)を終えたら、コンパレータ308(図1に図示)を用いて、上記両工程から得られた画像情報を照合する工程(S244)を実施する。仮に、データベース化工程(S143)を実施しない場合は、スキャンして取り込んだ画像情報をプロセス情報として記憶装置309(図1に図示)に保存する工程(S142)とショット内など所定の探索対象領域内の複数のボックスマークの位置情報と画像情報を記憶装置に保存する工程(S242)の両工程から得られた画像情報を照合することになる。照合の結果、合致する画像情報があれば、その合致したボックスマークを測定対象として選択する(S245)。次に、選択された画像の画像情報および位置情報を自動でCPU306に設定する工程(S246)を実施する。
さらに、ボックスマークの波形のエッジから測定するパラメータを設定する段階として、モニタ画面上にボックスマークを観察した時の明るさの波形を表示させて、ボックスマークの波形取り込みとエッジ検出し、次に、ボックスマークを加工する工程バラツキを考慮して検出できるようにするため、エッジのウインドウの設定を行う。
最後に、確認のために、テストラン工程を行っても良いが、本工程を省略しても差し支えない。
以上のパラメータ設定を経て得られた測定プログラムは製品別に設定され、プログラム格納装置311に収納される(S249)。そして、後続の同一製品が流動された場合に、それぞれの製品別測定プログラムを読み出して適用する。
図5は、本発明の実施形態に係るボックスマークの形状と波形信号とウインドウ設定を説明する図である。
ボックスマークは矩形の下層パターン701と矩形の上層パターン703が重なり合うマークであり、下層パターン701と上層パターン703の中心同士のずれが重ね合わせずれとなる。照明下でボックスマークの波形信号720が得られ、波形信号720には下層パターンエッジ702に対応したボックスマークの波形信号721、724と上層パターンエッジ704に対応したボックスマークの波形信号722、723が含まれる。まず、波形信号721と波形信号724の中心位置を求め、次に、波形信号722と波形信号723の中心位置を求める。そして、下層パターンの波形信号から得られた中心位置と上層パターンから得られた波形信号の中心位置との位置ずれを重ね合わせずれとして算出する。そして、ウインドウ711、712、713、714は各波形信号に合わせて設定されるものである。
図3は、本発明の実施形態に係るショット505内に配置されたボックスマークを示す図である。1つのショット505内にチップ、ボックスマークおよびスクライブライン506が入る場合を示している。ショット505内にはチップ501がM行×N列配置され、個々のチップ501の間にはスクライブライン506が設けられている。そして、スクライブライン506には重ね合わせ精度を測定するためのボックスマーク502〜504、507〜509が配置されている。ショット505内の一つの隅部にボックスマーク502〜504が、対角の隅部にボックスマーク507〜509を配置することで最大の重ね合わせ精度を測定できるようにしている。また、ボックスマーク502,507はレイヤー1に対するレイヤー2の重ね合わせ精度を測定するためのマーク、ボックスマーク503,508はレイヤー2に対するレイヤー3の重ね合わせ精度を測定するためのマーク、ボックスマーク504,509はレイヤー3に対するレイヤー4の重ね合わせ精度を測定するためのマークであり、いずれもショット505内の対角に配置されている。このようなショット505がウェハ上に数十ショット形成されているが、図2の工程S242においては1つのショット505内の全てのボックスマークの位置情報と画像情報を取り込んで記憶装置307に保存すれば良い。工程S244で、予めデータベース化された過去の画像情報と照合するときにはプロセス、マスクを指定することで照合時間を短縮することができる。
図4は、本発明の実施形態に係るデータベース化されたボックスマークを示す図である。半導体装置は固有のプロセスによって製造され、個々のマスクで複数のボックスマークが得られる。ウェハ上に形成された数十個〜数百個のボックスマークには配置され、これらがボックスマークの画像情報として収納されている。
ボックスマークはプロセス、マスクのツリー構造で整理されている。本図ではプロセスA601、プロセスB602、プロセスC603・・・のうち、プロセスA601に各マスク604〜606・・・が設けられ、マスク604における複数のボックスマーク607〜609・・・を設けている。マスク604にはレイヤー1に対するレイヤー2のボックスマーク、マスク605はレイヤー2に対するレイヤー3のボックスマーク、マスク606はレイヤー3に対するレイヤー4のボックスマークが収納されている。このようにボックスマークの画像情報を蓄積することで、後の照合工程(S144)における検索が容易になる。
以上、説明したように、本発明の重ね合わせ検査装置を用い、フローチャートに示した測定プログラム作成方法に則れば、ボックスマークの位置を自動で設定することにより、所望のボックスマークを短時間でエラーが発生し難い測定プログラムを得ることができる。
以上説明した手段・手法を用いることで、ボックスマークの入力〜探索〜設定まで行なう工程に人が介在せず自動で測定プログラムを作成することができる。その結果、信頼性の高い重ね合わせ測定プログラムを作成することができる。
次に、以上の方法で得られた重ね合わせずれ測定プログラムを用いた重ね合わせ検査方法について説明する。まず、CPU306を用いて、検査に用いるパラメータをプログラム格納装置311から読み出す(S351)。
製造工程を流動するロット内のウェハ上には数十個のショットが形成されており、これらの中から、ウェハの中心の1つのショットとウェハの周囲の4つのショットの計5つのショットを選択する。そして、各ショット内に配置された複数のボックスマークを選択する。ショット内の4隅での重ね合わせずれが最大値を示すので4隅の各1点と中央の1点の計5点のボックスマークを選択するのが一般的である。仮に、製品の流動ロットが25枚のウェハで構成されている場合は、流動ロットの1枚目、12枚目、25枚目の3枚を測定対象として選択する。この場合、ロットあたり、測定ウェハ枚数×測定ショット数×ショット内ボックスマーク数=3×5×5=75ポイントのボックスマークを選択し、取込手段320を用いて、これらをスキャンして画像情報を取り込む(S352)。次に、CPU306を用いて、ボックスマークにおける下層パターンエッジに対応した複数の波形信号と上層パターンエッジに対応した複数の波形信号に基づいて上層パターンと下層パターンの位置を検出する(S353)。そして、マイクロコンピュータ310を用いて、上層パターンと下層パターンの位置に基づいて、上層パターンと下層パターンの重ね合わせずれを算出する(S354)。以上の工程を経ることで重ね合わせずれの実測値を得る。測定対象のボックスマークは図5に示した形状を有し、このボックスマークから波形信号720が得られる。波形信号720には下層パターンエッジ702に対応したボックスマークの波形信号721,724と上層パターンエッジ704に対応したボックスマークの波形信号722、723が含まれる。まず、波形信号721と波形信号724の中心位置を求め、次に、波形信号722と波形信号723の中心位置を求める。そして、下層パターンの波形信号から得られた中心位置と上層パターンから得られた波形信号の中心位置との位置ずれを重ね合わせずれとして算出することができる。
さらに、本発明の重ね合わせ検査装置ではCPU306を用いて、流動可否の判定を実施することが可能である。プロセスやマスクによって固有の重ね合わせずれの許容値が決まっており、これを基準に実測値が許容値に対し小さいか否かの判定を行う。実測値が許容値に対し小さければ「可」と判定して後続の工程に流動し、大きければ「否」と判定してロットのリワークを行うとともに、必要に応じてステッパーのメンテナンスを行う。
以上説明したように、本発明の重ね合わせ検査装置および検査方法を用いれば、信頼性の高く、人的負荷の低くすることができる。上記にて説明した重ね合わせ検査方法は半導体装置の製造方法の部分工程であり、このような重ね合わせ検査方法を含む半導体装置の製造方法を用いることで、信頼性の高く、人的負荷の低い半導体装置の製造方法とすることができる。
以上では、半導体を例に説明したが、半導体装置の重ね合わせ検査方法に限らず、液晶表示素子、CCD等の撮像素子、プラズマディスプレイ素子、薄膜磁気ヘッド等の電子デバイス等の重ね合わせの検査にも適用できることは明らかである。
301 照明ランプ
302 CCDカメラ
303 対物レンズ
304 ウェハ
305 移動ステージ
306 CPU(アナログ演算回路)
307、309 記憶装置
308 コンパレータ
310 マイクロコンピュータ
311 プログラム格納装置
320 取込手段
501 チップ
502、507 ボックスマーク(レイヤー1対レイヤー2)
503、508 ボックスマーク(レイヤー2対レイヤー3)
504、509 ボックスマーク(レイヤー3対レイヤー4)
505 ショット
506 スクライブライン
601 プロセスA
602 プロセスB
603 プロセスC
604 マスク(レイヤー1対レイヤー2)
605 マスク(レイヤー2対レイヤー3)
606 マスク(レイヤー3対レイヤー4)
607、608、609 ボックスマーク
701 下層パターン
702 下層パターンエッジ
703 上層パターン
704 上層パターンエッジ
711、712、713、714 ウインドウ
720 ボックスマークの波形信号
721、724 ボックスマークの波形信号(下層パターンエッジに対応)
722、723 ボックスマークの波形信号(上層パターンエッジに対応)

Claims (6)

  1. 下層パターンに対する上層パターンの重ね合わせ状態を検査する重ね合わせ検査装置であって、
    第1の基板より得られた第1の重ね合わせ精度測定マーク群の画像情報を第1の記憶装置に保存するプロセス情報保存手段と、
    第2の基板上の1つのショット内をスキャンして得られた第2の重ね合わせ精度測定マーク群の画像情報と位置情報を取り込む製品情報取込手段と、
    前記第2の重ね合わせ精度測定マーク群の画像情報と位置情報を第2の記憶装置に保存する製品情報保存手段と、
    前記第1の記憶装置に保存された前記第1の重ね合わせ精度測定マーク群の画像情報と前記第2の記憶装置に保存された前記第2の重ね合わせ精度測定マーク群の画像情報を照合して、前記第2の重ね合わせ精度測定マーク群の画像情報から、前記第1の重ね合わせ精度測定マーク群の画像情報と合致する重ね合わせ精度測定マークを選択する照合選択手段と、
    前記合致する重ね合わせ精度測定マークの画像情報と位置情報を設定する重ね合わせ精度測定マーク設定手段と、
    前記設定手段にて設定した情報を格納装置に保存する格納手段と、
    前記格納手段にて格納した情報を前記格納装置から読み出す読出手段と、
    第3の基板上に設けられた複数のショット内をスキャンして得られた第3の重ね合わせ精度測定マーク群の画像情報を取り込む取込手段と、
    前記第3の重ね合わせ精度測定マーク群の画像情報における前記上層パターンと前記下層パターンの位置を検出する検出手段と、
    前記検出手段にて検出された前記上層パターンの位置と前記下層パターンの位置に基づいて、前記上層パターンと前記下層パターンの重ね合わせずれを算出する算出手段と、
    を備えたことを特徴とする重ね合わせ検査装置。
  2. 前記算出手段の後に、さらに、前記算出手段にて得られた前記重ね合わせずれを重ね合わせ許容値に対し判定する重ね合わせずれ判定手段を備えたことを特徴とする請求項1に記載の重ね合わせ検査装置。
  3. 下層パターンに対する上層パターンの重ね合わせ状態を検査する重ね合わせ検査方法であって、
    第1の基板より得られた第1の重ね合わせ精度測定マーク群の画像情報を第1の記憶装置に保存するプロセス情報保存工程と、
    第2の基板上の1つのショット内をスキャンして得られた第2の重ね合わせ精度測定マーク群の画像情報と位置情報を取り込む製品情報取込工程と、
    前記第2の重ね合わせ精度測定マーク群の画像情報と位置情報を第2の記憶装置に保存する製品情報保存工程と、
    前記第1の記憶装置に保存された前記第1の重ね合わせ精度測定マーク群の画像情報と前記第2の記憶装置に保存された前記第2の重ね合わせ精度測定マーク群の画像情報を照合して、前記第2の重ね合わせ精度測定マーク群の画像情報から、前記第1の重ね合わせ精度測定マーク群の画像情報と合致する重ね合わせ精度測定マークを選択する照合選択工程と、
    前記合致する重ね合わせ精度測定マークの画像情報と位置情報を設定する重ね合わせ精度測定マーク設定工程と、
    前記設定工程にて設定した情報を格納装置に保存する格納工程と、
    前記格納工程にて格納した情報を前記格納装置から読み出す読出工程と、
    第3の基板上に設けられた複数のショット内をスキャンして得られた第3の重ね合わせ精度測定マーク群の画像情報を取り込む取込工程と、
    前記第3の重ね合わせ精度測定マーク群の画像情報における前記上層パターンと前記下層パターンの位置を検出する検出工程と、
    前記検出工程にて検出された前記上層パターンの位置と前記下層パターンの位置に基づいて、前記上層パターンと前記下層パターンの重ね合わせずれを算出する算出工程と、
    を備えたことを特徴とする重ね合わせ検査方法。
  4. 前記プロセス情報保存工程と照合選択工程の間に、さらに、前記第1の重ね合わせ精度測定マーク群の画像情報をプロセス・マスク毎に整理するデータベース化工程を備えることを特徴とする請求項3に記載の重ね合わせ検査方法。
  5. 前記算出工程の後に、さらに、前記算出工程にて得られた前記重ね合わせずれを重ね合わせ許容値に対し判定する重ね合わせずれ判定工程を備えたことを特徴とする請求項3または請求項4に記載の重ね合わせ検査方法。
  6. 請求項3乃至5のいずれか1項に記載の重ね合わせ検査方法を実施する工程を備えることを特徴とする半導体装置の製造方法。
JP2018137830A 2018-07-23 2018-07-23 重ね合わせ検査装置、検査方法および半導体装置の製造方法 Pending JP2020017568A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018137830A JP2020017568A (ja) 2018-07-23 2018-07-23 重ね合わせ検査装置、検査方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018137830A JP2020017568A (ja) 2018-07-23 2018-07-23 重ね合わせ検査装置、検査方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2020017568A true JP2020017568A (ja) 2020-01-30

Family

ID=69580800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018137830A Pending JP2020017568A (ja) 2018-07-23 2018-07-23 重ね合わせ検査装置、検査方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2020017568A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354416A (ja) * 1998-06-10 1999-12-24 Sony Corp 重ね合わせズレ測定器及び測定方法
WO2014181577A1 (ja) * 2013-05-09 2014-11-13 株式会社 日立ハイテクノロジーズ 重ね合わせ計測装置、重ね合わせ計測方法、及び重ね合わせ計測システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354416A (ja) * 1998-06-10 1999-12-24 Sony Corp 重ね合わせズレ測定器及び測定方法
WO2014181577A1 (ja) * 2013-05-09 2014-11-13 株式会社 日立ハイテクノロジーズ 重ね合わせ計測装置、重ね合わせ計測方法、及び重ね合わせ計測システム

Similar Documents

Publication Publication Date Title
JP6789920B2 (ja) 被検査物上の関心対象領域の座標決定
CN111882552B (zh) 一种确定将对样品执行的计量过程的一或多个参数的系统、方法及介质
TWI475597B (zh) Pattern evaluation method and pattern evaluation device
TWI474363B (zh) Pattern evaluation device and pattern evaluation method
US20060193508A1 (en) Pattern measuring method and pattern measuring device
JP2008128651A (ja) パターン位置合わせ方法、パターン検査装置及びパターン検査システム
TWI745821B (zh) 程序控制之晶粒內度量衡方法及系統
JP2007294521A (ja) パターン合わせずれ計測方法およびプログラム
JP2019528569A (ja) 自動視覚的欠陥検査後の電子ダイインキングのためのシステム及び方法
US7567699B2 (en) Center determination of rotationally symmetrical alignment marks
JP2006276454A (ja) 画像補正方法、およびこれを用いたパターン欠陥検査方法
JP2011075431A (ja) 表面欠陥検査装置
US9568842B2 (en) Overlay operation method and overlay control method
JP2010050148A (ja) 合わせずれ測定方法および合わせずれ検査マーク
CN115628685B (zh) 关键尺寸的测量方法、设备及关键尺寸的分级定位方法
US7312880B2 (en) Wafer edge structure measurement method
JP2020017568A (ja) 重ね合わせ検査装置、検査方法および半導体装置の製造方法
TW201727789A (zh) 自定向計量和圖樣分類
JP2004095657A (ja) 半導体検査装置
JP7079569B2 (ja) 検査方法
JPH0634722A (ja) 電子ビーム試験装置
JP2005310833A (ja) 基板検査装置および方法
JP2019139104A (ja) パターン検査方法およびパターン検査装置
JP5672919B2 (ja) マスク検査装置、描画方法、及びウェハ露光方法
JP5071782B2 (ja) 基板の欠陥検査方法及び欠陥検査プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220621