JP2019523557A

JP2019523557A - 回路基板アセンブリ

Info

Publication number: JP2019523557A
Application number: JP2019504046A
Authority: JP
Inventors: ロイブルジョセフ
Original assignee: ZF Friedrichshafen AG
Current assignee: ZF Friedrichshafen AG
Priority date: 2016-07-26
Filing date: 2017-06-26
Publication date: 2019-08-22
Anticipated expiration: 2037-06-26
Also published as: DE102016213697A1; WO2018019500A1; CN109479376A; US20190174628A1; JP6990693B2; US10856419B2

Abstract

回路基板アセンブリ（１）は、部品（２、３）が実装されて積み重ねられた又は折りたたまれた少なくとも１つの回路基板を備える。回路基板領域（１０、１１、１２）は、対向し、回路基板領域（１０、１１、１２）の縁部領域のうちの少なくとも１つの縁部領域で電気的に相互に接続されている。回路基板及び部品（２、３）が封止材（４）で包囲されている。少なくとも１つの分離素子（５）は、封止材（４）の内部で、電気的に相互に接続された対向する２つの回路基板領域（１０、１１、１２）のそれぞれの間に配置されている。【選択図】図１

Description

本発明は、請求項１の上位概念に記載の回路基板アセンブリに関する。

車両の機能の制御、例えば自動変速機、照明機能、エンジン機能等の制御は、例えば電子変速機制御のように電子制御装置を介して、及び類似のいわゆる電子制御ユニット（electronic control unit:ＥＣＵ）を介して、制御装置を介して行なわれることが益々増加している。先行技術から、統合制御装置、並びに組込型及び分離型の制御装置が既知である。組込型及び分離型の制御装置には、制御装置自体のための部品の個数が少ないために、開発及び生産において比較的都合が良い、という利点がある。制御装置の主要部品は、電子機能制御用の１つ以上の回路基板を包囲するハウジング、及び外部ケーブル用の接続領域である。

電子機器を保護するために、電子機器の部品が可及的に良好な状態で外部の影響から保護されるよう、多様な方法で回路基板が封止される。これは、保護されるべき部分をオーバーモールドすること、又は注封材料で封入することによって、費用対効果に優れて達成される。そうした注封材料は、好適には、硬化性の注封材料である。また注封材料は、例えばポリウレタン、シリコン、又はエポキシ樹脂とすることができる。注封材料が、外的影響からの対応する保護を、構成部分に提供することが重要である。

複数の回路基板のうちの１つの回路基板上での電子機器の故障又は欠陥の際には、欠陥のある回路基板をハウジングから取り外し、故障分析が実行される。ここで、回路基板を保護する注封材料から、可及的に僅かの労力で回路基板を取り外すことが問題となる場合が多い。

米国特許出願公開第４７２９０６２号は、封止された回路基板アセンブリの例を示す。この回路基板アセンブリにおいては、個々の部品を相互に分離するのを容易にする追加素子が開示されている。この特許公報は分離フィルムを開示する。分離フィルムが、フレームと、封止材としての役割を果たす発泡体との間に配置されている。

更なる可能性は、例えばラッカー、プラスチック又はゴム製の保護層又は箔を、直接に電子アセンブリ上に塗布し、その後、例えば発泡体、プラスチック又は樹脂等の硬化性の注封材料を塗布することである。従って、注封材料は硬い形状を形成する。硬い形状は、箔によって電子部品から分離され、電子部品とも、保護層又は箔とも、結合しない。従って故障の場合、硬化した注封材料は、キャップのように、箔から容易に除去することができる。そして、電子構成部分をエラーに関して検査する。そうした解決策は、例えば欧州特許出願公開第２８８２２６８号、又はドイツ公開特許第２３６３９２５号に示されている。

米国特許出願公開第４７２９０６２号欧州特許出願公開第２８８２２６８号ドイツ公開特許第２３６３９２５号

既知のシールの欠点は、封止を介して、アセンブリ全体のサイズを小型化し、その際同時に系統的なエラー分析の可能性を維持することが、困難なことである。従って、本発明の課題は、コンパクトな取り付け形状と系統的なエラー分析の両方を可能とする回路基板アセンブリを提供することである。

この課題は、独立請求項に記載された特徴により解決される。有利な実施形態は、従属請求項の主題である。

回路基板アセンブリは、部品が実装されて積み重ねられた又は折りたたまれた少なくとも１つの回路基板を備える。回路基板の回路基板領域は、対向し、回路基板領域の縁部領域のうちの少なくとも１つの縁部領域で電気的に相互に接続されている。回路基板及び部品が封止材で包囲されている。少なくとも１つの分離素子は、封止材の内部で、電気的に相互に接続された対向する２つの回路基板領域のそれぞれの間に配置されている。

一実地形態において、分離素子は完全に封止材中に埋め込まれている。

一実施形態において、回路基板は折りたたまれた回路基板である。また回路基板領域は、フレキシブル回路基板領域を用いて、電気的に相互に接続されている。好適には、フレキシブル回路基板領域が、回路基板から深く削られた領域である。

一実施形態において、回路基板は折りたたまれた回路基板である。また回路基板領域はそれぞれ電気接続素子を用いて、回路基板領域の縁部領域のうちの少なくとも１つの縁部領域で電気的に相互に接続されている。好適には、電気接続素子はプレスフィットコネクタである。

一実施形態において、回路基板アセンブリは、積み重ねられて折りたたまれた回路基板を備える。

分離素子を、封止材の内部で、部品が実装された対向する２つの回路基板領域の間に設けることによって、回路基板領域を、明確に定義された通りに分離することができる。従って、分離の後に、適切な方法によって部品を露出させ、系統的な（エラー）分析を実行することができる。単純で費用対効果に優れた分離素子を、分離のために使用できる。さらに、分離素子を挿入することによって、必要とされる注封材料又はオーバーモールド材料が少なくなる。そのため、さらに費用及び重量が低減する。また、分離素子の縁部領域を完全に注封材料又はオーバーモールド材料中に埋め込むことができるため、更に、密閉された封止が保証される。実施形態に応じて、積み重ねられた回路基板及び折りたたまれた回路基板の組合せも使用できる。

一実施形態において、分離素子は、中空体と、２つのプラスチック部分又は２つの隣接する箔と、を備える。中空体が、好適にはプラスチックから構成されている。材料及び分離素子の種類は、分離素子の切断が容易となるよう選択されるべきである。２つの隣接する箔を使用する場合には、箔を引き離すことが可能であり、それによって回路基板領域が分離されるように、箔の縁部領域を封止材から露出させるだけで十分である。

さらに、既述の積み重ねられた回路基板又は折りたたまれた回路基板を、分離する方法を提供する。回路基板領域を分離するために、分離素子を分離面に沿って分割し、分離素子によって分離させた回路基板をアプローチ可能とする。

一実施形態において、分離素子の分割を、レーザ方法、フライス方法、又は切断方法を用いて行なう。

一実施形態において、回路基板上で分離素子に向いた部品を、レーザ方法又は化学的方法又はそれらの組み合わせを用いて露出させる。

本発明の更なる特徴及び利点は、本発明の詳細を示す図面を参照する本発明の実施形態に関する以下の記載、及び請求項から明らかとなる。個々の特徴は、それ自体のために個別で、又は本発明の変形においては複数を任意に組み合わせて、実現されてよい。

本発明の好適な実施形態を、以下に添付の図面を参照して詳述する。

本発明の実施形態による、封止された回路基板アセンブリの概略的な断面図である。図１に示す、封止されて、分離面で分離された回路基板アセンブリの概略的な断面図である。本発明の代替的な実施形態による、封止された回路基板アセンブリの概略的な断面図である。図３に示す、封止されて、分離面で分離された回路基板アセンブリの概略的な断面図である。本発明の代替的な実施形態による、回路基板を分離する方法のフローチャートである。

以下の図面の記載では、同一の素子又は機能に、同一の符号を付している。

以下では、理解を容易にするために、封止又は包囲という用語のみを、封入、オーバーモールド等のために使用する。

図においては、片面実装及び両面実装の両方の回路基板アセンブリが示される。しかしながら、本発明はこれらに限定されない。片面実装の回路基板若しくは回路基板アセンブリのみ、又は両面実装の回路基板若しくは回路基板アセンブリのみを、同一の技術で包囲することも可能である。

図１は、本発明の一実施形態による、封止された回路基板アセンブリ１の概略的な断面図を示す。図２は、図１に示す、封止されて、分離面Ｔ‐Ｔで分離された回路基板アセンブリ１の概略的な断面図を示す。これらについて、図１に関する参照事項は、図２に関する参照事項でもある。

図１及び図２において、部分的に電気部品又は電子部品２及びコネクタ３を実装されて折りたたまれた、多様な回路基板アセンブリ１が示される。部品２は、図１及び図２において、回路基板領域１０の両側に配置されている。例えばＩＣ、抵抗器、コンデンサ等が、部品２としての役割を果たすことができる。これらは、用途に応じて選択され、多様な実施形態において、回路基板領域１０及び１１の両方で、両側または片側のみに配置されてよい。図１に示すコネクタ３は、はんだ付け接続又はプレスフィットによって回路基板領域１１と接続されている。しかしながらコネクタ３は、他の態様及び方法で回路基板領域１１と接続されてもよい。さらに、図１及び図２において、回路基板領域１０の外側を向いた側の上に、ヒートシンク６が配置されている。これは、部品の熱を導出する役割を果たす任意選択の構成部分である。そのため、ここではヒートシンク６について詳述しない。

さらに回路基板１は、回路基板領域１０及び１１、並びに部品２及び３を備える。これらが封止材４で包囲されている。封止材４は、回路基板領域１０及び１１、並びに電気部品２及びコネクタ３の少なくとも部分、並びに存在する場合には分離素子５及びヒートシンク６の少なくとも部分を、包囲する。コネクタ３は、回路基板の部分と接続されている。従って、電気機器又は電子機器に関して、回路基板領域１０、１１上での完全かつ密閉された封止が保証される。封止材４は、例えば注封材料又はオーバーモールド材料である。これらは、液状で塗布され、後に硬化される。適切な材料は、この場合、例えば熱硬化性プラスチック又はエポキシ樹脂又はシリコン又は他の適切な材料である。

折りたたまれた回路基板アセンブリ１は、個々の回路基板が少なくとも２つの回路基板領域１０及び１１に分割されていることを特徴とする。各回路基板領域１０及び１１が、フレキシブル領域１０１によって接続されている。フレキシブル領域１０１は、個々の回路基板から削り出された領域又は深く削られた領域であってよい。それによってフレキシブル領域１０１が、可撓性を有する又は曲げが可能となる。従って、このフレキシブル領域１０１によって接続された回路基板の２つの回路基板領域１０及び１１を、相互に離間するよう、又は相互に所定の角度を形成するよう、折りたたむことができる。この場合フレキシブル領域１０１は、回路基板領域１０及び１１の縁部領域又は端部領域を構成する。回路基板領域１０と１１との間のスペースに、図１に示すように、分離素子５が挿入される。この分離素子５は、例えば、欠陥又は不具合が認められた場合、対向する回路基板領域１０及び１１の分離を容易に可能とする。そのため、分離素子５に向いたこちら側の上の部品２及び／又はコネクタ３は、容易にアプローチ可能である。この目的のために、回路基板領域１０、１１が相互に分離されているよう、分離の際にフレキシブル領域１０１を分離させる。または、フレキシブル領域１０１まで分離させ、その後に回路基板領域１０、１１を相互に曲げて離す。この場合、用途に応じて、２つを超える回路基板領域をフレキシブル領域によって分離することができる。

分離は、図１において、分離面Ｔ‐Ｔにおいて、分離素子５の長手方向に沿って行なわれる。図２において、分離面Ｔ‐Ｔで分離された図１の回路基板アセンブリ１が示される。分離素子５を設けることによって、予め定義された領域が与えられることが分かる。その領域を介して、例えばレーザ方法、フライス方法、切断方法、又は封止材４及び分離素子５の材料に応じた他の適切な方法による切断を実行できる。その際、部品２及び／又はコネクタ３を破損することがない。分離素子５が存在する領域は、回路基板アセンブリ１の構造によって予め特定され、それによって既知である。安全のために、分離素子５はある程度の厚さを有することができる。そのため、高精度ではない方法をも分離のために使用可能であり、その際部品を破損することがない。代替的に、外側に向かって、つまり封止材４から突出する表示素子を設けることもできる。表示素子が分離素子の位置を示す。しかしながらこれは、全ての用途において可能なわけではない。特に、封止材４が高度に密閉されなければならない場合には、これを適用することはできない。この点に関して、当業者は、そうした表示素子を使用できるかどうかを決定しなければならない。

部品２及び／又はコネクタ３は、分離素子５の分離後に、自由にアプローチ可能であり、適切な方法を用いて露出させることができる。そうした方法は、例えばレーザ方法又は化学的方法である。方法の選択は、分離後に依存として封止材４上に部分的に存在する分離素子５の材料、及び封止材４の材料に左右される。部品２及び／又はコネクタ３を露出させるために、異なる方法を使用することもできる。

図３及び図４において、代替的な回路基板アセンブリ１が示される。この回路基板アセンブリ１は、図１及び図２に示す回路基板アセンブリとは、折りたたまれておらず、積み重ねられている点でのみ異なる。ここでは、３つの回路基板領域１０、１１及び１２が、相互に離間し、対向して配置されている。この場合でも、これらを相互に分離可能とするために、分離素子５が回路基板領域１０、１１及び１２の間に配置されている。ここで示す積み重ねられた回路基板アセンブリ１において、回路基板領域１０、１１及び１２は、電気接続素子１０２によって、好適には回路基板領域１０、１１及び１２の縁部領域のうちの１つの縁部領域で、相互に電気的に接続されている。つまりここでは、回路基板領域１０、１１及び１２が、電気接続素子１０２を介して電気的に接続された別個の回路基板によって構成されている。用途に応じて、折りたたまれた回路基板アセンブリ、又は積み重ねられた回路基板アセンブリ、またはそれらの組合せを使用することが、より合理的である。当業者は、これを決定する。本発明の基本原理、すなわち適切な分離素子５を提供することは、相変わらずである。

図１及び図２に関して説明したように、各回路基板領域１０、１１及び１２の分離は、この場合にも長手方向での分離素子の切断によって、つまり分離面Ｔ‐Ｔによって行なわれる。図３及び図４においては、３つの回路基板領域１０、１１及び１２が存在する。そのため、何れの分離素子５を切断するかに応じて、３つの回路基板領域１０、１１及び１２のうちの２つのみの分離を、又は全ての回路基板領域１０、１１及び１２の分離を行なうことができる。これは、何れの領域においてエラーが疑われるか又は既知であるか、つまり回路基板領域１０と１１との間か、又は回路基板領域１１と１２との間か、に左右されうる。図１及び図２に関して説明したように、部品２及び／又はコネクタ３は、分離素子５の分離後に、適切な方法又は異なる方法からなる適切な組み合わせによって露出Ｆされ、その後にエラー分析を実行できる。

図１及び図２において、フレキシブル領域１０１を用いて相互に接続された２つの回路基板領域１０及び１１が示される。しかしながら本発明は、２つの回路基板領域１０及び１１を備える折りたたまれた回路基板アセンブリ１に限定されない。むしろ、フレキシブル領域によって相互に電気的に接続している複数の回路基板領域１０及び１１をも提供することができる。記載の積み重ねられた回路基板アセンブリ１との組み合わせも可能である。図３及び図４に示す、積み重ねられたアセンブリは、同様に、図示の３つの回路基板領域に限定されない。むしろ、用途に応じて、より多数の又はより少数の回路基板領域を使用できる。

分離素子５によって包囲材料を節約できる。これにより、費用と重量の両方が低減される。封止材４からの分離素子５の抜け落ちは、特に、分離素子５を包囲材料の内部又は封止材４の内部に配置し、包囲材料又は封止材４によって、分離素子５の縁部領域も含めて分離素子５を完全に包囲することで防止できる。しかしながら封止材４は、それにもかかわらず、封止材４が、包囲されるべき部品２及びコネクタ３に、及び回路基板１又は回路基板領域１０、１１、及び／又は１２に、確実に接着し、それによって密閉性を保証するよう、選択できる。

さらに、単純な分離素子５、つまり費用対効果に優れた分離素子５をも使用できる。分離素子５は、封止材４によるオーバーモールド又は封入にのみ耐えればよく、つまり、出来る限りそれらによって変形してはならない。更に必要とされる特性は、可及的に容易に分離される、ということのみである。つまり、分離素子５は安価なプラスチック又は他の安価な材料から構成されてよい。さらに、分離素子５を単に箔として構成してもよい。従って、分離素子５を極めて薄くすることができる。部品２及び／又はコネクタ３を露出させ、それによって電子機器の構成部分をアプローチ可能とすることによって、例えば、露出のためのレーザ方法又は化学的方法等、標準的な分析方法を使用できる。

図５は、回路基板領域１０、１１及び／又は１２を分離するために実行する方法のステップを示す。第１ステップＳ１において、分離素子５を、図１乃至図４に示すように、分離面Ｔ‐Ｔに沿って切断する。切断は、切断方法、レーザ方法又はフライス方法等の、適切な方法を用いて行なうことができる。第２ステップＳ２において、分離した回路基板領域１０、１１及び／又は１２を切り離す。第３ステップＳ３において、分析が望まれる部品２及び／又はコネクタ３を、好適にはレーザ方法又は化学的方法又はそれらの組み合わせを用いて、露出（Ｆ）させる。

１回路基板アセンブリ
１０、１１、１２回路基板領域
１０１回路基板のフレキシブル領域
１０２電気接続素子
２電気部品
３コネクタ
４封止材
５分離素子
６ヒートシンク
Ｌ長さ
Ｂ幅
Ｆ露出
Ｔ‐Ｔ分離面

Claims

部品（２、３）が実装されて積み重ねられた又は折りたたまれた少なくとも１つの回路基板を備える回路基板アセンブリ（１）であって、回路基板領域（１０、１１、１２）は、対向し、前記回路基板領域（１０、１１、１２）の縁部領域のうちの少なくとも１つの縁部領域で電気的に相互に接続され、前記回路基板及び前記部品（２、３）が封止材（４）で包囲され、少なくとも１つの分離素子（５）は、前記封止材（４）の内部で、電気的に相互に接続された対向する２つの回路基板領域（１０、１１、１２）のそれぞれの間に配置されている回路基板アセンブリ（１）。
請求項１に記載の回路基板アセンブリ（１）であって、前記分離素子（５）が完全に前記封止材（４）中に埋め込まれている回路基板アセンブリ（１）。
請求項１又は２に記載の回路基板アセンブリ（１）であって、前記回路基板が折りたたまれた回路基板であり、前記回路基板領域（１０、１１）が、フレキシブル回路基板領域（１０１）を用いて、電気的に相互に接続されている回路基板アセンブリ（１）。
請求項３に記載の回路基板アセンブリ（１）であって、前記フレキシブル回路基板領域（１０１）が、前記回路基板から深く削られた領域である回路基板アセンブリ（１）。
請求項１〜４の何れか一項に記載の回路基板アセンブリ（１）であって、前記回路基板が折りたたまれた回路基板であり、前記回路基板領域（１０、１１、１２）がそれぞれ電気接続素子（１０２）を用いて、前記回路基板領域（１０、１１、１２）の縁部領域のうちの少なくとも１つの縁部領域で電気的に相互に接続されている回路基板アセンブリ（１）。
請求項１〜５の何れか一項に記載の回路基板アセンブリ（１）であって、前記分離素子（５）が、中空体と、２つのプラスチック部分又は２つの隣接する箔と、を備える回路基板アセンブリ（１）。
請求項１〜６の何れか一項に記載の回路基板アセンブリ（１）であって、前記回路基板アセンブリ（１）が、積み重ねられた回路基板及び折りたたまれた回路基板を備える回路基板アセンブリ（１）。
請求項１〜７の何れか一項に記載の回路基板アセンブリ（１）の回路基板領域（１０、１１、１２）を分離する方法であって、前記回路基板領域（１０、１１、１２）を分離するために、分離素子（５）を分離面（Ｔ‐Ｔ）に沿って分割するステップ（Ｓ１）と、前記分離素子（５）によって分離させた前記回路基板（１０、１１、１２）をアプローチ可能とするステップ（Ｓ２）と、を含む方法。
請求項８に記載の方法であって、前記分離素子（５）の分割を、レーザ方法、フライス方法、又は切断方法を用いて行なう方法。
請求項８又は９に記載の方法であって、回路基板上で前記分離素子（５）に向いた部品（２、３）を、レーザ方法又は化学的方法又はそれらの組み合わせを用いて露出（Ｆ）させるステップ（Ｓ３）を含む方法。