JP2019522820A - リソグラフィステップにおける基板に施されるべきパターンの組み合わせの決定 - Google Patents
リソグラフィステップにおける基板に施されるべきパターンの組み合わせの決定 Download PDFInfo
- Publication number
- JP2019522820A JP2019522820A JP2019500808A JP2019500808A JP2019522820A JP 2019522820 A JP2019522820 A JP 2019522820A JP 2019500808 A JP2019500808 A JP 2019500808A JP 2019500808 A JP2019500808 A JP 2019500808A JP 2019522820 A JP2019522820 A JP 2019522820A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- patterns
- patterning
- combination
- exposure apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70283—Mask effects on the imaging process
- G03F7/70291—Addressable masks, e.g. spatial light modulators [SLMs], digital micro-mirror devices [DMDs] or liquid crystal display [LCD] patterning devices
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70258—Projection system adjustments, e.g. adjustments during exposure or alignment during assembly of projection system
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70383—Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
Abstract
Description
[0001] 本出願は、2016年7月19日に出願され、及び本明細書においてその全体が援用される欧州特許出願第16180164.2号の優先権を主張するものである。
使用可能パターニングエリアを有する基板を保持するように構成された基板ホルダと、
異なるパターンを基板上に投影するように構成されたパターニングシステムと、
処理システムであって、
異なるパターンから選択された、複数の基板の内の第1の基板に施されるべき1つ又は複数のパターンの第1の組み合わせを決定することと、
1つ又は複数のパターンの第1の組み合わせとは異なる、複数の基板の内の第2の次の基板に施されるべき1つ又は複数のパターンの第2の組み合わせを決定することと、
を行うように構成された、処理システムと、
を含む装置が提供される。
装置によって処理されるべき基板の使用可能パターニングエリアの寸法を受信するステップと、
基板上へのパターニングに利用できる異なるパターンの寸法を受信するステップと、
異なるパターンから選択された、基板上に施されるべき1つ又は複数のパターンの組み合わせを決定するステップであって、1つ又は複数のパターンの組み合わせが、オーバーラップせずに、使用可能パターニングエリア上にフィットする、ステップと、
を含み、
1つ又は複数のパターンの組み合わせを決定するステップが、基板ユーティライゼーション基準を使用する、方法が提供される。
使用可能パターニングエリアを有する基板を保持するように構成された基板ホルダと、
所望のパターンに従って変調された放射を提供するように構成されたパターニングデバイスと、
基板の使用可能パターニングエリア上の所望の場所上に、変調された放射を投影するように構成された投影システムと、
パターニングデバイス及び投影システムが、基板上に異なるパターンを投影するように構成され、
複数の基板のそれぞれに対して、基板ユーティライゼーション基準を使用して、異なるパターンから選択された、基板上に施されるべき1つ又は複数のパターンの組み合わせを決定するステップを行うことによって、複数の基板を処理するように構成された処理システムと、
を含む、露光装置が提供される。
露光装置によって処理されるべき1つのロットの基板中のある基板に関して、その基板に施されるべき1つ又は複数のパターンの組み合わせを決定すること、及び
上記ロットの基板中の次の基板に関して、次の基板上に施されるべき1つ又は複数のパターンの異なる組み合わせを決定すること、
を行うように構成されてもよい。
[0047]
式中、
M=使用可能パターニングエリア上に施されるパターンの数、
Ai=M個のパターンの内のパターンiの面積、
As=基板の使用可能パターニングエリア
−ある特定のデバイスの予測デマンド、
−ある特定のデバイスの利用可能なストック、
−ある特定のデバイスの利用可能な生産手段、
−その他。
このようなパラメータを使用して、最も必要とされるパターンの組み合わせを優先する基準を考案することができる。
式中、
P=生産ユーティライゼーション、
M=使用可能パターニングエリアに施されるパターンの数、
DPi=パターンiを使用して作られるデバイスの所望の又は必要とされる生産又はストック、
APi=パターンiを使用して作られるデバイスの利用可能な生産又はストック。
式中、
α1、α2:基板ユーティライゼーションU及び生産ユーティライゼーションPにそれぞれ適用される重み係数。
式中、
Ud=欠陥場所を考慮に入れた基板ユーティライゼーション、
M=使用可能パターニングエリアに施されるパターンの数、
Ai=M個のパターンの内のパターンiの面積、
δi=パターンiが欠陥場所とオーバーラップしない場合には、1、
δi=パターンiが欠陥場所とオーバーラップする場合には、0、
As=基板の使用可能パターニングエリア
[00115] 1.ステップモードでは、パターン形成された放射ビーム110全体を一度にターゲット部分120上に投影する間に、個別アドレス可能素子102及び基板114は、基本的に静止状態に保たれる(すなわち、単一静的露光)。次いで、異なるターゲット部分120をパターン形成された放射ビーム110に露光させることができるように、基板114をX及び/又はY方向にシフトする。ステップモードでは、露光フィールドの最大サイズが、単一静的露光でイメージングされるターゲット部分120のサイズを限定する。
1.複数の基板を処理するように構成された直接書込み露光装置であって、
使用可能パターニングエリアを有する基板を保持するように構成された基板ホルダと、
異なるパターンを基板上に投影するように構成されたパターニングシステムと、
処理システムであって、
異なるパターンから選択された、複数の基板の内の第1の基板に施されるべき1つ又は複数のパターンの第1の組み合わせを決定することと、
1つ又は複数のパターンの第1の組み合わせとは異なる、複数の基板の内の第2の次の基板に施されるべき1つ又は複数のパターンの第2の組み合わせを決定することと、
を行うように構成された、処理システムと、
を含む装置。
2.パターニングシステムが、
所望のパターンに従って変調された放射を提供することと、
基板の使用可能パターニングエリア上の所望の場所上に変調された放射を投影することと、
を行うように構成される、条項1に記載の直接書込み露光装置。
3.複数の基板が、1つのロットの基板を形成する、条項1又は2に記載の直接書込み露光装置。
4.パターニング処理システムが、
所望のパターンに従って変調された放射を提供するように構成されたパターニングデバイスと、
変調された放射を基板の使用可能パターニングエリア上の所望の場所上に投影するように構成された投影システムと、
を含む、条項1、2、又は3に記載の直接書込み露光装置
5.処理システムが、基板ユーティライゼーション基準を使用して、第1の組み合わせ及び第2の組み合わせを決定するように構成される、条項1〜4の何れか1項に記載の直接書込み露光装置。
6.基板ユーティライゼーション基準が、使用可能パターニングエリアの寸法及び異なるパターンの寸法に基づいた最適化関数を含む、条項5に記載の直接書込み露光装置。
7.基板ユーティライゼーション基準が、製造パラメータ又は基準を含む、条項6に記載の直接書込み露光装置。
8.製造パラメータ又は基準が、1つ又は複数のパターンの所望の生産を示す生産性ユーティライゼーション基準を含む、条項7に記載の直接書込み露光装置。
9.製造パラメータ又は基準が、基板欠陥場所と関連付けられる、条項7に記載の直接書込み露光装置。
10.製造パラメータ又は基準が、制約として、最適化関数において適用される、条項8又は9に記載の直接書込み露光装置。
11.直接書込み露光装置を構成する方法であって、この方法は、
装置によって処理されるべき基板の使用可能パターニングエリアの寸法を受信するステップと、
基板上へのパターニングに利用できる異なるパターンの寸法を受信するステップと、
異なるパターンから選択された、基板上に施されるべき1つ又は複数のパターンの組み合わせを決定するステップであって、1つ又は複数のパターンの組み合わせが、オーバーラップせずに、使用可能パターニングエリア上にフィットする、ステップと、
を含み、
1つ又は複数のパターンの組み合わせを決定するステップが、基板ユーティライゼーション基準を使用する、方法。
12.基板ユーティライゼーション基準が、使用可能パターニングエリアの寸法及び異なるパターンの寸法に基づいた最適化関数を含む、条項11に記載の方法。
13.製造パラメータを受信するステップをさらに含み、
及び基板ユーティライゼーション基準が、製造パラメータを含む、条項11に記載の方法。
14.複数の基板を処理するように構成された直接書込み露光装置を動作させる方法であって、
条項11〜13の何れか1項に記載の方法を行うステップと、
決定された1つ又は複数のパターンの組み合わせを用いて基板を露光させるように直接書込み露光装置を制御するステップと、
基板ユーティライゼーション基準を使用して、複数の基板の内の次の基板上に施されるべき1つ又は複数のパターンの別の異なる組み合わせを決定するステップと、
決定された1つ又は複数のパターンの別の組み合わせを用いて次の基板を露光させるように直接書込み露光装置を制御するステップと、
を含む方法。
15.別の組み合わせを決定するステップの前に、
製造パラメータを更新するステップが行われる、条項13を参照した時の条項14に記載の方法。
16.製造パラメータが、決定された1つ又は複数のパターンの所望の生産に関連付けられた生産性ユーティライゼーション基準を含む、条項15に記載の方法。
17.使用可能パターニングエリアを有する基板を保持するように構成された基板ホルダと、
所望のパターンに従って変調された放射を提供するように構成されたパターニングデバイスと、
基板の使用可能パターニングエリア上の所望の場所上に変調された放射を投影するように構成された投影システムと、
パターニングデバイス及び投影システムが、基板上に異なるパターンを投影するように構成され、
複数の基板のそれぞれに対して、基板ユーティライゼーション基準を使用して、異なるパターンから選択された、基板上に施されるべき1つ又は複数のパターンの組み合わせを決定するステップを行うことによって、複数の基板を処理するように構成された処理システムと、
を含む、露光装置。
18.処理システムが、複数の基板のそれぞれに対して、
決定された1つ又は複数のパターンの組み合わせを用いて基板を露光させるように露光装置を制御するステップを行うようにさらに構成される、条項17に記載の露光装置。
19.基板ユーティライゼーション基準が、使用可能パターニングエリアの寸法及び異なるパターンの寸法に基づいた最適化関数を含む、条項17又は18に記載の露光装置。
20.最適化関数が、基板ユーティライゼーション基準及び生産性ユーティライゼーション基準の重み付けされた組み合わせを含む、条項19に記載の露光装置。
21.異なるパターンが、異なる寸法を有する、条項17に記載の露光装置。
22.1つ又は複数のパターンの組み合わせが、オーバーラップせずに、使用可能パターニングエリア上にフィットする、条項17に記載の露光装置。
23.複数の基板が、1つのロットの基板を形成する、条項17に記載の露光装置。
Claims (15)
- 複数の基板を処理するように構成された直接書込み露光装置であって、
使用可能パターニングエリアを有する基板を保持するように構成された基板ホルダと、
異なるパターンを前記基板上に投影するように構成されたパターニングシステムと、
処理システムであって、
前記異なるパターンから選択された、前記複数の基板の内の第1の基板に施されるべき1つ又は複数のパターンの第1の組み合わせを決定することと、
前記1つ又は複数のパターンの第1の組み合わせとは異なる、前記複数の基板の内の第2の次の基板に施されるべき1つ又は複数のパターンの第2の組み合わせを決定することと、
を行うように構成された、処理システムと、
を含む装置。 - 前記パターニングシステムが、
所望のパターンに従って変調された放射を提供することと、
前記基板の前記使用可能パターニングエリア上の所望の場所上に、前記変調された放射を投影することと、
を行うように構成される、請求項1に記載の直接書込み露光装置。 - 前記複数の基板が、1つのロットの基板を形成する、請求項1に記載の直接書込み露光装置。
- 前記パターニング処理システムが、
前記所望のパターンに従って変調された前記放射を提供するように構成されたパターニングデバイスと、
前記変調された放射を前記基板の前記使用可能パターニングエリア上の前記所望の場所上に投影するように構成された投影システムと、
を含む、請求項1に記載の直接書込み露光装置。 - 前記処理システムが、基板ユーティライゼーション基準を使用して、前記第1の組み合わせ及び前記第2の組み合わせを決定するように構成される、請求項1に記載の直接書込み露光装置。
- 前記基板ユーティライゼーション基準が、前記使用可能パターニングエリアの寸法及び前記異なるパターンの寸法に基づいた最適化関数を含む、請求項5に記載の直接書込み露光装置。
- 前記基板ユーティライゼーション基準が、製造パラメータ又は基準を含む、請求項6に記載の直接書込み露光装置。
- 前記製造パラメータ若しくは基準が、前記1つ若しくは複数のパターンの所望の生産を示す生産性ユーティライゼーション基準を含み、又は前記製造パラメータ若しくは基準が、基板欠陥場所と関連付けられる、請求項7に記載の直接書込み露光装置。
- 前記製造パラメータ又は基準が、制約として、前記最適化関数において適用される、請求項8に記載の直接書込み露光装置。
- 直接書込み露光装置を構成する方法であって、前記方法が、
前記装置によって処理されるべき基板の使用可能パターニングエリアの寸法を受信するステップと、
前記基板上へのパターニングに利用できる異なるパターンの寸法を受信するステップと、
前記異なるパターンから選択された、前記基板上に施されるべき1つ又は複数のパターンの組み合わせを決定するステップであって、前記1つ又は複数のパターンの組み合わせが、オーバーラップせずに、前記使用可能パターニングエリア上にフィットする、ステップと、
を含み、
前記1つ又は複数のパターンの組み合わせを決定する前記ステップが、基板ユーティライゼーション基準を使用する、方法。 - 前記基板ユーティライゼーション基準が、前記使用可能パターニングエリアの前記寸法及び前記異なるパターンの前記寸法に基づいた最適化関数を含む、請求項10に記載の方法。
- 製造パラメータを受信するステップをさらに含み、
及び前記基板ユーティライゼーション基準が、前記製造パラメータを含む、請求項10に記載の方法。 - 使用可能パターニングエリアを有する基板を保持するように構成された基板ホルダと、
所望のパターンに従って変調された放射を提供するように構成されたパターニングデバイスと、
前記基板の前記使用可能パターニングエリア上の所望の場所上に、前記変調された放射を投影するように構成された投影システムと、
前記パターニングデバイス及び前記投影システムが、前記基板上に異なるパターンを投影するように構成され、
複数の基板のそれぞれに対して、基板ユーティライゼーション基準を使用して、前記異なるパターンから選択された、前記基板上に施されるべき1つ又は複数のパターンの組み合わせを決定するステップを行うことによって、前記複数の基板を処理するように構成された処理システムと、
を含む、露光装置。 - 前記処理システムが、前記複数の基板のそれぞれに対して、
決定された前記1つ又は複数のパターンの組み合わせを用いて、前記基板を露光させるように前記露光装置を制御するステップを行うようにさらに構成される、請求項13に記載の露光装置。 - 前記基板ユーティライゼーション基準が、前記使用可能パターニングエリアの寸法及び前記異なるパターンの寸法に基づいた最適化関数を含む、請求項13に記載の露光装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP16180164 | 2016-07-19 | ||
EP16180164.2 | 2016-07-19 | ||
PCT/EP2017/065800 WO2018015114A1 (en) | 2016-07-19 | 2017-06-27 | Determining the combination of patterns to be applied to a substrate in a lithography step |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019522820A true JP2019522820A (ja) | 2019-08-15 |
JP6896055B2 JP6896055B2 (ja) | 2021-06-30 |
Family
ID=56464115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019500808A Active JP6896055B2 (ja) | 2016-07-19 | 2017-06-27 | リソグラフィステップにおける基板に施されるべきパターンの組み合わせの決定 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11747738B2 (ja) |
JP (1) | JP6896055B2 (ja) |
KR (2) | KR102395629B1 (ja) |
CN (1) | CN109564390B (ja) |
TW (1) | TWI644183B (ja) |
WO (1) | WO2018015114A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020021666A1 (ja) * | 2018-07-25 | 2020-01-30 | 株式会社Fuji | 決定装置及びこれを備えるチップ装着装置 |
EP3862813A1 (en) * | 2020-02-07 | 2021-08-11 | ASML Netherlands B.V. | Methods and systems for maskless lithography |
CN116457727A (zh) * | 2020-12-17 | 2023-07-18 | 应用材料公司 | 自适应替换图在数字光刻中用于进行局部单元格替换的用途 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63181348A (ja) * | 1987-01-22 | 1988-07-26 | Toshiba Corp | Lsiのレイアウト設計装置 |
JPH042450A (ja) * | 1990-04-16 | 1992-01-07 | Mitsubishi Electric Corp | 混成ロット管理方法及び装置 |
JPH05217843A (ja) * | 1992-01-27 | 1993-08-27 | Nec Corp | 縮小投影露光装置 |
JPH097924A (ja) * | 1995-06-21 | 1997-01-10 | Nec Corp | 半導体装置の製造装置及び半導体装置の製造方法 |
JPH09199377A (ja) * | 1996-01-22 | 1997-07-31 | Mitsubishi Electric Corp | チップ製造方法 |
JP2003209172A (ja) * | 2002-01-11 | 2003-07-25 | Hitachi Ltd | 半導体装置の設計方法および設計装置 |
JP2004214564A (ja) * | 2003-01-08 | 2004-07-29 | Renesas Technology Corp | マイクロコンピュータのレイアウト方法および設計方法 |
JP2005159158A (ja) * | 2003-11-27 | 2005-06-16 | Okayama Prefecture | 露光マスク及び露光方法と集積回路 |
JP2005250308A (ja) * | 2004-03-08 | 2005-09-15 | Sony Corp | 露光用マスク群および露光用マスク群の製造方法 |
JP2006049403A (ja) * | 2004-08-02 | 2006-02-16 | Matsushita Electric Ind Co Ltd | 半導体素子形成領域の配置決定方法、半導体素子形成領域の配置決定用プログラム、及び半導体素子の製造方法 |
JP2006293352A (ja) * | 2005-04-05 | 2006-10-26 | Asml Netherlands Bv | 基板上への多重ダイ設計を利用したリソグラフィ装置及びデバイス製造方法 |
WO2009060514A1 (ja) * | 2007-11-06 | 2009-05-14 | Fujitsu Microelectronics Limited | 半導体装置の製造方法、ウエハおよびウエハの製造方法 |
JP2015177071A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体装置の製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5523193A (en) | 1988-05-31 | 1996-06-04 | Texas Instruments Incorporated | Method and apparatus for patterning and imaging member |
US5296891A (en) | 1990-05-02 | 1994-03-22 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Illumination device |
US5296981A (en) | 1991-07-31 | 1994-03-22 | Nagano Nidec Corporation | Disk drive apparatus |
US5229872A (en) | 1992-01-21 | 1993-07-20 | Hughes Aircraft Company | Exposure device including an electrically aligned electronic mask for micropatterning |
JP2604563B2 (ja) * | 1994-12-28 | 1997-04-30 | 九州日本電気株式会社 | 半導体ウエハおよび半導体ペレットの分割方法 |
JP4126096B2 (ja) | 1997-01-29 | 2008-07-30 | マイクロニック レーザー システムズ アクチボラゲット | 感光性被覆を有する基板上に集束レーザ放射により構造物を製作する方法と装置 |
SE509062C2 (sv) | 1997-02-28 | 1998-11-30 | Micronic Laser Systems Ab | Dataomvandlingsmetod för en laserskrivare med flera strålar för mycket komplexa mikrokolitografiska mönster |
US6238852B1 (en) * | 1999-01-04 | 2001-05-29 | Anvik Corporation | Maskless lithography system and method with doubled throughput |
SE522531C2 (sv) * | 1999-11-24 | 2004-02-17 | Micronic Laser Systems Ab | Metod och anordning för märkning av halvledare |
US7243325B2 (en) * | 2004-07-21 | 2007-07-10 | Bae Systems Information And Electronic Systems Integration Inc. | Method and apparatus for generating a wafer map |
CN101086627B (zh) | 2007-04-29 | 2010-10-06 | 上海微电子装备有限公司 | 凸点光刻机的曝光方法 |
TWI427431B (zh) | 2008-09-22 | 2014-02-21 | Asml Netherlands Bv | 微影裝置、可程式化圖案化器件及微影方法 |
US8407631B2 (en) * | 2010-08-20 | 2013-03-26 | National Tsing Hua University | Method for enhancing wafer exposure effectiveness and efficiency |
US9140978B2 (en) * | 2010-10-12 | 2015-09-22 | Weng-Dah Ken | Semiconductor multi-project or multi-product wafer process |
US8312401B2 (en) | 2011-01-13 | 2012-11-13 | Elitetech Technology Co., Ltd. | Method for smart defect screen and sample |
CN103714188B (zh) * | 2012-09-28 | 2018-03-23 | 恩智浦美国有限公司 | 用于优化在晶片上制造的管芯数目的系统 |
US9672316B2 (en) | 2013-07-17 | 2017-06-06 | Arm Limited | Integrated circuit manufacture using direct write lithography |
-
2017
- 2017-06-27 WO PCT/EP2017/065800 patent/WO2018015114A1/en active Application Filing
- 2017-06-27 CN CN201780045011.3A patent/CN109564390B/zh active Active
- 2017-06-27 KR KR1020217009692A patent/KR102395629B1/ko active IP Right Grant
- 2017-06-27 JP JP2019500808A patent/JP6896055B2/ja active Active
- 2017-06-27 KR KR1020197004758A patent/KR20190032444A/ko not_active IP Right Cessation
- 2017-06-27 US US16/314,805 patent/US11747738B2/en active Active
- 2017-07-18 TW TW106123902A patent/TWI644183B/zh active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63181348A (ja) * | 1987-01-22 | 1988-07-26 | Toshiba Corp | Lsiのレイアウト設計装置 |
JPH042450A (ja) * | 1990-04-16 | 1992-01-07 | Mitsubishi Electric Corp | 混成ロット管理方法及び装置 |
JPH05217843A (ja) * | 1992-01-27 | 1993-08-27 | Nec Corp | 縮小投影露光装置 |
JPH097924A (ja) * | 1995-06-21 | 1997-01-10 | Nec Corp | 半導体装置の製造装置及び半導体装置の製造方法 |
JPH09199377A (ja) * | 1996-01-22 | 1997-07-31 | Mitsubishi Electric Corp | チップ製造方法 |
JP2003209172A (ja) * | 2002-01-11 | 2003-07-25 | Hitachi Ltd | 半導体装置の設計方法および設計装置 |
JP2004214564A (ja) * | 2003-01-08 | 2004-07-29 | Renesas Technology Corp | マイクロコンピュータのレイアウト方法および設計方法 |
JP2005159158A (ja) * | 2003-11-27 | 2005-06-16 | Okayama Prefecture | 露光マスク及び露光方法と集積回路 |
JP2005250308A (ja) * | 2004-03-08 | 2005-09-15 | Sony Corp | 露光用マスク群および露光用マスク群の製造方法 |
JP2006049403A (ja) * | 2004-08-02 | 2006-02-16 | Matsushita Electric Ind Co Ltd | 半導体素子形成領域の配置決定方法、半導体素子形成領域の配置決定用プログラム、及び半導体素子の製造方法 |
JP2006293352A (ja) * | 2005-04-05 | 2006-10-26 | Asml Netherlands Bv | 基板上への多重ダイ設計を利用したリソグラフィ装置及びデバイス製造方法 |
WO2009060514A1 (ja) * | 2007-11-06 | 2009-05-14 | Fujitsu Microelectronics Limited | 半導体装置の製造方法、ウエハおよびウエハの製造方法 |
JP2015177071A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20210040177A (ko) | 2021-04-12 |
CN109564390A (zh) | 2019-04-02 |
WO2018015114A1 (en) | 2018-01-25 |
KR20190032444A (ko) | 2019-03-27 |
CN109564390B (zh) | 2021-03-23 |
US20190339621A1 (en) | 2019-11-07 |
TWI644183B (zh) | 2018-12-11 |
KR102395629B1 (ko) | 2022-05-09 |
JP6896055B2 (ja) | 2021-06-30 |
TW201812471A (zh) | 2018-04-01 |
US11747738B2 (en) | 2023-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI427431B (zh) | 微影裝置、可程式化圖案化器件及微影方法 | |
US7368744B2 (en) | Photon sieve for optical systems in micro-lithography | |
TWI448830B (zh) | 微影裝置及元件製造方法 | |
US7548315B2 (en) | System and method to compensate for critical dimension non-uniformity in a lithography system | |
EP1855161A1 (en) | Lithographic apparatus and device manufacturing method using multiple exposures and multiple exposure types | |
US7728956B2 (en) | Lithographic apparatus and device manufacturing method utilizing multiple die designs on a substrate using a data buffer that stores pattern variation data | |
TWI427437B (zh) | 微影裝置及元件製造方法 | |
JP6896055B2 (ja) | リソグラフィステップにおける基板に施されるべきパターンの組み合わせの決定 | |
JP5112662B2 (ja) | リソグラフィ装置及びレチクル誘導cduを補償するデバイス製造方法 | |
KR100598636B1 (ko) | 리소그래피 장치 및 디바이스 제조방법 | |
US11953835B2 (en) | Methods and systems for maskless lithography | |
JP2010068002A (ja) | リソグラフィ装置及びデバイス製造方法 | |
US7466394B2 (en) | Lithographic apparatus and device manufacturing method using a compensation scheme for a patterning array | |
US9482963B2 (en) | Method of controlling a patterning device in a lithographic apparatus, device manufacturing method and lithographic apparatus | |
JP2011228721A (ja) | リソグラフィ装置及びデバイス製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6896055 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |