JP2019517160A - グラフェンスーパーキャパシタの設計および製造 - Google Patents

グラフェンスーパーキャパシタの設計および製造 Download PDF

Info

Publication number
JP2019517160A
JP2019517160A JP2019514153A JP2019514153A JP2019517160A JP 2019517160 A JP2019517160 A JP 2019517160A JP 2019514153 A JP2019514153 A JP 2019514153A JP 2019514153 A JP2019514153 A JP 2019514153A JP 2019517160 A JP2019517160 A JP 2019517160A
Authority
JP
Japan
Prior art keywords
supercapacitor
manufacturing process
series
electrode
printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019514153A
Other languages
English (en)
Other versions
JP7060289B2 (ja
Inventor
デイレル、イヴァン アラウジョ
デイレル、イヴァン アラウジョ
Original Assignee
デイレル、イヴァン アラウジョ
デイレル、イヴァン アラウジョ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by デイレル、イヴァン アラウジョ, デイレル、イヴァン アラウジョ filed Critical デイレル、イヴァン アラウジョ
Publication of JP2019517160A publication Critical patent/JP2019517160A/ja
Application granted granted Critical
Publication of JP7060289B2 publication Critical patent/JP7060289B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/32—Carbon-based
    • H01G11/36—Nanostructures, e.g. nanofibres, nanotubes or fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10—Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10—Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • H01G11/12—Stacked hybrid or EDL capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/32—Carbon-based
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/54—Electrolytes
    • H01G11/56—Solid electrolytes, e.g. gels; Additives therein
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/54—Electrolytes
    • H01G11/58—Liquid electrolytes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/74—Terminals, e.g. extensions of current collectors
    • H01G11/76—Terminals, e.g. extensions of current collectors specially adapted for integration in multiple or stacked hybrid or EDL capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86—Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

市場で現在入手可能な最先端のバッテリを凌ぎ、置き換えることができる非常に高いエネルギー密度貯蔵量がある非常に高いキャパシタンスのグラフェンベースのプリズム型スーパーキャパシタを製造するための設計および製造の技術の改良。

Description

［関連出願の相互参照］ 本願は、２０１６年５月２３日に出願された、「グラフェンスーパーキャパシタの設計および製造」と題される米国特許出願第６２／３４０，１１９号の利益を主張する。当該出願は、参照により、その全体が本明細書に組み込まれる。連邦政府による支援を受けた研究…該当なし配列表またはプログラム…該当なし 本発明は、市場で現在入手可能な最先端のバッテリを凌ぎ、置き換えることができる非常に高いエネルギー密度貯蔵量がある非常に高いキャパシタンスのグラフェンベースのプリズム型スーパーキャパシタを製造するための設計および製造の技術の改良に関する。
グラフェンその他のナノテクノロジー炭素ベース材料は最近、多くの領域で多くの注目を集めてきた。具体的には、バッテリおよびキャパシタの技術において、それらの材料により、スーパーキャパシタに静電荷を蓄積するために利用可能な表面積が飛躍的に増した、非常に高い導電性を有する安価な導体を製造するための手段が提供される。
多くの研究機関が、表面積、エネルギー密度および出力密度をさらに改善するための、有望結果が出る手法を求めている。一旦、成熟した技術へと完全に開発されると、グラフェンスーパーキャパシタは、現在の市場で入手可能な最善のバッテリを大きく凌ぐことができる、手頃で、清潔で再利用可能なデバイスの見込みを提供する。この目的を実現するためには、しかし、スーパーキャパシタの設計および製造の多くの態様は依然として、改良が必要である。
［従来技術］ 炭素ベースのスーパーキャパシタの構築には、多くの手法が存在している。基本的なコンセプトは、非常に単純である。２つの炭素ベースの電極が、静電処理を介して電荷を蓄積する適切な電解質と接触するよう配置される。炭素を用いることの利点は、これが、安価で、容易に入手可能な極めて多用途の材料であり、非常に高い表面積を有する電極に、比較的容易に作られ得るということである。さらに、炭素は、広範な電解質にさらされた場合でも安定したままなので、設計における幅広い範囲の選択肢が可能になる。
活性炭、グラフェン、カーボンナノチューブおよび他の炭素ベースの材料が試され、いくらかの個人および研究機関により、結果が示されてきた。これまでに、ほとんどの報告では、ある電解質について電極のサイズを低減することにより、より多くの電極がある体積に嵌め込まれ得、デバイスのエネルギー密度が増し、ある電極サイズでの表面積が増し、出力密度が増すことを示しているように見受けられる。
結果として、活性炭が、便利な材料として提案さてきた。なぜなら、活性炭は、その体積に対して非常に高い表面積を有しており、取得および使用が非常に安価だからである。しかし、活性炭には、デバイスの耐用期間中は安定したままである小型の一貫した電極へのモーフィングに対して硬化するという欠点がある。グラフェンは、体積に対して表面積が潜在的に高いという利点と、非常に小さい電極の製造の可能性とを提供する。しかしながら、グラフェンは、生成するのがより高価であり、活性炭よりも操作がより複雑である。
多くの企業が、特定の用途に対して良好な性能を提供する炭素ベースのスーパーキャパシタを既に製造している。しかしながら、今まで、商用のデバイスは、十分なエネルギーおよび出力密度を、市場で入手可能な最先端のリチウムイオンバッテリの代替品として考えられる手頃な価格で供給できないでいた。
性能が不十分であることの主な理由は、ほとんどの既存のスーパーキャパシタに用いられる構造設計である。この構造設計は、炭素（グラフェン、活性炭等）からできている、各々が電極を生じる固体プレートのペアの積層を用いて構成される。プレート電極の各ペアは、万が一プレートが接触して短絡が生じるのを防止するために、絶縁体により分離される。この設計は、プレート領域の機能である炭素電極の性質に起因して個々のプレートが有する高い表面積のみに依存している。プレートの構造的強度に関する制限により、それらは最小の厚さを有する必要があり、プレート電極の各ペア間に絶縁体シートが必要になり、さらに、ある体積（質量）に対して利用可能な総表面積が制限されて、エネルギー密度の不足がもたらされる。
技術は急速に前進しており、スーパーキャパシタが近い将来、非常に広範な用途においてバッテリを排除する地点まで改善すると仮定するのは理にかなっている。活性炭、グラフェン、もしくはカーボンナノチューブなどの他の材料または１つより多くのタイプの材料の混合物を用いる改良された製造技術は将来、エネルギー密度、出力密度およびコストのより良い妥協を提供し得る。
［利点］ 提案された発明は、グラフェンスーパーキャパシタまたは活性炭スーパーキャパシタの製造の複数の態様を考慮して設計されており、以下の利点を提供する。
１）特定の高キャパシタンスをもたらす単純な固体プレートの代わりに非常に小さい間隙により分離された非常に小さい幅および比較的高い高さを有する線にそれらをモーフィングすることによる、電極の利用可能な表面積の大幅な増加。
２）薄い基板を用いて電極の信頼性の高い構造を可能にすることによるエネルギー密度の増加。
３）大きい端子を用いること、および、他の不完全な製造プロセスの段階により生じる場合がある、電極の微細構造の損傷を回避することによる出力密度の増加。
４）電極および電解質が、たとえ非常に小さいサイズでもプリントされることが可能になる製造プロセスの簡略化。
５）特定のデバイスを構成するいくつかのプリントされたシートが、単に積み重ねられ、高精度の位置決めや微細な手順が必要とならない単純な処理に収まることが可能になる包装の簡略化。
６）デバイスの製造における著しいコスト低減。
７）グラフェン、活性炭、カーボンナノチューブもしくはこれら成分の２つまたはそれより多くの混合物または使用すると有利であると将来判断され得る他の材料からできている特殊インクの使用が可能になること。
提案された発明の１つの目的および利点は、スーパーキャパシタの個々の素子を適切なシートにプリントすることにより、これらのシートが、容易に積み重ねられ得、組立プロセスにおける時間および金が抑制されることである。
提案された発明の別の目的および利点は、スーパーキャパシタの個々の素子を製造するための他の製造プロセスを用いてプリントされ得るか、または形成され得る革新的なナノリニアパターンおよび形状であり、これにより、達成可能なキャパシタンスの改善、達成可能なエネルギー密度の改善、達成可能な出力密度の改善、電気的絶縁または最大破壊電圧の改善、充電性能および放電性能の改善、衝撃に対する機械的抵抗の改善ならびにデバイスの耐用期間の改善が提供される。
提案された発明の別の目的および利点は、包装または類似の用途のためのプリントプラスチック膜を生成するために通常用いられる既存のプリント機器がナノリニアパターンをプリントすることと、およびスーパーキャパシタを製造するために必要な形状とを可能にする製造プロセスである。既存のプリント機器の最大分解能は、典型的には、５ミクロンまたはそれより多い。これは、それより小さい特徴部が高い信頼性でプリントされ得ないことを意味する。本発明の製造方法は、提案されるナノリニアパターンおよび形状と併せて、既存のプリント機器が、５ミクロンより小さいが１ミクロンまたはそれ未満には達する特徴部を高い信頼性で安価にプリントし得るように調整されることを可能にする。
提案された発明の別の目的および利点は、プリント処理で生成し得るより小さい電極でさえ手頃で信頼性の高いプリントを可能にする、フォトレジストを用いた製造プロセスである。フォトレジスト処理により、５０ナノメートルの一貫した分解能が実現され得る。これにより、高エネルギー密度を実現するために十分に精密かつ均一であると同時に、その構築において用いられるいくつかの個々のシート間での不均一性に起因する、組み立てられたデバイスの短絡または性能劣化を回避する電極が生じる。
提案された発明の別の目的および利点は、グラフェン、酸化グラフェン、活性炭、カーボンナノチューブもしくはこれらの成分の２つまたはそれより多くの混合物または使用が有利であると将来に判断され得る他の成分から構成される特殊インクの使用の可能性である。
本発明の別の目的および利点は、本発明のナノリニアパターンの小さい特徴部と形状とをプリント方向に沿ってプリントするための紫外線または熱で硬化する高粘度インクを用いたプリント処理において用いられる封じ込め処理である。ナノリニアパターン内の全ての小さいプリント線はプリント方向と平行なので、粘性の高いインクは、プリント方向に流れ、最終的にこぼれて、プリントされている同じ線に組み合わされることが好ましい。紫外線または熱が、ちょうど基板に堆積したインクを迅速に乾燥させるために用いられ得、平行な線を接触させて短絡を生じるであろう、プリント方向と垂直なこぼれが回避される。
本発明の別の目的および利点は、高粘度インクが良好な結果を生じないナノメートル規模でのプリントに適したフォトレジスト処理において用いられる封じ込め処理である。インクは、プリント処理中、フォトレジストの除去領域により残された間隙に塗布される。インクは、基板または素子シート上のインクのコーティングに対する障壁として機能するフォトレジストにより依然として覆われている空間を充填し得ない。結果として、インクは、低粘度の結合剤を用いて微小な粒子で作られ得るか、または適切な硬化処理に送られない限り硬化しない結合剤で作られ得る。これにより、短絡につながり得る漏れまたはこぼれのリスクなく、インクが、覆われるよう意図される全てのスポットに達することが可能になる。インクは、フォトレジストにより以前に占められていた領域のみに電解質が塗布され得るか、または堆積し得るように、フォトレジストの物理障壁が除去される前に、硬化処理に送られ得るか、または単独で乾燥へと残され得る。
提案された発明の別の目的および利点は、まず積層に、次に所望の電気特性を有するデバイスにプリント処理またはフォトレジスト処理を用いてプリントされたシートの手頃かつ信頼性の高い組立を可能にする製造プロセスである。
本発明の別の目的および利点は、単にシートを積み重ねることにより導電を可能にするための、各基板または各素子シートの縁部に沿った電気接触点の生成である。
本発明の別の目的および利点は、グラフェンインクの厚さを含み、その増加を可能にする物理障壁の形成を通じてある領域内のキャパシタの数が増えることにより、電極の表面積が増えることである。
本発明は、高エネルギー密度を有するスーパーキャパシタの製造のための製造プロセスに関する。製造プロセスは、素子シートに一連のオリフィスを穿孔する段階と、素子シートの片側または両側にフォトレジストを積層する段階と、フォトレジストの所与の部分を素子シートから除去するために、フォトレジストの所与の部分を光源に対して露光する段階と、フォトレジストの残りの部分内に、かつ、一連のオリフィス内に、グラフェンインクをプリントする段階と、残りの部分と比較してより大きなサイズを有する端子を作るために、かつ、素子シートの両側を接続するために、素子シートの両側にグラフェンインクをプリントして一連のオリフィスを充填する段階と、フォトレジストの残りの部分を除去することにより、パターンデザインを残す段階と、パターンデザイン内に電解質をプリントする段階とを備え、パターンデザインは、スーパーキャパシタ内のエネルギー密度を高めるために間隙間の最小の間隔を有する電極を形成する。プリントされた電極の間の最小の間隙は、５ミクロン未満である、スーパーキャパシタの製造のための製造プロセス。プリントされた電極の間の最小の間隙は、１００ナノメートルと２ミクロンとの間である、スーパーキャパシタの製造のための製造プロセス。フォトレジストの厚さを増やしてグラフェンインク層および電解質層の深さを増やすことにより、スーパーキャパシタのエネルギー密度を高める段階を備える、スーパーキャパシタの製造のための製造プロセス。グラフェンインクに代えて、グラフェン、カーボンナノチューブおよび活性炭から成る群から選択される混合物から構成されるインクを利用して、電極にポアの数を増やすことでプリントされた電極の利用可能な表面積を増やし、かつ、スーパーキャパシタのキャパシタンスおよびエネルギー密度を高めることにより、電極の物理特性を高める段階を備える、スーパーキャパシタの製造のための製造プロセス。プリント方向へ直線状に延在する物理障壁を有するパターンデザインを備えるスーパーキャパシタの製造のための製造プロセス。製造プロセスにより製造されるスーパーキャパシタ。素子シート内にプリントされ得る個々のキャパシタの数を最大化するパターンデザインを備えるスーパーキャパシタの製造のための製造プロセス。並列に接続された個々のキャパシタを備えるスーパーキャパシタの製造のための製造プロセス。直列に接続された個々のキャパシタを備えるスーパーキャパシタの製造のための製造プロセス。直列および並列に接続された個々のキャパシタを備えるスーパーキャパシタの製造のための製造プロセス。隣接する電極の湾曲した輪郭と一致する湾曲端部で終端する電極の個々のフリンジを含むパターンデザインを備えるスーパーキャパシタの製造のための製造プロセス。素子シートを並列に積み重ねて、スーパーキャパシタのキャパシタンスおよび電流を高める段階を備える、スーパーキャパシタの製造のための製造プロセス。素子シートを直列に積み重ねて、スーパーキャパシタの電圧を増加させる段階を備える、スーパーキャパシタの製造のための製造プロセス。素子シートを直列および並列に積み重ねて、スーパーキャパシタの電圧、キャパシタンスおよび電流を増加させる段階を備える、スーパーキャパシタの製造のための製造プロセス。
本発明はさらに、高エネルギー密度スーパーキャパシタに関する。高エネルギー密度スーパーキャパシタは、フォトレジスト処理を用いて現像されるパターンデザインと、パターンデザイン内にプリントされたグラフェンインクと、パターンデザイン内にプリントされ、パターンデザインを覆う電解質とを備え、個々のキャパシタの寸法は、ある領域内により多くのキャパシタを嵌め込んで高エネルギー密度スーパーキャパシタを形成するために低減される。プリントされるグラフェンインクの線の最小寸法は、５ミクロン未満である高エネルギー密度スーパーキャパシタ。プリントされるグラフェンインクの線の最小寸法は、１００ナノメートルと２ミクロンとの間である高エネルギー密度スーパーキャパシタ。キャパシタンスおよび電流を増加させるために並列に積み重ねられ得る高エネルギー密度スーパーキャパシタ。電圧を増加させるために直列に積み重ねられ得る高エネルギー密度スーパーキャパシタ。電圧、キャパシタンスおよび電流を増加させるために直列および並列に積み重ねられ得る高エネルギー密度スーパーキャパシタ。グラフェンインクに代えて、グラフェン、カーボンナノチューブおよび活性炭から成る群から選択される混合物から構成されるインクを利用して、電極にポアの数を増やすことでプリントされた電極の利用可能な表面積を増やし、かつ、スーパーキャパシタのキャパシタンスおよびエネルギー密度を高めることにより、電極の物理特性を高める高エネルギー密度スーパーキャパシタ。
本発明はさらに、高エネルギー密度を有する細線スーパーキャパシタの製造のための製造プロセスに関する。製造プロセスは、素子シート上に一連のオリフィスを穿孔する段階と、素子シートの両側を接続する端子を作るために、素子シートの両側にグラフェンインクをプリントして一連のオリフィスを充填する段階と、端子と垂直に、かつ、プリント方向に沿って、複数の細線にグラフェンインクをプリントする段階と、電解質を複数の細線内にプリントする段階と、スーパーキャパシタ内のエネルギー密度を高めるために、間隙間の最小の間隔を有する電極を形成する段階とを備える。プリント特徴部の間の最小の間隙は、１０ミクロン未満である、細線スーパーキャパシタの製造のための製造プロセス。プリント特徴部の間の最小の間隙は、２００ナノメートルと１０ミクロンとの間である、細線スーパーキャパシタの製造のための製造プロセス。複数の細線と平行であり、端子に接続しない短い細線をプリントすることにより、直列に接続された追加のキャパシタを作ることで電圧を増加させる段階を備える、細線スーパーキャパシタの製造のための製造プロセス。グラフェンインクに代えて、グラフェン、カーボンナノチューブおよび活性炭から成る群から選択される混合物から構成されるインクを利用して、電極にポアの数を増やすことでプリントされた電極の利用可能な表面積を増やし、かつ、スーパーキャパシタのキャパシタンスおよびエネルギー密度を高めることにより、電極の物理特性を高める段階を備える、細線スーパーキャパシタの製造のための製造プロセス。製造プロセスにより製造されるスーパーキャパシタ。素子シート内にプリントされ得る個々のキャパシタの数を最大化する複数の細線から形成されるパターンデザインを備える、細線スーパーキャパシタの製造のための製造プロセス。並列に接続された個々のキャパシタを備える、細線スーパーキャパシタの製造のための製造プロセス。直列に接続された個々のキャパシタを備える、細線スーパーキャパシタの製造のための製造プロセス。直列および並列に接続された個々のキャパシタを備える、細線スーパーキャパシタの製造のための製造プロセス。素子シートを並列に積み重ねて、スーパーキャパシタのキャパシタンスおよび電流を高める段階を備える、細線スーパーキャパシタの製造のための製造プロセス。素子シートを直列に積み重ねて、スーパーキャパシタの電圧を増加させる段階を備える、細線スーパーキャパシタの製造のための製造プロセス。素子シートを直列および並列に積み重ねて、スーパーキャパシタの電圧、キャパシタンスおよび電流を増加させる段階を備える、細線スーパーキャパシタの製造のための製造プロセス。
本発明によるこれらおよび他の特徴、利点および改良は、以下の詳細な説明および添付図面を参照することにより、より良く理解されよう。
本発明の様々な他の目的、特徴および付随する利点が、添付図面と共に考えられた場合により良く理解されるようになるとおりに、完全に理解されるようになるであろう。添付図面において、同様の参照符号は、いくつかの図面を通じて、同じか、または類似の部分を示す。 図 説明 図面番号
並列構造のための穿孔がある素子シートの上面図。 並列構造のための穿孔がある素子シートの側面図。 直列構造のための穿孔がある素子シートの上面図。 直列構造のための穿孔がある素子シートの側面図。 素子シートの穿孔形成方法。 並列シートに塗布されるフォトレジスト。 フォトレジストに投影される画像。 フォトレジストに画像を投影するための製造方法。 フォトレジスト最上層にインプリントされる画像。 インプリントされた画像を有するフォトレジスト最上層の詳細図。 現像領域が除去されたフォトレジスト最上層。 現像領域が除去されたフォトレジスト最上層の詳細図。 現像領域が除去されたフォトレジスト最下層 フォトレジスト最上層の除去領域に塗布されるインク。 フォトレジスト最上層の除去領域に塗布されるインクの詳細図。 短絡を発生させるインクの溢流。 インクの溢流を除去するための研磨処理。 全てのフォトレジストが除去された後に結果として生じたプリント特徴部。 プリント特徴部の詳細図。 素子シートに塗布される電解質およびグル―。 完全並列素子用のプリントナノリニアパターンの上面図。 並列積層のための完全並列素子用のプリントナノリニアパターン。 直列積層のための完全並列素子用のプリントナノリニアパターンの側面図。 ２直列素子のためのプリントナノリニアパターン。 ３直列素子のためのプリントナノリニアパターン。 ４直列素子のためのプリントナノリニアパターン。 半充填直列素子のためのプリントナノリニアパターン。 充填直列素子のためのプリントナノリニアパターン。 プリントに対して横断方向へ穿孔上にプリントされた厚い端子。 完全並列素子用のプリント方向に対して並列にプリントされた細線。 ２直列素子のためのプリント方向に対して並列にプリントされた細線。 ３直列素子のためのプリント方向に対して並列にプリントされた細線。 製造プロセス。 並列に配置されたスーパーキャパシタ素子の積層。 直列に配置されたスーパーキャパシタ素子の積層。 ３並列素子の２直列に配置されたスーパーキャパシタ素子の積層。 ２並列素子の３直列に配置されたスーパーキャパシタ素子の積層。 スーパーキャパシタユニットの等角分解図。 プリズムケースを有する並列スーパーキャパシタの等角図。 並列スーパーキャパシタの端子へのパワーリッドの接続の詳細図。 破線で描かれたプリズムケースを有する直列スーパーキャパシタの等角図。 直列スーパーキャパシタの端子へのパワーリッドの接続の詳細図。 スーパーキャパシタの交流構造の等角図。 交流スーパーキャパシタの端子へのパワーリッドの接続の詳細図。 交流スーパーキャパシタのパワーリッド間隔の詳細図。 スーパーキャパシタの別の交流構造の等角図。 素子シートの部分の断面図。 フォトマスクの部分の断面図。 材料シートへのインクの標準的な堆積。 フォトレジストの間隙のインクでの充填の断面図。 残りのフォトレジストを除去する処理工程。 電解質をプリントする処理工程。 ［図面―参照番号］ 番号 品名 図中に示される番号 ４２ 素子シート 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ４３ オリフィス 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ４４ 穿孔ドラム 0 0 ４５ 穿孔くぎ ３ ４６ フォトレジスト 0 0 0 0 0 0 0 0 0 0 ４７ パターンマスク 0 0 ４８ レンズ 0 ４９ 光源 0 0 0 ５０ 円筒状のパターンマスク ６ ５１ マスクギャップ ６ ５２ 直線型光源 ６ ５３ 照射領域 0 ５４ 除去領域 0 0 ５５ キャビティ 0 0 0 0 ５６ 物理障壁 0 0 0 0 0 ５７ プリンタヘッド 0 0 0 0 ５８ インク 0 0 0 0 0 0 ５９ インクリムーバ 0 ６０ 端子 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ６１ 電極Ａ 0 0 0 0 0 0 0 ６２ 電極Ｂ 0 0 0 0 0 0 0 ６３ 電解質 0 0 0 0 0 0 0 ６４ グルーストリップ 0 0 0 0 ６５ フリンジ 0 0 0 0 0 0 ６６ 電極ギャップ 0 0 0 0 0 0 ６７ 電極接続部 0 0 0 0 0 0 ６８ 電極接続ギャップ 0 0 0 0 0 0 ６９ 湾曲端部 0 0 0 0 0 0 0 0 0 ７０ 湾曲した輪郭 0 0 0 0 0 0 ７１ 直列電極 0 0 0 0 0 ７２ プリント層 0 0 0 0 0 ７３ 平行なデザイン 0 ７４ 列２のデザイン 0 ７５ 列３のデザイン 0 ７６ 列４のデザイン 0 ７７ 列半充填デザイン 0 ７８ 列充填デザイン 0 ７９ 細線 0 0 0 ８０ 細線追加延在部 0 0 0 ８１ 短い細線 0 0 ８２ シートヒール 0 ８３ 連続するシート 0 ８４ ワークステーション 0 ８５ ガイドローラ 0 ８６ 積層シート 0 ８７ 幅切断シート 0 ８８ 長さ切断シート 0 ８９ 並列積層 0 0 0 ９０ 直列積層 0 0 ９１ ２直列３並列積層 0 0 ９２ ３直列２並列積層 0 ９３ 端子接続部 0 0 0 0 ９４ 直列ギャップ 0 0 0 ９５ カバー素子 0 0 0 0 ９６ 電解質密閉部 0 ９７ 端子密閉部 0 ９８ ケース 0 0 0 0 ９９ デバイス端子 0 0 0 0 0 0 0 0 0 １００ デバイス接続部 0 0 0 １０１ デバイス端子バイパス 0
本発明は、パターンデザインと、高エネルギー密度および高出力密度を有する手頃で高品質なスーパーキャパシタを製造するための方法とで構成される。本発明の革新的なパターンデザインは、数ナノメートルだけ離れた距離のところに直線状の障壁を作ることにより、基板内の使用可能な表面積を最適化する。適切な基板に一旦転写される直線状および他の物理障壁から形成されるナノリニアパターンデザインは、スーパーキャパシタを構築するための基本的な素子である。ナノリニアパターンは、グラフェンインク、酸化グラフェンインク、活性炭またはカーボンナノチューブなどの他の炭素成分に基づく他のインクを用いて、または、これらの成分の混合物に基づくインクを用いて作られ得る。直線状の障壁が、インクを基板に塗布する方向に延在し、直線状の障壁に沿って基板に対するインクの高さを増やすことを可能にすることにより、電極の表面積が増え、スーパーキャパシタのエネルギー密度および出力密度を高めることが可能になる。
図１は、並列で用いられるように調整されたスーパーキャパシタの１つの素子を製造するために用いられる素子シート４２ａの上面図を示す。この場合、素子シート４２ａの両端に一連のオリフィス４３ａ、４３ｂが穿孔される。
図１Ａは、並列で用いられるように調整されたスーパーキャパシタの１つの素子を製造するために用いられる素子シート４２ｂの正面図を示す。この場合、素子シート４２ｂの両端に一連のオリフィス４３ｃ、４３ｄが穿孔される。
図２は、直列で用いられるスーパーキャパシタの１つの素子を製造するために用いられる素子シート４２ａの上面図を示す。この場合、素子シート４２ａのただ１つの端に一連のオリフィス４３ａが穿孔される。
図２Ａは、直列で用いられるスーパーキャパシタの１つの素子を製造するために用いられる素子シート４２ｂの正面図を示す。この場合、素子シート４２ｂのただ１つの端に一連のオリフィス４３ｃが穿孔される。
素子シート４２は、表面の欠陥および構造的な弱点を回避するために現実的に可能な限り薄い酢酸塩またはプラスチック膜などのプリント可能な絶縁材料からできている。
図３は、素子シート４２にオリフィス４３ａおよび４３ｂを生じさせるために用いられ得る穿孔ドラム４４の等角図を示す。穿孔ドラム４４は、より良い結果のために加熱され得る一連の穿孔くぎ４５ａおよび４５ｂを有する。穿孔ドラム４４が曲線矢印の方向に回転する時、素子シート４２は、直線矢印の方向に同時に進み、穿孔くぎ４５ａおよび４５ｂが、素子シートの意図される位置にオリフィス４３ａおよび４３ｂを生じさせる。
図４は、フォトレジスト４６の層でコーティングされた素子シート４２の等角図を示す。フォトレジスト４６の層は、導体の非常に小規模なプリントまたは他の処理の適用を可能にすることにより、スーパーキャパシタの性能の改善を提供ために用いられる。オリフィス４３ａ、４３ｂは、点線で視認可能である。
図５は、装置の等角図を示す。この装置は、素子シート４２の両側に塗布されているか、または堆積しているフォトレジスト４６ａおよび４６ｂを増感させるために用いられ得る。光源４９は、レンズ４８または適切な装置を通過する適切な波長の光を生成して、直線状の物理障壁を有するパターンマスク４７を照射することで、一意のナノリニアパターンデザインを形成する。ナノリニアパターンデザインの像が素子シート４２の表面上に生成されて、フォトレジストが増感される。この処理は、素子シートの両側に対して繰り返される。
図６は、別の装置の等角図を示す。別の装置は、大量生産のためにより適切であり、素子シート４２の両側に堆積したフォトレジスト４６ａおよび４６ｂを増感させるために用いられ得る。直線型光源５２が、適切な波長を有する集束およびコリメートされた光を生じさせる。この光は、円筒状のパターンマスク５０を照射して、素子シート４２の表面にナノリニアパターンデザインの動的な像を生じさせる。円筒状のパターンマスク５０が曲線矢印の方向に回転する時、素子シート４２は、直線矢印の方向に同時に進み、円筒状のパターンマスク５０の下を移動する時にフォトレジストを増感させる。マスクギャップ５１は、２つの連続する素子シートの間に、それらが後で切断されて離れ得るよう、間隙を生じさせる。この処理は、素子シートの両側に対して繰り返される。
図７は、シートに作られる本発明の所望のナノリニアパターンデザインを作るために増感されたフォトレジストでコーティングされた素子シート４２の等角図を示す。
詳細図７Ａは、素子シート４２に作られる所望のパターン（斜線で示される）を生成するための増感されたフォトレジスト４６の一連の照射領域５３を示す。
図８は、増感および現像されて、意図されるナノリニアパターンのネガ像を生成するための材料を除去したフォトレジストでコーティングされた素子シート４２の等角図を示す。
詳細図８Ａは、意図されるナノリニアパターンのネガ像を生成する物理障壁５６に囲まれた一連のキャビティ５５を生じさせる一連の除去領域５４を有する素子シート４２の上部に塗布されたフォトレジスト４６を示す。曲線および他の形状で形成された平行な直線状の障壁は、電極の電気接続部を画定するために、数ナノメートルだけ離れて存在し得る。フォトレジスト４６の材料が除去されてオリフィス４３が露光されることにより、グラフェンインク（または他の適切なインク）がオリフィスに塗布された場合、当該インクは、素子シート４２の両側を接続するように流れることが可能になる。
図９は、意図されるプリントパターンのネガ像を生成する一連の除去領域５４を有する素子シート４２の底部に塗布されたフォトレジスト４６を示す。フォトレジスト４６の材料が除去されて、物理障壁５６に囲まれたオリフィス４３を露光するキャビティ５５が作られることにより、グラフェンインク（または他の適切なインク）がオリフィスに塗布された場合、当該インクは、素子シート４２の両側を接続するように流れ、素子シート４２の各側の端に沿っって電気接続を提供することが可能になる。
図１０は、プリンタヘッド５７により供給されるインクでフォトレジストの除去領域が充填されている素子シート４２の等角図を示す。
詳細図１０Ａは、適切なインク５８が堆積し、残りのフォトレジスト４６が、インク５８を含む物理障壁５６としての役割を果たすことで、素子シート４２に残るよう、意図されるナノリニアパターンに厳密に一致するようにしていることを示す。
図１１は、インクの堆積が完了した素子シート４２の等角図を示す。フォトレジスト４６がインクをフォトレジスト自由領域５８ａ、５８ｂおよび５８ｃに閉じ込めることで、意図されるナノリニアパターンが生成される。しかしながら、いくらかのインクは依然として、フォトレジスト４６の障壁の上部から溢れ得るか、またはこぼれ得る。これにより、短絡を回避すべく除去される必要がある、インク５８ｄ、５８ｅ、５８ｆ等の望ましくない堆積が生じる。
図１２は、インクの堆積が完了した素子シート４２の等角図を示す。フォトレジスト４６がインクをフォトレジスト自由領域５８ａ、５８ｂに閉じ込めることで、意図されるナノリニアパターンが生成される。次に、インクリムーバ５９が、例えば研磨を通じて用いられて、インクの望ましくない堆積が取り除かれ、短絡しない完璧なシートが生じる。
図１３は、結果として生じるプリント特徴部を示すために破線で描かれた素子シート４２の等角図を示す。
詳細図１３Ａは、この処理により、素子シートに作られたオリフィスを通過したインクからできている一連のブリッジ６０ｃにより接続された２つの片割れ６０ａおよび６０ｂからできている端子が生じたことを示す。電極Ａ６１および電極Ｂ６２も見え得る（図１５を参照されたい）。
図１４は、グルーストリップ６４および電解質６３が塗布された素子シート４２の等角図を示す。電解質６３は、ナノリニアパターンデザインの上部に塗布され、端子６０ａおよび６０ｂを除く全体を覆う。グルーストリップ６４は、電解質６３ならびに端子６０ａおよび６０ｂの両方を取り囲んで電解質６３を封じ込め、一旦素子シートが積み重ねられると端子を定位置に固定するのに役立つ（図２６、図２７、図２８および図２９を参照されたい）。
図１５は、平行なデザイン７３のナノリニアパターンでプリントされた素子シート４２ａの上面図を示す。平行なデザイン７３は、プリント方向に延在する直線状の障壁を有する最も効果的なナノリニアパターンを用いてシートにプリントされ得る個々のキャパシタの数を最大化するために用いられ、プリントの複雑さを最小化することにより、コストおよびプリントエラーが低減する。平行なデザイン７３は、キャパシタの正極および負極になる端子６０ａおよび６０ｂのペアから構成される。一連の電極接続部６７により、端子６０ａは電極Ａ６１に接続され、端子６０ｂは電極Ｂ６２に接続され、素子シート４２の材料を露光する一連の電極接続ギャップ６８が残っている。
電極Ａ６１および電極Ｂ６２は、それらの間を蛇行する電極ギャップ６６により分離された一連の絡合したフリンジ６５を有する。個々のフリンジの特定を容易にするために、電極Ａ６１は、左から右へ４５度の斜線で描かれており、電極Ｂ６２は、右から左へ４５度の斜線で描かれている。
スーパーキャパシタデバイスの性能を低下させるであろう電界集中効果があるスパイク状の縁部を回避するために、電極の個々のフリンジの各々は、他方の電極の湾曲した輪郭７０と一致する湾曲端部６９で終端している。適切な電解質６３ａの層が、平行なデザイン７３の上部にプリントされて、電極Ａ６１および電極Ｂ６２の両方の全てのフリンジを覆っているが、電極接続ギャップ６８は、被覆されていない状態で残っている。その態様において、スーパーキャパシタデバイスを製造するために素子シートの群が積み重ねられた場合、電解質６３ａは、素子シートの材料の薄いストリップを溶融させることにより、または、素子シートの両端上の電極接続ギャップ６８の中央を通る線に沿って、かつ、電極Ａ６１および電極Ｂ６２の最外のフリンジの周囲にグルーストリップ６４ａを塗布することにより、積層の内部に密閉され得る（図３３を参照されたい）。
図１５Ａは、素子シートが並列で用いられるよう調整される場合における、両方がプリント層７２ｂの他方の側へと延在する２つの端子６０ｃおよび６０ｄがあるプリント層７２ｂを有する素子シート４２ｂの正面図を示す。点線で描かれるオリフィス４３ａ、４３ｂは、素子シートの一方の端子を他方の側の対応する端子に接続する。電解質６３ｂは、プリント層７２ｂの上部に塗布される。グルーストリップ６４ｂは、素子シート４２ｂを取り囲む。
図１５Ｂは、素子シートが直列で用いられるよう調整される場合における、プリント層７２ｃの他方の側へと延在するただ１つの端子６０ｅがあるプリント層７２ｃを有する素子シート４２ｃの正面図を示す。点線で描かれるオリフィス４３ｃは、素子シートの一方の端子を他方の側の対応する端子に接続する。電解質６３ｃは、プリント層７２ｃの上部に塗布される。グルーストリップ６４ｃは、素子シート４２ｃを取り囲む。
電極Ａの１つのフリンジと電極Ｂの１つのフリンジの各セットは、１つの個々のキャパシタを実装する。個々の素子シートの各々が含み得る表面積を最大化するために、フリンジは、可能な限り薄く、かつ、可能な限り高く作られる。フリンジの高さは、塗布されたフォトレジストの厚さを変えることにより制御され得る。
図１６は、ナノリニアパターン列２のデザイン７４がプリントされた素子シート４２の上面図を示す。列２のデザイン７４は、キャパシタの正極および負極になる端子６０ａおよび６０ｂのペアから構成される。一連の電極接続部６７により、端子６０ａはいくつかの電極Ａ６１ａ、６１ｂ等に接続され、端子６０ｂはいくつかの電極Ｂ６２ａ、６２ｂ等に接続され、素子シート４２の材料を露光する一連の電極接続ギャップ６８が残る。電極の各ペアのフリンジ６５の間には、直列電極７１ａ、７１ｂ等が挿入され、いくつかの並列ブロックに直列に配置された２つのキャパシタが作られる。全ての電極フリンジは、電極ギャップ６６により分離される。個々のフリンジの特定を容易にするために、電極Ａ６１は左から右に４５度の斜線で描かれ、電極Ｂ６２は右から左に４５度の斜線で描かれ、一方で、直列電極７１はマークされないで残っている。
スーパーキャパシタデバイスの性能を低下させるであろう電界集中効果があるスパイク状の縁部を回避するために、電極の個々のフリンジ６５は、適用可能であればいつでも、他方の電極の湾曲した輪郭７０と一致する湾曲端部６９で終端している。
電極Ａの１つのフリンジと、電極Ｂの１つのフリンジと、それらの間の直列電極のフリンジとの各セットにより、直列に接続された２つの個々のキャパシタが実装される。個々の素子シートの各々が含み得る表面積を最大化するために、フリンジは、可能な限り薄く、かつ、可能な限り高く作られる。フリンジの高さは、塗布されたフォトレジストの厚さを変えることにより制御され得る。
図１７は、ナノリニアパターン列３のデザイン７５がプリントされた素子シート４２の上面図を示す。列３のデザイン７５は、キャパシタの正極および負極になる端子６０ａおよび６０ｂのペアから構成される。電極接続部６７により、端子６０ａはいくつかの電極Ａ６１ａ、６１ｂ等に接続され、端子６０ｂはいくつかの電極Ｂ６２ａ、６２ｂ等に接続され、素子シート４２の材料を露光する電極接続ギャップ６８が残る。電極の各ペアのフリンジ６５の間には、２つの直列電極７１ａ、７１ｂ、７１ｃ、７１ｄ等が挿入され、いくつかの並列ブロックに直列に配置された３つのキャパシタが作られる。全ての電極フリンジは、電極ギャップ６６により分離される。個々のフリンジの特定を容易にするために、電極Ａ６１は左から右に４５度の斜線で描かれ、電極Ｂ６２は右から左に４５度の斜線で描かれ、一方で、直列電極７１はマークされないで残っている。
スーパーキャパシタデバイスの性能を低下させるであろう電界集中効果があるスパイク状の縁部を回避するために、電極の個々のフリンジは、適用可能であればいつでも、他方の電極の湾曲した輪郭７０と一致する湾曲端部６９で終端している。
電極Ａの１つのフリンジと、電極Ｂの１つのフリンジと、それらの間の直列電極の２つのフリンジとの各セットにより、直列に接続された３つの個々のキャパシタが実装される。個々の素子シートの各々が含み得る表面積を最大化するために、フリンジは、可能な限り薄く、かつ、可能な限り高く作られる。フリンジの高さは、塗布されたフォトレジストの厚さを変えることにより制御され得る。
図１８は、ナノリニアパターン列４のデザイン７６がプリントされた素子シート４２の上面図を示す。列４のデザイン７６は、キャパシタの正極および負極になる端子６０ａおよび６０ｂのペアから構成される。電極接続部６７により、端子６０ａはいくつかの電極Ａ６１ａ、６１ｂ等に接続され、端子６０ｂはいくつかの電極Ｂ６２ａ、６２ｂ等に接続され、素子シート４２の材料を露光する電極接続ギャップ６８が残る。電極の各ペアのフリンジ６５の間には、３つの直列電極７１ａ、７１ｂ、７１ｃ、等が挿入され、直列に接続された４つのキャパシタが作られる。全ての電極フリンジは、電極ギャップ６６により分離される。個々のフリンジの特定を容易にするために、電極Ａ６１は左から右に４５度の斜線で描かれ、電極Ｂ６２は右から左に４５度の斜線で描かれ、一方で、直列電極７１はマークされないで残っている。
スーパーキャパシタデバイスの性能を低下させるであろう電界集中効果があるスパイク状の縁部を回避するために、電極の個々のフリンジは、適用可能であればいつでも、他方の電極の湾曲した輪郭７０と一致する湾曲端部６９で終端している。
電極Ａの１つのフリンジと、電極Ｂの１つのフリンジと、それらの間の直列電極の３つのフリンジとの各セットにより、直列に接続された４つの個々のキャパシタが実装される。個々の素子シートの各々が含み得る表面積を最大化するために、フリンジは、可能な限り薄く、かつ、可能な限り高く作られる。フリンジの高さは、塗布されたフォトレジストの厚さを変えることにより制御され得る。
図１９は、ナノリニアパターン列半充填デザイン７７がプリントされた素子シート４２の上面図を示す。列の半充填デザイン７７は、キャパシタの正極および負極になる端子６０ａおよび６０ｂのペアから構成される。電極接続部６７により、端子６０ａは２つの電極Ａ６１ａおよび６１ｂに接続され、端子６０ｂは１つのの電極Ｂ６２に接続され、素子シート４２の材料を露光する電極接続ギャップ６８が残る。電極の各ペアのフリンジ６５の間には、いくつかの直列電極７１ａ、７１ｂ等が挿入され、２つの並列ブロックに直列に配置されたいくつかのキャパシタが作られる。全ての電極フリンジは、電極ギャップ６６により分離される。個々のフリンジの特定を容易にするために、電極Ａ６１は左から右に４５度の斜線で描かれ、電極Ｂ６２は右から左に４５度の斜線で描かれ、一方で、直列電極７１はマークされないで残っている。
スーパーキャパシタデバイスの性能を低下させるであろう電界集中効果があるスパイク状の縁部を回避するために、電極の個々のフリンジは、適用可能であればいつでも、他方の電極の湾曲した輪郭７０と一致する湾曲端部６９で終端している。
図２０は、ナノリニアパターン列充填デザイン７８がプリントされた素子シート４２の上面図を示す。列充填デザイン７８は、キャパシタの正極および負極になる端子６０ａおよび６０ｂのペアから構成される。電極接続部６７により、端子６０ａは１つの電極Ａ６１に接続され、端子６０ｂは１つのの電極Ｂ６２に接続され、素子シート４２の材料を露光する電極接続ギャップ６８が残る。電極のフリンジ６５の間には、いくつかの直列電極７１ａ、７１ｂ、７１ｃ等が挿入され、１つの並列ブロックに直列に配置されたいくつかのキャパシタが作られる。全ての電極フリンジは、電極ギャップ６６により分離される。個々のフリンジの特定を容易にするために、電極Ａ６１は左から右に４５度の斜線で描かれ、電極Ｂ６２は右から左に４５度の斜線で描かれ、一方で、直列電極７１はマークされないで残っている。
スーパーキャパシタデバイスの性能を低下させるであろう電界集中効果があるスパイク状の縁部を回避するために、電極の個々のフリンジは、適用可能であればいつでも、他方の電極の湾曲した輪郭７０と一致する湾曲端部６９で終端している。
直列に接続されたｎ個のキャパシタのｍ個の並列に接続されたセットの他の配置を生じさせる他の構成は、素子シート４２にプリントされ得るか、またはそうでなければ素子シート４２に塗布される電極Ａ、電極Ｂおよび直列電極のパターンを変更することにより、容易に生じさせられ得る。
本発明の別の実施形態において、図２１は、フォトレジストを必要としない伝統的なプリント技術を用いて２つの端子６０ａおよび６０ｂがオリフィス４３ａ、４３ｂの上部に直接プリントされた素子シート４２の上面図を示す。端子６０ａおよび６０ｂは、（直線矢印により示される）プリント方向と垂直な太線としてプリントされ、その後の小規模なプリントエラーに対応するために必要であるよりわずかに大きいサイズで作られる。
図２２は、図２１において説明されるようにプリントされた２つの端子６０ａおよび６０ｂを有する素子シート４２の上面図を示す。次に、（直線矢印により示される）プリント方向にプリントされた一連の細線７９ａ、７９ｂ等から成るパターンが、交互に入れ替わる細線が１つの端子が始まって他方に達しないように、素子シート４２に加えられる。細線７９ａ、７９ｂ等は、湾曲端部６９において、または、プリンタ機器が提供し得る制御のレベルに応じないで、終端し得る。適切な動作を確実にするために、細線７９ａ、７９ｂ等の各々は、その線が接続されて他方から安全な距離で終端すると仮定される最近プリントされた端子上を進む細線追加延在部８０ａ、８０ｂ等を有する。端子は必要であるより大きく作られ、細線パターンはプリント方向にプリントされ、細線は端子を越えてプリントされるので、細線パターンの位置決めにおける小さい誤差が受容され得る。結果として、この設計により、既存のプリント機器が、それらの通常の最大解像度が５ミクロンまたはそれより大きいであろう場合、１ミクロンの間隙により分離された１ミクロン程度に細い細線を生成するように調整されることが可能になる。
個々の素子シートの各々が含み得る表面積を最大化するために、細線は、個々のキャパシタの電極を実装し、可能な限り細く、かつ、可能な限り高く作られる。細線の高さは、インクの粘度を変えることにより制御され得る。より粘性の高いインクを用いることで、より高い線が生成される。処理に応じて、速乾インクまたはＵＶ光で硬化するインクまたは別の方法の使用が、細線の達成可能な高さをさらに増すために適用され得る。
図２２において示されるパターンにより、全ての個々のキャパシタが並列に配置された素子シートが生成される。この構成は、図１５において説明されるものと類似している。
図２３は、図２１において説明されるようにプリントされた２つの端子６０ａおよび６０ｂを有する素子シート４２の上面図を示す。次に、（直線矢印により示される）プリント方向にプリントされた一連の細線７９ａ、７９ｂ等および短い細線８１ａ、８１ｂ等から成るパターンが、交互に入れ替わる細線７９ａ、７９ｂ等が一方の端子で始まって他方に達しないように、かつ、短い細線８１ａ、８１ｂ等が端子の一方に接触しないように、素子シート４２に加えられる。細線７９ａ、７９ｂ等ならびに短い細線８１ａ、８１ｂ等は、湾曲端部６９において、または、プリンタ機器が提供し得る制御のレベルに応じないで、終端し得る。適切な動作を確実にするために、細線７９ａ、７９ｂ等は、その線が接続されて他方から安全な距離で終端すると仮定される最近プリントされた端子上を進む細線追加延在部８０ａ、８０ｂ等を有する。端子は必要であるより大きく作られ、細線パターンおよび短い細線パターンはプリント方向にプリントされ、細線は端子を越えてプリントされるので、細線パターンおよび短い細線パターンの位置決めにおける小さい誤差が受容され得る。結果として、この設計により、既存のプリント機器が、それらの通常の最大解像度が５ミクロンまたはそれより大きいであろう場合、１ミクロンの間隙により分離された１ミクロン程度に細い細線および短い細線を生成するように調整されることが可能になる。
１つの短い細線が２つ細線毎の間にプリントされた、図２３に示されるパターンにより、直列に接続された２つのキャパシタのｍ個の並列のセットを有する素子シートが生成される。ｍは、素子シートの幅ならびにプリントされる細線および短い細線の厚さに依存する。この構成は、図１６において説明されるものと類似している。
個々の素子シートの各々が含み得る表面積を最大化するために、細線および短い細線は、個々のキャパシタの電極を実装し、可能な限り細く、かつ、可能な限り高く作られる。細線および短い細線の高さは、インクの粘度を変えることにより制御され得る。より粘性の高いインクを用いることで、より高い線が生成される。処理に応じて、速乾インクまたはＵＶ光で硬化するインクまたは別の方法の使用が、細線および短い細線の達成可能な高さをさらに増すために適用され得る。
図２４は、図２１において説明されるようにプリントされた２つの端子６０ａおよび６０ｂを有する素子シート４２の上面図を示す。次に、（直線矢印により示される）プリント方向にプリントされた一連の細線７９ａ、７９ｂ等および短い細線８１ａ、８１ｂ等から成るパターンが、交互に入れ替わる細線７９ａ、７９ｂ等が一方の端子で始まって他方に達しないように、かつ、短い細線８１ａ、８１ｂ等が端子の一方に接触しないように、素子シート４２に加えられる。細線７９ａ、７９ｂ等ならびに短い細線８１ａ、８１ｂ等は、湾曲端部６９において、または、プリンタ機器が提供し得る制御のレベルに応じないで、終端し得る。適切な動作を確実にするために、細線７９ａ、７９ｂ等は、その線が接続されて他方から安全な距離で終端すると仮定される最近プリントされた端子上を進む細線追加延在部８０ａ、８０ｂ等を有する。端子は必要であるより大きく作られ、細線パターンおよび短い細線パターンはプリント方向にプリントされ、細線は端子を越えてプリントされるので、細線パターンおよび短い細線パターンの位置決めにおける小さい誤差が受容され得る。結果として、この設計により、既存のプリント機器が、それらの通常の最大解像度が５ミクロンまたはそれより大きいであろう場合、１ミクロンの間隙により分離された１ミクロン程度に細い細線および短い細線を生成するように調整されることが可能になる。
２つの短い細線が２つ細線毎の間にプリントされた、図２４に示されるパターンにより、直列に接続された３つのキャパシタのｍ個の並列のセットを有する素子シートが生成される。ｍは、素子シートの幅ならびにプリントされる細線および短い細線の厚さに依存する。この構成は、図１７において説明されるものと類似している。
図１８、図１９および図２０において説明されるものに類似する他の構成だけでなく、直列に接続されたｎ個のキャパシタのｍ個の並列のセットの他の配置は、プリントされる細線および短い細線のパターンを変更することにより、容易に生成され得る。
図２５は、互いの上に積み重ねられた大量の素子シートを手頃なコストで生じさせ得る製造方法の等角図を示す。薄いプラスチック膜のシートヒール８２は、最長で数キロメートルの連続するシート８３ａを含み、機械にフィードするために広げられている。連続するシート８３ａはまず、穿孔ドラム４４または必要箇所にオリフィスを生じさせるための他の適切な方法を用いて穿孔される。次に、連続するシート８３ａは、処理の他の段階が実行される一連のワークステーション８４ａ、８４ｂ、８４ｃ等を通過する。
プリント処理において、ワークステーション８４ａは端子をプリントし、ワークステーション８４ｂは細線および短い細線の選択されたパターンをプリントし、ワークステーション８４ｃは電解質およびグルーストリップを吐出する。
フォトレジスト処理において、ワークステーション８４ａは、フォトレジストを吐出し、ワークステーション８４ｂは、図６において説明される円筒状のパターンマスクまたは別の適切な方法を用いてフォトレジストを増感させる。ワークステーション８４ｃは、フォトレジストの領域を除去し、その後のワークステーション（雑多さを回避するために不図示）は、インクを吐出し、最終的なインクのこぼれを除去し、残りのフォトレジストを除去し、電解質およびグルーストリップを吐出する。
ガイドローラ８５ａ、８５ｂ等を用いて端子の適切な位置合わせを可能にするよう張力を受けているいくつかの連続するシート８３ｂ、８３ｃ、８３ｄ、８３ｅ等は次に、共に押圧されて接着され、積層シート８６が生じる。積層シート８６はまず、移動方向において切断され、平行な幅切断シート８７が生じる。その後、平行な幅切断シート８７は、動きと垂直な方向に切断され、設計されたサイズの長さ切断シート８８が生じる。異なる連続するシートにプリントされる素子シートの順序に応じて、様々な積層が生成され得る。
図２６は、同一のナノリニアパターンデザインまたはプリントされた細線パターンおよび短い細線パターンならびに両端の両側の端子６０ａ、６０ｂ等で作られた同一の端子構成を有するいくつかの素子シート４２ａ、４２ｂ、４２ｃ等から構成される並列積層８９の正面図を示す。素子シート４２ａ、４２ｂ、４２ｃ等と、それらの対応するプリント層７２ａ、７２ｂ等ならびに電解質６３ａ、６３ｂ、６３ｃ等のそれらの層とが互いの上に積み重ねられ、素子シートの上部の各端子が次の素子シートの底部の対応する端子と接触して、端子接続部９３のセットが生じる。素子シートに塗布される電解質は、電解質が塗布された素子シートと、次の素子シートとに含まれる。カバー素子９５は、並列積層８９を閉ざす、前の素子シートの電解質を含むように、全ての端子を有するが、電極および電解質が上部に配置されていない素子シートから成る。
図２７は、同一のナノリニアパターンデザインまたはプリントされた細線パターンおよび短い細線パターンならびに上部だが両端の底部６０ｃのただ１つの端の端子６０ａ、６０ｂ等で作られた同一の端子構成を有するいくつかの素子シート４２ａ、４２ｂ、４２ｃ等から構成される直列積層９０の正面図を示す。素子シート４２ａ、４２ｂ、４２ｃ等と、それらの対応するプリント層７２ａ、７２ｂ等ならびに電解質６３ａ、６３ｂ等のそれらの層が交互の向きで互いの上に積み重ねられていることにより、底部の端子６０ｃが、１つの層の左側かつ積層の次の層の右側に位置する。全ての素子シートの１つの端子は、次の素子シートの底部上に対応する端子を有さない。また、素子シートは、導体ではない材料からできているので、直列ギャップ９４が生じる。積層の同じ側の次の素子シートの上部の端子は、次の素子シートの底部上に一致する端子を有し、端子接続部９３が生じる。この配置は、その後の層の各において左から右に交互に入れ替わり、直列積層９０上の全ての素子シートの直列接続が生じる。素子シートに塗布される電解質は、電解質が塗布された素子シートと、次の素子シートとに含まれる。同じ側の上部および底部のただ１つの端に端子を有し、電極および電解質を有しないカバー素子９５が、前の素子シートの電解質を含むように積層の上部に配置され、直列積層９０が閉ざされる。
図２８は、同一のナノリニアパターンデザインまたはプリントされた細線および短い細線パターンならびに異なる端子構成を有する素子シートから構成される２直列３並列積層９１の正面図を示す。素子シート４２ａおよび４２ｄは、上部の両端の端にであるが底部のただ１つの端にある端子で作られているが、交互の向きに積み重ねられている。素子シート４２ｂ、４２ｃ、４２ｅ、４２ｆは、上部および底部の両端の端子で作られている。素子シートに塗布される電解質は、電解質が塗布された素子シートと、次の素子シートとに含まれる。同じ側の上部および底部のただ１つの端に端子を有し、電極および電解質を有しないカバー素子９５が、前の素子シートの電解質を含むように積層の上部に配置され、２直列３並列積層９１が閉ざされる。
中央の直列ギャップ９４ａは、２直列３並列積層９１を２つのブロックに分割する。各ブロックは、３つの素子シートで作られる。第１のブロックは、端子接続部９３ａ、９３ｂ、９３ｃおよび９３ｄにより接続された素子シート４２ａ、４２ｂおよび４２ｃにより作られる。第２のブロックは、端子接続部９３ｆ、９３ｇ、９３ｈおよび９３ｉにより接続された素子シート４２ｄ、４２ｅおよび４２ｆにより作られる。２つのブロックは、端子接続部９３ｅにより直列に接続される。端子接続部９３ｊは、他方の側のカバー素子９５および直列ギャップ９４ｂの接続により、残りの素子シートを絶縁する。
図２９は、同一のナノリニアパターンデザインまたはプリントされた細線および短い細線パターンならびに異なる端子構成を有する素子シートから構成される３直列２並列積層９２の正面図を示す。素子シート４２ａ、４２ｃおよび４２ｅは、上部の両端の端にであるが底部のただ１つの端にある端子で作られているが、交互の向きに積み重ねられている。素子シート４２ｂ、４２ｄおよび４２ｆは、上部および底部の両端の端子で作られている。素子シートに塗布される電解質は、電解質が塗布された素子シートと、次の素子シートとに含まれる。同じ側の上部および底部のただ１つの端に端子を有し、電極および電解質を有しないカバー素子９５が、前の素子シートの電解質を含むように積層の上部に配置され、３直列２並列積層９２が閉ざされる。
直列ギャップ９４ａおよび９４ｂは、３直列２並列積層９２を３つのブロックに分割する、各ブロックは、２つの素子シートで作られる。第１のブロックは、端子接続部９３ａおよび９３ｂにより接続された素子シート４２ａおよび４２ｂにより作られる。第２のブロックは、端子接続部９３ｄおよび９３ｅにより接続された素子シート４２ｃおよび４２ｄにより作られる。第３のブロックは、端子接続部９３ｇおよび９３ｈにより接続された素子シート４２ｅおよび４２ｆにより作られる。第１のブロックおよび第２のブロックは、端子接続部９３ｃにより直列に接続され、第２のブロックおよび第３のブロックは、端子接続部９３ｆにより直列に接続される。端子接続部９３ｉは、他方の側のカバー素子９５および直列ギャップ９４ｃの接続により、残りの素子シートを絶縁する。
特定の電圧および電流を提供できる積層を実装すべく、素子シートの適切な組み合わせが、任意のタイプのｎ×ｍ個の積層を生成するために用いられ得る。各々が、並列に接続されたｍ個の素子シートからできているｎ個のブロックが、直列に接続される。
図３０は、２つのデバイス端子９９ａおよび９９ｂを有するケース９８と、素子シートの積層とから構成されるスーパーキャパシタの１つの実施形態の分解図を示す。図３０の場合において、スーパーキャパシタは、１つの並列積層８９で組み立てられる。漏れを防止するために、電解質密閉部９６が、電解質により覆われた領域の周囲に作られ、２つの端子密閉部９７ａおよび９７ｂが、機械的な支持を提供し、端子６０ａおよび６０ｂを絶縁し、かつ、個々の素子シートにおけるいくつかの端子間の接触を改善するように作られている。電解質密閉部９６ならびに端子密閉部９７ａおよび９７ｂは、グルーストリップを用いて、または、素子シートにおける必要なスポットに熱を加えてそれらを共に溶融および融解させることにより作られ得る。並列積層８９の両端における端子６０ａおよび６０ｂは、全て接続され、デバイス端子９９ａおよび９９ｂは、ケースの両側の端子に接触し得るようにケース９８の周囲をめぐるよう構成される。
図３１は、ケース９８と、２つのデバイス端子９９ａおよび９９ｂと、並列積層８９とから構成される、図３０の組み立てられたスーパーキャパシタを示す。
詳細図３１Ａは、並列積層の最上の端子６０ａとデバイス端子９９ａとの間のデバイス接続部１００ａを示す。デバイス接続部１００ａは、ほとんどの用途において、溶接または複雑な配線の必要なく単に接触により作られ得るので、製造上の複雑さとコストとが低減する。
図３２は、この場合には１つの直列積層９０に基づく、組み立てられたスーパーキャパシタの別の実施形態を示す。直列積層９０がケース９８のただ１つの端の両側に端子を有するので、デバイス端子９９ａおよび９９ｂは、異なる設計で作られている。デバイス端子９９ａおよび９９ｂは、ケース９８に埋め込まれ、そのうちの１つがケースの各側の適切な位置に配置されて積層の端子と接触する。
図３２Ａは、直列積層のデバイス端子９９ａと端子６０ａとの間の直列デバイス接続部１００ａを示す。
図３３は、この場合には１つの２直列３並列積層９１に基づく、組み立てられたスーパーキャパシタの別の実施形態を示す。ケース９８のただ１つの端の両側に端子を有する積層、例えば、２直列３並列積層９１のためのデバイス端子９９ａおよび９９ｂの第２の代替的な設計が示される。デバイス端子９９ａおよび９９ｂは、それらの間にいくらかの間隔を空けて、ケース９８の同じ端に配置されるようにより短く作られている。
詳細図３３Ａは、２直列３並列積層のデバイス端子９９ａと端子６０ａとの間のデバイス接続部１００ａを示す。
詳細図３３Ｂは、デバイス端子９９ｂが端子６０ａの上方を端子６０ａと接触することなく通るのをデバイス端子バイパス１０１ｂが可能にしていることを示す。デバイス端子９９ｂおよび端子６０ａは、ケースの壁により分離されている。
図３４は、並列積層など、ケース９８の反対端に端子を有する積層用の組み立てられたスーパーキャパシタの別の実施形態を示す。デバイス端子９９ａおよび９９ｂは、積層の端子を接続するために、適切な場所における反対端に配置される。
［動作］ 図３は、穿孔ドラム４４が曲線矢印の方向に回転し、素子シート４２が直線矢印の方向に同時に進み、穿孔くぎ４５ａおよび４５ｂが、素子シートの意図される位置にオリフィス４３ａおよび４３ｂを生じさせることを示す。
図６は、円筒状のパターンマスク５０が曲線矢印の方向に回転し、素子シート４２が直線矢印の方向に同時に進み、直線型光源５２が円筒状のパターンマスク５０を照射する適切な波長の集束およびコリメートされた光を生成することで、フォトレジストを増感させる素子シート４２の表面に動的な像が生成されることを示す。マスクギャップ５１は、２つの連続する素子シート間に、それらが後で切断されて離れ得るよう、間隙を生じさせる。この処理は、素子シートの両側に対して繰り返される。
図２５は、互いの上に積み重ねられた大量の素子シートを手頃なコストで生じさせ得る製造方法を示す。薄いプラスチック膜のシートヒール８２は、最長で数キロメートルの連続するシート８３ａを含み、機械をフィードするために広げられている。連続するシート８３ａはまず、穿孔ドラム４４または必要箇所にオリフィスを生じさせるための他の適切な方法を用いて穿孔される。次に、連続するシート８３ａは、処理の他の段階が実行される一連のワークステーション８４ａ、８４ｂ、８４ｃ等を通過する。
プリント処理において、ワークステーション８４ａは端子をプリントし、ワークステーション８４ｂは細線および短い細線の選択されたパターンをプリントし、ワークステーション８４ｃは電解質およびグルーストリップを吐出する。
フォトレジスト処理において、ワークステーション８４ａは、フォトレジストを吐出し、ワークステーション８４ｂは、図６において説明される円筒状のパターンマスクまたは別の適切な方法を用いてフォトレジストを増感させる。ワークステーション８４ｃは、フォトレジストの領域を除去し、その後のワークステーション（雑多さを回避するために不図示）は、インクを吐出し、最終的なインクのこぼれを除去し、残りのフォトレジストを除去し、電解質およびグルーストリップを吐出する。
ガイドローラ８５ａ、８５ｂ等を用いて端子の適切な位置合わせを可能にするよう張力を受けているいくつかの連続するシート８３ｂ、８３ｃ、８３ｄ、８３ｅ等は次に、共に押圧されて接着され、積層シート８６が生じる。積層シート８６はまず、移動方向において切断され、平行幅切断シート８７が生じる。その後、平行幅切断シート８７は、動きと垂直な方向に切断され、設計されたサイズの長さ切断シート８８が生じる。異なる連続するシートにプリントされる素子シートの順序に応じて、様々な積層が生成され得る。
図３５は、素子シート４２のうち、既にオリフィス４３が穿孔され、フォトレジスト４６用の基板として機能する部分の断面図を示す。フォトレジスト４６は、回転コーティング、噴霧、ローラコーティング、ディップコーティング、押出部コーティングまたはフォトレジスト４６を素子シート４２の表面上に均等に広げるための他の類似の処理を通じて、素子シート４２に塗布され得る。また、コーティング処理は、フォトレジスト４６の厚さＴＣを最適化して、適切な寸法の構造面を提供し得る。当該構造面は、グラフェンおよび／または炭素ベースのインクを含むように物理障壁を形成する。例えば、図２５において説明される処理に組み込むのに適したローラコーティング処理を用いて、フォトレジスト４６は、素子シート４２から一定の距離に維持されたローラを用いて広げられ得、フォトレジスト４６の厚さＴＣが設定される。フォトレジスト４６の厚さＴＣは、いくつかの実施形態において、１μｍ〜１０μｍの範囲内または所望のエネルギー密度および出力密度に応じた他の範囲内であり得る。
図３６は、パターンマスク４７のうち、フォトレジスト４６の一部の領域を光源４９に対して露光するようフォトレジスト４６上で位置合わせされた部分の断面を示す。露光した部分を洗浄するために、フォトレジスト４６から離れて現像液が塗布されることで、物理障壁５６に囲まれ、オリフィス４３を露光するキャビティ５５のセットが残る。
図３７は、プリンタヘッド５７からのインク５８の堆積を示す。この堆積は、沈降および跳ねに起因し、概して、インクの組成および粘度に応じて５μｍ超である。本発明の処理を用いて、グラフェン、酸化グラフェン、活性炭、カーボンナノチューブまたは他の混合物からできている特殊インク５８が、フォトレジストの物理障壁５６により形成されるキャビティ内にプリントされる。示されるように、複数のキャビティ５５は、非常に小さい領域内に、かつ、平坦な表面のみを有する素子シート４２上でのインク５８の堆積に最小限必要な５μｍよりはるかに小さい領域内に形成され得る。
図３８に示されるように、フォトレジスト層４６の厚さＴＣにより、インク５８ａがキャビティを充填するか、または部分的に充填することが可能になり、非常に小さい領域内のインク５８ａの量を増やしてグラフェンおよび炭素成分の表面積を増やすことが可能になることにより、エネルギー貯蔵量が増える。これにより、短絡につながり得る漏れまたはこぼれのリスクなく、インク５８ａが、覆われるよう意図される全てのスポットに達することが可能になる。堆積したインク５８ｂは、オリフィス４３の中を流れてオリフィス４３を充填し、素子シート４２の他方の側に達する。
処理のこの時点で、インク５８ａ、５８ｂａは、物理障壁が除去される前に、硬化処理に送られ得るか、または、単独で乾燥したまま残され得る。いくつかの実施形態において、グラフェンおよび／または炭素ベースのインクは、低粘度の結合剤を用いて微小な粒子で作られ得るか、または、適切な硬化処理に送られて、本明細書において説明されるパターンデザインを形成するよう固体化されない限り硬化しない結合剤で作られ得る。インクがキャビティ５５の体積から溢れた場合、図１２において説明されるキャビティの内部に堆積したインクを損傷させることなく余分なインクを除去するための処理が用いられ得る。
図３９は、インク５８ａ、５８ｂが乾燥した後、フォトレジストの残りの領域を光源４９に対して露光するための処理工程が実行されることにより、全てのフォトレジストが、素子シート４２から離れて洗浄され得ることを示す。
図４０は、グラフェンおよび／または炭素ベースのインク５８ａ、５８ｂから形成される電解質６３をパターンデザイン内にプリントする処理工程を示す。電解質６３は、フォトレジストが除去されたことで残る間隙に流れ込み、グルーストリップを用いて、または熱を加えることにより、密閉され得る。
スーパーキャパシタの個々の素子シートは、所望の指定される定格電圧および定格電流に従って作られ、積み重ねられる。貯蔵される電流およびエネルギーを増やすために、並列に積み重ねられた素子シートのブロックが用いられ、電圧を増加させるために、１または複数の素子シートの同一のブロックが直列に積み重ねられる。端子は、それらを正確に位置合わせする必要なく個々の素子シートが容易に積み重ねられることを可能にするために、個々のフリンジよりはるかに大きなサイズを有するように構成される。これにより、デバイスの構築が容易になり、コストが低減する。端子をより大きなサイズにすることによっても、大電流の導電性が促進され、デバイスが供給することができる最大瞬間出力が改善される。
スーパーキャパシタの動作は、非常に単純であり、そのようなデバイスの標準的なやり方に従っている。スーパーキャパシタは、充電中または放電中に最大電流を超えないことを確実にする適切な回路を用いて、充電および放電され得る。
［結論］ グラフェンベースのインクを用いてプリントされ得る薄いシートを用いてスーパーキャパシタの構築を容易にする、素子シートを構築するためのパターンデザインのセットが提案される。提案されるパターンはほぼ、平行な直線で作られているので、パターンがプリントの方向で位置合わせされることが可能になる。これにより、インクの堆積が促進され、プリントエラーおよびコストが低減する。
提案されるパターンは、一連の接続オリフィス内に素子シートの両側を接続する、素子シート上の他のプリント特徴部と比較してより大きなサイズの端子も含む。端子により、所望の定格電圧、定格電流および定格電荷を実現するために必要な素子シートの積層の組立が簡略化され、個々のプリントされたシートが、個々の溶接部、金属化または複雑な位置合わせ処理の必要なく互いの上に配置されることが可能になる。接続部は、単に個々のシートを積層上に配置することにより、容易に、かつ、高い信頼性で作られる。
シートにおける電解質は、グルーストリップで、または熱密閉処理を用いて、積層の内部に密閉され得、密閉された積層は、より要求が厳しい用途によりより安定した接続が必要にならない限り、溶接の必要なく、ケースの内部に単に配置され得る。
フォトレジスト処理により、フォトレジストを用いた非常に小さい構造物のプリントが可能になり、デバイスの重量を増やすことなく、高エネルギー密度を有するデバイスの構築が可能になる。
標準的なプリント処理により、より小さいエネルギー密度を有するデバイスを製造するとはいえ標準的なプリント機器を用いたフォトレジスト処理で製造されるデバイスより安価なデバイスの構築が可能になる。
より効率的な設計と、より単純な組立プロセスと、より小さい構造とを組み合わせることにより、手頃な価格でより良いスーパーキャパシタデバイスが製造される。
本発明は、その特定の好ましい実施形態を特に参照して詳細に説明されてきたが、本発明の趣旨および範囲内で変更および修正が行われ得ることが理解されよう。

Claims (35)

  1. 高エネルギー密度を有するスーパーキャパシタの製造のための製造プロセスであって、
    素子シートに一連のオリフィスを穿孔する段階と、
    前記素子シートの片側または両側にフォトレジストを積層する段階と、
    前記フォトレジストの所与の部分を前記素子シートから除去するために、前記フォトレジストの前記所与の部分を光源に対して露光する段階と、
    前記フォトレジストの残りの部分内に、かつ、前記一連のオリフィス内に、グラフェンインクをプリントする段階と、
    前記残りの部分と比較してより大きなサイズを有する端子を作るために、かつ、前記素子シートの前記両側を接続するために、前記素子シートの前記両側にグラフェンインクをプリントして前記一連のオリフィスを充填する段階と、
    前記フォトレジストの前記残りの部分を除去することにより、パターンデザインを残す段階と、
    前記パターンデザイン内に電解質をプリントする段階と
    を備え、
    前記パターンデザインは、前記スーパーキャパシタ内のエネルギー密度を高めるために間隙間の間隔を最小にした電極を形成する、
    スーパーキャパシタの製造のための製造プロセス。
  2. プリントされた前記電極間の最小の間隙は、５ミクロン未満である、
    請求項１に記載のスーパーキャパシタの製造のための製造プロセス。
  3. プリントされた前記電極間の最小の間隙は、１００ナノメートルから２ミクロンの間である、
    請求項１に記載のスーパーキャパシタの製造のための製造プロセス。
  4. 前記フォトレジストの厚さを増加させてグラフェンインク層および電解質層の深さを増加させることにより、前記スーパーキャパシタの前記エネルギー密度を高める段階
    を備える、請求項１から３のいずれか一項に記載のスーパーキャパシタの製造のための製造プロセス。
  5. 前記グラフェンインクに代えて、グラフェンと、カーボンナノチューブと、活性炭とから成る群から選択される混合物から構成されるインクを利用して、前記電極にポアの数を増やすことでプリントされた前記電極の利用可能な表面積を増やし、かつ、前記スーパーキャパシタのキャパシタンスおよび前記エネルギー密度を高めることにより、前記電極の物理特性を高める段階
    を備える、請求項１から４のいずれか一項に記載のスーパーキャパシタの製造のための製造プロセス。
  6. プリント方向へ直線状に延在する物理障壁を有するパターンデザイン
    を備える、請求項１から５のいずれか一項に記載のスーパーキャパシタの製造のための製造プロセス。
  7. 前記素子シート内にプリントされ得る、個々のキャパシタの数を最大化するパターンデザイン
    を備える、請求項１から５のいずれか一項に記載のスーパーキャパシタの製造のための製造プロセス。
  8. 並列に接続された個々のキャパシタ
    を備える、請求項１から７のいずれか一項に記載のスーパーキャパシタの製造のための製造プロセス。
  9. 直列に接続された個々のキャパシタ
    を備える、請求項１から７のいずれか一項に記載のスーパーキャパシタの製造のための製造プロセス。
  10. 直列および並列に接続された個々のキャパシタ
    を備える、請求項１から７のいずれか一項に記載のスーパーキャパシタの製造のための製造プロセス。
  11. 隣接する電極の湾曲した輪郭と一致する湾曲端部で終端する前記電極の個々のフリンジを含むパターンデザイン
    を備える、請求項１から１０のいずれか一項に記載のスーパーキャパシタの製造のための製造プロセス。
  12. 前記スーパーキャパシタのキャパシタンスおよび電流を増加させるために、素子シートを並列に積み重ねる段階
    を備える、請求項１から１１のいずれか一項に記載のスーパーキャパシタの製造のための製造プロセス。
  13. 前記スーパーキャパシタの電圧を増加させるために、素子シートを直列に積み重ねる段階
    を備える、請求項１から１１のいずれか一項に記載のスーパーキャパシタの製造のための製造プロセス。
  14. 前記スーパーキャパシタの電圧、キャパシタンスおよび電流を増加させるために、素子シートを直列および並列に積み重ねる段階
    を備える、請求項１から１１のいずれか一項に記載のスーパーキャパシタの製造のための製造プロセス。
  15. 請求項１に記載の製造プロセスにより製造されるスーパーキャパシタ。
  16. フォトレジスト処理を用いて現像されるパターンデザインと、
    前記パターンデザイン内にプリントされたグラフェンインクと、
    前記パターンデザイン内にプリントされ、前記パターンデザインを覆う電解質と
    を備え、
    個々のキャパシタの寸法は、高エネルギー密度スーパーキャパシタを形成すべく、より多くのキャパシタをある領域内に嵌め込むために低減されている、
    高エネルギー密度スーパーキャパシタ。
  17. プリントされた前記グラフェンインクの線の最小寸法は、５ミクロン未満である、
    請求項１６に記載の高エネルギー密度スーパーキャパシタ。
  18. プリントされた前記グラフェンインクの線の最小寸法は、１００ナノメートルと２ミクロンとの間である、
    請求項１６に記載の高エネルギー密度スーパーキャパシタ。
  19. キャパシタンスおよび電流を増加させるために並列に積み重ねられ得る、
    請求項１６から１８のいずれか一項に記載の高エネルギー密度スーパーキャパシタ。
  20. 電圧を増加させるために直列に積み重ねられ得る、
    請求項１６から１８のいずれか一項に記載の高エネルギー密度スーパーキャパシタ。
  21. 電圧、キャパシタンスおよび電流を増加させるために直列および並列に積み重ねられ得る、
    請求項１６から１８のいずれか一項に記載の高エネルギー密度スーパーキャパシタ。
  22. 前記グラフェンインクに代えて、グラフェンと、カーボンナノチューブと、活性炭とから成る群から選択される混合物から構成されるインクとを利用して、電極にポアの数を増やすことでプリントされた前記電極の利用可能な表面積を増やし、かつ、前記高エネルギー密度スーパーキャパシタのキャパシタンスおよびエネルギー密度を高めることにより、前記電極の物理特性を高める、
    請求項１６から２１のいずれか一項に記載の高エネルギー密度スーパーキャパシタ。
  23. 高エネルギー密度を有する細線スーパーキャパシタの製造のための製造プロセスであって、
    素子シートに一連のオリフィスを穿孔する段階と、
    前記素子シートの両側を接続する端子を作るために、前記素子シートの前記両側にグラフェンインクをプリントして前記一連のオリフィスを充填する段階と、
    前記端子と垂直であり、かつ、プリント方向に沿った複数の細線にグラフェンインクをプリントする段階と、
    前記複数の細線内に電解質をプリントする段階と、
    間隙間の間隔を最小にした電極を形成して、前記細線スーパーキャパシタ内のエネルギー密度を高める段階と
    を備える、細線スーパーキャパシタの製造のための製造プロセス。
  24. プリント特徴部間の最小の間隙は、１０ミクロン未満である、
    請求項２３に記載の細線スーパーキャパシタの製造のための製造プロセス。
  25. プリント特徴部間の最小の間隙は、２００ナノメートルと１０ミクロンの間である、
    請求項２３に記載の細線スーパーキャパシタの製造のための製造プロセス。
  26. 前記複数の細線と並列であり、かつ、前記端子に接続していない短い細線をプリントすることにより、追加の直列のキャパシタを作って電圧を増加させる段階
    を備える、請求項２３から２５のいずれか一項に記載の細線スーパーキャパシタの製造のための製造プロセス。
  27. 前記グラフェンインクに代えて、グラフェンと、カーボンナノチューブと、活性炭とから成る群から選択される混合物から構成されるインクを利用して、前記電極にポアの数を増やすことでプリントされた前記電極の利用可能な表面積を増やし、かつ、前記細線スーパーキャパシタのキャパシタンスおよび前記エネルギー密度を高めることにより、前記電極の物理特性を高める段階
    を備える、請求項２３から２６のいずれか一項に記載の細線スーパーキャパシタの製造のための製造プロセス。
  28. 前記素子シート内にプリントされ得る個々のキャパシタの数を最大化する前記複数の細線から形成されるパターンデザイン
    を備える、請求項２３から２７のいずれか一項に記載の細線スーパーキャパシタの製造のための製造プロセス。
  29. 並列に接続された個々のキャパシタ
    を備える、請求項２３から２８のいずれか一項に記載の細線スーパーキャパシタの製造のための製造プロセス。
  30. 直列に接続された個々のキャパシタ
    を備える、請求項２３から２８のいずれか一項に記載の細線スーパーキャパシタの製造のための製造プロセス。
  31. 直列および並列に接続された個々のキャパシタ
    を備える、請求項２３から２８のいずれか一項に記載の細線スーパーキャパシタの製造のための製造プロセス。
  32. 前記細線スーパーキャパシタのキャパシタンスおよび電流を増加させるために、素子シートを並列に積み重ねる段階
    を備える、請求項２３から３１のいずれか一項に記載の細線スーパーキャパシタの製造のための製造プロセス。
  33. 前記細線スーパーキャパシタの電圧を増加させるために、素子シートを直列に積み重ねる段階
    を備える、請求項２３から３１のいずれか一項に記載の細線スーパーキャパシタの製造のための製造プロセス。
  34. 前記細線スーパーキャパシタの電圧、キャパシタンスおよび電流を増加させるために、素子シートを直列および並列に積み重ねる段階
    を備える、請求項２３から３１のいずれか一項に記載の細線スーパーキャパシタの製造のための製造プロセス。
  35. 請求項２３に記載の製造プロセスにより製造されるスーパーキャパシタ。
JP2019514153A 2016-05-23 2017-05-22 スーパーキャパシタの製造のための製造プロセス、および、細線スーパーキャパシタの製造のための製造プロセス Active JP7060289B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662340119P 2016-05-23 2016-05-23
US62/340,119 2016-05-23
PCT/BR2017/000055 WO2017201591A1 (en) 2016-05-23 2017-05-22 Graphene supercapacitor design and manufacture

Publications (2)

Publication Number Publication Date
JP2019517160A true JP2019517160A (ja) 2019-06-20
JP7060289B2 JP7060289B2 (ja) 2022-04-26

Family

ID=60330426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019514153A Active JP7060289B2 (ja) 2016-05-23 2017-05-22 スーパーキャパシタの製造のための製造プロセス、および、細線スーパーキャパシタの製造のための製造プロセス

Country Status (5)

Country Link
US (2) US10373765B2 (ja)
EP (1) EP3465706A4 (ja)
JP (1) JP7060289B2 (ja)
BR (1) BR112018073886A2 (ja)
WO (1) WO2017201591A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784053B2 (en) * 2016-05-23 2020-09-22 Ivan Araujo Dayrell Graphene supercapacitor design and manufacture
WO2017201591A1 (en) * 2016-05-23 2017-11-30 Araujo Dayrell Ivan Graphene supercapacitor design and manufacture
CN110098067A (zh) * 2018-01-29 2019-08-06 天津大学 可墨水直写打印柔性电极及其制备方法和应用
CN110635162A (zh) * 2019-09-23 2019-12-31 深圳市泽塔电源系统有限公司 电化学储能装置及制造方法
CN111223672B (zh) * 2020-02-27 2020-11-27 清华大学 一种微短路结构的冲击自传感超级电容器及应用
US20230335349A1 (en) * 2020-08-21 2023-10-19 Ivan Araujo Dayrell Filtering pattern for laser beams suitable for the production of supercapacitors
BR102021009876A2 (pt) * 2021-05-21 2022-12-06 Apxn Green Technology Eireli Sistema de recarga rápida para geradores e baterias estacionárias

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005525674A (ja) * 2001-07-27 2005-08-25 マサチューセッツ　インスティテュート　オブ　テクノロジー 電池構造、自己組織化構造、及び関連方法
US20060006496A1 (en) * 2004-07-08 2006-01-12 Harris Edward B Interdigitaded capacitors
JP2008300191A (ja) * 2007-05-31 2008-12-11 Sumitomo Electric Ind Ltd 固体薄膜電池
JP2011097031A (ja) * 2009-09-30 2011-05-12 Semiconductor Energy Lab Co Ltd 電気化学キャパシタ
JP2011238589A (ja) * 2010-04-14 2011-11-24 Tokyo Ohka Kogyo Co Ltd 櫛型電極の製造方法
US20120170171A1 (en) * 2010-11-22 2012-07-05 Woo Young Lee Inkjet-printed flexible electronic components from graphene oxide
JP2013165267A (ja) * 2012-01-20 2013-08-22 Korea Advanced Inst Of Sci Technol 薄膜型スーパーキャパシタおよびその製造方法
CN104658762A (zh) * 2015-02-04 2015-05-27 清华大学 非对称微型锂离子电容及其制作方法
WO2016063925A1 (ja) * 2014-10-23 2016-04-28 国立研究開発法人産業技術総合研究所 プレーナ型エネルギーセル構造体、それを用いたエネルギーセル構造体アレイ、マイクロエネルギーデバイス及びその製造方法
US20160133396A1 (en) * 2014-11-07 2016-05-12 Bing R. Hsieh Printed supercapacitors based on graphene

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6068782A (en) 1998-02-11 2000-05-30 Ormet Corporation Individual embedded capacitors for laminated printed circuit boards
GB0229191D0 (en) * 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
US7621041B2 (en) * 2005-07-11 2009-11-24 E. I. Du Pont De Nemours And Company Methods for forming multilayer structures
JP5111099B2 (ja) * 2007-12-28 2012-12-26 シャープ株式会社 電池パック
WO2011093164A1 (ja) * 2010-01-29 2011-08-04 Jsr株式会社 電気化学デバイス
US9765271B2 (en) * 2012-06-27 2017-09-19 James J. Myrick Nanoparticles, compositions, manufacture and applications
TWI484301B (zh) * 2012-10-26 2015-05-11 Nat Univ Tsing Hua 形成連續性三維結構的噴墨方法
WO2014097015A1 (en) * 2012-12-19 2014-06-26 Basf Se Graphene-based in-plane supercapacitors
KR101656452B1 (ko) * 2013-09-06 2016-09-09 주식회사 잉크테크 전도성 패턴 형성 방법 및 전도성 패턴
CN104465119B (zh) * 2014-11-28 2017-07-14 国家纳米科学中心 基于三维ZnO@MnO2复合纳米阵列叉指电极的超级电容器及其制备方法
CN104637694A (zh) * 2015-02-03 2015-05-20 武汉理工大学 多孔石墨烯支撑聚苯胺异质结构基微型超级电容器纳米器件及其制备方法
CN105023766A (zh) * 2015-06-16 2015-11-04 清华大学 基于超薄聚合物基底的柔性微型超级电容器
WO2017201591A1 (en) * 2016-05-23 2017-11-30 Araujo Dayrell Ivan Graphene supercapacitor design and manufacture

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005525674A (ja) * 2001-07-27 2005-08-25 マサチューセッツ　インスティテュート　オブ　テクノロジー 電池構造、自己組織化構造、及び関連方法
US20060006496A1 (en) * 2004-07-08 2006-01-12 Harris Edward B Interdigitaded capacitors
JP2008300191A (ja) * 2007-05-31 2008-12-11 Sumitomo Electric Ind Ltd 固体薄膜電池
JP2011097031A (ja) * 2009-09-30 2011-05-12 Semiconductor Energy Lab Co Ltd 電気化学キャパシタ
JP2011238589A (ja) * 2010-04-14 2011-11-24 Tokyo Ohka Kogyo Co Ltd 櫛型電極の製造方法
US20120170171A1 (en) * 2010-11-22 2012-07-05 Woo Young Lee Inkjet-printed flexible electronic components from graphene oxide
JP2013165267A (ja) * 2012-01-20 2013-08-22 Korea Advanced Inst Of Sci Technol 薄膜型スーパーキャパシタおよびその製造方法
WO2016063925A1 (ja) * 2014-10-23 2016-04-28 国立研究開発法人産業技術総合研究所 プレーナ型エネルギーセル構造体、それを用いたエネルギーセル構造体アレイ、マイクロエネルギーデバイス及びその製造方法
US20160133396A1 (en) * 2014-11-07 2016-05-12 Bing R. Hsieh Printed supercapacitors based on graphene
CN104658762A (zh) * 2015-02-04 2015-05-27 清华大学 非对称微型锂离子电容及其制作方法

Also Published As

Publication number Publication date
WO2017201591A1 (en) 2017-11-30
EP3465706A4 (en) 2020-01-08
US20170338058A1 (en) 2017-11-23
BR112018073886A2 (pt) 2019-02-26
US10714273B2 (en) 2020-07-14
JP7060289B2 (ja) 2022-04-26
US10373765B2 (en) 2019-08-06
US20190333711A1 (en) 2019-10-31
EP3465706A1 (en) 2019-04-10

Similar Documents

Publication Publication Date Title
JP7060289B2 (ja) スーパーキャパシタの製造のための製造プロセス、および、細線スーパーキャパシタの製造のための製造プロセス
US8920522B2 (en) Battery manufacturing method and battery
CN110383538B (zh) 薄膜电极、树脂层形成油墨、无机层形成油墨以及电极印刷设备
JP5547265B2 (ja) 少なくとも一つの活性有機層を有する電子構成要素を製造するための方法
KR102509769B1 (ko) 박막 전극, 수지층 형성 잉크, 무기층 형성 잉크, 및 전극 인쇄 장치
JP5088660B2 (ja) 電気化学セルの製造方法
US20140002958A1 (en) High voltage edlc cell and method for the manufacture thereof
TW200848960A (en) Donor films with pattern-directing layers
CN104995744B (zh) 制造薄膜太阳能电池阵列的方法
US10784053B2 (en) Graphene supercapacitor design and manufacture
CN104512114B (zh) 液滴喷射装置和用于制造液滴喷射装置的方法
JP2019527938A (ja) 導電性材料のインプリントリソグラフィの方法、インプリントリソグラフィのためのスタンプ、及びインプリントリソグラフィのための装置
JP2000323129A (ja) 電池電極の製造方法
CN108382070A (zh) 液体喷射头以及液体喷射装置
CN111279447B (zh) 电容储能装置及其生产方法
JP7054164B2 (ja) 容量性エネルギー貯蔵デバイス及び同デバイスを作製する方法
US7508689B2 (en) Inverter and a drive system using the inverter
KR20080051739A (ko) 이미지형성체와 그 제조장치 및 방법
JP2005040665A (ja) パターン形成方法およびパターン形成装置
JPH0971033A (ja) 画像形成方法及び画像形成装置
JP7047317B2 (ja) 階層構造体の製造方法及び製造装置
JP2022073332A (ja) 二次電池用積層体を製造する方法および二次電池用積層体の製造装置
JP2024037578A (ja) 全固体電池の製造方法
TW201333983A (zh) 異方性導電膜、其製作裝置及製作方法
JP2004186676A (ja) 基板および集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220411

R150 Certificate of patent or registration of utility model

Ref document number: 7060289

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150