JP2019516155A - 構成グループを実装ラインへ割り当てるための方法および装置 - Google Patents

構成グループを実装ラインへ割り当てるための方法および装置 Download PDF

Info

Publication number
JP2019516155A
JP2019516155A JP2018548006A JP2018548006A JP2019516155A JP 2019516155 A JP2019516155 A JP 2019516155A JP 2018548006 A JP2018548006 A JP 2018548006A JP 2018548006 A JP2018548006 A JP 2018548006A JP 2019516155 A JP2019516155 A JP 2019516155A
Authority
JP
Japan
Prior art keywords
mounting
line
configuration
lines
expected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018548006A
Other languages
English (en)
Other versions
JP6851390B2 (ja
Inventor
プファッフィンガー,アレキサンデル
ロイヤー,クリスチャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2019516155A publication Critical patent/JP2019516155A/ja
Application granted granted Critical
Publication of JP6851390B2 publication Critical patent/JP6851390B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08Monitoring manufacture of assemblages
    • H05K13/085Production planning, e.g. of allocation of products to machines, of mounting sequences at machine or facility level
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/40Robotics, robotics mapping to robotics vision
    • G05B2219/40111For assembly
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/50Machine tool, machine tool null till machine tool work handling
    • G05B2219/50148Workpiece, setup of component, workpiece

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Operations Research (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • General Factory Administration (AREA)

Abstract

本発明は、実装ライン(BL1〜BL2)ごとに予め与えられた最大の時間稼働容量のもとで最小の構成素子分散値を達成するために、複数の構成グループ(LP1〜LP6)を、当該構成グループ(LP1〜LP6)に複数の構成素子(B1〜B6)を実装するための複数の実装ライン(BL1〜BL6)へ割り当てるための方法に関する。本方法では、構成素子分散値が複数の実装ライン(BL1〜BL2)において必要とされる構成素子種類の数の合計として定められ、実装すべき構成グループ(LP1〜LP6)の各構成グループ種類および各実装ライン(BL1〜BL2)とについて、各実装ライン(BL1〜BL2)における構成グループ種類の各サイクル時間と、各変更時間と、各ライン利用容量と、構成グループ種類ごとに期待される生産すべき個数とを考慮して、期待される生産時間が求められ、実際の生産すべき個数が予め定め得る確率分布に従って発生し、1つのライン(BL1〜BL2)に割り当てられた構成グループ(LP1〜LP6)の集合について、これらの期待される総生産時間の合計が、各実装ライン(BL1〜BL2)の最大の時間稼働容量を上回ってはならず、複数の実装ライン(BL1〜BL2)への複数の構成グループ(LP1〜LP6)の実行可能な割り当てが既存のインフラストラクチャ又は使用者定義の設定によって制限されており、複数の個数に関する前記確率分布から結果として生じる実装ラインごとの期待される生産時間の合計に関する確率分布について、これらの結果として生じる確率分布の各期待値からの偏差が予め定め得る最大閾値によって制限されるように、前記割り当てが実施され、複数の実装ライン(BL1〜BL1)への複数の構成グループ(LP1〜LP6)の割り当てが、与えられた設定のもとで整数線形計画法により算定される。【選択図】図3

Description

本発明は、複数の構成グループ(構造体)を、当該構成グループに複数の構成素子(コンポーネント)を実装するための複数の実装ラインへ割り当てるための方法に関する。さらに、本発明は、複数の構成グループに複数の構成素子を実装するための製造又は組立ラインのための装置に関する。さらに、本発明は、コンピュータプログラム製品およびコンピュータ読取可能な媒体に関する。
特に電子機器生産の分野では、製造すべきプリント基板もしくは構成グループがSMT実装ラインにおいて表面実装技術(surface mounted technology,SMT)によって製造される。SIPLACEなる製品名を有するSMT自動実装機およびシステムの製造元は、例えばASM社(http://www.siplace.com/en/Home)である。
しかし、技術的制約のために、どの実装ラインにおいてもどの構成グループも製造可能であるとは限らない。構成グループは、実装ラインで異なる生産時間を有することも多い。さらに、実装ラインの最大生産時間能力を上回ることは許されない。
1つの実装システムの複数の実装ラインへの複数の構成グループの割り当ては、通常、経験値又はヒューリスティック法に基づいて手動又は半自動で実施される。
製造での計画視野は通常中期的であるため、異なる構成グループ種類の将来的な個数に関しては不確実性が存在する。これは、願わしくない実装ラインの稼働容量/生産時間の著しい変動をもたらし得る。それゆえ実際には個々のラインにおいて格別に大きい生産時間変動を生じさせ得るような構成グループ−ライン割り当てを回避することが望まれる。このような生産時間変動は、しばしば当該ラインの過負荷又は不足負荷をもたらす。
数理最適化法が使用できる場合に線形最適化法が考えられる。線形最適化法は、線形の等式および不等式によって制限されている集合について、線形目的関数の最適化に取り組む。線形最適化法は、(混合)整数線形最適化の解法の基礎である。いわゆるソルバーは、数学的問題を数値的に解くことができる特殊な数学的コンピュータプログラムに対する総称である。MIP(mixed integer linear programming、混合整数線形計画法)との関連では、小さいIPプログラム(整数最適化モデル)のために、例えばCPLEX、Gurobiのような標準ソルバーを使用することができる。小さいIPプログラムとしては、例えば2個のライン、181個の構成グループおよび839個の構成素子種類を有するインスタンスが考えられる。大きなインスタンスの場合には、CPLEXのような標準ソルバーに関して、この複雑な問題設定を解くという問題が生じ得る。
特許文献1は、電子的な構成グループの製造において個々の製造ラインの最適化のために混合整数線形計画法を使用することを提案している。
特許文献2は、1つの実装ラインにおいて異なる構成グループ種類を混合するための構成を決定する方法に関する。
特許文献3、特許文献4、特許文献5および特許文献6は、複数の構成グループを複数の実装ラインへ割り当てるためのMIPを用いた最適化手法の例である方法を公開する。
とりわけ特許文献3は、複数のプリント基板を、当該プリント基板に複数の構成素子を実装するための複数の実装ラインへ割り当てるための方法を公開し、これにより、予め与えられた境界条件下で、できるだけ少ない構成素子分散値と、できるだけ最適な生産時間とが達成される。その際に構成素子分散値は、複数の実装ラインにおいて必要とされる構成素子種類の数の合計として定義されている。
装置設備ファミリは、1つの実装ラインにおいて実装のために用意されている構成素子種類の集合を変更することなく、1つの実装ラインにおいて実装することができる構成グループの集合であると規定されている。1つの実装ラインに用意されている構成素子種類の集合は装置設備とも称せられる。一般に、1つの実装ラインには1つの装置設備ファミリが含み得る構成グループよりも多い構成グループが割り当てられている。というのは、1つの実装ラインに任意に多くの構成素子種類を用意することができないからである。従って、実装ラインは時々装置設備交換される。その装置設備交換の際に、第1の装置設備ファミリのための装置設備が、第2の装置設備ファミリのための装置設備と交換される。この装置設備交換が稀であるほど、少ない時間コストで実装システムを運転することができる。実装システムにおいて使用される装置設備ファミリの全体の数は、例えば1つの実装ラインの構成素子分散値よりも実際的な品質指標を表すことができる。その場合に1つの実装ラインの構成素子分散値は、その実装ラインに割り当てられている複数の構成グループの1つへ実装すべきである構成素子が属している異なる構成素子種類の数によって与えられている。従って、特許文献3から公知の方法は、複数の実装ラインへの複数の構成グループの割り当てを決定することができ、それらの割り当ては実装システム全体の改善された稼働容量を可能にする。
個々のラインの最大の生産時間変動を制限するか、又はこれをできるだけ最小化するためには、IPモデルでの更なる改善が必要である。
大きなインスタンスもしくは複雑な問題設定に対する解を完全に又は最適化した形で獲得することを可能にするためには、適用すべき制約条件もしくは使用者定義の設定を有するIPモデルもしくはIPプログラムにおいて良好もしくは正確なパラメータ選択が非常に重要である。
米国特許第6829514号明細書 独国特許出願公開第19834620号明細書 独国特許出願公開第102011076565号明細書 国際特許出願公開第2014/005741号明細書 国際特許出願公開第2014/005743号明細書 国際特許出願公開第2014/005744号明細書
本発明の課題は、上述の従来技術に対して改善された、構成グループを実装ラインへ割り当てるための最適化方法もしくは技術を提供することにある。
この課題は、本発明によれば独立請求項によって解決される。有利な発展形態は従属請求項に記載されている。
本発明は、実装ライン(BL1〜BL2)ごとに予め与えられた最大の時間稼働容量に対して最小の構成素子分散値を達成するために、複数の構成グループ(LP1〜LP6)を、当該構成グループ(LP1〜LP6)に複数の構成素子(B1〜B6)を実装するための複数の実装ライン(BL1〜BL6)へ割り当てるための方法に関する。本方法では、
構成素子分散値が複数の実装ライン(BL1〜BL2)において必要とされる構成素子種類の数の合計として定められ、
構成素子を実装すべき構成グループ(LP1〜LP6)の各構成グループ種類および各実装ライン(BL1〜BL2)について、各実装ライン(BL1〜BL2)における構成グループ種類の各サイクル時間と、各変更時間と、各ライン利用容量と、構成グループ種類ごとに期待される生産すべき個数と、を考慮して、期待される生産時間が求められ、
実際の生産すべき個数が予め定め得る確率分布に従って発生し、
1つのライン(BL1〜BL2)に割り当てられた構成グループ(LP1〜LP6)の集合について、これらの期待される(総)生産時間の合計が、各実装ライン(BL1〜BL2)の最大の時間稼働容量を超えてはならず、
複数の実装ライン(BL1〜BL2)への複数の構成グループ(LP1〜LP6)の実施可能な割り当てが、既存のインフラストラクチャ又は使用者定義の設定によって制限されており、
複数の個数に関する前記確率分布から結果として生じる実装ラインごとの期待される生産時間の合計に関する確率分布について、これらの結果として生じる確率分布の各期待値からの偏差が予め与え得る最大閾値によって制限されるように、前記割り当てが実施され、
複数の実装ライン(BL1〜BL1)への複数の構成グループ(LP1〜LP6)の割り当てが、整数線形計画法による与えられた設定のもとで算定される。
本発明の実施形態は、各期待値からの偏差の合計を最小化することである。
本発明による方法の利点は、大きいインスタンスを有する問題設定も今や、ヒューリスティック法によるよりも少ない計算費用で解くことができることにある。
最適化法としては、いわゆる整数線形計画法を使用することができる。それによって、市販の標準ソルバーを使用することができる。
結果として生じる確率分布の期待値からの前記偏差は、類似した又は等しい値を取る。この場合に、「類似した」とは、最大偏差が上方又は下方に向けて許容されることを意味する。「等しい」とは同一を意味する。しかし、(ほとんど)等しい値の場合にも、上方又は下方に向けての僅かな偏差の形で僅かな不正確さがあってよく、「類似した」と違って、このような僅かな偏差は、ほとんど予定することができず、従ってほとんど予め定めることができない。
構成グループの使用者によって予め与えられた集合が同一の実装ラインに割り当てられるならば、これは有意義なことである
1つの実装ラインの期待される生産時間の合計からの偏差は、その生産時間の分散値として表すことができる。
実装ラインごとの分散値は、ある時間内における1つの構成グループ種類の期待される個数と、結果として生じる確率分布の付属した値との2乗偏差から、1つの実装ラインに割り当てられている全ての構成グループ種類にわたる合計によって決定されて、2乗されたサイクル時間と掛算されるとよい。
本発明の一つの発展形態は、構成素子分散値と、期待される生産時間の合計からの最大偏差とからなる重み付けされた合計が最小化される。
整数線形計画法のための入力データとして、前記インフラストラクチャを記述する次のデータが使用される:
− 実装ラインの数、
− 構成グループの数、
− 構成グループ種類の数、
− 構成素子種類の数、
− 構成グループ種類ごとの実装すべき構成素子種類の集合、
− 実装ラインごとの生産時間制限値、
− 構成グループ種類の期待される個数に関する確率分布。
各実装ラインにおける各構成グループ種類についての総生産時間が、
− 期待される個数、
− 期待すべきオーダーの数、
− ロットサイズ、
− 変更時間、
− 構成グループおよび実装ラインごとの個別生産時間、
− 実装ラインの最小サイクル時間、
− 実装ラインの利用容量、
から算定可能である。
線形計画法は、次のステップによって解かれる整数線形プログラムを用いて設定可能である。即ち、
a) 生産ラインへの構成グループの割り当てを表す1つの最初の現在解を求め、
b) 1つの現在解に基づいて構成グループの選択された集合を実装ラインへ割り当て、
c) 最適化プログラム又は整数線形計画法に基づく標準ソルバーを用いて新たな割り当てを算定する。
上述のステップは反復して実行され、予め定められた制限時間又は解の品質に到達したときにプログラム停止が行われる。
特許請求されている方法は、最適化法の第1の目的関数を定義する一方で、各期待値からの偏差に関してできるだけ最善の結果に収束すべきである第2の目的関数により付加的に補足可能である。第1の目的関数は構成素子分散値である。
使用者は、2つの目的関数を用いる全体的最適化の場合に、第1の目的関数に大きい重み付けをするべきか、それとも第2の目的関数に大きい重み付けをするべきかを手動で設定することができる。
本発明の他の観点によれば、複数の構成グループを、当該構成グループに複数の構成素子を実装するための複数の実装ラインへ割り当てるための装置が提供される。本装置は、
− 構成素子を実装すべき構成グループの各構成グループ種類および各実装ラインについて、各実装ラインにおける構成グループ種類の各サイクル時間と構成グループ種類ごとに期待される生産すべき個数とを考慮して、期待される生産時間を求めるためのユニットを有しており、実際の生産すべき個数が予め定め得る確率分布に従って発生可能であり、1つのラインに割り当てられる構成グループの集合について、これらの期待される(総)生産時間の合計が、各実装ラインの最大の時間稼働容量を超えてはならず、実装ラインへの構成グループの実行可能な割り当てが、既存のインフラストラクチャおよび/又は使用者定義の設定によって制限可能であり、かつ実装ラインごとに、予め与えられる最大の時間稼働容量において最小の構成素子分散値を達成するべく、構成素子分散値が、複数の実装ラインにおいて必要とされる構成素子種類の数の合計として規定可能であり、
− 与えられる設定のもとで整数線形計画法により複数の実装ラインへの複数の構成グループの割り当てを算定するためのユニットを有しており、複数の個数に関する確率分布から結果として生じる実装ラインごとの期待される生産時間の合計に関する確率分布について、これらの結果として生じる確率分布の各期待値からの偏差が予め与え得る最大閾値によって制限可能であるように、前記割り当ての算定が実施される。
本装置は、上述の方法を実施するための手段および/又はユニットもしくは装置および/又はモジュールを含み、これらは、それぞれハードウェアおよび/又はファームウェアおよび/又はソフトウェアにより、もしくはコンピュータプログラムもしくはコンピュータプログラム製品として具体化することができる。
本装置は、上述の方法と同様に、相応に実施形態もしくは発展形態をとることができる。
本発明の他の観点は、複数の構成グループに複数の構成素子を実装するための製造又は組立ライン装置を提供する。製造又は組立ラインへの複数の構成グループの割り当てが前述の方法に従って決定可能である。
この製造ライン装置又は組立ライン装置は1つの設備の一部であってよい。
その設備の特徴をなしているのは、とりわけ次の設備種類である。これに関する例は、
− 自動化設備、
− 製造もしくは生産設備、
− 洗浄設備、
− 水処理設備、
− 機器又は機械、
− 流体機械、
− 発電設備、
− 電力供給網、
− 通信網、
− 医用装置もしくは機器、
− 病院情報システム、
である。
本発明の他の観点は、コンピュータプログラム(製品)が上述の装置又はその装置の手段において実行される際に上述の方法を実施するための手段を有するコンピュータプログラム製品もしくはコンピュータプログラムである。コンピュータプログラム又はコンピュータプログラム製品は、コンピュータ読取可能な媒体に記憶することができる。コンピュータプログラム又はコンピュータプログラム製品は、通常のプログラミング言語(C++,Java(登録商標))で作成することができる。処理装置は、適切な入力手段、出力手段および記憶手段を有する市販のコンピュータ又はサーバを含み得る。これらの処理装置は、本発明による装置又は該装置の手段に組み込むことができる。
以下において図面を参照して実施例を説明することにより、本発明の他の利点、詳細および発展形態を明らかにする。
図1は構成グループ製造のための複数の実装ラインを有する第1の模範的な組立設備を示す。 図2は構成グループライン割り当てのためのライン1および2の個数/生産時間に関する確率分布図を示す。 図3は構成グループライン割り当てのための本発明による最適化方法に基づく確率分布図を示す。
図1は、構成グループ製造のための複数の実装ラインBL1〜BL2を有する第1の模範的な組立工場もしくは組立設備を示す。1つの実装ラインBL1〜BL2は、通常複数の自動実装機BA1〜BA6からなり、これらの自動実装機は、それぞれ実装すべき構成グループもしくはプリント基板LP1〜LP6を搬送するための搬送システムFB1〜FB2(例えばコンベヤベルト)によって互いに接続されている。複数の構成グループLP1〜LP6に実装すべき複数の構成素子もしくは構成部品B1〜B6は、通常、複数のコンベヤF1〜F11を介して供給される。その際に、1つの実装ラインBL1,BL2に、構成グループ種類の集合Rからの1つの特定の構成グループ種類r(r∈R)の複数の構成グループLP1〜LP6を割り当てることができる。
例えば、複数の基板に複数の構成素子B1〜B6を実装するための複数の自動実装機BA1〜BA6では、それらの基板のための搬送経路の横に、複数の構成素子B1〜B6のための複数の供給装置F1〜F11が配置されている。位置決めシステムによって移動可能な自動実装機BA1〜BA6の実装ヘッドは、構成素子B1〜B6を供給装置F1〜F11から取り出し、構成素子B1〜B6を、実装されるべき基板が用意されている自動実装機の実装領域に移動させ、構成素子B1〜B6を基板上に置く。構成素子B1〜B6を供給するために、例えば、ベルトに載せられた構成素子の搬送および供給に適したいわゆるベルトフィーダが使用される。ベルトフィーダはポケット状の凹部内に詰め込まれた構成素子を、取り出し位置まで搬送し、この取り出し位置で当該構成素子が実装ヘッドによってベルトポケットから取り出される。空のベルトは適切な個所で供給装置F1〜F11を去る。
電子部品製造分野の多くの設備において、製造すべきプリント基板もしくは構成グループは、中期的には、各設備のSMT実装ライン(表面実装技術)に割り当てられる。技術的な制約に基づいて、すべての実装ラインですべてのプリント基板を製造することができるとは限らない。多くの部分でプリント基板は、ラインにおいて異なる生産時間を有することも多い。さらに、実装ラインの最大生産時間能力が超過されてはならない。
前記割り当ての際には次の目標が追求される:
変更時間を低減するために、ラインにおける装置設備ファミリの数をできるだけ少なくすべきである。
・ 必要とする装置設備装備(例えばコンベヤ)は、できるだけ少なくすべきである。
・ 総生産時間は、できるだけ最小であるべきである。
これらの目標は、通常、1つのラインの複数のプリント基板の構成素子のカバー範囲をできるだけ多くするよう努めることによって、もしくは複数のラインの構成素子分散値の合計を最小化することによって達成しようと努力される。1つのラインの構成素子分散値により、当該ラインにおいて使用される構成素子種類の数が表される。
以下において、この問題設定のためのIPモデル(IPは、Integer ProgrammierungもしくはInteger Programm(整数計画法)又はganzzahliges Optimierungsmodell(整数最適化モデル)を表す。)を説明する。数理最適化法として、この問題のためのIPモデル(IPは、Integer ProgrammierungもしくはInteger Programm(整数計画法)又はganzzahliges Optimierungsmodell(整数最適化モデル)を使用することができる。このようなIP解法は次の利点を有する:
・ グローバルな最適化アプローチ、
・ 容易に拡張可能、
・ 実際に広く普及しており有効性が実証されている非常に良好な市販の標準ソルバー(例えば、Cplex、Gurobi)、
・ 標準ソルバーは絶えず改善されるので、将来はインスタンスをさらに高速で解くことが期待できる。
さらに、IPに基づく方法が提案されており、この方法により、そのために非常に良好な結果品質を有する解を比較的短い実行時間で見つけることができる。
以下に示すIPモデルは、実行可能な定式化の例示にすぎず、本発明による方法に対して制限を加えるものではない。
Lは全ての(実装)ラインの集合、Rは全ての構成グループ種類の集合、Rはラインlにおいて実装可能な構成グループ種類の集合であるとする。さらに、Cは構成素子種類cの集合を表し、Rは構成素子種類cを有する構成グループ種類の集合を表す。
次のパラメータを使用する:
TimeLimit 実装ラインlにおける生産時間制限値、
構成素子分散値を最小化するための重み付け係数、
最大生産時間分散値を最小化するための重み付け係数。
次は2値変数である:
Assignr,l 実装ラインlへの構成グループrの割り当て、
Setupc,l ラインlにおける構成素子cの使用(使用の場合にこれは値1を取り、それ以外の場合には値0を取る)。
計画期間内では、複数のSMTラインにおいて構成グループ集合に異なる構成素子種類の複数の構成素子を実装しなければならない。各構成グループ種類rについて、それに幾つのオーダーが与えられるか推定される。1つの構成グループ種類の実際の生産すべき個数は、例えば過去データ又は予測から求め得る確率分布に従って発生される。異なる(実装)ラインにおけるサイクル時間と、推定装置設備変更時間と、ライン利用容量とを用いて、構成グループ種類およびラインごとに、入力として使用できる総生産時間に関する確率分布を求めることができる。さらに、計画期間において、ラインごとに最大生産時間が設定される。図示されていないユニットにより、構成グループごとの期待される生産時間を求めることができる。このようなユニットは、1つの自動実装機に、例えば実装ラインBL1のBA1に、組み込まれているとよい。実装ラインへの構成グループの割り当てを算定するための図示されていないユニットも、このような1つの自動実装機に組み込まれているとよい。
これらのユニットは、自動実装機から分離されている、自動実装機を制御するコンピュータで実行可能にされていてもよいし、あるいはそのコンピュータに組み込まれていてもよい。
さらに、目的は、個々のラインの生産時間変動を制限すること、又は当該変動をできるだけ最小化することにある。
実施例では、IPモデルにおいて次の他のパラメータが使用される:
ある特定の時間内での構成グループ種類rの生産すべき個数に関する独立の確率変数、
構成グループ種類rの任意の個数を生産する際の固定の生産時間、
r,l ラインlにおいて構成グループ種類rの1つの構成グループを生産するためのサイクル時間、
VarMax 実装ラインlにおける最大生産時間分散値、
p 複数のラインにおける生産時間分散値の最大許容差のパーセント値。
連続的な補助変数:
Max 全てのラインにおける最大生産時間分散値、
Min 全てのラインにおける最小生産時間分散値。
1つのラインにおける1つの構成グループの生産時間がtr,l+cであると仮定する。但し、cは一定成分であり、この成分には、例えば装置設備変更時間が含まれている。1つのラインにおける1つの構成グループの生産時間は、独立の確率変数でもある。
それゆえ、1つのラインlに割り当てられている構成グループ種類rの集合R’⊆Rについては、生産時間が確率変数でもあり、その生産時間の分散値に関して、

が当てはまる。
IPモデルでは一般に制約条件が使用される。IPモデルの次の制約条件は、ラインにおける期待される生産時間を制限し、解の許容性を保証する。
次の制約条件、即ち

は、構成素子を実装可能である実装ラインにのみ構成グループを割り当て得ることを保証する。
次の制約条件、即ち

によって、各構成グループ種類が厳密に1つの実装ラインに割り当てられる。
さらに、IPモデルでは、1つの実装ラインの生産時間分散値を次のように表すことができる:
ラインにおける最大生産時間分散値を制限するために次の変形例が実行可能である:
(1)固定して予め与えられたパラメータVarMaxによって、全てのラインlについての生産時間分散値を、

なる付加的な制約条件により制限することができる。
(2)補助変数Vmaxと付加的な制約条件を用いて、

なる式でVmaxを最小化することによって、ラインの最大生産時間分散値をできるだけ最小化することを達成することができる。その際に、Vmaxを、重み付け係数wにてIPモデルの目的関数の中に取り込むとよい。
(3)他のオプションは、予め与えられたパーセント値pについて、ラインの最大分散値と最小分散値との偏差を制限することにある。
さらに、Vminは他の補助変数である。付加的な制約条件は、

および

である。
さらに、上記変形例(1)および(3)の上述の制約条件により、それぞれ特許文献3、特許文献4、特許文献5、特許文献6からのIPモデルを拡張することができる。上述の特許文献から公知の方法は、複数の構成グループを複数の実装ラインへ割り当てるためのMIPによる最適化方法の例である。
従って、これらのIPモデルにおいても、生産時間変動を制限することができる。上記変形例(2)により、これらのIPモデルは、その新たな制約条件に加えて、選択された重み付けにてVmaxを目的関数の中に取り込むことによって、同様に拡張可能である。
整数線形計画法は次のステップによって解くことができる:
a)初期解もしくは最初の現在解を求め、
b)現在解に基づいて構成グループLP1〜L6の選択された集合を実装ラインBL1〜BL2へ割り当て、
c)整数線形計画法に基づく最適計画法又は標準ソルバーによる新たな割り当てを算定する。
それらのステップは反復して実行され、予め定められた制限時間又は結果品質に到達したときに、プログラム停止が行われる。
拡張されたIP定式化の次の変形例が実行可能である:
変形例(1)に対するIP定式化:

但し、

なる条件が存在する。
変形例(2)および(3)に対するIP定式化:

但し、

の条件が存在する。
以下において簡単化された最適化処理の例を説明する。この例は、生産時間変動の制限により構成素子分散値を最小化することに関して、上述の複雑に示された最適化プロセスを理解のために簡単化して説明しようとするものであって、この簡単化された例に限定しようとするものではない。小さいインスタンスを有する以下に説明する簡単な例を大きなインスタンスもしくは複雑な問題設定に転用する場合に、既述の標準ソルバーを用いて完全に又は最適化した形で複雑な問題設定の解を得ることができるようにするためには、適用すべき制約条件もしくは使用者定義の設定によるIPモデルにおけるパラメータの良好もしくは正確な選択が重要である。
次の例では、1つの構成グループ種類について期待される個数がnである場合に、実際に製造すべきもしくは実装すべき個数が次の確率分布に従って変動することを仮定する。
・ 0.8の確率で、期待される値nを仮定する。
・ それぞれ0.1の確率で、値nの上方もしくは下方に向けて10%の偏差を仮定する。
6個の異なる構成グループ種類が2つのラインBL1およびBL2に割り当てられるものとする。期待される個数nは:
それらの構成グループ種類には構成素子種類c1〜c9が次の表に従って実装されるものとする。
割り当ては、2つのラインが等しく能力を活用するように、即ち等しい期待される生産時間を有するように実施されるべきである。サイクル時間は、全ての構成グループ種類について1分であり、従って、例えば個数が1000である場合に生産時間は1000分である。
目標基準が構成素子分散値の最小化である場合には、r1およびr2が実装ラインBL1へ割り当てられ、構成グループr3〜r6がラインBL2へ割り当てられる。というのは、それによりラインBL1では構成素子種類c1〜c3が必要とされ、ラインBL2では構成素子種類c4〜c9が必要とされ、全体として、9なる最小の構成素子分散値が生じる。それにより、次の表および図2に示されているように、2つのラインBL1およびBL2において次の個数/生産時間の確率分布W1およびW2が生じる。
ラインBL1においては、大きい個数を有する2つの構成グループ種類によって、個数/生産時間について大きな変動幅が生じる。
ラインBL1における生産時間に関する分散値は最大であり、かつ
2*(4002*0.01+2002*0.16) = 16000
である。
付加的に、生産時間に関する分散値を、(1)において説明した制約条件によって、全てのラインにおいて12000に制限する場合には、構成グループ種類r1,r3およびr4がラインBL1へ割り当てられ、構成グループ種類r2,r5およびr6がラインBL2へ割り当てられる。
それにより、次の表および図3に示されているように、2つのラインBL1およびBL2において次の個数/生産時間の確率分布W1およびW2が生じる。
生産時間に関する最大分散値は、この第2の割り当ての場合に、25%だけ減少して、
2*(4002*0.001+3002*0.016+2002*0.074+1002*0.144)= 12000
となる。
中央部および縁部において、第2の構成グループライン割り当ての場合のラインBL1およびラインBL2に関する分布値が、第1の構成グループライン割り当ての場合のラインBL1に関する分布値よりも低い。それどころか縁部では確率が10分の1しかない。
第2の割り当ての場合には、ラインBL1において構成素子種類c1〜c2およびc4〜c6が必要とされ、ラインBL2において構成素子種類c2〜c3およびc7〜c9が必要とされる。従って、全体として、10なる構成素子分散値が生じる。
第1の割り当てに比べて、ラインにおいて必要とされる構成素子種類の合計は9から10へ増しただけであるのに対して、ラインにおける生産時間に関する最大分散値は明らかに16000から12000に減少した。
適切にパラメータを選択するならば、狙いどおりに上述の第2の構成グループライン割り当てを求めることができる。最適化のステップは反復して実行され、予め定められた制限時間又は予め設定可能な結果品質に到達したときに、プログラム停止が行われるとよい。
本発明の詳細を好ましい実施例に基づいて詳しく図示および説明したが、本発明は開示された例に限定されておらず、当業者が本発明の保護範囲を逸脱することなくこれらの例から他の変形例を導き出すことができる。
B1〜B6 構成素子
BA1〜BA6 自動実装機
BL1〜BL2 実装ライン
F1〜F12 コンベヤ(供給装置)
FB1〜FB2 搬送システム
LP1〜LP6 構成グループ

Claims (18)

  1. 実装ライン(BL1〜BL2)ごとに予め与えられた最大の時間稼働容量に対して最小の構成素子分散値を達成するために、複数の構成グループ(LP1〜LP6)を、当該構成グループ(LP1〜LP6)に複数の構成素子(B1〜B6)を実装するための複数の実装ライン(BL1〜BL6)へ割り当てる方法であって、
    構成素子分散値が複数の実装ライン(BL1〜BL2)において必要とされる構成素子種類の数の合計として定められ、
    構成素子を実装すべき構成グループ(LP1〜LP6)の各構成グループ種類および各実装ライン(BL1〜BL2)について、各実装ライン(BL1〜BL2)における構成グループ種類の各サイクル時間と、各変更時間と、各ライン利用容量と、構成グループ種類ごとに期待される生産すべき個数とを考慮して、期待される生産時間が求められ、
    実際の生産すべき個数が予め定め得る確率分布に従って発生し、
    1つのライン(BL1〜BL2)に割り当てられる構成グループ(LP1〜LP6)の集合について、これらの期待される総生産時間の合計が、各実装ライン(BL1〜BL2)の最大の時間稼働容量を超えてはならず、
    複数の実装ライン(BL1〜BL2)への複数の構成グループ(LP1〜LP6)の実行可能な割り当てが、既存のインフラストラクチャ又は使用者定義の設定によって制限されており、
    複数の個数に関する前記確率分布から結果として生じる、実装ラインごとの期待される生産時間の合計に関する確率分布について、これらの結果として生じる確率分布の各期待値からの偏差が予め与え得る最大閾値によって制限されるように、前記割り当てが実施され、
    複数の実装ライン(BL1〜BL1)への複数の構成グループ(LP1〜LP6)の割り当てが、与えられた設定のもとで整数線形計画法により算定される、方法。
  2. 複数の実装ライン(BL1−BL1)の期待される生産時間の合計が、整数線形計画法により最小化される、請求項1記載の方法。
  3. 結果として生じる確率分布の期待値からの前記偏差が類似した又は等しい値を取ることを特徴とする請求項1又は2記載の方法。
  4. 1つの実装ラインの期待される生産時間の合計からの偏差がその分散値として表されることを特徴とする請求項1〜3の1つに記載の方法。
  5. 構成素子分散値と期待される生産時間の合計からの最大偏差とからなる重み付けされた合計が最小化されることを特徴とする請求項1〜4の1つに記載の方法。
  6. 使用者によって予め与えられた構成グループ(LP1〜LP6)の集合が同一の実装ライン(BL1〜BL2)に割り当てられる、請求項1〜5の1つに記載の方法。
  7. 整数線形計画法のための入力データとして、前記インフラストラクチャを記述する次のデータ、即ち、
    − 実装ライン(BL1〜BL2)の数、
    − 構成グループ(LP1〜LP6)の数、
    − 構成グループ種類の数、
    − 構成素子種類の数、
    − 構成グループ種類ごとの実装すべき構成素子種類の集合、
    − 実装ライン(BL1〜BL2)ごとの生産時間制限値、
    − 構成グループ種類の期待される個数についての確率分布、
    が使用される、請求項1〜6の1つに記載の方法。
  8. 各実装ライン(BL1〜BL2)における各構成グループ種類についての総生産時間が、
    − 期待されるオーダーの数、
    − ロットサイズ、
    − 変更時間、
    − 構成グループ(LP1〜LP6)および実装ライン(BL1〜BL1)ごとの個別生産時間、
    − 実装ライン(BL1〜BL1)の最小サイクル時間、
    − 実装ライン(BL1〜BL2)の利用容量、
    から算定される、請求項1〜7の1つに記載の方法。
  9. 線形計画法が、次のステップ、即ち、
    a) 生産ラインへの構成グループの割り当てを表す最初の現在解を求め、
    b) 現在解に基づいて実装ライン(BL1〜BL2)へ構成グループ(LP1〜LP6)の選択された集合を割り当て、
    c) 整数線形計画法に基づく最適化プログラム又は標準ソルバーにより新たな割り当てを算定する、
    ステップによって解かれる整数線形プログラムにより設定されることを特徴とする請求項1〜8の1つに記載の方法。
  10. ステップが反復して実行され、予め定められた制限時間又は解の品質に到達したときにプログラム停止が行われることを特徴とする請求項1〜9の1つに記載の方法。
  11. 複数の構成グループ(LP1〜LP6)を、当該構成グループ(LP1〜LP6)に複数の構成素子(B1〜B6)を実装するための複数の実装ライン(BL1〜BL2)へ割り当てるための装置であって、
    − 構成素子を実装すべき構成グループ(LP1〜LP6)の各構成グループ種類および各実装ライン(BL1〜BL2)について、各実装ライン(BL1〜BL2)における構成グループ種類の各サイクル時間と、構成グループ種類ごとに期待される生産すべき個数とを考慮して、期待される生産時間を求めるためのユニットを有しており、実際の生産すべき個数が予め定め得る確率分布に従って発生可能であり、1つのライン(BL1〜BL2)に割り当てられる構成グループ(LP1〜LP6)の集合について、これらの期待される総生産時間の合計が、各実装ライン(BL1〜BL2)の最大の時間稼働容量を超えてはならず、実装ライン(BL1〜BL2)への構成グループ(LP1〜LP6)の実行可能な割り当てが、既存のインフラストラクチャおよび/又は使用者定義の設定によって制限可能であり、かつ実装ライン(BL1〜BL2)ごとに、予め与えられる最大の時間稼働容量において最小の構成素子分散値を達成するために、構成素子分散値が、複数の実装ライン(BL1〜BL2)において必要とされる構成素子種類の数の合計として規定可能であり、
    − 与えられる設定のもとで整数線形計画法により複数の実装ライン(BL1〜BL2)への複数の構成グループ(LP1〜LP6)の割り当てを算定するためのユニットを有しており、複数の個数に関する前記確率分布から結果として生じる実装ラインごとの期待される生産時間の合計に関する確率分布について、これらの結果として生じる確率分布の各期待値からの偏差が予め与え得る最大閾値によって制限可能であるように、前記割り当ての算定が実施される、装置。
  12. 結果として生じる確率分布の期待値からの前記偏差が類似した又は等しい値を取り得ることを特徴とする請求項11記載の装置。
  13. 1つの実装ラインの期待される生産時間の合計からの偏差がその生産時間の分散値として表されることを特徴とする請求項11〜12の1つに記載の装置。
  14. 構成素子分散値と、期待される生産時間の合計からの最大の偏差とからなる重み付けされた合計が最小化可能であることを特徴とする請求項11〜13の1つに記載の装置。
  15. 使用者によって予め与えられた構成グループ(LP1〜LP6)の集合が同一の実装ライン(BL1〜BL2)へ割り当て可能である、請求項11〜14の1つに記載の装置。
  16. 製造又は組立ラインへの複数の構成グループ(LP1〜LP6)の割り当てが請求項1〜10の1つに記載の方法に従って決定可能である、複数の構成グループ(LP1〜LP6)に複数の構成素子(B1〜B6)を実装するための製造又は組立ライン(BL1〜BL2)。
  17. コンピュータプログラムが、請求項11〜15の1つに記載の1つの装置上又は装置の手段内で実行される際に請求項1〜10の1つに記載の方法を実施するための手段を有するコンピュータプログラム。
  18. 命令を含んでおり、請求項11〜15の1つに記載の1つの適切な処理装置又は前記装置、又は前記装置の1つ又は複数の手段において実行される際に、前記コンピュータ又は前記装置又は前記手段に、請求項1〜10の1つに記載の方法を実施させるコンピュータ読取可能な媒体。
JP2018548006A 2016-03-10 2016-03-10 構成グループを実装ラインへ割り当てるための方法および装置 Active JP6851390B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2016/055138 WO2017152979A1 (de) 2016-03-10 2016-03-10 Verfahren und vorrichtung zur zuordnung von baugruppen auf bestückungslinien

Publications (2)

Publication Number Publication Date
JP2019516155A true JP2019516155A (ja) 2019-06-13
JP6851390B2 JP6851390B2 (ja) 2021-03-31

Family

ID=55524332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018548006A Active JP6851390B2 (ja) 2016-03-10 2016-03-10 構成グループを実装ラインへ割り当てるための方法および装置

Country Status (5)

Country Link
US (1) US10750650B2 (ja)
EP (1) EP3375270B1 (ja)
JP (1) JP6851390B2 (ja)
CN (1) CN108781531B (ja)
WO (1) WO2017152979A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021229664A1 (ja) * 2020-05-11 2021-11-18 株式会社Fuji 回路基板に部品を実装する実装プログラムの最適化装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019100636A1 (de) * 2019-01-11 2020-07-16 Osram Opto Semiconductors Gmbh Verfahren zur kapazitätsgrenzenermittlung, vorrichtung zur datenverarbeitung und computerprogramm

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH049853B2 (ja) * 1985-07-09 1992-02-21
WO2014033960A1 (ja) * 2012-09-03 2014-03-06 富士機械製造株式会社 生産ラインの管理方法および管理システム
JP2014123272A (ja) * 2012-12-21 2014-07-03 Fujitsu Ltd シミュレーション方法、プログラム、及び情報処理システム
JP2015531161A (ja) * 2012-07-06 2015-10-29 シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft 複数のプリント基板を各実装ラインへと割り当てるための方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3633478A1 (de) * 1986-09-29 1988-03-31 Siemens Ag Bestueckungsautomat mit wechsel-bauteile-magazin
US5258915A (en) * 1990-09-28 1993-11-02 Hewlett-Packard Company System and method for optimum operation assignments in printed circuit board manufacturing
DE19834620C2 (de) 1997-08-01 2001-05-31 Boehnlein Claus Burkard Verfahren zum Aufrüstung der Bestückungsautomaten einer Bestückungslinie für ein Mix unterschiedlicher Leiterplattentypen
US6829514B2 (en) 2003-01-17 2004-12-07 Motorola, Inc. Balancing workloads in an electronics assembly factory
DE102008020167A1 (de) * 2008-04-22 2009-07-16 Siemens Aktiengesellschaft Bestimmung einer Zuordnung von einem zu fertigenden Produkt zu einer Produktionslinie
CH704690A1 (de) * 2011-03-24 2012-09-28 Ferag Ag Steuervorrichtung und Verfahren zur Steuerung einer Druckproduktverarbeitungsanlage.
DE102011076565B4 (de) * 2011-05-26 2014-06-12 Siemens Ag Zuordnung von Leiterplatten auf Bestücklinien
US8900008B2 (en) * 2012-05-25 2014-12-02 International Business Machines Corporation Universal press-fit connection for printed circuit boards
US9134724B2 (en) * 2012-06-12 2015-09-15 Apple Inc. Method and apparatus for component assembly using continuous selection
DE102012211810A1 (de) * 2012-07-06 2014-02-20 Siemens Aktiengesellschaft Bildung von Rüstfamilien auf Bestückungslinien
CN104396362B (zh) * 2012-07-06 2017-11-03 西门子公司 将电路板分配到装配线上
CN104412729B (zh) * 2012-07-06 2017-04-12 西门子公司 印制电路板向装配线的分配
US9199715B2 (en) * 2013-10-10 2015-12-01 The Boeing Company Self-aligning fitting assemblies and systems and methods including the same
WO2015121927A1 (ja) * 2014-02-12 2015-08-20 富士機械製造株式会社 回路基板の修正作業を支援する装置
DE102015203680A1 (de) * 2015-03-02 2016-09-08 Siemens Aktiengesellschaft Verfahren zum Herstellen einer elektronischen Schaltung, Baugruppe mit einer elektronischen Schaltung sowie Fertigungsanlage zur Herstellung einer elektronischen Schaltung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH049853B2 (ja) * 1985-07-09 1992-02-21
JP2015531161A (ja) * 2012-07-06 2015-10-29 シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft 複数のプリント基板を各実装ラインへと割り当てるための方法
WO2014033960A1 (ja) * 2012-09-03 2014-03-06 富士機械製造株式会社 生産ラインの管理方法および管理システム
JP2014123272A (ja) * 2012-12-21 2014-07-03 Fujitsu Ltd シミュレーション方法、プログラム、及び情報処理システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021229664A1 (ja) * 2020-05-11 2021-11-18 株式会社Fuji 回路基板に部品を実装する実装プログラムの最適化装置

Also Published As

Publication number Publication date
CN108781531A (zh) 2018-11-09
US10750650B2 (en) 2020-08-18
JP6851390B2 (ja) 2021-03-31
WO2017152979A1 (de) 2017-09-14
CN108781531B (zh) 2020-07-10
EP3375270A1 (de) 2018-09-19
EP3375270B1 (de) 2022-01-05
US20190069455A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
JP6415465B2 (ja) 自動実装機械の固定テーブルに対するセットアップを決定する方法、上記方法を実施させるコンピュータソフトウェアプログラム、上記方法を実行させるための命令を含むコンピュータ読み出し可能媒体、及び、上記固定テーブルを有する実装ライン
JP6141426B2 (ja) 実装ラインに対して機械設備ファミリを形成するための方法
JP6448786B2 (ja) プリント基板に実装を行うための方法、プリント基板に実装を行うためのシステム、および、コンピュータプログラム
US10921791B2 (en) Production plan generation device, production plan generation method, and production plan
JP6120959B2 (ja) 複数のプリント基板を各実装ラインへと割り当てるための方法
JP2017098575A (ja) 複数のプリント基板を各実装ラインへと割り当てるための方法
CN111489050A (zh) 一种维修任务分配方法、系统、装置及存储介质
CN110494812B (zh) 生产计划生成装置、生产计划生成程序及生产计划生成方法
JP6461340B2 (ja) プリント基板への実装を行うための方法およびシステムならびにコンピュータプログラム
CN103440545B (zh) 产品批次等级管理系统和方法
JP6709853B2 (ja) 構成グループを実装ラインへ割り当てるための方法および装置
US11523553B2 (en) Method and control device for the processing-time-optimized production of printed circuit boards on a pick-and-place line
JP2019516155A (ja) 構成グループを実装ラインへ割り当てるための方法および装置
JP2018500761A (ja) プリント基板に実装を行うための方法及びシステム、並びに本方法を実施するためのコンピュータプログラム製品
JP6820897B2 (ja) 設置機用セットアップキットの準備方法
Tilindis et al. The effect of learning factors due to low volume order fluctuations in the automotive wiring harness production
CN104166317A (zh) 一种光罩自动派工控制方法及控制系统
US20230251636A1 (en) Computer-implemented method for determining an optimum assignment of module types to an assembly line selected with regard to its assembly capacity
US20230345689A1 (en) Method and device for populating circuit boards by fixedly assigned components on at least two assembly lines
US20220283573A1 (en) Method for Allocating Resources to Machines of a Production Facility
Bauer et al. Concept and possible application of an automated framework to influence production dispatch based on supply chain events
JP2019012543A (ja) 複数の生産ラインを有する電子部品装着システムの管理方法及び管理装置
KR20170037315A (ko) 칩 마운터 운영 방법
KR20170076244A (ko) 공정 라인 시스템

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20201124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210309

R150 Certificate of patent or registration of utility model

Ref document number: 6851390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250