JP2019212716A - 積層セラミックコンデンサおよびその製造方法 - Google Patents

積層セラミックコンデンサおよびその製造方法 Download PDF

Info

Publication number
JP2019212716A
JP2019212716A JP2018106421A JP2018106421A JP2019212716A JP 2019212716 A JP2019212716 A JP 2019212716A JP 2018106421 A JP2018106421 A JP 2018106421A JP 2018106421 A JP2018106421 A JP 2018106421A JP 2019212716 A JP2019212716 A JP 2019212716A
Authority
JP
Japan
Prior art keywords
tensile stress
sheet
internal electrode
ceramic capacitor
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018106421A
Other languages
English (en)
Other versions
JP2019212716A5 (ja
JP7241472B2 (ja
Inventor
賢二 ▲高▼島
賢二 ▲高▼島
Kenji Takashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018106421A priority Critical patent/JP7241472B2/ja
Priority to US16/417,276 priority patent/US11011314B2/en
Publication of JP2019212716A publication Critical patent/JP2019212716A/ja
Publication of JP2019212716A5 publication Critical patent/JP2019212716A5/ja
Priority to JP2023034917A priority patent/JP2023060234A/ja
Application granted granted Critical
Publication of JP7241472B2 publication Critical patent/JP7241472B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】 熱衝撃に対する耐性を有しつつ高容量を実現することができる積層セラミックコンデンサおよびその製造方法を提供する。【解決手段】 積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成された積層構造と、前記積層構造の積層方向の上面および下面の少なくともいずれか一方に設けられ、前記誘電体層と主成分が同じカバー層と、を備え、前記カバー層の表面において、前記2端面が対向する第1方向に引張応力が残留し、前記積層構造の2側面が対向する第2方向の中心側の前記引張応力が前記2側面側端の前記引張応力よりも大きいことを特徴とする。【選択図】 図4

Description

本発明は、積層セラミックコンデンサおよびその製造方法に関する。
電子機器の小型化、高機能化、高信頼化等が進む中、積層セラミックコンデンサに対しても、小型もしくは薄型でかつ高い静電容量を持つ製品の開発が求められている。
そこで、コンデンサ内部に応力を残留させることによって、高い誘電率を実現させる技術が開示されている(例えば、特許文献1参照)。また、サイド部分を凹状に湾曲させかつ圧縮応力を残留させることによって、高い容量を実現させる技術が開示されている(例えば、特許文献2参照)。
国際公開第2005/050679号 特開2007−123835号公報
しかしながら、高容量化のために誘電体層を薄くして積層数を増やした積層セラミックコンデンサに上記技術を適用すると、環境から熱衝撃が加わった際に、無視できないような微小な構造欠陥が生じるため、オープン不良やショート不良、外観不良が発生するおそれがある。
本発明は、上記課題に鑑みなされたものであり、熱衝撃に対する耐性を有しつつ高容量を実現することができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
本発明に係る積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成された積層構造と、前記積層構造の積層方向の上面および下面の少なくともいずれか一方に設けられ、前記誘電体層と主成分が同じカバー層と、を備え、前記カバー層の表面において、前記2端面が対向する第1方向に引張応力が残留し、前記積層構造の2側面が対向する第2方向の中心側の前記引張応力が前記2側面側端の前記引張応力よりも大きいことを特徴とする。
上記積層セラミックコンデンサにおいて、前記第1方向の中心を通る前記第2方向の中心において、引張応力が最も高く、当該第2方向の中心から側面側端にかけて、引張応力が徐々に小さくなっていてもよい。
上記積層セラミックコンデンサにおいて、前記第1方向の中心を通る前記第2方向において、前記引張応力の最大値と最小値との差を50MPa以上としてもよい。
本発明に係る積層セラミックコンデンサの製造方法は、主成分セラミック粒子を含むグリーンシート上に、金属導電ペーストの内部電極層パターンを配置する第1工程と、前記第1工程によって得られた積層単位を、前記内部電極層パターンの配置位置が交互にずれるように複数積層して得られたセラミック積層体の積層方向の上面および下面の少なくともいずれか一方に主成分セラミック粒子を含むカバーシートを配置する第2工程と、前記セラミック積層体の前記内部電極層パターンが露出する側面に主成分セラミック粒子を含むサイドマージンシートを配置して焼成する第3工程と、を含み、前記グリーンシート、前記サイドマージンシートおよび前記カバーシートの主成分セラミックに関して、前記焼成の際の焼結に起因する収縮量が、前記カバーシート>前記サイドマージンシート>前記グリーンシートとなるように、前記グリーンシート、前記サイドマージンシートおよび前記カバーシートの材料を調整することを特徴とする。
上記積層セラミックコンデンサの製造方法において、前記グリーンシート、前記サイドマージンシートおよび前記カバーシートの主成分セラミックに関して、c/a比の値が、前記カバーシート<前記サイドマージンシート<前記グリーンシートとしてもよい。
本発明によれば、熱衝撃に対する耐性を有しつつ高容量を実現することができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA−A線断面図である。 図1のB−B線断面図である。 積層セラミックコンデンサを上面側から見た上面図である。 引張応力の測定方法について説明するための図である。 引張応力とピークとの関係を例示する図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 (a)および(b)は測定結果を示す図である。 中心線付近の領域の平均値および側面側の領域の平均値を示す図である。 中心線付近の領域と側面側の領域との間の領域についての測定結果を示す図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA−A線断面図である。図3は、図1のB−B線断面図である。図1〜図3で例示するように、積層セラミックコンデンサ100は、直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、卑金属材料を含む内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、誘電体層11と内部電極層12との積層構造において、積層方向の最外層には内部電極層12が配置され、当該積層構造の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.25mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金),Pd(パラジウム),Ag(銀),Au(金)などの貴金属やこれらを含む合金を用いてもよい。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3−αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x−yCaSrTi1−zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。
図2で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該領域を、容量領域14と称する。すなわち、容量領域14は、異なる外部電極に接続された2つの隣接する内部電極層12が対向する領域である。
外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域を、エンドマージン領域15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン領域15である。すなわち、エンドマージン領域15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。エンドマージン領域15は、容量を生じない領域である。
図3で例示するように、積層チップ10において、積層チップ10の2側面から内部電極層12に至るまでの領域をサイドマージン領域16と称する。すなわち、サイドマージン領域16は、上記積層構造において積層された複数の内部電極層12が2側面側に延びた端部を覆うように設けられた領域である。
電子機器の小型化、高機能化、高信頼化などが進むなか、積層セラミックコンデンサに対しても、小型もしくは薄型でかつ高い静電容量を持つ製品の開発が進められている。そこで、応力を残留させることで高い誘電率を実現させ、高い容量を実現させることが考えられる。しかしながら、高容量化のために誘電体層を薄くして積層数を増やした積層セラミックコンデンサに応力を残留させると、環境から熱衝撃が加わった際に、無視できないような微小な構造欠陥が生じるため、オープン不良やショート不良、外観不良が発生するおそれがある。そこで、本実施形態に係る積層セラミックコンデンサ100は、熱衝撃に対する耐性を有しつつ高容量を実現することができる構成を有している。
図4は、積層セラミックコンデンサ100を上面側から見た上面図である。図4で例示するように、長手方向(積層チップ10の2端面が対向する方向)をX軸方向(第1方向)とし、短手方向(積層チップ10の2側面が対向する方向)をY軸方向(第2方向)とする。積層セラミックコンデンサ100においては、少なくともいずれか一方のカバー層13の表面において、X軸方向に沿って引張応力が残留している。X軸方向に沿って引張応力が残留することにより、誘電体層11に高い誘電率を生じさせることができる。各誘電体層11が高い誘電率を有することで、高容量を実現することができる。なお、本件で述べる引張応力とは、長手方向に沿って外側へ向かって引っ張るように加えられた外力に対向するように、反作用として働く力を意味する。
また、当該カバー層13の表面において、X軸方向に沿って残留する引張応力の強度に分布を設ける。具体的には、カバー層13の表面において、Y軸方向における中心側の引張応力が、側面側端の引張応力よりも大きくなっている。引張応力が小さい側面部は、熱衝撃を吸収することができる。それにより、積層セラミックコンデンサ100の構造欠陥の発生を抑制することができる。
以上のことから、本実施形態に係る積層セラミックコンデンサ100は、カバー層13の表面において、積層チップ10の2端面が対向するX軸方向に引張応力が残留し、積層チップ10の2側面が対向するY軸方向の中心側の引張応力が2側面側端の引張応力よりも大きいことで、熱衝撃に対する耐性を有しつつ、高容量を実現することができる。なお、両方のカバー層13において、引張応力の強度分布を設けることが好ましい。
なお、X軸方向に沿って残留する引張応力が大きい領域が広いほど、より高容量を実現することができる。したがって、X軸方向の中心を通るY軸方向の中心において、当該引張応力が最も高くなっていることが好ましい。また、当該Y軸方向の中心から側面側端にかけて、当該引張応力が徐々に小さくなっていることが好ましい。
X軸方向に残留する引張応力が十分に大きくないと、誘電体層11の誘電率を十分に大きくすることができないおそれがある。そこで、最大引張応力に下限を設けることが好ましい。具体的には、X軸方向に残留する引張応力について、X軸方向の中心を通るY軸方向において、最大値と最小値との差が50MPa以上となっていることが好ましく、100MPa以上となっていることがより好ましい。一方、X軸方向に残留する引張応力が大きすぎると、熱衝撃に対する耐性が十分に得られないおそれがある。そこで、最大引張応力に上限を設けることが好ましい。具体的には、X軸方向に残留する引張応力について、X軸方向の中心を通るY軸方向において、最大値と最小値との差が800MPa以下となっていることが好ましく、550MPa以下となっていることがより好ましい。
なお、カバー層13の表面に残留する引張応力が最大となる方向は、X軸方向に対して傾斜していてもよい。この場合においても、残留する引張応力にX軸方向成分があり、Y軸方向における中心側のX軸方向成分が側面側端のX軸方向成分よりも大きくなっていればよい。
カバー層13の表面に残留する引張応力が最大となる方向がX軸方向に対して傾斜している場合において、X軸方向成分がY軸方向成分よりも大きいことが好ましい。熱膨張収縮による変形に対向しようとする力が、Y方向へ逃げてしまうため、充分な効果が得られなくなってしまうからである。
なお、本実施形態は、誘電体層11および内部電極層12が薄層化された積層セラミックコンデンサにおいて、特に効果を発揮する。例えば、誘電体層11の平均厚みが0.5μm以上0.6μm以下である場合、内部電極層12の平均厚みが0.5μm以上0.6μm以下である場合などに、本実施形態は特に効果を発揮する。また、誘電体層11の平均厚みが0.3μm以上0.4μm以下である場合、内部電極層12の平均厚みが0.2μm以上0.3μm以下である場合などに、本実施形態はより効果を発揮する。
続いて、引張応力の測定方法について説明する。図5で例示するように、カバー層13の表面に、X軸方向に偏光する、スポット径が約1μmのレーザ光を照射する。この状態において、X軸方向に偏光するラマン散乱光のスペクトルを測定する。X軸方向に偏光する光を利用することによって、レーザ光を照射した点での、X軸方向に働く残留応力を評価することができる。このとき、図6で例示するように、260cm−1付近に、A(1TO)振動に由来するピークが出現する。引張応力が発生している場合、このピーク位置がマイナス側(260cm−1よりも右側)、圧縮応力が発生している場合はプラス側(260cm−1よりも左側)にそれぞれシフトする。1cm−1分のピークシフトは、約25MPaの応力に相当するため、ピークシフト量を測定することで応力を測定することができる。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図7は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、図7で例示するように、誘電体層11を形成するための誘電体材料を用意する。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、BaTiOは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層11を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル−ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mn,V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Sm(サマリウム),Eu(ユウロピウム),Gd(ガドリニウム),Tb(テルビウム),Dy(ジスプロシウム),Ho(ホロミウム),Er(エルビウム),Tm(ツリウム)およびYb(イッテルビウム))の酸化物、並びに、Co(コバルト),Ni,Li(リチウム),B,Na(ナトリウム),K(カリウム)およびSiの酸化物もしくはガラスが挙げられる。
本実施形態においては、好ましくは、まず誘電体層11を構成するセラミックの粒子に添加化合物を含む化合物を混合して820〜1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、誘電体層11の薄層化の観点から、好ましくは50〜300nmである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
次に、サイドマージン領域16を形成するためのサイドマージン材料を用意する。上記の誘電体材料の作製工程と同様の工程により得られたチタン酸バリウムのセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mn,V,Cr,希土類元素(Y,Sm,Eu,Gd,Tb,Dy,Ho,Er,TmおよびYb)の酸化物、並びに、Co,Ni,Li,B,Na,KおよびSiの酸化物もしくはガラスが挙げられる。
本実施形態においては、好ましくは、まず、サイドマージン領域16を構成するセラミックの粒子に添加化合物を含む化合物を混合して820〜1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、材料に合わせて、好ましくは50〜300nmである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
次に、カバー層13を形成するためのカバー材料を用意する。上記の誘電体材料の作製工程と同様の工程により得られたチタン酸バリウムのセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mn,V,Cr,希土類元素(Y,Sm,Eu,Gd,Tb,Dy,Ho,Er,TmおよびYb)の酸化物、並びに、Co,Ni,Li,B,Na,KおよびSiの酸化物もしくはガラスが挙げられる。
本実施形態においては、好ましくは、まずカバー層13を構成するセラミックの粒子に添加化合物を含む化合物を混合して820〜1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、材料に合わせて、好ましくは50〜300nmである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
本実施形態においては、誘電体材料、サイドマージン材料およびカバー材料の主成分セラミックに関して、焼結時の収縮量がカバー材料>サイドマージン材料>誘電体材料となるようにする。例えば、誘電体材料、サイドマージン材料およびカバー材料の主成分セラミックが同一である場合、当該主成分セラミックのc軸とa軸との比(c/a比)の値が、カバー材料<サイドマージン材料<誘電体材料とすればよい。また、各材料に添加する焼結助剤の量を調整することによっても実現することができる。
(積層工程)
次に、得られた誘電体材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、極性の異なる一対の外部電極に交互に引き出される内部電極層パターンを配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層11の主成分セラミックと同じであることが好ましい。例えば、平均粒子径が50nm以下のBaTiOを均一に分散させてもよい。
その後、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極20a,20bに交互に引き出されるように、所定層数(例えば100〜500層)だけ積層する。
次に、カバー材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み10μm以下の帯状のカバーシートを塗工して乾燥させる。積層した誘電体グリーンシートの上下にカバー層13となるカバーシートを圧着させ、所定寸法(例えば1.0mm×0.5mm)にカットする。この場合、内部電極層パターンが1つおきに露出する2端面と、全ての内部電極層パターンが露出する2側面とを形成する。
次に、サイドマージン材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み30μm以下の帯状のサイドマージンシートを塗工して乾燥させ、カットした積層体の全ての内部電極層パターンが露出する2側面に貼り付ける。その後に、250〜500℃のN雰囲気中で脱バインダ処理し、外部電極20a,20bとなる金属導電ペーストを、積層体の両端面にディップ法等で塗布して乾燥させる。これにより、積層セラミックコンデンサ100の成型体が得られる。
(焼成工程)
このようにして得られた成型体を、酸素分圧10−5〜10−8atmの還元雰囲気中で1100〜1300℃で10分〜2時間焼成することで、各化合物が焼結して粒成長する。このようにして、積層セラミックコンデンサ100が得られる。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃〜1000℃で再酸化処理を行ってもよい。
(めっき処理工程)
その後、めっき処理により、外部電極20a,20bに、Cu,Ni,Sn等の金属コーティングを行ってもよい。
本実施形態に係る製造方法によれば、誘電体材料、サイドマージン材料およびカバー材料の主成分セラミックに関して、焼結時の収縮量がカバー材料>誘電体材料となるようにすることから、焼成後の積層セラミックコンデンサ100のカバー層13の表面において、長手方向であるX軸方向に沿って引張応力が残留する。また、誘電体材料、サイドマージン材料およびカバー材料の主成分セラミックに関して、焼結時の収縮量がカバー材料>サイドマージン材料>誘電体材料となるようにすることから、焼成後の積層セラミックコンデンサ100のカバー層13の表面において、Y軸方向における中心側における引張応力のX軸方向成分が、側面側端における引張応力のX軸方向成分よりも大きくなっている。以上のことから、熱衝撃に対する耐性を有しつつ、高容量を実現することができる。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
BaTiOのセラミック粉末を用意した。セラミック粉末に添加化合物を添加し、焼結助剤を添加した。添加化合物および焼結助剤を添加したセラミック粉末をボールミルで十分に湿式混合粉砕して誘電体材料を作製した。サイドマージン材料およびカバー材料についても、同様の手順により作製した。ただし、BaTiOのc/a比の値が、カバー材料<サイドマージン材料<誘電体材料となるようにした。
誘電体材料に有機バインダおよび溶剤を加えてドクターブレード法にて誘電体グリーンシートを作製した。誘電体グリーンシートの塗工厚みを0.8μmとし、有機バインダとしてポリビニルブチラール(PVB)等を用い、溶剤としてエタノール、トルエン酸等を加えた。その他、可塑剤などを加えた。
次に、カバー材料に、有機バインダおよび溶剤を加えてドクターブレード法にてカバーシートを作製した。有機バインダとしてポリビニルブチラール(PVB)等を用い、溶剤としてエタノール、トルエン酸等を加えた。その他、可塑剤などを加えた。
次に、内部電極層12の主成分金属(Ni)の粉末と、共材(チタン酸バリウム)と、バインダ(エチルセルロース)と、溶剤と、必要に応じてその他助剤とを含んでいる内部電極形成用導電ペーストを遊星ボールミルで作製した。誘電体シートに内部電極形成用導電ペーストをスクリーン印刷した。
次に、印刷したシートを250枚重ね、その上下にカバーシートをそれぞれ30μmずつ積層した。その後、熱圧着により積層体を得て、所定の形状に切断した。次に、サイドマージン材料に有機バインダおよび溶剤を加えてドクターブレード法にてサイドマージンシートを作製した。サイドマージンシートの塗工厚みを20μmとし、有機バインダとしてポリビニルブチラール(PVB)等を用い、溶剤として、エタノール、トルエン等を加えた。その他、可塑剤などを加えた。次に、得られた積層体にサイドマージンシートを貼り付け、N雰囲気で脱バインダ処理の後、Ni外部電極をディップ法で形成し、還元雰囲気下(O分圧:10−5〜10−8atm)、1250℃で焼成して焼結体を得た。形状寸法は、長さ0.6mm、幅0.3mm、高さ0.3mmであった。焼結体をN雰囲気下800℃の条件で再酸化処理を行った後、めっき処理して外部電極端子の表面にCu,Ni,Snの金属コーティングを行い、積層セラミックコンデンサを得た。なお焼成後においてNi内部電極の厚みは1.0μmであった。
(分析)
図8(a)に示すように、カバー層13の表面において、X軸方向に沿った中心線付近の領域(中心線から両方の側面側に50μm以内の領域)と、側面側の領域(側面から中心線の方に50μm以内の領域)とにおいて、それぞれ任意の5点において引張応力のX軸方向成分を測定した。それぞれの領域において測定した5点分のスペクトルにおいて、図8(b)に示すように、A(1TO)振動に由来するピークのトップの波数(図8(b)では点線における波数)を読み取り、5点分の平均値を算出した。図9は、中心線付近の領域の平均値および側面側の領域の平均値を示す図である。図9に示すように、中心線付近の引張応力のX軸方向成分は、側面側の領域の引張応力のX軸方向成分よりも大きくなっている。図10は、中心線付近の領域と側面側の領域との間の領域についての測定結果を示す図である。図10において、模様が濃いほど引張応力が大きく、模様が薄いほど引張応力が小さいことを意味する。図10に示すように、中心線付近から側面側にかけて徐々に引張応力のX軸方向成分が低くなっていることがわかる。これらの結果は、ただし、BaTiOのc/a比の値が、カバー材料<サイドマージン材料<誘電体材料となるようにしたからであると考えられる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
14 容量領域
15 エンドマージン領域
16 サイドマージン領域
20a,20b 外部電極
100 積層セラミックコンデンサ

Claims (5)

  1. セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成された積層構造と、
    前記積層構造の積層方向の上面および下面の少なくともいずれか一方に設けられ、前記誘電体層と主成分が同じカバー層と、を備え、
    前記カバー層の表面において、前記2端面が対向する第1方向に引張応力が残留し、前記積層構造の2側面が対向する第2方向の中心側の前記引張応力が前記2側面側端の前記引張応力よりも大きいことを特徴とする積層セラミックコンデンサ。
  2. 前記第1方向の中心を通る前記第2方向の中心において、前記引張応力が最も高く、当該第2方向の中心から側面側端にかけて、前記引張応力が徐々に小さくなっていることを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. 前記第1方向の中心を通る前記第2方向において、前記引張応力の最大値と最小値との差が50MPa以上であることを特徴とする請求項1または2に記載の積層セラミックコンデンサ。
  4. 主成分セラミック粒子を含むグリーンシート上に、金属導電ペーストの内部電極層パターンを配置する第1工程と、
    前記第1工程によって得られた積層単位を、前記内部電極層パターンの配置位置が交互にずれるように複数積層して得られたセラミック積層体の積層方向の上面および下面の少なくともいずれか一方に主成分セラミック粒子を含むカバーシートを配置する第2工程と、
    前記セラミック積層体の前記内部電極層パターンが露出する側面に主成分セラミック粒子を含むサイドマージンシートを配置して焼成する第3工程と、を含み、
    前記グリーンシート、前記サイドマージンシートおよび前記カバーシートの主成分セラミックに関して、前記焼成の際の焼結に起因する収縮量が、前記カバーシート>前記サイドマージンシート>前記グリーンシートとなるように、前記グリーンシート、前記サイドマージンシートおよび前記カバーシートの材料を調整することを特徴とする積層セラミックコンデンサの製造方法。
  5. 前記グリーンシート、前記サイドマージンシートおよび前記カバーシートの主成分セラミックに関して、c/a比の値が、前記カバーシート<前記サイドマージンシート<前記グリーンシートであることを特徴とする請求項4記載の積層セラミックコンデンサの製造方法。
JP2018106421A 2018-06-01 2018-06-01 積層セラミックコンデンサおよびその製造方法 Active JP7241472B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018106421A JP7241472B2 (ja) 2018-06-01 2018-06-01 積層セラミックコンデンサおよびその製造方法
US16/417,276 US11011314B2 (en) 2018-06-01 2019-05-20 Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP2023034917A JP2023060234A (ja) 2018-06-01 2023-03-07 積層セラミックコンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018106421A JP7241472B2 (ja) 2018-06-01 2018-06-01 積層セラミックコンデンサおよびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023034917A Division JP2023060234A (ja) 2018-06-01 2023-03-07 積層セラミックコンデンサ

Publications (3)

Publication Number Publication Date
JP2019212716A true JP2019212716A (ja) 2019-12-12
JP2019212716A5 JP2019212716A5 (ja) 2021-03-25
JP7241472B2 JP7241472B2 (ja) 2023-03-17

Family

ID=68692729

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018106421A Active JP7241472B2 (ja) 2018-06-01 2018-06-01 積層セラミックコンデンサおよびその製造方法
JP2023034917A Pending JP2023060234A (ja) 2018-06-01 2023-03-07 積層セラミックコンデンサ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023034917A Pending JP2023060234A (ja) 2018-06-01 2023-03-07 積層セラミックコンデンサ

Country Status (2)

Country Link
US (1) US11011314B2 (ja)
JP (2) JP7241472B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7432391B2 (ja) 2020-02-28 2024-02-16 太陽誘電株式会社 セラミック電子部品およびその製造方法
WO2024057733A1 (ja) * 2022-09-12 2024-03-21 太陽誘電株式会社 積層セラミック電子部品及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102550163B1 (ko) * 2018-08-14 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2020167202A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
US11177072B2 (en) * 2019-08-16 2021-11-16 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same mounted thereon
KR20210089860A (ko) * 2020-01-09 2021-07-19 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조 방법
JP2022133553A (ja) * 2021-03-02 2022-09-14 太陽誘電株式会社 積層セラミックコンデンサ
KR20230103631A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 전자 부품

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280411A (ja) * 1991-03-08 1992-10-06 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP2007142342A (ja) * 2005-11-22 2007-06-07 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2014146690A (ja) * 2013-01-29 2014-08-14 Murata Mfg Co Ltd セラミック電子部品及びテーピング電子部品連
JP2016015369A (ja) * 2014-07-01 2016-01-28 太陽誘電株式会社 積層コンデンサ及びその製造方法
JP2017028253A (ja) * 2015-07-17 2017-02-02 株式会社村田製作所 積層セラミック電子部品およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005050679A1 (ja) 2003-11-21 2005-06-02 Tdk Corporation 積層型セラミックコンデンサ
JP4859593B2 (ja) 2005-09-27 2012-01-25 京セラ株式会社 積層セラミックコンデンサおよびその製法
KR101681358B1 (ko) * 2013-04-08 2016-11-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP2014212349A (ja) * 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
KR101701049B1 (ko) * 2015-08-07 2017-01-31 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법
JP6571590B2 (ja) * 2016-05-26 2019-09-04 太陽誘電株式会社 積層セラミックコンデンサ
KR101987214B1 (ko) * 2017-10-13 2019-06-10 삼성전기주식회사 적층 세라믹 커패시터
JP7197985B2 (ja) * 2018-02-21 2022-12-28 太陽誘電株式会社 セラミックコンデンサおよびその製造方法
JP7262181B2 (ja) * 2018-05-17 2023-04-21 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7424740B2 (ja) * 2018-05-18 2024-01-30 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7028416B2 (ja) * 2018-05-25 2022-03-02 太陽誘電株式会社 積層セラミック電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280411A (ja) * 1991-03-08 1992-10-06 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP2007142342A (ja) * 2005-11-22 2007-06-07 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2014146690A (ja) * 2013-01-29 2014-08-14 Murata Mfg Co Ltd セラミック電子部品及びテーピング電子部品連
JP2016015369A (ja) * 2014-07-01 2016-01-28 太陽誘電株式会社 積層コンデンサ及びその製造方法
JP2017028253A (ja) * 2015-07-17 2017-02-02 株式会社村田製作所 積層セラミック電子部品およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7432391B2 (ja) 2020-02-28 2024-02-16 太陽誘電株式会社 セラミック電子部品およびその製造方法
WO2024057733A1 (ja) * 2022-09-12 2024-03-21 太陽誘電株式会社 積層セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
US20190371528A1 (en) 2019-12-05
JP2023060234A (ja) 2023-04-27
JP7241472B2 (ja) 2023-03-17
US11011314B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
KR102648161B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP7241472B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR102520018B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR20190009707A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP7131955B2 (ja) 積層セラミックコンデンサおよびその製造方法
US11075034B2 (en) Ceramic electronic device and manufacturing method of the same
JP2018041813A (ja) 積層セラミックコンデンサおよびその製造方法
JP2018181940A (ja) 積層セラミックコンデンサおよびその製造方法
JP2019201161A (ja) 積層セラミックコンデンサおよびその製造方法
US11721483B2 (en) Multilayer ceramic capacitor
JP2018041814A (ja) 積層セラミックコンデンサおよびその製造方法
JP2018139253A (ja) 積層セラミックコンデンサおよびその製造方法
JP7477080B2 (ja) セラミック電子部品の製造方法
JP2021089940A (ja) セラミック電子部品およびその製造方法
JP2022188286A (ja) 積層セラミックコンデンサおよびその製造方法
JP2019021817A (ja) 積層セラミックコンデンサおよびその製造方法
JP2022154959A (ja) セラミック電子部品およびその製造方法
JP7171315B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR20210045925A (ko) 세라믹 전자 부품 및 그 제조 방법
JP2022049403A (ja) セラミック電子部品およびその製造方法
WO2024070416A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
US12002630B2 (en) Ceramic electronic device and manufacturing method of the same
US20220028618A1 (en) Ceramic electronic device and manufacturing method of the same
WO2024038727A1 (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230307

R150 Certificate of patent or registration of utility model

Ref document number: 7241472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150