JP2019208191A - パルス信号出力回路 - Google Patents

Abstract

【課題】パルストランスの一次側から二次側への電力の伝送効率を向上させることができるパルス信号出力回路を提供する。【解決手段】パルストランスと、一次側コイルに一次側電流を流す方向を切り替えるスイッチ部と、一次側電流が流れる経路に配置される一次側コンデンサと、一次側電流によって一次側コイルに印加された一次側電圧に応じて、二次側コイルに発生した二次側電圧を整流した整流電圧を出力する整流部と、整流電圧に応じた電荷を蓄積し放電する二次側コンデンサと、二次側コンデンサに発生した電圧に応じてオンまたはオフするトランジスタと、スイッチ部が一次側電流を流す方向を切り替えるタイミングを制御する切り替えタイミング制御部と、を備え、切り替えタイミング制御部は、一次側電圧が一次側コイルと一次側コンデンサとの直列共振によって振動して逆極性になっているときに、一次側電流を流す方向を切り替えるように制御する。【選択図】図１

Description

本発明は、パルス信号出力回路に関する。

従来から、パルス信号を生成して出力するパルス信号出力回路が様々な目的で利用されている。例えば、特許文献１には、プロセス現場に設置されるフィールド計器が測定したプロセス量をパルス信号によって伝送するために用いられるパルス信号出力回路の技術が開示されている。特許文献１に開示されたパルス信号出力回路は、スイッチ部と、一次側コンデンサと、パルストランスと、整流部と、二次側コンデンサと、抵抗と、ＦＥＴ（Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ：電源用電界効果トランジスタ）とを備えている。そして、特許文献１に開示されたパルス信号出力回路では、直流電源が接続されたスイッチ部に備えたそれぞれのスイッチをオンまたはオフさせることによって、パルス信号を生成して出力している。

より具体的には、特許文献１に開示されたパルス信号出力回路では、出力するパルス信号を“Ｌｏｗ”レベルにするときに、スイッチ部内のスイッチをオンまたはオフさせることによって直流電源から出力された電流を、一次側コンデンサを介してパルストランスの一次側に流す。これにより、特許文献１に開示されたパルス信号出力回路では、パルストランスが、一次側に流れた電流によって励磁され、一次側のコイルの両方の端子間の電圧に応じた電圧を二次側のコイルの両方の端子間に発生させる。そして、特許文献１に開示されたパルス信号出力回路では、パルストランスが二次側に発生させた電圧を整流部によって全波整流し、ＦＥＴのゲート−ソース間、二次側コンデンサおよび抵抗のそれぞれの端子間に印加する。これにより、特許文献１に開示されたパルス信号出力回路では、全波整流した電圧によって、二次側コンデンサが充電されるとともに、ＦＥＴがオンの状態になり、パルス信号が“Ｌｏｗ”レベルになる。ここで、特許文献１に開示されたパルス信号出力回路では、パルストランスの一次側においてスイッチ部内のスイッチがオフからオンに切り替わったときに、パルストランスの二次側の回路に一時的に大きな電流が流れ、その後、この電流は低下して消滅する。これに伴って特許文献１に開示されたパルス信号出力回路では、ＦＥＴのゲート−ソース間、二次側コンデンサおよび抵抗のそれぞれの端子間に印加している全波整流した電圧も低下する。しかしながら、特許文献１に開示されたパルス信号出力回路では、パルストランスの二次側の回路に流れる電流が消滅すると、二次側コンデンサに蓄積した電荷を放電するため、ＦＥＴはオンの状態が維持され、パルス信号も“Ｌｏｗ”レベルが維持される。

なお、特許文献１に開示されたパルス信号出力回路では、スイッチ部が、スイッチのオンまたはオフによってパルストランスの一次側に流す直流電源から出力された電流の方向を反転させる構成になっている。より具体的には、特許文献１に開示されたパルス信号出力回路では、スイッチ部に、正方向に電流を流すためのスイッチ（以下、「正方向スイッチ」という）と、負方向に電流を流すためのスイッチ（以下、「負方向スイッチ」という）とを備えている。そして、特許文献１に開示されたパルス信号出力回路では、正方向スイッチと負方向スイッチのそれぞれのオンとオフとを排他的（相補的）に制御する。つまり、特許文献１に開示されたパルス信号出力回路では、正方向スイッチがオンのときに負方向スイッチをオフにして、パルストランスの一次側に正方向に電流を流し、負方向スイッチがオンのときに正方向スイッチをオフにして、パルストランスの一次側に負方向に電流を流す。このため、特許文献１に開示されたパルス信号出力回路では、スイッチ部が負方向の電流をパルストランスの一次側に流しているときには、パルストランスが二次側のコイルの両方の端子間に逆方向の電圧を発生させる。これにより、特許文献１に開示されたパルス信号出力回路では、パルストランスの二次側の回路に流れる電流の方向も逆になる。しかしながら、特許文献１に開示されたパルス信号出力回路では、パルストランスが二次側に発生させた電圧を整流部によって全波整流しているため、パルストランスが二次側に逆方向の電圧を発生させた場合でも、ＦＥＴのゲート−ソース間、二次側コンデンサおよび抵抗のそれぞれの端子間に印加する電圧は、スイッチ部が正方向の電流をパルストランスの一次側に流しているときと同じ状態になる。すなわち、特許文献１に開示されたパルス信号出力回路では、パルストランスが二次側に逆方向の電圧を発生した場合でも、ＦＥＴのゲート−ソース間の電圧は上昇する。このため、特許文献１に開示されたパルス信号出力回路では、スイッチ部が負方向の電流をパルストランスの一次側に流しているときでも、ＦＥＴはオンの状態が維持され、パルス信号も“Ｌｏｗ”レベルが維持される。

一方、特許文献１に開示されたパルス信号出力回路において出力するパルス信号を“Ｈｉｇｈ”レベルにするときには、スイッチ部内のスイッチの状態をいずれかの状態に維持する。これにより、特許文献１に開示されたパルス信号出力回路では、パルストランスが二次側に発生する電圧が一定となり変化しなくなる。つまり、特許文献１に開示されたパルス信号出力回路では、パルストランスが二次側に発生させる電圧の方向が正方向または負方向のいずれか一方の方向に固定され、電流が流れる方向も一方向に固定される。これにより、特許文献１に開示されたパルス信号出力回路では、パルストランスの二次側の回路に流れる電流が消滅し、二次側コンデンサが蓄積した電荷を全て放電すると、ＦＥＴがオフの状態になり、パルス信号が“Ｈｉｇｈ”レベルになる。

このようにして特許文献１に開示されたパルス信号出力回路では、直流電源が接続されたスイッチ部内のスイッチをオンまたはオフさせることによってＦＥＴをオンの状態またはオフの状態にさせて、パルス信号を生成している。

特開２０１３−２２２９７８号公報

ところで、特許文献１に開示されたパルス信号出力回路のように、パルストランスによって一次側と二次側とを直流的に絶縁する。パルストランスの一次側と二次側とは交流的に結合するが、交流的な結合度が小さい場合、パルストランスの一次側から二次側に伝送する電力が小さく、一次側から二次側に伝送する電力の伝送効率を向上させること要求される。

しかしながら、特許文献１に開示されたパルス信号出力回路では、スイッチ部内のスイッチをオンまたはオフさせるタイミングによっては、パルストランスの一次側および二次側のそれぞれのコイルの両方の端子間の電圧が、パルストランスの一次側のインダクタンス成分と一次側コンデンサとの直列共振によって振動（いわゆる、リンギング）した分だけ、スイッチを切り替えたときの電圧値が小さくなり、一次側から二次側に伝送する電力が小さくなって、パルストランスの一次側から二次側への電力の伝送効率が低下してしまうことがある（詳細は図１２で後述する）。

ここで、特許文献１に開示されたパルス信号出力回路においてパルストランスの一次側から二次側への電力の伝送効率が低下する場合の一例について説明する。図１２は、従来のパルス信号出力回路において電力の伝送効率が低下するときの一例を示したタイミングチャートである。図１２には、特許文献１に開示されたパルス信号出力回路において、出力するパルス信号を“Ｌｏｗ”レベルにするときに制御する正方向スイッチおよび負方向スイッチのオンまたはオフの状態と、それぞれのスイッチの状態に応じて変化するパルストランスの一次側の電圧（一次側電圧）および電流（一次側電流）の一例を示している。なお、図１２に示した一次側電圧の波形は、電圧値が異なるが、パルストランスの二次側の電圧（二次側電圧）の波形であるともいえる。

図１２に示したタイミングチャートでは、タイミングｔ０、タイミングｔ１、およびタイミングｔ２のときに、正方向スイッチおよび負方向スイッチのそれぞれをオンまたはオフに切り替えている。図１２に示したように、正方向スイッチおよび負方向スイッチのそれぞれをオンまたはオフに切り替えると、パルストランスの一次側電圧は、パルストランスの一次側のインダクタンス成分と一次側コンデンサとの直列共振によって振動する。また、パルストランスの一次側電流も、一次側電圧の振動に伴って振動する。なお、一次側電圧における振動の周波数は、パルストランスの一次側のインダクタンス成分のインダクタンス値と一次側コンデンサの容量値とによって決まり、振動が減衰する度合いは、正方向スイッチおよび負方向スイッチのそれぞれのオン抵抗値およびパルストランスの一次側コイルの抵抗値によって決まる。

ここで、図１２に示したタイミングチャートにおいて正方向スイッチおよび負方向スイッチを切り替えたタイミングｔ１のときの一次側電圧の波形に注目する。タイミングｔ１のとき、正方向スイッチおよび負方向スイッチを切り替えてパルストランスの一次側に負方向の電流を流すと、一次側電圧も負方向の電圧となる。ところが、このタイミングｔ１において各スイッチを切り替える直前の一次側電圧は、タイミングｔ０のときに正方向スイッチおよび負方向スイッチを切り替えてパルストランスの一次側に正方向の電流を流したことによって正方向となり、その後、パルストランスの一次側のインダクタンス成分と一次側コンデンサとの直列共振による振動が収束している状態ではなく、電圧値＝Ｖａだけ高い電圧となっている。このため、タイミングｔ１のときの一次側電圧は、電圧値＝−Ｖ＋Ｖａとなり、電圧値＝Ｖａの分だけ下がってしまう。図１２では、タイミングｔ１において一次側電圧の方向を負方向に切り替えているため、一次側電圧が電圧値＝−Ｖまで下がりきらずに、電圧値＝Ｖａの分だけ高くなっている状態を示している。すると、パルストランスが二次側に発生する二次側電圧も同様に下がってしまう。これにより、従来のパルス信号出力回路では、パルストランスの一次側から二次側に伝送する電力が低下して、一次側から二次側に伝送する電力の伝送効率が低下してしまう。

なお、図１２では、タイミングｔ２において正方向スイッチおよび負方向スイッチを切り替えたときは一次側電圧の振動が収束している状態であるため、一次側電圧は下がらずに電圧値＝＋Ｖとなっている状態を示している。しかし、仮に、図１２に示したタイミングｔ２においても一次側電圧の振動が収束していない状態である場合には、同様に一次側電圧は電圧値＝＋Ｖよりも下がってしまい、パルストランスが二次側に発生する二次側電圧も下がってしまい、一次側から二次側に伝送する電力の伝送効率が低下してしまう。

本発明は、上記の課題に基づいてなされたものであり、一次側と二次側とを絶縁するパルストランスを用いた構成のパルス信号出力回路において、パルストランスの一次側から二次側への電力の伝送効率を向上させることができるパルス信号出力回路を提供することを目的としている。

上記の課題を解決するため、本発明のパルス信号出力回路は、接続された直流電源から供給された電流に基づいたパルス信号を出力するパルス信号出力回路であって、一次側コイルと二次側コイルとを有するパルストランスと、前記パルストランスの一次側コイルに前記電流を一次側電流として流す方向を切り替えるスイッチ部と、前記一次側電流が流れる経路に配置される一次側コンデンサと、前記一次側電流によって前記一次側コイルに印加された一次側電圧に応じて、前記二次側コイルに発生した二次側電圧を整流した整流電圧を出力する整流部と、前記整流電圧に応じた電荷を蓄積し、該電荷を放電する二次側コンデンサと、前記二次側コンデンサに発生した電圧に応じてオンまたはオフするトランジスタと、前記スイッチ部が前記一次側電流を流す方向を切り替えるタイミングを制御する切り替えタイミング制御部と、を備え、前記切り替えタイミング制御部は、前記一次側電圧が前記一次側コイルと前記一次側コンデンサとの直列共振によって振動して、前記スイッチ部の切り替えの１周期の始点における前記一次側電圧の極性に対して逆極性になっているときに、前記一次側電流を流す方向を切り替えるように制御する、ことを特徴とする。

本発明によれば、パルス信号出力回路は、スイッチ部が一次側電流を流す方向を切り替えた後にパルストランスの一次側コイルに印加される一次側電圧の電圧値が高くなり、パルストランスの一次側コイルに印加された一次側電圧を高い伝送効率で二次側コイルに伝送して、二次側コイルに二次側電圧を発生させることができる。

また、本発明のパルス信号出力回路における前記切り替えタイミング制御部は、前記一次側電圧の振動が逆極性のピークとなるタイミングで、前記一次側電流を流す方向を切り替えるように制御する、ことを特徴とする。

本発明によれば、パルス信号出力回路は、振動している一次側電圧が逆極性となっている中で電圧値が高いピークのときの電圧値の分が、パルストランスの一次側コイルに印加される一次側電圧の電圧値をより高くして、パルストランスの一次側コイルから二次側コイルに伝送する電力の伝送効率をより高くすることができる。

また、本発明のパルス信号出力回路における前記切り替えタイミング制御部は、前記一次側電圧の振動が前記始点以降に最初の逆極性のピークとなるタイミングで、前記一次側電流を流す方向を切り替えるように制御する、ことを特徴とする。

本発明によれば、パルス信号出力回路は、振動している一次側電圧が最初の逆極性となっている中で電圧値が最も高いピークのときの電圧値の分が、パルストランスの一次側コイルに印加される一次側電圧の電圧値をより高くして、パルストランスの一次側コイルから二次側コイルに伝送する電力の伝送効率をさらに高くすることができる。

また、本発明のパルス信号出力回路における前記切り替えタイミング制御部は、前記一次側電流を流す方向を切り替えるタイミングを表す切り替え時間が予め設定され、前記始点からの経過時間の計時を開始し、計時している前記経過時間が予め設定された前記切り替え時間となったタイミングのときに、前記一次側電流を流す方向を切り替えるように制御する、ことを特徴とする。

また、本発明のパルス信号出力回路における前記切り替え時間は、前記一次側コイルのインダクタンス値と前記一次側コンデンサの容量値とに基づいて予め算出された時間である、ことを特徴とする。

本発明によれば、パルス信号出力回路は、パルストランスと一次側コンデンサとの特性値から求めた切り替え時間を予め設定し、簡易な構成の切り替えタイミング制御部で、切り替え時間のときに、スイッチ部による一次側電流を流す方向の切り替えを制御することができる。これにより、パルス信号出力回路では、パルストランスと一次側コンデンサとの特性値に適合し、かつ簡易な構成でパルストランスの一次側コイルから二次側コイルに伝送する電力の伝送効率を高くすることができる。

また、本発明のパルス信号出力回路における前記切り替えタイミング制御部は、前記一次側電圧の電圧値を取得し、該取得した電圧値に基づいて、前記一次側電流を流す方向を切り替えるタイミングを検出するタイミング検出回路、をさらに備え、前記タイミング検出回路が前記一次側電流を流す方向を切り替えるタイミングを検出したときに、前記一次側電流を流す方向を切り替えるように制御する、ことを特徴とする。

本発明によれば、パルス信号出力回路は、切り替えタイミング制御部が、一次側電圧を測定することによって、振動している一次側電圧が逆極性となっている中で電圧値が最も高いピークのタイミングをより確実に検出して、スイッチ部による一次側電流を流す方向の切り替えを制御することができる。これにより、パルス信号出力回路では、より確実にパルストランスの一次側コイルから二次側コイルに伝送する電力の伝送効率を高くすることができる。

また、本発明のパルス信号出力回路は、前記一次側電圧の前記直列共振による振動を抑える一次側抵抗、をさらに備える、ことを特徴とする。

本発明によれば、パルス信号出力回路は、スイッチ部が一次側電流を流す方向を切り替えた後でも振動している一次側電圧の振動を一次側抵抗によって早く収束させることができる。これにより、パルス信号出力回路では、パルストランスの一次側コイルから二次側コイルに伝送する電力の伝送効率を高くするとともに、一次側の回路において、大きな振動による余分な消費電流を削減することができる。

また、本発明のパルス信号出力回路における前記スイッチ部は、前記切り替えタイミング制御部による前記一次側電流を流す方向の切り替えの制御に応じて、前記直流電源から供給された直流電圧、または基準電圧のいずれか一方の電圧を出力する出力電圧選択回路によって構成する、ことを特徴とする。

本発明によれば、パルス信号出力回路は、より少ない部品点数のスイッチ部で、一次側電流を流す方向を切り替えることができる。これにより、パルス信号出力回路では、パルストランスの一次側コイルから二次側コイルに伝送する電力の伝送効率を高くするとともに、パルス信号出力回路を小型化、低コスト化することができる。また、パルス信号出力回路に接続された直流電源における消費電流を削減し、負荷を軽減することができる。

また、本発明のパルス信号出力回路における前記整流部は、４つのダイオードによってブリッジ回路が構成されたブリッジ整流回路である、ことを特徴とする。

本発明によれば、パルス信号出力回路は、高い伝送効率で転送された二次側電圧を整流した整流電圧をトランジスタのゲート端子を駆動する駆動電圧として印加することができる。

また、本発明のパルス信号出力回路における前記整流部は、１つのコンデンサと２つのダイオードによって構成される倍電圧整流回路である、ことを特徴とする。

本発明によれば、パルス信号出力回路は、高い伝送効率で転送された二次側電圧の整流を、より少ない部品点数の整流部で行って、整流した整流電圧をトランジスタのゲート端子を駆動する駆動電圧として印加することができるとともに、パルス信号出力回路を小型化、低コスト化することができる。

本発明によれば、一次側と二次側とを絶縁するパルストランスを用いた構成のパルス信号出力回路において、パルストランスの一次側から二次側への電力の伝送効率を向上させることができるパルス信号出力回路を提供することができるという効果が得られる。

本発明の第１の実施形態におけるパルス信号出力回路の構成を示した構成図である。 本発明の第１の実施形態のパルス信号出力回路における全体の動作の一例を説明する波形図である。 本発明の第１の実施形態のパルス信号出力回路においてスイッチ部内のスイッチを切り替えるタイミングの一例を説明する波形図である。 本発明の第１の実施形態のパルス信号出力回路においてスイッチ部内のスイッチを切り替える別のタイミングの一例を説明する波形図である。 本発明の第２の実施形態におけるパルス信号出力回路の構成を示した構成図である。 本発明の第２の実施形態のパルス信号出力回路においてスイッチ部内のスイッチを切り替えるタイミングの一例を説明する波形図である。 本発明の第１の変形例におけるパルス信号出力回路の構成を示した構成図である。 本発明の第２の変形例におけるパルス信号出力回路の構成を示した構成図である。 本発明の第３の変形例におけるパルス信号出力回路の構成を示した構成図である。 本発明の第３の変形例のパルス信号出力回路において一次側の回路に流す電流の方向を切り替えるタイミングの一例を説明する波形図である。 本発明の第４の変形例におけるパルス信号出力回路の構成を示した構成図である。 従来のパルス信号出力回路において電力の伝送効率が低下するときの一例を示したタイミングチャートである。

＜第１の実施形態＞
以下、本発明の実施形態について、図面を参照して説明する。図１は、本発明の第１の実施形態におけるパルス信号出力回路の構成を示した構成図である。パルス信号出力回路１０は、スイッチ部１１と、一次側コンデンサ１２と、切り替えタイミング制御部１３と、パルストランス１４と、整流部１５と、二次側コンデンサ１６と、二次側抵抗１７と、ＦＥＴ（Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）１８とを備えている。なお、図１には、パルス信号出力回路１０に接続される直流電源ＰＳと受信計器ＲＥとも併せて示している。

直流電源ＰＳは、パルス信号出力回路１０がパルス信号を生成するための電流を供給する電源である。以下の説明においては、直流電源ＰＳが供給する電流に応じた電圧を電圧Ｖｓとする。そして、以下の説明においては、説明を容易にするため、直流電源ＰＳが電圧Ｖｓを出力するものとして説明する。

受信計器ＲＥは、パルス信号出力回路１０が生成して出力したパルス信号を受信し、受信したパルス信号に基づいた処理を行う。なお、図１では、受信計器ＲＥが、パルス信号出力回路１０が出力したパルス信号を、伝送路ＴＬを介して受信する構成を示している。

パルス信号出力回路１０は、接続されている直流電源ＰＳから供給された電流を流す方向をスイッチ部１１によって切り替えることによってパルス信号を生成し、生成したパルス信号を受信計器ＲＥに出力する。パルス信号出力回路１０は、例えば、プロセス現場に設置され、設置された位置において測定した流量などのプロセス量をパルス信号によって伝送するフィールド機器に用いられる。なお、パルス信号出力回路１０がフィールド機器に用いられている場合、直流電源ＰＳは、フィールド機器が測定したプロセス値を伝送するために用いられる、例えば、４ｍＡ〜２０ｍＡの範囲の直流アナログ信号から生成した電流を供給する電源であってもよい。また、パルス信号出力回路１０がフィールド機器に用いられている場合、受信計器ＲＥは、例えば、受信したパルス信号の数を計数（カウント）するパルスカウンタなどを備え、計数したパルス信号の数（カウント値）に基づいた情報を、測定したプロセス量の情報として出力してもよい。

パルストランス１４は、１次側と２次側とのそれぞれに１つずつのコイルを備えている。パルストランス１４は、一次側のコイル（以下、「一次側コイル」という）に流れた電流によって励磁され、一次側コイルの両方の端子間の電圧に応じた電圧を、二次側のコイル（以下、「二次側コイル」という）の両方の端子間に発生させる。

なお、図１においてパルストランス１４に備えたそれぞれのコイルに示した黒丸は、それぞれのコイルを形成するために巻く巻線の巻き初めの位置を示している。ここで、図１では、パルストランス１４に備えたそれぞれのコイルにおける巻線の巻き初めの位置（黒丸の位置）が同じ方向の位置である。従って、パルストランス１４では、それぞれのコイルの巻線が同じ方向に巻かれている。以下の説明においては、パルストランス１４の一次側コイルにおける巻線の巻き初めを第１の端子Ａ１とし、巻線の巻き終わりを第２の端子Ｂ１とする。また、パルストランス１４の二次側コイルにおける巻線の巻き初めを第１の端子Ａ２とし、巻線の巻き終わりを第２の端子Ｂ２とする。

パルス信号出力回路１０は、パルストランス１４によって、一次側の回路と二次側の回路とを直流的に絶縁している。パルス信号出力回路１０では、一次側の回路において、接続されている直流電源ＰＳから供給された電流をパルストランス１４の一次側コイルに流す。これにより、パルス信号出力回路１０では、パルストランス１４が、二次側コイルの第１の端子Ａ２と第２の端子Ｂ２との間に、一次側コイルの第１の端子Ａ１と第２の端子Ｂ１との間の電圧に応じた電圧を発生させる。そして、パルス信号出力回路１０では、二次側の回路において、パルストランス１４の二次側コイルに発生した電流を整流し、整流した電流に応じた電圧に基づいてパルス信号を生成し、生成したパルス信号を受信計器ＲＥに出力する。

図１には、一次側の回路においてパルストランス１４の一次側コイルに流す電流を一次側電流ｉ１として示し、パルストランス１４の一次側コイルの第１の端子Ａ１と第２の端子Ｂ１との間の電圧を一次側電圧Ｖ１として示している。また、図１には、パルストランス１４の二次側コイルの第１の端子Ａ２と第２の端子Ｂ２との間の電圧を二次側電圧Ｖ２として示し、二次側電圧Ｖ２に応じて流れる電流を二次側電流ｉ２として示している。また、図１には、パルストランス１４の二次側コイルによって流れる二次側電流ｉ２を整流して二次側の回路に流れる電流を整流電流ｉ３として示し、整流電流ｉ３に応じた電圧を整流電圧Ｖ３として示している。

パルス信号出力回路１０では、スイッチ部１１と、一次側コンデンサ１２と、切り替えタイミング制御部１３と、パルストランス１４の一次側コイルとによって一次側の回路を構成している。パルス信号出力回路１０の一次側の回路において、パルストランス１４の一次側コイルの第１の端子Ａ１は、スイッチ部１１の第１の出力端子に接続されている。また、パルストランス１４の一次側コイルの第２の端子Ｂ１は、一次側コンデンサ１２の第１の端子に接続されている。そして、一次側コンデンサ１２の第２の端子は、スイッチ部１１の第２の出力端子に接続されている。

一次側コンデンサ１２は、パルス信号出力回路１０の一次側の回路に一次側電流ｉ１が流れる時間を短時間にさせる。なお、パルス信号出力回路１０がフィールド機器に用いられている場合であって、フィールド機器が防爆規格を満たす場合には、一次側コンデンサ１２は、防爆回路としての役割を担う。

スイッチ部１１は、入力端子に接続されている直流電源ＰＳから供給された電流を流す方向を切り替え、流す方向を切り替えた一次側電流ｉ１を第１の出力端子と第２の出力端子との間に出力する。スイッチ部１１は、スイッチＳ１、スイッチＳ２、スイッチＳ３、およびスイッチＳ４を備えている。スイッチ部１１は、切り替えタイミング制御部１３から出力された制御信号に応じて、スイッチＳ１、スイッチＳ２、スイッチＳ３、およびスイッチＳ４のそれぞれの第１の端子と第２の端子とのオン（短絡）とオフ（開放）とを切り替えることにより、第１の出力端子と第２の出力端子との間に出力する一次側電流ｉ１が流れる方向を切り替える。なお、以下の説明においてスイッチ部１１に備えたスイッチＳ１、スイッチＳ２、スイッチＳ３、およびスイッチＳ４を区別せずに表す場合には、「スイッチＳ」という。

スイッチ部１１では、スイッチＳ１の第１の端子とスイッチＳ３の第１の端子とが接続されてスイッチ部１１の入力端子となり、直流電源ＰＳの＋端子（直流電圧の出力端子）に接続されている。また、スイッチ部１１では、スイッチＳ１の第２の端子とスイッチＳ２の第１の端子とが接続されてスイッチ部１１の第１の出力端子となり、パルストランス１４の一次側コイルの第１の端子Ａ１に接続されている。また、スイッチ部１１では、スイッチＳ３の第２の端子とスイッチＳ４の第１の端子とが接続されてスイッチ部１１の第２の出力端子となり、一次側コンデンサ１２の第２の端子に接続されている。また、スイッチ部１１では、スイッチＳ２の第２の端子とスイッチＳ４の第２の端子とは、一次側回路の基準電圧と接続されている。直流電源ＰＳの−端子も一次側回路の基準電圧と接続されている。また、スイッチ部１１では、スイッチＳ１、スイッチＳ２、スイッチＳ３、およびスイッチＳ４のそれぞれの制御端子に、切り替えタイミング制御部１３の対応する制御信号が接続されている。より具体的には、スイッチ部１１では、スイッチＳ１とスイッチＳ４とのそれぞれの制御端子に、切り替えタイミング制御部１３から出力された制御信号ＣＰが接続され、スイッチＳ２とスイッチＳ３とのそれぞれの制御端子に、切り替えタイミング制御部１３から出力された制御信号ＣＮが接続されている。なお、以下の説明においては、切り替えタイミング制御部１３から出力され、対応するスイッチＳの制御端子に入力される制御信号ＣＰと制御信号ＣＮとを区別せずに表す場合には、「制御信号Ｃ」という。

切り替えタイミング制御部１３は、スイッチ部１１に備えたそれぞれのスイッチＳを制御する。切り替えタイミング制御部１３には、スイッチ部１１に備えたそれぞれのスイッチＳを切り替えるタイミングを表す時間が、予め設定されている。切り替えタイミング制御部１３は、例えば、タイマー回路や、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの処理装置に備えたタイマー機能などを利用した計時回路を備え、計時した時間が予め設定されている時間となったタイミングで、それぞれのスイッチＳのオンまたはオフを切り替えるための制御信号Ｃを、スイッチ部１１に備えた対応するスイッチＳに出力する。より具体的には、切り替えタイミング制御部１３は、スイッチＳ１およびスイッチＳ４のオンまたはオフを同時に切り替えるための制御信号ＣＰと、スイッチＳ２およびスイッチＳ３のオンまたはオフを同時に切り替えるための制御信号ＣＮとを、対応するスイッチＳの制御端子に出力する。切り替えタイミング制御部１３は、スイッチＳ１およびスイッチＳ４のオンまたはオフと、スイッチＳ２およびスイッチＳ３のオンまたはオフとの切り替えを排他的（相補的）に制御する。つまり、切り替えタイミング制御部１３は、スイッチＳ１およびスイッチＳ４をオンにするときにスイッチＳ２およびスイッチＳ３をオフにし、スイッチＳ２およびスイッチＳ３をオンにするときにスイッチＳ１およびスイッチＳ４をオフにする。これにより、パルス信号出力回路１０の一次側の回路では、スイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフの切り替えによって、スイッチ部１１に接続された直流電源ＰＳから供給された電流を一次側電流ｉ１としてパルストランス１４の一次側コイルに流す際の方向が切り替えられ、一次側電流ｉ１の方向が反転される。なお、切り替えタイミング制御部１３がスイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフを切り替えるタイミングに関しては、後述するパルス信号出力回路１０の動作と共に説明する。

また、パルス信号出力回路１０では、パルストランス１４の二次側コイルと、整流部１５と、二次側コンデンサ１６と、二次側抵抗１７と、ＦＥＴ１８とによって二次側の回路を構成している。パルス信号出力回路１０の二次側の回路において、パルストランス１４の二次側コイルの第１の端子Ａ２は、整流部１５の第１の入力端子に接続されている。また、パルストランス１４の二次側コイルの第２の端子Ｂ２は、整流部１５の第２の入力端子に接続されている。また、パルス信号出力回路１０の二次側の回路において、整流部１５の第１の出力端子は、二次側コンデンサ１６の第１の端子、二次側抵抗１７の第１の端子、およびＦＥＴ１８のゲート端子に接続されている。また、パルス信号出力回路１０の二次側の回路において、ＦＥＴ１８のドレイン端子は、パルス信号出力回路１０の第１の出力端子Ｏ１となっている。また、パルス信号出力回路１０の二次側の回路において、整流部１５の第２の出力端子は、二次側コンデンサ１６の第２の端子、二次側抵抗１７の第２の端子、およびＦＥＴ１８のソース端子（およびバックゲート端子）に接続されて、パルス信号出力回路１０の第２の出力端子Ｏ２となっている。なお、図１では、パルス信号出力回路１０の第１の出力端子Ｏ１と第２の出力端子Ｏ２とのそれぞれが、対応する伝送路ＴＬに接続され、それぞれの伝送路ＴＬを介して受信計器ＲＥに接続されている。

整流部１５は、第１の入力端子と第２の入力端子との間に供給された電圧を整流し、整流した電圧を第１の出力端子と第２の出力端子との間に供給する。つまり、整流部１５は、整流した電圧を、ＦＥＴ１８のゲート−ソース間、二次側コンデンサ１６および二次側抵抗１７のそれぞれの端子間に供給する。整流部１５は、ダイオードＤ１、ダイオードＤ２、ダイオードＤ３、およびダイオードＤ４を備えている。整流部１５は、ダイオードＤ２、ダイオードＤ３、およびダイオードＤ４によってブリッジ回路が構成されたブリッジ整流回路であり、このブリッジ回路によって第１の入力端子と第２の入力端子との間に供給された電圧を全波整流して第１の出力端子と第２の出力端子との間に供給する。なお、以下の説明において整流部１５に備えたダイオードＤ１、ダイオードＤ２、ダイオードＤ３、およびダイオードＤ４を区別せずに表す場合には、「ダイオードＤ」という。

整流部１５では、ダイオードＤ１のアノード端子とダイオードＤ３のカソード端子とが接続されて整流部１５の第１の入力端子となり、パルストランス１４の二次側コイルの第１の端子Ａ２に接続されている。また、整流部１５では、ダイオードＤ２のアノード端子とダイオードＤ４のカソード端子とが接続されて整流部１５の第２の入力端子となり、パルストランス１４の二次側コイルの第２の端子Ｂ２に接続されている。また、整流部１５では、ダイオードＤ１のカソード端子とダイオードＤ２のカソード端子とが接続されて整流部１５の第１の出力端子となり、二次側コンデンサ１６の第１の端子、二次側抵抗１７の第１の端子、およびＦＥＴ１８のゲート端子に接続されている。また、整流部１５では、ダイオードＤ３のアノード端子とダイオードＤ４のアノード端子とが接続されて整流部１５の第２の出力端子となり、二次側コンデンサ１６の第２の端子、二次側抵抗１７の第２の端子、およびＦＥＴ１８のソース端子に接続されて、パルス信号出力回路１０の第２の出力端子Ｏ２となっている。

二次側コンデンサ１６は、第１の端子と第２の端子との間に供給された整流電圧Ｖ３を充電し、この整流電圧Ｖ３に応じた電荷を蓄積する。つまり、二次側コンデンサ１６は、第１の端子と第２の端子との間に流れた整流電流ｉ３によって充電される。

二次側抵抗１７は、二次側コンデンサ１６に蓄積した電荷を放電する役割を担う。

パルス信号出力回路１０では、二次側コンデンサ１６と二次側抵抗１７との構成によって、ＦＥＴ１８のゲート−ソース間に電圧を与える。つまり、パルス信号出力回路１０では、整流部１５から全波整流した電圧の供給が停止した場合でも、二次側コンデンサ１６の容量値と二次側抵抗１７の抵抗値とによって定められる時間だけ、ＦＥＴ１８のゲート−ソース間の電位を維持させる。

ＦＥＴ１８は、ゲート端子とソース端子との間に印加された整流電圧Ｖ３に応じた、ドレイン端子とソース端子との間のオンまたはオフの状態によってパルス信号を生成する。ＦＥＴ１８が生成したパルス信号は、伝送路ＴＬを介して受信計器ＲＥに伝送される。受信計器ＲＥは、パルス信号として、ＦＥＴ１８がオンの状態にときは“Ｌｏｗ”レベルを、ＦＥＴ１８がオフの状態にときは“Ｈｉｇｈ”レベルを認識する。より具体的には、ＦＥＴ１８は、ゲート端子に印加された整流電圧Ｖ３に応じて、受信計器ＲＥからの電流をソース端子とドレイン端子との間に流すことにより、伝送路ＴＬ中の不図示の抵抗に電圧を発生させてパルス信号として受信計器ＲＥに伝送する。例えば、ＦＥＴ１８がオンの状態（以下、「オン状態」という）のときには抵抗が発生する電圧が高くなり、ＦＥＴ１８がオフの状態（以下、「オフ状態」という）のときには抵抗が発生する電圧が低くなる信号を、パルス信号として受信計器ＲＥに伝送する。しかし、以下の説明においては、説明を容易にするため、ＦＥＴ１８がパルス信号を生成して受信計器ＲＥに伝送するものとして説明する。

このような構成によってパルス信号出力回路１０は、接続されている直流電源ＰＳから供給された電流を一次側電流ｉ１として流す方向をスイッチ部１１で切り替えることによってパルス信号を生成し、生成したパルス信号を受信計器ＲＥに出力する。

なお、以下の説明においては、パルストランス１４の一次側コイルにおいて、一次側電流ｉ１を第１の端子Ａ１から第２の端子Ｂ１の方向に流す方向を正方向とし、一次側電流ｉ１を第２の端子Ｂ１から第１の端子Ａ１の方向に流す方向を負方向とする。図１において一次側電流ｉ１および二次側電流ｉ２のそれぞれが表している方向は、正方向である。

次に、パルス信号出力回路１０における動作について説明する。まず、パルス信号出力回路１０がパルス信号を生成して出力する全体の動作について説明する。図２は、本発明の第１の実施形態のパルス信号出力回路１０における全体の動作の一例を説明する波形図である。図２に示したパルス信号出力回路１０における全体の動作の一例は、パルス信号出力回路１０が１周期分のパルス信号を生成する場合の一例である。図２には、スイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフの状態と、パルストランス１４の一次側コイルの一次側電圧Ｖ１と、パルストランス１４の二次側コイルに発生した二次側電圧Ｖ２に応じて流れる二次側電流ｉ２と、整流部１５が全波整流した整流電流ｉ３と、整流電流ｉ３に応じた整流電圧Ｖ３と、ＦＥＴ１８のオンまたはオフの状態とのそれぞれの波形（信号）およびレベルを模式的に示している。

なお、パルス信号出力回路１０に備えたパルストランス１４は、一次側コイルに流れた一次側電流ｉ１によって励磁され、一次側コイルの第１の端子Ａ１と第２の端子Ｂ１との間に印加された一次側電圧Ｖ１に応じた二次側電圧Ｖ２を、二次側コイルの第１の端子Ａ２と第２の端子Ｂ２との間に発生させる。このため、図２に示した一次側コイルの一次側電圧Ｖ１の波形は、電圧値が異なるが、パルストランス１４の二次側コイルが発生した二次側電圧Ｖ２の波形であるともいえる。従って、以下の説明においては、パルストランス１４の一次側コイルの一次側電圧Ｖ１の波形と二次側コイルの二次側電圧Ｖ２の波形とを、適宜言い換えて説明する。

タイミングｔ０〜ｔ１において、パルス信号出力回路１０が“Ｌｏｗ”レベルのパルス信号を出力するとき、切り替えタイミング制御部１３は、制御信号Ｃによって、スイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフが交互に切り替わるように制御する。図２には、パルス信号の１周期の始まりのタイミングｔ０から、切り替えタイミング制御部１３が制御信号ＣＰおよび制御信号ＣＮを交互に切り替えることによって、それぞれのスイッチＳのオンまたはオフが切り替わっている様子を示している。以下において、１周期分のパルス信号を発生させる動作を、切り替えタイミング制御部１３の制御信号Ｃの動作も交えて説明する。

タイミングｔ０において、切り替えタイミング制御部１３は、制御信号ＣＰによってスイッチＳ１およびスイッチＳ４をオフからオンに切り替え、制御信号ＣＮによってスイッチＳ２およびスイッチＳ３をオンからオフに切り替える。これにより、パルス信号出力回路１０の一次側の回路には、直流電源ＰＳが出力する電圧Ｖｓが印加され、正方向の一次側電流ｉ１が流れる。つまり、パルス信号出力回路１０の一次側の回路において、スイッチ部１１内のスイッチＳ１、パルストランス１４の一次側コイル（第１の端子Ａ１から第２の端子Ｂ１の方向）、一次側コンデンサ１２、およびスイッチ部１１内のスイッチＳ４の経路で一次側電流ｉ１が流れる。これにより、パルストランス１４の一次側コイルには、電圧値＝＋２Ｖｓの一次側電圧Ｖ１が印加される。その後、切り替えタイミング制御部１３は、制御信号ＣＰによってスイッチＳ１およびスイッチＳ４をオンからオフに切り替え、制御信号ＣＮによってスイッチＳ２およびスイッチＳ３をオフからオンに切り替える。これにより、パルス信号出力回路１０の一次側の回路には、直流電源ＰＳが出力する電圧Ｖｓが印加され、負方向の一次側電流ｉ１が流れる。つまり、パルス信号出力回路１０の一次側の回路において、スイッチ部１１内のスイッチＳ３、一次側コンデンサ１２、パルストランス１４の一次側コイル（第２の端子Ｂ１から第１の端子Ａ１の方向）、およびスイッチ部１１内のスイッチＳ２の経路で一次側電流ｉ１が流れる。これにより、パルストランス１４の一次側コイルには、電圧値＝−２Ｖｓの一次側電圧Ｖ１が印加される。

これにより、パルス信号出力回路１０では、パルストランス１４の二次側コイルに、一次側電圧Ｖ１に応じた二次側電圧Ｖ２が発生し、二次側電圧Ｖ２に応じた二次側電流ｉ２が流れる。そして、パルス信号出力回路１０では、整流部１５が、パルストランス１４の二次側コイルに発生した二次側電圧Ｖ２に応じた二次側電流ｉ２を全波整流する。これにより、パルス信号出力回路１０では、図２に示したように、整流部１５が全波整流した一方向の整流電流ｉ３が流れ、整流電流ｉ３に応じた整流電圧Ｖ３が一方向の電圧となる。パルス信号出力回路１０では、整流部１５が全波整流した整流電流ｉ３に応じた整流電圧Ｖ３が、二次側コンデンサ１６のそれぞれの端子間、二次側抵抗１７のそれぞれの端子間、およびＦＥＴのゲート−ソース間に印加される。これにより、パルス信号出力回路１０では、二次側コンデンサ１６が、整流電流ｉ３によって充電される。また、パルス信号出力回路１０では、ＦＥＴ１８が、ゲート−ソース間に印加された整流電圧Ｖ３によってオン状態となり、出力するパルス信号が“Ｌｏｗ”レベルになる。

なお、パルス信号出力回路１０では、図２に示したように、一次側電圧Ｖ１が、スイッチＳの切り替えに応じて電圧値が電圧値＝＋２Ｖｓから電圧値＝−２Ｖｓまでの間で変動している。このため、パルス信号出力回路１０では、一次側電圧Ｖ１に応じてパルストランス１４の二次側コイルに発生する二次側電圧Ｖ２も、一次側電圧Ｖ１と同様に変動する。そして、パルス信号出力回路１０では、パルストランス１４の二次側コイルに流れる二次側電流ｉ２が、二次側電圧Ｖ２の電圧値が正の電圧値から負の電圧値に変わったタイミングで一時的に大きな電流となる。図２からわかるように、パルス信号出力回路１０において二次側電流ｉ２が一時的に大きな電流となるタイミングは、それぞれのスイッチＳのオンまたはオフが切り替わったタイミングである。しかし、二次側電流ｉ２は、二次側電圧Ｖ２の電圧値が安定すると低下して、やがて消滅する。図２には、このような二次側電流ｉ２の変化の様子を示している。

パルス信号出力回路１０では、図２に示したように、二次側電流ｉ２が消滅したことによって、整流部１５が全波整流した整流電流ｉ３も電流値が電流値＝０Ａとなる。これに伴って、パルス信号出力回路１０では、整流電流ｉ３に応じた整流電圧Ｖ３も低下する。しかし、パルス信号出力回路１０では、二次側コンデンサ１６が、整流電流ｉ３によって充電されている。このため、パルス信号出力回路１０では、整流部１５が全波整流した整流電流ｉ３が消滅すると（電流値＝０Ａ）、二次側コンデンサ１６と二次側抵抗１７との構成によって二次側コンデンサ１６が蓄積している電荷を放電する。従って、パルス信号出力回路１０では、整流部１５が全波整流した整流電流ｉ３が消滅しても、図２に示したように、ＦＥＴ１８のゲート−ソース間の整流電圧Ｖ３がオン状態を維持することができる電圧値に維持され、出力するパルス信号も“Ｌｏｗ”レベルに維持される。

一方、パルス信号出力回路１０が“Ｈｉｇｈ”レベルのパルス信号を出力するとき、切り替えタイミング制御部１３は、タイミングｔ１〜ｔ２の間において、制御信号Ｃによって、スイッチ部１１に備えたそれぞれのスイッチＳがオンまたはオフのいずれか一方に状態を維持するように制御する。図２には、パルス信号の１周期内のタイミングｔ１から、切り替えタイミング制御部１３が制御信号ＣＰおよび制御信号ＣＮを制御することによって、それぞれのスイッチＳのオンまたはオフの状態が維持される様子を示している。

より具体的には、タイミングｔ１において、切り替えタイミング制御部１３は、制御信号ＣＰによってスイッチＳ１およびスイッチＳ４をオフに切り替え、制御信号ＣＮによってスイッチＳ２およびスイッチＳ３をオンに切り替える。これにより、パルス信号出力回路１０の一次側の回路には、直流電源ＰＳが出力する電圧Ｖｓが印加され、負方向の一次側電流ｉ１が流れている状態が維持される。つまり、パルス信号出力回路１０の一次側の回路において、スイッチ部１１内のスイッチＳ３、一次側コンデンサ１２、パルストランス１４の一次側コイル（第２の端子Ｂ１から第１の端子Ａ１の方向）、およびスイッチ部１１内のスイッチＳ２の経路で一次側電流ｉ１が流れている状態が維持される。これにより、パルストランス１４の一次側コイルには、電圧値＝−２Ｖｓの一次側電圧Ｖ１が印加されている状態が維持される。つまり、パルストランス１４の一次側コイルに印加される一次側電圧Ｖ１の電圧値が電圧値＝−２Ｖｓに固定され変化しなくなる状態が維持される。

これにより、パルス信号出力回路１０では、パルストランス１４の二次側コイルに、一次側電圧Ｖ１に応じた二次側電圧Ｖ２が発生する。このとき、図２に示したように、一次側電圧Ｖ１は、電圧値＝−２Ｖｓで一定の電圧値である。このため、パルス信号出力回路１０では、一次側電圧Ｖ１に応じてパルストランス１４の二次側コイルに発生する二次側電圧Ｖ２も、一次側電圧Ｖ１と同様に一定の電圧値となる。パルス信号出力回路１０では、タイミングｔ１において二次側電圧Ｖ２の電圧値が正の電圧値から負の電圧値に変わったタイミングで、パルストランス１４の二次側コイルに流れる二次側電流ｉ２が一時的に大きな電流となるが、その後、二次側電圧Ｖ２の電圧値が安定すると低下してやがて消滅する。

また、パルス信号出力回路１０では、二次側電流ｉ２を整流部１５が全波整流した整流電流ｉ３、および整流電流ｉ３に応じた整流電圧Ｖ３は、二次側コンデンサ１６が、パルス信号出力回路１０がタイミングｔ０〜ｔ１において“Ｌｏｗ”レベルのパルス信号を出力するときに整流電流ｉ３によって蓄積した電荷を全て放電すると、電流値＝０Ａおよび電圧値＝０Ｖで一定の状態になる。これにより、パルス信号出力回路１０では、ＦＥＴ１８のゲート−ソース間に印加された電圧値＝０Ｖの整流電圧Ｖ３によってオフ状態となり、出力するパルス信号が“Ｈｉｇｈ”レベルになる。

このようにしてパルス信号出力回路１０では、切り替えタイミング制御部１３が、直流電源ＰＳが接続されたスイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフを制御する（切り替える）ことによって、ＦＥＴ１８をオン状態またはオフ状態にさせて、パルス信号を生成して出力させる。図２には、タイミングｔ２において、パルス信号出力回路１０が、再び“Ｌｏｗ”レベルのパルス信号の出力を開始する様子を示している。

なお、パルス信号出力回路１０では、一次側の回路に一次側コンデンサ１２を備えている。このため、パルス信号出力回路１０では、切り替えタイミング制御部１３がスイッチ部１１内のそれぞれのスイッチＳを制御して流した一次側電流ｉ１によってパルストランス１４の一次側コイルに印加される一次側電圧Ｖ１が、パルストランス１４の一次側コイルと一次側コンデンサ１２との直列共振によって振動（いわゆる、リンギング）する。このため、パルス信号出力回路１０においてスイッチ部１１内のスイッチＳを切り替える、つまり、パルストランス１４の一次側コイルに流す一次側電流ｉ１の方向を反転させるタイミングを考慮しないと、パルストランス１４の一次側コイルと一次側コンデンサ１２との直列共振によって振動した分だけ一次側電圧Ｖ１の電圧値が下がってしまうことがある（図１２に示した従来のパルス信号出力回路における一次側電圧の波形を参照）。このため、切り替えタイミング制御部１３は、パルストランス１４の一次側コイルと一次側コンデンサ１２との直列共振によって振動する一次側電圧Ｖ１の周波数を考慮して、スイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフを切り替えるタイミングを制御する。

一方、本発明は、図１２に示す従来のスイッチのオンまたはオフを切り替えるタイミングとは異なるタイミングで制御するため、そのタイミングについて説明する。切り替えタイミング制御部１３は、振動している一次側電圧Ｖ１の状態に基づいてスイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフを切り替える。より具体的には、切り替えタイミング制御部１３は、振動している一次側電圧Ｖ１の波形が、最初にパルストランス１４の一次側コイルに印加された電圧値（タイミングｔ０のときの電圧値）とは逆の値の電圧値になっている、つまり、逆の極性（以下、「逆極性」という）の電圧値になっているタイミングのときに、スイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフを切り替える。この切り替えは、例えば、切り替えタイミング制御部１３が予め設定されている時間となったタイミングのときに切り換えることで実現できる。

図３は、本発明の第１の実施形態のパルス信号出力回路１０においてスイッチ部１１内のスイッチＳを切り替えるタイミングの一例を説明する波形図である。図３に示したスイッチ部１１内のスイッチＳを切り替えるタイミングの一例は、パルス信号出力回路１０が“Ｌｏｗ”レベルのパルス信号を出力するときに切り替えタイミング制御部１３がオンまたはオフを切り替えるスイッチＳの１周期分の一例である。つまり、図３に示したスイッチ部１１内のスイッチＳを切り替えるタイミングの一例は、図２に示したパルス信号出力回路１０における全体の動作の一例において、切り替えタイミング制御部１３がタイミングｔ０〜ｔ１において制御信号Ｃを交互に切り替えている期間内の１周期分の一例である。なお、図３には、パルス信号出力回路１０の二次側の回路の動作の一部も合わせて示している。図３には、スイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフの状態と、パルストランス１４の一次側コイルの一次側電圧Ｖ１と、パルストランス１４の一次側コイルに流す一次側電流ｉ１と、パルストランス１４が二次側コイルに発生した二次側電圧Ｖ２に応じて流れる二次側電流ｉ２を整流部１５が全波整流した整流電流ｉ３と、整流電流ｉ３に応じた整流電圧Ｖ３と、ＦＥＴ１８のオンまたはオフの状態とのそれぞれの波形（信号）およびレベルを模式的に示している。

なお、図３に示した一次側コイルの一次側電圧Ｖ１の波形も、図２に示したパルス信号出力回路１０における全体の動作の一例と同様に、パルストランス１４の二次側コイルが発生した二次側電圧Ｖ２の波形であるともいえる。従って、以下の説明においても、図２に示したパルス信号出力回路１０における全体の動作の一例の説明と同様に、パルストランス１４の一次側コイルの一次側電圧Ｖ１の波形と二次側コイルの二次側電圧Ｖ２の波形とを、適宜言い換えて説明する。

パルス信号出力回路１０が“Ｌｏｗ”レベルのパルス信号を出力するときに、タイミングｔ１０において、切り替えタイミング制御部１３が、制御信号ＣＰによってスイッチＳ１およびスイッチＳ４をオフからオンに切り替え、制御信号ＣＮによってスイッチＳ２およびスイッチＳ３をオンからオフに切り替える。すると、パルス信号出力回路１０の一次側の回路には、上述したように、直流電源ＰＳが出力する電圧Ｖｓが印加され、スイッチ部１１内のスイッチＳ１、パルストランス１４の一次側コイル（第１の端子Ａ１から第２の端子Ｂ１の方向）、一次側コンデンサ１２、およびスイッチ部１１内のスイッチＳ４の経路で正方向の一次側電流ｉ１が流れる。これにより、パルストランス１４の一次側コイルには、電圧値＝＋２Ｖｓの一次側電圧Ｖ１が印加されるが、この一次側電圧Ｖ１の波形は、パルストランス１４の一次側コイルのインダクタンス成分と一次側コンデンサ１２によって構成される直列共振回路によって振動波形となる。

このとき、パルストランス１４の二次側コイルは、上述したように、パルストランス１４の一次側コイルの一次側電圧Ｖ１に応じた二次側電圧Ｖ２を発生させる。ここで、パルストランス１４の二次側コイルが発生する二次側電圧Ｖ２の波形も、振動波形である。そして、上述したように、パルス信号出力回路１０の二次側の回路では、パルストランス１４の二次側コイルに発生した二次側電圧Ｖ２に応じて流れる二次側電流ｉ２を整流部１５が全波整流した整流電流ｉ３が流れ、整流電流ｉ３に応じた整流電圧Ｖ３が、二次側コンデンサ１６のそれぞれの端子間、二次側抵抗１７のそれぞれの端子間、およびＦＥＴのゲート−ソース間に印加される。これにより、パルス信号出力回路１０では、二次側コンデンサ１６が整流電流ｉ３によって充電されるとともに、ＦＥＴ１８がゲート−ソース間に印加された整流電圧Ｖ３によってオン状態となって、受信計器ＲＥに“Ｌｏｗ”レベルのパルス信号が伝送される。

その後、パルス信号出力回路１０では、一次側電圧Ｖ１が直列共振の振動によって電圧値が下降し、タイミングｔ１１において、二次側電圧Ｖ２が整流部１５に備えたダイオードＤ（より具体的には、ダイオードＤ１またはダイオードＤ４）の順方向電圧以下になると、それぞれのダイオードＤはオフの状態となる。これにより、パルス信号出力回路１０では、整流部１５が全波整流した整流電流ｉ３の電流値が電流値＝０Ａとなって、二次側コンデンサ１６のそれぞれの端子間、二次側抵抗１７のそれぞれの端子間に整流電流ｉ３が流れなくなる。このため、パルス信号出力回路１０では、整流電流ｉ３に応じた整流電圧Ｖ３、つまり、ＦＥＴ１８のゲート−ソース間の電圧の上昇も止まる。パルス信号出力回路１０では、整流部１５が全波整流した整流電流ｉ３が流れなくなると、二次側コンデンサ１６と二次側抵抗１７との構成によって二次側コンデンサ１６が蓄積している電荷を放電し、ＦＥＴ１８はオン状態を維持する。これにより、パルス信号出力回路１０では、出力するパルス信号の“Ｌｏｗ”レベルが維持される。

また、パルス信号出力回路１０において一次側電圧Ｖ１は、タイミングｔ１１以降も引き続き電圧値が下降する。なお、パルス信号出力回路１０において切り替えタイミング制御部１３は、タイミングｔ１０から、予め設定されている時間になった否かを判断するための時間の計時を開始している。そして、切り替えタイミング制御部１３は、計時している時間が予め設定されている時間となったタイミングｔ１２のときに、制御信号ＣＰによってスイッチＳ１およびスイッチＳ４をオンからオフに切り替え、制御信号ＣＮによってスイッチＳ２およびスイッチＳ３をオフからオンに切り替える。このタイミングｔ１２のときの一次側電圧Ｖ１は、図３に示したように、負方向に電圧値＝Ｖａだけ高い電圧となっている。このため、一次側電圧Ｖ１は、切り替えタイミング制御部１３がそれぞれのスイッチＳを切り替えることによって、負方向に電圧値＝Ｖ＋Ｖａとなり、電圧値＝Ｖａの分だけ負方向に高くなる。なお、図３では、一次側電圧Ｖ１の振動波形が最初の逆極性のピークとなるタイミングを、タイミングｔ１２としている。

このように、パルス信号出力回路１０では、切り替えタイミング制御部１３がタイミングｔ１２のときにそれぞれのスイッチＳを切り替えることによって、スイッチＳを切り替えたことによる一次側電圧Ｖ１の電圧値が逆極性ではない、例えば、一次側電圧Ｖ１の極性が正方向であるとき（図１２で示した従来の場合）や、電圧値＝０ＶであるときにそれぞれのスイッチＳを切り替える場合よりも高くすることができる。これにより、パルス信号出力回路１０では、パルストランス１４の一次側コイルや一次側コンデンサ１２に流れる一次側電流ｉ１がより大きくなり、パルストランス１４の二次側コイルが発生する二次側電圧Ｖ２もより高くなる。従って、パルス信号出力回路１０では、パルストランス１４の一次側コイルから二次側コイルに伝送する電力の伝送効率を高くすることができる。このため、パルス信号出力回路１０では、パルストランス１４の二次側コイルが発生した二次側電圧Ｖ２に応じて流れる二次側電流ｉ２や、整流部１５が全波整流した整流電流ｉ３も大きくなり、整流電流ｉ３に応じて二次側コンデンサ１６のそれぞれの端子間、二次側抵抗１７のそれぞれの端子間、およびＦＥＴのゲート−ソース間に印加される整流電圧Ｖ３も高くなる。これにより、パルス信号出力回路１０では、二次側コンデンサ１６がより大きな整流電流ｉ３によって充電されるとともに、ＦＥＴ１８のゲート端子の駆動電圧を高くすることができる。

その後、パルス信号出力回路１０では、一次側電圧Ｖ１が直列共振の振動によって電圧値が上昇し、タイミングｔ１３において、二次側電圧Ｖ２が整流部１５に備えたダイオードＤ（より具体的には、ダイオードＤ２またはダイオードＤ３）の順方向電圧以下になると、それぞれのダイオードＤはオフの状態となる。これにより、パルス信号出力回路１０では、タイミングｔ１１のときと同様に、整流部１５が全波整流した整流電流ｉ３の電流値が電流値＝０Ａとなって、二次側コンデンサ１６のそれぞれの端子間、二次側抵抗１７のそれぞれの端子間に整流電流ｉ３が流れなくなる。このため、パルス信号出力回路１０では、タイミングｔ１１のときと同様に、整流電流ｉ３に応じた整流電圧Ｖ３（ＦＥＴ１８のゲート−ソース間の電圧）の上昇も止まる。しかし、パルス信号出力回路１０では、タイミングｔ１３において整流部１５が全波整流した整流電流ｉ３が流れなくなっても、タイミングｔ１１のときと同様に、二次側コンデンサ１６と二次側抵抗１７との構成によって二次側コンデンサ１６が蓄積している電荷を放電し、ＦＥＴ１８のオン状態が維持される。これにより、パルス信号出力回路１０では、タイミングｔ１１のときと同様に、出力するパルス信号の“Ｌｏｗ”レベルが維持される。

このようにしてパルス信号出力回路１０では、切り替えタイミング制御部１３が、一次側電圧Ｖ１の振動波形が逆極性になっているときに、スイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフを切り替える。なお、切り替えタイミング制御部１３がスイッチＳのオンまたはオフを切り替えるタイミングは、一次側電圧Ｖ１の振動波形が逆極性になっているタイミングであれば、いずれのタイミングでもよい。すなわち、逆極性であればピーク以外でもよく、また一次側電圧Ｖ１の振動が２周期目以降のときのタイミングであってもよい。しかし、パルス信号出力回路１０では、パルストランス１４の一次側コイルから二次側コイルに伝送する電力の伝送効率を高くする、つまり、パルストランス１４の二次側コイルが発生する二次側電圧Ｖ２の電圧値をより高くするために、切り替えタイミング制御部１３がスイッチＳのオンまたはオフを切り替えるタイミングを、一次側電圧Ｖ１の振動波形が逆極性になっているピークのタイミングにする。さらには、パルス信号出力回路１０では、切り替えタイミング制御部１３がスイッチＳのオンまたはオフを切り替えるタイミングを、一次側電圧Ｖ１の振動波形が最初に逆極性になったピークのタイミングにする。これは、一次側電圧Ｖ１の振動波形における最初の逆極性のピークのタイミングは、一次側電圧Ｖ１の電圧値が逆極性で最も高くなっているからである。

パルス信号出力回路１０では、切り替えタイミング制御部１３が、それぞれのスイッチＳのオンまたはオフを切り替えた後、次にそれぞれのスイッチＳのオンまたはオフを切り替える予め設定されている時間のタイミングとなるまでの時間を計時する。そして、図３に示したスイッチ部１１内のスイッチＳを切り替えるタイミングの一例では、一次側電圧Ｖ１の振動波形が最初に逆極性になり、さらにピークとなるタイミング（タイミングｔ１２のタイミング）を、次にそれぞれのスイッチＳのオンまたはオフを切り替える時間として設定している。このため、切り替えタイミング制御部１３は、それぞれのスイッチＳのオンまたはオフを切り替えたタイミングｔ１０から、予め設定されている、一次側電圧Ｖ１の振動波形が最初の逆極性のピークとなるタイミング（タイミングｔ１２のタイミング）までの時間を計時する。この切り替えタイミング制御部１３が計時するために予め設定する時間（ここでは、一次側電圧Ｖ１の振動波形の最初の逆極性においてピークとなるまでの時間）は、一次側電圧Ｖ１が振動する条件に基づいて、予め求めて設定しておくことができる。

より具体的には、パルス信号出力回路１０において一次側電圧Ｖ１が振動する周波数（振動周波数）は、パルストランス１４の一次側コイルのインダクタンス値と一次側コンデンサ１２の容量値とによって決まり、一次側電圧Ｖ１の振動が減衰する度合いは、スイッチ部１１に備えたそれぞれのスイッチＳのオン抵抗値および一次側コイルの抵抗値によって決まる。このため、パルス信号出力回路１０では、パルストランス１４の一次側コイルのインダクタンス値と一次側コンデンサ１２の容量値とに基づいて、一次側電圧Ｖ１の振動波形において最初の逆極性のピークとなるまでの時間（タイミングｔ１２において最初の逆極性のピークとなるまでの時間）を予め算出しておくことによって、算出した時間を、切り替えタイミング制御部１３がスイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフを切り替えるタイミングとして予め設定しておくことができる。

さらに具体的には、一次側電圧Ｖ１の振動周波数ｆ_０は、下式（１）によって求めることができる。そして、一次側電圧Ｖ１の振動波形が最初に逆極性となり、さらにピークとなるまでの時間（タイミングｔ１０からｔ１２までの時間）は、一次側電圧Ｖ１の振動周波数ｆ_０から求められる一次側電圧Ｖ１の振動の周期における１／４の時間である。このため、パルス信号出力回路１０では、下式（２）によって、一次側電圧Ｖ１の振動波形が最初に逆極性となり、さらにピークとなるまでの時間を、切り替えタイミング制御部１３がそれぞれのスイッチＳのオンまたはオフを切り替える時間（切り替え時間）Ｔとして求める。

上式（１）および上式（２）において、Ｌはパルストランス１４の一次側コイルのインダクタンス値、Ｃは一次側コンデンサ１２の容量値である。なお、切り替え時間Ｔは、１／４の時間の場合について求めたが、それ以外でも一次側電圧Ｖ１が逆極性になっている状態（例えば、ピーク以外や一次側電圧Ｖ１の振動が２周期目以降）において求めてもよい。

パルス信号出力回路１０では、切り替えタイミング制御部１３が、それぞれのスイッチＳのオンまたはオフを切り替えた後（例えばタイミングｔ１０のとき）、上式（２）によって求めた切り替え時間Ｔとなるまでの時間を計時する。そして、切り替えタイミング制御部１３は、計時している時間が切り替え時間Ｔの時間となったとき（例えばタイミングｔ１２のとき）に、それぞれのスイッチＳのオンまたはオフを切り替える。これにより、パルス信号出力回路１０では、上述したように、パルストランス１４の一次側コイルから二次側コイルに伝送する電力の伝送効率を高くすることができる。このことにより、パルス信号出力回路１０では、パルス信号を生成するＦＥＴ１８のゲート端子に対する駆動電圧を高くすることができる。

なお、図２では、パルス信号出力回路１０がパルス信号を出力する際に、切り替えタイミング制御部１３が、パルス信号の１周期の始まりのタイミング（タイミングｔ０およびタイミングｔ２）において、スイッチＳ１およびスイッチＳ４をオフからオンに切り替え、スイッチＳ２およびスイッチＳ３をオンからオフに切り替えた。これにより、パルス信号出力回路１０では、パルス信号出力回路１０の一次側の回路に正方向→負方向の順番に一次側電流ｉ１を流すことによって、“Ｌｏｗ”レベルのパルス信号を出力した。しかし、パルス信号出力回路１０がパルス信号を出力する際に、切り替えタイミング制御部１３が、それぞれのスイッチＳを制御する（切り替える）順番、つまり、パルス信号出力回路１０の一次側の回路に正方向および負方向の一次側電流ｉ１を流す順番は、図２に示した順番に限定されるものではない。すなわち、パルス信号出力回路１０では、パルス信号の１周期の始まりのタイミングで切り替えタイミング制御部１３が、スイッチＳ２およびスイッチＳ３をオフからオンに切り替え、スイッチＳ１およびスイッチＳ４をオンからオフに切り替えてもよい。これにより、パルス信号出力回路１０では、パルス信号出力回路１０の一次側の回路に負方向→正方向の順番に一次側電流ｉ１を流す。この場合でもパルス信号出力回路１０は、“Ｌｏｗ”レベルのパルス信号を出力することができる。

ここで、パルス信号出力回路１０の一次側の回路に負方向→正方向の順番に一次側電流ｉ１を流す場合の動作について説明する。パルス信号出力回路１０の一次側の回路に負方向→正方向の順番に一次側電流ｉ１を流す場合も、切り替えタイミング制御部１３は、振動している一次側電圧Ｖ１の状態に基づいて、一次側電圧Ｖ１の振動波形が逆極性になっている予め設定された時間となったタイミングのときに、スイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフを切り替える。なお、この場合のパルス信号出力回路１０における全体の動作は、図２に示したパルス信号出力回路１０の全体の動作において、それぞれのスイッチＳのオンまたはオフの状態、パルストランス１４の一次側コイルの一次側電圧Ｖ１（パルストランス１４の二次側コイルの二次側電圧Ｖ２）、およびパルストランス１４の二次側コイルに発生する二次側電流ｉ２のそれぞれの波形の極性を逆にすることによって容易に考えることができる。従って、パルス信号出力回路１０の一次側の回路に負方向→正方向の順番に一次側電流ｉ１を流す場合におけるパルス信号出力回路１０の全体の動作に関する詳細な説明は省略し、この場合に切り替えタイミング制御部１３がスイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフを切り替えるタイミング（スイッチの１周期におけるタイミング）についてのみを図４を用いて説明する。

図４は、本発明の第１の実施形態のパルス信号出力回路１０においてスイッチ部１１内のスイッチＳを切り替える別のタイミングの一例を説明する波形図である。図４に示したスイッチ部１１内のスイッチＳを切り替えるタイミングの一例は、パルス信号出力回路１０が“Ｌｏｗ”レベルのパルス信号を出力するときに切り替えタイミング制御部１３が、パルス信号出力回路１０の一次側の回路に負方向→正方向の順番に一次側電流ｉ１を流すようにスイッチＳのオンまたはオフを切り替える場合の一例である。図４に示したスイッチ部１１内のスイッチＳを切り替えるタイミングの一例も、図３に示したスイッチ部１１内のスイッチＳを切り替えるタイミングの一例と同様に、パルス信号出力回路１０が“Ｌｏｗ”レベルのパルス信号を出力するときに切り替えタイミング制御部１３がオンまたはオフを切り替えるスイッチＳの１周期分の一例である。なお、図４にも、図３に示したスイッチ部１１内のスイッチＳを切り替えるタイミングの一例と同様に、パルス信号出力回路１０の二次側の回路の動作の一部も合わせて示している。図４にも、スイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフの状態と、パルストランス１４の一次側コイルの一次側電圧Ｖ１と、パルストランス１４の一次側コイルに流す一次側電流ｉ１と、パルストランス１４が二次側コイルに発生した二次側電圧Ｖ２に応じて流れる二次側電流ｉ２を整流部１５が全波整流した整流電流ｉ３と、整流電流ｉ３に応じた整流電圧Ｖ３と、ＦＥＴ１８のオンまたはオフの状態とのそれぞれの波形（信号）およびレベルを模式的に示している。

なお、図４に示した一次側コイルの一次側電圧Ｖ１の波形も、図３に示したスイッチ部１１内のスイッチＳを切り替えるタイミングの一例と同様に、パルストランス１４の二次側コイルが発生した二次側電圧Ｖ２の波形であるともいえる。従って、以下の説明においても、図３に示したスイッチ部１１内のスイッチＳを切り替えるタイミングの一例と同様に、パルストランス１４の一次側コイルの一次側電圧Ｖ１の波形と二次側コイルの二次側電圧Ｖ２の波形とを、適宜言い換えて説明する。

パルス信号出力回路１０が“Ｌｏｗ”レベルのパルス信号を出力するときに、タイミングｔ１０において、切り替えタイミング制御部１３が、制御信号ＣＰによってスイッチＳ１およびスイッチＳ４をオンからオフに切り替え、制御信号ＣＮによってスイッチＳ２およびスイッチＳ３をオフからオンに切り替える。すると、パルス信号出力回路１０の一次側の回路には、上述したように、直流電源ＰＳが出力する電圧Ｖｓが印加され、スイッチ部１１内のスイッチＳ３、一次側コンデンサ１２、パルストランス１４の一次側コイル（第２の端子Ｂ１から第１の端子Ａ１の方向）、およびスイッチ部１１内のスイッチＳ２の経路で負方向の一次側電流ｉ１が流れる。これにより、パルストランス１４の一次側コイルには、電圧値＝−２Ｖｓの一次側電圧Ｖ１が印加される。この一次側電圧Ｖ１の波形も、パルストランス１４の一次側コイルのインダクタンス成分と一次側コンデンサ１２によって構成される直列共振回路によって振動波形となる。なお、パルストランス１４の一次側コイルの一次側電圧Ｖ１に応じてパルストランス１４の二次側コイルに発生する二次側電圧Ｖ２の波形も、振動波形である。

そして、上述したように、パルス信号出力回路１０の二次側の回路では、パルストランス１４の二次側コイルに発生した二次側電圧Ｖ２に応じて流れる二次側電流ｉ２を整流部１５が全波整流した整流電流ｉ３が流れる。この整流電流ｉ３は、整流部１５によって全波整流されていることにより、図３に示したスイッチ部１１内のスイッチＳを切り替えるタイミングの一例と同様の方向に流れる電流である。つまり、パルス信号出力回路１０の二次側の回路において整流電流ｉ３は、正方向→負方向の順番に一次側電流ｉ１を流す場合と同じ方向に流れる。従って、パルス信号出力回路１０の二次側の回路では、二次側コンデンサ１６のそれぞれの端子間、二次側抵抗１７のそれぞれの端子間、およびＦＥＴのゲート−ソース間に、正方向→負方向の順番に一次側電流ｉ１を流す場合と同じ方向に整流電圧Ｖ３が印加される。これにより、パルス信号出力回路１０では、正方向→負方向の順番に一次側電流ｉ１を流す場合と同様に、二次側コンデンサ１６が整流電流ｉ３によって充電されるとともに、ＦＥＴ１８がゲート−ソース間に印加された整流電圧Ｖ３によってオン状態となって、受信計器ＲＥに“Ｌｏｗ”レベルのパルス信号が伝送される。

その後、パルス信号出力回路１０では、一次側電圧Ｖ１が直列共振の振動によって電圧値が上昇し、タイミングｔ１１において、二次側電圧Ｖ２が整流部１５に備えたダイオードＤ（より具体的には、ダイオードＤ２またはダイオードＤ３）の順方向電圧以下になると、それぞれのダイオードＤはオフの状態となる。これにより、パルス信号出力回路１０では、図３に示したスイッチ部１１内のスイッチＳを切り替えるタイミングの一例と同様に、整流部１５が全波整流した整流電流ｉ３の電流値が電流値＝０Ａとなって、二次側コンデンサ１６のそれぞれの端子間、二次側抵抗１７のそれぞれの端子間に整流電流ｉ３が流れなくなる。このため、パルス信号出力回路１０では、図３に示したスイッチ部１１内のスイッチＳを切り替えるタイミングの一例と同様に、整流電流ｉ３に応じた整流電圧Ｖ３（ＦＥＴ１８のゲート−ソース間の電圧）の上昇も止まる。パルス信号出力回路１０では、整流部１５が全波整流した整流電流ｉ３が流れなくなると、正方向→負方向の順番に一次側電流ｉ１を流す場合と同様に、二次側コンデンサ１６と二次側抵抗１７との構成によって二次側コンデンサ１６が蓄積している電荷を放電し、ＦＥＴ１８はオン状態を維持して、出力するパルス信号の“Ｌｏｗ”レベルが維持される。

なお、パルス信号出力回路１０において切り替えタイミング制御部１３は、タイミングｔ１０から、予め設定されている時間、つまり、切り替え時間Ｔになった否かを判断するための時間の計時を開始している。ここで、切り替え時間Ｔは、上式（２）によって求めた時間である。そして、切り替えタイミング制御部１３は、計時している時間が切り替え時間Ｔの時間となったタイミングｔ１２のときに、制御信号ＣＰによってスイッチＳ１およびスイッチＳ４をオフからオンに切り替え、制御信号ＣＮによってスイッチＳ２およびスイッチＳ３をオンからオフに切り替える。このタイミングｔ１２のときの一次側電圧Ｖ１は、図４に示したように、タイミングｔ１１以降も引き続き電圧値が上昇し、正方向に電圧値＝Ｖａだけ高い電圧となっている。このため、一次側電圧Ｖ１は、切り替えタイミング制御部１３がそれぞれのスイッチＳを切り替えることによって、正方向に電圧値＝Ｖ＋Ｖａとなり、電圧値＝Ｖａの分だけ正方向に高くなる。なお、図４でも、図３に示したスイッチ部１１内のスイッチＳを切り替えるタイミングの一例と同様に、一次側電圧Ｖ１の振動波形が最初の逆極性のピークとなるタイミングを、タイミングｔ１２としている。

その後、パルス信号出力回路１０では、一次側電圧Ｖ１が直列共振の振動によって電圧値が下降し、タイミングｔ１３において、二次側電圧Ｖ２が整流部１５に備えたダイオードＤ（より具体的には、ダイオードＤ１またはダイオードＤ４）の順方向電圧以下になると、それぞれのダイオードＤはオフの状態となる。これにより、パルス信号出力回路１０では、タイミングｔ１１のときと同様に、整流部１５が全波整流した整流電流ｉ３の電流値が電流値＝０Ａとなって、二次側コンデンサ１６のそれぞれの端子間、二次側抵抗１７のそれぞれの端子間に整流電流ｉ３が流れなくなり、整流電流ｉ３に応じた整流電圧Ｖ３（ＦＥＴ１８のゲート−ソース間の電圧）の上昇も止まる。しかし、パルス信号出力回路１０では、タイミングｔ１３において整流部１５が全波整流した整流電流ｉ３が流れなくなっても、タイミングｔ１１のときと同様に、二次側コンデンサ１６と二次側抵抗１７との構成によって二次側コンデンサ１６が蓄積している電荷を放電し、ＦＥＴ１８のオン状態が維持される。これにより、パルス信号出力回路１０では、タイミングｔ１１のときと同様に、出力するパルス信号の“Ｌｏｗ”レベルが維持される。

このように、パルス信号出力回路１０では、切り替えタイミング制御部１３が負方向→正方向の順番に一次側電流ｉ１を流す場合でも、タイミングｔ１２のときにそれぞれのスイッチＳを切り替えることによって、図３に示したスイッチ部１１内のスイッチＳを切り替えるタイミングの一例と同様に動作する。このため、パルス信号出力回路１０では、切り替えタイミング制御部１３が負方向→正方向の順番に一次側電流ｉ１を流す場合でも、スイッチＳを切り替えたことによる一次側電圧Ｖ１の電圧値は、一次側電圧Ｖ１の極性が負方向であるときや、電圧値＝０ＶであるときにそれぞれのスイッチＳを切り替える場合よりも高くすることができる。これにより、パルス信号出力回路１０では、切り替えタイミング制御部１３が負方向→正方向の順番に一次側電流ｉ１を流す場合でも、パルストランス１４の一次側コイルや一次側コンデンサ１２に流れる一次側電流ｉ１がより大きくなり、パルストランス１４の二次側コイルが発生する二次側電圧Ｖ２もより高くなる。従って、パルス信号出力回路１０では、切り替えタイミング制御部１３が負方向→正方向の順番に一次側電流ｉ１を流す場合でも、パルストランス１４の一次側コイルから二次側コイルに伝送する電力の伝送効率を高くすることができる。このため、パルス信号出力回路１０では、切り替えタイミング制御部１３が負方向→正方向の順番に一次側電流ｉ１を流す場合でも、パルストランス１４の二次側コイルが発生した二次側電圧Ｖ２に応じて流れる二次側電流ｉ２や、整流部１５が全波整流した整流電流ｉ３も大きくなり、整流電流ｉ３に応じて二次側コンデンサ１６のそれぞれの端子間、二次側抵抗１７のそれぞれの端子間、およびＦＥＴのゲート−ソース間に印加される整流電圧Ｖ３も高くなる。これにより、パルス信号出力回路１０では、切り替えタイミング制御部１３が負方向→正方向の順番に一次側電流ｉ１を流す場合でも、二次側コンデンサ１６がより大きな整流電流ｉ３によって充電されるとともに、ＦＥＴ１８のゲート端子の駆動電圧を高くすることができる。

このように、パルス信号出力回路１０では、一次側電流ｉ１を流し始める方向（流す方向の順番）にかかわらず、一次側電圧Ｖ１の振動波形が逆極性になっているときに、切り替えタイミング制御部１３がスイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフを切り替える。これにより、パルス信号出力回路１０では、一次側電流ｉ１を流し始める方向にかかわらず、パルストランス１４の一次側コイルから二次側コイルに伝送する電力の伝送効率を高くすることができ、ＦＥＴ１８のゲート端子の駆動電圧を高くすることができる。

さらに、パルス信号出力回路１０では、切り替えタイミング制御部１３が、それぞれのスイッチＳのオンまたはオフを切り替えるタイミングを、一次側電圧Ｖ１の振動波形が逆極性のピークとなるタイミングにすることによって、スイッチＳのオンまたはオフを切り替える前の逆極性の電圧値＝Ｖａの分だけ、スイッチＳのオンまたはオフを切り替えた後の一次側電圧Ｖ１を高い電圧にすることができる。しかも、パルス信号出力回路１０では、切り替えタイミング制御部１３が、パルストランス１４の一次側コイルのインダクタンス値と一次側コンデンサ１２の容量値とに基づいて算出しておいた切り替え時間Ｔをタイマー回路やＣＰＵなどの簡易な計時回路で計時することによって、一次側電圧Ｖ１の振動波形において最初の逆極性のピークとなるタイミングで、スイッチＳのオンまたはオフを切り替えることができる。これにより、パルス信号出力回路１０では、パルストランス１４の一次側コイルから二次側コイルに伝送する電力の伝送効率をより高くすることができ、ＦＥＴ１８のゲート端子の駆動電圧をより高くすることができる。このことにより、パルス信号出力回路１０では、直流電源ＰＳが出力する電圧Ｖｓを下げるなどによってパルス信号出力回路１０の省電力化を実現することができる。また、パルス信号出力回路１０では、例えば、スレッショルド電圧が低いＦＥＴの使用や、順方向電圧が低いダイオードを使用して整流部を構成することができるなど、パルス信号出力回路１０を構成する部品に対する制約を緩和して、部品の選定を容易にすることができる。

なお、パルス信号出力回路１０では、切り替えタイミング制御部１３がそれぞれのスイッチＳのオンまたはオフを切り替えるタイミングを表す時間（切り替え時間Ｔ）を、パルストランス１４の一次側コイルのインダクタンス値と一次側コンデンサ１２の容量値とに基づいて予め求めて設定しておいた。つまり、パルス信号出力回路１０では、パルス信号出力回路１０の一次側の回路における一次側電圧Ｖ１の振動波形が、最初に逆極性になり、さらにピークとなるまでの時間を予め算出しておいた。そして、パルス信号出力回路１０は、切り替えタイミング制御部１３が、それぞれのスイッチＳのオンまたはオフを切り替えたタイミング（タイミングｔ１０）から時間を計時し、計時している時間が切り替え時間Ｔの時間となったタイミング（タイミングｔ１２）のときを、次にそれぞれのスイッチＳのオンまたはオフを切り替えるタイミングとする構成である場合について説明した。しかし、本発明のパルス信号出力回路は、次にそれぞれのスイッチＳのオンまたはオフを切り替えるタイミングを予め設定されている時間を計時することによって定める構成に限定されるものではなく、本発明のパルス信号出力回路が、次にそれぞれのスイッチＳのオンまたはオフを切り替えるタイミングを検出する構成にしてもよい。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。図５は、本発明の第２の実施形態におけるパルス信号出力回路の構成を示した構成図である。パルス信号出力回路２０は、スイッチ部１１と、一次側コンデンサ１２と、切り替えタイミング制御部２３と、パルストランス１４と、整流部１５と、二次側コンデンサ１６と、二次側抵抗１７と、ＦＥＴ１８とを備えている。また、切り替えタイミング制御部２３は、タイミング検出回路２３１を備えている。なお、図５には、パルス信号出力回路２０に接続される直流電源ＰＳと受信計器ＲＥとも併せて示している。

パルス信号出力回路２０は、図１に示した第１の実施形態のパルス信号出力回路１０に備えた切り替えタイミング制御部１３が、切り替えタイミング制御部２３に代わった構成である。その他のパルス信号出力回路２０の構成要素は、図１に示した第１の実施形態のパルス信号出力回路１０の構成要素と同様の構成要素である。従って、以下の説明においては、パルス信号出力回路２０の構成要素において、第１の実施形態のパルス信号出力回路１０の構成要素と同様の構成要素には同一の符号を付与し、その構成要素に関する詳細な説明は省略する。

パルス信号出力回路２０も、パルス信号出力回路１０と同様に、接続されている直流電源ＰＳから供給された電流を一次側電流ｉ１として流す方向をスイッチ部１１によって切り替えることによってパルス信号を生成し、生成したパルス信号を受信計器ＲＥに出力する。パルス信号出力回路２０も、パルス信号出力回路１０と同様に、例えば、フィールド機器に用いられる。

パルス信号出力回路２０も、パルス信号出力回路１０と同様に、パルストランス１４によって、一次側の回路と二次側の回路とを直流的に絶縁している。パルス信号出力回路２０も、パルス信号出力回路１０と同様に、一次側の回路において、接続されている直流電源ＰＳから供給された電流を一次側電流ｉ１としてパルストランス１４の一次側コイルに流す。これにより、パルス信号出力回路２０でも、パルス信号出力回路１０と同様に、パルストランス１４が、二次側コイルの第１の端子Ａ２と第２の端子Ｂ２との間に、一次側コイルの第１の端子Ａ１と第２の端子Ｂ１との間の一次側電圧Ｖ１に応じた二次側電圧Ｖ２を発生させる。そして、パルス信号出力回路２０でも、パルス信号出力回路１０と同様に、二次側の回路において、パルストランス１４の二次側コイルに発生した二次側電流ｉ２を整流し、整流した整流電流ｉ３に応じた整流電圧Ｖ３に基づいてパルス信号を生成し、生成したパルス信号を受信計器ＲＥに出力する。

パルス信号出力回路２０では、スイッチ部１１と、一次側コンデンサ１２と、切り替えタイミング制御部２３と、パルストランス１４の一次側コイルとによって一次側の回路を構成している。パルス信号出力回路２０の一次側の回路では、パルストランス１４の一次側コイルの第１の端子Ａ１（スイッチ部１１の第１の出力端子）が、切り替えタイミング制御部２３に備えたタイミング検出回路２３１に接続されている。なお、タイミング検出回路２３１には、パルストランス１４の一次側コイルの第１の端子Ａ１（スイッチ部１１の第１の出力端子）の代わりに、パルストランス１４の一次側コイルの第２の端子Ｂ１（一次側コンデンサ１２の第１の端子）、または一次側コンデンサ１２の第２の端子（スイッチ部１１の第２の出力端子）が接続されてもよい。パルス信号出力回路２０の一次側の回路におけるその他の接続、つまり、パルス信号出力回路２０の一次側の回路を構成するそれぞれの構成要素の接続は、パルス信号出力回路１０の一次側の回路におけるそれぞれの構成要素の接続と同一である。

切り替えタイミング制御部２３は、パルス信号出力回路１０に備えた切り替えタイミング制御部１３と同様に、スイッチ部１１に備えたそれぞれのスイッチＳを制御する。ただし、切り替えタイミング制御部２３では、タイミング検出回路２３１が、それぞれのスイッチＳのオンまたはオフを切り替えるタイミングを検出する。

タイミング検出回路２３１は、接続されているパルストランス１４の一次側コイルの第１の端子Ａ１（スイッチ部１１の第１の出力端子）から、パルストランス１４の一次側コイルに印加された一次側電圧Ｖ１の電圧値を取得して観測（モニター）する。タイミング検出回路２３１は、取得して観測した一次側電圧Ｖ１の電圧値に基づいて、スイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフを切り替えるタイミングを検出する。

タイミング検出回路２３１の構成、つまり、タイミング検出回路２３１がそれぞれのスイッチＳのオンまたはオフを切り替えるタイミングを検出する方法としては、様々な構成（方法）が考えられる。例えば、タイミング検出回路２３１は、積分回路で構成されてもよい。積分回路は、抵抗とコンデンサとを用いて実現することができる。この場合、タイミング検出回路２３１は、取得した一次側電圧Ｖ１の電圧値を積分（積算）し、その積分値に基づいて、それぞれのスイッチＳのオンまたはオフを切り替えるタイミングを検出する。より具体的には、タイミング検出回路２３１は、一次側電圧Ｖ１の両方の極性、つまり、正方向および負方向を含めて、取得した一次側電圧Ｖ１の電圧値を積分（積算）する。そして、タイミング検出回路２３１は、一次側電圧Ｖ１の電圧値を積分した積分値（積算値）が“０”（例えば、積分回路の出力電圧＝０Ｖ）になったタイミングを検出する。この一次側電圧Ｖ１の電圧値の積分値が“０”になるタイミングは、パルストランスの一次側のインダクタンス成分と一次側コンデンサとの直列共振によって振動している一次側電圧Ｖ１の振動波形が、逆極性のピークとなるタイミングに非常に近いタイミングであると考えられる。そして、タイミング検出回路２３１は、積分値が“０”になるタイミングを検出することによって、例えば、一次側電圧Ｖ１の振動波形が変動した場合でも、逆極性のピークとなるタイミングに非常に近いタイミングを、スイッチＳのオンまたはオフを切り替えるタイミングとして検出することができると考えられる。

また、例えば、タイミング検出回路２３１は、微分回路で構成されてもよい。微分回路は、コンデンサと抵抗とを用いて実現することができる。この場合、タイミング検出回路２３１は、取得して観測した一次側電圧Ｖ１の電圧値を微分することによって、それぞれのスイッチＳのオンまたはオフを切り替えるタイミングを検出する。より具体的には、タイミング検出回路２３１は、一次側電圧Ｖ１の両方の極性を含めて取得した一次側電圧Ｖ１の電圧値を微分することによって一次側電圧Ｖ１の振動波形の傾きを求める。そして、タイミング検出回路２３１は、一次側電圧Ｖ１の電圧値を微分して求めた一次側電圧Ｖ１の振動波形の傾きが“０”（例えば、微分回路の出力電圧＝０Ｖ）になったタイミングを検出する。この一次側電圧Ｖ１の振動波形の傾きが“０”になるタイミングは、振動している一次側電圧Ｖ１の振動波形が、逆極性のピークとなるタイミングに非常に近いタイミングであると考えられる。そして、タイミング検出回路２３１は、傾きが“０”になるタイミングを検出することによって、例えば、一次側電圧Ｖ１の振動波形が変動した場合でも、逆極性のピークとなるタイミングに非常に近いタイミングを、スイッチＳのオンまたはオフを切り替えるタイミングとして検出することができると考えられる。

このような構成（方法）によって、タイミング検出回路２３１は、振動している一次側電圧Ｖ１の振動波形における逆極性のピークに相当するタイミングを、それぞれのスイッチＳのオンまたはオフを切り替えるタイミングとして検出する。そして、タイミング検出回路２３１は、それぞれのスイッチＳのオンまたはオフを切り替えるタイミングを検出したときに、このことを通知する。

切り替えタイミング制御部２３は、タイミング検出回路２３１からスイッチＳのオンまたはオフを切り替えるタイミングを検出したことが通知されたとき（例えば、タイミング検出回路２３１が積分回路で構成されている場合、一次側電圧Ｖ１の電圧値の積分値が“０”になったとき）に、それぞれのスイッチＳのオンまたはオフを切り替えるための制御信号Ｃを、スイッチ部１１に備えた対応するスイッチＳに出力する。なお、切り替えタイミング制御部２３がそれぞれのスイッチＳに出力する制御信号Ｃは、パルス信号出力回路１０に備えた切り替えタイミング制御部１３と同様である。これにより、パルス信号出力回路２０の一次側の回路では、タイミング検出回路２３１が取得して観測した一次側電圧Ｖ１の電圧値に基づいて検出したタイミングのときに、スイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフが切り替えられて、スイッチ部１１に接続された直流電源ＰＳから供給された電流を一次側電流ｉ１としてパルストランス１４の一次側コイルに流す際の方向が切り替えられる（反転される）。なお、切り替えタイミング制御部２３がスイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフを切り替えるタイミングに関しては、後述する。

また、パルス信号出力回路２０では、パルストランス１４の二次側コイルと、整流部１５と、二次側コンデンサ１６と、二次側抵抗１７と、ＦＥＴ１８とによって二次側の回路を構成している。パルス信号出力回路２０の二次側の回路の構成は、パルス信号出力回路１０二次側の回路の構成と同様である。従って、パルス信号出力回路２０の二次側の回路の構成および動作に関する詳細な説明は省略する。

このような構成によってパルス信号出力回路２０は、接続されている直流電源ＰＳから供給された電流を一次側電流ｉ１として流す方向を切り替えるタイミングを検出する。そして、パルス信号出力回路２０は、検出したタイミングのときに、パルス信号出力回路１０と同様に、直流電源ＰＳから供給された電流を一次側電流ｉ１として流す方向をスイッチ部１１で切り替えることによってパルス信号を生成し、生成したパルス信号を受信計器ＲＥに出力する。

次に、パルス信号出力回路２０における動作について説明する。なお、パルス信号出力回路２０における全体の動作は、パルス信号出力回路１０と同様である。つまり、パルス信号出力回路２０における全体の動作は、パルス信号出力回路２０が一次側の回路に流す一次側電流ｉ１の方向に応じて、図２に示したパルス信号出力回路１０の全体の動作におけるそれぞれのスイッチＳのオンまたはオフの状態や、一次側電圧Ｖ１（二次側電圧Ｖ２）、二次側電流ｉ２のそれぞれの波形の極性を合わせることによって容易に考えることができる。従って、パルス信号出力回路２０の全体の動作に関する詳細な説明は省略し、パルス信号出力回路２０に備えた切り替えタイミング制御部２３やタイミング検出回路２３１の動作に着目して、切り替えタイミング制御部２３がスイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフを切り替えるタイミング（スイッチの１周期におけるタイミング）についてのみを図６を用いて説明する。なお、図５に示したパルス信号出力回路２０において一次側電流ｉ１、二次側電流ｉ２、および整流電流ｉ３のそれぞれが表している方向は、図１に示したパルス信号出力回路１０において一次側電流ｉ１、二次側電流ｉ２、および整流電流ｉ３のそれぞれが表している方向と同様に、正方向である。

図６は、本発明の第２の実施形態のパルス信号出力回路２０においてスイッチ部１１内のスイッチＳを切り替えるタイミングの一例を説明する波形図である。図６に示したスイッチ部１１内のスイッチＳを切り替えるタイミングの一例は、切り替えタイミング制御部２３に備えたタイミング検出回路２３１が積分回路で構成されている場合において、パルス信号出力回路２０が“Ｌｏｗ”レベルのパルス信号を出力するときに切り替えタイミング制御部２３がオンまたはオフを切り替えるスイッチＳの１周期分の一例である。つまり、図６に示したスイッチ部１１内のスイッチＳを切り替えるタイミングの一例は、切り替えタイミング制御部２３に備えたタイミング検出回路２３１が、取得した一次側電圧Ｖ１の電圧値を積分して、積分値が“０”になったタイミングを、それぞれのスイッチＳのオンまたはオフを切り替えるタイミングとして検出する場合の一例である。図６には、スイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフの状態と、パルストランス１４の一次側コイルの一次側電圧Ｖ１と、タイミング検出回路２３１が一次側電圧Ｖ１の電圧値を積分した積分値の変移の状態とのそれぞれの波形（信号）およびレベルを模式的に示している。

なお、パルス信号出力回路２０においても、パルス信号出力回路１０と同様に、パルストランス１４が、一次側電圧Ｖ１に応じた二次側電圧Ｖ２を二次側コイルに発生させる。このため、図６に示した一次側コイルの一次側電圧Ｖ１の波形は、電圧値が異なるが、パルストランス１４の二次側コイルが発生した二次側電圧Ｖ２の波形であるともいえる。従って、以下の説明においても、パルス信号出力回路１０におけるそれぞれの動作の一例の説明と同様に、パルストランス１４の一次側コイルの一次側電圧Ｖ１の波形と二次側コイルの二次側電圧Ｖ２の波形とを、適宜言い換えて説明する。

パルス信号出力回路２０が“Ｌｏｗ”レベルのパルス信号を出力するときに、タイミングｔ２０において、切り替えタイミング制御部２３が、制御信号ＣＰによってスイッチＳ１およびスイッチＳ４をオフからオンに切り替え、制御信号ＣＮによってスイッチＳ２およびスイッチＳ３をオンからオフに切り替える。すると、パルス信号出力回路２０の一次側の回路にも、直流電源ＰＳが出力する電圧Ｖｓが印加され、スイッチ部１１内のスイッチＳ１、パルストランス１４の一次側コイル（第１の端子Ａ１から第２の端子Ｂ１の方向）、一次側コンデンサ１２、およびスイッチ部１１内のスイッチＳ４の経路で正方向の一次側電流ｉ１が流れる。これにより、パルストランス１４の一次側コイルには、パルス信号出力回路１０と同様に、電圧値＝＋２Ｖｓの一次側電圧Ｖ１が印加される。パルス信号出力回路２０においても、パルス信号出力回路１０と同様に、一次側電圧Ｖ１の波形は、パルストランス１４の一次側コイルのインダクタンス成分と一次側コンデンサ１２によって構成される直列共振回路によって振動波形となる。

このとき、パルス信号出力回路２０の二次側の回路も、パルス信号出力回路１０の二次側の回路と同様に動作する。つまり、パルストランス１４の二次側コイルが、パルストランス１４の一次側コイルの一次側電圧Ｖ１に応じた二次側電圧Ｖ２を発生させる。なお、パルス信号出力回路２０においても、パルストランス１４の二次側コイルが発生する二次側電圧Ｖ２の波形は、パルス信号出力回路１０と同様に、振動波形である。そして、パルス信号出力回路２０の二次側の回路でも、パルス信号出力回路１０の二次側の回路と同様に、パルストランス１４の二次側コイルに発生した二次側電圧Ｖ２に応じて流れる二次側電流ｉ２を整流部１５が全波整流した整流電流ｉ３が流れ、整流電流ｉ３に応じた整流電圧Ｖ３が、二次側コンデンサ１６のそれぞれの端子間、二次側抵抗１７のそれぞれの端子間、およびＦＥＴのゲート−ソース間に印加される。これにより、パルス信号出力回路２０でも、パルス信号出力回路１０と同様に、二次側コンデンサ１６が整流電流ｉ３によって充電されるとともに、ＦＥＴ１８がゲート−ソース間に印加された整流電圧Ｖ３によってオン状態となって、受信計器ＲＥに“Ｌｏｗ”レベルのパルス信号が伝送される。

その後、パルス信号出力回路２０でも、パルス信号出力回路１０と同様に、一次側電圧Ｖ１が直列共振の振動によって電圧値が下降する。このときのパルス信号出力回路２０の二次側の回路も、パルス信号出力回路１０の二次側の回路と同様に動作する。つまり、パルス信号出力回路２０の一次側の回路において一次側電圧Ｖ１の電圧値が下降したことにより、パルス信号出力回路２０の二次側の回路において、二次側電圧Ｖ２が整流部１５に備えたダイオードＤ（より具体的には、ダイオードＤ１またはダイオードＤ４）の順方向電圧以下になると、それぞれのダイオードＤはオフの状態となる。これにより、パルス信号出力回路２０でも、パルス信号出力回路１０と同様に、整流部１５が全波整流した整流電流ｉ３の電流値が電流値＝０Ａとなって、二次側コンデンサ１６のそれぞれの端子間、二次側抵抗１７のそれぞれの端子間に整流電流ｉ３が流れなくなる。このため、パルス信号出力回路２０でも、パルス信号出力回路１０と同様に、整流電流ｉ３に応じた整流電圧Ｖ３、つまり、ＦＥＴ１８のゲート−ソース間の電圧の上昇も止まる。パルス信号出力回路２０でも、パルス信号出力回路１０と同様に、整流部１５が全波整流した整流電流ｉ３が流れなくなると、二次側コンデンサ１６と二次側抵抗１７との構成によって二次側コンデンサ１６が蓄積している電荷を放電し、ＦＥＴ１８はオン状態を維持する。これにより、パルス信号出力回路２０でも、パルス信号出力回路１０と同様に、出力するパルス信号の“Ｌｏｗ”レベルが維持される。

また、パルス信号出力回路２０では、パルス信号出力回路２０に備えたタイミング検出回路２３１が、タイミングｔ２０から、一次側電圧Ｖ１の電圧値の積分（積算）を開始している。これにより、タイミング検出回路２３１が積分した一次側電圧Ｖ１の電圧値の積分値は、電圧値＝＋２Ｖｓの一次側電圧Ｖ１によって増加し、その後、一次側電圧Ｖ１の電圧値が下降したことにより、電圧値＝−２Ｖｓの一次側電圧Ｖ１によって減少していく。そして、タイミング検出回路２３１は、一次側電圧Ｖ１の電圧値の積分値が“０”となったタイミングｔ２１のときに、それぞれのスイッチＳのオンまたはオフを切り替えるタイミングを検出したときに、このことを通知する。これにより、切り替えタイミング制御部２３は、制御信号ＣＰによってスイッチＳ１およびスイッチＳ４とのそれぞれのスイッチＳをオンからオフに切り替え、制御信号ＣＮによってスイッチＳ２およびスイッチＳ３とのそれぞれのスイッチＳをオフからオンに切り替える。このタイミングｔ２１のときの一次側電圧Ｖ１は、図６に示したように、負方向に電圧値＝Ｖａだけ高い電圧となっている。このため、一次側電圧Ｖ１は、切り替えタイミング制御部２３がそれぞれのスイッチＳを切り替えることによって、負方向に電圧値＝Ｖ＋Ｖａとなり、電圧値＝Ｖａの分だけ負方向に高くなる。

その後、パルス信号出力回路２０でも、パルス信号出力回路１０と同様に、一次側電圧Ｖ１が直列共振の振動によって電圧値が上昇する。このときのパルス信号出力回路２０の二次側の回路も、パルス信号出力回路１０の二次側の回路と同様に動作する。つまり、パルス信号出力回路２０の一次側の回路において一次側電圧Ｖ１の電圧値が下降したことにより、パルス信号出力回路２０の二次側の回路において、二次側電圧Ｖ２が整流部１５に備えたダイオードＤ（より具体的には、ダイオードＤ２またはダイオードＤ３）の順方向電圧以下になると、それぞれのダイオードＤはオフの状態となる。これにより、パルス信号出力回路２０でも、パルス信号出力回路１０と同様に、整流部１５が全波整流した整流電流ｉ３の電流値が電流値＝０Ａとなって、二次側コンデンサ１６のそれぞれの端子間、二次側抵抗１７のそれぞれの端子間に整流電流ｉ３が流れなくなり、整流電流ｉ３に応じた整流電圧Ｖ３（ＦＥＴ１８のゲート−ソース間の電圧）の上昇も止まる。しかし、パルス信号出力回路２０でも、パルス信号出力回路１０と同様に、整流部１５が全波整流した整流電流ｉ３が流れなくなっても、二次側コンデンサ１６と二次側抵抗１７との構成によって二次側コンデンサ１６が蓄積している電荷を放電し、ＦＥＴ１８のオン状態が維持される。これにより、パルス信号出力回路２０でも、パルス信号出力回路１０と同様に、出力するパルス信号の“Ｌｏｗ”レベルが維持される。

このように、パルス信号出力回路２０では、切り替えタイミング制御部２３が、タイミングｔ２０においてそれぞれのスイッチＳのオンまたはオフを切り替えた後、タイミング検出回路２３１が検出したスイッチＳのオンまたはオフを切り替えるタイミングであるタイミングｔ２１のときに、それぞれのスイッチＳを切り替える。これにより、パルス信号出力回路２０でも、パルス信号出力回路１０と同様に、スイッチＳを切り替えたことによる一次側電圧Ｖ１の電圧値は、一次側電圧Ｖ１の極性が正方向であるときや、電圧値＝０ＶであるときにそれぞれのスイッチＳを切り替える場合よりも高くすることができる。これにより、パルス信号出力回路２０でも、パルス信号出力回路１０と同様に、パルストランス１４の一次側コイルや一次側コンデンサ１２に流れる一次側電流ｉ１がより大きくなり、パルストランス１４の二次側コイルが発生する二次側電圧Ｖ２もより高くなる。言い換えれば、パルス信号出力回路２０でも、パルス信号出力回路１０と同様に、パルストランス１４の一次側コイルから二次側コイルに伝送する電力の伝送効率を高くすることができる。このため、パルス信号出力回路２０でも、パルス信号出力回路１０と同様に、パルストランス１４の二次側コイルが発生した二次側電圧Ｖ２に応じて流れる二次側電流ｉ２や、整流部１５が全波整流した整流電流ｉ３も大きくなり、整流電流ｉ３に応じて二次側コンデンサ１６のそれぞれの端子間、二次側抵抗１７のそれぞれの端子間、およびＦＥＴのゲート−ソース間に印加される整流電圧Ｖ３も高くなる。これにより、パルス信号出力回路２０でも、パルス信号出力回路１０と同様に、二次側コンデンサ１６がより大きな整流電流ｉ３によって充電されるとともに、ＦＥＴ１８のゲート端子の駆動電圧を高くすることができる。

なお、図６では、パルス信号出力回路２０がパルス信号を出力する際に、切り替えタイミング制御部２３が、パルス信号出力回路２０の一次側の回路に正方向→負方向の順番に一次側電流ｉ１を流すことによって、“Ｌｏｗ”レベルのパルス信号を出力した。しかし、パルス信号出力回路２０においても、パルス信号出力回路１０と同様に、パルス信号出力回路２０の一次側の回路に負方向→正方向の順番に一次側電流ｉ１を流す場合でも、“Ｌｏｗ”レベルのパルス信号を出力することができる。この場合の切り替えタイミング制御部２３およびタイミング検出回路２３１の動作は、図６に示したパルス信号出力回路２０の動作において、それぞれのスイッチＳのオンまたはオフの状態、パルストランス１４の一次側コイルの一次側電圧Ｖ１、およびタイミング検出回路２３１が一次側電圧Ｖ１の電圧値を積分した積分値の変移の状態のそれぞれの波形の極性を逆にすることによって容易に考えることができる。従って、パルス信号出力回路２０の一次側の回路に負方向→正方向の順番に一次側電流ｉ１を流す場合におけるパルス信号出力回路２０の動作に関する詳細な説明は省略する。

このように、パルス信号出力回路２０では、切り替えタイミング制御部２３に備えたタイミング検出回路２３１が、パルストランス１４の一次側コイルに印加された一次側電圧Ｖ１の電圧値を取得し、取得した一次側電圧Ｖ１の電圧値に基づいて、スイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフを切り替えるタイミングを検出する。このとき、タイミング検出回路２３１は、一次側電流ｉ１を流し始める方向（流す方向の順番）にかかわらず、一次側電圧Ｖ１の振動波形が逆極性のピークとなるタイミングに非常に近いタイミングを検出する。そして、パルス信号出力回路２０では、切り替えタイミング制御部２３が、タイミング検出回路２３１が検出したスイッチＳのオンまたはオフを切り替えるタイミングのときに、スイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフを切り替える。これにより、パルス信号出力回路２０でも、パルス信号出力回路１０と同様に、一次側電流ｉ１を流し始める方向にかかわらず、パルストランス１４の一次側コイルから二次側コイルに伝送する電力の伝送効率を高くすることができ、ＦＥＴ１８のゲート端子の駆動電圧を高くすることができる。

しかも、パルス信号出力回路２０では、切り替えタイミング制御部２３に備えたタイミング検出回路２３１が、取得して観測した一次側電圧Ｖ１の電圧値に基づいて、一次側電圧Ｖ１の振動波形において最初の逆極性のピークとなるタイミングを、スイッチＳのオンまたはオフを切り替えるタイミングとしてより確実に検出することができる。これにより、パルス信号出力回路２０では、パルス信号出力回路１０と同様の効果に加えて、パルス信号出力回路２０を構成するそれぞれの部品の温度上昇による部品の定数の変化に対する耐性の向上や、部品の定数のばらつきによる影響に対する耐性の向上などを実現することができる。

上記に述べたとおり、本発明を実施するための形態によれば、パルス信号出力回路に切り替えタイミング制御部を備える。そして、本発明を実施するための形態では、切り替えタイミング制御部が、一次側の回路の電圧の振動波形が逆極性になっているときに、スイッチ部に備えたそれぞれのスイッチのオンまたはオフを切り替える。これにより、本発明を実施するための形態では、パルス信号出力回路に備えたパルストランスの一次側コイルから二次側コイルに伝送する電力の伝送効率を高くすることができ、二次側の回路に備えられ、ゲート端子に印加された電圧に応じたオンまたはオフの状態によってパルス信号を生成して出力するＦＥＴのゲート端子に対する駆動電圧を高くすることができる。

また、本発明を実施するための形態では、切り替えタイミング制御部が、一次側の回路の電圧の振動波形が逆極性のピークとなるタイミングで、スイッチ部に備えたそれぞれのスイッチのオンまたはオフを切り替える。これにより、本発明を実施するための形態では、スイッチのオンまたはオフを切り替えた後の一次側の回路の電圧を、スイッチのオンまたはオフを切り替える前の逆極性のピークの電圧値の分だけ高い電圧にすることができる。これにより、本発明を実施するための形態では、パルス信号出力回路に備えたパルストランスの一次側コイルから二次側コイルに伝送する電力の伝送効率をより高くすることができ、パルス信号を生成して出力するＦＥＴのゲート端子に対する駆動電圧をより高くすることができる。

なお、本発明を実施するための形態における構成を適用することができるパルス信号出力回路の基本的な構成、つまり、切り替えタイミング制御部以外の構成は、本発明を実施するための形態に示した構成に限定されるものではない。すなわち、切り替えタイミング制御部を備えることによって、パルストランスの一次側コイルに印加された電圧の振動波形が逆極性になっているときにスイッチのオンまたはオフを切り替えてパルス信号を出力する構成とすることができるパルス信号出力回路の基本的な構成は、本発明を実施するための形態に示した構成と異なる構成であってもよい。

＜第１の変形例＞
ここで、切り替えタイミング制御部を備えた他の構成のパルス信号出力回路について説明する。図７は、本発明の第１の変形例におけるパルス信号出力回路の構成を示した構成図である。パルス信号出力回路３０は、スイッチ部１１と、一次側抵抗３１と、一次側コンデンサ１２と、切り替えタイミング制御部１３と、パルストランス１４と、整流部１５と、二次側コンデンサ１６と、二次側抵抗１７と、ＦＥＴ１８とを備えている。なお、図７には、パルス信号出力回路３０に接続される直流電源ＰＳと受信計器ＲＥとも併せて示している。また、図７に示したパルス信号出力回路３０において一次側電流ｉ１、二次側電流ｉ２、および整流電流ｉ３のそれぞれが表している方向は、図１に示したパルス信号出力回路１０において一次側電流ｉ１、二次側電流ｉ２、および整流電流ｉ３のそれぞれが表している方向と同様に、正方向である。

パルス信号出力回路３０は、図１に示した第１の実施形態のパルス信号出力回路１０に、一次側抵抗３１が追加された構成である。その他のパルス信号出力回路３０の構成要素は、図１に示した第１の実施形態のパルス信号出力回路１０の構成要素と同様の構成要素である。従って、以下の説明においては、パルス信号出力回路３０の構成要素において、第１の実施形態のパルス信号出力回路１０の構成要素と同様の構成要素には同一の符号を付与し、その構成要素に関する詳細な説明は省略する。

パルス信号出力回路３０も、パルス信号出力回路１０やパルス信号出力回路２０と同様に、接続されている直流電源ＰＳから供給された一次側電流ｉ１を流す方向をスイッチ部１１によって切り替えることによってパルス信号を生成し、生成したパルス信号を受信計器ＲＥに出力する。パルス信号出力回路３０も、パルス信号出力回路１０やパルス信号出力回路２０と同様に、例えば、フィールド機器に用いられる。

パルス信号出力回路３０では、パルス信号出力回路１０の一次側の回路に対して、スイッチ部１１とパルストランス１４の一次側コイルとの間に一次側抵抗３１を追加して、一次側の回路を構成している。より具体的には、パルス信号出力回路３０の一次側の回路では、一次側抵抗３１の第１の端子がスイッチ部１１の第１の出力端子に接続され、一次側抵抗３１の第２の端子がパルストランス１４の一次側コイルの第１の端子Ａ１に接続されている。なお、一次側抵抗３１は、１つの抵抗による構成に限定されるものではなく、複数の抵抗によって構成してもよい。また、パルス信号出力回路３０の一次側の回路において一次側抵抗３１を配置する位置は、スイッチ部１１がパルストランス１４に一次側電流ｉ１を流す経路内であれば、いずれの位置であってもよい。パルス信号出力回路３０の一次側の回路におけるその他の接続、つまり、パルス信号出力回路３０の一次側の回路を構成するそれぞれの構成要素の接続は、パルス信号出力回路１０の一次側の回路におけるそれぞれの構成要素の接続と同一である。

パルス信号出力回路３０では、一次側抵抗３１によって、パルストランス１４の一次側コイルと一次側コンデンサ１２との直列共振によるパルストランス１４の一次側コイルに印加された一次側電圧Ｖ１および一次側電流ｉ１の振動を、パルス信号出力回路１０やパルス信号出力回路２０よりも抑えることができる。つまり、パルス信号出力回路３０では、一次側抵抗３１によって一次側電圧Ｖ１および一次側電流ｉ１の振動を早く収束させることができる。より具体的には、パルス信号出力回路１０やパルス信号出力回路２０では、一次側電圧Ｖ１の振動が減衰する度合いが、スイッチ部１１に備えたそれぞれのスイッチＳのオン抵抗値によって決まる。パルス信号出力回路３０では、それぞれのスイッチＳのオン抵抗値と一次側抵抗３１の抵抗値とよって、一次側電圧Ｖ１の振動が減衰する度合いが決まる。このため、パルス信号出力回路３０において、一次側の回路における余分な消費電流を削減するために一次側電圧Ｖ１の振動を早く収束させようとする場合には、一次側抵抗３１の抵抗値を決めることによって、容易に一次側電圧Ｖ１の振動を早く収束させることができる。

なお、パルス信号出力回路３０でも、パルス信号出力回路１０と同様に、切り替えタイミング制御部１３が、一次側電圧Ｖ１の振動波形が逆極性になっているときにスイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフを切り替える。これにより、パルス信号出力回路３０でも、パルス信号出力回路１０と同様に、スイッチＳのオンまたはオフを切り替える前の逆極性の一次側電圧Ｖ１の電圧値＝Ｖａの分だけ、スイッチＳのオンまたはオフを切り替えた後の一次側電圧Ｖ１を高い電圧にする。しかし、パルス信号出力回路３０でも、パルス信号出力回路１０と同様に、スイッチＳのオンまたはオフを切り替えた後の一次側電圧Ｖ１も、パルストランス１４の一次側コイルと一次側コンデンサ１２との直列共振によって振動する（図３および図４に示したパルス信号出力回路１０における一次側電圧Ｖ１（二次側電圧Ｖ２）の波形を参照）。このため、パルス信号出力回路３０では、一次側抵抗３１を追加したことによって、特に、切り替えタイミング制御部１３がスイッチＳのオンまたはオフを切り替えた後の一次側電圧Ｖ１の振動をより早く収束させ、一次側の回路における余分な消費電流の削減に寄与する。

なお、パルス信号出力回路３０の二次側の回路の構成は、パルス信号出力回路１０の二次側の回路の構成と同様である。従って、パルス信号出力回路３０の二次側の回路の構成および動作に関する詳細な説明は省略する。また、パルス信号出力回路３０における全体の動作や、切り替えタイミング制御部１３がスイッチＳのオンまたはオフを切り替えるタイミングは、一次側電圧Ｖ１の振動波形が早く収束すること以外は、パルス信号出力回路１０と同様である。従って、パルス信号出力回路３０における全体の動作や、切り替えタイミング制御部１３がスイッチＳのオンまたはオフを切り替えるタイミングに関する詳細な説明は省略する。

このように、パルス信号出力回路３０でも、パルス信号出力回路１０と同様に、切り替えタイミング制御部１３が、一次側電圧Ｖ１の振動波形が逆極性になっているときに、スイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフを切り替える。これにより、パルス信号出力回路３０でも、パルス信号出力回路１０と同様の効果を得ることができる。つまり、パルス信号出力回路３０でも、パルス信号出力回路１０と同様に、パルストランス１４の一次側コイルから二次側コイルに伝送する電力の伝送効率を高くすることができ、ＦＥＴ１８のゲート端子の駆動電圧を高くすることができる。さらに、パルス信号出力回路３０では、一次側の回路に一次側抵抗３１を追加することによって一次側電圧Ｖ１および一次側電流ｉ１の振動（特に、切り替えタイミング制御部１３がスイッチＳのオンまたはオフを切り替えた後の一次側電圧Ｖ１の振動）を早く収束させ、一次側電圧Ｖ１の振動による一次側の回路における余分な消費電流を削減することができる。

＜第２の変形例＞
次に、切り替えタイミング制御部を備えた別の他の構成のパルス信号出力回路について説明する。図８は、本発明の第２の変形例におけるパルス信号出力回路の構成を示した構成図である。パルス信号出力回路４０は、スイッチ部１１と、一次側コンデンサ１２と、切り替えタイミング制御部１３と、パルストランス１４と、整流部４５と、二次側コンデンサ１６と、二次側抵抗１７と、ＦＥＴ１８とを備えている。なお、図８には、パルス信号出力回路４０に接続される直流電源ＰＳと受信計器ＲＥとも併せて示している。また、図８に示したパルス信号出力回路４０において一次側電流ｉ１、二次側電流ｉ２、および整流電流ｉ３のそれぞれが表している方向は、図１に示したパルス信号出力回路１０において一次側電流ｉ１、二次側電流ｉ２、および整流電流ｉ３のそれぞれが表している方向と同様に、正方向である。

パルス信号出力回路４０は、図１に示した第１の実施形態のパルス信号出力回路１０に備えた整流部１５が整流部４５に代わった構成である。その他のパルス信号出力回路４０の構成要素は、図１に示した第１の実施形態のパルス信号出力回路１０の構成要素と同様の構成要素である。従って、以下の説明においては、パルス信号出力回路４０の構成要素において、第１の実施形態のパルス信号出力回路１０の構成要素と同様の構成要素には同一の符号を付与し、その構成要素に関する詳細な説明は省略する。

パルス信号出力回路４０も、パルス信号出力回路１０〜パルス信号出力回路３０と同様に、接続されている直流電源ＰＳから供給された一次側電流ｉ１を流す方向をスイッチ部１１によって切り替えることによってパルス信号を生成し、生成したパルス信号を受信計器ＲＥに出力する。パルス信号出力回路４０も、パルス信号出力回路１０〜パルス信号出力回路３０と同様に、例えば、フィールド機器に用いられる。

なお、パルス信号出力回路４０の一次側の回路の構成は、パルス信号出力回路１０の一次側の回路の構成と同様である。従って、パルス信号出力回路４０の一次側の回路の構成および動作に関する詳細な説明は省略する。

パルス信号出力回路４０では、パルス信号出力回路１０の二次側の回路において、整流部１５を整流部４５に代えて、二次側の回路を構成している。より具体的には、パルス信号出力回路４０の二次側の回路において、パルストランス１４の二次側コイルの第１の端子Ａ２は、整流部４５の第１の入力端子に接続され、パルストランス１４の二次側コイルの第２の端子Ｂ２は、整流部４５の第２の入力端子に接続されている。また、パルス信号出力回路４０の二次側の回路において、整流部４５の第１の出力端子は、二次側コンデンサ１６の第１の端子、二次側抵抗１７の第１の端子、およびＦＥＴ１８のゲート端子に接続されている。また、パルス信号出力回路４０の二次側の回路において、整流部４５の第２の出力端子は、二次側コンデンサ１６の第２の端子、二次側抵抗１７の第２の端子、およびＦＥＴ１８のソース端子（およびバックゲート端子）に接続されて、パルス信号出力回路４０の第２の出力端子Ｏ２となっている。パルス信号出力回路４０の二次側の回路におけるその他の接続、つまり、パルス信号出力回路４０の二次側の回路を構成するそれぞれの構成要素の接続は、パルス信号出力回路１０の二次側の回路におけるそれぞれの構成要素の接続と同一である。

整流部４５は、第１の入力端子と第２の入力端子との間に供給された電圧を整流し、整流した電圧を第１の出力端子と第２の出力端子との間に供給する。つまり、整流部４５も、整流部１５と同様に、整流した電圧を、ＦＥＴ１８のゲート−ソース間、二次側コンデンサ１６および二次側抵抗１７のそれぞれの端子間に供給する。整流部４５は、コンデンサＣ１、ダイオードＤ５、およびダイオードＤ６を備えている。整流部１５は、コンデンサＣ１、ダイオードＤ５、およびダイオードＤ６によって構成される倍電圧整流回路であり、第１の入力端子と第２の入力端子との間に供給された電圧を整流し、整流した電圧を２倍にして第１の出力端子と第２の出力端子との間に供給する。なお、以下の説明において整流部４５に備えたダイオードＤ５およびダイオードＤ６を区別せずに表す場合にも、「ダイオードＤ」という。

整流部４５では、コンデンサＣ１の第１の端子が整流部４５の第１の入力端子となり、パルストランス１４の二次側コイルの第１の端子Ａ２に接続されている。また、整流部４５では、コンデンサＣ１の第２の端子が、ダイオードＤ５のアノード端子およびダイオードＤ６のカソード端子に接続されている。また、整流部４５では、ダイオードＤ５のカソード端子が整流部４５の第１の出力端子となり、二次側コンデンサ１６の第１の端子、二次側抵抗１７の第１の端子、およびＦＥＴ１８のゲート端子に接続されている。また、整流部４５では、ダイオードＤ６のアノード端子が、整流部４５の第２の入力端子となってパルストランス１４の二次側コイルの第２の端子Ｂ２に接続されるとともに、整流部４５の第２の出力端子となって二次側コンデンサ１６の第２の端子、二次側抵抗１７の第２の端子、およびＦＥＴ１８のソース端子に接続され、パルス信号出力回路４０の第２の出力端子Ｏ２となっている。

整流部４５は、第１の出力端子と第２の出力端子との間に負方向の電圧が供給されたときに、供給された電圧に応じた電荷をコンデンサＣ１に充電し、正方向の電圧が供給されたときにコンデンサＣ１に蓄積した電荷を放電することによって、供給された正方向の電圧にコンデンサＣ１に充電した電圧を合わせた電圧、つまり、正方向に２倍にした電圧を出力する。パルス信号出力回路４０の二次側の回路では、パルストランス１４が負方向の二次側電圧Ｖ２を発生させたときに、整流部４５に備えたコンデンサＣ１に二次側電圧Ｖ２に応じた電荷を充電する。また、パルス信号出力回路４０の二次側の回路では、パルストランス１４が正方向の二次側電圧Ｖ２を発生させたときに、正方向の二次側電圧Ｖ２とコンデンサＣ１が放電した二次側電圧Ｖ２とを合わせて２倍にした二次側電圧Ｖ２を、ＦＥＴ１８のゲート−ソース間、二次側コンデンサ１６および二次側抵抗１７のそれぞれの端子間に供給する。これにより、パルス信号出力回路４０では、ＦＥＴ１８のゲート−ソース間に、パルス信号出力回路１０の２倍の整流電圧Ｖ３が印加される。

パルス信号出力回路４０では、パルス信号出力回路１０に備えた整流部１５を整流部４５に代えることによって、コンデンサＣ１が増加するが、ダイオードＤを２つ削減している。つまり、パルス信号出力回路４０では、二次側の回路から、ダイオードＤが１つ分の部品点数を削減している。しかも、一般的に、ダイオードよりもコンデンサの方が、部品の実装面積が小さい。このため、パルス信号出力回路４０では、パルス信号出力回路１０に備えた整流部１５の整流部４５への変更が、パルス信号出力回路４０の小型化や、低コスト化に寄与する。

なお、パルス信号出力回路４０における全体の動作や、切り替えタイミング制御部１３がスイッチＳのオンまたはオフを切り替えるタイミングは、整流部４５が整流電圧Ｖ３を出力すること以外は、パルス信号出力回路１０と同様である。従って、パルス信号出力回路４０における全体の動作や、切り替えタイミング制御部１３がスイッチＳのオンまたはオフを切り替えるタイミングに関する詳細な説明は省略する。

このように、パルス信号出力回路４０でも、パルス信号出力回路１０と同様に、切り替えタイミング制御部１３が、一次側電圧Ｖ１の振動波形が逆極性になっているときに、スイッチ部１１に備えたそれぞれのスイッチＳのオンまたはオフを切り替える。これにより、パルス信号出力回路４０でも、パルス信号出力回路１０と同様の効果を得ることができる。つまり、パルス信号出力回路４０でも、パルス信号出力回路１０と同様に、パルストランス１４の一次側コイルから二次側コイルに伝送する電力の伝送効率を高くすることができ、ＦＥＴ１８のゲート端子の駆動電圧を高くすることができる。さらに、パルス信号出力回路４０では、パルス信号出力回路１０の二次側の回路に備えた整流部１５を整流部４５に代えることによって、二次側の回路を構成する部品の数や実装面積を削減し、パルス信号出力回路４０の小型化、低コスト化を実現することができる。

＜第３の変形例＞
次に、切り替えタイミング制御部を備えたさらに別の他の構成のパルス信号出力回路について説明する。図９は、本発明の第３の変形例におけるパルス信号出力回路の構成を示した構成図である。パルス信号出力回路５０は、バッファ５１（出力電圧選択回路）と、一次側コンデンサ１２と、切り替えタイミング制御部１３と、パルストランス１４と、整流部１５と、二次側コンデンサ１６と、二次側抵抗１７と、ＦＥＴ１８とを備えている。なお、図９には、パルス信号出力回路５０に接続される直流電源ＰＳと受信計器ＲＥとも併せて示している。また、図９に示したパルス信号出力回路５０において一次側電流ｉ１、二次側電流ｉ２、および整流電流ｉ３のそれぞれが表している方向は、図１に示したパルス信号出力回路１０において一次側電流ｉ１、二次側電流ｉ２、および整流電流ｉ３のそれぞれが表している方向と同様に、正方向である。

パルス信号出力回路５０は、図１に示した第１の実施形態のパルス信号出力回路１０に備えたスイッチ部１１がバッファ５１に代わった構成である。その他のパルス信号出力回路５０の構成要素は、図１に示した第１の実施形態のパルス信号出力回路１０の構成要素と同様の構成要素である。従って、以下の説明においては、パルス信号出力回路５０の構成要素において、第１の実施形態のパルス信号出力回路１０の構成要素と同様の構成要素には同一の符号を付与し、その構成要素に関する詳細な説明は省略する。

パルス信号出力回路５０も、パルス信号出力回路１０〜パルス信号出力回路４０と同様に、パルストランス１４の一次側コイルに流す一次側電流ｉ１の方向を切り替えることによってパルス信号を生成し、生成したパルス信号を受信計器ＲＥに出力する。ただし、パルス信号出力回路１０では、パルストランス１４の一次側コイルに流す一次側電流ｉ１の方向の切り替えをスイッチ部１１が行っていたのに対して、パルス信号出力回路５０では、バッファ５１が行う。パルス信号出力回路５０も、パルス信号出力回路１０〜パルス信号出力回路４０と同様に、例えば、フィールド機器に用いられる。

パルス信号出力回路５０では、パルス信号出力回路１０の一次側の回路において、スイッチ部１１をバッファ５１に代えて、一次側の回路を構成している。より具体的には、パルス信号出力回路５０の一次側の回路では、バッファ５１の電源端子に、直流電源ＰＳの＋端子が接続されている。また、パルス信号出力回路５０の一次側の回路では、バッファ５１の入力端子に、切り替えタイミング制御部１３の対応する制御信号ＣＳが接続されている。また、パルス信号出力回路５０の一次側の回路では、バッファ５１の出力端子に、パルストランス１４の一次側コイルの第１の端子Ａ１に接続されている。また、パルス信号出力回路５０の一次側の回路では、バッファ５１の基準端子が基準電圧に接続され、一次側コンデンサ１２の第２の端子に接続されている。パルス信号出力回路５０の一次側の回路におけるその他の接続、つまり、パルス信号出力回路５０の一次側の回路を構成するそれぞれの構成要素の接続は、パルス信号出力回路１０の一次側の回路におけるそれぞれの構成要素の接続と同一である。

バッファ５１は、切り替えタイミング制御部１３から出力された制御信号ＣＳに応じて、電源端子に接続されている直流電源ＰＳから供給された電圧Ｖｓ、または基準電圧のいずれか一方の電圧を出力端子に出力することで出力電圧を選択する。なお、バッファ５１の等価回路は、図９において破線で囲んだ領域に示したように、切り替えタイミング制御部１３から出力された制御信号ＣＳに応じて出力端子の接続先を、電源端子または基準端子のいずれか一方の端子に切り替えるスイッチである。従って、バッファ５１も、スイッチ部であるともいえる。

パルス信号出力回路５０の一次側の回路では、バッファ５１の出力端子の接続先を、電源端子または基準端子に切り替えることによって、パルス信号出力回路１０に備えたスイッチ部１１と同様に、パルストランス１４の一次側コイルに流す一次側電流ｉ１の方向を切り替える。このため、パルス信号出力回路５０の一次側の回路では、一次側コンデンサ１２が、バッファ５１から出力された電圧Ｖｓに応じた電荷を蓄積する役割も担う。つまり、一次側コンデンサ１２は、電圧Ｖｓを充電する。なお、パルス信号出力回路５０の一次側の回路においてパルストランス１４の一次側コイルに流す一次側電流ｉ１の方向を切り替える動作に関しては、後述する。

切り替えタイミング制御部１３は、バッファ５１の出力端子の接続先の切り替えを制御する。なお、図９に示したように、パルス信号出力回路５０では、切り替えタイミング制御部１３から出力された１つの制御信号ＣＳがバッファ５１の入力端子に接続されている。この制御信号ＣＳは、パルス信号出力回路１０に備えた切り替えタイミング制御部１３が出力する制御信号ＣＰに相当する制御信号である。

なお、パルス信号出力回路５０の二次側の回路の構成は、パルス信号出力回路１０の二次側の回路の構成と同様である。従って、パルス信号出力回路５０の二次側の回路の構成および動作に関する詳細な説明は省略する。

次に、パルス信号出力回路５０における動作について説明する。なお、パルス信号出力回路５０における全体の動作や、切り替えタイミング制御部１３がスイッチＳのオンまたはオフを切り替えるタイミングは、パルス信号出力回路１０と同様である。従って、パルス信号出力回路５０における全体の動作や、切り替えタイミング制御部１３がスイッチＳのオンまたはオフを切り替えるタイミングに関する詳細な説明は省略する。ただし、パルス信号出力回路５０では、バッファ５１が切り替えタイミング制御部１３から出力された制御信号ＣＳに応じて出力端子の接続先を電源端子または基準端子のいずれか一方の端子に切り替えることによって、パルストランス１４の一次側コイルに流す一次側電流ｉ１の方向を切り替える。従って、ここでは、パルス信号出力回路５０においてパルストランス１４の一次側コイルに流す一次側電流ｉ１の方向を切り替える動作に着目して、パルス信号出力回路５０の一次側の回路の動作について説明する。

図１０は、本発明の第３の変形例のパルス信号出力回路５０において一次側の回路に流す一次側電流ｉ１の方向を切り替えるタイミングの一例を説明する波形図である。図１０に示した一次側の回路に流す一次側電流ｉ１の方向を切り替えるタイミングの一例は、パルス信号出力回路５０が“Ｌｏｗ”レベルのパルス信号を出力するときに切り替えタイミング制御部１３がバッファ５１の出力端子の接続先を切り替える１周期分の一例である。つまり、図１０に示した一次側の回路に流す一次側電流ｉ１の方向を切り替えるタイミングの一例は、図２に示したパルス信号出力回路１０における全体の動作の一例と同様のパルス信号出力回路５０の動作において、切り替えタイミング制御部１３が制御信号ＣＳを交互に切り替えている期間内の１周期分の一例である。図１０には、バッファ５１の出力（バッファ出力）と、パルストランス１４の一次側コイルの一次側電圧Ｖ１と、パルストランス１４の一次側コイルに流す一次側電流ｉ１とのそれぞれの波形（信号）およびレベルを模式的に示している。

なお、パルス信号出力回路５０においても、パルス信号出力回路１０と同様に、パルストランス１４が、一次側電圧Ｖ１に応じた二次側電圧Ｖ２を二次側コイルに発生させる。このため、図１０に示した一次側コイルの一次側電圧Ｖ１の波形は、電圧値が異なるが、パルストランス１４の二次側コイルが発生した二次側電圧Ｖ２の波形であるともいえる。従って、以下の説明においては、パルストランス１４の一次側コイルの一次側電圧Ｖ１の波形と二次側コイルの二次側電圧Ｖ２の波形とを、適宜言い換えて説明する。

パルス信号出力回路５０が“Ｌｏｗ”レベルのパルス信号を出力するときに、タイミングｔ５０において、切り替えタイミング制御部１３が、制御信号ＣＳによってバッファ５１の出力端子の接続先を電源端子に切り替える。これにより、バッファ５１は、電源端子に接続された直流電源ＰＳが出力する電圧Ｖｓ（＝＋Ｖｓ）を出力端子に出力する。すると、パルス信号出力回路５０の一次側の回路には、パルストランス１４の一次側コイル（第１の端子Ａ１から第２の端子Ｂ１の方向）、および一次側コンデンサ１２の経路で正方向の一次側電流ｉ１が流れる。これにより、一次側コンデンサ１２は、一次側電流ｉ１によって充電され、バッファ５１から出力された電圧Ｖｓに応じた電荷を蓄積する。また、パルストランス１４の一次側コイルでも、パルス信号出力回路１０と同様に、バッファ５１から出力された電圧Ｖｓに応じた電圧値＝＋Ｖｓの一次側電圧Ｖ１が印加される。パルス信号出力回路５０においても、パルス信号出力回路１０と同様に、一次側電圧Ｖ１の波形は、パルストランス１４の一次側コイルのインダクタンス成分と一次側コンデンサ１２によって構成される直列共振回路によって振動波形となる。

このとき、パルス信号出力回路５０の二次側の回路では、パルストランス１４の二次側コイルが、パルストランス１４の一次側コイルの一次側電圧Ｖ１に応じた二次側電圧Ｖ２を発生させる。なお、パルス信号出力回路５０においても、パルストランス１４の二次側コイルが発生する二次側電圧Ｖ２の波形は、パルス信号出力回路１０と同様に、振動波形である。そして、パルス信号出力回路５０の二次側の回路も、パルス信号出力回路１０の二次側の回路と同様に動作する。これにより、パルス信号出力回路５０でも、パルス信号出力回路１０と同様に、二次側コンデンサ１６が整流電流ｉ３によって充電されるとともに、ＦＥＴ１８がゲート−ソース間に印加された整流電圧Ｖ３によってオン状態となって、受信計器ＲＥに“Ｌｏｗ”レベルのパルス信号が伝送される。

その後、パルス信号出力回路５０でも、パルス信号出力回路１０と同様に、一次側電圧Ｖ１が直列共振の振動によって電圧値が下降する。なお、パルス信号出力回路５０においても、パルス信号出力回路１０と同様に、切り替えタイミング制御部１３は、タイミングｔ５０から、予め設定されている時間（切り替え時間Ｔ）の計時を開始している。そして、切り替えタイミング制御部１３は、計時している時間が予め設定されている時間（切り替え時間Ｔ）となったタイミングｔ５１のときに、制御信号ＣＳによってバッファ５１の出力端子の接続先を基準端子に切り替える。言い換えれば、パルス信号出力回路５０では、切り替えタイミング制御部１３が計時している時間が予め設定されている時間（切り替え時間Ｔ）となったタイミングｔ５１のときに、直流電源ＰＳをバッファ５１から切り離す。すると、パルス信号出力回路５０では、一次側コンデンサ１２が、蓄積している電圧Ｖｓの電位に応じた電荷を放電する。これにより、パルストランス１４の一次側コイルには、第２の端子Ｂ１から第１の端子Ａ１の方向に一次側電流ｉ１が流れる。つまり、パルス信号出力回路５０の一次側の回路に負方向の一次側電流ｉ１が流れる。すると、パルストランス１４の一次側コイルには、電圧値＝−Ｖｓの一次側電圧Ｖ１が印加される。

ここで、タイミングｔ５１のときの一次側電圧Ｖ１は、図１０に示したように、負方向に電圧値＝Ｖａだけ高い電圧となっている。このため、パルス信号出力回路５０において一次側電圧Ｖ１は、一次側コンデンサ１２が蓄積している電圧Ｖｓに応じた電荷を放電することによりパルストランス１４の一次側コイルに印加される電圧値＝−Ｖｓに負方向の電圧値＝Ｖａが合わさることによって、負方向に電圧値＝Ｖ＋Ｖａとなり、パルス信号出力回路１０と同様に、電圧値＝Ｖａの分だけ負方向に高くなる。なお、このときパルス信号出力回路５０の一次側の回路に流れる負方向の一次側電流ｉ１は、切り替えタイミング制御部１３がバッファ５１の出力端子の接続先を基準端子に切り替える前にパルス信号出力回路５０の一次側の回路に流れていた正方向の一次側電流ｉ１よりも大きい電流である。

その後、パルス信号出力回路５０でも、パルス信号出力回路１０と同様に、一次側電圧Ｖ１が直列共振の振動によって電圧値が上昇する。このときのパルス信号出力回路５０の二次側の回路も、パルス信号出力回路１０の二次側の回路と同様に動作する。これにより、パルス信号出力回路５０でも、パルス信号出力回路１０と同様に、二次側コンデンサ１６と二次側抵抗１７との構成によって二次側コンデンサ１６が蓄積している電荷を放電してＦＥＴ１８のオン状態が維持され、出力するパルス信号の“Ｌｏｗ”レベルが維持される。

このように、パルス信号出力回路５０では、バッファ５１が、切り替えタイミング制御部１３から出力された制御信号ＣＳに応じて、入力端子に接続されている直流電源ＰＳから供給された電圧Ｖｓ、または基準電圧のいずれか一方を出力端子に出力する。これにより、パルス信号出力回路５０でも、パルス信号出力回路１０に備えたスイッチ部１１と同様に、パルストランス１４の一次側コイルに流す一次側電流ｉ１の方向を切り替える。そして、パルス信号出力回路５０でも、パルス信号出力回路１０と同様に、バッファ５１の出力端子の接続先を基準端子に切り替え後の一次側電圧Ｖ１は、バッファ５１の出力端子の接続先を基準端子に切り替える前の逆極性の電圧値＝Ｖａの分だけ高い電圧である。これにより、パルス信号出力回路５０でも、パルス信号出力回路１０と同様に、パルストランス１４の二次側コイルが発生する二次側電圧Ｖ２もより高くなる。従って、パルス信号出力回路５０でも、パルス信号出力回路１０と同様に、パルストランス１４の一次側コイルから二次側コイルに伝送する電力の伝送効率を高くすることができ、ＦＥＴ１８のゲート端子の駆動電圧を高くすることができる。これにより、パルス信号出力回路５０でも、パルス信号出力回路１０と同様の効果を得ることができる。

しかも、パルス信号出力回路５０では、切り替えタイミング制御部１３が計時している時間が予め設定されている時間（切り替え時間Ｔ）となったタイミングｔ５１のときに、制御信号ＣＳによってバッファ５１の出力端子の接続先を基準端子に切り替えると、直流電源ＰＳがバッファ５１から切り離される。このため、パルス信号出力回路５０では、バッファ５１の出力端子の接続先が基準端子となっている期間は、直流電源ＰＳを介さずに負方向の一次側電流ｉ１が一次側の回路に流れる。これにより、パルス信号出力回路５０では、負方向の一次側電流ｉ１が一次側の回路に流れている期間の直流電源ＰＳにおける消費電流を削減することができる。言い換えれば、パルス信号出力回路５０では、バッファ５１の出力端子の接続先が接地端子となって負方向の一次側電流ｉ１が一次側の回路に流れている期間における直流電源ＰＳの負荷を軽減することができる。このことにより、パルス信号出力回路５０では、流すことができる電流が少ない、つまり、供給することができる電力が少ない直流電源ＰＳが接続されている場合でも、直流電源ＰＳからの電源の供給が遮断される（いわゆる、電源が落ちるまたは低下させる）ことがなくパルス信号を生成し、生成したパルス信号を受信計器ＲＥに伝送することができる。

また、パルス信号出力回路５０では、パルス信号出力回路１０の一次側の回路に備えたスイッチ部１１をバッファ５１に代えることによって、一次側の回路を構成する部品の数や実装面積を削減し、パルス信号出力回路４０の小型化、低コスト化を実現することができる。

なお、上述したそれぞれの変形例では、図１に示したパルス信号出力回路１０に対して、一次側抵抗３１に追加（第１の変形例）、整流部１５の整流部４５への変更（第２の変形例）、またはスイッチ部１１のバッファ５１への変更（第３の変形例）を適用場合の一例について説明した。しかし、パルス信号出力回路１０に対する上述したそれぞれの変形例の変更の適用は、それぞれの変形例における変更が排他的に適用されるものではない。つまり、パルス信号出力回路１０には、上述したそれぞれの変形例の変更を同時に複数適用することができる。これにより、上述したそれぞれの変形例の変更を同時に複数適用したパルス信号出力回路１０では、パルス信号出力回路１０において得られる効果に加えて、適用したそれぞれの変形例の変更に対応するそれぞれの効果を得ることができる。

＜第４の変形例＞
ここで、パルス信号出力回路１０に対して上述したそれぞれの変形例の変更を同時に複数適用したパルス信号出力回路の一例について説明する。図１１は、本発明の第４の変形例におけるパルス信号出力回路の構成を示した構成図である。パルス信号出力回路６０は、バッファ５１と、一次側抵抗３１と、一次側コンデンサ１２と、切り替えタイミング制御部１３と、パルストランス１４と、整流部４５と、二次側コンデンサ１６と、二次側抵抗１７と、ＦＥＴ１８とを備えている。なお、図１１には、パルス信号出力回路６０に接続される直流電源ＰＳと受信計器ＲＥとも併せて示している。また、図１１に示したパルス信号出力回路６０において一次側電流ｉ１、二次側電流ｉ２、および整流電流ｉ３のそれぞれが表している方向は、図１に示したパルス信号出力回路１０において一次側電流ｉ１、二次側電流ｉ２、および整流電流ｉ３のそれぞれが表している方向と同様に、正方向である。

パルス信号出力回路６０は、図１に示した第１の実施形態のパルス信号出力回路１０に対して、スイッチ部１１をバッファ５１に変更し、一次側抵抗３１を追加し、整流部１５を整流部４５に変更した構成である。つまり、パルス信号出力回路６０は、第１の変形例における一次側抵抗３１の追加と、第２の変形例における整流部１５の整流部４５への変更と、第３の変形例におけるスイッチ部１１のバッファ５１への変更とのそれぞれの変更を同時に適用した構成である。その他のパルス信号出力回路６０の構成要素は、図１に示した第１の実施形態のパルス信号出力回路１０の構成要素と同様の構成要素である。従って、以下の説明においては、パルス信号出力回路６０の構成要素において、第１の実施形態のパルス信号出力回路１０の構成要素と同様の構成要素には同一の符号を付与し、その構成要素に関する詳細な説明は省略する。

パルス信号出力回路６０も、パルス信号出力回路１０〜パルス信号出力回路５０と同様に、一次側電圧Ｖ１の振動波形が逆極性になっているときにパルストランス１４の一次側コイルに流す一次側電流ｉ１の方向を切り替えることによってパルス信号を生成し、生成したパルス信号を受信計器ＲＥに出力する。パルス信号出力回路６０も、パルス信号出力回路１０〜パルス信号出力回路５０と同様に、例えば、フィールド機器に用いられる。

パルス信号出力回路６０では、一次側の回路において、バッファ５１の電源端子に、直流電源ＰＳの＋端子が接続されている。また、パルス信号出力回路６０の一次側の回路では、バッファ５１の入力端子に、切り替えタイミング制御部１３の対応する制御信号ＣＳが接続されている。また、パルス信号出力回路６０の一次側の回路では、バッファ５１の出力端子に一次側抵抗３１の第１の端子が接続され、一次側抵抗３１の第２の端子がパルストランス１４の一次側コイルの第１の端子Ａ１に接続されている。また、パルス信号出力回路６０の一次側の回路では、バッファ５１の基準端子が基準電圧に接続され、一次側コンデンサ１２の第２の端子に接続されている。パルス信号出力回路６０の一次側の回路におけるその他の接続、つまり、パルス信号出力回路６０の一次側の回路を構成するそれぞれの構成要素の接続は、パルス信号出力回路１０の一次側の回路におけるそれぞれの構成要素の接続と同一である。

また、パルス信号出力回路６０では、二次側の回路において、パルストランス１４の二次側コイルの第１の端子Ａ２に整流部４５の第１の入力端子に接続され、パルストランス１４の二次側コイルの第２の端子Ｂ２に整流部４５の第２の入力端子に接続されている。また、パルス信号出力回路６０の二次側の回路において、整流部４５の第１の出力端子は、二次側コンデンサ１６の第１の端子、二次側抵抗１７の第１の端子、およびＦＥＴ１８のゲート端子に接続されている。また、パルス信号出力回路６０の二次側の回路において、整流部４５の第２の出力端子は、二次側コンデンサ１６の第２の端子、二次側抵抗１７の第２の端子、およびＦＥＴ１８のソース端子（およびバックゲート端子）に接続されて、パルス信号出力回路６０の第２の出力端子Ｏ２となっている。パルス信号出力回路６０の二次側の回路におけるその他の接続、つまり、パルス信号出力回路６０の二次側の回路を構成するそれぞれの構成要素の接続は、パルス信号出力回路１０の二次側の回路におけるそれぞれの構成要素の接続と同一である。

なお、パルス信号出力回路６０における全体の動作や、一次側の回路においてパルストランス１４の一次側コイルに流す一次側電流ｉ１の方向を切り替える動作は、第１の実施形態のパルス信号出力回路１０、第１〜第３の変形例のパルス信号出力回路３０〜パルス信号出力回路５０におけるそれぞれの動作から容易に考えることができる。従って、パルス信号出力回路６０における全体の動作や、一次側の回路においてパルストランス１４の一次側コイルに流す一次側電流ｉ１の方向を切り替える動作に関する詳細な説明は省略する。

パルス信号出力回路６０では、第１の実施形態のパルス信号出力回路１０において得られる効果に加えて、適用したそれぞれの変形例の変更に対応するそれぞれの効果を得ることができる。より具体的には、パルス信号出力回路６０では、第１の変形例に対応する一次側抵抗３１の追加に伴って、パルストランス１４の一次側コイルと一次側コンデンサ１２との直列共振によるパルストランス１４の一次側コイルに印加された一次側電圧Ｖ１および一次側電流ｉ１の振動を容易に早く収束させ、一次側の回路における余分な消費電流を削減することができる。また、パルス信号出力回路６０では、第２の変形例に対応する整流部１５の整流部４５への変更に伴って、二次側の回路からダイオードＤが１つ分の部品点数を削減することができる。また、パルス信号出力回路６０では、第３の変形例に対応するスイッチ部１１のバッファ５１への変更に伴って、負方向の一次側電流ｉ１が一次側の回路に流れている期間の直流電源ＰＳにおける消費電流を削減することができる。

これにより、パルス信号出力回路６０では、パルス信号出力回路１０と同様に、一次側電圧Ｖ１の振動波形が逆極性になっているときにパルストランス１４の一次側コイルに流す一次側電流ｉ１の方向を切り替えることによって、パルストランス１４の一次側コイルから二次側コイルに伝送する電力の伝送効率を高くすることができ、ＦＥＴ１８のゲート端子の駆動電圧を高くすることができる。さらに、パルス信号出力回路６０では、第１〜第３の変形例のパルス信号出力回路３０〜パルス信号出力回路５０に対応する変更によって、パルス信号出力回路６０の低消費電力化、小型化、低コスト化を実現することができる。

なお、上述した第１〜第４の変形例では、図１に示したパルス信号出力回路１０に対して、一次側の回路や二次側の回路を構成する構成要素を変更した場合の一例について説明した。しかし、上述したそれぞれの変形例で示したような構成要素の変更は、切り替えタイミング制御部１３を備えた構成のパルス信号出力回路１０への適用に限定されるもではない。つまり、上述したそれぞれの変形例で示したような構成要素の変更は、切り替えタイミング制御部１３の代わりに切り替えタイミング制御部２３を備えたパルス信号出力回路２０に対しても適用することができる。これにより、上述したそれぞれの変形例で示したような構成要素の変更を適用したパルス信号出力回路２０では、パルス信号出力回路２０において得られる効果に加えて、適用したそれぞれの変形例の変更に対応するそれぞれの効果を得ることができる。

上記に述べたとおり、本発明を実施するための形態およびその変形例によれば、パルス信号出力回路に切り替えタイミング制御部を備える。そして、本発明を実施するための形態およびその変形例では、切り替えタイミング制御部が、一次側の回路の電圧の振動波形が逆極性になっているときに、パルス信号出力回路に備えたパルストランスの一次側コイルに流す電流の方向を切り替える。これにより、本発明を実施するための形態およびその変形例では、パルス信号出力回路に備えたパルストランスの一次側コイルから二次側コイルに伝送する電力の伝送効率を高くすることができ、二次側の回路に備えられ、ゲート端子に印加された電圧に応じたオンまたはオフの状態によってパルス信号を生成して出力するＦＥＴのゲート端子に対する駆動電圧を高くすることができる。

また、本発明を実施するための形態およびその変形例では、切り替えタイミング制御部が、一次側の回路の電圧の振動波形が逆極性のピークとなるタイミングで、パルス信号出力回路に備えたパルストランスの一次側コイルに流す電流の方向を切り替える。これにより、本発明を実施するための形態およびその変形例では、パルストランスの一次側コイルに流す電流の方向を切り替えた後の一次側の回路の電圧を、パルストランスの一次側コイルに流す電流の方向を切り替える前の逆極性の電圧値の分だけ高い電圧にすることができる。これにより、本発明を実施するための形態およびその変形例では、パルス信号出力回路に備えたパルストランスの一次側コイルから二次側コイルに伝送する電力の伝送効率をより高くすることができ、パルス信号を生成して出力するＦＥＴのゲート端子に対する駆動電圧をより高くすることができる。

なお、パルス信号出力回路では、パルストランスの二次側への電力の伝送効率が、パルス信号出力回路においてパルス信号を生成するＦＥＴのゲート端子の駆動電圧などに影響するため、パルストランスの二次側の回路を構成する部品の選定に関わってくる。本発明を実施するための形態およびその変形例のパルス信号出力回路では、上述したように、パルストランスの一次側から二次側への電力の伝送効率が高くすることができ、パルストランスの二次側の回路で使用することができるエネルギーが増加し、ＦＥＴのゲート端子の駆動電圧を高くすることができる。このため、本発明を実施するための形態およびその変形例パルス信号出力回路では、例えば、ＦＥＴのゲート端子におけるスレッショルド電圧や、ダイオードの順方向電圧などに対する制約を緩和することができ、パルストランスの二次側の回路を構成する部品の選定を容易にすることができる。また、本発明を実施するための形態およびその変形例のパルス信号出力回路では、上述したように、パルストランスの一次側コイルに流す電流の方向を切り替えた後の一次側の回路の電圧を、パルストランスの一次側コイルに流す電流の方向を切り替える前の逆極性の電圧値の分だけ高い電圧にすることができる。つまり、本発明を実施するための形態およびその変形例のパルス信号出力回路では、切り替えタイミング制御部が、パルス信号出力回路に備えたパルストランスの一次側コイルに流す電流の方向を切り替えるタイミングを制御することによって、パルストランスの一次側のインダクタンス成分と一次側コンデンサとの直列共振による振動（いわゆる、リンギング）で電圧値が下がってしまうことがない。このため、本発明を実施するための形態およびその変形例パルス信号出力回路では、例えば、ゲート端子におけるスレッショルド電圧が低いＦＥＴや、順方向電圧が低いダイオードで整流部を構成するなど、部品の選定に多くの制約が発生することなく、パルストランスの二次側の回路を構成するために必要な部品の選定を容易にすることができる。

なお、本発明を実施するための形態およびその変形例では、パルス信号出力回路が実際に用いられる機器の一例としてフィールド機器を挙げたが、パルス信号出力回路が実際に用いられる機器は、フィールド機器に限定されるものではない。つまり、本発明を実施するための形態およびその変形例のパルス信号出力回路は、パルス信号出力回路が出力したパルス信号を用いて処理を行う機器であれば、いかなる機器であっても用いることができる。

また、本発明を実施するための形態およびその変形例では、ＦＥＴ１８がパルス信号を生成する構成を示したが、パルス信号を生成する構成はＦＥＴ１８に限定されるもではなく、例えば、バイポーラトランジスタがパルス信号を生成する構成であってもよい。この場合、本発明を実施するための形態およびその変形例のパルス信号出力回路において、ＦＥＴ１８のそれぞれの端子を、バイポーラトランジスタの対応する端子に置き換えて接続することによって、容易にＦＥＴ１８をバイポーラトランジスタに変更することができる。より具体的には、本発明を実施するための形態およびその変形例のパルス信号出力回路において、ＦＥＴ１８のゲート端子をバイポーラトランジスタのベース端子に、ＦＥＴ１８のソース端子をバイポーラトランジスタのエミッタ端子に、ＦＥＴ１８のドレイン端子をバイポーラトランジスタのコレクタ端子にそれぞれ置き換えて接続することによって、容易にＦＥＴ１８をバイポーラトランジスタに変更することができる。

以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。

１０，２０，３０，４０，５０，６０・・・パルス信号出力回路
１１・・・スイッチ部
１２・・・一次側コンデンサ
１３，２３・・・切り替えタイミング制御部
１４・・・パルストランス
１５，４５・・・整流部
１６・・・二次側コンデンサ
１７・・・二次側抵抗
１８・・・ＦＥＴ（トランジスタ）
２３１・・・タイミング検出回路
３１・・・一次側抵抗
５１・・・バッファ（スイッチ部）
Ｓ１，Ｓ２，Ｓ３，Ｓ４・・・スイッチ
Ｄ１，Ｄ２，Ｄ３，Ｄ４・・・ダイオード
Ｃ１・・・コンデンサ
Ｄ５，Ｄ６・・・ダイオード
ＰＳ・・・直流電源
ＲＥ・・・受信計器
ＴＬ・・・伝送路
ｉ１・・・一次側電流
Ｖ１・・・一次側電圧
ｉ２・・・二次側電流
Ｖ２・・・二次側電圧
ｉ３・・・整流電流
Ｖ３・・・整流電圧

Claims (10)

1. 接続された直流電源から供給された電流に基づいたパルス信号を出力するパルス信号出力回路であって、
   一次側コイルと二次側コイルとを有するパルストランスと、
   前記パルストランスの一次側コイルに前記電流を一次側電流として流す方向を切り替えるスイッチ部と、
   前記一次側電流が流れる経路に配置される一次側コンデンサと、
   前記一次側電流によって前記一次側コイルに印加された一次側電圧に応じて、前記二次側コイルに発生した二次側電圧を整流した整流電圧を出力する整流部と、
   前記整流電圧に応じた電荷を蓄積し、該電荷を放電する二次側コンデンサと、
   前記二次側コンデンサに発生した電圧に応じてオンまたはオフするトランジスタと、
   前記スイッチ部が前記一次側電流を流す方向を切り替えるタイミングを制御する切り替えタイミング制御部と、
   を備え、
   前記切り替えタイミング制御部は、
   前記一次側電圧が前記一次側コイルと前記一次側コンデンサとの直列共振によって振動して、前記スイッチ部の切り替えの１周期の始点における前記一次側電圧の極性に対して逆極性になっているときに、前記一次側電流を流す方向を切り替えるように制御する、
   ことを特徴とするパルス信号出力回路。
2. 前記切り替えタイミング制御部は、
   前記一次側電圧の振動が逆極性のピークとなるタイミングで、前記一次側電流を流す方向を切り替えるように制御する、
   ことを特徴とする請求項１に記載のパルス信号出力回路。
3. 前記切り替えタイミング制御部は、
   前記一次側電圧の振動が前記始点以降に最初の逆極性のピークとなるタイミングで、前記一次側電流を流す方向を切り替えるように制御する、
   ことを特徴とする請求項２に記載のパルス信号出力回路。
4. 前記切り替えタイミング制御部は、
   前記一次側電流を流す方向を切り替えるタイミングを表す切り替え時間が予め設定され、前記始点からの経過時間の計時を開始し、計時している前記経過時間が予め設定された前記切り替え時間となったタイミングのときに、前記一次側電流を流す方向を切り替えるように制御する、
   ことを特徴とする請求項１から請求項３のいずれか１項に記載のパルス信号出力回路。
5. 前記切り替え時間は、
   前記一次側コイルのインダクタンス値と前記一次側コンデンサの容量値とに基づいて予め算出された時間である、
   ことを特徴とする請求項４に記載のパルス信号出力回路。
6. 前記切り替えタイミング制御部は、
   前記一次側電圧の電圧値を取得し、該取得した電圧値に基づいて、前記一次側電流を流す方向を切り替えるタイミングを検出するタイミング検出回路、
   をさらに備え、
   前記タイミング検出回路が前記一次側電流を流す方向を切り替えるタイミングを検出したときに、前記一次側電流を流す方向を切り替えるように制御する、
   ことを特徴とする請求項３に記載のパルス信号出力回路。
7. 前記一次側電圧の前記直列共振による振動を抑える一次側抵抗、
   をさらに備える、
   ことを特徴とする請求項１から請求項６のいずれか１項に記載のパルス信号出力回路。
8. 前記スイッチ部は、
   前記切り替えタイミング制御部による前記一次側電流を流す方向の切り替えの制御に応じて、前記直流電源から供給された直流電圧、または基準電圧のいずれか一方の電圧を出力する出力電圧選択回路によって構成する、
   ことを特徴とする請求項１から請求項７のいずれか１項に記載のパルス信号出力回路。
9. 前記整流部は、
   ４つのダイオードによってブリッジ回路が構成されたブリッジ整流回路である、
   ことを特徴とする請求項１から請求項８のいずれか１項に記載のパルス信号出力回路。
10. 前記整流部は、
    １つのコンデンサと２つのダイオードによって構成される倍電圧整流回路である、
    ことを特徴とする請求項１から請求項８のいずれか１項に記載のパルス信号出力回路。

Images