JP2019191520A - 表示制御装置、表示装置及び表示制御方法 - Google Patents

表示制御装置、表示装置及び表示制御方法 Download PDF

Info

Publication number
JP2019191520A
JP2019191520A JP2018087657A JP2018087657A JP2019191520A JP 2019191520 A JP2019191520 A JP 2019191520A JP 2018087657 A JP2018087657 A JP 2018087657A JP 2018087657 A JP2018087657 A JP 2018087657A JP 2019191520 A JP2019191520 A JP 2019191520A
Authority
JP
Japan
Prior art keywords
period
drawing update
control unit
update
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018087657A
Other languages
English (en)
Other versions
JP7101532B2 (ja
Inventor
竜也 神部
Tatsuya Kambe
竜也 神部
茂 井手上
Shigeru Ideue
茂 井手上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2018087657A priority Critical patent/JP7101532B2/ja
Priority to CN201910339779.2A priority patent/CN110415660B/zh
Priority to US16/394,669 priority patent/US10896660B2/en
Publication of JP2019191520A publication Critical patent/JP2019191520A/ja
Application granted granted Critical
Publication of JP7101532B2 publication Critical patent/JP7101532B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363Graphics controllers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096Details of the interface to the display terminal specific for a flat panel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Graphics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】コンテンツのフレーム間隔と描画の更新をする間隔とがズレることに起因する表示品位の低下を防止し、かつ、描画の更新要求を受けてから速く描画の更新を行う。【解決手段】描画制御部(23)は、第1描画期間(PA1)と描画更新待機期間(PB)とを、互いの長さが異なり、コンテンツのフレーム間隔と一致するように設定する。【選択図】図1

Description

本発明は、表示制御装置、表示装置及び表示制御方法に関する。
液晶表示装置に代表されるような一般的な表示装置は、一定の駆動周波数(例えば60Hz)で駆動している。しかし、近年、種々の駆動周波数で表示装置を駆動することが要求されている。
特許文献1の液晶表示制御装置では、表示画面のうち、アプリケーションによって要求される任意の一部の領域に画像を表示するにあたり、基準クロック生成部が生成した原クロックを、駆動するライン数に応じた分周比で分周した基準クロックを生成し、当該基準クロックをタイミング生成部へ入力している。特許文献1では、これにより、液晶パネルを所望の周波数で駆動することが可能となるため、液晶パネルの駆動ライン数、すなわち、液晶パネルに画像を表示する領域のサイズが変わっても、周波数をほぼ一定に保つことができるとされている。
特開2010‐170144号公報
動画を表示画面に表示する場合とは異なり、静止画を表示画面に表示する場合は、画像の更新間隔が広くなる。特許文献1の技術によると、液晶パネルは一定の周波数で駆動している。このため、液晶パネルが現在設定されている一定の周波数よりも速い周波数で、ホスト側から描画の更新要求が出力されたとしても、現在設定されている周波数の間隔でしか描画の更新をすることができない。また、表示するコンテンツのフレーム間隔と液晶ディスプレイの描画の更新をする周波数とが一致しなくなると、表示のコマ落ちが発生し、表示品位の低下につながる。
本発明の一態様は、コンテンツのフレーム間隔と描画の更新をする間隔とがズレることに起因する表示品位の低下を防止し、かつ、描画の更新要求を受けてから速く描画の更新を行う表示制御装置を実現することを目的とする。
上記の課題を解決するために、本発明の一態様に係る表示制御装置は、コンテンツに含まれる画像が描画されることで当該画像を表示する表示パネルの表示制御装置であって、前記画像を描画する期間である第1描画期間と、当該第1描画期間に連続する期間であって、前記画像の描画更新を待機する期間である描画更新待機期間とを設定する描画制御部を備え、前記描画制御部は、前記第1描画期間と前記描画更新待機期間との長さが異なり、前記第1描画期間及び前記描画更新待機期間と、前記コンテンツのフレーム間隔とが一致するように、前記第1描画期間及び前記描画更新待機期間を設定する。
上記の課題を解決するために、本発明の一態様に係る表示制御装方法は、コンテンツに含まれる画像が描画されることで当該画像を表示する表示パネルの表示制御装置を動作させる表示制御方法であって、前記画像を描画する期間である第1描画期間と、当該第1描画期間に連続する期間であって、前記画像の描画更新を待機する期間である描画更新待機期間とを設定する描画制御ステップを含み、前記描画制御ステップでは、前記第1描画期間と前記描画更新待機期間との長さが異なり、前記第1描画期間及び前記描画更新待機期間と、前記コンテンツのフレーム間隔とが一致するように、前記第1描画期間及び前記描画更新待機期間が設定されている。
本発明の一態様によれば、コンテンツのフレーム間隔と描画の更新をする間隔とがズレることに起因する表示品位の低下を防止し、かつ、描画の更新要求を受けてから速く描画の更新を行う表示制御装置を実現できる。
実施形態1に係る表示装置の要部構成を示す図である。 比較例1に係る表示装置の描画更新のタイムチャートを表す図である。 比較例1に係る表示装置の描画更新のフローチャートを表す図である。 比較例2に係る表示装置の描画更新のタイムチャートを表す図である。 実施形態1に係る表示装置の描画更新のタイムチャートを表す図である。 実施形態1に係る表示装置の描画更新のフローチャートを表す図である。 実施形態2に係る表示装置の描画更新のタイムチャートを表す図である。 実施形態2に係る表示装置の描画更新のフローチャートを表す図である。
〔実施形態1〕
図1は、実施形態1に係る表示装置100の要部構成を示す図である。図1に示すように、表示装置100は、ホスト制御部1と、表示制御部(表示制御装置)3と、表示パネル2とを備える。表示制御部3は、メモリ(記憶部)10と、TG(タイミングジェネレータ)20とを含む。表示装置100の好適な例として、例えば、携帯電話機、スマートフォン、ノート型PC、タブレット端末、電子書籍リーダー、及びPDA等、表示画面を有する各種電子機器を挙げることができる。
(ホスト制御部1の構成)
ホスト制御部1は、表示パネル2に表示させる画像データを取得又は生成し、当該画像データを表示制御部3に転送する。またホスト制御部1は、画像データと共に又は画像データとは別に、当該画像データを表示パネル2に表示させる指示である描画の更新要求を表示制御部3に送信する。なお、画像データの形式は、表示パネル2が表示可能な形式であれば特に限定されない。
ホスト制御部1は、基板上に形成された制御回路であり、少なくとも一部は、CPUおよびメモリ等を用いて実現することができる。ホスト制御部1は、表示装置100のホスト側の制御(例えば携帯端末のための制御)を主に担う。
ホスト制御部1は、表示パネル2の表示画面に表示するための画像データを生成する。ホスト制御部1は、各フレームの画像データを、再生するコンテンツのフレームレートに合わせて順次、表示制御部3に供給する。また、ホスト制御部1は、画像データを表示パネル2に表示させる指示である描画の更新要求を、再生するコンテンツのフレームレートに合せて順次、表示制御部3に供給する。
(表示パネル2)
表示パネル2は、複数の画素を有する表示画面、ソースドライバ、及びゲートドライバ等を備える。表示パネル2は、例えば、アクティブマトリクス型表示パネルとしての酸化物半導体表示パネルを用いることができる。酸化物半導体表示パネルとは、二次元的に配列された複数の画素の少なくとも1つ毎に対応して設けられたスイッチング素子に、酸化物半導体−TFT(thin film transistor)を採用した表示パネルである。酸化物半導体−TFTは、半導体層に酸化物半導体が用いられたTFTである。酸化物半導体としては、例えば、インジウム・ガリウム・亜鉛の酸化物を用いた酸化物半導体(InGaZnO系酸化物半導体)がある。
酸化物半導体−TFTは、オン状態において流れる電流が大きく、オフ状態におけるリーク電流が小さい。そのため、スイッチング素子に、酸化物半導体−TFTを採用したことにより、画素開口率を向上させることができる上に、表示画面に表示された画像のリフレッシュレートを1Hz程度にまで低減させることができる。
リフレッシュレートの低減は、省電力効果をもたらす。なお、画素開口率の向上は、表示を明るくする効果、または表示の明るさをアモルファスシリコン表示パネルなどと同じにする場合には、バックライトの光量を下げることによる省電力効果をもたらす。
ここでは、画素の表示素子は液晶表示素子であるものとして説明するが、有機EL(electroluminescence)表示素子等の液晶表示素子以外の表示素子であってもよい。表示パネル2が液晶表示パネルの場合、図示はしないが、表示装置100は、表示パネル2の背面にバックライトを備える。
(表示制御部3)
表示制御部3は、ホスト制御部1からの指示に基づいて、表示パネル2を駆動する。TG(タイミングジェネレータ)20は、ホスト制御部1から画像データ及び描画の更新要求を受けると、画像データを、所定のタイミングで表示パネル2に出力する回路である。また、TG20は、表示パネル2を駆動するためのタイミング信号(ソースクロックパルス、ゲートスタートパルス、およびゲートクロックパルス等)およびデータ信号(画像を表すソース信号データ)を生成し、表示パネル2に出力する。
TG20は、期間計測カウンタ21と、待機回数カウンタ22と、描画制御部23とを備える。期間計測カウンタ21は、クロック数をカウントすることで、TG20が出力する各種信号(タイミング信号等)を生成するための期間を計測して出力する。
描画制御部23は、最小単位期間を調整する。この最小単位期間とは、描画制御部23が、ホスト制御部1から描画の更新要求を受けたか否かを確認する最小時間間隔である。本実施形態では、最小単位期間は、描画制御部23が、表示パネル2の表示画面に表示された画像の描画更新をする時間間隔の最小単位でもある。描画制御部23は、期間計測カウンタ21からの出力に基づいて、複数の最小単位期間を調整したり管理したりする。
後述するように、描画制御部23は、期間計測カウンタ21の出力に基づいて、描画期間と、描画更新待機期間とを組み合わせて、表示装置100が再生するコンテンツのフレーム間隔と一致するように、描画更新待機期間を設定する。描画期間は、TG20からの指示により表示パネル2が画像を描画する期間である。描画更新待機期間は、描画期間に連続する期間であって、画像の描画更新を待機する期間(画像の描画をしない期間)である。描画更新待機期間は、さらに、複数の最小単位期間に分割されていてもよい。
待機回数カウンタ22は、表示画面の描画の更新がされずに経過する最小単位期間の回数をカウントする。表示画面の描画の更新がされずに経過する最小単位期間の回数とは、描画更新待機期間が経過する回数である。または、描画更新待機期間が複数の最小単位期間に分割されている場合は、その複数の最小単位期間それぞれが経過する回数である。
描画制御部23は、待機回数カウンタ22の値が規定の値に達した場合は、表示画面に表示している画像の描画更新を行う。これにより、最低限必要なリフレッシュレート(例えば1Hz)で表示パネル2の画像を更新する。
メモリ10は、ホスト制御部1から転送された画像データを記憶する。メモリ10は、次に表示の更新が行われるまで(すなわち画像の内容が変化しない限り)、表示データを保持し続ける。
なお、表示制御部3の一部構成(例えば、メモリ10の記憶領域の少なくとも一部、待機回数カウンタ等)をホスト制御部1が有することで、ホスト制御部1が表示制御部3の一部の機能を実行するようにしてもよい。
(比較例1の描画更新)
図2は、比較例1に係る表示装置の描画更新のタイムチャートを表す図である。比較例1に係る表示装置は、TGの動作が表示装置100とは異なる。その他は、比較例1に係る表示装置は、表示装置100と同様である。
図2に示す比較例1に係る表示装置では、表示制御部は、120Hzの一定の駆動周波数で表示パネルを駆動するものとする。この場合、比較例1に係る表示制御部が表示パネルを駆動する駆動期間の最小単位期間は8.33msで一定である。この連続する最小単位期間を、順に、期間PZ1、期間PZ2、・・・、期間PZ9、・・・とする。
表示制御部は、最小単位期間毎に、ホストから描画の更新要求を受けたか否かを確認する。期間PZ1、期間PZ2、・・・、期間PZ9、・・・は、それぞれ、比較例1に係る表示制御部が備えるTGに含まれる期間計測カウンタによって計測される。
比較例1に係るTGは、最小単位期間である8.33ms毎に、ホスト制御部から描画の更新要求を受けたか否かを確認する。最小単位期間である8.33msの間に、TGがホスト制御部から描画の更新要求を受けなければ、再度、最小単位期間である8.33msが経過してから、ホスト制御部から描画の更新要求を受けたか否かを確認する。
すなわち、TGは、期間PZ1の間にホスト制御部から描画の更新要求を受けると、期間PZ1経過後に描画の更新要求を受けたことを認識する。そして、TGは、描画の更新要求を受けたことを認識すると、次の期間PZ2においてオン(ON)状態となり、メモリから画像データを読み込むと共にタイミング信号を生成する。そして、当該読み込んだ画像データ及びタイミング信号を表示パネルに出力する。なお、このTGが表示パネルへ画像データを出力する期間を、DSI(Display Serial Interface)出力の期間と称する。これにより、表示パネルは、タイミング信号及び画像データを受けとり、表示画面の画像を画像D1へ更新する。これにより、表示パネルは、表示画面へ画像の描画を完了する。
そして、TGは、期間PZ2経過後に、期間PZ2の間に描画の更新要求を受けたか否かを確認する。期間PZ2の間に描画の更新要求を受けていないため、TGは、期間PZ2経過後に期間PZ3を設け、TGは、オフ(OFF)状態となる。すなわち、TGは、タイミング信号の生成及びメモリからの画像データの読み込みをしない。
以降、同様に、TGは、一定の最小単位期間である8.33ms毎に、ホスト制御部から描画の更新要求を受けたか否かを確認し、最小単位期間の間にホスト制御部から描画の更新要求を受けると、当該描画の更新要求を受けた最小単位期間の次の最小単位期間の間に、オン(ON)状態となる。これにより、表示パネルが画像を描画更新する。
図2に示す例では、期間PZ1、PZ3、PZ6、PZ7の間にTGが描画の更新要求を受け、それぞれの次の期間PZ2、PZ4、PZ7、PZ8に、表示パネルが画像D1、D2、D3、D4へ描画更新をしている例を表している。
図3は、比較例1に係る表示装置の描画更新のフローチャートを表す図である。図3に示すように、比較例1に係る表示装置のTGは、最小単位期間が経過すると、ホスト制御部から描画の更新要求があるか否かを判定する(ステップS111)。
ステップS111において、TGは、描画の更新要求があると判定すると(ステップS111のYes)、次の最小単位期間において描画の更新処理を行う(ステップS112)。そして、TGが備える待機回数カウンタの値をリセットする(ステップS113)。
次いで、TGは、待機回数カウンタの値が規定の値に達したか否かを判定する(ステップS114)。ステップS114において、TGが、待機回数カウンタの値が規定の値に達したと判定すると(ステップS114のYes)、ステップS112の処理を行う。ステップS114において、TGが、待機回数カウンタの値が規定の値に達していないと判定すると(ステップS114のNo)、ステップS111の処理を行う。
ステップS111において、TGは、描画の更新要求がないと判定すると(ステップS111のNo)、次の最小単位期間だけ待機する(ステップS115)。そして、TGは、待機回数カウンタの値に1を加える(ステップS116)。そして、ステップS114の処理を行う。
このように、比較例1に係る表示装置によると、最小単位期間が一定の8.33msであるため、ホスト制御部からTGへ描画の更新要求があってから、描画更新がされるまでに要するタイムラグは最大で8.33msかかることになる。また、比較例1に係る表示装置によると、再生するコンテンツのフレーム間隔が、最小単位期間である8.33msの整数倍ではない場合、いわゆるコマ落ちと呼ばれる、表示されない画像が発生し、表示品位の低下に繋がる。
(比較例2の描画更新)
図4は、比較例2に係る表示装置の描画更新のタイムチャートを表す図である。図4に示す比較例2に係る表示装置は、いわゆるダイナミックFPS(Frames Per Second)と呼ばれている技術を用いた描画更新の様子を表している。比較例2に係る表示装置は、TGの動作及びホスト制御部の動作が表示装置100とは異なる。その他は、比較例2に係る表示装置は、表示装置100と同様である。図4に示す比較例2に係る表示装置では、表示制御部は、最大120Hzの駆動周波数で表示パネルを駆動するものとする。
比較例2に係る表示制御部は、ホスト制御部から駆動周波数の切替要求を受けるたびに、表示パネルの動作モードを、第1動作モードと、第2動作モードとに切り替える。第1動作モードは、最小単位期間が8.33msとなるように表示パネルを駆動する(120Hz駆動)モードであり、例えば、フレーム間で画像が変化する動画を表示する動作モードである。第2動作モードは、最小単位期間が33.33msとなるように表示パネルを駆動する(30Hz駆動)モードであり、フレーム間で画像が変化しない動画又は静止画を表示する動作モードである。
換言すると、第1動作モードは、駆動周波数を120Hz一定で表示パネルを駆動するモードであり、第2動作モードは、駆動周波数が30Hz一定で表示パネルを駆動するモードである。
第2動作モードでは、ブランクデータを多く送ることで、第1動作モードとは異なる最小単位期間を得る。このため、描画更新の有無にかかわらず、TG内でデータ出力用のクロックを常に発生させており、実施形態1に係る表示装置100よりも比較例2に係る表示装置の方が、消費電力が大きい。
比較例2に係る表示制御部が表示パネルを駆動する連続する最小単位期間を、順に、期間PZA1、期間PZA2、・・・、期間PZA9、・・・とする。なお、比較例2に係る表示制御部が備えるTGは、描画更新する画像の出力が無くても、少なくともブランクデータを出力するため、期間PZA1、期間PZA2、・・・、期間PZA9、・・・を通してオン(ON)状態となっている。図4に示す例では、期間PZA1〜PZA3及びPZA6〜PZA9は、8.33mであり、期間PZA4及びPZA5は33.33msとなっている。
比較例2に係る表示制御部が備えるTGが期間PZA1、PZA2それぞれの間にホスト制御部から描画の更新要求を受けるため、表示パネルが次の期間PZA2、PZA3それぞれの間に画像D1、D2へ更新している。
そして、期間PZA2の次の期間PZA3の間に、TGは、例えば静止画を表示するなど、ホスト制御部から、描画の更新要求に加え、駆動周波数の切替要求を受けるため、期間PZA3経過後に、TGは、最小単位期間を8.33msから33.33msに切り換えた期間PZA4を設ける。
次いで、TGは、期間PZA4の間に、メモリから画像データを読み込むと共にタイミング信号を生成する。そして、当該読み込んだ画像データ及びタイミング信号を表示パネルに出力する。そして、表示パネルは、タイミング信号及び画像データを受けとり、表示画面の画像を画像D3へ更新する。これにより、表示パネルは、表示画面へ画像の描画を完了する。
次いで、期間PZA4の間にもホスト制御部から、駆動周波数の切替要求は受けず、描画の更新要求のみを受けたため、TGは、期間PZA4経過後に、期間PZA4と同じ30Hz駆動となる33.33mである期間PZA5を設ける。そして、表示パネルは、期間PZA5の間に表示画面の画像を画像D4へ更新する。これにより、表示パネルは、表示画面へ画像の描画を完了する。
そして、期間PZA5の間に、TGは、ホスト制御部から、描画の更新要求に加え、駆動周波数の切替要求を受けるため、期間PZA5経過後に、TGは、最小単位期間を33.33msから8.33msに切り換えた期間PZA6を設ける。そして、表示パネルは、期間PZA6の間に表示画面の画像を画像D5へ更新する。これにより、表示パネルは、表示画面へ画像の描画を完了する。
以降、同様に、TGは、最小単位期間毎に、ホスト制御部から描画の更新要求と、駆動周波数の切替要求とを受けたか否かを確認する。そして、最小単位期間の間にホスト制御部から描画の更新要求を受けると、当該描画の更新要求を受けた最小単位期間の次の最小単位期間の間に表示パネルが画像を描画更新する。また、最小単位期間の間にホスト制御部から駆動周波数の切替要求を受けると、当該駆動周波数の切替要求を受けた最小単位期間の次の最小単位期間の長さを変更する。
図4に示す例では、期間PZA1〜PZA8の間にTGが描画の更新要求を受け、それぞれの次の期間PZA2〜PZA9に、表示パネルが画像D1〜D8へ描画更新をしている。
比較例2に係る表示装置によると、駆動周波数の切替要求があった次の最小単位期間から、最小単位期間の長さを切り替える。具体的には、期間PZA3の間に駆動周波数の切替要求を受けたTGは、期間PZA3の次に、最小単位期間の長さを8.33msから33.33msへ切り替えて期間PZA4を設けている。また、期間PZA5の間に駆動周波数の切替要求を受けたTGは、期間PZA5の次に、最小単位期間の長さを33.33msから8.33msへ切り替えて期間PZA6を設けている。
このため、比較例2の表示装置によると、ホスト制御部からTGへ描画の更新要求があってから、描画更新がされるまでに要するタイムラグは最大で33.33msかかることになる。あるいは、例えば、第2動作モードを1Hzで駆動させた場合は、ホスト制御部からTGへ描画の更新要求があってから、描画更新がされるまでに要するタイムラグは最大で1sかかることになる。このように、比較例2の表示装置によると、表示画面に表示している画像を更新するまでのレスポンスが遅い。
(表示装置100の描画更新)
図5は、実施形態1に係る表示装置100の描画更新のタイムチャートを表す図である。図5の(a)は、描画期間の間に描画の更新要求があるときの表示装置100における描画更新のタイムチャートを表す図であり、(b)は60fpsの周期で描画の更新要求があるときに表示装置100における描画更新のタイムチャートを表す図であり、(c)は30fpsの周期で描画の更新要求があるときに表示装置100における描画更新のタイムチャートを表す図である。
図5の(a)〜(c)に示すように、一例として、表示制御部3は、描画の更新要求が入力される直前は、120Hzの駆動周波数で表示パネル2を駆動しているものとする。この場合、表示パネル2の駆動期間の最小単位期間は8.33msである。この最小単位期間の計測は、期間計測カウンタ21が、入力されるクロックをカウントすることで計測する。期間計測カウンタ21は、入力されるクロックをカウントすることで、8.33ms毎に、設定された最小単位期間が経った旨を描画制御部23に出力する。描画制御部23は、期間計測カウンタ21が計測する最小単位期間である8.33ms毎に、ホスト制御部1から描画の更新要求を受けたか否かを確認する。
最小単位期間である8.33msの間に、TG20がホスト制御部1から描画の更新要求を受けなければ、再度、最小単位期間である8.33msが経過してから、ホスト制御部1から描画の更新要求を受けたか否かを確認する。
最小単位期間である8.33msの間に、TG20がホスト制御部1から描画の更新要求を受けると、描画制御部23は、描画の更新要求を受けた最小単位期間経過後に、描画の更新要求を受けたことを認識する。そして、描画制御部23は、その描画の更新要求を受けたときの最小単位期間である8.33ms経過後に、続けて、画像を描画する期間である描画期間PAを設けて、画像の描画更新動作を開始する。
つまり、描画の更新要求を受けたときの最小単位期間である8.33ms経過後に、TG20はオン(ON)状態となり、タイミング信号及び画像データを表示パネル2に出力する。すなわち、TG20が表示パネル2へDSI出力を行う。これにより、表示パネル2は、タイミング信号及び画像データを受けると、表示画面の画像を更新する。これにより、表示パネル2は、表示画面へ画像の描画を完了する。
描画期間PAは、TG20はオン(ON)状態となってから、表示パネル2の表示画面の画像の描画更新が完了するまでの期間である。例えば、表示装置100に入力される画像データが150Hzの動画データであった場合、描画期間PAは、6.67msである。この描画期間PAは、期間計測カウンタ21が計測する期間ではなく、表示パネル2の1画像当たりの描画完了に至るまでに要する期間である。換言すると、描画期間PAは、描画の更新に最低限要する時間である。
図5の(a)を用いて、表示装置100を150Hz駆動させる場合を比較例3として説明する。図5の(a)に示す例では、描画期間PAの間に、TG20がホスト制御部1から描画の更新要求を受けることで、描画期間PAが連続している様子を表している。すなわち、描画制御部23は、最小単位期間である8.33msに続けて、入力される画像データに対応する第1描画期間PA1(描画期間PA)を設けることで、表示パネル2は第1描画期間PA1の間に、表示画面の画像を画像D1へ更新する。
次いで、第1描画期間PA1(描画期間PA)の間に同様に描画の更新要求を受けたため、描画制御部23は、描画の更新要求を受けた第1描画期間PA1経過後に、描画の更新要求を受けたことを認識する。そして、描画制御部23は、第1描画期間PA1に続けて、第1描画期間PA1と同じ長さの第2描画期間PA2(描画期間PA)を設ける。そして、表示パネル2は、第2描画期間PA2の間に、表示画面の画像を画像D2へ更新する。
なお、第2描画期間PA2は、第1描画期間PA1で描画された画像と同じ画像、又は、第1描画期間PA1で描画された画像の次のフレームの画像を描画する期間である。これにより、第1描画期間PA1の次に、第2描画期間PA2において、表示パネル2をリフレッシュすることができる。
これ以降も同様に、描画制御部23は、第2描画期間PA2(描画期間PA)の間に描画の更新要求を受けると、第2描画期間PA2に続けて、第2描画期間PA2と同じ長さの描画期間PAを設け、表示パネル2は、当該描画期間PAの間に、表示画面の画像を画像D3へ更新する。このように、描画期間PAが連続し、表示パネル2は、表示画面の画像を、画像D4、D5、D6、・・・と順に描画期間PA毎に更新する。この比較例3において描画期間PAが設けられた期間は、表示パネル2が最小単位期間として6.67msで描画更新をするため、駆動周波数は150Hzとなる。
このように、比較例1のような最小単位期間が8.33msで一定の場合と比べて、描画制御部23によると、ホスト制御部1からの描画の更新要求を受けてから、速く描画の更新を行うことができる。
ここで、150Hz駆動を可能とする表示装置100であった場合でも、単に、最小単位期間を、150Hz駆動時におけるホスト制御部1からの描画の更新要求があってから最も速く更新可能な期間である描画期間PAと同じ期間(ここでは6.67ms)に設定すると、表示装置100上で動作するアプリケーションなどにより描画されるコンテンツのフレーム期間と一致しない場合がある。例えば、一般的に、30fps、60fps等のフレーム周波数のコンテンツが普及しているが、6.67msの倍数では、16.67msと一致しない。このため、図5の(b)(c)に示すように、描画制御部23は、描画期間PAに続けて、描画更新待機期間PBを設ける。
図5の(b)に示す例では、表示パネル2は60fpsの周期で描画更新をしている様子を表している。すなわち、120Hzの駆動周波数で表示パネル2を駆動しているときの最小単位期間である8.33msの間に、TG20がホスト制御部1から描画の更新要求を受けると、描画制御部23は、描画の更新要求を受けた最小単位期間経過後に、描画の更新要求を受けたことを認識する。そして、描画制御部23は、その描画の更新要求を受けたときの最小単位期間である8.33ms経過後に、続けて、第1描画期間PA1を設ける。これにより、表示パネル2は、第1描画期間PA1の間に、表示画面の画像を画像D1へ更新する。
次いで、描画制御部23は、第1描画期間PA1の間に描画の更新要求を受けていない場合、描画制御部23は、第1描画期間PA1経過後に、描画の更新要求を受けていないことを認識する。そして、描画制御部23は、第1描画期間PA1に続けて、画像の描画更新を待機する期間である描画更新待機期間PBを設ける。
ここで、描画制御部23は、この描画更新待機期間PBを、第1描画期間PA1と長さが異なり、第1描画期間PA1と足した期間が、表示装置100が再生するコンテンツのフレーム間隔(ここでは、60fpsの逆数である1/60s)とが一致するように設ける。
例えば、描画制御部23は、この描画更新待機期間PBを、10.00msとする。これにより、6.67ms(第1描画期間PA1)と10ms(描画更新待機期間PB)とを合せて、16.67ms(すなわち1/60s)となる。
この描画更新待機期間PBの計測は、期間計測カウンタ21が、入力されるクロックをカウントすることで計測する。期間計測カウンタ21は、入力されるクロックをカウントすることで、設定された10.00ms経った旨を描画制御部23に通知する。なお、この描画更新待機期間PBをさらに複数の期間に分けてもよいが、ここでは、描画更新待機期間PBである10.00msが、描画更新待機期間PBにおける最小単位期間である。
描画制御部23は、描画更新待機期間PBが経過すると、描画更新待機期間PBの間に、ホスト制御部1から描画の更新要求を受けたか否かを確認する。そして、描画更新待機期間PBの間に、ホスト制御部1から描画の更新要求を受けていると、描画制御部23は、その描画の更新要求を受けたときの最小単位期間である10.00ms経過後に、続けて、第1描画期間PAと同じ長さの第2描画期間PA2を設ける。これにより、表示パネル2は、第2描画期間PA2の間に、表示画面の画像を画像D2へ更新する。
これ以降も同様に、描画制御部23は、第2描画期間PA2の間にホスト制御部1から描画の更新要求を受けていなければ、第2描画期間PA2に続けて描画更新待機期間PBを設ける。そして、描画更新待機期間PBの間にホスト制御部1から描画の更新要求を受けていれば、描画更新待機期間PBに続けて描画期間PAを設け、表示パネル2は、当該描画期間PAの間に、表示画面の画像を画像D3へ更新する。このように、表示パネル2は、表示画面の画像を、画像D4、D5、D6、・・・と順に描画期間PA毎に更新する。
このように、ホスト制御部1から描画の更新要求を60fpsの周期で受ける場合、描画制御部23は、第1描画期間PA1に続けて、描画更新待機期間PBを、第1描画期間PA1と長さが異なり、第1描画期間PA1と足した期間が、コンテンツのフレーム間隔(1/60s)となるように設ける。このため、表示パネル2は、ホスト制御部1から描画の更新要求の間隔である60fpsに一致させて描画の更新を行うことができる。
図5の(c)に示す例では、表示パネル2は30fpsの周期で描画更新をしている様子を表している。すなわち、120Hzの駆動周波数で表示パネル2を駆動しているときの最小単位期間である8.33msの間に、TG20がホスト制御部1から描画の更新要求を受けると、描画制御部23は、描画の更新要求を受けた最小単位期間経過後に、描画の更新要求を受けたことを認識する。そして、描画制御部23は、その描画の更新要求を受けたときの最小単位期間である8.33ms経過後に、続けて、第1描画期間PA1を設ける。これにより、表示パネル2は、第1描画期間PA1の間に、表示画面の画像を画像D1へ更新する。
次いで、描画制御部23は、第1描画期間PA1の間に描画の更新要求を受けていない場合、第1描画期間PA1経過後に第1描画期間PA1の間に描画の更新要求を受けていないことを認識する。そして、描画制御部23は、第1描画期間PA1に続けて、画像の描画更新を待機する期間である描画更新待機期間PBを設ける。
ここで、描画制御部23は、この描画更新待機期間PBを、第1描画期間PA1と長さが異なり、第1描画期間PA1と足した期間が、表示装置100が再生するコンテンツのフレーム間隔(ここでは、30fpsの逆数である1/30s)とが一致するように設ける。例えば、描画制御部23は、この描画更新待機期間PBを、26.66msとする。これにより、6.67ms(第1描画期間PA1)と26.66ms(描画更新待機期間PB)とを合せて、33.33ms(すなわち1/30s)となる。
図5の(c)に示す例では、描画制御部23は、この描画更新待機期間PBをさらに連続する複数の期間に分けている。例えば、描画制御部23は、描画更新待機期間PBとして、順に連続する期間である、第1描画更新待機期間PB1、第2描画更新待機期間PB2及び第3描画更新待機期間PB3を設けている。
第1描画更新待機期間PB1としては、例えば、10.00msとすることで、第1描画期間PA1と第1描画更新待機期間PB1を足した期間を、33.33ms(すなわち1/30s)の半分である16.67ms(1/60s)とすることができる。
第2描画更新待機期間PB2及び第3描画更新待機期間PB3は、それぞれ、8.33msとすることで、第2描画更新待機期間PB2と、第3描画更新待機期間PB3とを足した期間を、33.33ms(すなわち1/30s)の残りの半分である16.67ms(1/60秒)とすることができる。
このように複数の期間を組み合わせて、描画更新待機期間PBを構成してもよい。ここでは、第1描画更新待機期間PB1、第2描画更新待機期間PB2及び第3描画更新待機期間PB3それぞれが、描画更新待機期間PBにおける最小単位期間である。
第1描画更新待機期間PB1、第2描画更新待機期間PB2及び第3描画更新待機期間PB3それぞれの期間の計測は、期間計測カウンタ21が、入力されるクロックをカウントすることで計測する。期間計測カウンタ21は、入力されるクロックをカウントすることで、設定された、第1描画更新待機期間PB1、第2描画更新待機期間PB2及び第3描画更新待機期間PB3それぞれの期間が経つ毎に、それぞれの期間が経った旨を描画制御部23に出力する。
描画制御部23は、第1描画更新待機期間PB1、第2描画更新待機期間PB2及び第3描画更新待機期間PB3それぞれの期間が経過する毎に、それぞれの期間の間に、ホスト制御部1から描画の更新要求を受けたか否かを確認する。例えば、第3描画更新待機期間PB3の間に、ホスト制御部1から描画の更新要求を受けると、描画制御部23は、第3描画更新待機期間PB3経過後に、続けて、第1描画期間PAと同じ長さの第2描画期間PA2を設ける。あるいは、第2描画更新待機期間PB2の間に、ホスト制御部1から描画の更新要求を受けると、描画制御部23は、第3描画更新待機期間PB3を設けることなく、第2描画更新待機期間PB2経過後に、続けて、第1描画期間PAと同じ長さの第2描画期間PA2を設けてもよい。これにより、表示パネル2は、第2描画期間PA2の間に、表示画面の画像を画像D2へ更新する。
これ以降も同様に、描画制御部23は、第2描画期間PA2の間にホスト制御部1から描画の更新要求を受けていなければ、第2描画期間PA2に続けて描画更新待機期間PBを設ける。そして、描画更新待機期間PBの間にホスト制御部1から描画の更新要求を受けていれば、描画更新待機期間PBに続けて描画期間PAを設け、表示パネル2は、当該描画期間PAの間に、表示画面の画像を更新する。このように、表示パネル2は、表示画面の画像を順に、描画期間PA毎に更新する。
このように、ホスト制御部1から描画の更新要求を30fpsの周期で受ける場合、描画制御部23は、第1描画期間PA1に続けて、描画更新待機期間PBを、第1描画期間PA1と長さが異なり、第1描画期間PA1と足した期間が、コンテンツのフレーム間隔(1/30s)となるように設ける。このため、表示パネル2は、ホスト制御部1から描画の更新要求の間隔である30fpsに一致させて描画の更新を行うことができる。
このため、表示制御部3によると、比較例1のように駆動周波数が例えば120Hzで一定の場合と比べて、再生するコンテンツのフレーム周波数と、表示パネル2の駆動周波数とが一致しないことに起因する、いわゆるコマ落ちと呼ばれるような表示されない画像が発生することを防止することができる。この結果、表示品位の低下を防止することができる。
また、ホスト制御部1から描画の更新要求を30fps又は60fpsの周期で受ける予定であったが、何らかに理由により、ホスト制御部1から描画の更新要求を当初の30fps又は60fpsより速く受ける場合がある。この場合でも、描画制御部23は、当初の30fps又は60fpsよりも短い期間である、描画期間PA経過後及び描画更新待機期間PB経過後に、ホスト制御部1からの描画の更新要求の有無を確認するため、当初の30fps又は60fpsよりも短い期間で表示パネル2に描画の更新をさせることができる。
これにより、比較例2のような動作モード毎に駆動周波数を切り替える場合とは異なり、描画制御部23によって表示パネル2は、ホスト制御部1からの描画の更新要求を受けてから、速いレスポンスで描画の更新を行うことができる。
すなわち、描画制御部23によって表示パネル2は、コンテンツのフレーム間隔と描画の更新をする間隔とがズレることに起因する表示品位の低下を防止し、かつ、描画の更新要求を受けてから速く描画の更新を行うことができる。
また、図5の(c)の例では、描画更新待機期間PBを、複数の最小単位期間である、第1描画更新待機期間PB1、第2描画更新待機期間PB2及び第3描画更新待機期間PB3により構成している。そして、第1描画更新待機期間PB1、第2描画更新待機期間PB2及び第3描画更新待機期間PB3それぞれの期間経過毎に、それぞれの期間の間に、ホスト制御部1からから描画の更新要求があったか否かを確認している。
これにより、ホスト制御部1から描画の更新要求を30fpsの周期で受ける予定であったが、何らかに理由により、ホスト制御部1から描画の更新要求を30fpsより速く受けたとしても、描画制御部23は、第1描画更新待機期間PB1、第2描画更新待機期間PB2及び第3描画更新待機期間PB3それぞれの期間経過後に、描画の更新要求の有無の確認を行うことができる。そして、表示パネル2は描画の更新を行うことができる。これにより、描画更新待機期間PBを複数の期間に分けない場合と比べて、ホスト制御部1からの描画の更新要求を受けてから、描画制御部23は、より速く表示パネル2に描画の更新をさせることができる。
なお、描画更新待機期間PBを、第1描画更新待機期間PB1、第2描画更新待機期間PB2及び第3描画更新待機期間PB3の3つの期間に分割するように説明したが、描画更新待機期間PBの分割数は、3つに限定されず、2つであってもよいし、4つ以上であってもよい。
このように、描画更新待機期間PBを、複数の期間で組み合わせて構成することで、コンテンツに含まれるフレーム間隔と一致させるための種々の期間を組み合せることができる。このため、組み合わせる期間のバリエーションを増やすことができる。特に、図5の(c)に示した例では、第1描画期間PA1及び第1描画更新待機期間PB1を合せた期間と、第2描画更新待機期間PB2及び第3描画更新待機期間PB3とを合わせた期間の長さを同じにしている。
換言すると、第1描画期間PA1及び第1描画更新待機期間PB1を合せた期間が、一般的に表示パネルの駆動期間としてよく用いられている期間(例えば8.33ms)の2倍の長さ(例えば16.67ms)となるように、描画制御部23は、第1描画期間PA1に対して第1描画更新待機期間PB1を設定する。これにより、第2描画更新待機期間PB2及び第3描画更新待機期間PB3それぞれを、一般的に表示パネルの駆動期間としてよく用いられることで実績がある期間(例えば8.33ms)とすることができる。これにより、表示制御部3は、動作不良の発生を抑制して表示パネル2を駆動させることができる。
また、図5の(c)に示す例では、第1描画期間PA1と、第1描画更新待機期間PB1とを合わせた期間の逆数は60Hzである。描画制御部23は、このように、第1描画更新待機期間PB1を設定することで、第1描画期間PA1と、第1描画更新待機期間PB1とを合わせた期間の逆数を、一般的に表示パネルの駆動周波数としてよく用いられることで実績がある周波数(60Hz)とすることができる。これにより、表示制御部3は、動作不良の発生を抑制して表示パネル2を駆動させることができる。
また、図5の(c)に示す例では、第1描画期間PA1と、第1描画更新待機期間PB1と、第2描画更新待機期間PB2と、第3描画更新待機期間PB3とを合わせた期間の逆数は30Hzである。これにより、一般的に表示パネルの駆動周波数としてよく用いられることで実績がある周波数(30Hz)とすることができる。これにより、表示制御部3は、動作不良の発生を抑制して表示パネル2を駆動させることができる。
(表示装置の描画更新のフローチャート)
図6は、実施形態1に係る表示装置の描画更新のフローチャートを表す図である。図6に示すように、描画制御部23は、最小単位期間が経過すると、最小単位期間の間にホスト制御部1から描画の更新要求があったか否かを判定する(ステップS11)。
ステップS11において、描画制御部23は、最小単位期間の間に描画の更新要求があったと判定すると(ステップS11のYes)、描画の更新要求があった最小単位期間経過後、次の最小単位期間において描画の更新処理を行う(ステップS12)。例えば、図5の(c)に示す例では、この描画の更新処理に要する時間は6.67ms(例えば、第1描画期間PA1)である。次いで、描画制御部23は、待機回数カウンタ22の値をリセットする(ステップS13)。そして、ステップS11の処理へ戻る。
ステップS11において、描画制御部23は、最小単位期間の間に描画の更新要求がなかったと判定すると(ステップS11のNo)、描画の更新要求がなかった最小単位期間経過後、描画の更新を待機する期間である描画更新待機期間PBを構成する最小単位期間を設ける(ステップS14)。例えば、図5の(c)に示す例では、当該最小単位期間は、第1描画更新待機期間PB1(10.00ms)である。
なお、図5の(b)に示すように、描画更新待機期間PBを複数の最小単位期間に分けていない場合は、描画更新待機期間PBを構成する最小単位期間は、描画更新待機期間PBである。
次いで、描画制御部23は、待機回数カウンタ22の値に1を加える(ステップS15)。そして、描画制御部23は、待機回数カウンタ22の値が規定の値に達したか否かを判定する(ステップS16)。
ステップS16において、描画制御部23は、待機回数カウンタ22の値が規定の値に達したと判定すると(ステップS16のYes)、ステップS12の処理を行う。すなわち、表示パネル2に描画の更新をさせる。これにより、想定した最低の駆動周波数未満で表示パネル2が駆動することを防止する。すなわち、最低限必要なリフレッシュレート(例えば1Hz)で表示パネル2の画像を更新する。これにより、表示パネル2の画像の表示品位の低下を防止する。そして、ステップS13の処理を行う。
ステップS16において、描画制御部23が、待機回数カウンタ22の値が規定の値に達していないと判定すると(ステップS16のNo)、描画制御部23は、最小単位期間の間に、ホスト制御部1から描画の更新要求があったか否かを判定する(ステップS17)。
ステップS17において、描画制御部23は、最小単位期間の間に描画の更新要求があったと判定すると(ステップS17のYes)、ステップS12の処理を行う。ステップS17において、描画制御部23は、最小単位期間の間に描画の更新要求がなかったと判定すると(ステップS17のNo)、描画の更新要求がなかった最小単位期間経過後、描画の更新を待機する期間である描画更新待機期間PBを構成する最小単位期間を設ける(ステップS18)。例えば、図5の(c)に示す例では、当該最小単位期間は、第2描画更新待機期間PB2(8.33ms)である。なお、図5の(b)に示すように、描画更新待機期間PBを複数の最小単位期間に分けていない場合は、描画更新待機期間PBを構成する最小単位期間は、描画更新待機期間PBである。次いで、描画制御部23は、待機回数カウンタ22の値に1を加える(ステップS19)。そして、ステップS16の処理へ戻る。
このように、図5の(b)(c)及び図6に示したように、描画制御部23は、ステップS11において、第1描画期間PA1の間にホスト制御部1から描画の更新要求を受けなかったら(ステップS11のNo)、第1描画期間PA1に続けて描画更新待機期間PBを設ける(ステップS14)。また、図5の(a)及び図6に示したように、描画制御部23は、ステップS11において、第1描画期間PA1の間に描画の更新要求を受けると(ステップS11のYes)、第1描画期間PA1に続けて、第1描画期間PA1と同じ長さの第2描画期間PA2を設ける。
これにより、第1描画期間PA1の間に描画の更新要求を受けなかったら、描画制御部23は、コンテンツのフレーム間隔と一致するように描画更新待機期間PBを設定することで、コンテンツのフレーム間隔と描画の更新をする間隔とがズレることを防止することができる。また、第1描画期間PA1の間に描画の更新要求を受けたときは、第1描画期間PA1に続けて第2描画期間PA2を設けることで、描画の更新要求を受けてから速く描画の更新を行うことができる。
これにより、コンテンツのフレーム間隔と、表示パネル2の駆動間隔との不一致を防止し、かつ、描画期間PAと同じか描画期間PAよりも短い期間で描画の更新要求を受けた場合、描画の更新が可能な最短期間である描画期間PAで、表示パネル2は描画の更新を行うことができる。
また、図5の(b)(c)及び図6に示したように、描画制御部23は、描画更新待機期間PBの間に描画の更新要求を受けると(ステップS17のYes)、描画更新待機期間PBに続けて第1描画期間PA1と同じ長さの第2描画期間PA2を設ける(ステップS12)。
これにより、描画更新待機期間PBの間に描画の更新要求を受けたときは、前記描画更新待機期間PBに続けて第2描画期間を設けることで、描画の更新要求を受けてから速く描画の更新を行うことができる。
〔実施形態2〕
図7は、実施形態2に係る表示装置100の描画更新のタイムチャートを表す図である。図7の(a)は、描画期間の間に描画の更新要求があるときの表示装置100における描画更新のタイムチャートを表す図であり、(b)は60fpsの周期で描画の更新要求があるときに表示装置100における描画更新のタイムチャートを表す図であり、(c)は30fpsの周期で描画の更新要求があるときに表示装置100における描画更新のタイムチャートを表す図である。
レスポンスをさらに向上させるために、描画の更新要求又はタッチイベント等があったとなど、描画制御部23は、何らかの入力をトリガとして、期間計測カウンタ21を止め、即時描画の更新を表示パネル2にさせてもよい。
図7の(a)に示す例では、表示制御部3は、描画の更新要求が入力される直前は、120Hzの駆動周波数で表示パネル2を駆動しているものとする。この場合、表示パネル2の駆動期間の最小単位期間は8.33msである。
設定された最小単位期間である8.33msの間に、TG20がホスト制御部1から描画の更新要求を受けると、描画制御部23は、期間計測カウンタ21のカウントを止め、描画の更新要求を受けた最小単位期間が経過する前(8.33−x1)msに、続けて、画像を描画する期間である第1描画期間PA1を設けて、画像の描画更新動作を開始する。
換言すると、描画の更新要求を受けると、描画の更新要求を受けるまで設定されていた最小単位期間である8.33msから、最小単位期間を(8.33−x1)msへと設定すると表現することもできる。
そして、描画の更新要求を受けるとすぐ、TG20はオン(ON)状態となり、タイミング信号及び画像データを表示パネル2に出力する。すなわち、TG20が表示パネル2へDSI出力を行う。これにより、表示パネル2は、タイミング信号及び画像データを受けると、表示画面の画像を更新する。これにより、表示パネル2は、表示画面へ画像の描画を完了する。この後、図5の(a)と同様に、描画期間PAが連続し、表示パネル2は、表示画面の画像を順に描画期間PA毎に更新する。
図7の(b)に示す例では、表示パネル2は60fpsの周期で描画更新を行う予定で描画待機期間を設定した様子を表している。設定された最小単位期間である8.33msの間に、TG20がホスト制御部1から描画の更新要求を受けると、描画制御部23は、期間計測カウンタ21のカウントを止め、描画の更新要求を受けた最小単位期間が経過する前(8.33−x1)msに、続けて、画像を描画する期間である第1描画期間PA1(6.67ms)を設けて、表示画面の画像をD1へ更新する。
次いで、描画制御部23は、第1描画期間PA1の間に描画の更新要求を受けていない場合、描画制御部23は、第1描画期間PA1に続けて、画像の描画更新を待機する期間である描画更新待機期間PB(10.00ms)を設ける。
設定された最小単位期間である10.00msの間に、TG20がホスト制御部1から描画の更新要求を受けると、描画制御部23は、期間計測カウンタ21のカウントを止め、描画の更新要求を受けた最小単位期間が経過する前(10.00−x2)msに、続けて、画像を描画する期間である第2描画期間PA2(6.67ms)を設けて、表示画面の画像を画像D2へ更新する。
この後も同様に、描画更新待機期間PB(10.00ms)の間にTG20がホスト制御部1から描画の更新要求を受けると、描画制御部23は、期間計測カウンタ21のカウントを止め、描画更新待機期間PB(10.00ms)の経過を待たずに、描画期間PA(6.67ms)を設けて表示画面の画像の更新を行う。
図7の(c)に示す例は、表示パネル2は30fpsの周期で描画更新を行う予定で描画待機期間を設定した様子を表している。設定された最小単位期間である8.33msの間に、TG20がホスト制御部1から描画の更新要求を受けると、描画制御部23は、期間計測カウンタ21のカウントを止め、描画の更新要求を受けた最小単位期間が経過する前(8.33−x1)msに、続けて、画像を描画する期間である第1描画期間PA1(6.67ms)を設けて、表示画面の画像を画像D1へ更新する。
次いで、描画制御部23は、第1描画期間PA1の間に描画の更新要求を受けていない場合、描画制御部23は、第1描画期間PA1に続けて、画像の描画更新を待機する期間である描画更新待機期間PB(26.66ms)を設ける。
図7の(c)に示す例では、描画制御部23は、描画更新待機期間PB(26.66ms)として、順に連続する期間である、第1描画更新待機期間PB1(10.00ms)、第2描画更新待機期間PB2(8.33ms)及び第3描画更新待機期間PB3(8.33ms)を設けている。
設定された最小単位期間である第3描画更新待機期間PB3(8.33ms)の間に、TG20がホスト制御部1から描画の更新要求を受けると、描画制御部23は、期間計測カウンタ21のカウントを止め、描画の更新要求を受けた最小単位期間が経過する前(8.33−x3)msに、続けて、画像を描画する期間である第2描画期間PA2(6.67ms)を設けて、表示画面の画像を画像D2へ更新する。
これ以降も同様に、描画更新待機期間PB(26.66ms)を分割した最小単位期間である、第1描画更新待機期間PB1(10.00ms)、第2描画更新待機期間PB2(8.33ms)及び第3描画更新待機期間PB3(8.33ms)の何れかの間にTG20がホスト制御部1から描画の更新要求を受けると、描画制御部23は、期間計測カウンタ21のカウントを止め、描画の更新要求を受けたときの最小単位期間の経過を待たずに、描画期間PA(6.67ms)を設けて表示画面の画像の更新を行う。
図8は、実施形態2に係る表示装置の描画更新のフローチャートを表す図である。図
に示すフローチャートにおいて、ステップS11のYes、ステップS12及びステップS13を経てステップS11へ戻る処理は、図6を用いて実施形態1で説明したものと同じである。
ステップS11において、描画制御部23は、最小単位期間の間に描画の更新要求がなかったと判定すると(ステップS11のNo)、描画の更新要求がなかった最小単位期間経過後、描画の更新を待機する期間である描画更新待機期間PBを構成する最小単位期間を設ける(ステップS14)。例えば、図7の(c)に示す例では、当該最小単位期間は、第1描画更新待機期間PB1(10.00ms)である。
なお、図7の(b)に示すように、描画更新待機期間PBを複数の最小単位期間に分けていない場合は、描画更新待機期間PBを構成する最小単位期間は、描画更新待機期間PBである。
次いで、描画制御部23は、最小単位期間中に、ホスト制御部1等から描画の更新要求があるか否かを判定する(ステップS14A)。ステップS14Aにおいて、描画制御部23は、最小単位期間中に、ホスト制御部1等から描画の更新要求があると判定すると(ステップS14AのYes)、期間計測カウンタ21のカウントを止めて、最小単位期間の経過を待たずにステップS12へ進む。そして、最小単位期間の経過を待たずに、描画制御部23は、描画の更新処理を行い(ステップS12)、ステップS13の処理を行う。ステップS14Aにおいて、描画制御部23は、最小単位期間中に、ホスト制御部1等から描画の更新要求がないと判定すると(ステップS14AのNo)、ステップS15へ進み、ステップS16のNo、ステップS17のNo及びステップS18の処理へと進む。
ステップS18において、描画の更新要求がなかった最小単位期間経過後、描画の更新を待機する期間である描画更新待機期間PBを構成する最小単位期間を設ける。例えば、図7の(c)に示す例では、当該最小単位期間は、第2描画更新待機期間PB2(8.33ms)である。なお、図7の(b)に示すように、描画更新待機期間PBを複数の最小単位期間に分けていない場合は、描画更新待機期間PBを構成する最小単位期間は、描画更新待機期間PBである。
次いで、描画制御部23は、最小単位期間中に、ホスト制御部1等から描画の更新要求があるか否かを判定する(ステップS18A)。ステップS18Aにおいて、描画制御部23は、最小単位期間中に、ホスト制御部1等から描画の更新要求があると判定すると(ステップS18AのYes)、期間計測カウンタ21のカウントを止めて、最小単位期間の経過を待たずにステップS12へ進む。そして、最小単位期間の経過を待たずに、描画制御部23は、描画の更新処理を行い(ステップS12)、ステップS13の処理を行う。ステップS18Aにおいて、描画制御部23は、最小単位期間中に、ホスト制御部1等から描画の更新要求がないと判定すると(ステップS18AのNo)、ステップS19へ進み、ステップS16へ戻る。
このように、ステップS14A・S18Aに示したように、本実施形態では、最小単位期間中に何らかの割り込み処理があった場合、描画制御部23は、当該割り込み処理があったときの最小単位期間の経過を待たずに、描画の更新処理を行う。これにより、割り込み処理があってから、速く描画の更新処理を行うことができる。
〔ソフトウェアによる実現例〕
表示制御部3の制御ブロック(特に描画制御部23)は、集積回路(ICチップ)等に形成された論理回路(ハードウェア)によって実現してもよいし、ソフトウェアによって実現してもよい。
後者の場合、表示制御部3は、各機能を実現するソフトウェアであるプログラムの命令を実行するコンピュータを備えている。このコンピュータは、例えば少なくとも1つのプロセッサ(制御装置)を備えていると共に、上記プログラムを記憶したコンピュータ読み取り可能な少なくとも1つの記録媒体を備えている。そして、上記コンピュータにおいて、上記プロセッサが上記プログラムを上記記録媒体から読み取って実行することにより、本発明の目的が達成される。上記プロセッサとしては、例えばCPU(Central Processing Unit)を用いることができる。上記記録媒体としては、「一時的でない有形の媒体」、例えば、ROM(Read Only Memory)等の他、テープ、ディスク、カード、半導体メモリ、プログラマブルな論理回路などを用いることができる。また、上記プログラムを展開するRAM(Random Access Memory)などをさらに備えていてもよい。また、上記プログラムは、該プログラムを伝送可能な任意の伝送媒体(通信ネットワークや放送波等)を介して上記コンピュータに供給されてもよい。なお、本発明の一態様は、上記プログラムが電子的な伝送によって具現化された、搬送波に埋め込まれたデータ信号の形態でも実現され得る。
〔まとめ〕
本発明の態様1に係る表示制御装置は、コンテンツに含まれる画像が描画されることで当該画像を表示する表示パネルの表示制御装置であって、前記画像を描画する期間である第1描画期間と、当該第1描画期間に連続する期間であって、前記画像の描画更新を待機する期間である描画更新待機期間とを設定する描画制御部を備え、前記描画制御部は、前記第1描画期間と前記描画更新待機期間との長さが異なり、前記第1描画期間及び前記描画更新待機期間と、前記コンテンツのフレーム間隔とが一致するように、前記第1描画期間及び前記描画更新待機期間を設定することを特徴とする。
上記構成によると、前記第1描画期間及び前記描画更新待機期間と、前記コンテンツのフレーム間隔とが一致する。このため、再生するコンテンツのフレーム間隔と、前記表示パネルの駆動間隔とが一致しないことに起因する、いわゆるコマ落ちと呼ばれるような表示されない画像が発生することを防止することができる。この結果、表示品位の低下を防止することができる。
加えて、上記構成によると、前記描画制御部は、前記コンテンツのフレーム間隔よりも短い間隔である、前記第1描画期間及び前記描画更新待機期間それぞれの期間経過後に、描画の更新要求の有無を確認することができる。これにより、前記描画制御部は、描画の更新要求を受けてから、速く描画の更新を行うことができる。
すなわち、上記構成によると、コンテンツのフレーム間隔と描画の更新をする間隔とがズレることに起因する表示品位の低下を防止し、かつ、描画の更新要求を受けてから速く描画の更新を行う表示制御装置を実現することができる。
本発明の態様2に係る表示制御装置は、上記態様1において、前記描画制御部は、前記第1描画期間の間に描画の更新要求を受けなかったら、前記第1描画期間に続けて前記描画更新待機期間を設け、前記第1描画期間の間に描画の更新要求を受けると、前記第1描画期間に続けて、当該第1描画期間と同じ長さの第2描画期間を設けてもよい。
上記構成によると、前記第1描画期間の間に描画の更新要求を受けなかったら、コンテンツのフレーム間隔と一致するように前記描画更新待機期間を設定することで、コンテンツのフレーム間隔と描画の更新をする間隔とがズレることを防止することができる。また、第1描画期間の間に描画の更新要求を受けたときは、当該第1描画期間に続けて第2描画期間を設けることで、描画の更新要求を受けてから速く描画の更新を行うことができる。
本発明の態様3に係る表示制御装置は、上記態様1又は2において、前記描画制御部は、前記描画更新待機期間の間に描画の更新要求を受けると、当該描画更新待機期間に続けて当該第1描画期間と同じ長さの第2描画期間を設けてもよい。上記構成によると、前記描画更新待機期間の間に描画の更新要求を受けたときは、当該前記描画更新待機期間に続けて第2描画期間を設けることで、描画の更新要求を受けてから速く描画の更新を行うことができる。
本発明の態様4に係る表示制御装置は、上記態様1〜3において、前記描画更新待機期間は、連続する複数の期間を含んでもよい。上記構成によると、前記描画制御部は、前記複数の期間それぞれの経過後に、描画の更新要求の有無を確認することができる。これにより、前記表示パネルは、より速く描画の更新を行うことができる。
本発明の態様5に係る表示制御装置は、上記態様4において、前記描画更新待機期間は、前記期間が所定回数設けられると、当該期間に続けて前記第1描画期間と同じ長さの第2描画期間を設けることが好ましい。これにより、最低限必要なリフレッシュレートで前記表示パネルの画像を更新することができる。この結果、前記表示パネルの画像の表示品位の低下を防止することができる。
本発明の態様6に係る表示制御装置は、上記態様4又は5において、前記描画更新待機期間は、前記複数の期間であり互いの長さが異なる、第1描画更新待機期間と、第2描画更新待機期間とを含んでもよい。このように、前記第1描画更新待機期間と、前記第2描画更新待機期間とを組み合わせて前記描画更新待機期間を構成することで、前記コンテンツに含まれるフレーム間隔と一致させるための種々の期間を組み合せることができる。このため、組み合わせる期間のバリエーションを増やすことができる。
本発明の態様7に係る表示制御装置は、上記態様6において、前記描画更新待機期間は、さらに、前記複数の期間であり、前記第2描画更新待機期間に連続し、当該第2描画更新待機期間と同じ長さである、第3描画更新待機期間を含んでもよい。このように、前記第1描画更新待機期間と、前記第2描画更新待機期間と、第3描画更新待機期間とを組み合わせて前記描画更新待機期間を構成することで、前記コンテンツに含まれるフレーム間隔と一致させるための種々の期間を組み合せることができる。このため、組み合わせる期間のバリエーションをさらに増やすことができる。
本発明の態様8に係る表示制御装置は、上記態様7において、前記第1描画期間及び前記第1描画更新待機期間を合せた期間と、前記第2描画更新待機期間及び前記第3描画更新待機期間とを合わせた期間の長さは同じであってもよい。
上記構成によると、前記第1描画期間及び前記第1描画更新待機期間を合せた期間が、一般的に表示パネルの駆動期間としてよく用いられている期間(例えば8.33ms)の2倍の長さ(例えば、16.67ms)となるように、前記第1描画期間に対して前記第1描画更新待機期間を設定する。これにより、前記第2描画更新待機期間及び前記第3描画更新待機期間それぞれを、一般的に表示パネルの駆動期間としてよく用いられることで実績がある期間(例えば8.33ms)とすることができる。これにより、前記表示制御装置は、動作不良の発生を抑制して表示パネルを駆動させることができる。
本発明の態様9に係る表示制御装置は、上記態様6〜8において、前記第1描画期間と、前記第1描画更新待機期間とを合わせた期間の逆数は60Hzであってもよい。前記構成のように前記第1描画更新待機期間を設定することで、前記第1描画期間と、前記第1描画更新待機期間とを合わせた期間の逆数を、一般的に表示パネルの駆動周波数としてよく用いられることで実績がある周波数(60Hz)とすることができる。これにより、前記表示制御装置は、動作不良の発生を抑制して表示パネルを駆動させることができる。
本発明の態様10に係る表示制御装置は、上記態様7又は8において、前記第1描画期間と、前記第1描画更新待機期間と、前記第2描画更新待機期間と、前記第3描画更新待機期間とを合わせた期間の逆数は30Hzであってもよい。前記構成により、一般的に表示パネルの駆動周波数としてよく用いられることで実績がある周波数(30Hz)とすることができる。これにより、前記表示制御装置は、動作不良の発生を抑制して表示パネルを駆動させることができる。
本発明の態様11に係る表示制御装置は、上記態様2、3及び5において、前記第2描画期間は、前記第1描画期間で描画された画像と同じ画像、又は、前記第1描画期間で描画された画像の次のフレームの画像を描画する期間であってもよい。前記構成により、前記第1描画期間の次に、前記第2描画期間において、前記表示パネルをリフレッシュすることができる。
本発明の態様12に係る表示装置は、上記態様1〜11において、前記表示制御装置と、前記表示パネルとを備えてもよい。これにより、コンテンツのフレーム間隔と描画の更新をする間隔とがズレることに起因する表示品位の低下を防止し、かつ、描画の更新要求を受けてから速く描画の更新を行う表示装置を実現することができる。
本発明の態様13に係る表示制御方法は、コンテンツに含まれる画像が描画されることで当該画像を表示する表示パネルの表示制御装置を動作させる表示制御方法であって、前記画像を描画する期間である第1描画期間と、当該第1描画期間に連続する期間であって、前記画像の描画更新を待機する期間である描画更新待機期間とを設定する描画制御ステップを含み、前記描画制御ステップでは、前記第1描画期間と前記描画更新待機期間との長さが異なり、前記第1描画期間及び前記描画更新待機期間と、前記コンテンツのフレーム間隔とが一致するように、前記第1描画期間及び前記描画更新待機期間が設定されていることを特徴とする。これにより、コンテンツのフレーム間隔と描画の更新をする間隔とがズレることに起因する表示品位の低下を防止し、かつ、描画の更新要求を受けてから速く描画の更新を行う表示制御方法を実現することができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
1 ホスト制御部
2 表示パネル
3 表示制御部(表示制御装置)
10 メモリ
20 TG
21 期間計測カウンタ
22 待機回数カウンタ
23 描画制御部
100 表示装置
PA1 第1描画期間
PA2 第2描画期間
PB 描画更新待機期間
PB1 第1描画更新待機期間
PB2 第2描画更新待機期間
PB3 第3描画更新待機期間

Claims (13)

  1. コンテンツに含まれる画像が描画されることで当該画像を表示する表示パネルの表示制御装置であって、
    前記画像を描画する期間である第1描画期間と、当該第1描画期間に連続する期間であって、前記画像の描画更新を待機する期間である描画更新待機期間とを設定する描画制御部を備え、
    前記描画制御部は、
    前記第1描画期間と前記描画更新待機期間との長さが異なり、
    前記第1描画期間及び前記描画更新待機期間と、前記コンテンツのフレーム間隔とが一致するように、前記第1描画期間及び前記描画更新待機期間を設定することを特徴とする表示制御装置。
  2. 前記描画制御部は、
    前記第1描画期間の間に描画の更新要求を受けなかったら、前記第1描画期間に続けて前記描画更新待機期間を設け、
    前記第1描画期間の間に描画の更新要求を受けると、前記第1描画期間に続けて、当該第1描画期間と同じ長さの第2描画期間を設けることを特徴とする請求項1に記載の表示制御装置。
  3. 前記描画制御部は、
    前記描画更新待機期間の間に描画の更新要求を受けると、当該描画更新待機期間に続けて当該第1描画期間と同じ長さの第2描画期間を設けることを特徴とする請求項1又は2に記載の表示制御装置。
  4. 前記描画更新待機期間は、連続する複数の期間を含むことを特徴とする請求項1〜3の何れか1項に記載の表示制御装置。
  5. 前記描画更新待機期間は、前記期間が所定回数設けられると、当該期間に続けて前記第1描画期間と同じ長さの第2描画期間を設けることを特徴とする請求項4に記載の表示制御装置。
  6. 前記描画更新待機期間は、前記複数の期間であり互いの長さが異なる、第1描画更新待機期間と、第2描画更新待機期間とを含むことを特徴とする請求項4又は5に記載の表示制御装置。
  7. 前記描画更新待機期間は、さらに、前記複数の期間であり、前記第2描画更新待機期間に連続し、当該第2描画更新待機期間と同じ長さである、第3描画更新待機期間を含むことを特徴とする請求項6に記載の表示制御装置。
  8. 前記第1描画期間及び前記第1描画更新待機期間を合せた期間と、前記第2描画更新待機期間及び前記第3描画更新待機期間とを合わせた期間の長さは同じであることを特徴とする請求項7に記載の表示制御装置。
  9. 前記第1描画期間と、前記第1描画更新待機期間とを合わせた期間の逆数は60Hzであることを特徴とする請求項6〜8の何れか1項に記載の表示制御装置。
  10. 前記第1描画期間と、前記第1描画更新待機期間と、前記第2描画更新待機期間と、前記第3描画更新待機期間とを合わせた期間の逆数は30Hzであることを特徴とする請求項7又は8に記載の表示制御装置。
  11. 前記第2描画期間は、前記第1描画期間で描画された画像と同じ画像、又は、前記第1描画期間で描画された画像の次のフレームの画像を描画する期間であることを特徴とする請求項2、3及び5の何れか1項に記載の表示制御装置。
  12. 請求項1〜11の何れか1項に記載の表示制御装置と、表示パネルとを備えることを特徴とする表示装置。
  13. コンテンツに含まれる画像が描画されることで当該画像を表示する表示パネルの表示制御装置を動作させる表示制御方法であって、
    前記画像を描画する期間である第1描画期間と、当該第1描画期間に連続する期間であって、前記画像の描画更新を待機する期間である描画更新待機期間とを設定する描画制御ステップを含み、
    前記描画制御ステップでは、
    前記第1描画期間と前記描画更新待機期間との長さが異なり、
    前記第1描画期間及び前記描画更新待機期間と、前記コンテンツのフレーム間隔とが一致するように、前記第1描画期間及び前記描画更新待機期間が設定されていることを特徴とする表示制御方法。
JP2018087657A 2018-04-27 2018-04-27 表示制御装置、表示装置及び表示制御方法 Active JP7101532B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018087657A JP7101532B2 (ja) 2018-04-27 2018-04-27 表示制御装置、表示装置及び表示制御方法
CN201910339779.2A CN110415660B (zh) 2018-04-27 2019-04-25 显示控制装置、显示装置及显示控制方法
US16/394,669 US10896660B2 (en) 2018-04-27 2019-04-25 Display control device, display device, and display control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018087657A JP7101532B2 (ja) 2018-04-27 2018-04-27 表示制御装置、表示装置及び表示制御方法

Publications (2)

Publication Number Publication Date
JP2019191520A true JP2019191520A (ja) 2019-10-31
JP7101532B2 JP7101532B2 (ja) 2022-07-15

Family

ID=68292853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018087657A Active JP7101532B2 (ja) 2018-04-27 2018-04-27 表示制御装置、表示装置及び表示制御方法

Country Status (3)

Country Link
US (1) US10896660B2 (ja)
JP (1) JP7101532B2 (ja)
CN (1) CN110415660B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108877731B (zh) * 2018-09-20 2021-08-24 京东方科技集团股份有限公司 显示面板的驱动方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035594A1 (ja) * 2011-09-06 2013-03-14 シャープ株式会社 表示装置およびその駆動方法
JP2014052548A (ja) * 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
WO2014050327A1 (ja) * 2012-09-28 2014-04-03 シャープ株式会社 液晶表示装置およびその駆動方法
US20170352320A1 (en) * 2016-06-02 2017-12-07 Giantplus Technology Co., Ltd Display apparatus and driving method of display panel thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3620434B2 (ja) 2000-07-26 2005-02-16 株式会社日立製作所 情報処理システム
JP5237979B2 (ja) 2000-07-26 2013-07-17 ルネサスエレクトロニクス株式会社 表示制御方法、表示制御装置、及び携帯電話システム
JP5358970B2 (ja) * 2008-02-26 2013-12-04 セイコーエプソン株式会社 レーザ光源を用いた画像表示装置及びその画像表示方法
CN105474297B (zh) * 2013-08-23 2018-04-06 夏普株式会社 液晶显示装置
JP6207980B2 (ja) * 2013-11-11 2017-10-04 Eizo株式会社 表示装置及び表示方法
JP6462208B2 (ja) * 2013-11-21 2019-01-30 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置
US9830871B2 (en) * 2014-01-03 2017-11-28 Nvidia Corporation DC balancing techniques for a variable refresh rate display
CN105788542B (zh) * 2014-08-08 2018-05-11 华为技术有限公司 一种显示设备的刷新控制方法及装置
KR102283925B1 (ko) * 2014-10-29 2021-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
US20170316734A1 (en) * 2014-12-08 2017-11-02 Sharp Kabushiki Kaisha Display control device, display device, and display control method
US10366663B2 (en) * 2016-02-18 2019-07-30 Synaptics Incorporated Dithering a clock used to update a display to mitigate display artifacts
TWI601111B (zh) * 2017-03-29 2017-10-01 凌巨科技股份有限公司 顯示面板的驅動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035594A1 (ja) * 2011-09-06 2013-03-14 シャープ株式会社 表示装置およびその駆動方法
JP2014052548A (ja) * 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
WO2014050327A1 (ja) * 2012-09-28 2014-04-03 シャープ株式会社 液晶表示装置およびその駆動方法
US20170352320A1 (en) * 2016-06-02 2017-12-07 Giantplus Technology Co., Ltd Display apparatus and driving method of display panel thereof

Also Published As

Publication number Publication date
CN110415660B (zh) 2021-09-14
US10896660B2 (en) 2021-01-19
CN110415660A (zh) 2019-11-05
JP7101532B2 (ja) 2022-07-15
US20190333477A1 (en) 2019-10-31

Similar Documents

Publication Publication Date Title
CN109074784B (zh) 显示装置、显示装置的控制方法、及控制程序的记录介质
US11308841B2 (en) Display control device, display apparatus, non-transitory recording medium, and method for controlling display control device
JP5885760B2 (ja) 表示装置およびその駆動方法
US8933915B2 (en) Integrated circuit for display apparatus and method thereof
JP6140294B2 (ja) 制御装置、動的バックライト制御プログラムおよび制御装置の制御方法
JP2009229961A (ja) 液晶表示制御装置及び電子機器
US20170316734A1 (en) Display control device, display device, and display control method
JP6038475B2 (ja) 表示装置、情報処理装置、表示駆動方法、表示駆動プログラムおよびコンピュータ読取可能な記録媒体
TW201734993A (zh) Gip電路及其驅動方法和平板顯示裝置
US9881566B2 (en) Display device, electronic apparatus, and control method for display device
US10249253B2 (en) Display panel controller to control frame synchronization of a display panel based on a minimum refresh rate and display device including the same
WO2016019753A1 (zh) 一种显示设备的刷新控制方法及装置
TW201316312A (zh) 顯示裝置、控制裝置及電子機器
JP7101532B2 (ja) 表示制御装置、表示装置及び表示制御方法
CN112599104A (zh) 显示控制装置、显示装置、记录介质以及控制方法
US20190018443A1 (en) Image transmission apparatus, image transmission system, and method of controlling image transmission apparatus
JP2021117304A (ja) 表示制御装置、表示装置、制御プログラムおよび制御方法
US11854476B1 (en) Timing controller having mechanism for frame synchronization, display panel thereof, and display system thereof
JP7366522B2 (ja) 液晶制御回路、電子時計、および液晶制御方法
JPWO2004047068A1 (ja) 電圧生成回路
JP2014130279A (ja) 表示パネルコントローラおよび表示装置
JP2010032915A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220705

R150 Certificate of patent or registration of utility model

Ref document number: 7101532

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150