JP2014130279A - 表示パネルコントローラおよび表示装置 - Google Patents

Abstract

【課題】表示用メモリに対する画像データの書き換えに伴う無駄な消費電力の増加を抑制する。
【解決手段】フレームメモリ（３）からの格納済フレームの読み出しと、ＣＰＵ（１）から入力される現フレームのフレームメモリ（３）への格納とを並行処理することで、ＯＤ処理部（２３）とタイミング信号生成部（２４）とを統合した統合制御部（２１）を備える。
【選択図】図１

Description

本発明は、表示パネルに表示用画像を供給する表示パネルコントローラおよび該表示パネルコントローラを備えた表示装置に関する。

従来から、液晶パネルは、薄型かつ軽量であるため、ＴＶ（Television）や端末装置の表示部などに使用されている。しかし、現在の液晶パネルは駆動電圧を印加してからの液晶の応答速度が遅いため、変化の早い動画像が入力された場合に、画像データの変化に表示が追いつかず動画像の画質が悪化してしまうという問題点がある。こうした問題点の解決策としてオーバードライブ（以下、単に「ＯＤ」という）駆動技術などが提案されている。このようなＯＤ技術の一例として、特許文献１に開示されたコントローラドライバがある。このコントローラドライバでは、表示用メモリに対する書き込みと読み出しのタイミングとを２画素ずつずらすことで、装置全体のメモリ容量の低減を図っている。

特開２００５−３２６６３３号公報（公開日：２００５年１１月２４日）

しかしながら、前記特許文献１に記載の技術では、画像描画装置にて生成した画像データを、表示用メモリを介して表示部に供給しているため、画像更新の有無に関わらず、表示用メモリに格納されている画像データを、画像描画装置から出力される画像データで書き換える必要がある。すなわち、画像更新が無いにも関わらず、表示用メモリの画像データを書き換える必要があり、その分だけ無駄な処理が発生し、消費電力が増加してしまうという問題点がある。

本発明は、前記の問題点に鑑みなされたものであって、その目的は、表示用メモリに対する画像データの書き換えに伴う無駄な消費電力の増加を抑制することができる表示パネルコントローラなどを提供することにある。

前記の課題を解決するために、本発明の一態様に係る表示パネルコントローラは、表示パネルに表示用画像を供給する表示パネルコントローラであって、ホストから入力される現在の画像データである現フレームの転送に同期するように供給タイミングを調整しつつ、前記表示用画像を前記表示パネルに供給するタイミングジェネレータと、フレームメモリに格納されている画像データである格納済フレームと、前記現フレームと、の比較結果により前記現フレームに対してオーバードライブ処理を行うか否かを決定し、その決定結果に応じて生成される画像データを前記表示用画像として出力するオーバードライブ処理部と、を備え、前記フレームメモリからの前記格納済フレームの読み出しと、前記ホストから入力される前記現フレームの前記フレームメモリへの格納と、を並行処理することで、前記タイミングジェネレータと前記オーバードライブ処理部とを統合した統合制御部を備えることを特徴とする。

本発明の一態様によれば、表示用メモリに対する画像データの書き換えに伴う無駄な消費電力の増加を抑制する効果を奏する。

本発明の実施の一形態である表示装置の主要部（表示パネルコントローラ）の構成を示すブロック図である。 前記表示装置全体の概要構成を示すブロック図である。 フレームメモリからの格納済フレームの読み出し動作と、フレームメモリへの現フレームの格納動作に関するタイミングチャートである。 前記表示装置の動作の一例を説明するためのフローチャートである。 前記表示装置の動作の別の一例を説明するためのフローチャートである。 前記表示装置の動作のさらに別の一例を説明するためのフローチャートである。

本発明の実施の一形態について図１〜図６に基づいて説明すれば以下のとおりである。以下の特定の実施形態で説明する構成以外の構成については、必要に応じて説明を省略する場合があるが、他の実施形態で説明されている場合は、その構成と同じである。また、説明の便宜上、各実施形態に示した部材と同一の機能を有する部材については、同一の符号を付し、適宜その説明を省略する。

〔実施形態１：画像（動画）更新あり〕
まず、図２に基づき、本発明の実施の一形態である表示装置１０全体の概要構成について説明する。図２は、表示装置１０全体の概要構成を示すブロック図である。同図に示すように、表示装置１０は、ＣＰＵ１（ホスト；central processing unit）、表示パネルコントローラ２、フレームメモリ３、および表示部４を備えている。また、表示部４は、ソース駆動回路５、ゲート駆動回路６、および液晶表示パネル（表示パネル）７を備えている。

＜ＣＰＵ１＞ ＣＰＵ１は、現在のフレームの画像データ（以下、「現フレーム」という）を、表示パネルコントローラ２に転送する（供給する）ものである。現フレームの転送には、１フレーム前の画像データと同じ画像データを転送する場合（画像データの更新がない場合）と、１フレーム前の画像データと異なる画像データを転送する場合（画像データの更新がある場合）とがある。但し、以下では、ＣＰＵ１から表示パネルコントローラ２への画像データの転送が全く行われない場合も含めて「画像更新がない」などという場合がある。

＜表示パネルコントローラ２＞ 表示パネルコントローラ２は表示用の画像データ（以下、適宜「表示用画像」という）に基づいて、ソース駆動回路５およびゲート駆動回路６を動作させる駆動用の信号を生成する回路であり、この生成された信号を、それぞれソース駆動回路５およびゲート駆動回路６へ出力する。なお、表示パネルコントローラ２の構成の詳細については後述する。

＜フレームメモリ３＞ フレームメモリ３は、ＣＰＵ１から転送される現在のフレームの画像データ（以下、「現フレーム」という）を格納するものである。

＜表示部４＞ 表示部４は、ソース駆動回路５、ゲート駆動回路６、および液晶パネル７を備える。

ソース駆動回路５は、表示パネルコントローラ２からの信号と駆動電圧生成部（図示せず）で生成れた駆動電圧とに基づいて液晶パネル７を駆動するために、液晶パネル７に垂直に配置されたソースバスライン（図示せず）に電圧を印加する回路である。つまり、ソースバスラインには、表示パネルコントローラ２からの信号に基づいた電圧が印加されることになる。

ゲート駆動回路６は、表示パネルコントローラ２からの信号に基づいて液晶パネル７を駆動するために、液晶パネル７に水平に配置されたゲートバスラインにアクティブマトリクス駆動用の電圧を印加する回路である。つまり、ゲートバスラインには、表示パネルコントローラ２からの信号に基づいて、選択的に電圧が印加されることになる。

液晶パネル７は、複数の画素がマトリクス状に配置されたアクティブマトリクス型の表示パネルであり、ソース駆動回路５およびゲート駆動回路６によって、ソースバスラインおよびゲートバスラインに電圧が印加されることにより動作し、入力された画像データに基づいた画像を表示するようになっている。

一般に、液晶パネルは、上述したように、変化の早い動画像が入力された場合に、画像データの変化に表示が追いつかず変化途中が表示され、残像が映ったり、尾を引いたり、ぼやけた映像になるという問題点がある。そこで、このような問題点を解決するために、表示パネルコントローラ２には、液晶パネル７のソースバスラインに印加する電圧を調節してオーバードライブ（以下、単に「ＯＤ」と略称する）処理を行う機能を有している。以下、図１に基づき、本実施形態の表示装置１の主要部である表示パネルコントローラ２の構成の詳細について説明する。図１は、表示パネルコントローラ２の構成を示すブロック図である。なお、本実施形態では、表示パネルの例として液晶パネルを採用しているが、表示パネルはこれに限定されない。駆動電圧を印加してから各画素の諧調値が目標のレベルに達するまでに時間を要するような表示パネルであれば、どのような表示パネルであっても良い。

＜表示パネルコントローラ２＞ 表示パネルコントローラ２は、表示部４（または表示パネル７）に表示用画像を供給する統合制御部２１を備える。

＜統合制御部２１＞ 統合制御部２１は、タイミング信号生成部２４とＯＤ処理部２３とを統合して構成したものである。統合制御部２３は、現在、フレームメモリ３に格納されている画像データである格納済フレームをフレームメモリ３から読み出しつつ、ＣＰＵ１から入力される現フレームをフレームメモリ３へ格納することを、並行して処理できるようになっている。

＜タイミング信号生成部２４＞ タイミング信号生成部２４（タイミング信号生成部；ＴＧ）は、ＣＰＵ１から入力される現フレームの転送に同期するように供給タイミングを調整しつつ、表示用画像を、表示部４（または表示パネル７）に供給する。また、タイミング信号生成部２４は、出力用バッファ２４１を備えており、出力用バッファ２４１は、後述する画像処理部２３３が生成した表示用の画像データ（表示用画像）を一時的に保持するためのバッファである。

＜ＯＤ処理部２３＞ ＯＤ処理部２３は、格納済フレームと、現フレームと、の比較結果により現フレームに対してＯＤ処理を行うか否かを決定し、その決定結果に応じて生成される画像データを表示用画像として出力する。

＜フレームメモリ３＞ フレームメモリ３は、本実施形態では、ＯＤ処理用に設けられたフレームメモリであり、ＣＰＵ１からの画像データである現フレームを格納するものである。

＜メモリ制御部２２／書き込み用バッファ２６／読出し用バッファ２５＞ メモリ制御部２２は、フレームメモリ３への現フレームの格納を、書き込み用バッファ２６（第１のバッファ）を介して少なくとも１画素ずつ行う。また、メモリ制御部２２は、フレームメモリ３からの格納済フレームの読み出しを、読出し用バッファ２５（第２のバッファ）を介して少なくとも１画素ずつ行う。書き込み用バッファ２６は、フレームメモリ３への格納前に、現フレームを少なくとも１画素ずつ一時的に保持するためのバッファである。また、読出し用バッファ２５は、フレームメモリ３から読み出した格納済フレームを少なくとも１画素ずつ一時的に保持するためのバッファである。

次に、図３に基づき、メモリ制御部２２の動作の詳細について説明する。同図に示すように、メモリ制御部２２は、ＣＰＵ１からの現フレームの転送に同期したクロック信号（クロック）に基づき、フレームメモリ３からの格納済フレームの読み出しと、フレームメモリ３への現フレームの書き込み、ならびに、読出し用バッファ２５および書き込み用バッファ２６への画像データの格納などのタイミングを制御する。なお、メモリ制御部２２は、上記のクロック信号をタイミング信号生成部２４に供給し、タイミング信号生成部２４は、上記のクロック信号に基づき、表示部４への表示用画像の供給タイミングを制御する。

同図に示すａ期間（現フレームの入力前であって、後述する現フレームの転送予告を受けた場合）では、フレームメモリ３（ＳＲＡＭ：static random access memory）から格納済データを読み出し（リードし）、読出し用バッファ２５に一時的に格納する。

次に、ｂ期間では、ＣＰＵ１から入力される現フレームが書き込み用バッファ２６に一時的に記録されるため、現フレームと、格納済データとが揃い、ＯＤ処理が可能となる。すなわち、後述する本実施形態の画像処理部２３３は、現フレームに対してＯＤ処理を行った処理済画像（表示用画像）をタイミング信号生成部２４の出力用バッファ２４１に一時的に格納し、タイミング信号生成部２４は、ＣＰＵ１から入力される現フレームの転送に同期するように供給タイミングを調整しつつ、表示用画像を表示部４（または表示パネル７）に供給する。

次に、ｃ期間では、書き込み用バッファ２６に一時的に記録した現フレームをフレームメモリ３に書き込む（ライトする）。以上の動作を繰り返すことで、フレームメモリ３から格納済フレームを読み出した後のフレームメモリ３の空き（容量）に、現フレームを書き込むことになり、フレームメモリ３のメモリの増加はない。

以上の構成によれば、書き込み用バッファ２６分および読出し用バッファ２５分のメモリ容量の増加のみで、単一のフレームメモリ３のみを用いて、現フレームの格納と、格納済フレームの読み出しとを並行処理することができる。よって、フレームメモリ分の容量を除き、１フレーム分よりもはるかに少ないメモリ容量の増加だけで、前記のＯＤ処理等を行うことができる。なお、本実施形態では、フレームメモリ３からの格納済フレームの読み出しと、フレームメモリ３への現フレームの書き込みとのタイミングをずらすことで、並行処理を可能にし、メモリ容量の増加を抑制している。しかしながら、本発明を適用可能な形態はこれに限定されない。例えば、フレームメモリ３が、前記並行処理が不可能な構成の場合、データバス（ソースラインバス）を２倍に増やして、１クロックにて上記２つの画像データを読出しまたは書き込みすることでも、上記の並行処理を実現できる。また、クロック信号を２倍以上の速度にして、上記２つの画像データを読出しまたは書き込みすることでも、上記の並行処理を実現できる。なお、クロック信号を２倍以上の速度にするとは、換言すれば、クロック信号を１／２分周以下とすることである。より具体的には、入力されるクロック信号の１クロックの間に２クロック以上となるような倍速のクロック信号をメモリ制御部２２（またはＣＰＵ１）で生成して使用するように構成する。例えば、入力クロックレートが１０ＭＨｚの場合は、２０ＭＨｚで動作するようにすればよい。

＜ＯＤ処理部２３＞ 図１に示すＯＤ処理部２３は、画像比較部２３１と、画像決定２３２と、画像処理部２３３と、を備える。

画像比較部２３１は、格納済フレームと現フレームとの比較を行い、その比較結果を画像決定部２３２に通知する。

また、画像決定部２３２は、画像比較部２３１からの通知（比較結果）を受け、その比較結果に基づき、現フレームに対してＯＤ処理を行うか否かを決定し、その決定結果を画像処理部２３３に通知する。

さらに、画像処理部２３３は、画像決定部２３２からの通知（決定結果）を受け、その決定結果に基づき、表示用画像を生成する。本実施形態では、格納済フレームと現フレームとが一致していない場合（ＣＰＵ１による画像の更新がある場合）を想定しており、画像処理部２３２は、現フレームに対してＯＤ処理を行った画像データである処理済画像を、表示用画像として出力用バッファ２４１に一時的に格納する。

これにより、ＯＤ処理部２３は、格納済フレームと現フレームとが一致していない場合に限って、ＯＤ処理を行うので、無駄なＯＤ処理を行わないで済む。このため、ＯＤ処理に伴う処理コストを低減させることができ、結果的に装置全体の消費電力の低減を図ることができる。

ここで、格納済フレームと現フレームとが一致しているか否かは、例えば、１画素単位で比較するときは、その画素の諧調値の差分が所定の閾値以上であれば、格納済フレームと現フレームとが一致していないと判断すれば良い。また、複数画素単位（または１ライン単位）で比較するときは、複数画素のそれぞれの差分の総和、または、複数画素のそれぞれの差分の平均値もしくはメジアンなどが所定の閾値以上であれば、格納済フレームと現フレームとが一致していないと判断すれば良い。

次に、図４のフローチャートを参照しながら、表示パネルコントローラ２の動作の一例を説明する。本実施形態では、ステップＳ（以下、「ステップ」は省略する）１０１〜Ｓ１０６までの動作を想定している。Ｓ１０７は、実施形態２で説明する。

まず、Ｓ１０１で、ＣＰＵ１から、現フレームが転送される旨の予告〔転送予告；例えば、ＭＩＰＩ（Mobile Industry Processor Interface）ビデオモードのＤＳＩ（Display Serial Interface）ビデオモードにおけるＶＳＳ（Vertical Sync Start）パケットなど〕を受けると、メモリ制御部２２は、少なくとも１画素ずつ、フレームメモリ３から格納済フレームを読出し用バッファ２５（第２のバッファ）に一時的に記憶させる。

Ｓ１０２で、ＣＰＵ１から、現フレームが入力されると、メモリ制御部２２は、書き込み用バッファ２６に、少なくとも１画素ずつ現フレームを記憶させ、その後、書き込み用バッファ２６に記憶した同じ画素数の現フレームをフレームメモリ３へ格納させる。

Ｓ１０３で、画像比較部２３１にて、格納済フレームと現フレームとの比較を行い、その比較結果を画像決定部２３２に通知する。

Ｓ１０４で、画像決定部２３２にて、画像比較部２３１からの通知（比較結果）を受け、その比較結果に基づき、現フレームに対してＯＤ処理を行うか否かを決定し、その決定結果を画像処理部２３３に通知する。本実施形態では、格納済フレームと現フレームとが不一致の場合（ＣＰＵ１による画像の更新がある場合）を想定しているため、Ｓ１０５に進む。

Ｓ１０５で、画像処理部２３３は、画像決定部２３２からの通知（決定結果）を受け、その決定結果に基づき、ＯＤ駆動値を決定する。また、画像処理部２３３は、ＯＤ処理前の現フレームに対して、前記ＯＤ駆動値が反映された表示用画像（処理済画像）を生成し、出力用バッファに一時的に記憶させる。

Ｓ１０６で、タイミング信号生成部２４が、ＣＰＵ１から入力される現フレームの転送に同期するように供給タイミングを調整しつつ、表示用画像が表示部４（または表示パネル７）へ出力される。以上の動作を格納済フレームの読み出しと、現フレームの書き込みが完了するまで繰り返す。

＜実施形態１の表示装置の作用効果＞ 以上の構成によれば、タイミング信号生成部２４とＯＤ処理部２３とは、フレームメモリ３からの格納済フレームの読み出しと、ＣＰＵ１から入力される現フレームのフレームメモリ３への格納と、を並行処理することで、統合制御部２１として統合されている。このため、単一のフレームメモリ３のみで、現フレームの格納と、格納済フレームの読み出しとを並行処理できるので、別のメモリを設ける必要がない。また、タイミング信号生成部２４は、ＣＰＵ１から入力される現フレームの転送に同期するように供給タイミングを調整しつつ、表示用画像を表示部４（または表示パネル７）に供給するようになっている。このため、統合制御部２１の現フレームの入力側に、別途、表示用メモリを設ける必要がない。すなわち、前記構成によれば、表示用メモリを省略できるので、表示用メモリ分のメモリ容量の低減を図ることができる。また、表示用メモリを省略できることで、表示用メモリに対する画像データの書き換えに伴う無駄な消費電力の増加を抑制することができる。以上より、表示用メモリ分のメモリ容量の低減を図り、かつ、表示用メモリに対する画像データの書き換えに伴う無駄な消費電力の増加を抑制することができる。

〔実施形態２：画像（動画）更新なし（その１）〕
本発明の他の実施形態について、図１および図４に基づいて説明すれば、以下のとおりである。本実施形態は、実施形態１におけるＯＤ処理部２３の動作の一部が異なるのみで、その他の構成および動作は、実施形態１とほぼ同じなので、ここではその説明を省略する。

本実施形態では、格納済フレームと現フレームとが一致している場合（ＣＰＵ１による画像の更新がない場合）を想定しており、表示パネルコントローラ２は、格納済フレームを、表示用画像として出力する。すなわち、本実施形態の画像決定部２３２は、画像比較部２３１からの通知（比較結果）を受け、その比較結果に基づき、現フレームに対してＯＤ処理を行わないことを決定し、その決定結果を画像処理部２３３に通知する。画像処理部２３３は、画像決定部２３２からの通知（決定結果）を受け、その決定結果に基づき、現フレームに対してＯＤ処理を行わずに、格納済フレームを表示用画像として、出力バッファ２４１に一時的に格納する。

これにより、ＯＤ処理部２３は、ＯＤ処理を行わずに、格納済フレームを、表示用画像として出力するので、無駄なＯＤ処理を行わないで済む。このため、ＯＤ処理に伴う処理コストを低減させることができ、結果的に表示装置１全体の消費電力の低減を図ることができる。

次に、図４のフローチャートを参照しながら、本実施形態の表示パネルコントローラ２の動作の一例を説明する。本実施形態は、実施形態１におけるＳ１０４〜Ｓ１０６までの動作が一部異なるのみで、その他の構成および動作は、実施形態１とほぼ同じなので、ここではその説明を省略する。本実施形態では、格納済フレームと現フレームとが一致している場合（ＣＰＵ１による画像の更新がない場合）を想定しているため、Ｓ１０４からＳ１０７に進む。Ｓ１０７で、画像処理部２３３は、画像決定部２３２からの通知（決定結果）を受け、その決定結果に基づき、格納済フレームを表示用画像として、出力バッファ２４１に一時的に格納する。

＜実施形態２の表示装置の作用効果＞ 以上の構成によれば、ＯＤ処理部２３は、格納済フレームと現フレームとが一致している場合には、ＯＤ処理を行わずに、格納済フレームを、表示用画像として出力するので、無駄なＯＤ処理を行わないで済む。このため、ＯＤ処理に伴う処理コストを低減させることができ、結果的に装置全体の消費電力の低減を図ることができる。

〔実施形態３：画像（動画）更新なし（その２）〕
本発明のさらに他の実施形態について、図１および図５に基づいて説明すれば、以下のとおりである。本実施形態は、実施形態１におけるＯＤ処理部２３の動作の一部が異なるのみで、その他の構成および動作は、実施形態１とほぼ同じなので、ここではその説明を省略する。

本実施形態では、表示パネルコントローラ２は、格納済フレームと現フレームとが一致している場合（ＣＰＵ１による画像の更新がない場合）を想定しており、現フレームを、表示用画像として出力する。すなわち、本実施形態の画像決定部２３２は、画像比較部２３１からの通知（比較結果）を受け、その比較結果に基づき、現フレームに対してＯＤ処理を行わないことを決定し、その決定結果を画像処理部２３３に通知する。画像処理部２３３は、画像決定部２３２からの通知（決定結果）を受け、その決定結果に基づき、現フレームに対してＯＤ処理を行わずに、現フレームを表示用画像として、出力バッファ２４１に一時的に格納する。

これにより、ＯＤ処理部２３は、格納済フレームと現フレームとが一致している場合には、ＯＤ処理を行わずに、現フレームを、表示用画像として出力するので、無駄なＯＤ処理を行わないで済む。このため、ＯＤ処理に伴う処理コストを低減させることができ、結果的に装置全体の消費電力の低減を図ることができる。

次に、図５のフローチャートを参照しながら、本実施形態の表示パネルコントローラ２の動作の一例を説明する。本実施形態は、実施形態１におけるＳ１０４〜Ｓ１０６までの動作が一部異なるのみで、その他の構成および動作は、実施形態１とほぼ同じなので、ここではその説明を省略する。

本実施形態では、格納済フレームと現フレームとが一致している場合（ＣＰＵ１による画像の更新がない場合）を想定しているため、Ｓ１０４からＳ１０８に進む。Ｓ１０８で、画像処理部２３３は、画像決定部２３２からの通知（決定結果）を受け、その決定結果に基づき、現フレームを表示用画像として、出力バッファ２４１に一時的に格納する。

＜実施形態３の表示装置の作用効果＞ 以上の構成によれば、ＯＤ処理部２３は、格納済フレームと現フレームとが一致している場合には、ＯＤ処理を行わずに、現フレームを、表示用画像として出力するので、無駄なＯＤ処理を行わないで済む。このため、ＯＤ処理に伴う処理コストを低減させることができ、結果的に表示装置全体の消費電力の低減を図ることができる。

＜実施形態２および３の変形例１＞ 画像データの更新が無い場合としては、ＣＰＵ１からの現フレームのデータ転送を全く行わない場合も考えられる。そこで、以下、上述した実施形態２および３の変形例として、タイミング信号生成部２４が表示部４に対して表示用画像を出力しないといけないタイミングになってもＣＰＵ１からのデータ転送がない場合について考える。この場合、画像データの更新が無いものとして、読出し用バッファ２５に格納されている格納済フレームを表示用画像として表示部４に転送する（図４、図５のＳ１０１→Ｓ１０２→Ｓ１０７→Ｓ１０６参照）。これにより、ＣＰＵ１からの不要なデータ転送を削減することができ、ＣＰＵ１の消費電流や、データ転送を受信する回路（表示パネルコントローラ２）の消費電流を削減することが可能となる。

＜実施形態２および３の変形例２＞ 次に、実施形態２および３の変形例１にて、格納済フレームを表示用画像として表示部４に転送している途中でＣＰＵ１からのデータ転送が始まった場合、ＣＰＵ１の現フレームのデータ転送を優先し、表示部４へのデータ転送を初めからやり直すことで同期化しても良い。以下、図６のフローチャートに基づき、より具体的なフローについて説明する。

まず、図４、図５のＳ１０２にて、現フレームの入力が無い場合、Ｓ１０７→Ｓ１０６→Ｓ１０９と進む。

Ｓ１０９で、表示用画像（格納済フレーム）の出力途中で、ＣＰＵ１から現フレームの転送予告を受けると、Ｓ１１０に進む。Ｓ１１０で、タイミング信号生成部２４は、出力中の表示用画像の出力を一端停止し、その旨をメモリ制御部２２に通知してＳ１１１に進む。

Ｓ１１１で、転送される現フレームをもとに、表示用画像の出力のやり直しを行う。具体的には、メモリ制御部２２は、タイミング信号生成部２４からの通知を受け、その後、ＣＰＵ１から現フレームの転送が開始されると、図４および５のＳ１０１に進み、少なくとも１画素ずつ、フレームメモリ３から格納済フレームを最初から読み直して読出し用バッファ２５（第２のバッファ）に一時的に記憶させる（このとき、フレームメモリ３の格納済フレームは、以前のＳ１０１→Ｓ１０２→Ｓ１０７→Ｓ１０６までのフローで、現フレームの入力はなかったので上書きはされていない）。その後は、図４および５のＳ１０２以降の処理が実行される。

＜ＣＰＵ１のデータ転送の変形例＞ 以上の形態では、ＣＰＵ１からメモリ制御部２２に対して、現フレームが転送される旨の予告（転送予告）が行われ、その後ＣＰＵ１から現フレームの転送が開始される方式を採用していた。しかしながら、本発明を適用可能な形態は、このような形態に限定されない。例えば、逆にＣＰＵ１が、メモリ制御部２２からデータ転送を行ってもよいというタイミング制御信号を受けたときに、現フレームの転送を開始するようにしても良い。

〔まとめ〕
本発明の一態様に係る表示パネルコントローラは、表示パネルに表示用画像を供給する表示パネルコントローラであって、ホスト（ＣＰＵ）から入力される現在の画像データである現フレームの転送に同期するように供給タイミングを調整しつつ、前記表示用画像を前記表示パネルに供給するタイミングジェネレータと、フレームメモリに格納されている画像データである格納済フレームと、前記現フレームと、の比較結果により前記現フレームに対してオーバードライブ処理を行うか否かを決定し、その決定結果に応じて生成される画像データを前記表示用画像として出力するオーバードライブ処理部と、を備え、前記フレームメモリからの前記格納済フレームの読み出しと、前記ホストから入力される前記現フレームの前記フレームメモリへの格納と、を並行処理することで、前記タイミングジェネレータと前記オーバードライブ処理部とを統合した統合制御部を備える構成である。

前記構成によれば、タイミングジェネレータとオーバードライブ処理部とは、フレームメモリからの格納済フレームの読み出しと、ホストから入力される現フレームのフレームメモリへの格納と、を並行処理することで、統合制御部として統合されている。このため、単一のフレームメモリのみで、現フレームの格納と、格納済フレームの読み出しとを並行処理できるので、別のメモリを設ける必要がない。

また、タイミングジェネレータは、ホストから入力される現在の画像データである現フレームの転送に同期するように供給タイミングを調整しつつ、表示用画像を表示パネルに供給するようになっている。このため、統合制御部の現フレームの入力側に、別途、表示用メモリを設ける必要がない。すなわち、前記構成によれば、表示用メモリを省略できるので、表示用メモリ分のメモリ容量の低減を図ることができる。また、表示用メモリを省略できることで、表示用メモリに対する画像データの書き換えに伴う無駄な消費電力の増加を抑制することができる。以上より、表示用メモリに対する画像データの書き換えに伴う無駄な消費電力の増加を抑制することができる。

〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

本発明は、表示パネルに表示用画像を供給する表示パネルコントローラおよび該表示パネルコントローラを備えた表示装置に適用できる。例えば、ＴＶや端末装置などの表示部に使用されている表示パネルに表示用画像を供給する表示パネルコントローラおよび該表示パネルコントローラを備えた電子機器などに利用することができる。

１ ＣＰＵ（ホスト）
２ 表示パネルコントローラ
３ フレームメモリ
７ 液晶パネル（表示パネル）
１０ 表示装置
２１ 統合制御部
２３ ＯＤ処理部（オーバードライブ処理部）
２４ タイミング信号生成部（タイミングジェネレータ；ＴＧ）
２５ 読出し用バッファ（第２のバッファ）
２６ 書き込み用バッファ（第１のバッファ）
２４１ 出力用バッファ

Claims (5)

1. 表示パネルに表示用画像を供給する表示パネルコントローラであって、
   ホストから入力される現在の画像データである現フレームの転送に同期するように供給タイミングを調整しつつ、前記表示用画像を前記表示パネルに供給するタイミングジェネレータと、
   フレームメモリに格納されている画像データである格納済フレームと、前記現フレームと、の比較結果により前記現フレームに対してオーバードライブ処理を行うか否かを決定し、その決定結果に応じて生成される画像データを前記表示用画像として出力するオーバードライブ処理部と、を備え、
   前記フレームメモリからの前記格納済フレームの読み出しと、前記ホストから入力される前記現フレームの前記フレームメモリへの格納と、を並行処理することで、前記タイミングジェネレータと前記オーバードライブ処理部とを統合した統合制御部を備えることを特徴とする表示パネルコントローラ。
2. 前記オーバードライブ処理部は、
   前記格納済フレームと前記現フレームとが一致していない場合に、前記現フレームに対してオーバードライブ処理を行った画像データである処理済画像を、前記表示用画像として出力することを特徴とする請求項１に記載の表示パネルコントローラ。
3. 前記オーバードライブ処理部は、
   前記格納済フレームと前記現フレームとが一致している場合に、前記格納済フレームまたは前記現フレームを、前記表示用画像として出力することを特徴とする請求項１に記載の表示パネルコントローラ。
4. 前記統合制御部は、
   前記フレームメモリへの前記現フレームの格納を第１のバッファを介して少なくとも１画素ずつ行い、
   前記フレームメモリからの前記格納済フレームの読み出しを第２のバッファを介して少なくとも１画素ずつ行うことを特徴とする請求項１に記載の表示パネルコントローラ。
5. 請求項１から４までのいずれか１項に記載の表示パネルコントローラを備えた表示装置。

Images