JP2019189144A

JP2019189144A - 電子制御装置

Info

Publication number: JP2019189144A
Application number: JP2018086459A
Authority: JP
Inventors: 至田辺; Itaru Tanabe
Original assignee: Hitachi Automotive Systems Ltd
Current assignee: Hitachi Astemo Ltd
Priority date: 2018-04-27
Filing date: 2018-04-27
Publication date: 2019-10-31
Anticipated expiration: 2038-04-27
Also published as: JP7094764B2

Abstract

【課題】通常制御時においてもＧＮＤ端子とＧＮＤとの接続状態を検知でき、意図しない動作を抑止できる電子制御装置を提供すること。【解決手段】外部筐体１３０に接続されるＧＮＤ端子８０と、外部筐体に一端がそれぞれ接続された複数の負荷１３１，１３２に対して電流を供給することで複数の負荷をそれぞれ駆動する複数の駆動回路４０，５０と、複数の駆動回路のそれぞれを制御して複数の負荷のそれぞれを駆動する電流を制御するＣＰＵ３０と、複数の駆動回路に流れる電流の向きをそれぞれ検出する複数の電流検出素子４５，５５とを備える。【選択図】図１

Description

本発明は、負荷駆動回路を備えた電子制御装置に関する。

負荷駆動回路を備えた電子制御装置（ＥＣＵ：Electronic Control Unit）は、入力信号を処理するための入力回路と、入力信号を最適に処理するマイコンと、処理結果を出力処理するための出力回路を備えている。電子制御装置では、グランド（ＧＮＤ）との接続が切断された場合（例えば、電子制御装置のＧＮＤ端子とＧＮＤを接続するＧＮＤ線が断線した場合）、電子制御装置が意図しない動作をすることがある。

この種の課題に関し、特許文献１の電子制御装置は、電子制御装置の起動時の通常制御を行う前に、一端が車体ＧＮＤに接続された複数のソレノイドと接続する複数のＦＥＴ（Field Effect Transistor（電界効果トランジスタ））の全てを同時にオン状態にし、その時にＧＮＤ端子がＧＮＤと非接続状態であった場合、電子制御装置の内部電源を生成する電源生成回路の動作を停止している。

特開２０１４−１９３９８号公報

特許文献１の技術は、電子制御装置のＧＮＤ端子とＧＮＤとの接続状態を通常制御を行う前（すなわち電子制御装置の起動時）に診断するものである。したがって、通常制御中（すなわち電子制御装置の起動後）にＧＮＤ端子とＧＮＤが非接続状態になった場合、電子制御装置の意図しない動作を抑止できないという課題がある。

本発明の目的は、通常制御時においてもＧＮＤ端子とＧＮＤとの接続状態を検知でき、意図しない動作を抑止できる電子制御装置を提供することにある。

本願は上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、外部筐体に接続されるグランド端子（ＧＮＤ端子）と、前記外部筐体に一端がそれぞれ接続された複数の負荷に対して電流を供給することで前記複数の負荷をそれぞれ駆動する複数の駆動回路と、前記複数の駆動回路のそれぞれを制御して前記複数の負荷のそれぞれを駆動する電流を制御する処理装置と、前記複数の駆動回路に流れる電流の向きをそれぞれ検出する複数の検出装置とを備えることとする。

本発明によれば、通常制御時においてもＧＮＤ端子とＧＮＤとの接続状態を検知できるので、ＧＮＤ端子とＧＮＤが非接続状態になった場合には電子制御装置による意図しない動作の発生を防止するための適切な処置を行うことができる。

本発明の実施形態１に係る電子制御装置１２０の回路図。第１負荷駆動回路４０が動作し、負荷１３２に電流を流す場合の電流経路２００を示す図。第１負荷駆動回路４０が動作し、負荷１３２から電子制御装置１２０に電流が戻ってくる場合の電流経路３００を示す図。第１負荷駆動回路４０の動作中の電流波形４００，４１０，４２０，４３０，４４０を示す図。電子制御装置１２０のＧＮＤコネクタ８０とシステム筐体１３０のＧＮＤ端子８１間で断線８００が発生したときに発生する現象を示す図。本発明の実施形態２に係る電子制御装置１２０の回路図。本発明の実施形態３に係る電子制御装置１２０の回路図。本発明の実施形態４に係る電子制御装置１２０の回路図。

以下、本発明の実施の形態について図面を用いて説明する。
＜実施形態１＞
図１は、本発明の実施形態１に係る車両搭載型の電子制御装置（ＥＣＵ：Electronic Control Unit）１２０の回路図である。

電子制御装置１２０は、電子制御装置１２０に電力を供給するための外部電源であるバッテリ１００に電源ライン１０２を介して接続される電源コネクタ（電源端子）１０と、導電性のシステム筐体（外部筐体）１３０上のＧＮＤコネクタ（ＧＮＤ端子）８１にＧＮＤライン８２を介して接続されるＧＮＤコネクタ（ＧＮＤ端子）８０と、複数の負荷（ソレノイド）１３１，１３２がそれぞれ出力ライン６１，７１を介して接続される複数の出力コネクタ（出力端子）６０，７０を備えている。

電源ライン１０２には、バッテリ１１０と電子制御装置１２０の接続を遮断可能な遮断回路（リレー）であるスイッチ１１０が設けられている。スイッチ１１０をＯＮ状態に設定するとバッテリ１１０から電子制御装置１２０への電力供給が可能になり、ＯＦＦ状態に設定するとバッテリ１１０から電子制御装置１２０への電力供給は不可能になる。

システム筐体（外部筐体）１３０は、一般的に金属で構成されており、電子制御装置１２０の外部に配置されている。車両に搭載されるシステム筐体１３０としては例えばエンジン本体やトランスミッション本体が該当する。本実施形態のシステム筐体１３０には、複数の負荷１３１，１３２がＧＮＤラインを介して接続されるＧＮＤ端子１３３と、バッテリ１００のＧＮＤラインが接続されるＧＮＤ端子１０１と、電子制御装置１２０のＧＮＤライン８２が接続されるＧＮＤ端子８１とが設けられている。他の車載電子制御装置のＧＮＤを接続可能にしても良い。

２つの負荷１３１，１３２は、それぞれ出力コネクタ６０，７０を介して電子制御装置１２０から出力される制御信号（電流）で駆動され、それぞれの一端はＧＮＤラインを介してシステム筐体１３０のＧＮＤ端子１３３に接続されている。

また、電子制御装置１２０は、電源コネクタ１０を介してバッテリ１００に接続され電子制御装置１２０の内部電源を生成する電源回路２０と、電流を供給することで負荷１３２を駆動する第１駆動回路（第１負荷駆動素子）４０と、電流を供給することで負荷１３１を駆動する第２駆動回路（第２負荷駆動素子）５０と、第１駆動回路４０及び第２駆動回路５０を制御する制御信号を出力して２つの負荷１３１，１３２のそれぞれを駆動する電流を制御する処理装置であるＣＰＵ（Central Processing Unit）３０と、第１駆動回路４０に流れる電流の向きを検出する第１電流検出装置である第１電流検出素子４５と、第２駆動回路５０に流れる電流の向きを検出する第２電流検出装置である第２電流検出素子５５を備えている。

第１駆動回路４０は、電源コネクタ１０に接続する電源ライン１０３とＧＮＤコネクタ８０に接続するＧＮＤライン８３との間に設けられており、電源ライン１０３側（上流側）に配置されたスイッチング素子である上流ＦＥＴ４１と、ＧＮＤライン８３側（下流側）に配置されたスイッチング素子である下流ＦＥＴ４２を備えている。ＦＥＴ４１のソースはバッテリ１００の電圧が印加される電源ライン１０３に接続され、ＦＥＴ４１のドレインは負荷１３２の他端に接続されている。ＦＥＴ４１はオン状態とオフ状態を切り替えるスイッチとして機能して負荷１３２に流れる電流を制御する。ＦＥＴ４２のソースはＧＮＤライン８３に接続され、ＦＥＴ４２のドレインは負荷１３２の他端に接続されている。ＦＥＴ４１と同様にＦＥＴ４２はオン状態とオフ状態を切り替えるスイッチとして機能し、ＦＥＴ４１がオフ状態に設定されている場合にオン状態に設定されて負荷１３２からの還流電流を制御する。すなわち、上流ＦＥＴ４１がオンのとき下流ＦＥＴ４２はオフ、上流ＦＥＴ４１がオフのとき下流ＦＥＴ４２はオンと、互いのオンオフが常に入れ替わる動きをする。

同様に、第２駆動回路５０は、電源コネクタ１０に接続する電源ライン１０３とＧＮＤコネクタ８０に接続するＧＮＤライン８３との間に設けられており、電源ライン１０３側（上流側）に配置されたスイッチング素子である上流ＦＥＴ５１と、ＧＮＤライン８３側（下流側）に配置されたスイッチング素子である下流ＦＥＴ５２を備えている。ＦＥＴ５１のソースはバッテリ１００の電圧が印加される電源ライン１０３に接続され、ＦＥＴ５１のドレインは負荷１３２の他端に接続されている。ＦＥＴ５１はオン状態とオフ状態を切り替えるスイッチとして機能して負荷１３１に流れる電流を制御する。ＦＥＴ５２のソースはＧＮＤライン８３に接続され、ＦＥＴ５２のドレインは負荷１３１の他端に接続されている。ＦＥＴ５１と同様にＦＥＴ５２はオン状態とオフ状態を切り替えるスイッチとして機能し、ＦＥＴ５１がオフ状態に設定されている場合にオン状態に設定されて負荷１３１からの還流電流を制御する。すなわち、上流ＦＥＴ５１がオンのとき下流ＦＥＴ５２はオフ、上流ＦＥＴ５１がオフのとき下流ＦＥＴ５２はオンと、互いのオンオフが常に入れ替わる動きをする。

ＣＰＵ３０は、電源回路２０の生成する内部電源により駆動し、第１駆動回路４０を制御する制御信号と、第２駆動回路５０を制御する制御信号をそれぞれ対象の駆動回路に出力する。第１駆動回路４０を制御する制御信号としては、第１駆動回路４０内の２つのＦＥＴ４１，４２のゲートに対してそれぞれのオン状態とオフ状態を適宜切り替える信号が出力される。同様に第２駆動回路５０を制御する制御信号としては、第２駆動回路５０内の２つのＦＥＴ５１，５２のゲートに対してそれぞれのオン状態とオフ状態を適宜切り替える信号が出力される。

第１電流検出素子４５は、ＧＮＤライン８３が第１駆動回路４０側と第２駆動回路５０側に分岐する分岐部よりも上流かつＦＥＴ４２の下流に設けられている。第１電流検出素子４５とＣＰＵ３０は信号線を介して接続されており、第１電流検出素子４５で検出された電圧（電流の向きを示す信号）は適宜増幅されてＣＰＵ３０に出力される。第１電流検出素子４５は、図１中の矢印が示す電流の向きを通常状態の向きとして検出し、当該矢印と反対方向の電流の向きを異常状態の向きとして検出する。

第２電流検出素子５５は、ＧＮＤライン８３が第１駆動回路４０側と第２駆動回路５０側に分岐する分岐部よりも上流かつＦＥＴ５２の下流に設けられている。第２電流検出素子５５とＣＰＵ３０は信号線を介して接続されており、第２電流検出素子５５で検出された電圧（電流の向きを示す信号）は適宜増幅されてＣＰＵ３０に出力される。第２電流検出素子５５は、図１中の矢印が示す電流の向きを通常状態の向きとして検出し、当該矢印と反対方向の電流の向きを異常状態の向きとして検出する。

本実施形態の電子制御装置１２０のより具体的な動作を図２、図３で示す。
図２は、第１負荷駆動回路４０が動作し、負荷１３２に電流を流す場合の電流経路２００を示す。ＣＰＵ３０からの制御信号により、第１負荷駆動回路４０の上流ＦＥＴ４１をオン状態に設定し、下流ＦＥＴ４２をオフ状態に設定すると、図２中の矢印で示すように電子制御装置１２０から負荷１３２に電流２００が流れる。電流２００は、バッテリ電源１００から上流ＦＥＴ４１を通り、コネクタ６０を通り、負荷１３２を通り、導電性のシステム筐体１３０に流れる。

次に図３は、第１負荷駆動回路４０が動作し、負荷１３２から電子制御装置１２０に電流が戻ってくる場合の電流経路３００を示す。ＣＰＵ３０からの制御信号により、第１負荷駆動回路４０の上流ＦＥＴ４１をオフ状態に設定し、下流ＦＥＴ４２をオン状態に設定すると、図３中の矢印で示すように電子制御装置１２０から負荷１３２に電流３００が流れる。電流３００はいわゆる還流電流であり、電流経路３００は、導電性のシステム筐体１３０を通過し、電子制御装置１２０のＧＮＤコネクタ８０を通過し、負荷駆動回路４０の下流ＦＥＴ４２を通過し、電子制御装置１２０のコネクタ６０を通過し、負荷１３２を通過し、導電性のシステム筐体１３０に流れる。

図４に第１負荷駆動回路４０の動作中（すなわち図２及び図３の場合）の電流波形４００，４１０，４２０，４３０，４４０を示す。波形４００は、上流ＦＥＴ４１に対するＣＰＵ３０の制御信号を示す。波形４１０は、波形４００の制御信号で上流ＦＥＴ４１が動作することで負荷１３２に流れる電流波形を示す。波形４２０は、下流ＦＥＴ４２に対するＣＰＵ３０の制御信号を示す。波形４３０は、波形４２０の制御信号で下流ＦＥＴ４２が動作することで負荷１３２に流れる還流電流波形を示す。波形４４０は、負荷１３２に実際に流れる電流（電流波形４１０と電流波形４３０の合成電流）の波形を示す。

先述のようにＣＰＵ３０の制御信号４００，４２０によって、上流ＦＥＴ４１がオンのとき下流ＦＥＴ４２はオフ、上流ＦＥＴ４１がオフのとき下流ＦＥＴ４２はオンと、上流ＦＥＴ４１と下流ＦＥＴ４２は互いのオンオフが常に入れ替わる動きをしており、これにより電流波形４１０と電流波形４３０が交互に現れる。その結果、合成電流４４０は図４のような波形となる。

図５は電子制御装置１２０のＧＮＤコネクタ８０とシステム筐体１３０のＧＮＤ端子８１間で断線８００が発生したときに発生する現象を示す。

図５中の電流経路５００は、電子制御装置１２０のＧＮＤ端子８０とシステム筐体１３０のＧＮＤ端子８１間で断線８００が発生したときの電流経路を示す。断線８００が発生することにより図３に示した本来の還流時の電流経路３００が流せなくなる。そのため、図５のように上流ＦＥＴ４１及び上流ＦＥＴ５１がオフ状態で下流ＦＥＴ４２及び下流ＦＥＴ５２がオン状態の場合、還流電流５００は、負荷１３１を通り、電子制御装置１２０の出力コネクタ７０、負荷駆動回路５０の下流ＦＥＴ５２、負荷駆動回路４０の下流ＦＥＴ４２、制御装置１２０のコネクタ６０の順に通って、負荷１３２に流れる。

このような電流経路５００が形成された場合、図３の通常状態では電流の流れない負荷１３１に電流が流れて動作し得るため、電子制御装置１２０として意図しない動きをするおそれがある。その結果、電子制御装置１２０自体にダメージを与えたり、電子制御装置１２０の制御対象のシステムにダメージを与えたり、また、制御対象のシステムの意図しない動作を引き起こすおそれがある。

しかし、本実施形態の電子制御装置１２０は、電子制御装置１２０の第１負荷駆動回路４０の還流電流経路に設けられた第１電流検出素子４５と、第２負荷駆動回路５０の還流電流経路に設けられた第２電流検出素子５５を備えている。そして、電子制御装置１２０のＧＮＤ断線８００発生時には、図５の電流経路５００が示すとおり、ＧＮＤ断線していない通常状態（正常時）における電流経路３００と逆向きの電流が第２電流検出素子５５に流れこととなる。そのため、本実施形態では第２電流検出素子５５で電流の向きを検出し、その第２電流検出素子５５で通常状態と異なる向きの電流が検出された場合には、ＧＮＤ断線が発生したと判定し、少なくとも第１負荷駆動回路４０の動作を停止することとした。

例えば、本実施形態の電子制御装置１２０において、第２負荷駆動回路５０の上流ＦＥＴ５１をオフの状態かつ下流ＦＥＴ５２をオンの状態に保持して、第１負荷駆動回路４０を図４に示した制御信号４００，４２０に従って周期的に動作させる場合を考える。この場合に図５に示したＧＮＤ断線８００が発生したときには、第２電流検出素子５５に通常状態とは逆向きの電流が流れ、そのことが第２電流検出素子５５からＣＰＵ３０に出力される電圧によって検知される。逆向きの電流の発生が検知された場合には、ＧＮＤ断線８００が発生したとみなして第１負荷駆動回路４０の動作を停止させる。すなわち、第１負荷駆動回路４０の２つのＦＥＴ４１，４２のうち少なくとも上流ＦＥＴ４１をオフ状態に保持し、第１負荷駆動回路４０から負荷１３２に対する電流の供給を停止する。これによりＧＮＤ断線８００の発生時にも負荷１３１に還流電流が流れることが防止されるので、電子制御装置１２０が予期せぬ動作を起こすことを防止できる。

以上のように、本実施形態では、第２電流検出素子５５で通常状態と逆向きの電流が検出された場合には電子制御装置１２０のＧＮＤ断線が発生したとみなして速やかに第１負荷駆動回路４０の動作を停止する。これによりＧＮＤ断線時の還流電流が電子制御装置１２０自体にダメージを与えたり、電子制御装置１２０の制御対象のシステムにダメージを与えたり、また、制御対象のシステムに意図しない動作を引き起こすことを阻止できる。

以下、ＧＮＤ断線８００の発生時に負荷駆動回路４０の動作を停止する具体的構成のバリエーションについて図６−８を用いて説明する。

＜実施形態２＞
図６は本発明の実施形態２に係る車両搭載型の電子制御装置１２０の回路図である。

本実施形態の電源回路２０は、信号線６００を介してＣＰＵ３０と接続されている。すなわち電源回路２０は、信号線６００を介してＣＰＵ３０から出力される制御信号を入力可能になっており、その制御信号に基づいて内部電源の生成を停止可能に構成されている。

ＣＰＵ３０は、第１，第２電流検出素子４５，５５のいずれかによって通常状態と異なる向きの電流が検出された場合には、信号線６００を介して電源回路２０に対して内部電源の生成を停止する制御信号を出力する。当該制御信号が入力されると電源回路２０は電子制御装置１２０内への電源供給（例えばＣＰＵ３０への電源供給）を停止し、これにより第１負荷駆動回路４０と第２負荷駆動回路５０が停止する。

すなわち本実施形態によれば、電子制御装置１２０のＧＮＤ断線が発生した際、第１電流検出素子４５または第２電流検出素子５５で逆電流を検出することで、電源回路２０による電源供給を停止させることができる。電源回路２０の電源供給を停止することで、第１負荷駆動回路４０及び第２負荷駆動回路５０は停止するため、制御装置１２０自体にダメージを与えたり、制御装置１２０の制御対象のシステムにダメージを与えたり、また、制御対象のシステムに意図しない動作を引き起こすことを阻止できる。

＜実施形態３＞
図７は本発明の実施形態３に係る車両搭載型の電子制御装置１２０の回路図である。

本実施形態の電子制御装置１２０は、外部電源１００に接続され複数の負荷駆動回路４０，５０への電源供給を遮断可能な遮断回路７００を備えている。より具体的には遮断回路７００は、電源コネクタ１０と第１，第２負荷駆動回路４０，５０とを接続する電源ライン１０３上に設置されており、ＣＰＵ３０から出力される制御信号を入力可能なようにＣＰＵ３０と電気的に接続されている。遮断回路７００は、ＣＰＵ３０から出力される制御信号に基づいて複数の負荷駆動回路４０，５０への電源供給を遮断可能（すなわち、遮断回路７００のオン状態とオフ状態を切り替え可能に）に構成されている。

ＣＰＵ３０は、第１，第２電流検出素子４５，５５のいずれかによって通常状態と異なる向きの電流が検出された場合には、遮断回路７００に対して遮断回路７００をオフ状態に設定する制御信号を出力する。当該制御信号が入力されると第１負荷駆動回路４０と第２負荷駆動回路５０への電源供給が停止し、これにより第１負荷駆動回路４０と第２負荷駆動回路５０が停止する。

すなわち本実施形態によれば、電子制御装置１２０のＧＮＤ断線が発生した際、第１電流検出素子４５または第２電流検出素子５５で逆電流を検出することで、遮断回路７００をオフ状態に設定できる。遮断回路７００をオフ状態に設定することで、負荷駆動回路４０及び負荷駆動回路５０への電源供給が停止され、負荷１３１、及び負荷１３２への電流供給が停止するため、制御装置１２０自体にダメージを与えたり、制御装置１２０の制御対象のシステムにダメージを与えたり、また、制御対象のシステムに意図しない動作を引き起こすことを阻止できる。

＜実施形態４＞
図８は本発明の実施形態４に係る車両搭載型の電子制御装置１２０の回路図である。

本実施形態のＣＰＵ３０は、外部電源（バッテリ）１００と電子制御装置１２０の接続を遮断可能な遮断回路１１０に対して外部電源１００と電子制御装置１２０の接続を遮断する制御信号（すなわち遮断回路１１０をオフ状態に設定する制御信号）を出力可能に構成されている。

電子制御装置１２０内には、オン状態の遮断回路１１０をオフ状態に設定する制御信号を出力し得る遮断指示回路８１０が設けられている。遮断指示回路８１０は、ＣＰＵ３０と通信線を介して接続されており、その通信線を介してＣＰＵ３０から出力される制御信号に従ってオン状態とオフ状態のいずれか一方に切り替えられる。遮断指示回路８１０の初期状態はオフ状態とする。そして遮断指示回路８１０がＣＰＵ３０からの制御信号によってオン状態に設定されると、遮断指示回路８１０は遮断回路１１０に対して制御信号を出力する。これにより遮断回路１１０がオフ状態に設定されて外部電源から電子制御装置１２０への電力供給が停止されるものとする。

すなわち本実施形態によれば、電子制御装置１２０のＧＮＤ断線が発生した際、第１電流検出素子４５または第２電流検出素子５５で逆電流を検出することで、遮断指示回路８１０をオン状態に設定し、これにより遮断回路１１０をオフ状態に設定することができる。遮断回路１１０をオフ状態に設定することで、電子制御装置１２０への電源供給が停止され、負荷１３１、及び負荷１３２の動作は停止する。これにより、制御装置１２０自体にダメージを与えたり、制御装置１２０の制御対象のシステムにダメージを与えたり、また、制御対象のシステムに意図しない動作を引き起こすことを阻止できる。

＜その他＞
なお、本発明は、上記の実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲内の様々な変形例が含まれる。例えば、本発明は、上記の実施形態で説明した全ての構成を備えるものに限定されず、その構成の一部を削除したものも含まれる。また、ある実施形態に係る構成の一部を、他の実施形態に係る構成に追加又は置換することが可能である。

ＧＮＤ断線８００の検出時には、第２負荷駆動回路５０の制御も不定になり得るため、第１負荷駆動回路４０だけでなく第２負荷駆動回路５０も停止することが好ましい。このように第２駆動回路５０も停止すると安全性が向上する。

電流検出素子４５，５５は、トランジスタ等の半導体素子で実現され得るが、これと同等の機能をダイオードと抵抗等のディスクリート回路で実現しても良く、各負荷駆動回路４０，５０の電流の向きが検出可能な装置であれば公知のものに代替可能である。

上記の各実施形態では、負荷駆動回路４０，５０が２つの場合について説明したが、３つ異常の負荷駆動回路を備える電子制御装置にも本発明は適用可能である。

上記の電子制御装置に係る構成は、処理装置（例えばＣＰＵ）によって読み出し・実行されることで当該電子制御装置の構成に係る各機能が実現されるプログラム（ソフトウェア）としてもよい。当該プログラムに係る情報は、例えば、半導体メモリ（フラッシュメモリ、ＳＳＤ等）、磁気記憶装置（ハードディスクドライブ等）及び記録媒体（磁気ディスク、光ディスク等）等に記憶することができる。

また、上記の各実施形態の説明では、制御線や通信線は、各実施形態の説明に必要であると解されるものを示したが、必ずしも製品に係る全ての制御線や通信線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えて良い。

１０…電源コネクタ（電源端子），２０…電源回路，３０…ＣＰＵ（処理装置），４０…第１負荷駆動回路，４１…上流ＦＥＴ，４２…下流ＦＥＴ，４５…第１電流検出素子（第１電流検出装置），５０…第２負荷駆動回路，５１…上流ＦＥＴ，５２…下流ＦＥＴ，５５…第２電流検出素子（第２電流検出装置），６０…出力コネクタ（出力端子），７０…出力コネクタ（出力端子），８０…ＧＮＤコネクタ（ＧＮＤ端子），８１，１０１，１３３…ＧＮＤ端子，１００…バッテリ（外部電源），１１０…遮断回路（スイッチ），１２０…電子制御装置，１３０…導電性のシステム筐体，２００，３００，５００…電流経路，４００，４２０…制御信号，４１０，４３０，４４０…電流波形，６００…信号線，７００…遮断回路，８１０…遮断指示回路，８００…ＧＮＤ断線

Claims

外部筐体に接続されるグランド端子と、
前記外部筐体に一端がそれぞれ接続された複数の負荷に対して電流を供給することで前記複数の負荷をそれぞれ駆動する複数の駆動回路と、
前記複数の駆動回路のそれぞれを制御して前記複数の負荷のそれぞれを駆動する電流を制御する処理装置と、
前記複数の駆動回路に流れる電流の向きをそれぞれ検出する複数の検出装置とを備えることを特徴とする電子制御装置。
請求項１の電子制御装置において、
外部電源に接続され前記電子制御装置の内部電源を生成する電源回路をさらに備え、
前記電源回路は、前記処理装置から出力される信号に基づいて前記内部電源の生成を停止可能であることを特徴とする電子制御装置。
請求項１の電子制御装置において、
外部電源に接続され前記複数の駆動回路への電源供給を遮断可能な遮断回路をさらに備え、
前記遮断回路は、前記処理装置から出力される信号に基づいて前記複数の駆動回路への電源供給を遮断可能であることを特徴とする電子制御総理。
請求項１の電子制御装置において、
前記処理装置は、外部電源と前記電子制御装置の接続を遮断可能な遮断回路に対して前記外部電源と前記電子制御装置の接続を遮断する信号を出力可能であることを特徴とする電子制御装置。
請求項１の電子制御装置において、
前記複数の検出装置のいずれかによって通常状態と異なる向きの電流が検出された場合、前記複数の駆動回路の動作が停止されることを特徴とする電子制御装置。
請求項１の電子制御装置において、
外部電源に接続される電源端子をさらに備え、
前記複数の駆動回路は、前記電源端子に接続する電源ラインと前記グランド端子に接続するグランドラインとの間にそれぞれ設けられていることを特徴とする電子制御装置。
請求項６の電子制御装置において、
前記複数の検出装置のいずれかによって通常状態と異なる向きの電流が検出された場合、前記複数の駆動回路の動作が停止されることを特徴とする電子制御装置。
請求項６の電子制御装置において、
前記電源端子に接続され前記電子制御装置の内部電源を生成する電源回路をさらに備え、
前記処理装置は、前記複数の検出装置のいずれかによって通常状態と異なる向きの電流が検出された場合、前記電源回路に対して前記内部電源の生成を停止する信号を出力することを特徴とする電子制御装置。
請求項６の電子制御装置において、
前記電源ラインに設けられ前記複数の駆動回路への電源供給を遮断可能な遮断回路をさらに備え、
前記処理装置は、前記複数の検出装置のいずれかによって通常状態と異なる向きの電流が検出された場合、前記遮断回路に対して前記複数の駆動回路への電源供給を遮断する信号を出力することを特徴とする電子制御装置。
請求項６の電子制御装置において、
前記処理装置は、前記複数の検出装置のいずれかによって通常状態と異なる向きの電流が検出された場合、前記外部電源と前記電源端子の接続を遮断可能な遮断回路に対して前記外部電源と前記電源端子の接続を遮断する信号を出力することを特徴とする電子制御装置。