JP2019176110A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体基板の割れの抑制が可能な半導体装置の製造方法を提供する。【解決手段】半導体基板の第１面に形成された第１半導体層の外周部を除去する工程と、前記第１半導体層の外周部を除去する工程の後、粘着剤を用いて、前記半導体基板の第１面を実装基板に貼り付ける工程と、前記半導体基板を貼り付ける工程の後、前記半導体基板の前記第１面とは反対側の第２面側から前記半導体基板を薄くする工程と、前記半導体基板を薄くする工程の後、前記粘着剤を溶融させ、前記半導体基板を前記実装基板から分離する工程と、を有する半導体装置の製造方法。【選択図】 図１

Description

本発明は半導体装置の製造方法に関するものである。

半導体装置の製造方法では、ウェーハ状態の半導体基板をガラス製の実装基板などに張り付けた後、研磨などを行うことがある（例えば特許文献１）。具体的には、半導体基板をワックスなどの粘着剤を用いて実装基板に貼り付ける。半導体基板の研磨などを行った後、粘着剤を溶融し、半導体基板を実装基板から取り外し、ダイシングなどの後工程を行う。

特開２００１−１７６７６１号公報

半導体基板と、半導体基板上に成長する半導体層との間の格子不整合などに起因し、半導体層にクロスハッチが形成される。半導体基板の取り外しの際に、クロスハッチが起点となり半導体基板に割れが発生することがある。そこで、半導体基板の割れの抑制が可能な半導体装置の製造方法を提供することを目的とする。

本発明に係る半導体装置の製造方法は、半導体基板の第１面に形成された第１半導体層の外周部を除去する工程と、前記第１半導体層の外周部を除去する工程の後、粘着剤を用いて、前記半導体基板の第１面を実装基板に貼り付ける工程と、前記半導体基板を貼り付ける工程の後、前記半導体基板の前記第１面とは反対側の第２面側から前記半導体基板を薄くする工程と、前記半導体基板を薄くする工程の後、前記粘着剤を溶融させ、前記半導体基板を前記実装基板から分離する工程と、を有するものである。

上記発明によれば、半導体基板の割れの抑制が可能である。

図１（ａ）から図１（ｄ）は実施例１に係る半導体装置の製造方法を例示する断面図である。 図２は半導体装置の製造方法を例示する平面図である。 図３（ａ）から図３（ｄ）は実施例１に係る半導体装置の製造方法を例示する断面図である。 図４は変形例に係る半導体装置の製造方法を例示する断面図である。

[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。
本願発明の一形態は、（１）半導体基板の第１面に形成された第１半導体層の外周部を除去する工程と、前記第１半導体層の外周部を除去する工程の後、粘着剤を用いて、前記半導体基板の第１面を実装基板に貼り付ける工程と、前記半導体基板を貼り付ける工程の後、前記半導体基板の前記第１面とは反対側の第２面側から前記半導体基板を薄くする工程と、前記半導体基板を薄くする工程の後、前記粘着剤を溶融させ、前記半導体基板を前記実装基板から分離する工程と、を有する半導体装置の製造方法である。第１半導体層の外周部を除去することで、第１半導体層に生じるクロスハッチも除去することができる。したがってクロスハッチを起点とする半導体基板の割れを抑制することができる。
（２）前記半導体基板の第１面と前記第１半導体層との間に第２半導体層が形成され、前記第１半導体層と前記第２半導体層とは互いに異なる化合物半導体で形成されてもよい。格子不整合により第１半導体層にクロスハッチが発生するが、外周部のクロスハッチを除去する。これにより割れの抑制が可能である。
（３）前記半導体基板および前記第２半導体層はインジウムリンで形成され、前記第１半導体層はインジウムガリウム砒素で形成されてもよい。格子不整合により第１半導体層にクロスハッチが発生するが、外周部のクロスハッチを除去する。これにより割れの抑制が可能である。またクロスハッチを抑制するように、第２半導体層の厚さおよび組成を調整することができる。
（４）前記第１半導体層の外周部を除去する工程において、前記外周部はウェットエッチングにより除去されてもよい。クロスハッチが多く発生する領域をウェットエッチングで除去することで割れを効果的に抑制することができる。
（５）前記分離する工程は、前記粘着剤を溶融させた後に、前記半導体基板および前記実装基板の一方を他方に対してスライドさせることで前記半導体基板を分離する工程でもよい。分離する工程の際の半導体基板の割れを抑制することができる。
（６）前記外周部を除去する工程において、前記外周部における前記第１半導体層を除去し、前記第１半導体層の下層を露出させてもよい。これにより割れを効果的に抑制することができる。
（７）前記外周部を除去する工程の後、前記外周部に厚さ１μｍ以下の前記第１半導体層が残存してもよい。残存する第１半導体層に対して、半導体基板を厚くすることで割れを抑制することができる。
（８）前記第１半導体層上に第３半導体層が形成され、前記第３半導体層の一部を除去する工程を有し、前記外周部を除去する工程は、前記第３半導体層の一部を除去する工程の後に実施されてもよい。これにより第３半導体層を精度よく形成することができる。

［本願発明の実施形態の詳細］
本発明の実施形態に係る半導体装置の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

図１（ａ）から図１（ｄ）、図３（ａ）から図３（ｄ）は実施例１に係る半導体装置の製造方法を例示する断面図であり、図２は半導体装置の製造方法を例示する平面図である。図２のＯＦはOrientation Flatの略であり、ＩＦはIndex Flatの略である。図１（ａ）から図２はウェーハ２０を実装基板３０に貼り付ける前の工程（表面プロセス）を図示し、図３（ａ）から図３（ｄ）はウェーハ２０を実装基板３０に貼り付けた後の工程（裏面プロセス）を図示している。なお、ウェーハ２０のサイズは例えば２インチであり、図示した工程の後にウェーハ２０から複数の受光素子が切り出される。

図１（ａ）に示すように、ウェーハ状態の半導体基板１０の上面（第１面）に、バッファ層１２（第２半導体層）、吸収層１４（第１半導体層）、インジウムリン（ＩｎＰ）層１６およびインジウムガリウム砒素（ＩｎＧａＡｓ）層１８（第３半導体層）をエピタキシャル成長する。半導体基板１０にこれらの半導体層を形成したものを総称してウェーハ２０とする。半導体層の成長には、例えば有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法または分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法などを用いることができる。

半導体基板１０は、サイズが２インチであり、例えば厚さ３５０μｍのＩｎＰで形成されている。バッファ層１２は、例えば厚さ１．５μｍのＩｎＰで形成されている。吸収層１４は光を受光する層であり、例えば厚さ４μｍのＩｎＧａＡｓで形成されている。ＩｎＰ層１６の厚さは例えば１μｍである。ＩｎＧａＡｓ層１８の厚さは例えば０．１５μｍである。バッファ層１２は半導体基板１０の表面に接触し、吸収層１４はバッファ層１２の表面に接触する。ＩｎＰ層１６は吸収層１４の表面に接触する。

図２に示すように、ウェーハ２０の外周部２４の一部にクロスハッチ２５が発生する。外周部２４はウェーハ２０の端部から内側に幅２ｍｍ以内の部分である。クロスハッチ２５は、半導体基板１０と吸収層１４との格子不整合により発生する。ＩｎＰの格子定数は５．８６Åであり、ＩｎＧａＡｓの格子定数は組成に応じて５．６５Åから６．０５Åを取り得る。格子定数が異なるため、半導体基板１０と吸収層１４との間に格子不整合が生じ、吸収層１４はクロスハッチ２５を含んだ状態で成長する。吸収層１４上のＩｎＰ層１６にもクロスハッチ２５は転移する。クロスハッチ２５はウェーハ２０の表面に格子状の線として現れる。吸収層１４が厚くなるとクロスハッチ２５も大きくなる。こうしたクロスハッチ２５はウェーハ２０の割れの原因となる。なお、クロスハッチ２５はウェーハ２０の外周部２４以外にも発生するが、図２に示すように外周部２４で多く発生する傾向がある。また、図２では外周部２４の一部にクロスハッチ２５を図示しているが、外周部２４の全周にクロスハッチ２５が生じる恐れもある。

図１（ｂ）に示すように、ＩｎＧａＡｓ層１８をエッチングし、複数の島状のＩｎＧａＡｓ層１８を残存させる。島状のＩｎＧａＡｓ層１８はマスクおよびレチクルなどの位置合わせのためのマーカとして用いられる。残存したＩｎＧａＡｓ層１８を覆うように、ＩｎＰ層１６の上面にレジストマスク２２を形成する。レジストマスク２２の端部はウェーハ２０の端部から離間し、ウェーハ２０の端部よりも中央側に位置する。端部間の領域を外周部２４とし、その幅Ｗは例えば２ｍｍである。実験結果より、幅Ｗは、１ｍｍ以上２ｍｍ以下が好ましい。幅Ｗが１ｍｍ未満ではウェーハ割れの抑制効果が期待できない。また、幅Ｗが２ｍｍより大きい場合には、ウェーハ割れの抑制効果はあるが、ウェーハ内の半導体素子８チップの収集率が低減してしまう。すなわち、レジストマスク２２はウェーハ２０の外周部２４を覆っておらず、外周部２４ではＩｎＰ層１６が露出する。また、図１（ｂ）に示す工程は、下述する図１（ｄ）の後に実施することもできる。しかし、島状のＩｎＧａＡｓ層１８のマーカを精度よく形成するためには、図１（ｂ）、図１（ｃ）、図１（ｄ）の順に実施することが好ましい。それは、マーカは、図２に示すウェーハ２０のＯＦを基準に位置合わせして形成されるためである。つまり、図１（ｂ）に示す工程を図１（ｄ）の後に実施された場合、ＯＦがエッチングにより欠損するため、マーカ形成時の位置合わせが難しくなる。

図１（ｃ）に示すように、レジストマスク２２をマスクとして、例えばエッチャントして臭化水素（ＨＢｒ）を用い、外周部２４の全周におけるＩｎＰ層１６を６０秒エッチングする。これによりレジストマスク２２から露出するＩｎＰ層１６が除去され、ＩｎＧａＡｓ１４が露出する。

図１（ｄ）に示すように、例えば硫酸、過酸化水素、水を１：１：１で混合したものをエッチャントに用い、レジストマスク２２をマスクとして、８分間のエッチングを行う。外周部２４の全周において吸収層１４がエッチングされ、レジストマスク２２から露出する吸収層１４が除去される。吸収層１４が完全に除去され、吸収層１４の下層のバッファ層１２が露出してもよいし、厚さ１μｍ程度の吸収層１４が残存してもよい。実験結果より、吸収層１４の厚さが３μｍ以上の場合、厚さ１μｍ程度残存していても、ウェーハ割れの抑制効果があることが確認されている。外周部２４のエッチングにより、外周部２４の吸収層１４およびＩｎＰ層１６とともにクロスハッチ２５も除去される。また、外周部２４の全周において吸収層１４を除去する以外にも、例えば、外周部２４のうち、クロスハッチ２５が多く発生するＯＦおよびＩＦの領域を除去してもよい。

図１（ｃ）および図１（ｄ）におけるエッチングは、外周部２４の全周、つまりウェーハ２０を完全に囲む部分に行う。二回のエッチングに用いるマスクは同一のマスクでもよいし、異なるマスクを用いてもよい。また、ＩｎＰとＩｎＧａＡｓとの間でエッチング選択比が小さいＢｒ系のエッチャントなどを用いると、ＩｎＰ層１６および吸収層１４の両方を一度にエッチングすることができる。エッチングの後、レジストマスク２２は除去し、ウェーハ２０の表面に例えば窒化シリコン（ＳｉＮ）などの絶縁膜（不図示）を形成する。ＩｎＰ層１６および吸収層１４のエッチングは、図１に示すように、表面プロセスの初期の工程で実施することが好ましいが、表面プロセスの工程中であれば、初期の工程以外にも実施することが可能である。

図３（ａ）に示すように、ウェーハ２０の吸収層１４などが設けられている面（図１（ａ）〜図１（ｄ）では上面、図３（ａ）では下面）にスピンナーでワックス３２を塗布する。例えばガラスの実装基板３０を、研磨装置のステージ（不図示）に載置し、ステージは例えば１５０℃に昇温する。ワックス３２を用いてウェーハ２０を実装基板３０に貼り付ける。

図３（ｂ）に示すように、研磨装置を用いて、実装基板３０に貼り付けた面とは反対側の面（第２面）からウェーハ２０を研磨する。研磨により、ウェーハ２０の半導体基板１０は例えば３５０μｍから１５０μｍ程度まで薄くなる。

図３（ｃ）に示すように、例えば真空蒸着法により、ｎ型電極３４を形成する。ｎ型電極３４はウェーハ２０の半導体基板１０の表面に接触し、金とゲルマニウムとの合金（Ａｕ−Ｇｅ）、Ａｕ、チタン（Ｔｉ）を積層したものであり、厚さは例えば０．３μｍである。ｎ型電極３４の形成後、３００℃、２分間の条件で熱処理を行う。

不図示の分離装置にパラフィン紙を敷き、その上にウェーハ２０を載せる。加熱することでワックス３２を溶融させ、パラフィン紙越しにウェーハ２０を吸着する。図３（ｄ）に矢印で示すように、実装基板３０をウェーハ２０に対してスライドさせることで、ウェーハ２０を実装基板３０から取り外す。分離後のウェーハ２０を例えばイソプロピルアルコール（ＩＰＡ）などの有機溶剤および水などで洗浄し、ダイシングすることで複数の受光素子（半導体装置）を切り出す。

実施例１によれば、ウェーハ２０の外周部２４の全周にエッチングを行い、外周部２４の吸収層１４を除去することで、外周部２４に形成されたクロスハッチ２５も除去する。これにより、クロスハッチ２５を起点とするウェーハ２０の割れを抑制することができる。実施例１により、５０枚のウェーハ２０にて割れを確認したところ、割れたものは１枚もなかった。

ウェーハ２０は、半導体基板１０〜ＩｎＰ層１６の複数の層を含み、これらの間に応力が生じる。ワックス３２などの粘着剤が溶融すると、応力が解放され、ウェーハ２０に作用する。半導体基板１０が研磨により薄くなると、応力によりウェーハ２０が反り、外周部２４の変形が大きくなる。したがって外周部２４にクロスハッチ２５が多く存在すると、クロスハッチ２５を起点として大きなクラックが生じやすい。実施例１では、ワックス３２による貼り付けおよび溶融の前に、クロスハッチ２５を除去する。これにより、応力が加わった場合でも半導体基板１０が割れにくくなる。反りの影響を受けやすい外周部２４のクロスハッチ２５を除去することで、半導体基板１０の割れを効果的に抑制することができる。

吸収層１４が厚いと、クロスハッチ２５が多く発生し、またワックス３２の溶融で発生する応力も大きくなる。吸収層１４を薄くすることで、クロスハッチ２５および応力を抑制することができる。しかし吸収層１４を薄くすることで、半導体装置の特性（例えば受光感度）が変化する恐れがある。実施例１によればエッチングでクロスハッチ２５を除去するため、吸収層１４を薄くしなくてよい。したがって半導体装置の特性に影響を与えることなく、ウェーハ２０の割れの抑制が可能である。

一般にクロスハッチ２５の抑制のため、バッファ層１２の厚さおよび格子定数の調整が行われる。例えばバッファ層１２の格子定数が半導体基板１０および吸収層１４の中間となるように、バッファ層１２の組成を選択し、半導体基板１０および吸収層１４それぞれの格子定数に近づける。したがってバッファ層１２を設けることが好ましい。

また、吸収層１４のＩｎ組成を調整し、格子定数を半導体基板１０の格子定数に近づけることもできる。Ｉｎ組成の調整は、半導体装置の特性に影響しない範囲で行う。バッファ層１２および吸収層１４の組成の調整などとともに、実施例１の外周部２４のエッチングを行うことが、割れの抑制には効果的である。

ウェーハ２０に含まれる半導体は上記のもの以外でもよい。バッファ層１２はＩｎＰ以外に例えばＩｎＧａＡｓなどの化合物半導体でもよい。半導体基板１０はＩｎＰ以外にＧａＡｓ基板またはＳｉＣ基板などでもよい。また、実施例１はウェーハ２０から受光素子を製造する例としたが、受光素子以外の半導体素子が製造されてもよい。

外周部２４は、ウェーハ２０の端部から幅２ｍｍ以内の領域である。図２に示すように端部付近にクロスハッチ２５が多く発生するため、幅２ｍｍ以内の領域をエッチングすることで、クロスハッチ２５を効果的に除去することができる。外周部２４の全周をエッチングすることで、クロスハッチ２５をさらに効果的に除去することができる。ウェーハ２０のサイズなどに応じて外周部２４の幅は変更してもよく、例えば幅１ｍｍ以内の領域、幅３ｍｍ以内の領域でもよい。

図３（ｄ）に示すように、ウェーハ２０および実装基板３０の一方を他方に対してスライドさせることで、ウェーハ２０を実装基板３０から分離する。図示しないが、ウェーハ２０および実装基板３０との間には、ワックス３２が残存している。クロスハッチ２５をエッチングすることで、分離する際のウェーハ２０の割れを抑制することができる。ウェーハ２０を実装基板３０に貼り付けるためにワックス３２以外の粘着剤を用いてもよい。

図１（ｄ）のように吸収層１４を外周部２４から完全に除去することで、クロスハッチ２５も除去し、半導体基板１０の割れを効果的に抑制することができる。図４は変形例に係る半導体装置の製造方法を例示する断面図である。図４の例のように、例えば１μｍ以下の厚さの吸収層１４を外周部２４に残存させてもよい。研磨後の半導体基板１０の厚さは１００μｍ以上であり、残存する吸収層１４よりもはるかに厚い。したがって半導体基板１０の強度は高く、割れが抑制される。

ウェーハ２０の強度を高めるために、ｎ型電極３４を厚くすることも考えられる。しかしウェーハ２０のダイシングが難しくなる。実施例１によれば、ｎ型電極３４を厚くすることなく、ウェーハ２０の割れを抑制することができる。

１０ 半導体基板
１２ バッファ層
１４ 吸収層
１６ ＩｎＰ層
１８ ＩｎＧａＡｓ層
２０ ウェーハ
２２ レジストマスク
２４ 外周部
２５ クロスハッチ
３０ 実装基板
３２ ワックス
３４ ｎ型電極

Claims (8)

1. 半導体基板の第１面に形成された第１半導体層の外周部を除去する工程と、
   前記第１半導体層の外周部を除去する工程の後、粘着剤を用いて、前記半導体基板の第１面を実装基板に貼り付ける工程と、
   前記半導体基板を貼り付ける工程の後、前記半導体基板の前記第１面とは反対側の第２面側から前記半導体基板を薄くする工程と、
   前記半導体基板を薄くする工程の後、前記粘着剤を溶融させ、前記半導体基板を前記実装基板から分離する工程と、を有する半導体装置の製造方法。
2. 前記半導体基板の第１面と前記第１半導体層との間に第２半導体層が形成され、
   前記第１半導体層と前記第２半導体層とは互いに異なる化合物半導体で形成されている請求項１に記載の半導体装置の製造方法。
3. 前記半導体基板および前記第２半導体層はインジウムリンで形成され、
   前記第１半導体層はインジウムガリウム砒素で形成されている請求項２に記載の半導体装置の製造方法。
4. 前記第１半導体層の外周部を除去する工程において、前記外周部はウェットエッチングにより除去される請求項１から３のいずれか一項に記載の半導体装置の製造方法。
5. 前記分離する工程は、前記粘着剤を溶融させた後に、前記半導体基板および前記実装基板の一方を他方に対してスライドさせることで前記半導体基板を分離する工程である請求項１から４のいずれか一項に記載の半導体装置の製造方法。
6. 前記外周部を除去する工程において、前記外周部における前記第１半導体層を除去し、前記第１半導体層の下層を露出させる請求項１から５のいずれか一項に記載の半導体装置の製造方法。
7. 前記外周部を除去する工程の後、前記外周部に厚さ１μｍ以下の前記第１半導体層を残存させる請求項１から５のいずれか一項に記載の半導体装置の製造方法。
8. 前記第１半導体層上に第３半導体層が形成され、
   前記第３半導体層の一部を除去する工程を有し、
   前記外周部を除去する工程は、前記第３半導体層の一部を除去する工程の後に実施される請求項１から７のいずれか一項に記載の半導体装置の製造方法。

Images