JP2019176087A - 実装装置ならびに実装方法および画像表示装置の製造方法 - Google Patents
実装装置ならびに実装方法および画像表示装置の製造方法 Download PDFInfo
- Publication number
- JP2019176087A JP2019176087A JP2018064981A JP2018064981A JP2019176087A JP 2019176087 A JP2019176087 A JP 2019176087A JP 2018064981 A JP2018064981 A JP 2018064981A JP 2018064981 A JP2018064981 A JP 2018064981A JP 2019176087 A JP2019176087 A JP 2019176087A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- chip component
- mounting
- chip
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
Abstract
【課題】配線基板上に仮固定された微小なチップ部品を位置ズレすることなく熱圧着し、量産性にも優れた実装装置および実装方法を提供する。【解決手段】配線基板W上に未硬化の接着剤を介して仮固定された複数のチップ部品Cを、前記配線基板と電気的に接合しつつ機械的に固定して実装する実装装置1であって、前記配線基板を前記チップ部品が仮固定された面と反対側から保持する基板ステージ2と、前記チップ部品を加熱する加熱手段3と、前記配線基板の前記チップ部品を覆う気密性フィルムFを供給し、前記気密性フィルムを保持する気密性フィルム保持手段4と、前記基板ステージと前記気密性フィルムによって形成された空間を減圧して前記気密性フィルムを前記チップ部品に密着させる減圧手段とを備えた実装装置。【選択図】図1
Description
本発明は、チップ部品を配線基板に実装する実装装置および実装方法に関する。特に、配線基板に仮固定された微小なチップ部品を複数同時に熱圧着するのに適したものである。
半導体チップ等のチップ部品を配線基板に実装する方法として、配線基板上に仮圧着して仮固定したチップ部品を複数同時に熱圧着(本圧着)する、所謂仮本分割プロセスが知られている(特許文献1)。仮本分割プロセスでは、図9(a)に示すように、チップ部品Cのバンプ電極Bと配線基板Wの電極Eとを位置合わせして、未硬化の熱硬化性接着剤Rを介して仮固定した状態から、チップ部品Cを加熱するとともに配線基板W側に加熱して、実装している。熱圧着により、バンプ電極Bと電極Eが電気的に接合するとともに、熱硬化性接着剤Rが硬化するため、樹脂封止も同時に行なえる。
仮本分割プロセスは、チップ部品Cの仮固定に対して時間を要する熱圧着工程を、複数のチップ部品Cについて同時に行なえるため、チップ部品Cを1つずつ位置合わせして熱圧着するプロセスに対して、生産性で優れている。ただし、仮固定されたチップ部品Cには高さバラツキがあるため、熱圧着工程では、一括で熱圧着する複数個のチップ部品C間の高さバラツキを弾性吸収する必要がある。
そこで、熱圧着工程に用いるボンディングヘッドとしては、図10に示すような構成を用いることもある(特許文献2)。すなわち、ボンディングヘッド7は、ヘッド本体70の熱を個々のチップ部品Cに伝達しつつ、チップ部品Cの高さバラツキを弾性吸収するよう、個々のチップ部品Cに対応したアタッチメント72が弾性部材71を介してヘッド本体70に設けられている。
近年、チップ部品の小型化が進み、1辺が1mm以下のものは珍しくなく、0.1mm以下のチップ部品を用いる用途もある。例えば、一辺が数十μmのμLEDを1つの画素としてTFT基板に数百万個実装するμLEDディスプレイの実用化開発が進んでおり、実装精度についても数μm以下という高精度が求められている。
このため、微小なチップ部品を高精度に、しかも速く実装する技術が求められている。そこで、実装を速くという観点からは仮本分割プロセスは、多数のチップ部品を同時に熱圧着できることが好適といえる。
ただし、従来の数mmサイズのチップ部品Cの熱圧着に適した、従来のボンディングヘッド構造は必ずしも好ましくない。すなわち、図10のボンディングヘッド7のように伝熱と弾性の両方の機能を備えるアタッチメント72の加工は、1辺が1mm以下のチップ部品について実施するのは微細で困難だからである。一方、広い面積のアタッチメントツールで複数のチップ部品を同時に熱圧着する方式では、配線基板とアタッチメントツールの平行度を厳密に管理していないと、熱圧着時にチップ部品が位置ズレを起こすため、装置管理が極めて難しく実用的でない。
このような背景において、微小なチップ部品を複数同時に熱圧着する装置および方法が種々検討されている。なかでも、特許文献3に記載された方法は配線基板上に仮固定されたチップ部品表面に膜で覆ってから、膜上から高温気体で圧を加えることで、チップ部品を熱圧着するものであり、チップ部品を膜で覆うことにより熱圧着時に位置ズレし難くいため、気圧でチップ部品を押圧することからボンディングヘッド不要という利点がある。さらに、特許文献3ではチップ部品を覆う膜としてフィルム形態のものを利用する例も開示されている。すなわち、図11に示す実装装置100のように、フィルム状の膜FFを保持するトップステージ800を、基板ステージ200方向に降下させ、膜FFがチップ部品Cを覆った状態にしてから気体入口8Uから高圧高温気体を密閉空間800Sに注入することにより、チップ部品を配線基板Wに加熱圧着することができる。この構成であれば、実装後にチップ部品から膜FFを除去するのも容易という利点がある。
ただし、図100のような実装装置は、高熱高温気体を用いる方法であり基板ステージ200上にトップステージ800を配置した状態での密閉性に優れたチャンバー構造にする必要があり、大型の配線基板を対象とするような場合、配線基板全面を均一な温度、圧力にするまでに時間を要するため量産性に適さない。
本発明は、上記問題を鑑みてなされたものであり、配線基板上に仮固定された微小なチップ部品を位置ズレすることなく熱圧着し、量産性にも優れた実装装置および実装方法を提供するものである。
上記の課題を解決するために、請求項1に記載の発明は、配線基板上に未硬化の接着剤を介して仮固定された複数のチップ部品を、前記配線基板と電気的に接合しつつ機械的に固定して実装する実装装置であって、
前記配線基板を前記チップ部品が仮固定された面と反対側から保持する基板ステージと、前記チップ部品を加熱する加熱手段と、前記配線基板の前記チップ部品を覆う気密性フィルムを供給し、前記気密性フィルムを保持する気密性フィルム保持手段と、前記基板ステージと前記気密性フィルムによって形成された空間を減圧して前記気密性フィルムを前記チップ部品に密着させる減圧手段とを備えた実装装置である。
前記配線基板を前記チップ部品が仮固定された面と反対側から保持する基板ステージと、前記チップ部品を加熱する加熱手段と、前記配線基板の前記チップ部品を覆う気密性フィルムを供給し、前記気密性フィルムを保持する気密性フィルム保持手段と、前記基板ステージと前記気密性フィルムによって形成された空間を減圧して前記気密性フィルムを前記チップ部品に密着させる減圧手段とを備えた実装装置である。
請求項2に記載の発明は、請求項1に記載の実装装置であって、前記加熱手段が前記基板ステージに設けたパルスヒーターである実装装置である。
請求項3に記載の発明は、請求項1に記載の実装装置であって、前記加熱手段が、チップ部品または配線基板を光加熱する実装装置である。
請求項4に記載の発明は、請求項1から請求項3のいずれかに記載の実装装置であって、前記基板ステージを前記配線基板が吸着保持するために前記基板に減圧孔を設け、前記減圧孔を減圧するために設けた減圧ラインと、前記減圧手段の減圧ラインが共通する実装装置である。
請求項5に記載の発明は、配線基板上に未硬化の接着剤を介して仮固定された複数のチップ部品を、前記配線基板と電気的に接続して機械的に固定する実装方法であって、
前記配線基板を基板ステージ上に配置し、前記配線基板の前記チップ部品側の上部に気密性フィルムを被せ、前記基板ステージと、前記気密性フィルムによって形成された空間を減圧し、前記気密性フィルムが前記チップ部品に密着し、気密性フィルム内外の圧力差が前記チップ部品に加わっている状態で、前記チップ部品を加熱する実装方法である。
前記配線基板を基板ステージ上に配置し、前記配線基板の前記チップ部品側の上部に気密性フィルムを被せ、前記基板ステージと、前記気密性フィルムによって形成された空間を減圧し、前記気密性フィルムが前記チップ部品に密着し、気密性フィルム内外の圧力差が前記チップ部品に加わっている状態で、前記チップ部品を加熱する実装方法である。
請求項6に記載の発明は、請求項5に記載の実装方法であって、前記チップ部品と前記配線基板の電気的な接合に、金属微粒子を用いた焼結を利用する実装方法である。
請求項7に記載の発明は、前記チップ部品としてLEDチップを用い、前記配線基板としてTFT基板を用い、請求項5または請求項6に記載の実装方法を用いて画像表示装置を製造する、画像表示装置の製造方法である。
本発明に実装装置および実装方法を用いることにより、配線基板上に仮固定された微小なチップ部品を位置ズレすることなく熱圧着することが出来、量産性にも優れている。
本発明の実施形態について、図面を用いて説明する。図1(a)は本発明の実施形態に係り、配線基板W上に仮固定されたチップ部品Cを熱圧着する実装装置1である。
ここで、本発明で対象とするチップ部品Cは1辺の長さが1mm以下の微小チップで、1辺が100μm(0.1mm)のものが更に好適であり、このようなサイズであれば材質や用途は限定せず、LEDチップ、無線チップ、MEMSチップ等のチップ部品が対象となる。本実施形態では、図9(a)に示すよう、チップ部品Cはバンプ電極Bを有し、バンプ電極Bを配線基板Cの電極Eと接続する所謂フリップチップ接合を前提としているが、本発明の適用範囲はこれに限定されるものではなく、配線基板上に仮固定されたチップ部品を熱圧着するプロセスなら適用可能である。バンプ電極Bとしては、銅ピラーの先端にハンダを設けた銅ピラーバンプでもよいが、低温焼成が可能な金属微粒子によって形成されたものが好ましい。すなわち、低温焼成が可能な金属粒子を用いた接合においては、ハンダ接合より熱圧着の低温化が見込めるためである。なお、本実施形態において適用可能な金属微粒子としては、平均粒径が1μm以下の銅ナノ粒子、銀ナノ粒子および金ナノ粒子がある。
本発明の実施形態における配線基板Wは、チップ部品Cのバンプ電極Bと接続される電極Eを表面上に有するものであり、材質としてはガラス、セラミックス、耐熱性樹脂およびこれらの複合材料が用いられている。
チップ部品Cを配線基板Wに仮固定するに際して、図9(a)のよう、チップ部品Cと配線基板Wの間に、未硬化の熱硬化性接着剤Rを設けている。図9(a)においては、チップ部品C側に熱硬化性接着層を形成した例を示しているが、配線基板W側に形成しておいてもよい。また、熱硬化性接着剤Rはペースト状あるいはフィルム状のいずれでもよい。
実装装置1は、基板ステージ2、加熱手段3、気密性フィルム保持手段4、減圧手段5を備えている。
基板ステージ2は配線基板Wを吸着保持するものであり、配線基板Wを保持する面から減圧手段5に連通する減圧孔2Vが形成され、減圧手段5とともに減圧ラインを構成している。また、加熱手段3は配線基板Wを加熱するものであり、図1(a)では、基板ステージ2にヒーターが内蔵されている例を示している。
気密性フィルム保持手段4は、配線基板W上のチップ部品Cを覆う気密性フィルムFを供給して保持するものであり、図1(a)の実装装置1において、配線基板Wの上部に配置された気密性フィルムFの上面図は図1(b)のようになる。
ここで、気密性フィルムFは、柔軟性を有し、耐熱性に優れ、チップ部品Cや配線基板W等への防着性にも優れた材料が用いられる。具体的には、ポリテトラフルオロエチレン(PTFE)、テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体(PFA)等のフッ素樹脂が好適である。なお、硬化前の熱硬化性接着剤Rが気密性フィルムFに貼りつくこともあるので、機密性フィルムFには、熱硬化性接着剤Rが貼りつきにくい材質を選ぶことが好ましい。
気密性フィルムFの厚みとして、微小なチップ部品Cを覆うことから50μm以下、更に望ましくは20μm以下である。ただし、10μmより薄くなると厚みムラによる弊害(局部的な伸びや破れ)も懸念されるので、10μm以上であることが好ましい。
本実施形態の実装装置1において、気密性フィルム保持手段4は、巻出ロール40A、巻取ロール40B、フィルム保持部41A、フィルム保持部41Bを構成要素としている。ここで、フィルム保持部41Aおよびフィルム保持部41Bは、気密性フィルムFを挟み込んで保持する形態としているが、これに限定されるものではなく、ロール表面に設けた吸着孔を用いてフィルム部材を保持するサクションロールであってもよい。
気密性フィルムFは、巻出ロール40Aから供給され、フィルム保持部41Aおよびフィルム保持部41Bを経由して巻取ロール40Bに回収されるが、フィルム保持部41Aとフィルム保持部41Bの間で、配線基板W上に配置される。
減圧手段5は、真空ポンプ50とバルブ51を有し、真空ポンプ50を稼働した状態でバルブ51を開くことにより、基板ステージ2に形成された減圧孔2V内を排気することができる。
以後、本実施形態の実装装置1によって、配線基板W上に仮固定されたチップ部品Cを熱圧着する工程について説明する。
まず、置1は、図1(a)の状態から、フィルム保持部41Aおよびフィルム保持部41Bを降下させることにより、図2(a)のように気密性フィルムFがチップ部品Cを覆う。この状態を拡大して示したのが、図3(b)である。なお、図1(a)の状態を拡大したのが図3(a)である。
図2(a)の状態になると、図3(b)に示す包囲空間VFは、基板ステージ2と気密性フィルムFによって囲まれた閉空間となる。このため、減圧手段5により減圧孔2Vから排気することにより包囲空間VF内は減圧され、気密性フィルムFが有する柔軟性により、図2(b)のように気密性フィルムFはチップ部品Cに密着する。この状態を拡大したのが図3(c)である。図3(c)に示すように、フィルム部材Fがチップ部品Cに密着して覆っていることから、フィルム部材Fがチップ部品Cの位置ズレを防ぐように固定する効果がある。
この状態から、包囲空間VF内の減圧を継続することにより、チップ部品Cには、大気圧に近い圧力を加えることができる。さらに、この状態で、チップ部品Cと配線基板Wの接触部近傍を加熱することにより、チップ部品Cの加圧と加熱が同時に行なえる。そこで、本発明で対象とする微小チップであるチップ部品Cに関しては、大気圧以下の加圧力であっても熱圧着が成立する。
この後、フィルム保持部41Aおよびフィルム保持部41Bを上昇させて、密着性フィルムFを上昇させ、チップ部品C(および配線基板W)から引き剥がして熱圧着工程は完了する。なお、密着性フィルムFを上昇させる際、フィルム保持部41Aまたはフィルム保持部41Bの何れかを先に上昇させると密着性フィルムFが、チップ部品C(および配線基板W)から剥離しやすくなる。
ところで、気密性フィルムFは柔軟で収縮性があるものの、配線基板W上に配置されたチップ部品の間隔によっては、包囲空間VF内を減圧してもチップ部品Cに気密性フィルムFを密着させることが困難な場合がある。そのようなケースにおいては、図4(a)のように、フィルム保持部41Aとフィルム保持部41Bの間の気密性フィルムFを緩ませた状態で、チップ部品Cに被せるのがよい。
なお、実装装置1では、減圧孔2Vは配線基板Wを吸着保持するためと、包囲空間VF内を減圧する両機能を有するよう共通化しているが、配線基板Wを吸着保持した状態では包囲空間VFの減圧は配線基板Wの外周側からしか行なえず、大型の配線基板Wでは包囲空間VF内で圧力分布が生じることがある。そこで、このような包囲空間VF内での圧力分布を抑制するため、図4(b)のように、配線基板Wに貫通孔WVを形成し貫通孔WVを減圧孔2Vに位置合わせしてもよい。
また、加熱手段3として基板ステージ2にヒーターを内蔵する場合において、ヒーターがパルスヒーターであれば、図3(c)の状態にして、気密性フィルムFでチップ部品Cを固定してから加熱圧着することが出来るので好ましい。これは、実装装置1ではボンディングヘッドを有していないため、基板ステージ2が200度前後の実装温度を供給する必要があり、配線基板Wを基板ステージ2に配置してから、図3(a)から図3(d)の一連の動作を行なおうとした場合、図3(b)あるいは図3(c)の段階で熱硬化性接着剤Rが硬化することがあるためである。
ただし、パルスヒーターではなく常時加温状態のコンスタントヒーターを用いた場合においても、配線基板Wの搬送方法によって本発明は実現可能である。すなわち、図5(a)のように配線基板Wを基板ステージ2上に搬送する際に、図5(b)の上面図で示したじょうな基板搬送手段6を用い、配線基板Wを基板ステージ2上に配置して(図6(a))、基板搬送手段6による配線基板Wの保持を解除する(図6(b))のと同時に、気密性フィルム保持手段4によりチップ部品Cに気密性フィルムFを被せ、減圧手段5を稼働させればよい。ただし、チップ部品Cの加熱を開始するのは気密性フィルムFによる固定後である方が望ましいことから、配線基板Fは、図7のように伝熱遅延プレート61を介して基板ステージ2上に配置するのが望ましい。ここで、伝熱遅延プレート61は多孔質あるいは貫通孔を有するものであり、基板ステージ2は伝熱プレート61を介しても配線基板Wを吸着保持できる。
なお、加熱手段3は基板ステージ2に内蔵されるヒーターに限定されるものではなく、図8のようにレーザー光等の光Lをチップ部品Cまたは/および配線基板Wに照射して光加熱するものであってもよい。いずれにしても、ボンディングヘッドなしにチップ部品Cを熱圧着することが可能である。レーザー光を用いた場合は、接合部(チップ部品近傍)に焦点を合わせて加熱することができ、基板へのダメージを低減できるので好ましい。
さらに、熱圧着時の加熱温度を下げることが出来れば、加熱手段3の選択範囲は更に広まる。このためにも、バンプ電極Bに低温焼成可能な金属微粒子を用いることが望ましい。
また、気密性フィルム保持手段4も、本実施形態に限定されるものではなく、基板ステージ2とともに包囲空間VFが形成できるように気密性フィルムFをチップ部品Cに被せることが出来ればよく、枚葉状にカットした気密性フィルムFを被せる構成であってもよい。
以上、本発明は、微小チップであるチップ部品を対象としているため、大気圧弱の圧力差で熱圧着することが出来るので、ボンディングヘッドや加圧気体を用いる必要もなく、装置構成が簡素化されることから大型化も容易なので、量産性に優れている。また、気密性フィルムによりチップ部品を固定した状態で熱圧着が行なわれるので、熱圧着時の位置ズレを抑制することができる。
このため、配線基板としてTFT基板を用い、チップ部品としてLEDチップを用いるような画像表示装置の製造方法として本発明は好適であり、数百万個のLEDを所定の位置に配置する高品質の画像表示装置の製造方法として極めて適したものである。
このため、配線基板としてTFT基板を用い、チップ部品としてLEDチップを用いるような画像表示装置の製造方法として本発明は好適であり、数百万個のLEDを所定の位置に配置する高品質の画像表示装置の製造方法として極めて適したものである。
1 実装装置
2 基板ステージ
2V 減圧孔
3 加熱手段
4 気密性フィルム保持手段
5 減圧手段
6 基板搬送手段
40A 巻出ロール
40B 巻取ロール
41A フィルム保持部
41B フィルム保持部
50 真空ポンプ
51 バルブ
61 伝熱遅延プレート
B バンプ電極
C チップ部品
E 電極
F 気密性フィルム
R 熱硬化性接着剤
W 配線基板
WV 基板貫通孔
VF 包囲空間
2 基板ステージ
2V 減圧孔
3 加熱手段
4 気密性フィルム保持手段
5 減圧手段
6 基板搬送手段
40A 巻出ロール
40B 巻取ロール
41A フィルム保持部
41B フィルム保持部
50 真空ポンプ
51 バルブ
61 伝熱遅延プレート
B バンプ電極
C チップ部品
E 電極
F 気密性フィルム
R 熱硬化性接着剤
W 配線基板
WV 基板貫通孔
VF 包囲空間
Claims (7)
- 配線基板上に未硬化の接着剤を介して仮固定された複数のチップ部品を、前記配線基板と電気的に接合しつつ機械的に固定して実装する実装装置であって、
前記配線基板を前記チップ部品が仮固定された面と反対側から保持する基板ステージと、
前記チップ部品を加熱する加熱手段と、
前記配線基板の前記チップ部品を覆う弾性フィルムを供給し、前記弾性フィルムを保持する弾性フィルム保持手段と、
前記基板ステージと前記弾性フィルムによって形成された空間を減圧して前記弾性フィルムを前記チップ部品に密着させる減圧手段とを備えた実装装置。 - 請求項1に記載の実装装置であって、
前記加熱手段が前記基板ステージに設けたパルスヒーターである実装装置。 - 請求項1に記載の実装装置であって、
前記加熱手段が、チップ部品または配線基板を光加熱する実装装置。 - 請求項1から請求項3のいずれかに記載の実装装置であって、
前記基板ステージを前記配線基板が吸着保持するために前記基板に減圧孔を設け、
前記減圧孔を減圧するために設けた減圧ラインと、前記減圧手段の減圧ラインが共通する実装装置。 - 配線基板上に未硬化の接着剤を介して仮固定された複数のチップ部品を、前記配線基板と電気的に接続して機械的に固定する実装方法であって、
前記配線基板を基板ステージ上に配置し、
前記配線基板の前記チップ部品側の上部に弾性フィルムを被せ、
前記基板ステージと、前記弾性フィルムによって形成された空間を減圧し、
前記弾性フィルムが前記チップ部品に密着し、弾性フィルム内外の圧力差が前記チップ部品に加わっている状態で、
前記チップ部品を加熱する実装方法。 - 請求項5に記載の実装方法であって、
前記チップ部品と前記配線基板の電気的な接合に、金属微粒子を用いた焼結を利用する実装方法。 - 前記チップ部品としてLEDチップを用い、前記配線基板としてTFT基板を用い、
請求項5または請求項6に記載の実装方法を用いて画像表示装置を製造する、画像表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018064981A JP2019176087A (ja) | 2018-03-29 | 2018-03-29 | 実装装置ならびに実装方法および画像表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018064981A JP2019176087A (ja) | 2018-03-29 | 2018-03-29 | 実装装置ならびに実装方法および画像表示装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019176087A true JP2019176087A (ja) | 2019-10-10 |
Family
ID=68169304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018064981A Pending JP2019176087A (ja) | 2018-03-29 | 2018-03-29 | 実装装置ならびに実装方法および画像表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019176087A (ja) |
-
2018
- 2018-03-29 JP JP2018064981A patent/JP2019176087A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5256407B2 (ja) | 接合方法およびこの方法により作成されるデバイス、接合装置並びにこの方法により接合される基板 | |
US9627347B2 (en) | Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus | |
KR101010155B1 (ko) | 실장 방법 및 실장 장치 | |
JP4961342B2 (ja) | 2つのウエハの相互接触のための方法および装置 | |
JP2016092078A (ja) | 半導体チップの接合方法及び半導体チップの接合装置 | |
US11189594B2 (en) | Bonding apparatus and bonding method | |
WO2019188105A1 (ja) | 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法 | |
KR102221588B1 (ko) | 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법 | |
JP4589265B2 (ja) | 半導体接合方法 | |
JP2019176087A (ja) | 実装装置ならびに実装方法および画像表示装置の製造方法 | |
KR102012237B1 (ko) | 마이크로 소자 어레이 전사방법 | |
CN111712906A (zh) | 使用于晶粒封装的防翘曲用的ptfe片以及晶粒封装方法 | |
JP3949031B2 (ja) | チップ実装方法 | |
US6820797B2 (en) | System and method for seal formation | |
CN113436988A (zh) | 芯片贴装装置、剥离夹具以及半导体器件的制造方法 | |
JP6616457B2 (ja) | チップの接合方法及びチップの接合装置 | |
JP4031383B2 (ja) | 半導体装置の接合方法 | |
JP6752722B2 (ja) | 実装装置および実装方法 | |
JP2006080100A (ja) | 接合方法および装置 | |
JP2011187699A (ja) | 半導体装置およびその製造方法 | |
TWI836431B (zh) | 基板處理裝置以及基板處理方法 | |
JP6906586B2 (ja) | 半導体チップの接合方法及び半導体チップの接合装置 | |
JP2001189553A (ja) | 基板の接合装置及びその装置を用いた基板の接合方法 | |
TWI836432B (zh) | 基板處理裝置 | |
US20040099715A1 (en) | System and method for seal formation |