JP2019165223A - 静電チャック - Google Patents

静電チャック Download PDF

Info

Publication number
JP2019165223A
JP2019165223A JP2019046749A JP2019046749A JP2019165223A JP 2019165223 A JP2019165223 A JP 2019165223A JP 2019046749 A JP2019046749 A JP 2019046749A JP 2019046749 A JP2019046749 A JP 2019046749A JP 2019165223 A JP2019165223 A JP 2019165223A
Authority
JP
Japan
Prior art keywords
porous
hole
electrostatic chuck
dielectric substrate
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019046749A
Other languages
English (en)
Inventor
康介 山口
Kosuke Yamaguchi
康介 山口
純 白石
Jun Shiraishi
純 白石
郁夫 板倉
Ikuo Itakura
郁夫 板倉
大 籾山
Dai Momiyama
大 籾山
修一郎 西願
Shuichiro Saigan
修一郎 西願
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toto Ltd
Original Assignee
Toto Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toto Ltd filed Critical Toto Ltd
Publication of JP2019165223A publication Critical patent/JP2019165223A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/20—Means for supporting or positioning the objects or the material; Means for adjusting diaphragms or lenses associated with the support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】アーク放電の低減とガスの流れの円滑化を図ることができる静電チャックを提供する。【解決手段】静電チャックは、第１主面１１ａと、反対側の第２主面１１ｂを有するセラミック誘電体基板１１と、セラミック誘電体基板を支持し、ガス導入路５３を有するベースプレートと、セラミック誘電体基板の第１主面との間であって、ガス導入路と対向する位置に設けられた第１多孔質部９０を備える。セラミック誘電体基板は、第１主面と、第１多孔質部との間に位置する第１孔部１５ｂを有する。セラミック誘電体基板および第１多孔質部のいずれかは、第１孔部と、第１多孔質部との間に位置する第２孔部１５ｃを有し、ベースプレートからセラミック誘電体基板へ向かう第１方向と略直交する第２方向において、第２孔部の寸法は、第１多孔質部の寸法よりも小さく、第１孔部の寸法よりも大きい。【選択図】図２

Description

本発明の態様は、静電チャックに関する。
アルミナ等のセラミック誘電体基板のあいだに電極を挟み込み、焼成することで作製されるセラミック製の静電チャックは、内蔵する電極に静電吸着用電力を印加し、シリコンウェーハ等の基板を静電力によって吸着するものである。このような静電チャックにおいては、セラミック誘電体基板の表面と、吸着対象物である基板の裏面と、の間にヘリウム（Ｈｅ）等の不活性ガスを流し、吸着対象物である基板の温度をコントロールしている。
例えば、ＣＶＤ（Chemical Vapor Deposition）装置、スパッタリング装置、イオン注入装置、エッチング装置など、基板に対する処理を行う装置において、処理中に基板の温度上昇を伴うものがある。このような装置に用いられる静電チャックでは、セラミック誘電体基板と吸着対象物である基板との間にＨｅ等の不活性ガスを流し、基板に不活性ガスを接触させることで基板の温度上昇を抑制している。
Ｈｅ等の不活性ガスによる基板温度の制御を行う静電チャックにおいては、セラミック誘電体基板及びセラミック誘電体基板を支持するベースプレートに、Ｈｅ等の不活性ガスを導入するための穴（ガス導入路）が設けられる。また、セラミック誘電体基板には、ベースプレートのガス導入路と連通する貫通孔が設けられる。これにより、ベースプレートのガス導入路から導入された不活性ガスは、セラミック誘電体基板の貫通孔を通って、基板の裏面へ導かれる。
ここで、装置内で基板を処理する際、装置内のプラズマから金属製のベースプレートに向かう放電（アーク放電）が発生することがある。ベースプレートのガス導入路やセラミック誘電体基板の貫通孔は、放電の経路となりやすいことがある。そこで、ベースプレートのガス導入路やセラミック誘電体基板の貫通孔に、多孔質部を設けることで、アーク放電に対する耐性（絶縁耐圧等）を向上させる技術がある。例えば、特許文献１には、ガス導入路内にセラミック焼結多孔体を設け、セラミック焼結多孔体の構造及び膜孔をガス流路にすることで、ガス導入路内での絶縁性を向上させた静電チャックが開示されている。また、特許文献２には、ガス拡散用空隙内に、セラミックス多孔体からなり放電を防止するための処理ガス流路用の放電防止部材を設けた静電チャックが開示されている。また、特許文献３には、アルミナのような多孔質誘電体として誘電体インサートを設け、アーク放電を低減する静電チャックが開示されている。このような多孔質部を有する静電チャックにおいて、アーク放電の低減とガスの流れの円滑化を図ることが望まれている。
特開２０１０−１２３７１２号公報 特開２００３−３３８４９２号公報 特開平１０−５０８１３号公報
本発明は、かかる課題の認識に基づいてなされたものであり、多孔質部が設けられた静電チャックにおいて、アーク放電の低減とガスの流れの円滑化を図ることができる静電チャックを提供することを目的とする。
第１の発明は、吸着の対象物を載置する第１主面と、前記第１主面とは反対側の第２主面と、を有するセラミック誘電体基板と、前記セラミック誘電体基板を支持し、ガス導入路を有するベースプレートと、前記ベースプレートと、前記セラミック誘電体基板の前記第１主面と、の間であって、前記ガス導入路と対向する位置に設けられた第１多孔質部と、を備え、前記セラミック誘電体基板は、前記第１主面と、前記第１多孔質部との間に位置する第１孔部を有し、前記セラミック誘電体基板および前記第１多孔質部の少なくともいずれかは、前記第１孔部と、前記第１多孔質部との間に位置する第２孔部を有し、前記ベースプレートから前記セラミック誘電体基板へ向かう第１方向と略直交する第２方向において、前記第２孔部の寸法は、前記第１多孔質部の寸法よりも小さく、前記第１孔部の寸法よりも大きいことを特徴とする静電チャックである。
この静電チャックによれば、ガス導入路と対向する位置に設けられた第１多孔質部により、第１孔部に流れるガスの流量を確保しつつ、アーク放電に対する耐性を向上させることができる。また、所定の寸法を有する第２孔部が設けられているので、寸法の大きな第１多孔質部に導入されたガスの大部分を、第２孔部を介して寸法の小さな第１孔部に導入することができる。すなわち、アーク放電の低減とガスの流れの円滑化を図ることができる。
第２の発明は、第１の発明において、前記第２孔部は、前記セラミック誘電体基板に設けられていることを特徴とする静電チャックである。
この静電チャックによれば、第２孔部をセラミック誘電体基板に設けているため、第２孔部の周囲における強度を高くすることができるので、第２孔部周辺におけるチッピングなどの発生を抑制できる。そのため、アーク放電の発生をより効果的に抑制することができる。
第３の発明は、第１または第２の発明において、前記第２孔部は、前記第１多孔質部に設けられていることを特徴とする静電チャックである。
この静電チャックによれば、第２孔部と第１多孔質部との位置合わせが容易となり、アーク放電の低減とガスの流れの円滑化との両立がより容易となる。
第４の発明は、第１〜第３のいずれか１つの発明において、前記セラミック誘電体基板は、前記第１主面に開口し、前記第１孔部と連通する少なくとも１つの溝をさらに有し、前記第１方向において、前記第２孔部の寸法は、前記溝の寸法よりも小さいことを特徴とする静電チャックである。
この静電チャックによれば、第１主面側に溝を介してガスを供給することができる。そのため、第１主面のより広い範囲にガスを供給することが容易となる。また、第１方向における第２孔部の寸法を、溝の寸法よりも小さくしているので、ガスの流れの円滑化を図りつつ、アーク放電の発生をより効果的に抑制することができる。
第５の発明は、第１〜第４のいずれか１つの発明において、前記セラミック誘電体基板と、前記ベースプレートとの間に設けられた接着部をさらに備え、前記第１方向において、前記第２孔部の寸法は、前記接着部の寸法よりも小さいことを特徴とする静電チャックである。
この静電チャックによれば、セラミック誘電体基板とベースプレートとの接合強度を向上させることができる。また、第１方向における第２孔部の寸法を、接着部の寸法よりも小さくしているので、ガスの流れの円滑化を図りつつ、アーク放電の発生をより効果的に抑制することができる。
第６の発明は、第１〜第５のいずれか１つの発明において、前記第１主面と前記第２主面との間に設けられた電極をさらに備え、前記第１多孔質部に設けられた多孔領域と前記電極との間の第２方向における距離は、前記第１主面と前記電極との間の第１方向における距離よりも長いことを特徴とする静電チャックである。
この静電チャックによれば、第１多孔質部に設けられた多孔領域と電極との間の第２方向における距離をより長くすることにより、第１多孔質部での放電を抑制することができる。また、第１主面と電極との間の第１方向における距離をより短くすることにより、第１主面に載置される対象物を吸着する力を大きくすることができる。
第７の発明は、第１〜第６のいずれか１つの発明において、前記第１多孔質部と前記ガス導入路との間に設けられた第２多孔質部をさらに備え、前記第２方向において、前記第２多孔質部の寸法は、前記第１多孔質部の寸法よりも大きいことを特徴とする静電チャックである。
この静電チャックによれば、第２多孔質部を設けることでより高い絶縁耐圧を得ることができるので、アーク放電の発生をより効果的に抑制できる。
第８の発明は、第１〜第７のいずれか１つの発明において、前記第１多孔質部と前記ガス導入路との間に設けられ、複数の孔を有する第２多孔質部をさらに備え、前記第２多孔質部に設けられた前記複数の孔の径の平均値は、前記第１多孔質部に設けられた複数の孔の径の平均値よりも大きいことを特徴とする静電チャックである。
この静電チャックによれば、孔の径が大きい第２多孔質部が設けられているので、ガスの流れの円滑化を図ることができる。また、孔の径が小さい第１多孔質部が吸着の対象物側に設けられているので、アーク放電の発生をより効果的に抑制することができる。
第９の発明は、第１〜第８のいずれか１つの発明において、前記第１多孔質部と前記ガス導入路との間に設けられ、複数の孔を有する第２多孔質部をさらに備え、前記第１多孔質部に設けられた前記複数の孔の径のばらつきは、前記第２多孔質部に設けられた複数の孔の径のばらつきよりも小さいことを特徴とする静電チャックである。
この静電チャックによれば、第１多孔質部に設けられた複数の孔の径のばらつきが、第２多孔質部に設けられた複数の孔の径のばらつきよりも小さいため、アーク放電の発生をより効果的に抑制できる。
第１０の発明は、第７〜第９のいずれか１つの発明において、前記第１方向において、前記第２多孔質部の寸法は、前記第１多孔質部の寸法よりも大きいことを特徴とする静電チャックである。
この静電チャックによれば、より高い絶縁耐圧を得ることができるので、アーク放電の発生をより効果的に抑制できる。
第１１の発明は、第７〜第１０のいずれか１つの発明において、前記第２多孔質部に設けられた複数の孔は、前記第１多孔質部に設けられた複数の孔よりも３次元的に分散し、前記第１方向に貫通する孔の割合は、前記第２多孔質部よりも前記第１多孔質部の方が多いことを特徴とする静電チャックである。
なお、孔が３次元的に分散する例については図１０を参照しつつ後述する。
この静電チャックによれば、３次元的に分散した複数の孔を有する第２多孔質部を設けることでより高い絶縁耐圧を得ることができるので、アーク放電の発生をより効果的に抑制できる。また、第１方向に貫通する孔の割合が多い第１多孔質部を設けることで、ガスの流れの円滑化を図ることができる。
第１２の発明は、第１〜第１１のいずれか１つの発明において、前記第１多孔質部および前記セラミック誘電体基板は、酸化アルミニウムを主成分として含み、前記セラミック誘電体基板の前記酸化アルミニウムの純度は、前記第１多孔質部の前記酸化アルミニウムの純度よりも高いことを特徴とする静電チャックである。
この静電チャックによれば、静電チャックの耐プラズマ性等の性能を確保し、かつ、第１多孔質部の機械的強度を確保することができる。一例としては、第１多孔質部に微量の添加物を含有させることにより、第１多孔質部の焼結が促進され、気孔の制御や機械的強度の確保が可能となる。
第１３の発明は、第１〜第１２のいずれか１つの発明において、前記第１多孔質部は、第１孔および第２孔を含む複数の孔を有する複数の疎部分と、前記疎部分の密度よりも高い密度を有する密部分と、を有し、前記複数の疎部分のそれぞれは、前記第１方向に延び、前記密部分は、前記複数の疎部分同士の間に位置し、前記疎部分は、前記第１孔と、前記第２孔との間に設けられた壁部を有し、前記第２方向において、前記壁部の寸法の最小値は、前記密部分の寸法の最小値よりも小さいことを特徴とする静電チャックである。
この静電チャックによれば、第１多孔質部に第１方向に延びる疎部分と密部分とが設けられているので、アーク放電に対する耐性とガス流量とを確保しつつ、第１多孔質部の機械的な強度（剛性）を向上させることができる。
第１４の発明は、第１３の発明において、前記第２方向において、前記複数の疎部分のそれぞれに設けられた前記複数の孔の寸法は、前記密部分の寸法よりも小さいことを特徴とする静電チャックである。
この静電チャックによれば、複数の孔の寸法を十分に小さくできるため、アーク放電に対する耐性をさらに向上させることができる。
第１５の発明は、第１３または第１４の発明において、前記複数の疎部分のそれぞれに設けられた前記複数の孔の縦横比は、３０以上１００００以下であることを特徴とする静電チャックである。
この静電チャックによれば、アーク放電に対する耐性をさらに向上させることができる。
第１６の発明は、第１３〜第１５のいずれか１つの発明において、前記第２方向において、前記複数の疎部分のそれぞれに設けられた前記複数の孔の寸法は、１マイクロメートル以上２０マイクロメートル以下であることを特徴とする静電チャックである。
この静電チャックによれば、孔の寸法が１〜２０マイクロメートルの１方向に延びる孔を配列させることができるので、アーク放電に対する高い耐性を実現することができる。
第１７の発明は、第１３〜第１６のいずれか１つの発明において、前記第１方向に沿って見たときに、前記第１孔は、前記疎部分の中心部に位置し、前記複数の孔のうち前記第１孔と隣接し前記第１孔を囲む孔の数は、６であることを特徴とする静電チャックである。
この静電チャックによれば、平面視において、高い等方性かつ高い密度で複数の孔を配置することが可能となる。これにより、アーク放電に対する耐性と流れるガスの流量とを確保しつつ、第１多孔質部の剛性を向上させることができる。
本発明の態様によれば、多孔質部が設けられた静電チャックにおいて、アーク放電の低減とガスの流れの円滑化を図ることができる静電チャックが提供される。
本実施形態に係る静電チャックを例示する模式的断面図である。 図２（ａ）及び図２（ｂ）は、実施形態に係る静電チャックを例示する模式図である。図２（ｃ）、（ｄ）は、他の実施形態に係る孔部１５ｃを例示するための模式断面図である。 図３（ａ）及び図３（ｂ）は、実施形態に係る静電チャックの第１多孔質部を例示する模式図である。 実施形態に係る静電チャックの第１多孔質部を例示する模式的平面図である。 実施形態に係る静電チャックの第１多孔質部を例示する模式的平面図である。 図６（ａ）及び図６（ｂ）は、実施形態に係る静電チャックの第１多孔質部を例示する模式的平面図である。 図７（ａ）及び図７（ｂ）は、実施形態に係る別の第１多孔質部を例示する模式図である。 実施形態に係る静電チャックを例示する模式的断面図である。 図９（ａ）及び図９（ｂ）は、実施形態に係る静電チャックを例示する模式的断面図である。 実施形態に係る静電チャックの第２多孔質部を例示する模式的断面図である。 実施形態に係る別の静電チャックを例示する模式的断面図である。
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、本実施形態に係る静電チャックを例示する模式的断面図である。
図１に表したように、本実施形態に係る静電チャック１１０は、セラミック誘電体基板１１と、ベースプレート５０と、第１多孔質部９０と、を備える。
セラミック誘電体基板１１は、例えば焼結セラミックによる平板状の基材である。例えば、セラミック誘電体基板１１は、酸化アルミニウム（Ａｌ２Ｏ３）を含む。例えば、セラミック誘電体基板１１は、高純度の酸化アルミニウムで形成される。セラミック誘電体基板１１における酸化アルミニウムの濃度は、例えば、９９原子パーセント（ａｔоｍｉｃ％）以上１００ａｔоｍｉｃ％以下である。高純度の酸化アルミニウムを用いることで、セラミック誘電体基板１１の耐プラズマ性を向上させることができる。セラミック誘電体基板１１は、吸着の対象物Ｗが載置される第１主面１１ａと、第１主面１１ａとは反対側の第２主面１１ｂと、を有する。吸着の対象物Ｗは、例えばシリコンウェーハなどの半導体基板である。
セラミック誘電体基板１１には、電極１２が設けられる。電極１２は、セラミック誘電体基板１１の第１主面１１ａと、第２主面１１ｂと、の間に設けられる。電極１２は、セラミック誘電体基板１１の中に挿入されるように形成されている。静電チャック１１０は、電極１２に吸着保持用電圧８０を印加することによって、電極１２の第１主面１１ａ側に電荷を発生させ、静電力によって対象物Ｗを吸着保持する。
ここで、本実施形態の説明においては、ベースプレート５０からセラミック誘電体基板１１へ向かう方向をＺ方向（第１方向の一例に相当する）、Ｚ方向と略直交する方向の１つをＹ方向（第２方向の一例に相当する）、Ｚ方向及びＹ方向に略直交する方向をＸ方向（第２方向の一例に相当する）ということにする。
電極１２の形状は、セラミック誘電体基板１１の第１主面１１ａ及び第２主面１１ｂに沿った薄膜状である。電極１２は、対象物Ｗを吸着保持するための吸着電極である。電極１２は、単極型でも双極型でもよい。図１に表した電極１２は双極型であり、同一面上に２極の電極１２が設けられている。
電極１２には、セラミック誘電体基板１１の第２主面１１ｂ側に延びる接続部２０が設けられている。接続部２０は、例えば、電極１２と導通するビア（中実型）やビアホール（中空型）である。接続部２０は、ロウ付けなどの適切な方法によって接続された金属端子でもよい。
ベースプレート５０は、セラミック誘電体基板１１を支持する部材である。セラミック誘電体基板１１は、図２（ａ）に表した接着部６０によってベースプレート５０の上に固定される。接着部６０は、例えば、シリコーン接着剤が硬化したものとすることができる。
ベースプレート５０は、例えば金属製である。ベースプレート５０は、例えば、アルミニウム製の上部５０ａと下部５０ｂとに分けられており、上部５０ａと下部５０ｂとの間に連通路５５が設けられている。連通路５５の一端側は、入力路５１に接続され、連通路５５の他端側は、出力路５２に接続される。
ベースプレート５０は、静電チャック１１０の温度調整を行う役目も果たす。例えば、静電チャック１１０を冷却する場合には、入力路５１から冷却媒体を流入し、連通路５５を通過させ、出力路５２から流出させる。これにより、冷却媒体によってベースプレート５０の熱を吸収し、その上に取り付けられたセラミック誘電体基板１１を冷却することができる。一方、静電チャック１１０を保温する場合には、連通路５５内に保温媒体を入れることも可能である。セラミック誘電体基板１１やベースプレート５０に発熱体を内蔵させることも可能である。ベースプレート５０やセラミック誘電体基板１１の温度を調整することで、静電チャック１１０によって吸着保持される対象物Ｗの温度を調整することができる。
また、セラミック誘電体基板１１の第１主面１１ａ側には、必要に応じてドット１３が設けられており、ドット１３の間に溝１４が設けられている。すなわち、第１主面１１ａは凹凸面であり、凹部と凸部とを有する。第１主面１１ａの凸部がドット１３に相当し、第１主面１１ａの凹部が溝１４に相当する。溝１４は、ＸＹ平面内において連続して延びている。静電チャック１１０に載置された対象物Ｗの裏面と溝１４を含む第１主面１１ａとの間に空間が形成される。
セラミック誘電体基板１１は、溝１４と接続された貫通孔１５を有する。貫通孔１５は、第２主面１１ｂから第１主面１１ａにかけて設けられる。すなわち、貫通孔１５は、第２主面１１ｂから第１主面１１ａまでＺ方向に延び、セラミック誘電体基板１１を貫通する。
ドット１３の高さ（溝１４の深さ）、ドット１３及び溝１４の面積比率、形状等を適宜選択することで、対象物Ｗの温度や対象物Ｗに付着するパーティクルを好ましい状態にコントロールすることができる。
ベースプレート５０には、ガス導入路５３が設けられる。ガス導入路５３は、ベースプレート５０を例えば貫通するように設けられる。ガス導入路５３は、ベースプレート５０を貫通せず、他のガス導入路５３の途中から分岐してセラミック誘電体基板１１側まで設けられていてもよい。また、ガス導入路５３は、ベースプレート５０の複数箇所に設けられてもよい。
ガス導入路５３は、貫通孔１５と連通する。すなわち、ガス導入路５３に流入したガス（ヘリウム（Ｈｅ）等）は、ガス導入路５３を通過した後に、貫通孔１５に流入する。
貫通孔１５に流入したガスは、貫通孔１５を通過した後に、対象物Ｗと溝１４を含む第１主面１１ａとの間に設けられた空間に流入する。これにより、対象物Ｗをガスによって直接冷却することができる。
第１多孔質部９０は、例えば、Ｚ方向においてベースプレート５０と、セラミック誘電体基板１１の第１主面１１ａと、の間であって、ガス導入路５３と対向する位置に設けることができる。例えば、第１多孔質部９０は、セラミック誘電体基板１１の貫通孔１５に設けられる。例えば、第１多孔質部９０は、貫通孔１５に挿入されている。
図２（ａ）及び図２（ｂ）は、実施形態に係る静電チャックを例示する模式図である。図２（ａ）は、第１多孔質部９０の周辺を例示する。図２（ａ）は、図１に示す領域Ａの拡大図に相当する。図２（ｂ）は、第１多孔質部９０を例示する平面図である。
また、図２（ｃ）、（ｄ）は、他の実施形態に係る孔部１５ｃを例示するための模式断面図である。
なお、煩雑となるのを避けるために、図２（ａ）、（ｃ）、（ｄ）においてはドット１３（例えば、図１を参照）を省いて描いている。
この例では、貫通孔１５は、孔部１５ａと、孔部１５ｂ（第１孔部の一例に相当する）と、を有する。孔部１５ａの一端は、セラミック誘電体基板１１の第２主面１１ｂに位置する。
また、セラミック誘電体基板１１は、Ｚ方向において第１主面１１ａと第１多孔質部９０との間に位置する孔部１５ｂを有することができる。孔部１５ｂは、孔部１５ａと連通し、セラミック誘電体基板１１の第１主面１１ａまで延びる。すなわち、孔部１５ｂの一端は、第１主面１１ａ（溝１４）に位置する。孔部１５ｂは、第１多孔質部９０と溝１４とを連結する連結孔である。孔部１５ｂの径（Ｘ方向に沿った長さ）は、孔部１５ａの径（Ｘ方向に沿った長さ）よりも小さい。径の小さい孔部１５ｂを設けることにより、セラミック誘電体基板１１と対象物Ｗとの間に形成される空間（例えば溝１４を含む第１主面１１ａ）のデザインの自由度を高めることができる。例えば、図２（ａ）のように、溝１４の幅（Ｘ方向に沿った長さ）を第１多孔質部９０の幅（Ｘ方向に沿った長さ）よりも短くすることができる。これにより、例えば、セラミック誘電体基板１１と対象物Ｗとの間に形成される空間における放電を抑制することができる。
孔部１５ｂの径は、例えば０．０５ミリメートル（ｍｍ）以上０．５ｍｍ以下である。孔部１５ａの径は、例えば１ｍｍ以上５ｍｍ以下である。なお、孔部１５ｂは、孔部１５ａと間接的に連通していてもよい。すなわち、孔部１５ａと孔部１５ｂとを接続する孔部１５ｃ（第２孔部の一例に相当する）が設けられてもよい。図２（ａ）に表したように、孔部１５ｃは、セラミック誘電体基板１１に設けることができる。図２（ｃ）に表したように、孔部１５ｃは、第１多孔質部９０に設けることもできる。図２（ｄ）に表したように、孔部１５ｃは、セラミック誘電体基板１１および第１多孔質部９０に設けることもできる。すなわち、セラミック誘電体基板１１および第１多孔質部９０の少なくともいずれかは、孔部１５ｂと第１多孔質部９０との間に位置する孔部１５ｃを有することができる。この場合、孔部１５ｃがセラミック誘電体基板１１に設けられていれば、孔部１５ｃの周囲における強度を高くすることができ、孔部１５ｃの周辺におけるチッピングなどの発生を抑制できる。そのため、アーク放電の発生をより効果的に抑制することができる。孔部１５ｃが第１多孔質部９０に設けられていれば、孔部１５ｃと第１多孔質部９０との位置合わせが容易となる。そのため、アーク放電の低減とガスの流れの円滑化との両立がより容易となる。孔部１５ａ、孔部１５ｂ及び孔部１５ｃのそれぞれは、例えば、Ｚ方向に延びる円筒状である。
この場合、Ｘ方向またはＹ方向において、孔部１５ｃの寸法は、第１多孔質部９０の寸法よりも小さく、孔部ｂの寸法よりも大きくすることができる。本実施形態に係る静電チャック１１０によれば、ガス導入路５３と対向する位置に設けられた第１多孔質部９０により、孔部１５ｂに流れるガスの流量を確保しつつ、アーク放電に対する耐性を向上させることができる。また、孔部１５ｃのＸ方向またはＹ方向における寸法を、孔部１５ｂの該寸法よりも大きくしているので、寸法の大きな第１多孔質部９０に導入されたガスの大部分を、孔部１５ｃを介して寸法の小さな孔部１５ｂに導入することができる。すなわち、アーク放電の低減とガスの流れの円滑化を図ることができる。
前述したように、セラミック誘電体基板１１は、第１主面１１ａに開口し、第１孔部１５と連通する少なくとも１つの溝１４を有している。Ｚ方向において、孔部１５ｃの寸法は、溝１４の寸法よりも小さくすることができる。この様にすれば、第１主面１１ａ側に溝１４を介してガスを供給することができる。そのため、第１主面１１ａのより広い範囲にガスを供給することが容易となる。また、孔部１５ｃのＸ方向またはＹ方向における寸法を、溝１４の寸法よりも小さくしているので、ガスが孔部１５ｃを通過する時間を短くすることができる。すなわち、ガスの流れの円滑化を図りつつ、アーク放電の発生をより効果的に抑制することができる。
前述したように、セラミック誘電体基板１１と、ベースプレート５０との間には接着部６０を設けることができる。Ｚ方向において、孔部１５ｃの寸法は、接着部６０の寸法よりも小さくすることができる。この様にすれば、セラミック誘電体基板１１とベースプレート５０との接合強度を向上させることができる。また、Ｚ方向における孔部１５ｃの寸法を、接着部６０の寸法よりも小さくしているので、ガスの流れの円滑化を図りつつ、アーク放電の発生をより効果的に抑制することができる。
この例では、第１多孔質部９０は、孔部１５ａに設けられている。このため、第１多孔質部９０の上面９０Ｕは、第１主面１１ａに露出していない。すなわち、第１多孔質部９０の上面９０Ｕは、第１主面１１ａと第２主面１１ｂとの間に位置する。一方、第１多孔質部９０の下面９０Ｌは、第２主面１１ｂに露出している。
第１多孔質部９０は、複数の孔を有する多孔領域９１と、多孔領域９１よりも緻密な緻密領域９３と、を有する。緻密領域９３は、多孔領域９１に比べて孔が少ない領域、または、実質的に孔を有さない領域である。緻密領域９３の気孔率（パーセント：％）は、多孔領域９１の気孔率（％）よりも低い。そのため、緻密領域９３の密度（グラム／立方センチメートル：ｇ／ｃｍ３）は、多孔領域９１の密度（ｇ／ｃｍ３）よりも高い。緻密領域９３が多孔領域９１に比べて緻密であることにより、例えば、緻密領域９３の剛性（機械的な強度）は、多孔領域９１の剛性よりも高い。
緻密領域９３の気孔率は、例えば、緻密領域９３の全体積に占める、緻密領域９３に含まれる空間（孔）の体積の割合である。多孔領域９１の気孔率は、例えば、多孔領域９１の全体積に占める、多孔領域９１に含まれる空間（孔）の体積の割合である。例えば、多孔領域９１の気孔率は、５％以上４０％以下、好ましくは１０％以上３０％以下であり、緻密領域９３の気孔率は、０％以上５％以下である。
第１多孔質部９０は、柱状（例えば円柱状）である。また、多孔領域９１は、柱状（例えば円柱状）である。緻密領域９３は、多孔領域９１と接している、または、多孔領域９１と連続している。図２（ｂ）に示すように、Ｚ方向に沿って見たときに、緻密領域９３は、多孔領域９１の外周を囲む。緻密領域９３は、多孔領域９１の側面９１ｓを囲む筒状（例えば円筒状）である。言い換えれば、多孔領域９１は、緻密領域９３をＺ方向に貫通するように設けられている。ガス導入路５３から貫通孔１５へ流入したガスは、多孔領域９１に設けられた複数の孔を通り、溝１４に供給される。
このような多孔領域９１を有する第１多孔質部９０を設けることにより、貫通孔１５に流れるガスの流量を確保しつつ、アーク放電に対する耐性を向上させることができる。また、第１多孔質部９０が緻密領域９３を有することにより、第１多孔質部９０の剛性（機械的な強度）を向上させることができる。
例えば、第１多孔質部９０は、セラミック誘電体基板１１と一体化している。２つの部材が一体化している状態とは、２つの部材が例えば焼結などにより化学的に結合している状態である。２つの部材の間には、一方の部材を他方の部材に対して固定するための材料（例えば接着剤）が設けられない。すなわち、第１多孔質部９０とセラミック誘電体基板１１との間には、接着剤などの他の部材が設けられておらず、第１多孔質部９０とセラミック誘電体基板１１とが一体化している。
より具体的には、第１多孔質部９０とセラミック誘電体基板１１とが一体化している状態においては、第１多孔質部９０の側面（緻密領域９３の側面９３ｓ）が、貫通孔１５の内壁１５ｗと接しており、第１多孔質部９０は、第１多孔質部９０が接する内壁１５ｗにより支持され、セラミック誘電体基板１１に対して固定されている。
例えば、セラミック誘電体基板１１となる焼結前の基材に貫通孔を設け、その貫通孔に第１多孔質部９０を嵌め込む。この状態でセラミック誘電体基板１１（及び嵌合された第１多孔質部９０）を焼結することで、第１多孔質部９０とセラミック誘電体基板１１とを一体化させることができる。
このように、第１多孔質部９０は、セラミック誘電体基板１１と一体化することで、セラミック誘電体基板１１に対して固定されている。これにより、第１多孔質部９０を接着剤などによってセラミック誘電体基板１１に固定する場合に比べて、静電チャック１１０の強度を向上させることができる。例えば、接着剤の腐食やエロージョン等による静電チャックの劣化が生じない。
第１多孔質部９０とセラミック誘電体基板１１とを一体化させる場合、第１多孔質部９０の外周の側面には、セラミック誘電体基板１１から力が掛かる。一方、ガスの流量を確保するため、第１多孔質部９０に複数の孔を設けた場合、第１多孔質部９０の機械的強度が低下する。このため、第１多孔質部をセラミック誘電体基板１１と一体化するときに、セラミック誘電体基板１１から第１多孔質部９０に加えられる力によって、第１多孔質部９０が破損する恐れがある。
これに対して、第１多孔質部９０が緻密領域９３を有することにより、第１多孔質部９０の剛性（機械的な強度）を向上させることができ、第１多孔質部９０をセラミック誘電体基板１１と一体化させることができる。
なお、実施形態において、第１多孔質部９０は、セラミック誘電体基板１１と必ずしも一体化していなくてもよい。例えば、図１２に示すように、接着剤を用いて、第１多孔質部９０をセラミック誘電体基板に取り付けてもよい。
また、緻密領域９３は、貫通孔１５を形成するセラミック誘電体基板１１の内壁１５ｗと、多孔領域９１と、の間に位置する。すなわち、第１多孔質部９０の内側に多孔領域９１が設けられ、外側に緻密領域９３が設けられている。第１多孔質部９０の外側に緻密領域９３が設けられることにより、セラミック誘電体基板１１から第１多孔質部９０に加えられる力に対する剛性を向上させることができる。これにより、第１多孔質部９０とセラミック誘電体基板１１とを一体化させやすくすることができる。また、例えば、第１多孔質部９０とセラミック誘電体基板１１との間に接着部材６１（図１２参照）が設けられる場合、第１多孔質部９０内を通過するガスが接着部材６１に触れることを緻密領域９３によって抑制することができる。これにより、接着部材６１の劣化を抑制することができる。また、第１多孔質部９０の内側に多孔領域９１が設けられることにより、セラミック誘電体基板１１の貫通孔１５が緻密領域９３で塞がれることを抑え、ガスの流量を確保することができる。
緻密領域９３の厚さ（多孔領域９１の側面９１ｓと、緻密領域９３の側面９３ｓと、の間の長さＬ０）は、例えば、１００μｍ以上１０００μｍ以下である。
第１多孔質部９０の材料には、絶縁性を有するセラミックが用いられる。第１多孔質部９０（多孔領域９１及び緻密領域９３のそれぞれ）は、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）及び酸化イットリウム（Ｙ２Ｏ３）の少なくともいずれかを含む。これにより、第１多孔質部９０の高い絶縁耐圧と高い剛性とを得ることができる。
例えば、第１多孔質部９０は、酸化アルミニウム、酸化チタン、及び酸化イットリウムのいずれかを主成分とする。
この場合、セラミック誘電体基板１１の酸化アルミニウムの純度は、第１多孔質部９０の酸化アルミニウムの純度よりも高くすることができる。この様にすれば、静電チャック１１０の耐プラズマ性等の性能を確保し、かつ、第１多孔質部９０の機械的強度を確保することができる。一例としては、第１多孔質部９０に微量の添加物を含有させることにより、第１多孔質部９０の焼結が促進され、気孔の制御や機械的強度の確保が可能となる。
本明細書において、セラミック誘電体基板１１の酸化アルミニウムなどのセラミックス純度は、蛍光Ｘ線分析、ＩＣＰ−ＡＥＳ法（Inductively Coupled Plasma−Atomic Emission Spectrometry：高周波誘導結合プラズマ発光分光分析法）などにより測定することができる。
例えば、多孔領域９１の材料と緻密領域９３の材料とは、同じである。ただし、多孔領域９１の材料は緻密領域９３の材料と異なっていてもよい。多孔領域９１の材料の組成は、緻密領域９３の材料の組成と異なっていてもよい。
また、図２（ａ）に示すように、多孔領域９１（後述する複数の疎部分９４）と電極１２との間のＸ方向またはＹ方向の距離Ｄ１は、第１主面１１ａと電極１２との間のＺ方向の距離Ｄ２よりも長い。第１多孔質部９０に設けられた多孔領域９１と電極１２との間のＸ方向またはＹ方向における距離Ｄ１をより長くすることにより、第１多孔質部９０での放電を抑制することができる。また、第１主面１１ａと電極１２との間のＺ方向における距離Ｄ２をより短くすることにより、第１主面１１ａに載置される対象物Ｗを吸着する力を大きくすることができる。
図３（ａ）及び図３（ｂ）は、実施形態に係る静電チャックの第１多孔質部を例示する模式図である。
図３（ａ）は、Ｚ方向に沿って見た第１多孔質部９０の平面図であり、図３（ｂ）は、第１多孔質部９０のＺＹ平面における断面図である。
図３（ａ）及び図３（ｂ）に示すように、この例では、多孔領域９１は、複数の疎部分９４と、密部分９５と、を有する。複数の疎部分９４のそれぞれは、複数の孔を有する。密部分９５は、疎部分９４よりも緻密である。すなわち、密部分９５は、疎部分９４に比べて孔が少ない部分、または、実質的に孔を有さない部分である。密部分９５の気孔率は、疎部分９４の気孔率よりも低い。そのため、密部分９５の密度は、疎部分９４の密度よりも高い。密部分９５の気孔率は、緻密領域９３の気孔率と同じであってもよい。密部分９５が疎部分９４に比べて緻密であることにより、密部分９５の剛性は、疎部分９４の剛性よりも高い。
１つの疎部分９４の気孔率は、例えば、その疎部分９４の全体積に占める、その疎部分９４に含まれる空間（孔）の体積の割合である。密部分９５の気孔率は、例えば、密部分９５の全体積に占める、密部分９５に含まれる空間（孔）の体積の割合である。例えば、疎部分９４の気孔率は、２０％以上６０％以下、好ましくは３０％以上５０％以下であり、密部分９５の気孔率は、０％以上５％以下である。
複数の疎部分９４のそれぞれは、Ｚ方向に延びる。例えば、複数の疎部分９４のそれぞれは、柱状（円柱状又は多角柱状）であり、多孔領域９１をＺ方向に貫通するように設けられている。密部分９５は、複数の疎部分９４同士の間に位置する。密部分９５は、互いに隣接する疎部分９４を仕切る壁状である。図３（ａ）に示すように、Ｚ方向に沿って見たときに、密部分９５は、複数の疎部分９４のそれぞれの外周を囲むように設けられている。密部分９５は、多孔領域９１の外周において、緻密領域９３と連続している。
多孔領域９１内に設けられる疎部分９４の数は、例えば５０個以上１０００個以下である。図３（ａ）に示すように、Ｚ方向に沿って見たときに、複数の疎部分９４同士は、互いに略同じ大きさである。例えば、Ｚ方向に沿って見たときに、複数の疎部分９４は、多孔領域９１内において等方的に均一に分散されている。例えば、隣接する疎部分９４同士の距離（すなわち密部分９５の厚さ）は、略一定である。
例えば、Ｚ方向に沿って見たときに、緻密領域９３の側面９３ｓと、複数の疎部分９４のうち最も側面９３ｓに近い疎部分９４と、の間の距離Ｌ１１は、１００μｍ以上１０００μｍ以下である。
このように、多孔領域９１に複数の疎部分９４と、疎部分９４よりも緻密な密部分９５と、を設けることにより、多孔領域内において３次元的にランダムに複数の孔が分散された場合に比べて、アーク放電に対する耐性と貫通孔１５に流れるガスの流量とを確保しつつ、第１多孔質部９０の剛性を向上させることができる。
例えば、多孔領域の気孔率が大きくなると、ガスの流量が大きくなる一方、アーク放電に対する耐性及び剛性が低下する。これに対して、密部分９５を設けることにより、気孔率を大きくした場合でも、アーク放電に対する耐性及び剛性の低下を抑制することができる。
例えば、Ｚ方向に沿って見たときに、複数の疎部分９４のすべてを含む最小の円、楕円、又は多角形を想定する。その円、楕円、又は多角形の内側を多孔領域９１とし、その円、楕円、又は多角形の外側を緻密領域９３と考えることができる。
以上に説明したように、第１多孔質部９０は、第１孔および第２孔を含む複数の孔９６を有する複数の疎部分９４と、疎部分９４の密度よりも高い密度を有する密部分９５と、を有することができる。複数の疎部分９４のそれぞれは、Ｚ方向に延びている。密部分９５は、複数の疎部分９４同士の間に位置している。疎部分９４は、孔９６（第１孔）と孔９６（第２孔）との間に設けられた壁部９７を有している。Ｘ方向またはＹ方向において、壁部９７の寸法の最小値は、密部分９５の寸法の最小値よりも小さくすることができる。この様にすれば、第１多孔質部９０にＺ方向に延びる疎部分９４と密部分９５とが設けられているので、アーク放電に対する耐性とガス流量とを確保しつつ、第１多孔質部９０の機械的な強度（剛性）を向上させることができる。
Ｘ方向またはＹ方向において、複数の疎部分９４のそれぞれに設けられた複数の孔９６の寸法は、密部分９５の寸法よりも小さくすることができる。この様にすれば、複数の孔９６の寸法を十分に小さくできるため、アーク放電に対する耐性をさらに向上させることができる。
また、複数の疎部分９４のそれぞれに設けられた複数の孔９６の縦横比（アスペクト比）は、３０以上１００００以下とすることができる。この様にすれば、アーク放電に対する耐性をさらに向上させることができる。より好ましくは、複数の孔９６の縦横比（アスペクト比）の下限は１００以上であり、上限は１６００以下である。
また、Ｘ方向またはＹ方向において、複数の疎部分９４のそれぞれに設けられた複数の孔９６の寸法は、１マイクロメートル以上２０マイクロメートル以下とすることができる。この様にすれば、孔９６の寸法が１〜２０マイクロメートルの１方向に延びる孔９６を配列させることができるので、アーク放電に対する高い耐性を実現することができる。
また、後述する図６（ａ）、（ｂ）に表したように、Ｚ方向に沿って見たときに、第１孔９６ａは疎部分９４の中心部に位置し、複数の孔９６のうち第１孔９６ａと隣接し第１孔９６ａを囲む孔９６ｂ〜９６ｇの数は、６とすることができる。この様にすれば、平面視において、高い等方性かつ高い密度で複数の孔を配置することが可能となる。これにより、アーク放電に対する耐性と流れるガスの流量とを確保しつつ、第１多孔質部９０の剛性を向上させることができる。
図４は、実施形態に係る静電チャックの第１多孔質部を例示する模式的平面図である。
図４は、Ｚ方向に沿って見た第１多孔質部９０の一部を示し、図３（ａ）の拡大図に相当する。
Ｚ方向に沿って見たときに、複数の疎部分９４のそれぞれは、略六角形（略正六角形）である。Ｚ方向に沿って見たときに、複数の疎部分９４は、多孔領域９１の中心部に位置する第１疎部分９４ａと、第１疎部分９４ａを囲む６つの疎部分９４（第２〜第７疎部分９４ｂ〜９４ｇ）を有する。
第２〜第７疎部分９４ｂ〜９４ｇは、第１疎部分９４ａと隣接している。第２〜第７疎部分９４ｂ〜９４ｇは、複数の疎部分９４のうち、第１疎部分９４ａに最近接する疎部分９４である。
第２疎部分９４ｂ及び第３疎部分９４ｃは、第１疎部分９４ａとＸ方向において並ぶ。すなわち、第１疎部分９４ａは、第２疎部分９４ｂと第３疎部分９４ｃとの間に位置する。
第１疎部分９４ａのＸ方向に沿った長さＬ１（第１疎部分９４ａの径）は、第１疎部分９４ａと第２疎部分９４ｂとの間のＸ方向に沿った長さＬ２よりも長く、第１疎部分９４ａと第３疎部分９４ｃとの間のＸ方向に沿った長さＬ３よりも長い。
なお、長さＬ２及び長さＬ３のそれぞれは、密部分９５の厚さに相当する。すなわち、長さＬ２は、第１疎部分９４ａと第２疎部分９４ｂとの間の密部分９５のＸ方向に沿った長さである。長さＬ３は、第１疎部分９４ａと第３疎部分９４ｃとの間の密部分９５のＸ方向に沿った長さである。長さＬ２と長さＬ３とは、略同じである。例えば、長さＬ２は、長さＬ３の０．５倍以上２．０倍以下である。
また、長さＬ１は、第２疎部分９４ｂのＸ方向に沿った長さＬ４（第２疎部分９４ｂの径）と略同じであり、第３疎部分９４ｃのＸ方向に沿った長さＬ５（第３疎部分９５ｃの径）と略同じである。例えば、長さＬ４及び長さＬ５のそれぞれは、長さＬ１の０．５倍以上２．０倍以下である。
このように、第１疎部分９４ａは、複数の疎部分９４のうちの６つの疎部分９４に隣接し囲まれている。すなわち、Ｚ方向に沿って見たときに、多孔領域９１の中心部において、１つの疎部分９４と隣接する疎部分９４の数は、６である。これにより、平面視において、高い等方性かつ高い密度で複数の疎部分９４を配置することが可能である。これにより、アーク放電に対する耐性と貫通孔１５に流れるガスの流量とを確保しつつ、第１多孔質部９０の剛性を向上させることができる。また、アーク放電に対する耐性のばらつき、貫通孔１５に流れるガスの流量のばらつき、及び第１多孔質部９０の剛性のばらつきを抑制することができる。
疎部分９４の径（長さＬ１、Ｌ４、またはＬ５など）は、例えば、５０μｍ以上５００μｍ以下である。密部分９５の厚さ（長さＬ２またはＬ３など）は、例えば、１０μｍ以上１００μｍ以下である。疎部分９４の径は、密部分９５の厚さよりも大きい。また、密部分９５の厚さは、緻密領域９３の厚さよりも薄い。
図５は、実施形態に係る静電チャックの第１多孔質部を例示する模式的平面図である。 図５は、Ｚ方向に沿って見た第１多孔質部９０の一部を示す。図５は、１つの疎部分９４の周辺の拡大図である。
図５に示すように、この例では、疎部分９４は、複数の孔９６と、複数の孔９６同士の間に設けられた壁部９７と、を有する。
複数の孔９６のそれぞれは、Ｚ方向に延びる。複数の孔９６のそれぞれは、１方向に延びるキャピラリ状（１次元キャピラリ構造）であり、疎部分９４をＺ方向に貫通している。壁部９７は、互いに隣接する孔９６を仕切る壁状である。図５に示すように、Ｚ方向に沿って見たときに、壁部９７は、複数の孔９６のそれぞれの外周を囲むように設けられる。壁部９７は、疎部分９４の外周において、密部分９５と連続している。
１つの疎部分９４内に設けられる孔９６の数は、例えば５０個以上１０００個以下である。図５に示すように、Ｚ方向に沿って見たときに、複数の孔９６同士は、互いに略同じ大きさである。例えば、Ｚ方向に沿って見たときに、複数の孔９６は、疎部分９４内において等方的に均一に分散されている。例えば、隣接する孔９６同士の距離（すなわち壁部９７の厚さ）は、略一定である。
このように、１方向に延びる孔９６が疎部分９４内に配列されることで、疎部分内において３次元的にランダムに複数の孔が分散された場合に比べて、アーク放電に対する高い耐性を少ないばらつきで実現することができる。
ここで、複数の孔９６の「キャピラリ状構造」についてさらに説明する。
近年、半導体の高集積化を目的とした回路線幅の細線化、回路ピッチの微細化がさらに進行している。静電チャックには更なるハイパワーが印加され、より高いレベルでの吸着対象物の温度コントロールが求められている。こうした背景より、ハイパワー環境下においてもアーク放電を確実に抑制しつつ、ガス流量を十分に確保するとともに、その流量を高精度に制御することが求められている。本実施の形態に係る静電チャック１１０では、ヘリウム供給孔（ガス導入路５３）でのアーク放電防止のために従来から設けられているセラミックプラグ（第１多孔質部９０）において、その孔径（孔９６の径）を例えば数〜十数μｍのレベルにまで小さくしている（孔９６の径の詳細については後述）。径がこのレベルにまで小さくなると、ガスの流量制御が困難となる恐れがある。そこで、本発明においては、例えば、孔９６を、Ｚ方向に沿うようにその形状をさらに工夫している。具体的には、従来は比較的大きな孔で流量を確保し、かつ、その形状を３次元的に複雑にすることでアーク放電防止を達成していた。一方、本発明では、孔９６を例えばその径が数〜十数μｍのレベルにまで微細にすることでアーク放電防止を達成し、逆にその形状を単純化することにより流量を確保している。つまり、従来とは全く異なる思想に基づき本発明に想到したものである。
なお、疎部分９４の形状は、六角形に限らず、円（又は楕円）やその他の多角形であってもよい。例えば、Ｚ方向に沿って見たときに、１０μｍ以下の間隔で並ぶ複数の孔９６のすべてを含む最小の円、楕円、又は多角形を想定する。その円、楕円、又は多角形の内側を疎部分９４とし、その円、楕円、又は多角形の外側を密部分９５と考えることができる。
図６（ａ）及び図６（ｂ）は、実施形態に係る静電チャックの第１多孔質部を例示する模式的平面図である。
図６（ａ）及び図６（ｂ）は、Ｚ方向に沿って見た第１多孔質部９０の一部を示し、１つの疎部分９４内の孔９６を示す拡大図である。
図６（ａ）に示すように、Ｚ方向に沿って見たときに、複数の孔９６は、疎部分９４の中心部に位置する第１孔９６ａと、第１孔９６ａを囲む６つの孔９６（第２〜第７孔９６ｂ〜９６ｇ）を有する。第２〜第７孔９６ｂ〜９６ｇは、第１孔９６ａと隣接している。第２〜第７孔９６ｂ〜９６ｇは、複数の孔９６のうち、第１孔９６ａに最近接する孔９６である。
第２孔９６ｂ及び第３孔９６ｃは、第１孔９６ａとＸ方向において並ぶ。すなわち、第１孔９６ａは、第２孔９６ｂと第３孔９６ｃとの間に位置する。
例えば、第１孔９６ａのＸ方向に沿った長さＬ６（第１孔９６ａの径）は、第１孔９６ａと第２孔９６ｂとの間のＸ方向に沿った長さＬ７よりも長く、第１孔９６ａと第３孔９６ｃとの間のＸ方向に沿った長さＬ８よりも長い。
なお、長さＬ７及び長さＬ８のそれぞれは、壁部９７の厚さに相当する。すなわち、長さＬ７は、第１孔９６ａと第２孔９６ｂとの間の壁部９７のＸ方向に沿った長さである。長さＬ８は、第１孔９６ａと第３孔９６ｃとの間の壁部９７のＸ方向に沿った長さである。長さＬ７と長さＬ８とは、略同じである。例えば、長さＬ７は、長さＬ８の０．５以上２．０倍以下である。
また、長さＬ６は、第２孔９６ｂのＸ方向に沿った長さＬ９（第２孔９６ｂの径）と略同じであり、第３孔９６ｃのＸ方向に沿った長さＬ１０（第３孔９６ｃの径）と略同じである。例えば、長さＬ９及び長さＬ１０のそれぞれは、長さＬ６の０．５倍以上２．０倍以下である。
例えば、孔の径が小さいと、アーク放電に対する耐性や剛性が向上する。一方、孔の径が大きいと、ガスの流量を大きくすることができる。孔９６の径（長さＬ６、Ｌ９、またはＬ１０など）は、例えば、１マイクロメートル（μｍ）以上２０μｍ以下である。径が１〜２０μｍの１方向に延びる孔が配列されることで、アーク放電に対する高い耐性を少ないばらつきで実現することができる。より好ましくは孔９６の径は、３μｍ以上１０μｍ以下である。
ここで、孔９６の径の測定方法について説明する。走査型電子顕微鏡（例えば、日立ハイテクノロジーズ、Ｓ−３０００）を用い、１０００倍以上の倍率で画像を取得する。市販の画像解析ソフトを用い、孔９６について１００個分の円相当径を算出し、その平均値を孔９６の径とする。
複数の孔９６の径のばらつきを抑制することがさらに好ましい。径のばらつきを小さくすることで、流れるガスの流量および絶縁耐圧をより精密に制御することが可能となる。複数の孔９６の径のばらつきとして、上記孔９６の径の算出において取得した１００個分の円相当径の累積分布を利用することができる。具体的には、粒度分布測定に一般に用いられる、累積分布５０ｖｏｌ％のときの粒子径Ｄ５０（メジアン径）及び累積分布９０ｖｏｌ％のときの粒子径Ｄ９０の概念を適用し、横軸を孔径（μｍ）、縦軸を相対孔量（％）とした孔９６の累積分布グラフを用い、その孔径の累積分布５０ｖｏｌ％のときの孔径（Ｄ５０径に相当）および累積分布９０ｖｏｌ％のときの孔径（Ｄ９０径に相当）を求める。複数の孔９６の径のばらつきが、Ｄ５０：Ｄ９０≦１：２の関係を満たす程度に抑制されることが好ましい。
壁部９７の厚さ（長さＬ７、Ｌ８など）は、例えば、１μｍ以上１０μｍ以下である。壁部９７の厚さは、密部分９５の厚さよりも薄い。
このように、第１孔９６ａは、複数の孔９６のうちの６つの孔９６に隣接し囲まれている。すなわち、Ｚ方向に沿って見たときに、疎部分９４の中心部において、１つの孔９６と隣接する孔９６の数は、６である。これにより、平面視において、高い等方性かつ高い密度で複数の孔９６を配置することが可能である。これにより、アーク放電に対する耐性と貫通孔１５に流れるガスの流量とを確保しつつ、第１多孔質部９０の剛性を向上させることができる。また、アーク放電に対する耐性のばらつき、貫通孔１５に流れるガスの流量のばらつき、及び第１多孔質部９０の剛性のばらつきを抑制することができる。
図６（ｂ）は、疎部分９４内における複数の孔９６の配置の別の例を示す。図６（ｂ）に示すように、この例では、複数の孔９６は、第１孔９６ａを中心に同心円状に配置される。これにより、平面視において、高い等方性かつ高い密度で複数の孔を配置することが可能である。
なお、以上説明したような構造の第１多孔質部９０は、例えば、押出成形を用いることで製造することができる。また、長さＬ０〜Ｌ１０のそれぞれは、走査型電子顕微鏡などの顕微鏡を用いた観察により測定することができる。
本明細書における気孔率の評価について説明する。ここでは、第１多孔質部９０における気孔率の評価を例にとって説明する。
図３（ａ）の平面図のような画像を取得し、画像解析により、多孔領域９１に占める複数の疎部分９４の割合Ｒ１を算出する。画像の取得には、走査型電子顕微鏡（例えば、日立ハイテクノロジーズ、Ｓ−３０００）を用いる。加速電圧を１５ｋＶ、倍率を３０倍としてＢＳＥ像を取得する。例えば、画像サイズは、１２８０×９６０画素であり、画像階調は２５６階調である。
多孔領域９１に占める複数の疎部分９４の割合Ｒ１の算出には、画像解析ソフトウェア（例えばＷｉｎ−ＲＯＯＦＶｅｒ６．５（三谷商事））を用いる。
Ｗｉｎ−ＲＯＯＦＶｅｒ６．５を用いた割合Ｒ１の算出は以下のようにすることができる。
評価範囲ＲＯＩ１（図３（ａ）を参照）を、全ての疎部分９４を含む最小の円（又は楕円）とする。
単一閾値（例えば０）による二値化処理を行い、評価範囲ＲＯＩ１の面積Ｓ１を算出する。
２つの閾値（例えば０及び１３６）による二値化処理を行い、評価範囲ＲＯＩ１内の複数の疎部分９４の合計の面積Ｓ２を算出する。この際、疎部分９４内の穴埋め処理、及び、ノイズと考えられる小さい面積の領域の削除（閾値：０．００２以下）を行う。また、２つの閾値は、画像の明るさやコントラストによって適宜調整する。
面積Ｓ１に対する、面積Ｓ２の割合として、割合Ｒ１を算出する。すなわち、割合Ｒ１（％）＝（面積Ｓ２）／（面積Ｓ１）×１００である。
実施形態において、多孔領域９１に占める複数の疎部分９４の割合Ｒ１は、例えば、４０％以上７０％以下、好ましくは５０％以上７０％以下である。割合Ｒ１は、例えば６０％程度である。
図５の平面図のような画像を取得し、画像解析により、疎部分９４に占める複数の孔９６の割合Ｒ２を算出する。割合Ｒ２は、例えば、疎部分９４の気孔率に相当する。画像の取得には、走査型電子顕微鏡（例えば、日立ハイテクノロジーズ、Ｓ−３０００）を用いる。加速電圧を１５ｋＶ、倍率を６００倍としてＢＳＥ像を取得する。例えば、画像サイズは、１２８０×９６０画素であり、画像階調は２５６階調である。
疎部分９４に占める複数の孔９６の割合Ｒ２の算出には、画像解析ソフトウェア（例えばＷｉｎ−ＲＯＯＦＶｅｒ６．５（三谷商事））を用いる。
Ｗｉｎ−ＲＯＯＦＶｅｒ６．５を用いた割合Ｒ１の算出は以下のようにすることができる。
評価範囲ＲＯＩ２（図５を参照）を、疎部分９４の形状を近似する六角形とする。評価範囲ＲＯＩ２内に１つの疎部分９４に設けられたすべての孔９６が含まれる。
単一閾値（例えば０）による二値化処理を行い、評価範囲ＲＯＩ２の面積Ｓ３を算出する。
２つの閾値（例えば０及び９６）による二値化処理を行い、評価範囲ＲＯＩ２内の複数の孔９６の合計の面積Ｓ４を算出する。この際、孔９６内の穴埋め処理、及び、ノイズと考えられる小さい面積の領域の削除（閾値：１以下）を行う。また、２つの閾値は、画像の明るさやコントラストによって適宜調整する。
面積Ｓ３に対する面積Ｓ４の割合として、割合Ｒ２を算出する。すなわち、割合Ｒ２（％）＝（面積Ｓ４）／（面積Ｓ３）×１００である。
実施形態において、疎部分９４に占める複数の孔９６の割合Ｒ２（疎部分９４の気孔率）は、例えば、２０％以上６０％以下、好ましくは３０％以上５０％以下である。割合Ｒ２は、例えば４０％程度である。
多孔領域９１の気孔率は、例えば、多孔領域９１に占める複数の疎部分９４の割合Ｒ１と、疎部分９４に占める複数の孔９６の割合Ｒ２と、の積に相当する。例えば、割合Ｒ１が６０％であり、割合Ｒ２が４０％の場合、多孔領域９１の気孔率は、２４％程度と算出できる。
このような気孔率の多孔領域９１を有する第１多孔質部９０を用いることで、貫通孔１５に流れるガスの流量を確保しつつ、絶縁耐圧を向上させることができる。
同様にして、セラミック誘電体基板、第２多孔質部７０の気孔率を算出することができる。なお、走査型電子顕微鏡の倍率は、観察対象に応じて、例えば数十倍〜数千倍の範囲において適宜選択することが好ましい。
図７（ａ）及び図７（ｂ）は、実施形態に係る別の第１多孔質部を例示する模式図である。
図７（ａ）は、Ｚ方向に沿って見た第１多孔質部９０の平面図であり、図７（ｂ）は、図７（ａ）の一部の拡大図に相当する。
図７（ａ）及び図７（ｂ）に示すように、この例では、疎部分９４の平面形状は、円形である。このように、疎部分９４の平面形状は、六角形でなくてもよい。
図８は、実施形態に係る静電チャックを例示する模式的断面図である。
図８は、図２に示す領域Ｂの拡大図に相当する。すなわち、図８は、第１多孔質部９０（緻密領域９３）とセラミック誘電体基板１１との界面Ｆ１の近傍を示す。なお、この例では、第１多孔質部９０及びセラミック誘電体基板１１の材料には、酸化アルミニウムが用いられている。
図８に示すように、第１多孔質部９０は、Ｘ方向またはＹ方向においてセラミック誘電体基板１１側に位置する第１領域９０ｐと、第１領域９０ｐとＸ方向またはＹ方向において連続した第２領域９０ｑと、を有する。第１領域９０ｐ及び第２領域９０ｑは、第１多孔質部９０の緻密領域９３の一部である。
第１領域９０ｐは、Ｘ方向またはＹ方向において第２領域９０ｑとセラミック誘電体基板１１との間に位置する。第１領域９０ｐは、界面Ｆ１からＸ方向またはＹ方向に４０〜６０μｍ程度の領域である。すなわち、第１領域９０ｐのＸ方向またはＹ方向に沿う幅Ｗ１（界面Ｆ１に対して垂直な方向における第１領域９０ｐの長さ）は、例えば、４０μｍ以上６０μｍ以下である。
また、セラミック誘電体基板１１は、Ｘ方向またはＹ方向において第１多孔質部９０（第１領域９０ｐ）側に位置する第１基板領域１１ｐと、第１基板領域１１ｐとＸ方向またはＹ方向において連続した第２基板領域１１ｑと、を有する。第１領域９０ｐと第１基板領域１１ｐとは接して設けられる。第１基板領域１１ｐは、Ｘ方向またはＹ方向において第２基板領域１１ｑと第１多孔質部９０との間に位置する。第１基板領域１１ｐは、界面Ｆ１からＸ方向またはＹ方向に４０〜６０μｍ程度の領域である。すなわち、第１基板領域１１ｐのＸ方向またはＹ方向に沿う幅Ｗ２（界面Ｆ１に対して垂直な方向における第１基板領域１１ｐの長さ）は、例えば、４０μｍ以上６０μｍ以下である。
図９（ａ）及び図９（ｂ）は、実施形態に係る静電チャックを例示する模式的断面図である。
図９（ａ）は、図８に示した第１領域９０ｐの一部の拡大図である。図９（ｂ）は、図８に示した第１基板領域１１ｐの一部の拡大図である。
図９（ａ）に示すように、第１領域９０ｐは、複数の粒子ｇ１（結晶粒）を含む。また、図９（ｂ）に示すように、第１基板領域１１ｐは、複数の粒子ｇ２（結晶粒）を含む。
第１領域９０ｐにおける平均粒子径（複数の粒子ｇ１の径の平均値）は、第１基板領域１１ｐにおける平均粒子径（複数の粒子ｇ２の径の平均値）と異なる。
第１領域９０ｐにおける平均粒子径と第１基板領域１１ｐにおける平均粒子径とが異なることにより、界面Ｆ１において、第１多孔質部９０の結晶粒と、セラミック誘電体基板１１の結晶粒と、の結合強度（界面強度）を向上させることができる。例えば、第１多孔質部９０のセラミック誘電体基板１１からの剥離や、結晶粒の脱粒を抑制することができる。
なお、平均粒子径には、図９（ａ）及び図９（ｂ）のような断面の画像における、結晶粒の円相当直径の平均値を用いることができる。円相当直径とは、対象とする平面形状の面積と同じ面積を有する円の直径である。
セラミック誘電体基板１１と、第１多孔質部９０は、一体化されていることも好ましい。第１多孔質部９０はセラミック誘電体基板１１と一体化していることで、セラミック誘電体基板１１に固定されている。これにより、第１多孔質部９０を接着剤などによってセラミック誘電体基板１１に固定する場合に比べて、静電チャックの強度を向上させることができる。例えば、接着剤の腐食やエロージョン等による静電チャックの劣化を抑制することができる。
この例では、第１基板領域１１ｐにおける平均粒子径は、第１領域９０ｐにおける平均粒子径よりも小さい。第１基板領域１１ｐにおける粒子径が小さいことにより、第１多孔質部とセラミック誘電体基板との界面において、第１多孔質部と、セラミック誘電体基板と、の結合強度を向上させることができる。また、第１基板領域における粒子径が小さいことでセラミック誘電体基板１１の強度を高め、製作時やプロセス時に発生する応力によるクラック等のリスクを抑えることができる。例えば、第１領域９０ｐにおける平均粒子径は、３μｍ以上５μｍ以下である。例えば、第１基板領域１１ｐにおける平均粒子径は、０．５μｍ以上２μｍ以下である。第１基板領域１１ｐにおける平均粒子径は、第１領域９０ｐにおける平均粒子径の１．１倍以上５倍以下である。
また、例えば、第１基板領域１１ｐにおける平均粒子径は、第２基板領域１１ｑにおける平均粒子径よりも小さい。第１領域９０ｐと接して設けられる第１基板領域１１ｐでは、例えば製造工程における焼結時に、第１領域９０ｐとの間における拡散等の相互作用により第１領域９０ｐとの間の界面強度を高くすることが好ましい。一方、第２基板領域１１ｑでは、セラミック誘電体基板１１の材料本来の特性が発現されることが好ましい。第１基板領域１１ｐにおける平均粒子径を第２基板領域１１ｑにおける平均粒子径よりも小さくすることで、第１基板領域１１ｐにおける界面強度の担保と、第２基板領域１１ｑにおけるセラミック誘電体基板１１の特性とを両立させることができる。
第１領域９０ｐにおける平均粒子径は、第１基板領域１１ｐにおける平均粒子径より小さくてもよい。これによって第１多孔質部とセラミック誘電体基板との界面において、第１多孔質部と、セラミック誘電体基板と、の結合強度を向上させることができる。また、第１領域９０ｐにおける平均粒子径が小さいことで、第１多孔質部９０の強度が高くなるため、プロセス時の粒子の脱落を抑制でき、パーティクルを低減できる。
例えば、第１多孔質部９０及びセラミック誘電体基板１１のそれぞれにおいて、材料の組成や、温度などの焼結条件を調整することにより、平均粒子径を調整することができる。例えば、セラミック材料の焼結において加えられる焼結助剤の量や濃度を調整する。例えば、焼結助剤として用いられる酸化マグネシウム（ＭｇＯ）は、結晶粒の異常成長を抑制する。
また、前述したものと同様にして、第１領域９０ｐにおける平均粒子径が、第２基板領域１１ｑにおける平均粒子径よりも小さくなるようにすることもできる。この様にすれば、第１領域９０ｐにおける機械的な強度を向上させることができる。
図２（ａ）を再び参照して、静電チャック１１０の構造について説明を続ける。静電チャック１１０は、第２多孔質部７０をさらに有していてもよい。第２多孔質部７０は、Ｚ方向において第１多孔質部７０とガス導入路５３との間に設けることができる。例えば、第２多孔質部７０は、ベースプレート５０の、セラミック誘電体基板１１側に嵌め込まれる。図２（ａ）に表したように、例えば、ベースプレート５０のセラミック誘電体基板１１側には、座ぐり部５３ａが設けられる。座ぐり部５３ａは、筒状に設けられる。座ぐり部５３ａの内径を適切に設計することで、第２多孔質部７０は、座ぐり部５３ａに嵌合される。
第２多孔質部７０の上面７０Ｕは、ベースプレート５０の上面５０Ｕに露出している。第２多孔質部７０の上面７０Ｕは、第１多孔質部９０の下面９０Ｌと対向している。この例では、第２多孔質部７０の上面７０Ｕと第１多孔質部９０の下面９０Ｌとの間は、空間ＳＰとなっている。空間ＳＰは、第２多孔質部７０及び第１多孔質部９０の少なくともいずれかによって埋められていてもよい。すなわち、第２多孔質部７０と第１多孔質部９０とは接していてもよい。
第２多孔質部７０は、複数の孔を有するセラミック多孔体７１と、セラミック絶縁膜７２と、を有する。セラミック多孔体７１は、筒状（例えば、円筒形）に設けられ、座ぐり部５３ａに嵌合される。第２多孔質部７０の形状は、円筒形が望ましいが、円筒形に限定されるものではない。セラミック多孔体７１には、絶縁性を有する材料が用いられる。セラミック多孔体７１の材料は、例えばＡｌ２Ｏ３やＹ２Ｏ３、ＺｒＯ２、ＭｇＯ、ＳｉＣ、ＡｌＮ、Ｓｉ３Ｎ４である。セラミック多孔体７１の材料は、ＳｉＯ２などのガラスでもよい。セラミック多孔体７１の材料は、Ａｌ２Ｏ３−ＴｉＯ２やＡｌ２Ｏ３−ＭｇＯ、Ａｌ２Ｏ３−ＳｉＯ２、Ａｌ６Ｏ１３Ｓｉ２、ＹＡＧ、ＺｒＳｉＯ４などでもよい。
セラミック多孔体７１の気孔率は、例えば２０％以上６０％以下である。セラミック多孔体７１の密度は、例えば１．５ｇ／ｃｍ３以上３．０ｇ／ｃｍ３以下である。ガス導入路５３を流れてきたＨｅ等のガスは、セラミック多孔体７１の複数の孔を通過し、セラミック誘電体基板１１に設けられた貫通孔１５から溝１４へ送られる。
セラミック絶縁膜７２は、セラミック多孔体７１とガス導入路５３との間に設けられる。セラミック絶縁膜７２は、セラミック多孔体７１よりも緻密である。セラミック絶縁膜７２の気孔率は、例えば１０％以下である。セラミック絶縁膜７２の密度は、例えば３．０ｇ／ｃｍ３以上４．０ｇ／ｃｍ３以下である。セラミック絶縁膜７２は、セラミック多孔体７１の側面に設けられる。
セラミック絶縁膜７２の材料には、例えばＡｌ２Ｏ３、Ｙ２Ｏ３、ＺｒＯ２、ＭｇＯなどが用いられる。セラミック絶縁膜７２の材料には、Ａｌ２Ｏ３−ＴｉＯ２、Ａｌ２Ｏ３−ＭｇＯ、Ａｌ２Ｏ３−ＳｉＯ２、Ａｌ６Ｏ１３Ｓｉ２、ＹＡＧ、ＺｒＳｉＯ４などが用いられてもよい。
セラミック絶縁膜７２は、セラミック多孔体７１の側面に溶射によって形成される。溶射とは、コーティング材料を、加熱により溶融または軟化させ、微粒子状にして加速し、セラミック多孔体７１の側面に衝突させて、偏平に潰れた粒子を凝固・堆積させることにより皮膜を形成する方法のことをいう。セラミック絶縁膜７２は、例えばＰＶＤ（Physical Vapor Deposition）やＣＶＤ、ゾルゲル法、エアロゾルデポジション法などで作製されても良い。セラミック絶縁膜７２として、セラミックを溶射によって形成する場合、膜厚は例えば０．０５ｍｍ以上０．５ｍｍ以下である。
セラミック誘電体基板１１の気孔率は、例えば１％以下である。セラミック誘電体基板１１の密度は、例えば４．２ｇ／ｃｍ３である。
セラミック誘電体基板１１及び第２多孔質部７０における気孔率は、前述のとおり、走査型電子顕微鏡により測定される。密度は、ＪＩＳ Ｃ ２１４１ ５．４．３に基づいて測定される。
第２多孔質部７０がガス導入路５３の座ぐり部５３ａに嵌合されると、セラミック絶縁膜７２とベースプレート５０とが接する状態になる。すなわち、Ｈｅ等のガスを溝１４に導く貫通孔１５と、金属製のベースプレート５０との間に、絶縁性の高いセラミック多孔体７１及びセラミック絶縁膜７２が介在することになる。このような第２多孔質部７０を用いることで、セラミック多孔体７１のみをガス導入路５３に設ける場合に比べて、高い絶縁性を発揮できるようになる。
また、Ｘ方向またはＹ方向において、第２多孔質部７０の寸法は、第１多孔質部９０の寸法よりも大きくすることができる。この様な第２多孔質部７０を設けることでより高い絶縁耐圧を得ることができるので、アーク放電の発生をより効果的に抑制できる。
また、第２多孔質部７０に設けられた複数の孔は、第１多孔質部９０に設けられた複数の孔よりも３次元的に分散し、Ｚ方向に貫通する孔の割合は、第２多孔質部７０よりも第１多孔質部９０の方が多くなるようにすることができる。３次元的に分散した複数の孔を有する第２多孔質部７０を設けることでより高い絶縁耐圧を得ることができるので、アーク放電の発生をより効果的に抑制できる。また、Ｚ方向に貫通する孔の割合が多い第１多孔質部９０を設けることで、ガスの流れの円滑化を図ることができる。
また、Ｚ方向において、第２多孔質部７０の寸法は、第１多孔質部９０の寸法よりも大きくすることができる。この様にすれば、より高い絶縁耐圧を得ることができるので、アーク放電の発生をより効果的に抑制できる。
また、第２多孔質部７０に設けられた複数の孔の径の平均値は、第１多孔質部９０に設けられた複数の孔の径の平均値よりも大きくすることができる。この様にすれば、孔の径が大きい第２多孔質部７０が設けられているので、ガスの流れの円滑化を図ることができる。また、孔の径が小さい第１多孔質部９０が吸着の対象物側に設けられているので、アーク放電の発生をより効果的に抑制することができる。
また、複数の孔の径のばらつきを小さくすることができるので、アーク放電のより効果的な抑制を図ることができる。
図１０は、実施形態に係る静電チャックの第２多孔質部７０を例示する模式的断面図である。
図１０は、セラミック多孔体７１の断面の一部の拡大図である。
セラミック多孔体７１に設けられた複数の孔７１ｐは、セラミック多孔体７１の内部において、Ｘ方向、Ｙ方向及びＺ方向に３次元的に分散されている。言い換えれば、セラミック多孔体７１は、Ｘ方向、Ｙ方向及びＺ方向に広がる３次元的な網状構造である。複数の孔７１ｐは、セラミック多孔体７１において例えばランダムに分散されている。
複数の孔７１ｐは、３次元的に分散されているため、複数の孔７１ｐの一部は、セラミック多孔体７１の表面にも露出している。そのため、セラミック多孔体７１の表面には細かい凹凸が形成されている。つまり、セラミック多孔体７１の表面は粗い。セラミック多孔体７１の表面粗さによって、セラミック多孔体７１の表面に、溶射膜であるセラミック絶縁膜７２を形成しやすくすることができる。例えば、溶射膜とセラミック多孔体７１との接触が向上する。また、セラミック絶縁膜７２の剥離を抑制することができる。
セラミック多孔体７１に設けられた複数の孔７１ｐの径の平均値は、多孔領域９１に設けられた複数の孔９６の径の平均値よりも大きい。孔７１ｐの径は、例えば１０μｍ以上５０μｍ以下である。孔の径が小さい多孔領域９１によって、貫通孔１５に流れるガスの流量を制御（制限）することができる。これにより、セラミック多孔体７１に起因したガス流量のばらつきを抑制することができる。孔７１ｐの径及び孔９６の径の測定は、前述のとおり、走査型電子顕微鏡により行うことができる。
図１１は、実施形態に係る別の静電チャックを例示する模式的断面図である。
図１１は、図２（ａ）と同様に、第１多孔質部９０の周辺を例示する。
この例では、第１多孔質部９０は、セラミック誘電体基板１１と一体化されていない。
第１多孔質部９０とセラミック誘電体基板１１との間には接着部材６１（接着剤）が設けられている。第１多孔質部９０は、セラミック誘電体基板１１に接着部材６１で接着されている。例えば、接着部材６１は、第１多孔質部９０の側面（緻密領域９３の側面９３ｓ）と、貫通孔１５の内壁１５ｗと、の間に設けられる。第１多孔質部９０とセラミック誘電体基板１１は、接していなくてもよい。
接着部材６１には、例えば、シリコーン接着剤が用いられる。接着部材６１は、例えば弾性を有する弾性部材である。接着部材６１の弾性率は、例えば、第１多孔質部９０の緻密領域９３の弾性率よりも低く、セラミック誘電体基板１１の弾性率よりも低い。
接着部材６１によって第１多孔質部９０とセラミック誘電体基板１１とが接着される構造においては、接着部材６１を、第１多孔質部９０の熱収縮とセラミック誘電体基板１１の熱収縮との差に対する緩衝材とすることができる。
以上、本発明の実施の形態について説明した。しかし、本発明はこれらの記述に限定されるものではない。例えば、静電チャック１１０として、クーロン力を用いる構成を例示したが、ジョンソン・ラーベック力を用いる構成であっても適用可能である。また、前述の実施の形態に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１１ セラミック誘電体基板、 １１ａ 第１主面、 １１ｂ 第２主面、 １１ｐ 第１基板領域、 １２ 電極、 １３ ドット、 １４ 溝、 １５ 貫通孔、 １５ａ 孔部、 １５ｂ 孔部(第１孔部)、 １５ｃ 孔部（第２孔部）、 １５ｗ 内壁、 ２０ 接続部、 ５０ ベースプレート、 ５０Ｕ 上面、 ５０ａ 上部、 ５０ｂ 下部、 ５１ 入力路、 ５２ 出力路、 ５３ ガス導入路、 ５５ 連通路、 ６０ 接着部、 ７０ 第２多孔質部、 ７０Ｕ 上面、 ７１ セミック多孔体、 ７１ｐ 孔、 ７２ セラミック絶縁膜、 ８０ 吸着保持用電圧、 ９０ 第１多孔質部、 ９０Ｌ 下面、 ９０Ｕ 上面、 ９０ｐ 第１領域、 ９１ 多孔領域、 ９１ｓ 側面、 ９３ 緻密領域、 ９３ｓ 側面、 ９４ 疎部分、 ９４ａ〜９４ｇ 第１〜第７疎部分、 ９５ 密部分、 ９６ 孔、 ９６ａ〜９６ｇ 第１〜第７孔、 ９７ 壁部、 １１０ 静電チャック、 Ｗ 対象物、 ＳＰ 空間、 ＲＯＩ１ 評価範囲、 ＲＯＩ２ 評価範囲

Claims (17)

  1. 吸着の対象物を載置する第１主面と、前記第１主面とは反対側の第２主面と、を有するセラミック誘電体基板と、
    前記セラミック誘電体基板を支持し、ガス導入路を有するベースプレートと、
    前記ベースプレートと、前記セラミック誘電体基板の前記第１主面と、の間であって、前記ガス導入路と対向する位置に設けられた第１多孔質部と、
    を備え、
    前記セラミック誘電体基板は、前記第１主面と、前記第１多孔質部との間に位置する第１孔部を有し、
    前記セラミック誘電体基板および前記第１多孔質部の少なくともいずれかは、前記第１孔部と、前記第１多孔質部との間に位置する第２孔部を有し、
    前記ベースプレートから前記セラミック誘電体基板へ向かう第１方向と略直交する第２方向において、前記第２孔部の寸法は、前記第１多孔質部の寸法よりも小さく、前記第１孔部の寸法よりも大きいことを特徴とする静電チャック。
  2. 前記第２孔部は、前記セラミック誘電体基板に設けられていることを特徴とする請求項１記載の静電チャック。
  3. 前記第２孔部は、前記第１多孔質部に設けられていることを特徴とする請求項１または２に記載の静電チャック。
  4. 前記セラミック誘電体基板は、前記第１主面に開口し、前記第１孔部と連通する少なくとも１つの溝をさらに有し、
    前記第１方向において、前記第２孔部の寸法は、前記溝の寸法よりも小さいことを特徴とする請求項１〜３のいずれか１つに記載の静電チャック。
  5. 前記セラミック誘電体基板と、前記ベースプレートとの間に設けられた接着部をさらに備え、
    前記第１方向において、前記第２孔部の寸法は、前記接着部の寸法よりも小さいことを特徴とする請求項１〜４のいずれか１つに記載の静電チャック。
  6. 前記第１主面と前記第２主面との間に設けられた電極をさらに備え、
    前記第１多孔質部に設けられた多孔領域と前記電極との間の第２方向における距離は、前記第１主面と前記電極との間の第１方向における距離よりも長いことを特徴とする請求項１〜５のいずれか１つに記載の静電チャック。
  7. 前記第１多孔質部と前記ガス導入路との間に設けられた第２多孔質部をさらに備え、
    前記第２方向において、前記第２多孔質部の寸法は、前記第１多孔質部の寸法よりも大きいことを特徴とする請求項１〜６のいずれか１つに記載の静電チャック。
  8. 前記第１多孔質部と前記ガス導入路との間に設けられ、複数の孔を有する第２多孔質部をさらに備え、
    前記第２多孔質部に設けられた前記複数の孔の径の平均値は、前記第１多孔質部に設けられた複数の孔の径の平均値よりも大きいことを特徴とする請求項１〜７のいずれか１つに記載の静電チャック。
  9. 前記第１多孔質部と前記ガス導入路との間に設けられ、複数の孔を有する第２多孔質部をさらに備え、
    前記第１多孔質部に設けられた前記複数の孔の径のばらつきは、前記第２多孔質部に設けられた複数の孔の径のばらつきよりも小さいことを特徴とする請求項１〜８のいずれか１つに記載の静電チャック。
  10. 前記第１方向において、前記第２多孔質部の寸法は、前記第１多孔質部の寸法よりも大きいことを特徴とする請求項７〜９のいずれか１つに記載の静電チャック。
  11. 前記第２多孔質部に設けられた複数の孔は、前記第１多孔質部に設けられた複数の孔よりも３次元的に分散し、
    前記第１方向に貫通する孔の割合は、前記第２多孔質部よりも前記第１多孔質部の方が多いことを特徴とする請求項７〜１０のいずれか１つに記載の静電チャック。
  12. 前記第１多孔質部および前記セラミック誘電体基板は、酸化アルミニウムを主成分として含み、
    前記セラミック誘電体基板の前記酸化アルミニウムの純度は、前記第１多孔質部の前記酸化アルミニウムの純度よりも高いことを特徴とする請求項１〜１１のいずれか１つに記載の静電チャック。
  13. 前記第１多孔質部は、前記第１孔および前記第２孔を含む複数の孔を有する複数の疎部分と、前記疎部分の密度よりも高い密度を有する密部分と、を有し、
    前記複数の疎部分のそれぞれは、前記第１方向に延び、
    前記密部分は、前記複数の疎部分同士の間に位置し、
    前記疎部分は、前記第１孔と、前記第２孔との間に設けられた壁部を有し、
    前記第２方向において、前記壁部の寸法の最小値は、前記密部分の寸法の最小値よりも小さいことを特徴とする請求項１〜１２のいずれか１つに記載の静電チャック。
  14. 前記第２方向において、前記複数の疎部分のそれぞれに設けられた前記複数の孔の寸法は、前記密部分の寸法よりも小さいことを特徴とする請求項１３記載の静電チャック。
  15. 前記複数の疎部分のそれぞれに設けられた前記複数の孔の縦横比は、３０以上１００００以下であることを特徴とする請求項１３または１４に記載の静電チャック。
  16. 前記第２方向において、前記複数の疎部分のそれぞれに設けられた前記複数の孔の寸法は、１マイクロメートル以上２０マイクロメートル以下であることを特徴とする請求項１３〜１５のいずれか１つに記載の静電チャック。
  17. 前記第１方向に沿って見たときに、前記第１孔は、前記疎部分の中心部に位置し、
    前記複数の孔のうち前記第１孔と隣接し前記第１孔を囲む孔の数は、６であることを特徴とする請求項１３〜１６のいずれか１つに記載の静電チャック。
JP2019046749A 2018-03-14 2019-03-14 静電チャック Pending JP2019165223A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018047009 2018-03-14
JP2018047009 2018-03-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018203725A Division JP6504532B1 (ja) 2018-03-14 2018-10-30 静電チャック

Publications (1)

Publication Number Publication Date
JP2019165223A true JP2019165223A (ja) 2019-09-26

Family

ID=66324149

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018203725A Active JP6504532B1 (ja) 2018-03-14 2018-10-30 静電チャック
JP2019046749A Pending JP2019165223A (ja) 2018-03-14 2019-03-14 静電チャック

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018203725A Active JP6504532B1 (ja) 2018-03-14 2018-10-30 静電チャック

Country Status (5)

Country Link
US (1) US11018039B2 (ja)
JP (2) JP6504532B1 (ja)
KR (1) KR102204659B1 (ja)
CN (1) CN110277341B (ja)
TW (2) TWI693674B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023190449A1 (ja) * 2022-03-30 2023-10-05 京セラ株式会社 通気性プラグおよび載置台
KR20230147691A (ko) 2021-03-25 2023-10-23 교세라 가부시키가이샤 정전 척

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6504532B1 (ja) * 2018-03-14 2019-04-24 Toto株式会社 静電チャック
JP7441403B2 (ja) * 2019-03-05 2024-03-01 Toto株式会社 静電チャック、および処理装置
CN112687602A (zh) * 2019-10-18 2021-04-20 中微半导体设备(上海)股份有限公司 一种静电吸盘及其制造方法、等离子体处理装置
JP7433857B2 (ja) * 2019-11-25 2024-02-20 京セラ株式会社 試料保持具
JP7382978B2 (ja) * 2021-02-04 2023-11-17 日本碍子株式会社 半導体製造装置用部材及びプラグ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5720818A (en) 1996-04-26 1998-02-24 Applied Materials, Inc. Conduits for flow of heat transfer fluid to the surface of an electrostatic chuck
JP2003338492A (ja) 2002-05-21 2003-11-28 Tokyo Electron Ltd プラズマ処理装置
US7697260B2 (en) * 2004-03-31 2010-04-13 Applied Materials, Inc. Detachable electrostatic chuck
JP4390629B2 (ja) * 2004-06-01 2009-12-24 Ｎｅｃエレクトロニクス株式会社 静電吸着装置およびプラズマ処理装置
US7667944B2 (en) * 2007-06-29 2010-02-23 Praxair Technology, Inc. Polyceramic e-chuck
JP5331519B2 (ja) * 2008-03-11 2013-10-30 日本碍子株式会社 静電チャック
US8336891B2 (en) 2008-03-11 2012-12-25 Ngk Insulators, Ltd. Electrostatic chuck
JP5449750B2 (ja) 2008-11-19 2014-03-19 株式会社日本セラテック 静電チャックおよびその製造方法
JP5198226B2 (ja) * 2008-11-20 2013-05-15 東京エレクトロン株式会社 基板載置台および基板処理装置
JP5218865B2 (ja) 2010-03-26 2013-06-26 Ｔｏｔｏ株式会社 静電チャック
CN103843128B (zh) * 2011-09-30 2017-11-21 应用材料公司 静电夹具
JP5956379B2 (ja) * 2012-04-27 2016-07-27 日本碍子株式会社 半導体製造装置用部材
JP5633766B2 (ja) * 2013-03-29 2014-12-03 Toto株式会社 静電チャック
JP6432474B2 (ja) * 2014-03-27 2018-12-05 Toto株式会社 静電チャック
JP5811513B2 (ja) * 2014-03-27 2015-11-11 Toto株式会社 静電チャック
JP6722518B2 (ja) * 2016-06-09 2020-07-15 新光電気工業株式会社 焼結体及びその製造方法と静電チャック
JP6504532B1 (ja) * 2018-03-14 2019-04-24 Toto株式会社 静電チャック
JP6489277B1 (ja) * 2018-03-14 2019-03-27 Toto株式会社 静電チャック

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230147691A (ko) 2021-03-25 2023-10-23 교세라 가부시키가이샤 정전 척
WO2023190449A1 (ja) * 2022-03-30 2023-10-05 京セラ株式会社 通気性プラグおよび載置台

Also Published As

Publication number Publication date
TWI693674B (zh) 2020-05-11
KR20190108481A (ko) 2019-09-24
CN110277341A (zh) 2019-09-24
US20190287839A1 (en) 2019-09-19
JP2019165193A (ja) 2019-09-26
CN110277341B (zh) 2023-06-20
US11018039B2 (en) 2021-05-25
TW201939664A (zh) 2019-10-01
JP6504532B1 (ja) 2019-04-24
TW202046443A (zh) 2020-12-16
TWI799692B (zh) 2023-04-21
KR102204659B1 (ko) 2021-01-19

Similar Documents

Publication Publication Date Title
JP6489277B1 (ja) 静電チャック
JP7424362B2 (ja) 静電チャック
KR102204659B1 (ko) 정전 척
JP7441404B2 (ja) 静電チャック、および処理装置
US11417556B2 (en) Electrostatic chuck and processing apparatus
JP6729735B1 (ja) 静電チャック
CN110277343B (zh) 静电吸盘
JP7402411B2 (ja) 静電チャック
JP6922874B2 (ja) 静電チャック
JP7412684B2 (ja) 静電チャック
JP7441402B2 (ja) 静電チャック、および処理装置
JP7441403B2 (ja) 静電チャック、および処理装置