JP2019154185A - バックアップ電源回路 - Google Patents
バックアップ電源回路 Download PDFInfo
- Publication number
- JP2019154185A JP2019154185A JP2018039183A JP2018039183A JP2019154185A JP 2019154185 A JP2019154185 A JP 2019154185A JP 2018039183 A JP2018039183 A JP 2018039183A JP 2018039183 A JP2018039183 A JP 2018039183A JP 2019154185 A JP2019154185 A JP 2019154185A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- switch circuit
- capacitor
- backup power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Direct Current Feeding And Distribution (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
【課題】昇圧回路などを追加することなくキャパシタの充電電位Vcを主電源VDDと等しくできるバックアップ電源回路を提供する。【解決手段】主電源から負荷回路に電力を供給するための第1の電力供給線と、主電源とキャパシタ3に電力を供給するための第2の電力供給線と、キャパシタから負荷回路に電力を供給するための第3の電力供給線と、第1の電力供給線に介挿される第1のスイッチ回路(ダイオード1)と、第2の電力供給線に介挿される第2のスイッチ回路10と、第3の電力供給線に介挿される第3のスイッチ回路12と、を有する。第2のスイッチ回路と第3のスイッチ回路は、主電源からの電力供給の有無に応じて通電状態を切り替える。【選択図】図1
Description
多くの電源システムで、システムの主電源とは別に二次電池等のキャパシタを有するバックアップ電源回路が備えられている。バックアップ電源回路は、例えばリアルタイムクロックデバイス(RTCデバイス)等の時計機能を有するデバイスが主電源オフの状態でも時計動作を継続させるための電源である。
バックアップ電源回路としては、一般的に図4に示す構成がある。バックアップ電源回路100は、主電源VDDから電力が供給されるRTCデバイス4、制御部5、主電源VDDとRTCデバイス4との間に介挿されるダイオード1、抵抗2、抵抗2とRTCデバイス4との間に接続されるキャパシタ3、第1電源部の出力電圧Vbを分圧してスイッチ回路6のゲートに入力する分圧抵抗部7を含む。バックアップ電源回路100は、主電源VDDに電流が逆流しないようにダイオード1が設けられ、突入電流を抑制するために抵抗2が設けられている。そのため、キャパシタ3は、ダイオード1と抵抗2の電圧降下分だけ低い電圧で充電される。すなわち、当該電圧降下分だけキャパシタ3のバックアップ時間が短くなってしまう。
これに対して、特許文献1では、図3に示すバックアップ電源回路200が提供されている。バックアップ電源200は、主電源VDDに接続され所定電圧を出力する第1電源部と、第2電源部からの電圧に基づいて充電可能なキャパシタ3と、当該キャパシタ3と第2電源部との間に設けられるスイッチ回路部6と、前記主電源VDD、またはキャパシタ3からの電力供給によって作動するRTCデバイス4と、を備え、スイッチ回路部6(NチャネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor))は、前記主電源VDDからの電力供給の有無に応じて通電状態を切り替える。
バックアップ電源回路200は、キャパシタ3の充電電圧を制御部と同じ電圧とすることができるため、バックアップ時間を長くすることができる
バックアップ電源回路200は、キャパシタ3の充電電圧を制御部と同じ電圧とすることができるため、バックアップ時間を長くすることができる
しかしながら、キャパシタ3の充電電圧Vcを制御部5の電位と同じ電圧Vregとするためには、第1電源部の出力電圧Vbが、スイッチ回路部6の特性により、Vregとスイッチ回路部6の閾値電圧を足した値以上である必要がある。
このため、単一電源であるバックアップ電源においては、電源キャパシタ3の充電電圧VcをVregにする昇圧回路が必要になり、回路構成が複雑になってしまう。
また、キャパシタの充電電圧VcがRTCデバイス4の駆動電圧となるため、キャパシタ3が充電されるまでは制御部5からRTCデバイス4へのアクセスが出来ず、電源システムの起動が遅いという課題がある。
そこで本発明は、昇圧回路などを追加することなくキャパシタの充電電圧Vcを電源システムの主電源VDDと等しい値にできるバックアップ電源回路を提供する。
また、キャパシタの充電電圧VcがRTCデバイス4の駆動電圧となるため、キャパシタ3が充電されるまでは制御部5からRTCデバイス4へのアクセスが出来ず、電源システムの起動が遅いという課題がある。
そこで本発明は、昇圧回路などを追加することなくキャパシタの充電電圧Vcを電源システムの主電源VDDと等しい値にできるバックアップ電源回路を提供する。
上記課題を解決するために、本発明は以下の技術的特徴を有する。
本発明のバックアップ電源回路は、主電源から負荷回路に電力供給がなくなった際に、バックアップ電力を供給するキャパシタを有するバックアップ電源回路において、前記主電源から前記負荷回路に電力を供給するための第1の電力供給線と、前記主電源と前記キャパシタに電力を供給するための第2の電力供給線と、前記キャパシタから前記負荷回路に電力を供給するための第3の電力供給線と、前記第1の電力供給線に介挿される第1のスイッチ回路と、前記第2の電力供給線に介挿される第2のスイッチ回路と、前記第3の電力供給線に介挿される第3のスイッチ回路と、前記第2のスイッチ回路と第3のスイッチ回路は、前記主電源からの電力供給の有無に応じて通電状態が切り替わること、を特徴とするバックアップ電源回路である。
本発明のバックアップ電源回路は、主電源から負荷回路に電力供給がなくなった際に、バックアップ電力を供給するキャパシタを有するバックアップ電源回路において、前記主電源から前記負荷回路に電力を供給するための第1の電力供給線と、前記主電源と前記キャパシタに電力を供給するための第2の電力供給線と、前記キャパシタから前記負荷回路に電力を供給するための第3の電力供給線と、前記第1の電力供給線に介挿される第1のスイッチ回路と、前記第2の電力供給線に介挿される第2のスイッチ回路と、前記第3の電力供給線に介挿される第3のスイッチ回路と、前記第2のスイッチ回路と第3のスイッチ回路は、前記主電源からの電力供給の有無に応じて通電状態が切り替わること、を特徴とするバックアップ電源回路である。
上記のような構成とすることで、キャパシタの充電電位を電源システムの主電源と等しくできるため、バックアップ時間を長期化することができる。
キャパシタの充電電圧がRTCデバイスの駆動電圧となり、キャパシタの充電電圧に関わらずシステムを起動可能となるため、起動時間を短くすることができる。
キャパシタの充電電圧がRTCデバイスの駆動電圧となり、キャパシタの充電電圧に関わらずシステムを起動可能となるため、起動時間を短くすることができる。
以下、発明の実施形態を通じて本発明を説明するが、特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1〜図2を参照して、本発明に係る実施形態によるバックアップ電源回路300について説明する。
図1は本発明の実施形態に係るバックアップ電源回路300の構成を示した概略図である。なお、図3、図4に示した従来のバックアップ電源回路100、200と同様または相当部分を示す箇所は、同じ番号を付与している。
図1は本発明の実施形態に係るバックアップ電源回路300の構成を示した概略図である。なお、図3、図4に示した従来のバックアップ電源回路100、200と同様または相当部分を示す箇所は、同じ番号を付与している。
バックアップ電源回路300は、第1のスイッチ回路部1、第2のスイッチ回路部10、第3のスイッチ回路部12、キャパシタ3、主電源VDDからの電圧を分圧する分圧抵抗部7、当該分圧された電圧でオンオフするトランジスタ8、第1の抵抗9、第2の抵抗11を含む。
主電源VDDは、制御部5に接続され、RTCデバイス4はバックアップ電源回路300を介して主電源VDDに接続される。
バックアップ電源回路300において、主電源VDDとRTCデバイス4は第1の電力供給線により接続される。また、主電源VDDとキャパシタ3は第2の電力供給線により接続される。さらにキャパシタ3とRTCデバイス4は第3の電力供給線により接続される。
主電源VDDは、制御部5に接続され、RTCデバイス4はバックアップ電源回路300を介して主電源VDDに接続される。
バックアップ電源回路300において、主電源VDDとRTCデバイス4は第1の電力供給線により接続される。また、主電源VDDとキャパシタ3は第2の電力供給線により接続される。さらにキャパシタ3とRTCデバイス4は第3の電力供給線により接続される。
第1のスイッチ回路部1は、ダイオードであり、第1の電力供給線に介挿される。
第2のスイッチ回路部10は、第2の電力供給線に介挿され、主電源側にドレイン端子、キャパシタ3側にソース端子が接続される。
第3のスイッチ回路部12は、第3の電力供給線に介挿され、RTCデバイス側にソース端子、キャパシタ3側にドレイン端子が接続される。
第2のスイッチ回路部10は、第2の電力供給線に介挿され、主電源側にドレイン端子、キャパシタ3側にソース端子が接続される。
第3のスイッチ回路部12は、第3の電力供給線に介挿され、RTCデバイス側にソース端子、キャパシタ3側にドレイン端子が接続される。
第2のスイッチ回路部10、第3のスイッチ回路部12は、本実施形態ではPチャネルMOSFETを用いているが、これに限らない。また、第2のスイッチ回路部10、第3のスイッチ回路部12は、順方向通電の向きとは逆向きにダイオードが並列に接続されている。なお、ダイオードは、MOSFET素子の構造上において、不可避的に形成される寄生ダイオードとしてもよい。
第3のスイッチ回路部12のゲート端子は第2の抵抗11を介して、第1の電力供給線に接続されている。
分圧抵抗部7は、抵抗7a、抵抗7bを含み、抵抗7aと抵抗7bの抵抗値の比率で電圧Vbを分圧した電圧をトランジスタ8のベースに供給する
トランジスタ8はエミッタ端子がグランドに接続され、コレクタ端子は第2のスイッチ回路部10のゲート端子に接続されている。加えて、第1の抵抗9を介して第2のスイッチ回路部10のソース端子側に接続される
第1の抵抗9は、第2のスイッチ回路部10のゲート端子へ入力される電圧をキャパシタ3の充電電圧Vcにプルアップする。
分圧抵抗部7は、抵抗7a、抵抗7bを含み、抵抗7aと抵抗7bの抵抗値の比率で電圧Vbを分圧した電圧をトランジスタ8のベースに供給する
トランジスタ8はエミッタ端子がグランドに接続され、コレクタ端子は第2のスイッチ回路部10のゲート端子に接続されている。加えて、第1の抵抗9を介して第2のスイッチ回路部10のソース端子側に接続される
第1の抵抗9は、第2のスイッチ回路部10のゲート端子へ入力される電圧をキャパシタ3の充電電圧Vcにプルアップする。
RTCデバイス4は、低消費電流の時計カウント回路を適用でき、主電源供給時、またはキャパシタ3からのバックアップが有効時に時計のカウントを行う。
次に、バックアップ電源回路300の動作について図2を参照しながら説明する
<主電源VDDの立ち上げ>
ここで、Vcはキャパシタ3の充電電圧、VccはRTCデバイス4の駆動電圧、Vfは第1のスイッチ回路部1(ダイオード1)のフォーワード電圧、Vfpは第2スイッチ回路部10及び第3スイッチ回路部12の寄生ダイオードのフォーワード電圧、Vonはトランジスタ8の閾値電圧である。なお、本実施形態において主電源VDDとVbは、等しい値である。
次に、バックアップ電源回路300の動作について図2を参照しながら説明する
<主電源VDDの立ち上げ>
ここで、Vcはキャパシタ3の充電電圧、VccはRTCデバイス4の駆動電圧、Vfは第1のスイッチ回路部1(ダイオード1)のフォーワード電圧、Vfpは第2スイッチ回路部10及び第3スイッチ回路部12の寄生ダイオードのフォーワード電圧、Vonはトランジスタ8の閾値電圧である。なお、本実施形態において主電源VDDとVbは、等しい値である。
まず主電源VDDが上昇するとダイオード1のフォーワード電圧Vfを超える(t1)。この時点で、VDDからVfを減じた電圧がRTCデバイス4の駆動電圧Vccとして印可される。
さらに主電源VDDが上昇し続け、第2スイッチ回路部10のフォーワード電圧Vfpを超える(t2)。この時点から第2のスイッチ回路部10の寄生ダイオードを通じてキャパシタ3への充電が開始し、Vcが上昇し始める。
さらに主電源VDDがVonを超えると(t3)、第2のスイッチ回路部10がオンされ、第2のスイッチ回路部10の寄生ダイオードではなく、第2のスイッチ回路部10のチャネルを通してキャパシタ3への充電がなされる。このため充電電圧Vcは、ほぼ主電源VDDと等しい電圧まで上昇し、すなわちキャパシタ3は主電源VDDと等しい電圧まで充電される。
さらに主電源VDDが上昇し続け、第2スイッチ回路部10のフォーワード電圧Vfpを超える(t2)。この時点から第2のスイッチ回路部10の寄生ダイオードを通じてキャパシタ3への充電が開始し、Vcが上昇し始める。
さらに主電源VDDがVonを超えると(t3)、第2のスイッチ回路部10がオンされ、第2のスイッチ回路部10の寄生ダイオードではなく、第2のスイッチ回路部10のチャネルを通してキャパシタ3への充電がなされる。このため充電電圧Vcは、ほぼ主電源VDDと等しい電圧まで上昇し、すなわちキャパシタ3は主電源VDDと等しい電圧まで充電される。
<主電源VDDの立ち下がり>
主電源VDDがオフされると、VDDが低下し始める(t5)。このとき第2のスイッチ回路部10がオンされているため、Vcも低下し始める。
VDDはさらに低下し続け、Vonを下回る(t6)。このときトランジスタ8がオフになり、第2のスイッチ回路部10もオフとなる。このため、Vcは減少しなくなる。
Vccと比較してVDDが第3のスイッチ回路部12の閾値電圧以上に低下すると、第3のスイッチ回路部12がオンされる。
主電源VDDがオフされると、VDDが低下し始める(t5)。このとき第2のスイッチ回路部10がオンされているため、Vcも低下し始める。
VDDはさらに低下し続け、Vonを下回る(t6)。このときトランジスタ8がオフになり、第2のスイッチ回路部10もオフとなる。このため、Vcは減少しなくなる。
Vccと比較してVDDが第3のスイッチ回路部12の閾値電圧以上に低下すると、第3のスイッチ回路部12がオンされる。
次にキャパシタ3は、オン状態の第3のスイッチ回路部12のチャネルを通じて電流を通電させる。このためVccがVcまで上昇する(t7)。
VccがVcまで上昇した後は、RTCデバイス4の時計動作によって電力が消費されるため、緩やかに低下し続ける。なお、RTCデバイス4は、VccがVrtcを下回るまで時計動作を継続する。
以上、本発明を実施形態に沿って説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施形態に、変更または改良を加えることが可能であることは当業者には明らかである。
VccがVcまで上昇した後は、RTCデバイス4の時計動作によって電力が消費されるため、緩やかに低下し続ける。なお、RTCデバイス4は、VccがVrtcを下回るまで時計動作を継続する。
以上、本発明を実施形態に沿って説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施形態に、変更または改良を加えることが可能であることは当業者には明らかである。
1 ダイオード
2 抵抗
3、キャパシタ
4 RTCデバイス
5、制御部
6、スイッチ回路部
7、分圧抵抗部
7a、7b、抵抗
8、トランジスタ
9、第1の抵抗
10、第1のスイッチ回路部
11、第2の抵抗
12、第2のスイッチ回路部
2 抵抗
3、キャパシタ
4 RTCデバイス
5、制御部
6、スイッチ回路部
7、分圧抵抗部
7a、7b、抵抗
8、トランジスタ
9、第1の抵抗
10、第1のスイッチ回路部
11、第2の抵抗
12、第2のスイッチ回路部
本発明は、電源システムにおける電気二重層キャパシタを用いたバックアップ電源回路に関する。
多くの電源システムで、システムの主電源とは別に二次電池等のキャパシタを有するバックアップ電源回路が備えられている。バックアップ電源回路は、例えばリアルタイムクロックデバイス(RTCデバイス)等の時計機能を有するデバイスが主電源オフの状態でも時計動作を継続させるための電源である。
バックアップ電源回路としては、一般的に図4に示す構成がある。バックアップ電源回路100は、主電源VDDから電力が供給されるRTCデバイス4、制御部5、主電源VDDとRTCデバイス4との間に介挿されるダイオード1、抵抗2、抵抗2とRTCデバイス4との間に接続されるキャパシタ3、第1電源部の出力電圧Vbを分圧してスイッチ回路6のゲートに入力する分圧抵抗部7を含む。バックアップ電源回路100は、主電源VDDに電流が逆流しないようにダイオード1が設けられ、突入電流を抑制するために抵抗2が設けられている。そのため、キャパシタ3は、ダイオード1と抵抗2の電圧降下分だけ低い電圧で充電される。すなわち、当該電圧降下分だけキャパシタ3のバックアップ時間が短くなってしまう。
これに対して、特許文献1では、図3に示すバックアップ電源回路200が提供されて
いる。バックアップ電源200は、主電源VDDに接続され所定電圧を出力する第1電源部と、第2電源部からの電圧に基づいて充電可能なキャパシタ3と、当該キャパシタ3と第2電源部との間に設けられるスイッチ回路部6と、前記主電源VDD、またはキャパシタ3からの電力供給によって作動するRTCデバイス4と、を備え、スイッチ回路部6(NチャネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor))は、前記主電源VDDからの電力供給の有無に応じて通電状態を切り替える。
バックアップ電源回路200は、キャパシタ3の充電電圧を制御部と同じ電圧とすることができるため、バックアップ時間を長くすることができる
いる。バックアップ電源200は、主電源VDDに接続され所定電圧を出力する第1電源部と、第2電源部からの電圧に基づいて充電可能なキャパシタ3と、当該キャパシタ3と第2電源部との間に設けられるスイッチ回路部6と、前記主電源VDD、またはキャパシタ3からの電力供給によって作動するRTCデバイス4と、を備え、スイッチ回路部6(NチャネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor))は、前記主電源VDDからの電力供給の有無に応じて通電状態を切り替える。
バックアップ電源回路200は、キャパシタ3の充電電圧を制御部と同じ電圧とすることができるため、バックアップ時間を長くすることができる
しかしながら、キャパシタ3の充電電圧Vcを制御部5の電位と同じ電圧Vregとするためには、第1電源部の出力電圧Vbが、スイッチ回路部6の特性により、Vregとスイッチ回路部6の閾値電圧を足した値以上である必要がある。
このため、単一電源であるバックアップ電源においては、電源キャパシタ3の充電電圧VcをVregにする昇圧回路が必要になり、回路構成が複雑になってしまう。
また、キャパシタの充電電圧VcがRTCデバイス4の駆動電圧となるため、キャパシタ3が充電されるまでは制御部5からRTCデバイス4へのアクセスが出来ず、電源システムの起動が遅いという課題がある。
また、キャパシタの充電電圧VcがRTCデバイス4の駆動電圧となるため、キャパシタ3が充電されるまでは制御部5からRTCデバイス4へのアクセスが出来ず、電源システムの起動が遅いという課題がある。
そこで本発明は、昇圧回路などを追加することなくキャパシタの充電電圧Vcを電源システムの主電源VDDと等しい値にできるバックアップ電源回路を提供する。
上記課題を解決するために、本発明は以下の技術的特徴を有する。
本発明のバックアップ電源回路は、主電源から負荷回路に電力供給がなくなった際に、バックアップ電力を供給するキャパシタを有するバックアップ電源回路において、前記主電源から前記負荷回路に電力を供給するための第1の電力供給線と、前記主電源と前記キャパシタに電力を供給するための第2の電力供給線と、前記キャパシタから前記負荷回路に電力を供給するための第3の電力供給線と、前記第1の電力供給線に介挿される第1のスイッチ回路と、前記第2の電力供給線に介挿される第2のスイッチ回路と、前記第3の電力供給線に介挿される第3のスイッチ回路と、前記第2のスイッチ回路と第3のスイッチ回路は、前記主電源からの電力供給の有無に応じて通電状態が切り替わること、を特徴とするバックアップ電源回路である。
上記のような構成とすることで、キャパシタの充電電位を電源システムの主電源と等しくできるため、バックアップ時間を長期化することができる。
キャパシタの充電電圧がRTCデバイスの駆動電圧となり、キャパシタの充電電圧に関わらずシステムを起動可能となるため、起動時間を短くすることができる。
キャパシタの充電電圧がRTCデバイスの駆動電圧となり、キャパシタの充電電圧に関わらずシステムを起動可能となるため、起動時間を短くすることができる。
以下、発明の実施形態を通じて本発明を説明するが、特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1〜図2を参照して、本発明に係る実施形態によるバックアップ電源回路300について説明する。
図1は本発明の実施形態に係るバックアップ電源回路300の構成を示した概略図である。なお、図3、図4に示した従来のバックアップ電源回路100、200と同様または相当部分を示す箇所は、同じ番号を付与している。
バックアップ電源回路300は、第1のスイッチ回路部1、第2のスイッチ回路部10、第3のスイッチ回路部12、キャパシタ3、主電源VDDからの電圧を分圧する分圧抵抗部7、当該分圧された電圧でオンオフするトランジスタ8、第1の抵抗9、第2の抵抗11を含む。
主電源VDDは、制御部5に接続され、RTCデバイス4はバックアップ電源回路300を介して主電源VDDに接続される。
バックアップ電源回路300において、主電源VDDとRTCデバイス4は第1の電力供給線により接続される。また、主電源VDDとキャパシタ3は第2の電力供給線により接続される。さらにキャパシタ3とRTCデバイス4は第3の電力供給線により接続される。
バックアップ電源回路300において、主電源VDDとRTCデバイス4は第1の電力供給線により接続される。また、主電源VDDとキャパシタ3は第2の電力供給線により接続される。さらにキャパシタ3とRTCデバイス4は第3の電力供給線により接続される。
第1のスイッチ回路部1は、ダイオードであり、第1の電力供給線に介挿される。第2のスイッチ回路部10は、第2の電力供給線に介挿され、主電源側にドレイン端子、キャパシタ3側にソース端子が接続される。
第3のスイッチ回路部12は、第3の電力供給線に介挿され、RTCデバイス側にソース端子、キャパシタ3側にドレイン端子が接続される。
第3のスイッチ回路部12は、第3の電力供給線に介挿され、RTCデバイス側にソース端子、キャパシタ3側にドレイン端子が接続される。
第2のスイッチ回路部10、第3のスイッチ回路部12は、本実施形態ではPチャネルMOSFETを用いているが、これに限らない。また、第2のスイッチ回路部10、第3のスイッチ回路部12は、順方向通電の向きとは逆向きにダイオードが並列に接続されている。なお、ダイオードは、MOSFET素子の構造上において、不可避的に形成される寄生ダイオードとしてもよい。
第3のスイッチ回路部12のゲート端子は第2の抵抗11を介して、第1の電力供給線に接続されている。
分圧抵抗部7は、抵抗7a、抵抗7bを含み、抵抗7aと抵抗7bの抵抗値の比率で電圧Vbを分圧した電圧をトランジスタ8のベースに供給する。
トランジスタ8はエミッタ端子がグランドに接続され、コレクタ端子は第2のスイッチ回路部10のゲート端子に接続されている。加えて、第1の抵抗9を介して第2のスイッチ回路部10のソース端子側に接続される。
第1の抵抗9は、第2のスイッチ回路部10のゲート端子へ入力される電圧をキャパシタ3の充電電圧Vcにプルアップする。
RTCデバイス4は、低消費電流の時計カウント回路を適用でき、主電源供給時、またはキャパシタ3からのバックアップが有効時に時計のカウントを行う。
次に、バックアップ電源回路300の動作について図2を参照しながら説明する
<主電源VDDの立ち上げ>
ここで、Vcはキャパシタ3の充電電圧、VccはRTCデバイス4の駆動電圧、Vfは第1のスイッチ回路部1(ダイオード1)のフォーワード電圧、Vfpは第2スイッチ回路部10及び第3スイッチ回路部12の寄生ダイオードのフォーワード電圧、Vonはトランジスタ8の閾値電圧である。なお、本実施形態において主電源VDDとVbは、等しい値である。
次に、バックアップ電源回路300の動作について図2を参照しながら説明する
<主電源VDDの立ち上げ>
ここで、Vcはキャパシタ3の充電電圧、VccはRTCデバイス4の駆動電圧、Vfは第1のスイッチ回路部1(ダイオード1)のフォーワード電圧、Vfpは第2スイッチ回路部10及び第3スイッチ回路部12の寄生ダイオードのフォーワード電圧、Vonはトランジスタ8の閾値電圧である。なお、本実施形態において主電源VDDとVbは、等しい値である。
まず主電源VDDが上昇するとダイオード1のフォーワード電圧Vfを超える(t1)。この時点で、VDDからVfを減じた電圧がRTCデバイス4の駆動電圧Vccとして印可される。
さらに主電源VDDが上昇し続け、第2スイッチ回路部10のフォーワード電圧Vfpを超える(t2)。この時点から第2のスイッチ回路部10の寄生ダイオードを通じてキャパシタ3への充電が開始し、Vcが上昇し始める。
さらに主電源VDDがVonを超えると(t3)、第2のスイッチ回路部10がオンされ、第2のスイッチ回路部10の寄生ダイオードではなく、第2のスイッチ回路部10のチャネルを通してキャパシタ3への充電がなされる。このため充電電圧Vcは、ほぼ主電源VDDと等しい電圧まで上昇し、すなわちキャパシタ3は主電源VDDと等しい電圧まで充電される。
<主電源VDDの立ち下がり>
主電源VDDがオフされると、VDDが低下し始める(t5)。このとき第2のスイッチ回路部10がオンされているため、Vcも低下し始める。
VDDはさらに低下し続け、Vonを下回る(t6)。このときトランジスタ8がオフになり、第2のスイッチ回路部10もオフとなる。このため、Vcは減少しなくなる。
Vccと比較してVDDが第3のスイッチ回路部12の閾値電圧以上に低下すると、第3のスイッチ回路部12がオンされる。
主電源VDDがオフされると、VDDが低下し始める(t5)。このとき第2のスイッチ回路部10がオンされているため、Vcも低下し始める。
VDDはさらに低下し続け、Vonを下回る(t6)。このときトランジスタ8がオフになり、第2のスイッチ回路部10もオフとなる。このため、Vcは減少しなくなる。
Vccと比較してVDDが第3のスイッチ回路部12の閾値電圧以上に低下すると、第3のスイッチ回路部12がオンされる。
次にキャパシタ3は、オン状態の第3のスイッチ回路部12のチャネルを通じて電流を通電させる。このためVccがVcまで上昇する(t7)。
VccがVcまで上昇した後は、RTCデバイス4の時計動作によって電力が消費されるため、緩やかに低下し続ける。なお、RTCデバイス4は、VccがVrtcを下回るまで時計動作を継続する。
以上、本発明を実施形態に沿って説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施形態に、変更または改良を加えることが可能であることは当業者には明らかである。
1 ダイオード
2 抵抗
3、キャパシタ
4 RTCデバイス
5、制御部
6、スイッチ回路部
7、分圧抵抗部
7a、7b、抵抗
8、トランジスタ
9、第1の抵抗
10、第1のスイッチ回路部
11、第2の抵抗
12、第2のスイッチ回路部
2 抵抗
3、キャパシタ
4 RTCデバイス
5、制御部
6、スイッチ回路部
7、分圧抵抗部
7a、7b、抵抗
8、トランジスタ
9、第1の抵抗
10、第1のスイッチ回路部
11、第2の抵抗
12、第2のスイッチ回路部
Claims (8)
- 主電源から負荷回路に電力供給がなくなった際に、バックアップ電力を供給するキャパシタを有するバックアップ電源回路において、
前記主電源から前記負荷回路に電力を供給するための第1の電力供給線と、
前記主電源と前記キャパシタに電力を供給するための第2の電力供給線と、
前記キャパシタから前記負荷回路に電力を供給するための第3の電力供給線と、
前記第1の電力供給線に介挿される第1のスイッチ回路と、
前記第2の電力供給線に介挿される第2のスイッチ回路と、
前記第3の電力供給線に介挿される第3のスイッチ回路と、
前記第2のスイッチ回路と第3のスイッチ回路は、前記主電源からの電力供給の有無に応じて通電状態が切り替わること
を特徴とするバックアップ電源回路。 - 前記第2のスイッチ回路と第3のスイッチ回路は、
前記主電源の電位に基づいて、相補的に通電状態が切り替わること
を特徴とする請求項1に記載のバックアップ電源回路。 - 前記第2のスイッチ回路は、
第2のスイッチ素子と、
前記主電源の電位を分圧する分圧回路と、
前記分圧回路によって分圧された前記主電源の電位に基づいて、通電状態が切り替わるトランジスタと、
前記トランジスタのコレクタ端子と前記第2の電力供給線との間に接続される抵抗と、
を更に有していること
を特徴とする請求項2に記載のバックアップ電源回路。 - 前記第3のスイッチ回路は、
第3のスイッチ素子と、
第1の電力供給線と前記第3のスイッチ素子のゲート端子との間に接続される抵抗と、
を更に有していること
を特徴とする請求項3に記載のバックアップ電源回路。 - 前記第1のスイッチ回路は、
前記主電源側にアノード端子が、前記負荷回路側にカソード端子が接続されるダイオード素子であること
を特徴とする請求項1から4のいずれか一項に記載のバックアップ電源回路。 - 前記第2のスイッチ回路と第3のスイッチ回路は、
pチャネルMOSFET素子であること
を特徴とする請求項1から5のいずれか一項に記載のバックアップ電源回路。 - 前記負荷回路は、
リアルタイムクロック回路であること
を特徴とする請求項1から6のいずれか一項に記載のバックアップ電源回路。 - 前記キャパシタは、
電気二重層キャパシタであること
を特徴とする請求項1から7のいずれか一項に記載のバックアップ電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018039183A JP2019154185A (ja) | 2018-03-06 | 2018-03-06 | バックアップ電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018039183A JP2019154185A (ja) | 2018-03-06 | 2018-03-06 | バックアップ電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019154185A true JP2019154185A (ja) | 2019-09-12 |
Family
ID=67947328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018039183A Pending JP2019154185A (ja) | 2018-03-06 | 2018-03-06 | バックアップ電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019154185A (ja) |
-
2018
- 2018-03-06 JP JP2018039183A patent/JP2019154185A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7579880B2 (en) | Circuit for driving a semiconductor element | |
JP2007336694A (ja) | 絶縁ゲート型半導体素子の駆動回路 | |
JP6859668B2 (ja) | 負荷駆動回路 | |
US20130099846A1 (en) | Driving circuit, semiconductor device having driving circuit, and switching regulator and electronic equipment using driving circuit and semiconductor device | |
US10284107B2 (en) | Rectifying bridge control circuit | |
JP2005287225A (ja) | 電圧駆動型スイッチ素子のドライブ回路および電源装置 | |
JP2014023272A (ja) | スイッチング電源回路 | |
US20190280593A1 (en) | High performance switch devices and methods for operating the same | |
JP2018074666A (ja) | 電力変換装置 | |
US20110057633A1 (en) | Load driving circuit | |
US9742388B2 (en) | Driver circuit | |
US20090189454A1 (en) | Reference voltage generation circuit and start-up control method therefor | |
CN110676830A (zh) | 电流防倒灌电路以及智能门锁系统 | |
US7196502B2 (en) | Switching regulator having soft start circuit | |
JP2013102423A (ja) | 電源切換装置 | |
JP5610484B2 (ja) | 電源逆接続保護回路 | |
JP2019154185A (ja) | バックアップ電源回路 | |
US20210391715A1 (en) | Polarity reversal protection circuit | |
JP2018207276A (ja) | ゲート駆動回路 | |
JP6589751B2 (ja) | チャージポンプ回路 | |
JP3996147B2 (ja) | わずかな充電電流を用いたブートストラップキャパシタ充電回路 | |
JP4013011B2 (ja) | スイッチング電源回路 | |
JP5226474B2 (ja) | 半導体出力回路 | |
US6750694B1 (en) | Signal clipping circuit | |
JP2009211210A (ja) | 電源回路装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190416 |