JP2019144454A - 画素回路および表示装置 - Google Patents
画素回路および表示装置 Download PDFInfo
- Publication number
- JP2019144454A JP2019144454A JP2018029574A JP2018029574A JP2019144454A JP 2019144454 A JP2019144454 A JP 2019144454A JP 2018029574 A JP2018029574 A JP 2018029574A JP 2018029574 A JP2018029574 A JP 2018029574A JP 2019144454 A JP2019144454 A JP 2019144454A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- switching transistor
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 44
- 235000015067 sauces Nutrition 0.000 abstract 3
- 230000004048 modification Effects 0.000 description 21
- 238000012986 modification Methods 0.000 description 21
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 description 11
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 description 11
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 description 10
- 102100039497 Choline transporter-like protein 3 Human genes 0.000 description 10
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 description 10
- 101000889279 Homo sapiens Choline transporter-like protein 3 Proteins 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000036962 time dependent Effects 0.000 description 3
- 101150013423 dsl-1 gene Proteins 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 102100039496 Choline transporter-like protein 4 Human genes 0.000 description 1
- 102100039505 Choline transporter-like protein 5 Human genes 0.000 description 1
- 101000889282 Homo sapiens Choline transporter-like protein 4 Proteins 0.000 description 1
- 101000889267 Homo sapiens Choline transporter-like protein 5 Proteins 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】発光輝度のばらつきをより一層、低減することの可能な画素回路および表示装置を提供する。【解決手段】本開示の一実施の形態に係る画素回路は、駆動トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づける補正動作を行う際の駆動トランジスタのゲート電圧を制御する第１スイッチングトランジスタと、駆動トランジスタのゲートと、ソース端との間の導電パスに設けられた第１保持容量とを備えている。画素回路は、さらに、ソース端と、第１電圧線との間の導電パスに直列に設けられた第２スイッチングトランジスタおよび第３スイッチングトランジスタと、駆動トランジスタのゲートと、第２スイッチングトランジスタおよび第３スイッチングトランジスタの接続点との間の導電パスに設けられた第２保持容量とを備えている。【選択図】図２
Description
本開示は、画素回路および表示装置に関する。
近年、映像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が商品化されている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて、軽量化、薄型化、高輝度化することができる。さらに、有機ＥＬ素子の応答速度は、数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。そのため、有機ＥＬ表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。
アクティブマトリックス型の有機ＥＬ表示装置においては、各走査線が順次走査されると共に、映像信号に対応する信号電圧がサンプリングされ、保持容量に書き込まれる。即ち、線順次走査によって、信号電圧の書込動作が行われる。また、有機ＥＬ表示装置では、駆動トランジスタの閾値電圧や移動度が画素ごとに異なる場合には、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれてしまう。そこで、アクティブマトリックス型の有機ＥＬ表示装置では、駆動トランジスタの閾値電圧や移動度のばらつきに起因する発光輝度のばらつきを低減する補正動作が、線順次走査に併せて行われる（特許文献１，２参照）。
ところで、有機ＥＬ表示装置では、上述の補正動作で、発光輝度のばらつきをより一層、低減することが求められている。従って、発光輝度のばらつきをより一層、低減することの可能な画素回路および表示装置を提供することが望ましい。
本開示の一実施の形態に係る画素回路は、発光素子に流れる電流を制御する駆動トランジスタと、駆動トランジスタのソース端に対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタとを備えている。画素回路は、さらに、駆動トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づける補正動作を行う際の駆動トランジスタのゲート電圧を制御する第１スイッチングトランジスタと、駆動トランジスタのゲートと、ソース端との間の導電パスに設けられた第１保持容量とを備えている。画素回路は、さらに、ソース端と、第１電圧線との間の導電パスに直列に設けられた第２スイッチングトランジスタおよび第３スイッチングトランジスタと、駆動トランジスタのゲートと、第２スイッチングトランジスタおよび第３スイッチングトランジスタの接続点との間の導電パスに設けられた第２保持容量とを備えている。
本開示の一実施の形態に係る表示装置は、各々が発光素子と画素回路とを含む複数の画素と、複数の画素を駆動する駆動回路とを備えている。この表示装置において、画素回路は、上記の画素回路と同じ構成要素を有している。
本開示の一実施の形態に係る画素回路および表示装置では、５つのトランジスタ（駆動トランジスタ、書き込みトランジスタ、第１スイッチングトランジスタ、第２スイッチングトランジスタおよび第３スイッチングトランジスタ）と、２つの保持容量（第１保持容量および第２保持容量）とが設けられている。これにより、少なくとも、駆動トランジスタのソース端へ信号電圧を書き込む際に、駆動トランジスタのソース電位の揺れを抑えることが可能となる。
本開示の一実施の形態に係る画素回路および表示装置によれば、少なくとも、駆動トランジスタのゲートへの信号電圧を書き込む際に、駆動トランジスタのソース電位の揺れを抑えることができるようにしたので、発光輝度のばらつきを低減することができる。なお、本開示の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
以下、本開示を実施するための形態について、図面を参照して詳細に説明する。以下に説明する実施の形態は、いずれも本開示の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。なお、説明は以下の順序で行う。
１．第１の実施の形態（表示装置）
２．第１の実施の形態の変形例（表示装置）
３．第２の実施の形態（表示装置）
４．第２の実施の形態の変形例（表示装置）
５．第３の実施の形態（表示装置）
６．各実施の形態に共通の変形例（表示装置）
７．適用例（電子機器）
１．第１の実施の形態（表示装置）
２．第１の実施の形態の変形例（表示装置）
３．第２の実施の形態（表示装置）
４．第２の実施の形態の変形例（表示装置）
５．第３の実施の形態（表示装置）
６．各実施の形態に共通の変形例（表示装置）
７．適用例（電子機器）
＜１．第１の実施の形態＞
[構成]
図１は、本開示の第１の実施の形態に係る表示装置１の概略構成を表したものである。表示装置１は、例えば、画素アレイ部１０、コントローラ２０およびドライバ３０を備えている。コントローラ２０およびドライバ３０が、本開示の「駆動回路」の一具体例に対応する。画素アレイ部１０は、複数の画素１１が行列状に配置されてなる。コントローラ２０およびドライバ３０は、外部から入力された映像信号Ｄｉｎおよび同期信号Ｔｉｎに基づいて、複数の画素１１を駆動する。
[構成]
図１は、本開示の第１の実施の形態に係る表示装置１の概略構成を表したものである。表示装置１は、例えば、画素アレイ部１０、コントローラ２０およびドライバ３０を備えている。コントローラ２０およびドライバ３０が、本開示の「駆動回路」の一具体例に対応する。画素アレイ部１０は、複数の画素１１が行列状に配置されてなる。コントローラ２０およびドライバ３０は、外部から入力された映像信号Ｄｉｎおよび同期信号Ｔｉｎに基づいて、複数の画素１１を駆動する。
（画素アレイ部１０）
図２は、画素アレイ部１０に含まれる各画素１１の回路構成の一例を表したものである。画素アレイ部１０は、コントローラ２０およびドライバ３０によって各画素１１がアクティブマトリクス駆動されることにより、外部から入力された映像信号Ｄｉｎおよび同期信号Ｔｉｎに基づく画像を表示する。画素アレイ部１０は、行方向に延在する複数の走査線ＷＳＬ、複数の制御線ＣＴＬ１，ＣＴＬ２，ＣＴＬ３と、列方向に延在する複数の信号線ＤＴＬとを有している。画素アレイ部１０は、さらに、走査線ＷＳＬと信号線ＤＴＬとが互いに交差する箇所ごとに１つずつ設けられた複数の画素１１を有している。
図２は、画素アレイ部１０に含まれる各画素１１の回路構成の一例を表したものである。画素アレイ部１０は、コントローラ２０およびドライバ３０によって各画素１１がアクティブマトリクス駆動されることにより、外部から入力された映像信号Ｄｉｎおよび同期信号Ｔｉｎに基づく画像を表示する。画素アレイ部１０は、行方向に延在する複数の走査線ＷＳＬ、複数の制御線ＣＴＬ１，ＣＴＬ２，ＣＴＬ３と、列方向に延在する複数の信号線ＤＴＬとを有している。画素アレイ部１０は、さらに、走査線ＷＳＬと信号線ＤＴＬとが互いに交差する箇所ごとに１つずつ設けられた複数の画素１１を有している。
走査線ＷＳＬは、各画素１１の選択に用いられるものであり、各画素１１を所定の単位（例えば画素行）ごとに選択する選択パルスを各画素１１に供給するものである。信号線ＤＴＬは、映像信号Ｄｉｎに応じた信号電圧Ｖｓｉｇの、各画素１１への供給に用いられるものであり、信号電圧Ｖｓｉｇを含むデータパルスを各画素１１に供給するものである。制御線ＣＴＬ１は、後述のスイッチングトランジスタＴｒ３のオンオフを制御する制御パルスを各画素１１に供給するものである。制御線ＣＴＬ２は、後述のスイッチングトランジスタＴｒ４のオンオフを制御する制御パルスを各画素１１に供給するものである。制御線ＣＴＬ３は、後述のスイッチングトランジスタＴｒ５のオンオフを制御する制御パルスを各画素１１に供給するものである。
各画素１１は、例えば、画素回路１２と、有機ＥＬ素子１３とを有している。有機ＥＬ素子１３が、本開示の「発光素子」の一具体例に対応する。有機ＥＬ素子１３は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成を有している。有機ＥＬ素子１３は、素子容量（後述の素子容量Ｃｅｌ）を有している。画素回路１２は、有機ＥＬ素子１３の発光・消光を制御する。画素回路１２は、後述の書込走査によって各画素１１に書き込んだ電圧を保持する機能を有している。画素回路１２は、例えば、書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２、スイッチングトランジスタＴｒ３，Ｔｒ４，Ｔｒ５および保持容量Ｃｓ１，Ｃｓ２を含んで構成されている。
スイッチングトランジスタＴｒ３は、本開示の「第１スイッチングトランジスタ」の一具体例に対応する。スイッチングトランジスタＴｒ４は、本開示の「第２スイッチングトランジスタ」の一具体例に対応する。スイッチングトランジスタＴｒ５は、本開示の「第３スイッチングトランジスタ」の一具体例に対応する。保持容量Ｃｓ１は、本開示の「第１保持容量」の一具体例に対応する。保持容量Ｃｓ２本開示の「第２保持容量」の一具体例に対応する。
書き込みトランジスタＴｒ１は、駆動トランジスタＴｒ２のソース端Ｐ１（有機ＥＬ素子１３側の端子）に対する、映像信号Ｄｉｎに対応した信号電圧Ｖｓｉｇの印加を制御する。具体的には、書き込みトランジスタＴｒ１は、信号線ＤＴＬの電圧をサンプリングするとともに、サンプリングにより得られた電圧を、駆動トランジスタＴｒ２のソース端Ｐ１に書き込む。駆動トランジスタＴｒ２は、有機ＥＬ素子１３に直列に接続されている。駆動トランジスタＴｒ２は、有機ＥＬ素子１３を駆動する。駆動トランジスタＴｒ２は、書き込みトランジスタＴｒ１によってサンプリングされた電圧の大きさに応じて有機ＥＬ素子１３に流れる電流を制御する。
スイッチングトランジスタＴｒ３は、駆動トランジスタＴｒ２のゲート−ソース間電圧を駆動トランジスタＴｒ２の閾値電圧Ｖｔｈに近づける補正動作を行う際の駆動トランジスタＴｒ２のゲート電圧Ｖｇを制御する。スイッチングトランジスタＴｒ３は、駆動トランジスタＴｒ２のゲートと固定電圧線Ｖｏｆｓとの間の導電パスに設けられている。
保持容量Ｃｓ１は、駆動トランジスタＴｒ２のゲート−ソース間に所定の電圧を保持するものである。保持容量Ｃｓ１は、駆動トランジスタＴｒ２のゲートと、駆動トランジスタＴｒ２のソース端Ｐ１との間の導電パスに設けられている。
スイッチングトランジスタＴｒ４，Ｔｒ５は、駆動トランジスタＴｒ２のソース端Ｐ１と、固定電圧線Ｖｓｓ（第１電圧線）との間の導電パスに直列に設けられている。スイッチングトランジスタＴｒ４は、スイッチングトランジスタＴｒ４およびスイッチングトランジスタＴｒ５の接続点Ｐ２と、駆動トランジスタＴｒ２のソース端Ｐ１との間に設けられている。スイッチングトランジスタＴｒ５は、接続点Ｐ２と、固定電圧線Ｖｓｓとの間に設けられている。従って、スイッチングトランジスタＴｒ４，Ｔｒ５は、スイッチングトランジスタＴｒ４，Ｔｒ５がオンすることにより、駆動トランジスタＴｒ２のソース端Ｐ１に固定電圧線Ｖｓｓの電圧（またはそれに対応する電圧）を供給する。
保持容量Ｃｓ２は、駆動トランジスタＴｒ２のゲートと、接続点Ｐ２との間に所定の電圧を保持するものである。保持容量Ｃｓ２は、駆動トランジスタＴｒ２のゲートと、接続点Ｐ２との間の導電パスに設けられている。保持容量Ｃｓ２の容量は、例えば、保持容量Ｃｓ１の容量よりも大きくなっている。これは、信号書き込み時に、駆動トランジスタＴｒ２のゲート電圧を大きくするためである。
書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２およびスイッチングトランジスタＴｒ３，Ｔｒ４，Ｔｒ５は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。なお、書き込みトランジスタＴｒ１およびスイッチングトランジスタＴｒ３，Ｔｒ４，Ｔｒ５は、ｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。これらのトランジスタがエンハンスメント型であるものとして、以下の説明がなされているが、これらのトランジスタが、デプレッション型であってもよい。
各信号線ＤＴＬは、後述の水平セレクタ３１の出力端（図示せず）と、書き込みトランジスタＴｒ１のソースまたはドレインとに接続されている。各走査線ＷＳＬは、後述のライトスキャナ３２の出力端（図示せず）と、書き込みトランジスタＴｒ１のゲートとに接続されている。
各制御線ＣＴＬ１は、後述の制御スキャナ３３の出力端（図示せず）と、スイッチングトランジスタＴｒ３のゲートとに接続されている。各制御線ＣＴＬ２は、後述の制御スキャナ３４の出力端（図示せず）と、スイッチングトランジスタＴｒ４のゲートとに接続されている。各制御線ＣＴＬ３は、後述の制御スキャナ３５の出力端（図示せず）と、スイッチングトランジスタＴｒ５のゲートとに接続されている。
書き込みトランジスタＴｒ１のゲートは、走査線ＷＳＬに接続されている。書き込みトランジスタＴｒ１のソースまたはドレインが信号線ＤＴＬに接続されている。書き込みトランジスタＴｒ１のソースおよびドレインのうち信号線ＤＴＬに未接続の端子が駆動トランジスタＴｒ２のソース端Ｐ１に接続されている。駆動トランジスタＴｒ２のゲートは、スイッチングトランジスタＴｒ３のソースおよびドレインのうち、駆動トランジスタＴｒ２のゲート側の端子に接続されている。駆動トランジスタＴｒ２のゲートは、さらに、保持容量Ｃｓ１，Ｃｓ２に接続されている。駆動トランジスタＴｒ２のソースまたはドレインが固定電圧線Ｖｃｃに接続されている。駆動トランジスタＴｒ２のソースおよびドレインのうち固定電圧線Ｖｃｃに未接続の端子（Ｐ１）が有機ＥＬ素子１３のアノードに接続されている。
スイッチングトランジスタＴｒ３のゲートは、制御線ＣＴＬ１に接続されている。スイッチングトランジスタＴｒ３のソースまたはドレインが固定電圧線Ｖｏｆｓに接続されている。スイッチングトランジスタＴｒ３のソースおよびドレインのうち固定電圧線Ｖｏｆｓに未接続の端子が駆動トランジスタＴｒ２のゲート、保持容量Ｃｓ１，Ｃｓ２に接続されている。スイッチングトランジスタＴｒ４のゲートは、制御線ＣＴＬ２に接続されている。スイッチングトランジスタＴｒ４のソースまたはドレインが駆動トランジスタＴｒ２のソース端Ｐ１および保持容量Ｃｓ１に接続されている。スイッチングトランジスタＴｒ４のソースおよびドレインのうち駆動トランジスタＴｒ２のソース端Ｐ１に未接続の端子が接続点Ｐ２および保持容量Ｃｓ２に接続されている。スイッチングトランジスタＴｒ５のゲートは、制御線ＣＴＬ３に接続されている。スイッチングトランジスタＴｒ５のソースまたはドレインが固定電圧線Ｖｓｓに接続されている。スイッチングトランジスタＴｒ５のソースおよびドレインのうち固定電圧線Ｖｓｓに未接続の端子が接続点Ｐ２および保持容量Ｃｓ２に接続されている。
保持容量Ｃｓ１の一端が駆動トランジスタＴｒ２のゲートに接続されている。保持容量Ｃｓ１の他端が駆動トランジスタＴｒ２のソース端Ｐ１に接続されている。保持容量Ｃｓ２の一端が駆動トランジスタＴｒ２のゲートに接続されている。保持容量Ｃｓ２の他端が接続点Ｐ２に接続されている。有機ＥＬ素子１３のアノードは、駆動トランジスタＴｒ２のソース端Ｐ１に接続されている。有機ＥＬ素子１３のカソードは、カソード電圧線Ｖｃａｔに接続されている。
ドライバ３０は、例えば、水平セレクタ３１、ライトスキャナ３２制御スキャナ３３，３４，３５を有している。
水平セレクタ３１は、例えば、制御信号の入力に応じて（同期して）、映像信号処理回路２１から入力されたアナログの信号電圧Ｖｓｉｇを、各信号線ＤＴＬに印加する。具体的には、水平セレクタ３１は、ライトスキャナ３２により選択された画素１１へ、信号線ＤＴＬを介して信号電圧Ｖｓｉｇを供給する。信号電圧Ｖｓｉｇは、映像信号Ｄｉｎに対応する電圧値となっている。
ライトスキャナ３２は、複数の画素１１を所定の単位ごとに走査する。具体的には、ライトスキャナ３２は、１フレーム期間において、各走査線ＷＳＬに選択パルスを順次、出力する。ライトスキャナ３２は、例えば、制御信号の入力に応じて（同期して）、複数の走査線ＷＳＬを所定のシーケンスで選択することにより、信号電圧Ｖｓｉｇの書き込みおよび発光を所望の順番で実行させる。信号電圧Ｖｓｉｇの書き込み（信号書込）とは、駆動トランジスタＴｒ２のソース端Ｐ１に対して、信号電圧Ｖｓｉｇを、書き込みトランジスタＴｒ１を介して書き込む動作を指している。
ライトスキャナ３２は、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、ライトスキャナ３２は、駆動対象の画素１１へ、走査線ＷＳＬを介して２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給し、書き込みトランジスタＴｒ１のオンオフ制御を行う。オン電圧Ｖｏｎは、書き込みトランジスタＴｒ１のオン電圧以上の値となっている。オン電圧Ｖｏｎは、後述の「書き込み期間」などにライトスキャナ３２から出力される選択パルスの波高値である。オフ電圧Ｖｏｆｆは、書き込みトランジスタＴｒ１のオン電圧よりも低い値となっており、かつ、オン電圧Ｖｏｎよりも低い値となっている。
制御スキャナ３３は、例えば、制御信号の入力に応じて（同期して）、複数の制御線ＣＴＬ１を所定の単位ごとに順次選択する。制御スキャナ３３は、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、制御スキャナ３３は、制御線ＣＴＬ１を介して、各画素１１へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給する。オン電圧Ｖｏｎは、スイッチングトランジスタＴｒ３のオン電圧以上の値となっている。オフ電圧Ｖｏｆｆは、スイッチングトランジスタＴｒ３のオン電圧よりも低い値となっている。
制御スキャナ３４は、例えば、制御信号の入力に応じて（同期して）、複数の制御線ＣＴＬ２を所定の単位ごとに順次選択する。制御スキャナ３４は、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、制御スキャナ３４は、制御線ＣＴＬ２を介して、各画素１１へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給する。オン電圧Ｖｏｎは、スイッチングトランジスタＴｒ４のオン電圧以上の値となっている。オフ電圧Ｖｏｆｆは、スイッチングトランジスタＴｒ４のオン電圧よりも低い値となっている。
制御スキャナ３５は、例えば、制御信号の入力に応じて（同期して）、複数の制御線ＣＴＬ３を所定の単位ごとに順次選択する。制御スキャナ３５は、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、制御スキャナ３５は、制御線ＣＴＬ３を介して、各画素１１へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給する。オン電圧Ｖｏｎは、スイッチングトランジスタＴｒ５のオン電圧以上の値となっている。オフ電圧Ｖｏｆｆは、スイッチングトランジスタＴｒ５のオン電圧よりも低い値となっている。
（コントローラ２０）
次に、コントローラ２０について説明する。コントローラ２０は、例えば、映像信号処理回路２１、タイミング生成回路２２および電源回路２３を有している。映像信号処理回路２１は、例えば、外部から入力されたデジタルの映像信号Ｄｉｎに対して所定の補正を行い、それにより得られた映像信号に基づいて、信号電圧Ｖｓｉｇを生成する。映像信号処理回路２１は、例えば、生成した信号電圧Ｖｓｉｇを水平セレクタ３１に出力する。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。タイミング生成回路２２は、ドライバ３０内の各回路が連動して動作するように制御するものである。タイミング生成回路２２は、例えば、外部から入力された同期信号Ｔｉｎに応じて（同期して）、ドライバ３０内の各回路に対して制御信号を出力する。電源回路２３は、水平セレクタ３１、ライトスキャナ３２、制御スキャナ３３，３４，３５、映像信号処理回路２１およびタイミング生成回路２２等の種々の回路で必要となる種々の固定電圧を生成し、供給する。
次に、コントローラ２０について説明する。コントローラ２０は、例えば、映像信号処理回路２１、タイミング生成回路２２および電源回路２３を有している。映像信号処理回路２１は、例えば、外部から入力されたデジタルの映像信号Ｄｉｎに対して所定の補正を行い、それにより得られた映像信号に基づいて、信号電圧Ｖｓｉｇを生成する。映像信号処理回路２１は、例えば、生成した信号電圧Ｖｓｉｇを水平セレクタ３１に出力する。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。タイミング生成回路２２は、ドライバ３０内の各回路が連動して動作するように制御するものである。タイミング生成回路２２は、例えば、外部から入力された同期信号Ｔｉｎに応じて（同期して）、ドライバ３０内の各回路に対して制御信号を出力する。電源回路２３は、水平セレクタ３１、ライトスキャナ３２、制御スキャナ３３，３４，３５、映像信号処理回路２１およびタイミング生成回路２２等の種々の回路で必要となる種々の固定電圧を生成し、供給する。
[動作]
次に、本実施の形態の表示装置１の動作（消光から発光までの動作）について説明する。本実施の形態では、有機ＥＬ素子１３のＩ−Ｖ特性が経時変化しても、その影響を受けることなく、有機ＥＬ素子１３の発光輝度を一定に保つようにするために、有機ＥＬ素子１３のＩ−Ｖ特性の変動に対する補償動作を組み込んでいる。さらに、本実施の形態では、駆動トランジスタＴｒ２の閾値電圧が経時変化しても、その影響を受けることなく、有機ＥＬ素子１３の発光輝度を一定に保つようにするために、上記閾値電圧の変動に対する補正動作を組み込んでいる。
次に、本実施の形態の表示装置１の動作（消光から発光までの動作）について説明する。本実施の形態では、有機ＥＬ素子１３のＩ−Ｖ特性が経時変化しても、その影響を受けることなく、有機ＥＬ素子１３の発光輝度を一定に保つようにするために、有機ＥＬ素子１３のＩ−Ｖ特性の変動に対する補償動作を組み込んでいる。さらに、本実施の形態では、駆動トランジスタＴｒ２の閾値電圧が経時変化しても、その影響を受けることなく、有機ＥＬ素子１３の発光輝度を一定に保つようにするために、上記閾値電圧の変動に対する補正動作を組み込んでいる。
図３は、１つの画素１１に着目したときの走査線ＷＳＬおよび各種制御線ＣＴＬ１，ＣＴＬ２，ＣＴＬ３に印加される電圧ならびに駆動トランジスタＴｒ２のゲート電圧Ｖｇおよびソース電圧Ｖｓの経時変化の一例を表したものである。図４〜図９は、画素１１の動作の一例を表したものである。
まず、コントローラ２０およびドライバ３０は、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ２の閾値電圧Ｖｔｈに近づける閾値補正の準備を行う。閾値補正とは、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ２の閾値電圧に近づける補正動作を指している。閾値補正の準備前、有機ＥＬ素子１３は発光している。このとき、走査線ＷＳＬの電圧がＶｏｆｆとなっており、制御線ＣＴＬ１，ＣＴＬ２，ＣＴＬ３の電圧がＶｏｆｆとなっている（図４）。駆動トランジスタＴｒ２は飽和領域で動作するので、有機ＥＬ素子１３に流れる電流Ｉｄｓは、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓの大きさに応じた値となっている。
コントローラ２０およびドライバ３０は、閾値補正の準備を開始するにあたって、有機ＥＬ素子１３を消光する。具体的には、コントローラ２０およびドライバ３０は、スイッチングトランジスタＴｒ３をオンさせる（時刻Ｔ１、図５）。この時、駆動トランジスタＴｒ２のゲートにはＶｏｆｓが充電される。駆動トランジスタＴｒ２のゲートに充電される電圧Ｖｏｆｓがカソード電圧Ｖｃａｔ、有機ＥＬ素子１３の閾値電圧Ｖｔｈｅｌおよび駆動トランジスタＴｒ２の閾値電圧Ｖｔｈの和よりも小さい時、つまり、Ｖｏｆｓ＜Ｖｃａｔ＋Ｖｔｈｅｌ＋Ｖｔｈであれば有機ＥＬ素子１３は消光する。その後、コントローラ２０およびドライバ３０は、スイッチングトランジスタＴｒ３をオフする。
一定時間経過後、コントローラ２０およびドライバ３０は、スイッチングトランジスタＴｒ４，Ｔｒ５をオンする(図６)。この動作により、駆動トランジスタＴｒ２のソース端Ｐ１にＶｓｓという値が充電されるため、駆動トランジスタＴｒ２のソース電圧は低下してゆく。この時、スイッチングトランジスタＴｒ３はオフしているので、保持容量Ｃｓ２によって駆動トランジスタＴｒ２のゲート電圧は駆動トランジスタＴｒ２のソース電圧と共に低下する。この時、駆動トランジスタＴｒ２のソース端Ｐ１に充電される電圧Ｖｓｓが有機ＥＬ素子１３の閾値Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さい時、つまりＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔであれば有機ＥＬ素子１３は消光したままとなる。また、閾値補正動作を正常に行うために、ＶｏｆｓとＶｓｓの差は、駆動トランジスタＴｒ２の閾値電圧Ｖｔｈ以上とする必要がある。
その後、コントローラ２０およびドライバ３０は、スイッチングトランジスタＴｒ３を再びオンし、駆動トランジスタＴｒ２のゲートを再びＶｏｆｓとする。この時、前述の通り、ＶｏｆｓとＶｓｓの差が駆動トランジスタＴｒ２の閾値電圧Ｖｔｈ以上であれば、固定電圧線Ｖｃｃから固定電圧線Ｖｓｓに貫通電流が流れる。さらに、コントローラ２０およびドライバ３０は、閾値補正期間において、スイッチングトランジスタＴｒ５をオフする（時刻Ｔ２）。スイッチングトランジスタＴｒ５をオフすることで、図７のように電流が流れ、駆動トランジスタＴｒ２のソース電圧が上昇する。一定時間経過後、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓは、駆動トランジスタＴｒ２の閾値電圧であるＶｔｈとなり、保持容量Ｃｓ１，Ｃｓ２それぞれに保持されることとなる。その後、コントローラ２０およびドライバ３０は、スイッチングトランジスタＴｒ３をオフする（時刻Ｔ３）。このようにして、コントローラ２０およびドライバ３０は、スイッチングトランジスタＴｒ３をオンさせて、駆動トランジスタＴｒ２のゲートを固定の電圧Ｖｏｆｓにした後、スイッチングトランジスタＴｒ４，Ｔｒ５をオンさせて、ソース端Ｐ１を固定の電圧Ｖｓｓにし、続いて、スイッチングトランジスタＴｒ５をオフさせることにより、補正動作を行う。
次に、コントローラ２０およびドライバ３０は、閾値転送期間において、スイッチングトランジスタＴｒ４をオンした状態で、スイッチングトランジスタＴｒ５を再びオンする(時刻Ｔ４、図８)。スイッチングトランジスタＴｒ５をオンすることで、スイッチングトランジスタＴｒ２のソース端Ｐ１の電圧は再びＶｓｓとなる。この時、スイッチングトランジスタＴｒ３はオフしているので、保持容量Ｃｓ１，Ｃｓ２によって駆動トランジスタＴｒ２のゲート−ソース間電圧ＶｇｓはＶｔｈに保持されたまま、駆動トランジスタＴｒ２のゲート電圧Ｖｇも低下する。一定時間経過後、コントローラ２０およびドライバ３０は、スイッチングトランジスタＴｒ４をオフして、閾値転送を終了する（時刻Ｔ５）。
次に、コントローラ２０およびドライバ３０は、信号書き込み期間において、スイッチングトランジスタＴｒ５をオンした状態で、書き込みトランジスタＴｒ１をオンし、駆動トランジスタＴｒ２のソース端Ｐ１に信号電圧Ｖｓｉｇを書き込む（時刻Ｔ６、図９）。つまり、コントローラ２０およびドライバ３０は、補正動作を行った後、書き込みトランジスタＴｒ１をオンさせることにより、ソース端Ｐ１に、信号電圧Ｖｓｉｇに対応する電圧を印加する。この時、信号電圧Ｖｓｉｇがカソード電圧Ｖｃａｔと有機ＥＬ素子１３の閾値電圧Ｖｔｈｌの和以下であれば有機ＥＬ素子１３は発光しない。信号書き込みによって、駆動トランジスタＴｒ２のソース端Ｐ１の電圧の変化が保持容量Ｃｓ１を介して駆動トランジスタＴｒ２のゲートに入力される。その結果、駆動トランジスタＴｒ２のゲート電圧ＶｇはＶｘという値となる(図９)。ここで、Ｖｘを大きくするためには、保持容量Ｃｓ２の値は保持容量Ｃｓ１の値よりも大きくなっていることが望ましい。また、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓは駆動トランジスタＴｒ２の閾値電圧Ｖｔｈを含むので、駆動トランジスタＴｒ２のゲート−ソース電圧Ｖｇｓは駆動トランジスタＴｒ２の閾値電圧Ｖｔｈを反映したものとなる。その後、コントローラ２０およびドライバ３０は、信号書き込み終了時に、書き込みトランジスタＴｒ１およびスイッチングトランジスタＴｒ５をオフする（時刻Ｔ７）。この動作により、固定電圧線Ｖｃｃから電流が流れ、有機ＥＬ素子１３は発光する(図４)。
[効果]
次に、本実施の形態の表示装置１における効果について説明する。
次に、本実施の形態の表示装置１における効果について説明する。
本実施の形態では、５つのトランジスタ（駆動トランジスタＴｒ２、書き込みトランジスタＴｒ１、３つのスイッチングトランジスタＴｒ３，Ｔｒ４，Ｔｒ５と、２つの保持容量Ｃｓ１，Ｃｓ２とが設けられている。これにより、少なくとも、駆動トランジスタＴｒ２のソース端へ信号電圧Ｖｓｉｇを書き込む際に、駆動トランジスタＴｒ２のソース電位の揺れを抑えることができる。その結果、発光輝度のばらつきを低減することができる。
本実施の形態では、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓは信号書き込み前に行われる閾値補正動作によって補正される。これにより、有機ＥＬ素子１３に流れる電流のバラツキを補正することが可能となる。さらに、信号書き込み時に、駆動トランジスタＴｒ２のソースに、信号電圧Ｖｓｉｇが書き込まれるので、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓは、カソード電位の揺れの影響を受けず、変化することがない。その結果、ムラやクロストークのない均一な画質を得ることができる。
＜２．第１の実施の形態の変形例＞
上記実施の形態において、例えば、図１０に示したように、コントローラ２０およびドライバ３０は、書き込みトランジスタＴｒ１をオフして信号書き込みを終了した後に、スイッチングトランジスタＴｒ５をオフしてもよい。つまり、信号書き込み後にスイッチングトランジスタＴｒ５がオンしている期間（図１０の時刻Ｔ７〜Ｔ８）が存在していてもよい。このようにすることにより、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓは，駆動トランジスタＴｒ２の移動度を反映した値となる。その結果、駆動トランジスタＴｒ２に対して、閾値補正だけでなく移動度補正も行うことができる。
上記実施の形態において、例えば、図１０に示したように、コントローラ２０およびドライバ３０は、書き込みトランジスタＴｒ１をオフして信号書き込みを終了した後に、スイッチングトランジスタＴｒ５をオフしてもよい。つまり、信号書き込み後にスイッチングトランジスタＴｒ５がオンしている期間（図１０の時刻Ｔ７〜Ｔ８）が存在していてもよい。このようにすることにより、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓは，駆動トランジスタＴｒ２の移動度を反映した値となる。その結果、駆動トランジスタＴｒ２に対して、閾値補正だけでなく移動度補正も行うことができる。
＜３．第２の実施の形態＞
[構成]
図１１は、本開示の第２の実施の形態に係る表示装置２の概略構成を表したものである。図１２は、表示装置２における画素アレイ部１０に含まれる各画素１１の回路構成の一例を表したものである。表示装置２は、上記実施の形態に係る表示装置１において、制御スキャナ３６をさらに設け、スイッチングトランジスタＴｒ５のソースおよびドレインのうち接続点Ｐ２に未接続の端子に電源線ＤＳＬが接続されたものに相当する。図１３は、１つの画素１１に着目したときの走査線ＷＳＬ、電源線ＤＳＬおよび各種制御線ＣＴＬ１，ＣＴＬ２，ＣＴＬ３に印加される電圧の経時変化の一例を表したものである。
[構成]
図１１は、本開示の第２の実施の形態に係る表示装置２の概略構成を表したものである。図１２は、表示装置２における画素アレイ部１０に含まれる各画素１１の回路構成の一例を表したものである。表示装置２は、上記実施の形態に係る表示装置１において、制御スキャナ３６をさらに設け、スイッチングトランジスタＴｒ５のソースおよびドレインのうち接続点Ｐ２に未接続の端子に電源線ＤＳＬが接続されたものに相当する。図１３は、１つの画素１１に着目したときの走査線ＷＳＬ、電源線ＤＳＬおよび各種制御線ＣＴＬ１，ＣＴＬ２，ＣＴＬ３に印加される電圧の経時変化の一例を表したものである。
本実施の形態では、各電源線ＤＳＬは、制御スキャナ３６の出力端（図示せず）と、スイッチングトランジスタＴｒ５のソースおよびドレインのうち接続点Ｐ２に未接続の端子とに接続されている。制御スキャナ３６は、例えば、制御信号の入力に応じて（同期して）、複数の電源線ＤＳＬを所定の単位ごとに順次選択する。制御スキャナ３６は、例えば、２種類の電圧（Ｖｓｓ、Ｖｓｓ２）を出力可能となっている。Ｖｓｓ２は、Ｖｓｓよりも大きな電圧値である。制御スキャナ３６は、電源線ＤＳＬを介して、各画素１１へ２種類の電圧（Ｖｓｓ、Ｖｓｓ２）を供給する。制御スキャナ３６は、例えば、閾値転送期間、書込み期間および発光期間において、電源線ＤＳＬを介して、各画素１１へ電圧Ｖｓｓ２を供給し、閾値補正期間において、電源線ＤＳＬを介して、各画素１１へ電圧Ｖｓｓを供給する。
本実施の形態では、信号書き込み時において、電源線ＤＳＬの電位がＶｓｓ２となっている。上記第１の実施の形態では、駆動トランジスタＴｒ２のソース端Ｐ１の電圧変化を、保持容量Ｃｓ１を介して駆動トランジスタＴｒ２のゲートに入力している。この場合、駆動トランジスタＴｒ２のソースの電圧変化を負方向にする必要がある。しかしながら、Ｖｓｓは閾値補正動作を行うためにある程度小さくする必要があり、更に水平セレクタ３１は０Ｖ以上を出力する方が好ましいため、本実施の形態の画素回路１２では電圧設定が難しい。一方、本実施の形態では、信号書き込み前の電源電圧をＶｓｓより大きいＶｓｓ２としている。これにより、比較的簡易に電圧設定を行うことができる。
＜４．第２の実施の形態の変形例＞
上記第２の実施の形態において、例えば、図１４に示したように、コントローラ２０およびドライバ３０は、書き込みトランジスタＴｒ１をオフして信号書き込みを終了した後に、スイッチングトランジスタＴｒ５をオフしてもよい。つまり、信号書き込み後にスイッチングトランジスタＴｒ５がオンしている期間（図１４の時刻Ｔ７〜Ｔ８）が存在していてもよい。このようにすることにより、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓは，駆動トランジスタＴｒ２の移動度を反映した値となる。その結果、駆動トランジスタＴｒ２に対して、閾値補正だけでなく移動度補正も行うことができる。
上記第２の実施の形態において、例えば、図１４に示したように、コントローラ２０およびドライバ３０は、書き込みトランジスタＴｒ１をオフして信号書き込みを終了した後に、スイッチングトランジスタＴｒ５をオフしてもよい。つまり、信号書き込み後にスイッチングトランジスタＴｒ５がオンしている期間（図１４の時刻Ｔ７〜Ｔ８）が存在していてもよい。このようにすることにより、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓは，駆動トランジスタＴｒ２の移動度を反映した値となる。その結果、駆動トランジスタＴｒ２に対して、閾値補正だけでなく移動度補正も行うことができる。
＜５．第３の実施の形態＞
図１５は、本開示の第３の実施の形態に係る表示装置３の概略構成を表したものである。図１６は、表示装置３における画素アレイ部１０に含まれる各画素１１の回路構成の一例を表したものである。図１７は、１つの画素１１に着目したときの走査線ＷＳＬおよび各種制御線ＣＴＬ１，ＣＴＬ２，ＣＴＬ３，ＣＴＬ４に印加される電圧の経時変化の一例を表したものである。
図１５は、本開示の第３の実施の形態に係る表示装置３の概略構成を表したものである。図１６は、表示装置３における画素アレイ部１０に含まれる各画素１１の回路構成の一例を表したものである。図１７は、１つの画素１１に着目したときの走査線ＷＳＬおよび各種制御線ＣＴＬ１，ＣＴＬ２，ＣＴＬ３，ＣＴＬ４に印加される電圧の経時変化の一例を表したものである。
表示装置３は、上記第１の実施の形態に係る表示装置１において、制御スキャナ３７をさらに設け，駆動トランジスタＴｒ２のソース端Ｐ１と有機ＥＬ素子１３との間の導電パスにスイッチングトランジスタＴｒ６をさらに設けたものに相当する。
本実施の形態では、駆動トランジスタＴｒ２のソースと有機ＥＬ素子１３にスイッチングトランジスタＴｒ６を挿入した構成となっている。上記実施の形態では、閾値補正期間中に、駆動トランジスタＴｒ２のソース電圧が固定電圧となっておらず、閾値補正期間中のカソード電位の揺れによって駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓが影響を受けてしまう．しかし、本実施の形態では、閾値補正期間中に駆動トランジスタＴｒ２のソースと有機ＥＬ素子１３のアノードはスイッチングトランジスタＴｒ６によって非接続となっている。これにより、閾値補正期間中のカソード電位の揺れが駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓに影響を与えることがない。
＜６．各実施の形態に共通の変形例＞
以下に、各実施の形態に共通の変形例について説明する。なお、以下では、上記各実施の形態の表示装置１〜３と共通する構成要素に対しては、同一の符号が付与される。さらに、上記各実施の形態の表示装置１〜３と共通する構成要素についての説明は、適宜、省略されるものとする。
以下に、各実施の形態に共通の変形例について説明する。なお、以下では、上記各実施の形態の表示装置１〜３と共通する構成要素に対しては、同一の符号が付与される。さらに、上記各実施の形態の表示装置１〜３と共通する構成要素についての説明は、適宜、省略されるものとする。
上記第１の実施の形態およびその変形例に係る表示装置１において、例えば、図１８、図１９に示したように、スイッチングトランジスタＴｒ３がダイオード接続されていてもよい。また、上記第２の実施の形態およびその変形例に係る表示装置２において、例えば、図２０、図２１に示したように、スイッチングトランジスタＴｒ３がダイオード接続されていてもよい。上記第３の実施の形態およびその変形例に係る表示装置３において、例えば、図２２、図２３に示したように、スイッチングトランジスタＴｒ３がダイオード接続されていてもよい。このとき、ドライバ３０は、例えば、図１８、図２０、図２２に示したように、電源スキャナ３８を更に有している。電源スキャナ３８は、例えば、図１９、図２１、図２３に示したように、スイッチングトランジスタＴｒ３のアノード側の端子に接続された電源線ＤＳＬ１に対して２種類の電圧（Ｖｏｆｓ／Ｖｏｆｆ）を印加する。電圧Ｖｏｆｓは、ダイオード接続されたスイッチングトランジスタＴｒ３をオンさせる電圧である。電圧Ｖｏｆｆは、ダイオード接続されたスイッチングトランジスタＴｒ３をオフさせる電圧である。電源スキャナ３８は、例えば、電源線ＤＳＬ１に対して２種類の電圧（Ｖｏｆｓ／Ｖｏｆｆ）を印加することにより、図３（Ｂ）、図１０（Ｂ）、図１３（Ｂ）、図１４（Ｂ）、図１７（Ｂ）に示したようなオンオフ動作を、スイッチングトランジスタＴｒ３に対して行う。
画素回路１２において、閾値補正動作後に、閾値転送動作が行われる。そのため、閾値補正動作時において、駆動トランジスタＴｒ２のゲートに入力される電圧の精度を高くする必要がない。このため、本変形例で示したように、スイッチングトランジスタＴｒ３をダイオード接続としても問題ない。
＜７．適用例＞
以下、上記各実施の形態およびそれらの変形例（以下、「上記実施の形態等」と称する。）で説明した表示装置１〜３の適用例について説明する。上記実施の形態等の表示装置１〜３は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
以下、上記各実施の形態およびそれらの変形例（以下、「上記実施の形態等」と称する。）で説明した表示装置１〜３の適用例について説明する。上記実施の形態等の表示装置１〜３は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
図２２は、本適用例に係る電子機器４の概略構成例を表したものである。電子機器４は、例えば、折りたたみ可能な２枚の板状の筐体のうちの一方の筐体の主面に表示面４Ａを備えたノート型のパーソナルコンピュータである。電子機器４は、上記実施の形態等の表示装置１〜３を備えており、例えば、表示面４Ａの位置に画素アレイ部１０を備えている。本適用例では、上記実施の形態等の表示装置１〜３が設けられているので、発光輝度のばらつきを低減することができる。
以上、実施の形態、変形例および適用例を挙げて本開示を説明したが、本開示は実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
また、例えば、本開示は以下のような構成を取ることができる。
（１）
発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのソース端に対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行う際の前記駆動トランジスタのゲート電圧を制御する第１スイッチングトランジスタと、
前記駆動トランジスタのゲートと、前記ソース端との間の導電パスに設けられた第１保持容量と
前記ソース端と、第１電圧線との間の導電パスに直列に設けられた第２スイッチングトランジスタおよび第３スイッチングトランジスタと、
前記駆動トランジスタのゲートと、前記第２スイッチングトランジスタおよび前記第３スイッチングトランジスタの接続点との間の導電パスに設けられた第２保持容量と
を備えた
画素回路。
（２）
前記ソース端と、前記発光素子との間の導電パスに設けられた第４スイッチングトランジスタを更に備えた
（１）に記載の画素回路。
（３）
前記第１スイッチングトランジスタは、ダイオード接続されている
（１）または（２）に記載の画素回路。
（４）
各々が発光素子と画素回路とを含む複数の画素と、
複数の前記画素を駆動する駆動回路と
を備え、
前記画素回路は、
発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのソース端に対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行う際の前記駆動トランジスタのゲート電圧を制御する第１スイッチングトランジスタと、
前記駆動トランジスタのゲートと、前記ソース端との間の導電パスに設けられた第１保持容量と
前記ソース端と、第１電圧線との間の導電パスに直列に設けられた第２スイッチングトランジスタおよび第３スイッチングトランジスタと、
前記駆動トランジスタのゲートと、前記第２スイッチングトランジスタおよび前記第３スイッチングトランジスタの接続点との間の導電パスに設けられた第２保持容量と
を有する
表示装置。
（５）
前記駆動回路は、前記第１電圧線に対して少なくとも第１電圧および第２電圧を出力し、
前記第１電圧は、前記補正動作の時に出力され、
前記第２電圧は、前記信号電圧の印加の時に出力され、前記第１電圧よりも大きな値となっている
（４）に記載の表示装置。
（６）
前記駆動回路は、前記ソース端と、前記発光素子との間の導電パスに設けられた第４スイッチングトランジスタを更に備えた
（４）に記載の表示装置。
（７）
前記第１スイッチングトランジスタは、ダイオード接続されている
（４）から（６）のいずれか１つに記載の表示装置。
（８）
前記駆動回路は、前記第１スイッチングトランジスタをオンさせて、前記駆動トランジスタのゲートを第１固定電圧にした後、前記第２スイッチングトランジスタおよび前記第３スイッチングトランジスタをオンさせて、前記ソース端を第２固定電圧にし、続いて、前記第３スイッチングトランジスタをオフさせることにより、前記補正動作を行う
（４）から（７）のいずれか１つに記載の表示装置。
（９）
前記信号電圧は、前記発光素子のカソード電圧および前記発光素子の閾値電圧の和以下の値となっている
（４）から（８）のいずれか１つに記載の表示装置。
（１０）
前記駆動回路は、前記補正動作を行った後、前記書き込みトランジスタをオンさせることにより、前記ソース端に、前記信号電圧に対応する電圧を印加する
（４）から（９）のいずれか１つに記載の表示装置。
（１）
発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのソース端に対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行う際の前記駆動トランジスタのゲート電圧を制御する第１スイッチングトランジスタと、
前記駆動トランジスタのゲートと、前記ソース端との間の導電パスに設けられた第１保持容量と
前記ソース端と、第１電圧線との間の導電パスに直列に設けられた第２スイッチングトランジスタおよび第３スイッチングトランジスタと、
前記駆動トランジスタのゲートと、前記第２スイッチングトランジスタおよび前記第３スイッチングトランジスタの接続点との間の導電パスに設けられた第２保持容量と
を備えた
画素回路。
（２）
前記ソース端と、前記発光素子との間の導電パスに設けられた第４スイッチングトランジスタを更に備えた
（１）に記載の画素回路。
（３）
前記第１スイッチングトランジスタは、ダイオード接続されている
（１）または（２）に記載の画素回路。
（４）
各々が発光素子と画素回路とを含む複数の画素と、
複数の前記画素を駆動する駆動回路と
を備え、
前記画素回路は、
発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのソース端に対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行う際の前記駆動トランジスタのゲート電圧を制御する第１スイッチングトランジスタと、
前記駆動トランジスタのゲートと、前記ソース端との間の導電パスに設けられた第１保持容量と
前記ソース端と、第１電圧線との間の導電パスに直列に設けられた第２スイッチングトランジスタおよび第３スイッチングトランジスタと、
前記駆動トランジスタのゲートと、前記第２スイッチングトランジスタおよび前記第３スイッチングトランジスタの接続点との間の導電パスに設けられた第２保持容量と
を有する
表示装置。
（５）
前記駆動回路は、前記第１電圧線に対して少なくとも第１電圧および第２電圧を出力し、
前記第１電圧は、前記補正動作の時に出力され、
前記第２電圧は、前記信号電圧の印加の時に出力され、前記第１電圧よりも大きな値となっている
（４）に記載の表示装置。
（６）
前記駆動回路は、前記ソース端と、前記発光素子との間の導電パスに設けられた第４スイッチングトランジスタを更に備えた
（４）に記載の表示装置。
（７）
前記第１スイッチングトランジスタは、ダイオード接続されている
（４）から（６）のいずれか１つに記載の表示装置。
（８）
前記駆動回路は、前記第１スイッチングトランジスタをオンさせて、前記駆動トランジスタのゲートを第１固定電圧にした後、前記第２スイッチングトランジスタおよび前記第３スイッチングトランジスタをオンさせて、前記ソース端を第２固定電圧にし、続いて、前記第３スイッチングトランジスタをオフさせることにより、前記補正動作を行う
（４）から（７）のいずれか１つに記載の表示装置。
（９）
前記信号電圧は、前記発光素子のカソード電圧および前記発光素子の閾値電圧の和以下の値となっている
（４）から（８）のいずれか１つに記載の表示装置。
（１０）
前記駆動回路は、前記補正動作を行った後、前記書き込みトランジスタをオンさせることにより、前記ソース端に、前記信号電圧に対応する電圧を印加する
（４）から（９）のいずれか１つに記載の表示装置。
１〜５…表示装置、６…電子機器、６Ａ…表示面、１０…画素アレイ部、１１…画素、１２…画素回路、１３…有機ＥＬ素子、２０…コントローラ、２１…映像信号処理回路、２２…タイミング生成回路、２３…電源回路、３０…ドライバ、３１…水平セレクタ、３２…ライトスキャナ、３３…ドライブスキャナ、３４Ａ〜３４Ｈ…制御スキャナ、Ｃ１，Ｃ２，Ｃ３，Ｃ４…容量値、Ｃｅｌ…素子容量、Ｃｓ１，Ｃｓ２…保持容量、ＣＴＬ１〜ＣＴＬ５…制御線、Ｄｉｎ…映像信号、ＤＳＬ…電源線、ＤＴＬ…信号線、Ｉｄｓ…電流、Ｐ１，Ｐ２…端子、Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８…時刻、Ｔｉｎ…同期信号、Ｔｒ１…書き込みトランジスタＴｒ１…駆動トランジスタ、Ｔｒ３…発光制御トランジスタ、Ｔｒ４，Ｔｒ５，Ｔｒ６…スイッチングトランジスタ、Ｖｃａｔ…カソード電圧、Ｖｃｃ，Ｖｏｆｓ，Ｖｓｓ，Ｖｓｓ２…固定電圧、Ｖｇｓ…ゲート−ソース間電圧、Ｖｏｎ…オン電圧、Ｖｏｆｆ…オフ電圧、Ｖｓｉｇ…信号電圧、Ｖｔｈ，Ｖｔｈｅｌ…閾値電圧、Ｖｘ，Ｖｙ…電圧、ＷＳＬ…走査線、ΔＶ…増加量。
Claims (10)
- 発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのソース端に対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行う際の前記駆動トランジスタのゲート電圧を制御する第１スイッチングトランジスタと、
前記駆動トランジスタのゲートと、前記ソース端との間の導電パスに設けられた第１保持容量と
前記ソース端と、第１電圧線との間の導電パスに直列に設けられた第２スイッチングトランジスタおよび第３スイッチングトランジスタと、
前記駆動トランジスタのゲートと、前記第２スイッチングトランジスタおよび前記第３スイッチングトランジスタの接続点との間の導電パスに設けられた第２保持容量と
を備えた
画素回路。 - 前記ソース端と、前記発光素子との間の導電パスに設けられた第４スイッチングトランジスタを更に備えた
請求項１に記載の画素回路。 - 前記第１スイッチングトランジスタは、ダイオード接続されている
請求項１または請求項２に記載の画素回路。 - 各々が発光素子と画素回路とを含む複数の画素と、
複数の前記画素を駆動する駆動回路と
を備え、
前記画素回路は、
発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのソース端に対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行う際の前記駆動トランジスタのゲート電圧を制御する第１スイッチングトランジスタと、
前記駆動トランジスタのゲートと、前記ソース端との間の導電パスに設けられた第１保持容量と
前記ソース端と、第１電圧線との間の導電パスに直列に設けられた第２スイッチングトランジスタおよび第３スイッチングトランジスタと、
前記駆動トランジスタのゲートと、前記第２スイッチングトランジスタおよび前記第３スイッチングトランジスタの接続点との間の導電パスに設けられた第２保持容量と
を有する
表示装置。 - 前記駆動回路は、前記第１電圧線に対して少なくとも第１電圧および第２電圧を出力し、
前記第１電圧は、前記補正動作の時に出力され、
前記第２電圧は、前記信号電圧の印加の時に出力され、前記第１電圧よりも大きな値となっている
請求項４に記載の表示装置。 - 前記駆動回路は、前記ソース端と、前記発光素子との間の導電パスに設けられた第４スイッチングトランジスタを更に備えた
請求項４に記載の表示装置。 - 前記第１スイッチングトランジスタは、ダイオード接続されている
請求項４から請求項６のいずれか１つに記載の表示装置。 - 前記駆動回路は、前記第１スイッチングトランジスタをオンさせて、前記駆動トランジスタのゲートを第１固定電圧にした後、前記第２スイッチングトランジスタおよび前記第３スイッチングトランジスタをオンさせて、前記ソース端を第２固定電圧にし、続いて、前記第３スイッチングトランジスタをオフさせることにより、前記補正動作を行う
請求項４から請求項７のいずれか１つに記載の表示装置。 - 前記信号電圧は、前記発光素子のカソード電圧および前記発光素子の閾値電圧の和以下の値となっている
請求項４から請求項８のいずれか１つに記載の表示装置。 - 前記駆動回路は、前記補正動作を行った後、前記書き込みトランジスタをオンさせることにより、前記ソース端に、前記信号電圧に対応する電圧を印加する
請求項４から請求項９のいずれか１つに記載の表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018029574A JP6732822B2 (ja) | 2018-02-22 | 2018-02-22 | 画素回路および表示装置 |
| US16/239,819 US10818242B2 (en) | 2018-02-22 | 2019-01-04 | Pixel circuit including plurality of switching transistors and capacitors, and display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018029574A JP6732822B2 (ja) | 2018-02-22 | 2018-02-22 | 画素回路および表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019144454A true JP2019144454A (ja) | 2019-08-29 |
| JP6732822B2 JP6732822B2 (ja) | 2020-07-29 |
Family
ID=67618007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018029574A Active JP6732822B2 (ja) | 2018-02-22 | 2018-02-22 | 画素回路および表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10818242B2 (ja) |
| JP (1) | JP6732822B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111028767B (zh) * | 2019-12-06 | 2021-03-16 | 深圳市华星光电半导体显示技术有限公司 | 像素电路及驱动方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005292436A (ja) * | 2004-03-31 | 2005-10-20 | Nec Corp | 電気回路、その駆動方法、表示装置の画素回路、表示装置及びその駆動方法 |
| JP2006018168A (ja) * | 2004-07-05 | 2006-01-19 | Sony Corp | 画素回路及び表示装置とこれらの駆動方法 |
| US20180182346A1 (en) * | 2016-12-26 | 2018-06-28 | Lg Display Co., Ltd. | Display device and method of driving the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100497246B1 (ko) * | 2003-04-01 | 2005-06-23 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 그 표시 패널과 구동 방법 |
| JP4131227B2 (ja) * | 2003-11-10 | 2008-08-13 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
| JP4687026B2 (ja) | 2004-07-22 | 2011-05-25 | ソニー株式会社 | 表示装置および表示装置の駆動方法 |
| JP4655589B2 (ja) | 2004-11-08 | 2011-03-23 | ソニー株式会社 | 表示装置とその駆動方法及び画素回路の駆動方法 |
| KR102068589B1 (ko) * | 2013-12-30 | 2020-01-21 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 구동 방법 |
| CN105225626B (zh) * | 2015-10-13 | 2018-02-02 | 上海天马有机发光显示技术有限公司 | 有机发光二极管像素驱动电路、其显示面板及显示装置 |
-
2018
- 2018-02-22 JP JP2018029574A patent/JP6732822B2/ja active Active
-
2019
- 2019-01-04 US US16/239,819 patent/US10818242B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005292436A (ja) * | 2004-03-31 | 2005-10-20 | Nec Corp | 電気回路、その駆動方法、表示装置の画素回路、表示装置及びその駆動方法 |
| JP2006018168A (ja) * | 2004-07-05 | 2006-01-19 | Sony Corp | 画素回路及び表示装置とこれらの駆動方法 |
| US20180182346A1 (en) * | 2016-12-26 | 2018-06-28 | Lg Display Co., Ltd. | Display device and method of driving the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20190259339A1 (en) | 2019-08-22 |
| JP6732822B2 (ja) | 2020-07-29 |
| US10818242B2 (en) | 2020-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10733933B2 (en) | Pixel driving circuit and driving method thereof, display panel and display device | |
| JP2020112795A (ja) | ハイブリッド画素内及び外部補償を備えた電子ディスプレイ | |
| JP4715850B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
| US8471838B2 (en) | Pixel circuit having a light detection element, display apparatus, and driving method for correcting threshold and mobility for light detection element of pixel circuit | |
| US11380246B2 (en) | Electroluminescent display device having pixel driving | |
| JP6853662B2 (ja) | 表示パネルおよび表示装置 | |
| CN113053281A (zh) | 像素驱动电路以及包括像素驱动电路的电致发光显示装置 | |
| US9491829B2 (en) | Organic light emitting diode display and method of driving the same | |
| JP4591511B2 (ja) | 表示装置及び電子機器 | |
| CN103021339A (zh) | 像素电路、显示装置及其驱动方法 | |
| US10431159B2 (en) | Register circuit, driver circuit, and display unit | |
| KR20170117995A (ko) | 유기발광다이오드 표시장치와 그 구동방법 | |
| JP6781176B2 (ja) | 画素回路および表示装置 | |
| JP2009080367A (ja) | 表示装置及びその駆動方法と電子機器 | |
| JP4984863B2 (ja) | 表示装置とその駆動方法 | |
| JP6625393B2 (ja) | 信号処理装置、表示装置および電子機器 | |
| KR101740144B1 (ko) | 유기발광다이오드 표시장치와 그 구동방법 | |
| KR20190084934A (ko) | 디스플레이 장치 | |
| JP6732822B2 (ja) | 画素回路および表示装置 | |
| JP2011069943A (ja) | 表示装置および電子機器 | |
| JP6789796B2 (ja) | 表示装置および駆動方法 | |
| JP6774325B2 (ja) | 画素回路および表示装置 | |
| US9378677B2 (en) | Drive circuit, display unit, and electronic apparatus | |
| KR20190084935A (ko) | 디스플레이 장치 | |
| JP5239812B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190709 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200630 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200708 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6732822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |