JP2019135741A - Semiconductor device, method for manufacturing the same, and power converter - Google Patents

Semiconductor device, method for manufacturing the same, and power converter Download PDF

Info

Publication number
JP2019135741A
JP2019135741A JP2018018149A JP2018018149A JP2019135741A JP 2019135741 A JP2019135741 A JP 2019135741A JP 2018018149 A JP2018018149 A JP 2018018149A JP 2018018149 A JP2018018149 A JP 2018018149A JP 2019135741 A JP2019135741 A JP 2019135741A
Authority
JP
Japan
Prior art keywords
hole
circuit board
semiconductor device
lead frame
heat conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018018149A
Other languages
Japanese (ja)
Other versions
JP6777109B2 (en
Inventor
穂隆 六分一
Hotaka Rokubuichi
穂隆 六分一
邦孝 佐藤
Kunitaka Sato
邦孝 佐藤
清文 北井
Kiyofumi Kitai
清文 北井
正喜 後藤
Masaki Goto
正喜 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018018149A priority Critical patent/JP6777109B2/en
Publication of JP2019135741A publication Critical patent/JP2019135741A/en
Application granted granted Critical
Publication of JP6777109B2 publication Critical patent/JP6777109B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

To provide a small-sized semiconductor device having an incorporated circuit board.SOLUTION: A semiconductor device comprises: a heat conductive member 1 having a first hole 8; a metal member 2 provided on the heat conduction member 1, mounting a semiconductor element 4 and having a second hole 81 at a position corresponding to above the first hole 8; a circuit board 6 arranged above the metal member 2 and having a third hole 11 at a position corresponding to above the second hole 81; and a sealing member 7 including the circuit board 6, charging the first hole 8, the second hole 81 and the third hole 11 to integrally seal the heat conductive members 1, the metal member 2 and the circuit board 6.SELECTED DRAWING: Figure 1

Description

この発明は、封止樹脂で封止したモールド型半導体装置、その製造方法及びこの半導体装置を備えた電力変換装置に関する。   The present invention relates to a mold type semiconductor device sealed with a sealing resin, a method for manufacturing the same, and a power conversion device including the semiconductor device.

一般に半導体装置は、半導体素子の保護及び配線回路の絶縁のために樹脂封止されている。従来から、金型を用いて半導体素子及び配線回路を一体的に樹脂封止したモールド型半導体装置が知られている。モールド型半導体装置は、ケース内に低弾性の樹脂を充填して半導体素子を保護するケース型半導体装置に比べ、生産性に優れ、小型化が可能となる。   Generally, a semiconductor device is sealed with a resin for protecting a semiconductor element and insulating a wiring circuit. 2. Description of the Related Art Conventionally, a mold type semiconductor device in which a semiconductor element and a wiring circuit are integrally resin-sealed using a mold is known. The mold type semiconductor device is superior in productivity and can be reduced in size compared to a case type semiconductor device in which a case is filled with a low-elasticity resin to protect a semiconductor element.

ところが、モールド型半導体装置では、樹脂封止の際に配線回路を形成するリードフレーム等の端子を金型で挟みこんで樹脂成形を行うため、複雑な電子回路をリードフレームのみで形成することが難しかった。   However, in a mold type semiconductor device, a resin such as a lead frame that forms a wiring circuit at the time of resin sealing is sandwiched between molds and resin molding is performed. Therefore, a complicated electronic circuit can be formed only by a lead frame. was difficult.

そこで、従来の半導体装置は、制御回路用基板を含めて封止されたモールド型半導体装置(例えば、特許文献1)が検討されている。また、リードフレームのヒートシンクよりも外周部に設けたピン穴を用いて制御回路基板を支持するモールド型半導体装置(例えば、特許文献2)が検討されている。   Therefore, as a conventional semiconductor device, a mold type semiconductor device (for example, Patent Document 1) sealed including a control circuit substrate has been studied. In addition, a mold type semiconductor device (for example, Patent Document 2) that supports a control circuit board using a pin hole provided in an outer peripheral portion rather than a heat sink of a lead frame has been studied.

特開2014−22444号公報JP 2014-22444 A 特開2014−212208号公報JP 2014-212208 A

しかしながら、従来の半導体装置では、制御回路用基板を封止するために、金型で制御回路用基板の一部を挟み込むことで制御用回路基板を中空状態で支持して樹脂成形を行っている。制御用回路基板の外周部に設けた支持部は金型から外部へ突出しており、上金型と下金型とで支持部を挟み込むことで、制御用回路基板の動きを制限した状態で樹脂成形される(特許文献1)。また、従来の半導体装置では、リードフレームのヒートシンクよりも外周部に設けたピン穴を用いて制御回路基板を支持した状態で樹脂成形される(特許文献2)。このため、半導体装置のパッケージの外形から制御用回路基板の外周部に設けた支持部が外部へ突出した状態、あるいは、ヒートシンクの外周部にピン穴を設けた状態で半導体装置が作製されるため、半導体装置のパッケージサイズが大きくなり、小型化に対応できない場合があった。   However, in the conventional semiconductor device, in order to seal the control circuit substrate, the control circuit substrate is supported in a hollow state by sandwiching a part of the control circuit substrate with a mold, and resin molding is performed. . The support provided on the outer periphery of the control circuit board protrudes from the mold, and the support part is sandwiched between the upper mold and the lower mold to restrict the movement of the control circuit board. Molded (Patent Document 1). Further, in a conventional semiconductor device, resin molding is performed in a state where a control circuit board is supported using a pin hole provided in an outer peripheral portion rather than a heat sink of a lead frame (Patent Document 2). For this reason, the semiconductor device is manufactured with the support provided on the outer periphery of the control circuit board protruding from the outer shape of the package of the semiconductor device or with the pin hole provided on the outer periphery of the heat sink. In some cases, the package size of the semiconductor device becomes large and it is impossible to cope with downsizing.

この発明は、上述のような課題を解決するためになされたもので、中空に回路基板が配置され、小型のモールド型半導体装置を得ることを目的とする。   The present invention has been made to solve the above-described problems, and an object thereof is to obtain a small mold type semiconductor device in which a circuit board is disposed in a hollow space.

第一穴を有する熱伝導部材と、熱伝導部材上に設けられ、半導体素子が搭載され、第一穴の上方の対応する位置に第二穴を有する金属部材と、金属部材の上方に配置され、第二穴の上方の対応する位置に第三穴を有する回路基板と、回路基板を内包し、第一穴と第二穴と第三穴を充填し、熱伝導部材と金属部材と回路基板とを一体的に封止する封止部材とを備えた半導体装置。   A heat conducting member having a first hole, a metal member provided on the heat conducting member, mounted with a semiconductor element, and having a second hole at a corresponding position above the first hole; and disposed above the metal member. A circuit board having a third hole at a corresponding position above the second hole, and enclosing the circuit board, filling the first hole, the second hole, and the third hole, a heat conducting member, a metal member, and the circuit board And a sealing member that integrally seals the semiconductor device.

この発明の半導体装置によれば、回路基板の外周部に設けた支持部を設けていないので、半導体装置を小型化することができる。   According to the semiconductor device of the present invention, since the support portion provided on the outer peripheral portion of the circuit board is not provided, the semiconductor device can be reduced in size.

この発明の実施の形態1における半導体装置を示す断面構造模式図である。1 is a schematic cross-sectional structure diagram showing a semiconductor device according to a first embodiment of the present invention. この発明の実施の形態1における半導体装置の図1の一点鎖線AAにおける断面構造模式図である。FIG. 2 is a schematic cross-sectional structure view taken along one-dot chain line AA of FIG. この発明の実施の形態1における半導体装置の端部近傍における断面構造模式図である。It is a cross-sectional structure schematic diagram in the end part vicinity of the semiconductor device in Embodiment 1 of this invention. この発明の実施の形態1における半導体装置の端部近傍における平面構造模式図である。1 is a schematic plan view structure in the vicinity of an end portion of a semiconductor device according to a first embodiment of the present invention. この発明の実施の形態1における半導体装置の回路基板を示す構造模式図である。It is a structure schematic diagram which shows the circuit board of the semiconductor device in Embodiment 1 of this invention. この発明の実施の形態1における半導体装置の製造工程を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the manufacturing process of the semiconductor device in Embodiment 1 of this invention. この発明の実施の形態1における半導体装置の製造工程を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the manufacturing process of the semiconductor device in Embodiment 1 of this invention. この発明の実施の形態1における半導体装置の製造工程を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the manufacturing process of the semiconductor device in Embodiment 1 of this invention. この発明の実施の形態1における半導体装置の製造工程を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the manufacturing process of the semiconductor device in Embodiment 1 of this invention. この発明の実施の形態1における半導体装置の製造工程を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the manufacturing process of the semiconductor device in Embodiment 1 of this invention. この発明の実施の形態1における半導体装置の製造工程を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the manufacturing process of the semiconductor device in Embodiment 1 of this invention. この発明の実施の形態1における他の半導体装置を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the other semiconductor device in Embodiment 1 of this invention. この発明の実施の形態1における他の半導体装置の製造工程を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the manufacturing process of the other semiconductor device in Embodiment 1 of this invention. この発明の実施の形態1における他の半導体装置を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the other semiconductor device in Embodiment 1 of this invention. この発明の実施の形態1における半導体装置の回路基板の他の加工穴形状を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the other processed hole shape of the circuit board of the semiconductor device in Embodiment 1 of this invention. この発明の実施の形態1における他の半導体装置の製造方法を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the manufacturing method of the other semiconductor device in Embodiment 1 of this invention. この発明の実施の形態1における半導体装置の回路基板の他の加工穴形状を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the other processed hole shape of the circuit board of the semiconductor device in Embodiment 1 of this invention. この発明の実施の形態2における半導体装置を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the semiconductor device in Embodiment 2 of this invention. この発明の実施の形態2における半導体装置の製造工程を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the manufacturing process of the semiconductor device in Embodiment 2 of this invention. この発明の実施の形態2における半導体装置の製造工程を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the manufacturing process of the semiconductor device in Embodiment 2 of this invention. この発明の実施の形態2における半導体装置の製造工程を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the manufacturing process of the semiconductor device in Embodiment 2 of this invention. この発明の実施の形態2における半導体装置の製造工程を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the manufacturing process of the semiconductor device in Embodiment 2 of this invention. この発明の実施の形態2における半導体装置の他の製造工程を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the other manufacturing process of the semiconductor device in Embodiment 2 of this invention. この発明の実施の形態3における半導体装置を示す断面構造模式図である。It is a cross-sectional structure schematic diagram which shows the semiconductor device in Embodiment 3 of this invention. この発明の実施の形態3における半導体装置の端部近傍における断面構造模式図である。It is a cross-sectional structure schematic diagram in the end part vicinity of the semiconductor device in Embodiment 3 of this invention. この発明の実施の形態4における電力変換装置を適用した電力変換システムの構成を示すブロック図である。It is a block diagram which shows the structure of the power conversion system to which the power converter device in Embodiment 4 of this invention is applied.

はじめに、本発明の半導体装置の全体構成について、図面を参照しながら説明する。なお、図は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。また、同一の符号を付したものは、同一又はこれに相当するものであり、このことは明細書の全文において共通することである。   First, the overall configuration of the semiconductor device of the present invention will be described with reference to the drawings. The drawings are schematic and do not reflect the exact size of the components shown. Moreover, what attached | subjected the same code | symbol is the same or it corresponds, This is common in the whole text of a specification.

実施の形態1.
この発明の実施の形態1における半導体装置について、図1から図4を用いて説明する。
Embodiment 1 FIG.
A semiconductor device according to Embodiment 1 of the present invention will be described with reference to FIGS.

図1は、この発明の実施の形態1における半導体装置を示す断面構造模式図である。図2は、この発明の実施の形態1における半導体装置の一点鎖線AAにおける断面構造模式図である。   FIG. 1 is a schematic cross-sectional structure diagram showing a semiconductor device according to the first embodiment of the present invention. FIG. 2 is a schematic cross-sectional view taken along one-dot chain line AA of the semiconductor device according to the first embodiment of the present invention.

図1において、半導体装置100は、熱伝導部材1、金属部材であるリードフレーム2、接合材であるはんだ3、半導体素子4、ボンディングワイヤ5、回路基板6、封止部材である封止樹脂7を備えている。また、熱伝導部材1は、第一穴である貫通孔8を、リードフレーム2は、第二穴である貫通孔81を備えている。さらに、回路基板6は、第三穴である加工穴11を備えている。また、回路基板6は、この断面方向で、封止樹脂に内包されている。さらに、リードフレーム2は、封止樹脂7の側面から突出する金属端子部であるリード端子部を備える。   In FIG. 1, a semiconductor device 100 includes a heat conducting member 1, a lead frame 2 that is a metal member, solder 3 that is a bonding material, a semiconductor element 4, a bonding wire 5, a circuit board 6, and a sealing resin 7 that is a sealing member. It has. The heat conducting member 1 includes a through hole 8 that is a first hole, and the lead frame 2 includes a through hole 81 that is a second hole. Furthermore, the circuit board 6 includes a processing hole 11 that is a third hole. The circuit board 6 is encapsulated in the sealing resin in this cross-sectional direction. Furthermore, the lead frame 2 includes a lead terminal portion that is a metal terminal portion protruding from the side surface of the sealing resin 7.

図2において、この断面方向(図1の一点鎖線AA断面)では、熱伝導部材1と回路基板6とは共に、封止樹脂7に内包されており、この方向の断面では、封止樹脂7の外部へ突出する箇所はない。   In FIG. 2, in this cross-sectional direction (cross-dotted line AA cross-section in FIG. 1), both the heat conducting member 1 and the circuit board 6 are encapsulated in the sealing resin 7. There is no part protruding outside.

図1,2において、熱伝導部材1は、金属箔1aと金属箔1aの上面に形成された絶縁層である絶縁シート1bとを備えている。絶縁シート1bは、金属箔1aとリードフレーム2とを絶縁すると共に、半導体素子4で発生した熱を絶縁シート1bを介して金属箔1aへ放熱する役割である。金属箔1aとしては、銅板、アルミ板、銅箔などの高熱伝導部材が用いられる。   1 and 2, the heat conducting member 1 includes a metal foil 1a and an insulating sheet 1b that is an insulating layer formed on the upper surface of the metal foil 1a. The insulating sheet 1b has a role of insulating the metal foil 1a and the lead frame 2 and radiating heat generated in the semiconductor element 4 to the metal foil 1a via the insulating sheet 1b. As the metal foil 1a, a high thermal conductive member such as a copper plate, an aluminum plate, or a copper foil is used.

絶縁シート1bは、エポキシ樹脂などの熱硬化性樹脂が用いられ、その内部にはシリカやアルミナ、窒化ホウ素などの高伝導性フィラーが混入されている。   The insulating sheet 1b is made of a thermosetting resin such as an epoxy resin, and a highly conductive filler such as silica, alumina, or boron nitride is mixed therein.

熱伝導部材1は、貫通孔8を面内に少なくとも3箇所以上有している。半導体装置100においては、貫通孔8には封止樹脂7が充填されている。貫通孔8の大きさは、後述するように製造時に金型の可動する支持ピン13を挿入する必要があるため、直径0.5mm以上(Φ0.5mm以上)であることが望ましい。   The heat conducting member 1 has at least three through holes 8 in the plane. In the semiconductor device 100, the through hole 8 is filled with the sealing resin 7. The size of the through-hole 8 is desirably 0.5 mm or more (Φ0.5 mm or more) because it is necessary to insert a support pin 13 that can move the mold during manufacturing as will be described later.

貫通孔8は、熱伝導部材1の打ち抜き加工などで外形加工される際に同時に形成されてもよいし、別途ワイヤーカット等の加工を入れても良い。熱伝導部材1は、下面側に金属箔1aの下面を露出して樹脂封止され、金属箔1aの下面側の面と貫通孔8に充填された封止樹脂7の表面とが同一平面上になるように成型されている。   The through-hole 8 may be formed at the same time when the outer shape is processed by punching of the heat conducting member 1 or may be subjected to processing such as wire cutting separately. The heat conducting member 1 is resin-sealed by exposing the lower surface of the metal foil 1a on the lower surface side, and the surface of the lower surface side of the metal foil 1a and the surface of the sealing resin 7 filled in the through holes 8 are on the same plane. It is molded to become

熱伝導部材1上には、配線回路が形成されたリードフレーム2が設けられている。リードフレーム2は、熱伝導部材1の絶縁シート1b上に配置される。リードフレーム2の配線回路上には、半導体素子4の裏面電極が接合材であるはんだ3を介して接合されている。半導体素子4の表面電極とリードフレーム2とは、リードフレーム2の所定の位置でボンディングワイヤ5により電気的に接続されている。   On the heat conducting member 1, a lead frame 2 on which a wiring circuit is formed is provided. The lead frame 2 is disposed on the insulating sheet 1 b of the heat conducting member 1. On the wiring circuit of the lead frame 2, the back surface electrode of the semiconductor element 4 is bonded via the solder 3 that is a bonding material. The surface electrode of the semiconductor element 4 and the lead frame 2 are electrically connected by a bonding wire 5 at a predetermined position of the lead frame 2.

リードフレーム2は、熱伝導部材1の貫通孔8の上方の対応する位置に貫通孔81を面内に少なくとも3箇所以上有している。半導体装置100においては、貫通孔81には封止樹脂7が充填されている。貫通孔81の大きさは、後述するように製造時に金型に設けられた支持ピン13を挿入する必要があるため、直径0.5mm以上(Φ0.5mm以上)であることが望ましい。   The lead frame 2 has at least three or more through holes 81 in the plane at corresponding positions above the through holes 8 of the heat conducting member 1. In the semiconductor device 100, the through hole 81 is filled with the sealing resin 7. The size of the through-hole 81 is preferably 0.5 mm or more (Φ0.5 mm or more) because it is necessary to insert the support pin 13 provided in the mold at the time of manufacture as will be described later.

図3は、この発明の実施の形態1における半導体装置の端部近傍における断面構造模式図である。図4は、この発明の実施の形態1における半導体装置の端部近傍における平面構造模式図である。図において、リードフレーム2としては、例えば、厚さ約0.6mmの銅板が用いられる。リードフレーム2には、プレス成形により配線回路が形成される。また、リードフレーム2の配線回路には、段差部9を有している。リードフレーム2の段差部9は、熱伝導部材1と接合されておらず、封止樹脂7の入り込んだ部位となる。リードフレーム2の段差部9は、熱伝導部材1の金属箔1aと封止樹脂7の界面に沿った絶縁破壊を抑制するための構造である。リードフレーム2の段差部9は、リードフレーム2と熱伝導部材2との段差である。   FIG. 3 is a schematic cross-sectional structure diagram in the vicinity of the end portion of the semiconductor device according to the first embodiment of the present invention. FIG. 4 is a schematic plan view structure in the vicinity of the end portion of the semiconductor device according to the first embodiment of the present invention. In the figure, as the lead frame 2, for example, a copper plate having a thickness of about 0.6 mm is used. A wiring circuit is formed on the lead frame 2 by press molding. Further, the wiring circuit of the lead frame 2 has a step portion 9. The step portion 9 of the lead frame 2 is not joined to the heat conducting member 1 and becomes a portion into which the sealing resin 7 enters. The step portion 9 of the lead frame 2 has a structure for suppressing dielectric breakdown along the interface between the metal foil 1 a of the heat conducting member 1 and the sealing resin 7. The step portion 9 of the lead frame 2 is a step between the lead frame 2 and the heat conducting member 2.

リードフレーム2の段差部9は、例えば、半抜き加工を行うことによって形成される。リードフレーム2の段差部9の高さ(絶縁シート1bの上面からリードフレーム2の下面までの距離)は、例えば、0.1mm以上かつ、リードフレーム2の厚みの半分の0.3mm以下とする。0.1mm以上とすることで、熱伝導部材1とリードフレーム2との間に充填される封止樹脂7内にボイドが発生するのを抑制できる。   The step portion 9 of the lead frame 2 is formed, for example, by performing a half punching process. The height of the step 9 of the lead frame 2 (the distance from the upper surface of the insulating sheet 1b to the lower surface of the lead frame 2) is, for example, 0.1 mm or more and 0.3 mm or less, which is half the thickness of the lead frame 2. . By setting it as 0.1 mm or more, it can suppress that a void generate | occur | produces in the sealing resin 7 with which the space between the heat conductive member 1 and the lead frame 2 is filled.

また、段差部9における段差である絶縁シート1bからリードフレーム2までの距離を、リードフレーム2の厚みの半分の0.3mm以下とすることで、強度を確保することができる。さらに、段差部9を設け、封止樹脂7で段差部9を充填することで、熱伝導部材1の金属箔1aとリードフレーム2との間の絶縁耐圧も向上することができる。   Further, the strength can be ensured by setting the distance from the insulating sheet 1 b, which is a step in the stepped portion 9, to 0.3 mm or less, which is half the thickness of the lead frame 2. Furthermore, by providing the stepped portion 9 and filling the stepped portion 9 with the sealing resin 7, the dielectric strength between the metal foil 1a of the heat conducting member 1 and the lead frame 2 can be improved.

また、リードフレーム2は、熱伝導部材1に形成された貫通孔8の周囲(外周)から外側0.1mm以内の範囲を禁止領域として隙間10を形成している。隙間10は、リードフレーム2と金属箔1aとの絶縁距離以上となるように設定する。最小の絶縁距離は、絶縁シート1bの厚さと貫通孔8の周縁部(外周部)から貫通孔81の周縁部(外周部)までの距離である。このため、隙間10の距離(長さ)を絶縁シート1bの厚さと貫通孔81の外周部までの距離との合計以上とすることで、リードフレーム2と金属箔1aとの絶縁破壊を抑制することができる。隙間10内には、リードフレーム2で構成される配線回路パターンを配置しない。   Further, the lead frame 2 forms a gap 10 with a range within 0.1 mm outside from the periphery (outer periphery) of the through-hole 8 formed in the heat conducting member 1 as a prohibited area. The gap 10 is set to be equal to or longer than the insulation distance between the lead frame 2 and the metal foil 1a. The minimum insulation distance is the distance from the thickness of the insulating sheet 1 b and the peripheral portion (outer peripheral portion) of the through hole 8 to the peripheral portion (outer peripheral portion) of the through hole 81. For this reason, the dielectric breakdown between the lead frame 2 and the metal foil 1a is suppressed by setting the distance (length) of the gap 10 to be equal to or greater than the sum of the thickness of the insulating sheet 1b and the distance to the outer peripheral portion of the through hole 81. be able to. A wiring circuit pattern composed of the lead frame 2 is not disposed in the gap 10.

ここで、貫通孔8の外周端から貫通孔81の外周端までの距離が隙間10である。このため、貫通孔81は、貫通孔8よりも隙間10だけ、半径が大きな穴となっている。また、貫通孔8及び貫通孔81の内部は、封止樹脂7が充填されている。このため、貫通孔8及び貫通孔81の形成部位におけるリードフレーム2と金属箔1aとの絶縁破壊を抑制することができる。   Here, the distance from the outer peripheral end of the through hole 8 to the outer peripheral end of the through hole 81 is the gap 10. For this reason, the through hole 81 is a hole having a larger radius than the through hole 8 by the gap 10. Further, the inside of the through hole 8 and the through hole 81 is filled with the sealing resin 7. For this reason, it is possible to suppress the dielectric breakdown between the lead frame 2 and the metal foil 1a at the site where the through hole 8 and the through hole 81 are formed.

半導体素子4は、入力交流電力を直流電力に変換するコンバータ部に用いるダイオードや、直流電力を交流電力に変換するインバータ部に用いるバイポーラトランジスタ、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、GTO(Gate Turn-Off Thyristor)等がある。   The semiconductor element 4 includes a diode used in a converter unit that converts input AC power into DC power, a bipolar transistor used in an inverter unit that converts DC power into AC power, an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Fielder). For example, an Effect Transistor) and a GTO (Gate Turn-Off Thyristor).

ボンディングワイヤ5としては、例えば、アルミニウム線、又は銅線等を用いることができる。ボンディングワイヤ5は、回路基板6との電気的接続にも用いられると同時に回路基板6を支持するためにも用いられるため、ボンディングワイヤ5には、回路基板6を支持するための剛性も求められる。このため、ボンディングワイヤ5は、ある程度の太さや、本数が必要となる。また、リードフレーム2と半導体素子4との接合材として、はんだ3を用いた例を示したが、はんだ3に限らず、例えば、銀ペーストを用いることができる。   As the bonding wire 5, for example, an aluminum wire or a copper wire can be used. Since the bonding wire 5 is used not only for electrical connection with the circuit board 6 but also for supporting the circuit board 6, the bonding wire 5 is also required to have rigidity for supporting the circuit board 6. . For this reason, the bonding wire 5 needs to have a certain thickness and number. Moreover, although the example which used the solder 3 was shown as a joining material of the lead frame 2 and the semiconductor element 4, it is not restricted to the solder 3, For example, a silver paste can be used.

回路基板6は、半導体装置100内のリードフレーム2の上方に配置されており、リードフレーム2とボンディングワイヤ5で電気的に接続されている。また、上述のように回路基板6は、ボンディングワイヤ5によって、リードフレーム2の上方に中空で支持される。   The circuit board 6 is disposed above the lead frame 2 in the semiconductor device 100 and is electrically connected to the lead frame 2 by bonding wires 5. Further, as described above, the circuit board 6 is supported by the bonding wire 5 so as to be hollow above the lead frame 2.

回路基板6には、配線パターン(図示せず)が形成された樹脂基板と、樹脂基板の配線パターン上に搭載された電気部品(図示せず)とを備えている。樹脂基板は、例えば、厚さ1.6mmの電子機器に一般的に用いられているものを使用することができるが、樹脂基板の厚さは、これに限られるものではない。   The circuit board 6 includes a resin substrate on which a wiring pattern (not shown) is formed, and an electrical component (not shown) mounted on the wiring pattern on the resin substrate. For example, a resin substrate that is generally used for an electronic device having a thickness of 1.6 mm can be used, but the thickness of the resin substrate is not limited to this.

また、樹脂基板の耐熱性グレードもFR−4に限られることはなく、リードフレーム2に搭載する半導体素子4としてシリコンカーバイド(SiC:Silicon Carbide)を用いて素子の高温動作を想定する場合など、耐熱性グレードの高いFR−5相当の樹脂基板を用いることもできる。   Further, the heat resistance grade of the resin substrate is not limited to FR-4, and when high temperature operation of the element is assumed using silicon carbide (SiC) as the semiconductor element 4 mounted on the lead frame 2, etc. A resin substrate corresponding to FR-5 having a high heat resistance grade can also be used.

電気部品は、回路基板6の両面(上下面)に搭載されていることが好ましいが、片面に搭載されてもかまわない。回路基板6の両面に電気部品を搭載したので、温度サイクルなどで発生する熱応力に対して回路基板6の表裏面(上下面)での熱膨張率差が抑えられること、剛性がより高くなることにより、回路基板6に発生する反りを抑えることができる。   The electrical parts are preferably mounted on both surfaces (upper and lower surfaces) of the circuit board 6, but may be mounted on one surface. Since electric parts are mounted on both surfaces of the circuit board 6, the difference in thermal expansion coefficient between the front and back surfaces (upper and lower surfaces) of the circuit board 6 against thermal stress generated by a temperature cycle or the like can be suppressed, and the rigidity becomes higher. Thereby, the curvature which generate | occur | produces in the circuit board 6 can be suppressed.

また、樹脂基板の両面(上下面)に電気部品を搭載することにより樹脂基板の面積は片面搭載の半分程度に抑えられ、半導体装置100の小型化が可能となる。回路基板6の上面の配線パターンとリードフレーム2とがボンディングワイヤ5で接続されており、樹脂封止前には、ボンディングワイヤ5の剛性によって中空に浮かんでいる。そのため、金型内に回路基板6付きリードフレーム2を投入することができ、モールド樹脂成型が可能となる。   In addition, by mounting electrical components on both surfaces (upper and lower surfaces) of the resin substrate, the area of the resin substrate can be suppressed to about half that of single-sided mounting, and the semiconductor device 100 can be downsized. The wiring pattern on the upper surface of the circuit board 6 and the lead frame 2 are connected to each other by the bonding wires 5 and are floating in the air due to the rigidity of the bonding wires 5 before resin sealing. Therefore, the lead frame 2 with the circuit board 6 can be put into the mold, and molding resin molding becomes possible.

図5は、この発明の実施の形態1における半導体装置の回路基板を示す構造模式図である。図6には、回路基板6の上面構造模式図と図5の一点鎖線BBにおける断面構造模式図を示している。図において、回路基板6は、3箇所に回路基板6を上下に貫通する加工穴11を有している。加工穴11は、後述する支持ピン13が挿入される領域である。加工穴11は、半導体装置100の上面側である回路基板6の上面とリードフレーム2側である回路基板6の下面とで加工穴11の直径が異なり、回路基板6の下面側の加工穴11の直径は、回路基板6の上面側の加工穴11の直径よりも大きくなっている。すなわち、図5の一点鎖線BBにおける断面構造模式図を見ると加工穴11の形状は、台形の形状になっている。実際には、加工穴11の形状は、回路基板6の上下面を貫通した円錐台状の形状である。また、回路基板6の上面側の加工穴11の直径は支持ピン13の直径よりも小さい。加工穴11は、支持ピン13を通すために、リードフレーム2の貫通孔81の上方の対応する位置に設けられている。   FIG. 5 is a structural schematic diagram showing a circuit board of the semiconductor device according to the first embodiment of the present invention. FIG. 6 shows a schematic top view of the circuit board 6 and a schematic cross-sectional structure taken along one-dot chain line BB in FIG. In the figure, the circuit board 6 has processing holes 11 penetrating the circuit board 6 in three directions. The processing hole 11 is an area into which a support pin 13 described later is inserted. The diameter of the processed hole 11 is different between the upper surface of the circuit board 6 that is the upper surface side of the semiconductor device 100 and the lower surface of the circuit board 6 that is the lead frame 2 side, and the processed hole 11 on the lower surface side of the circuit board 6. Is larger than the diameter of the processing hole 11 on the upper surface side of the circuit board 6. That is, when the cross-sectional structure schematic diagram in the dashed-dotted line BB of FIG. 5 is seen, the shape of the processing hole 11 is a trapezoid shape. Actually, the shape of the processing hole 11 is a truncated cone shape penetrating the upper and lower surfaces of the circuit board 6. Further, the diameter of the processing hole 11 on the upper surface side of the circuit board 6 is smaller than the diameter of the support pin 13. The processing hole 11 is provided at a corresponding position above the through hole 81 of the lead frame 2 in order to pass the support pin 13.

加工穴11の形状を、円錐台状の形状とすることで、支持ピン13が加工穴11の途中で止まるので、支持ピン13によって回路基板6が支持することができる。加工穴11は、ドリル加工やフライス、研削などによって加工されるが、特に、加工方法を指定するものではない。加工穴11は、金型搭載時に平行度を保ちつつ回路基板6が中空に支持されることを目的としているため、少なくとも3箇所以上、好ましくは回路基板6の4隅を含む4箇所以上に配置されることが望ましい。なお、熱伝導部材1及びリードフレーム2には、加工穴11の数に対応した貫通孔8、貫通孔81が形成されている。このように3箇所以上の加工穴11を設けることで回路基板6を水平に支持することができる。   By making the shape of the processed hole 11 into a truncated cone shape, the support pin 13 stops in the middle of the processed hole 11, so that the circuit board 6 can be supported by the support pin 13. The processing hole 11 is processed by drilling, milling, grinding, or the like, but does not particularly specify a processing method. The processing holes 11 are intended to support the circuit board 6 in a hollow state while maintaining parallelism when the mold is mounted. Therefore, the processing holes 11 are arranged at least at least three places, preferably at four places including the four corners of the circuit board 6. It is desirable that The heat conducting member 1 and the lead frame 2 are formed with through holes 8 and through holes 81 corresponding to the number of processed holes 11. Thus, the circuit board 6 can be supported horizontally by providing three or more processing holes 11.

熱伝導部材1には貫通孔8が、リードフレーム2には貫通孔81が、回路基板6には加工穴11が、それぞれ形成されており、支持ピン13を通すために貫通孔8と貫通孔81と加工穴11とは、熱伝導部材1の表面に対して垂直方向の同一直線上に配置されている。熱伝導部材1の貫通孔8の直径と回路基板6の熱伝導部材1と向かい合う面(下面)側の加工穴11の直径は、同一のサイズか、加工穴11の直径の方が大きい方が望ましい。   A through hole 8 is formed in the heat conducting member 1, a through hole 81 is formed in the lead frame 2, and a processed hole 11 is formed in the circuit board 6, and the through hole 8 and the through hole are passed through the support pin 13. 81 and the processing hole 11 are arranged on the same straight line in the direction perpendicular to the surface of the heat conducting member 1. The diameter of the through hole 8 of the heat conduction member 1 and the diameter of the processing hole 11 on the surface (lower surface) side facing the heat conduction member 1 of the circuit board 6 are the same size or the diameter of the processing hole 11 is larger. desirable.

封止樹脂7は、リードフレーム2、熱伝導部材1、半導体素子4、及び回路基板6が一体的に封止されるように形成されている。本実施の形態1では、熱伝導部材1の金属箔1aの下面は、封止樹脂7に覆われておらず、外部へ露出している。   The sealing resin 7 is formed so that the lead frame 2, the heat conducting member 1, the semiconductor element 4, and the circuit board 6 are integrally sealed. In the first embodiment, the lower surface of the metal foil 1a of the heat conducting member 1 is not covered with the sealing resin 7 and is exposed to the outside.

封止樹脂7は、封止した部材間の絶縁性を確保するとともに、半導体装置100のケースとして機能する。封止樹脂7の成形方法として、例えば、トランスファー成形、射出成形、コンプレッション成形等を用いることができる。また、封止樹脂7の材料としては、例えば、充填材を含有したエポキシ樹脂、フェノール樹脂等を用いることができる。   The sealing resin 7 functions as a case of the semiconductor device 100 while ensuring insulation between the sealed members. As a molding method of the sealing resin 7, for example, transfer molding, injection molding, compression molding, or the like can be used. Moreover, as a material of the sealing resin 7, for example, an epoxy resin or a phenol resin containing a filler can be used.

次に、上述のように構成された本実施の形態1の半導体装置100の製造方法について説明する。   Next, a method for manufacturing the semiconductor device 100 of the first embodiment configured as described above will be described.

図6から図12は、この発明の実施の形態1における半導体装置の製造工程を示す断面構造模式図である。図6から図12は、この発明の実施の形態1における半導体装置の各製造工程を示す断面構造模式図である。図6から図12までの工程を経ることにより、半導体装置100を製造することができる。   6 to 12 are schematic cross-sectional structure diagrams illustrating the manufacturing steps of the semiconductor device according to the first embodiment of the present invention. 6 to 12 are schematic cross-sectional structure diagrams showing each manufacturing process of the semiconductor device according to the first embodiment of the present invention. The semiconductor device 100 can be manufactured through the steps from FIG. 6 to FIG.

はじめに、図6に示すように、金属箔1aと絶縁シート1bとを張り合わせた熱伝導部材1、半導体素子4が接合されボンディングワイヤ5で配線されたリードフレーム2、及び配線パターン上に電気部品が搭載された回路基板6を作製する。熱伝導部材1には、金属箔1aと絶縁シート1bとを貫通する貫通孔8が形成される。リードフレーム2には、支持ピン13を通すために、貫通孔8の上方の対応する位置に貫通孔81が形成される。回路基板6には、回路基板6の上下面を貫通する加工穴11が形成される。加工穴11は、支持ピン13を通すために、貫通孔81の上方の対応する位置に形成されている。貫通孔81の外周部は、貫通孔8の外周部から隙間10だけ離れた位置となるように形成されている。これらを作製後、リードフレーム2を熱伝導部材1の絶縁シート1b上に搭載する。リードフレーム2の上方には、ボンディングワイヤ5でリードフレーム2と接続され、支持された回路基板6が配置される(基材準備工程)。このとき、熱伝導部材1の貫通孔8と回路基板6の加工穴11とが、支持ピン13を通すことができ、熱伝導部材1の表面に対して垂直方向の同一直線上になるように、熱伝導部材1と回路基板6とを配置する。   First, as shown in FIG. 6, a heat conductive member 1 in which a metal foil 1 a and an insulating sheet 1 b are bonded together, a lead frame 2 in which a semiconductor element 4 is bonded and wired with bonding wires 5, and an electrical component on a wiring pattern. The mounted circuit board 6 is produced. The heat conducting member 1 is formed with a through hole 8 that penetrates the metal foil 1a and the insulating sheet 1b. In the lead frame 2, a through hole 81 is formed at a corresponding position above the through hole 8 in order to pass the support pin 13. The circuit board 6 is formed with processing holes 11 that penetrate the upper and lower surfaces of the circuit board 6. The processing hole 11 is formed at a corresponding position above the through hole 81 in order to pass the support pin 13. The outer peripheral portion of the through hole 81 is formed so as to be separated from the outer peripheral portion of the through hole 8 by a gap 10. After producing these, the lead frame 2 is mounted on the insulating sheet 1 b of the heat conducting member 1. Above the lead frame 2, a circuit board 6 that is connected to and supported by the lead frame 2 by a bonding wire 5 is disposed (base material preparation step). At this time, the through hole 8 of the heat conducting member 1 and the processed hole 11 of the circuit board 6 can pass through the support pins 13 so that they are on the same straight line perpendicular to the surface of the heat conducting member 1. The heat conducting member 1 and the circuit board 6 are disposed.

次に、図7に示すように、熱伝導部材1とリードフレーム2と回路基板6とを接続後、支持ピン13が設けられた下金型12にこれらを配置する(下金型内基材配置工程)。このとき、下金型12から貫通孔8を貫通し回路基板6の加工穴11まで、下金型12から金型内部へ突出した円柱状の支持ピン13が挿入され、回路基板6が金型内に中空で支持される。加工穴11は、リードフレーム2に対向する面側から反対面に向かって径が小さくなるように加工されており、支持ピン13が加工穴11の途中で、加工穴11の側面と接触する(引っかかる)ことで、回路基板6を支持することができる。また、熱伝導部材1の金属箔1aの下面は、下金型12の表面(内部上面)と接して配置される。支持ピン13はモールド樹脂成型中に移動可能に設計されており、封止樹脂7の充填とともに支持ピン13が引き抜かれ、最終的には貫通孔8と加工穴11とには封止樹脂7が充填される。このため、金型内で支持ピン13を移動させるので、ボンディングワイヤ5等の部材は、支持ピン13と接触しない位置に配置されている。ここで、支持ピン13の直径は、円錐台状の形状の加工穴11の回路基板6の下面側の直径よりも小さく、回路基板6の上面側の直径よりも大きい。支持ピン13で回路基板6を支持することで、封止樹脂7の注入圧力による回路基板6のズレを抑制することができる。   Next, as shown in FIG. 7, after connecting the heat conducting member 1, the lead frame 2, and the circuit board 6, these are arranged in the lower mold 12 provided with the support pins 13 (the lower mold inner base material). Placement process). At this time, cylindrical support pins 13 projecting from the lower mold 12 to the inside of the mold are inserted from the lower mold 12 through the through holes 8 to the processing holes 11 of the circuit board 6, and the circuit board 6 is molded into the mold. It is supported hollow inside. The processing hole 11 is processed so that the diameter decreases from the surface facing the lead frame 2 toward the opposite surface, and the support pin 13 contacts the side surface of the processing hole 11 in the middle of the processing hole 11 ( The circuit board 6 can be supported. Further, the lower surface of the metal foil 1 a of the heat conducting member 1 is disposed in contact with the surface (inner upper surface) of the lower mold 12. The support pin 13 is designed to be movable during molding resin molding. The support pin 13 is pulled out together with the filling of the sealing resin 7, and finally the sealing resin 7 is inserted between the through hole 8 and the processed hole 11. Filled. For this reason, since the support pins 13 are moved in the mold, the members such as the bonding wires 5 are arranged at positions where they do not come into contact with the support pins 13. Here, the diameter of the support pin 13 is smaller than the diameter on the lower surface side of the circuit board 6 of the processing hole 11 having a truncated cone shape and larger than the diameter on the upper surface side of the circuit board 6. By supporting the circuit board 6 with the support pins 13, displacement of the circuit board 6 due to the injection pressure of the sealing resin 7 can be suppressed.

次に、図8,9に示すように、リードフレーム2のリード端子部を下金型12とで挟み込むように上金型14を配置する(上金型設置工程)。上金型14と下金型12とに設けられたリード端子固定位置でリードフレーム2のリード端子部分を挟み込むことで、モールド成形時のリードフレーム2の位置ズレを抑制し、金型内でリードフレーム2を固定することができる。   Next, as shown in FIGS. 8 and 9, the upper mold 14 is arranged so that the lead terminal portion of the lead frame 2 is sandwiched between the lower mold 12 (upper mold installation step). By sandwiching the lead terminal portion of the lead frame 2 at the lead terminal fixing position provided in the upper die 14 and the lower die 12, the positional deviation of the lead frame 2 at the time of molding is suppressed, and the lead in the die The frame 2 can be fixed.

次に、図10,11に示すように、上金型14と下金型12とで囲まれ、熱伝導部材1とリードフレーム2と回路基板6とが配置された金型内部に、封止樹脂7を充填する(封止部材充填工程)。図10は、封止樹脂7の金型内部への充填途中段階の状況を模式的に表わしたものである。封止樹脂7は、例えば、金型の左側に設けた注入口より充填される。図11は、封止樹脂7で金型内を充填後、支持ピン13を金型内から引き抜いた後を模式的に表わしたものである。封止樹脂7を金型内へ充填後、封止樹脂7が硬化する前に、支持ピン13を下金型内部から引き抜く(支持ピン引き抜き工程)。この後、金型内を加圧することで、支持ピン13が引き抜かれた貫通孔8と貫通孔81と加工穴11とに封止樹脂7が充填され、貫通孔8と貫通孔81と加工穴11とは封止樹脂7で埋め込まれる(金型内再加圧(充填)工程)。このため、貫通孔8と貫通孔81と加工穴11とが封止樹脂7で充填されていない場合と比べて絶縁性の向上が得られる。   Next, as shown in FIGS. 10 and 11, sealing is performed inside the mold surrounded by the upper mold 14 and the lower mold 12 and in which the heat conducting member 1, the lead frame 2, and the circuit board 6 are arranged. Resin 7 is filled (sealing member filling step). FIG. 10 schematically shows a state in the middle of filling the mold with the sealing resin 7. The sealing resin 7 is filled from an injection port provided on the left side of the mold, for example. FIG. 11 schematically shows a state after the inside of the mold is filled with the sealing resin 7 and then the support pins 13 are pulled out from the mold. After filling the sealing resin 7 into the mold, before the sealing resin 7 is cured, the support pins 13 are pulled out from the inside of the lower mold (support pin pulling step). After that, by pressurizing the inside of the mold, the sealing resin 7 is filled in the through hole 8, the through hole 81, and the processing hole 11 from which the support pin 13 has been pulled out, and the through hole 8, the through hole 81, and the processing hole are filled. 11 is embedded with a sealing resin 7 (in-mold re-pressurization (filling) step). For this reason, the improvement of insulation is obtained compared with the case where the through-hole 8, the through-hole 81, and the process hole 11 are not filled with the sealing resin 7. FIG.

封止樹脂7の金型内への充填(注入)条件としては、例えば、注入速度は1mm/secで動作させることで注入することができる。このとき、金型内へ注入された封止樹脂7は、支持ピン13を下金型を通して引き抜くことができる程度の粘性である。支持ピン13を引き抜き後、例えば、注入後に10MPaで保圧を行うことで、貫通孔8、貫通孔81及び加工穴11へ封止樹脂7を再充填することができる。封止樹脂7を充填後、硬化処理を実施する。例えば、封止樹脂7の硬化処理条件としては、150℃、2時間の条件で行う(封止部材硬化工程)。このように、硬化処理を行うことで充填された封止樹脂7が硬化される。また、封止樹脂7の材料等に合わせて、封止樹脂7の硬化処理条件は適宜選択すればよい。   As a condition for filling (injecting) the sealing resin 7 into the mold, for example, the injection can be performed by operating at an injection speed of 1 mm / sec. At this time, the sealing resin 7 injected into the mold has such a viscosity that the support pin 13 can be pulled out through the lower mold. After pulling out the support pin 13, for example, by performing holding pressure at 10 MPa after injection, the sealing resin 7 can be refilled into the through hole 8, the through hole 81, and the processed hole 11. After the sealing resin 7 is filled, a curing process is performed. For example, the curing treatment conditions for the sealing resin 7 are performed at 150 ° C. for 2 hours (sealing member curing step). In this manner, the filled sealing resin 7 is cured by performing the curing process. Moreover, what is necessary is just to select suitably the hardening process conditions of the sealing resin 7 according to the material of the sealing resin 7, etc. FIG.

以上の主要な製造工程を経ることで、図12に示す半導体装置100が製造できる。   The semiconductor device 100 shown in FIG. 12 can be manufactured through the above main manufacturing steps.

図13は、この発明の実施の形態1における半導体装置の他の製造工程を示す断面構造模式図である。上述の半導体装置100の製造工程において、図9に示した上金型14を配置する場合、図13に示すように、上金型14からの押さえピン15で回路基板6を押さえることで、封止樹脂7の金型内への充填時における回路基板6の浮き上がりを抑制することができる。   FIG. 13 is a schematic cross-sectional structure diagram illustrating another manufacturing process of the semiconductor device according to the first embodiment of the present invention. In the manufacturing process of the semiconductor device 100 described above, when the upper mold 14 shown in FIG. 9 is arranged, the circuit board 6 is pressed by the pressing pins 15 from the upper mold 14 as shown in FIG. It is possible to suppress the floating of the circuit board 6 at the time of filling the mold with the stop resin 7.

より具体的には、図13に示すように、押さえピン15が、回路基板6の加工穴11よりも、内側となる位置に回路基板6と接する位置で、上金型14から突出するように、押さえピン15を配置する。このように、押さえピン15を配置することで、モールド成型時に下金型12からの支持用ピン13だけでは封止樹脂7の流動によって回路基板6に浮きが発生する場合でも、回路基板6の浮き上がりを抑制できる。また、上金型14からの押さえピン15も下金型12の支持ピン13と同様に、封止樹脂7で金型内を充填後に、上金型14から引き抜かれる。引き抜かれた後は押さえピン15があった部分には、封止樹脂7が充填されるため、モールド成型後には押さえピン15があった部分の場所は残らない。   More specifically, as shown in FIG. 13, the pressing pin 15 protrudes from the upper mold 14 at a position in contact with the circuit board 6 at a position on the inner side of the processing hole 11 of the circuit board 6. The holding pin 15 is disposed. In this way, by arranging the pressing pin 15, even when the circuit board 6 is lifted only by the support pin 13 from the lower mold 12 at the time of molding, Lifting can be suppressed. Further, like the support pins 13 of the lower mold 12, the pressing pins 15 from the upper mold 14 are pulled out from the upper mold 14 after filling the mold with the sealing resin 7. Since the sealing resin 7 is filled in the portion where the pressing pin 15 is present after being pulled out, the portion where the pressing pin 15 is present does not remain after molding.

その後、図10から図12に示した工程を経ることで、半導体装置100を製造することができる。このような製造工程を経ることで、封止樹脂7の内部に回路基板6が内包(包埋)されるため、封止樹脂7の外周部に回路基板6が露出することなくモールド樹脂成型される。このため、回路基板6を支持するための支持部をなくしたので、従来リードフレーム2の端子を配置できなかった領域も使用することができるので、リードフレーム2の外部に露出する端子の配置の制限が少なく、小型化が可能な半導体装置100が得られる。なお、意図的に上金型14からの押さえピン15を回路基板6に押しつけたままにするなどして、押さえピン15の跡が封止樹脂7の上面側に残しても良い。   Thereafter, the semiconductor device 100 can be manufactured through the steps shown in FIGS. Through such a manufacturing process, the circuit board 6 is included (embedded) inside the sealing resin 7, so that the mold resin molding is performed without exposing the circuit board 6 to the outer peripheral portion of the sealing resin 7. The For this reason, since the support part for supporting the circuit board 6 is eliminated, it is possible to use a region where the terminals of the lead frame 2 can not be disposed in the related art. The semiconductor device 100 that can be reduced in size with few restrictions is obtained. Note that the mark of the pressing pin 15 may be left on the upper surface side of the sealing resin 7 by intentionally leaving the pressing pin 15 from the upper mold 14 pressed against the circuit board 6.

図14は、この発明の実施の形態1における他の半導体装置を示す断面構造模式図である。図15は、この発明の実施の形態1における半導体装置の回路基板の他の加工穴形状を示す断面構造模式図である。図16は、この発明の実施の形態1における他の半導体装置の製造方法を示す断面構造模式図である。図17は、この発明の実施の形態1における半導体装置の回路基板の他の加工穴形状を示す断面構造模式図である。   FIG. 14 is a schematic cross-sectional structure diagram showing another semiconductor device according to the first embodiment of the present invention. FIG. 15 is a schematic cross-sectional structure diagram showing another hole shape of the circuit board of the semiconductor device according to the first embodiment of the present invention. FIG. 16 is a schematic cross-sectional structure diagram illustrating another method for manufacturing a semiconductor device according to the first embodiment of the present invention. FIG. 17 is a schematic cross-sectional view showing another hole shape of the circuit board of the semiconductor device according to the first embodiment of the present invention.

回路基板6に形成した加工穴11の形状としては、図14,15に示すような2段形状でもよい。このように加工穴11が2段形状の場合、回路基板6の上面側の穴の径が小さく、この部分で支持ピン13の上部と接することで、回路基板6を支持する。また、図16,17に示すような円形の非貫通の穴でもよい。回路基板6の厚みよりも加工穴11の深さを浅くすることで、非貫通の形状となる。このように加工穴11の形状が非貫通形状の場合、加工穴11が非貫通となった部分で支持ピン13の上部と接触することで、回路基板6を支持する。このように、加工穴11の形状は、支持ピン13を加工穴11に通し、加工穴11の途中で支持ピン13が加工穴11と接して回路基板6を支持できる形状であれば、どのような形状の加工穴11でも適用することができる。   The shape of the processed hole 11 formed in the circuit board 6 may be a two-stage shape as shown in FIGS. Thus, when the processing hole 11 has a two-stage shape, the diameter of the hole on the upper surface side of the circuit board 6 is small, and the circuit board 6 is supported by contacting the upper portion of the support pin 13 at this portion. Further, a circular non-through hole as shown in FIGS. By making the depth of the processed hole 11 shallower than the thickness of the circuit board 6, a non-penetrating shape is obtained. Thus, when the shape of the processed hole 11 is a non-penetrating shape, the circuit board 6 is supported by contacting the upper part of the support pin 13 in the part where the processed hole 11 becomes non-penetrated. As described above, the shape of the processing hole 11 may be any shape as long as the support pin 13 is passed through the processing hole 11 and the support pin 13 is in contact with the processing hole 11 in the middle of the processing hole 11 to support the circuit board 6. The processing hole 11 having a simple shape can also be applied.

以上のように構成された半導体装置100においては、熱伝導部材1に貫通孔8を設け、リードフレーム2に貫通孔81を設け、回路基板6に加工穴11を設けて、貫通孔8と貫通孔81と加工穴11とを熱伝導部材1の表面に対して垂直方向の同一直線上に配置し、支持ピン13で回路基板6を支持し回路基板6の外周部に設けた支持部を無くしたので、半導体装置の小型化ができる。   In the semiconductor device 100 configured as described above, the through hole 8 is provided in the heat conducting member 1, the through hole 81 is provided in the lead frame 2, the processing hole 11 is provided in the circuit board 6, and the through hole 8 is penetrated. The hole 81 and the processed hole 11 are arranged on the same straight line in the direction perpendicular to the surface of the heat conducting member 1, the circuit board 6 is supported by the support pins 13, and the support part provided on the outer peripheral part of the circuit board 6 is eliminated. As a result, the semiconductor device can be miniaturized.

また、回路基板6の外周部に設けた支持部をなくしたので、リードフレーム2のリード部の配置の自由度が広がり、封止樹脂7から外部へ突出する端子の配置の制限をなくすことができる。   Further, since the support portion provided on the outer peripheral portion of the circuit board 6 is eliminated, the degree of freedom of arrangement of the lead portion of the lead frame 2 is widened, and the restriction of the arrangement of the terminal protruding outside from the sealing resin 7 can be eliminated. it can.

実施の形態2.
本実施の形態2においては、実施の形態1で用いた回路基板6との接続をボンディングワイヤ5から接続部材19とした点が異なる。実施の形態1では、リードフレーム2と回路基板6とを接続するボンディングワイヤ5に回路基板6を支持するための剛性を持たせていたが、本実施の形態では、特に支持する必要はなく、リードフレーム2と回路基板6とを電気的に接続することができれば良い。このように、回路基板6との接続を接続部材としたので、回路基板6の外周部に設けた支持部をなくし、半導体装置を小型化することができる。なお、その他の点については、実施の形態1と同様であるので、詳しい説明は省略する。
Embodiment 2. FIG.
The second embodiment is different in that the connection to the circuit board 6 used in the first embodiment is changed from the bonding wire 5 to the connection member 19. In the first embodiment, the bonding wire 5 that connects the lead frame 2 and the circuit board 6 has rigidity for supporting the circuit board 6. However, in the present embodiment, it is not necessary to support the circuit board 6. It is sufficient if the lead frame 2 and the circuit board 6 can be electrically connected. Thus, since the connection with the circuit board 6 is used as a connection member, the support portion provided on the outer peripheral portion of the circuit board 6 can be eliminated, and the semiconductor device can be downsized. Since other points are the same as those in the first embodiment, detailed description thereof is omitted.

このような場合においても、熱伝導部材1に貫通孔8を設け、リードフレーム2に貫通孔81を設け、回路基板6に加工穴11を設けて、貫通孔8と貫通孔81と加工穴11とを熱伝導部材1の表面に対して垂直方向の同一直線上に配置し、支持ピン13で回路基板6を支持し回路基板6の外周部に設けた支持部を無くしたので、半導体装置を小型化することができる。   Even in such a case, the through hole 8 is provided in the heat conducting member 1, the through hole 81 is provided in the lead frame 2, the processed hole 11 is provided in the circuit board 6, and the through hole 8, the through hole 81, and the processed hole 11 are provided. Are arranged on the same straight line in the direction perpendicular to the surface of the heat conducting member 1, the circuit board 6 is supported by the support pins 13, and the support portion provided on the outer periphery of the circuit board 6 is eliminated. It can be downsized.

図18は、この発明の実施の形態2における半導体装置を示す断面構造模式図である。図18において、半導体装置200は、熱伝導部材1、リードフレーム2、接合材であるはんだ3、半導体素子4、ボンディングワイヤ5、回路基板6、封止部材である封止樹脂7、接続部材19を備えている。また、熱伝導部材1は、第一穴である貫通孔8を備え、リードフレーム2は、第二穴である貫通孔81を備えている。さらに、回路基板6は、第三穴である加工穴11、第四穴であるリードフレーム押さえピン用穴17を備えている。   FIG. 18 is a schematic cross-sectional structure diagram showing a semiconductor device according to the second embodiment of the present invention. In FIG. 18, a semiconductor device 200 includes a heat conducting member 1, a lead frame 2, a solder 3 as a bonding material, a semiconductor element 4, a bonding wire 5, a circuit board 6, a sealing resin 7 as a sealing member, and a connecting member 19. It has. The heat conducting member 1 includes a through hole 8 that is a first hole, and the lead frame 2 includes a through hole 81 that is a second hole. Further, the circuit board 6 includes a processing hole 11 as a third hole and a lead frame pressing pin hole 17 as a fourth hole.

封止樹脂7は、上面にピン跡18を備えている。リードフレーム2と回路基板6との接続は、実施の形態1とは異なり、リードフレーム2と回路基板6とを電気的に接続可能な方法であれば良く、ボンディングワイヤ、リード端子等でも良い。実施の形態2では、回路基板6を中空で保持(支持)する必要はないため、接続部材19に剛性は必要ではなく、リードフレーム2と回路基板6とが電気的に接続可能な方法を用いれば良く、ボンディングワイヤを用いた場合でも、電気的に許容可能であれば、接続する本数を減らして形成することができる。   The sealing resin 7 has pin marks 18 on the upper surface. The connection between the lead frame 2 and the circuit board 6 is different from the first embodiment as long as the lead frame 2 and the circuit board 6 can be electrically connected to each other, and may be a bonding wire, a lead terminal, or the like. In the second embodiment, since it is not necessary to hold (support) the circuit board 6 in a hollow state, the connection member 19 does not need rigidity, and a method that allows the lead frame 2 and the circuit board 6 to be electrically connected is used. Even if a bonding wire is used, the number of wires to be connected can be reduced if it is electrically acceptable.

回路基板6は、半導体装置200内のリードフレーム2の上方に配置されており、リードフレーム2と接続部材19で電気的に接続されている。回路基板6は、回路基板6を上下に貫通する加工穴11を有しており、加工穴11は、半導体装置200の上面側である回路基板6の上面とリードフレーム2側である回路基板6の下面とで加工穴11の直径が異なり、回路基板6の下面側の加工穴11の直径は、回路基板6の上面側の加工穴11の直径よりも大きくなっている。すなわち、断面図を見ると加工穴11の形状は、台形の形状になっている。実際には、加工穴11の形状は、回路基板6の上下面を貫通した円錐台状の形状である。また、回路基板6の上面側の加工穴11の直径は支持ピン13の直径よりも小さい。さらに、接続部材19は、リードフレーム2と回路基板6との電気的接続のために用いられる。このため、接続部材19としては、リードフレーム2の一部を用いても良く、本数を減らした(剛性をなくした)ボンディングワイヤ5を用いても良い。例えば、ボンディングワイヤ5を用いる場合、実施の形態1では、ボンディングワイヤ5の直径400μm程度が必要となるが、本実施の形態2では100μm程度となる。また、同じ直径のボンディングワイヤ5を用いた場合、本実施の形態2は実施の形態1よりもボンディングワイヤ5の本数が少なくて良い。   The circuit board 6 is disposed above the lead frame 2 in the semiconductor device 200 and is electrically connected to the lead frame 2 by the connection member 19. The circuit board 6 has a processing hole 11 that penetrates the circuit board 6 vertically. The processing hole 11 is an upper surface of the circuit board 6 that is the upper surface side of the semiconductor device 200 and the circuit board 6 that is on the lead frame 2 side. The diameter of the processing hole 11 is different from the lower surface of the circuit board 6, and the diameter of the processing hole 11 on the lower surface side of the circuit board 6 is larger than the diameter of the processing hole 11 on the upper surface side of the circuit board 6. That is, when the sectional view is seen, the shape of the processed hole 11 is a trapezoidal shape. Actually, the shape of the processing hole 11 is a truncated cone shape penetrating the upper and lower surfaces of the circuit board 6. Further, the diameter of the processing hole 11 on the upper surface side of the circuit board 6 is smaller than the diameter of the support pin 13. Further, the connection member 19 is used for electrical connection between the lead frame 2 and the circuit board 6. For this reason, as the connecting member 19, a part of the lead frame 2 may be used, or the bonding wire 5 having a reduced number (no rigidity) may be used. For example, when the bonding wire 5 is used, the diameter of the bonding wire 5 is required to be approximately 400 μm in the first embodiment, but is approximately 100 μm in the second embodiment. Further, when the bonding wires 5 having the same diameter are used, the number of bonding wires 5 may be smaller in the second embodiment than in the first embodiment.

次に、上述のように構成された本実施の形態2の半導体装置200の製造方法について説明する。   Next, a method for manufacturing the semiconductor device 200 according to the second embodiment configured as described above will be described.

基本的には、実施の形態1で示した図6から図12の工程を経ることで、半導体装置200を製造することができる。実施の形態2では、図13で示した上金型14に配置した押さえピン15を、押さえピン15とリードフレーム押さえピン16とし、回路基板6にリードフレーム押さえピン用穴17を設けた点が異なっている。   Basically, the semiconductor device 200 can be manufactured through the steps of FIGS. 6 to 12 described in the first embodiment. In the second embodiment, the pressing pin 15 disposed on the upper mold 14 shown in FIG. 13 is used as the pressing pin 15 and the lead frame pressing pin 16, and the lead frame pressing pin hole 17 is provided in the circuit board 6. Is different.

金型内部への封止樹脂7の充填時に、リードフレーム2と絶縁シート1bとの間に封止樹脂7が潜り込みリードフレーム2が浮いてしまう場合がある。このようなリードフレーム2の浮きを抑制するために、回路基板6の押さえピン15の先端部分(下部)に、押さえピン15より細い径のリードフレーム押さえピン16を設け、細い径のリードフレーム押さえピン16のみを回路基板6に設けたリードフレーム押さえピン用穴17の中を通してリードフレーム2の押さえを行っても良い。押さえピン15及びリードフレーム押さえピン16は、リードフレーム2あるいは回路基板6と完全に接触しなくても浮き防止の効果があるため、回路基板6とリードフレーム2には、それぞれ成型時に接触していなくてもよい。   When the sealing resin 7 is filled into the mold, the sealing resin 7 may enter between the lead frame 2 and the insulating sheet 1b and the lead frame 2 may float. In order to suppress such floating of the lead frame 2, a lead frame pressing pin 16 having a diameter smaller than that of the pressing pin 15 is provided at the tip portion (lower part) of the pressing pin 15 of the circuit board 6, and the thin lead frame pressing force is reduced. The lead frame 2 may be pressed through the lead frame pressing pin hole 17 provided on the circuit board 6 with only the pins 16. Since the holding pin 15 and the lead frame holding pin 16 have an effect of preventing floating even if they are not completely in contact with the lead frame 2 or the circuit board 6, they are in contact with the circuit board 6 and the lead frame 2 at the time of molding. It does not have to be.

モールド成型後の半導体装置200の形状として、封止樹脂7の上面にピン跡18が形成される。これは、後述する製造工程において、回路基板6の押さえピン15、またはリードフレーム2押さえピン16の跡である。   A pin mark 18 is formed on the upper surface of the sealing resin 7 as the shape of the semiconductor device 200 after molding. This is a trace of the pressing pin 15 of the circuit board 6 or the lead frame 2 pressing pin 16 in the manufacturing process described later.

図19は、この発明の実施の形態2における半導体装置の製造工程を示す断面構造模式図である。図20は、この発明の実施の形態2における半導体装置半導体装置の製造工程を示す断面構造模式図である。図21は、この発明の実施の形態2における半導体装置の製造工程を示す断面構造模式図である。図22は、この発明の実施の形態2における半導体装置の製造工程を示す断面構造模式図である。上述の半導体装置100の製造工程において、図13に示した上金型14を配置し、回路基板6を押さえピン15で押さえる場合に換えて、図19,20に示すように、押さえピン15の下部(リードフレーム2側)にリードフレーム押さえピン16を配置し、回路基板6に設けたリードフレーム押さえピン用穴17を通して、リードフレーム2をリードフレーム押さえピン16で押さえることができる。同時に押さえピン15により回路基板6を押さえることができる。   FIG. 19 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the second embodiment of the present invention. FIG. 20 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device according to the second embodiment of the present invention. FIG. 21 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the second embodiment of the present invention. FIG. 22 is a schematic cross-sectional structure diagram showing the manufacturing process of the semiconductor device in the second embodiment of the present invention. In the manufacturing process of the semiconductor device 100 described above, instead of placing the upper mold 14 shown in FIG. 13 and holding the circuit board 6 with the holding pins 15, as shown in FIGS. The lead frame pressing pin 16 is disposed in the lower part (lead frame 2 side), and the lead frame 2 can be pressed by the lead frame pressing pin 16 through the lead frame pressing pin hole 17 provided in the circuit board 6. At the same time, the circuit board 6 can be pressed by the pressing pin 15.

その後、図11に示したように、金型内に封止樹脂7を充填する。金型内に封止樹脂7を充填後、図21に示したように、支持ピン13を下金型12から、リードフレーム押さえピン16を上金型14から引き抜く(支持ピン引き抜き工程)。このとき、回路基板6の押さえピン15は金型内に残しておく。この後、金型内を加圧することで、支持ピン13が引き抜かれた貫通孔8と加工穴11とリードフレーム2押さえピン用穴17とに封止樹脂7が充填され、貫通孔8と加工穴11とは封止樹脂7で埋め込まれる(金型内再加圧(充填)工程)。このように、引き抜かれた後は支持ピン13とリードフレーム2の押さえピン16があった部分には、封止樹脂7が充填されるため、モールド成型後には支持ピン13とリードフレーム2の押さえピン16があった部分の場所は残らない。回路基板6の押さえピン15があった部分が、封止樹脂7が充填されないため、ピン跡18として封止樹脂7の上面側に凹部が形成される。   Thereafter, as shown in FIG. 11, the sealing resin 7 is filled in the mold. After filling the mold with the sealing resin 7, as shown in FIG. 21, the support pins 13 are pulled out from the lower mold 12, and the lead frame pressing pins 16 are pulled out from the upper mold 14 (support pin pulling step). At this time, the pressing pin 15 of the circuit board 6 is left in the mold. After that, by pressurizing the inside of the mold, the sealing resin 7 is filled into the through hole 8 from which the support pin 13 has been pulled out, the processing hole 11 and the lead frame 2 pressing pin hole 17, and the through hole 8 and the processing hole are processed. The holes 11 are filled with the sealing resin 7 (in-mold re-pressurization (filling) step). As described above, the portion where the support pin 13 and the holding pin 16 of the lead frame 2 are located after being pulled out is filled with the sealing resin 7, so that the holding pin 13 and the lead frame 2 are pressed after molding. The place where the pin 16 was is not left. Since the portion where the pressing pin 15 of the circuit board 6 is provided is not filled with the sealing resin 7, a recess is formed on the upper surface side of the sealing resin 7 as the pin mark 18.

封止樹脂7を充填後、硬化処理を実施する。例えば、封止樹脂7の硬化処理条件としては、150℃、2時間の条件で行う(充填部材硬化工程)。このように、硬化処理を行うことで充填された封止樹脂7が硬化される。また、封止樹脂7の材料等に合わせて、封止樹脂7の硬化処理条件は適宜選択すればよい。封止樹脂7を硬化後、金型から取り出す。   After the sealing resin 7 is filled, a curing process is performed. For example, the curing treatment condition for the sealing resin 7 is performed at 150 ° C. for 2 hours (filling member curing step). In this manner, the filled sealing resin 7 is cured by performing the curing process. Moreover, what is necessary is just to select suitably the hardening process conditions of the sealing resin 7 according to the material of the sealing resin 7, etc. FIG. After the sealing resin 7 is cured, it is taken out from the mold.

以上の主要な製造工程を経ることで、図22に示す半導体装置200を製造することができる。   Through the main manufacturing steps described above, the semiconductor device 200 shown in FIG. 22 can be manufactured.

図23は、この発明の実施の形態2における半導体装置の他の製造工程を示す断面構造模式図である。上述の半導体装置200の製造方法において、図21を図23に置き換えても同様に半導体装置200を製造することができる。図23では、図21において、リードフレーム2の押さえピン16のみを上金型14から引き抜く代わりに、押さえピン15とリードフレーム押さえピン16とを一体として押さえピン15のみを上金型14から引き抜くことで対応できる。   FIG. 23 is a schematic cross-sectional structure diagram showing another manufacturing process of the semiconductor device in the second embodiment of the present invention. In the manufacturing method of the semiconductor device 200 described above, the semiconductor device 200 can be similarly manufactured even if FIG. 21 is replaced with FIG. In FIG. 23, instead of pulling out only the pressing pin 16 of the lead frame 2 from the upper mold 14 in FIG. 21, only the pressing pin 15 is pulled out from the upper mold 14 with the pressing pin 15 and the lead frame pressing pin 16 integrated. It can respond.

以上のように構成された半導体装置200においては、熱伝導部材1に貫通孔8を設け、回路基板6に加工穴11を設けて、貫通孔8と加工穴11とを熱伝導部材1の表面に対して垂直方向の同一直線上に配置し、支持ピン13で回路基板6を支持し回路基板6の外周部に設けた支持部を無くしたので、半導体装置の小型化ができる。   In the semiconductor device 200 configured as described above, the through hole 8 is provided in the heat conducting member 1, the processed hole 11 is provided in the circuit board 6, and the through hole 8 and the processed hole 11 are connected to the surface of the heat conducting member 1. Since the circuit board 6 is supported by the support pins 13 and the support portion provided on the outer peripheral portion of the circuit board 6 is eliminated, the semiconductor device can be miniaturized.

また、回路基板6の外周部に設けた支持部をなくしたので、リードフレーム2のリード部の配置の自由度が広がり、封止樹脂7から外部へ突出する端子の配置の制限をなくすことができる。   Further, since the support portion provided on the outer peripheral portion of the circuit board 6 is eliminated, the degree of freedom of arrangement of the lead portion of the lead frame 2 is widened, and the restriction of the arrangement of the terminal protruding outside from the sealing resin 7 can be eliminated. it can.

さらに、リードフレーム押さえピン16を設け、リードフレーム2を押さえたので、リードフレーム2の下面へ封止樹脂7の回り込みが低減でき、リードフレーム2の浮きを抑制することができる。   Furthermore, since the lead frame pressing pin 16 is provided and the lead frame 2 is pressed, the wraparound of the sealing resin 7 to the lower surface of the lead frame 2 can be reduced, and the floating of the lead frame 2 can be suppressed.

なお、本実施の形態2では、リードフレーム押さえピン16を設けたが、リードフレーム2の浮き上がりを考慮した封止樹脂7の注入条件を用いる場合は、リードフレーム押さえピン16を用いなくてもよい。その場合は、リードフレーム押さえピン用穴17も形成する必要がない。   Although the lead frame pressing pin 16 is provided in the second embodiment, the lead frame pressing pin 16 may not be used in the case of using the sealing resin 7 injection condition considering the floating of the lead frame 2. . In that case, it is not necessary to form the lead frame pressing pin hole 17.

実施の形態3.
本実施の形態3においては、実施の形態1で用いたリードフレーム2との禁止領域である隙間10を、リードフレーム2の外周部に設けた段差部9と同様の段差部91とした点が異なる。このように、リードフレーム2の貫通孔81の上方の対応する位置に段差部91を設け、リードフレーム2と金属箔1bとの距離を確保したので、リードフレーム2の端部の禁止領域の隙間10と熱伝導部材1の貫通孔8との距離が近くなった場合でも、リードフレーム2の端部と熱伝導部材1との距離が確保できるので、半導体装置300の絶縁性を確保することができる。なお、その他の点については、実施の形態1と同様であるので、詳しい説明は省略する。
Embodiment 3.
In the third embodiment, the gap 10 that is a prohibited area with the lead frame 2 used in the first embodiment is set to a step 91 similar to the step 9 provided on the outer periphery of the lead frame 2. Different. As described above, the step portions 91 are provided at the corresponding positions above the through holes 81 of the lead frame 2 to secure the distance between the lead frame 2 and the metal foil 1b. Even when the distance between the heat conducting member 1 and the through hole 8 of the heat conducting member 1 is short, the distance between the end of the lead frame 2 and the heat conducting member 1 can be secured, so that the insulation of the semiconductor device 300 can be secured. it can. Since other points are the same as those in the first embodiment, detailed description thereof is omitted.

図24は、この発明の実施の形態3における半導体装置を示す断面構造模式図である。図24において、半導体装置300は、熱伝導部材1、リードフレーム2、接合材であるはんだ3、半導体素子4、ボンディングワイヤ5、回路基板6、封止部材である封止樹脂7を備えている。また、また、熱伝導部材1は、第一穴である貫通孔8を、リードフレーム2は、第二穴である貫通孔81を備えている。さらに、回路基板6は、第三穴である加工穴11を備えている。   FIG. 24 is a schematic cross-sectional structure diagram showing the semiconductor device in the third embodiment of the present invention. In FIG. 24, a semiconductor device 300 includes a heat conducting member 1, a lead frame 2, a solder 3 as a bonding material, a semiconductor element 4, a bonding wire 5, a circuit board 6, and a sealing resin 7 as a sealing member. . Further, the heat conducting member 1 includes a through hole 8 that is a first hole, and the lead frame 2 includes a through hole 81 that is a second hole. Furthermore, the circuit board 6 includes a processing hole 11 that is a third hole.

図25は、この発明の実施の形態3における半導体装置の端部近傍における断面構造模式図である。図において、リードフレーム2は、貫通孔81の隙間10に対応する位置のリードフレーム2に段差部91を備えている。段差部91は、封止樹脂7の入り込んだ部位となる。リードフレーム2の段差部91は、熱伝導部材1の金属箔1aと封止樹脂7の界面に沿った絶縁破壊を抑制するための構造である。段差部91は、熱伝導部材1とリードフレーム2との絶縁性を確保するために必要な段差距離を備えている。このため、リードフレーム2の禁止領域の隙間10が絶縁性の確保のために十分な距離が得られない場合でも、絶縁性を確保するために十分な距離となるように段差部91の隙間を設定することで、半導体装置300の絶縁性が確保できる。熱伝導部材1の上面である絶縁シート1bの上面から段差部91の下面までの距離が隙間10に相当する。また、絶縁耐圧を確保する観点から、隙間10は、段差部91を設けた場合においても、貫通孔8の外周部に確保されている。   FIG. 25 is a schematic cross-sectional structure diagram in the vicinity of the end portion of the semiconductor device according to the third embodiment of the present invention. In the figure, the lead frame 2 includes a step 91 on the lead frame 2 at a position corresponding to the gap 10 of the through hole 81. The stepped portion 91 is a portion into which the sealing resin 7 enters. The step portion 91 of the lead frame 2 has a structure for suppressing dielectric breakdown along the interface between the metal foil 1 a of the heat conducting member 1 and the sealing resin 7. The step portion 91 has a step distance necessary for ensuring insulation between the heat conducting member 1 and the lead frame 2. For this reason, even when the gap 10 in the prohibited area of the lead frame 2 cannot be obtained with a sufficient distance for ensuring insulation, the gap of the step portion 91 is set so that the distance is sufficient for ensuring insulation. By setting, insulation of the semiconductor device 300 can be ensured. The distance from the upper surface of the insulating sheet 1 b that is the upper surface of the heat conducting member 1 to the lower surface of the stepped portion 91 corresponds to the gap 10. Further, from the viewpoint of ensuring the withstand voltage, the gap 10 is secured at the outer peripheral portion of the through hole 8 even when the stepped portion 91 is provided.

リードフレーム2の段差部91は、リードフレーム2と熱伝導部材2との段差である。リードフレーム2の段差部91は、例えば、半抜き加工を行うことによって形成される。リードフレーム2の段差部91の高さ(熱伝導部材1の絶縁シート1bの上面から段差部91の下面までの距離)は、例えば、0.1mm以上かつ、リードフレーム2の厚みの半分の0.3mm以下とする。0.1mm以上とすることで、熱伝導部材1とリードフレーム2との間に充填される封止樹脂7内にボイドが発生するのを抑制できる。   A step 91 of the lead frame 2 is a step between the lead frame 2 and the heat conducting member 2. The step portion 91 of the lead frame 2 is formed by, for example, half-cutting. The height of the step portion 91 of the lead frame 2 (the distance from the upper surface of the insulating sheet 1b of the heat conducting member 1 to the lower surface of the step portion 91) is, for example, 0.1 mm or more and 0 which is half the thickness of the lead frame 2 3 mm or less. By setting it as 0.1 mm or more, it can suppress that a void generate | occur | produces in the sealing resin 7 with which the space between the heat conductive member 1 and the lead frame 2 is filled.

また、リードフレーム2の厚みの半分の0.3mm以下とすることで強度を確保することができる。さらに、段差部91を設け、封止樹脂7で段差部91を充填することで熱伝導部材1の金属箔1aとリードフレーム2との間の絶縁耐圧も向上することができる。   Further, the strength can be secured by setting the thickness to 0.3 mm or less, which is half the thickness of the lead frame 2. Furthermore, by providing the stepped portion 91 and filling the stepped portion 91 with the sealing resin 7, the dielectric strength between the metal foil 1a of the heat conducting member 1 and the lead frame 2 can be improved.

以上のように構成された半導体装置300においては、熱伝導部材1に貫通孔8を設け、リードフレーム2に貫通孔81を設け、回路基板6に加工穴11を設けて、貫通孔8と貫通孔81と加工穴11とを熱伝導部材1の表面に対して垂直方向の同一直線上に配置し、支持ピン13で回路基板6を支持し回路基板6の外周部に設けた支持部を無くしたので、半導体装置の小型化ができる。   In the semiconductor device 300 configured as described above, the through hole 8 is provided in the heat conducting member 1, the through hole 81 is provided in the lead frame 2, the processed hole 11 is provided in the circuit board 6, and the through hole 8 is penetrated. The hole 81 and the processed hole 11 are arranged on the same straight line in the direction perpendicular to the surface of the heat conducting member 1, the circuit board 6 is supported by the support pins 13, and the support part provided on the outer peripheral part of the circuit board 6 is eliminated. As a result, the semiconductor device can be miniaturized.

また、回路基板6の外周部に設けた支持部をなくしたので、リードフレーム2のリード部の配置の自由度が広がり、封止樹脂7から外部へ突出する端子の配置の制限をなくすことができる。   Further, since the support portion provided on the outer peripheral portion of the circuit board 6 is eliminated, the degree of freedom of arrangement of the lead portion of the lead frame 2 is widened, and the restriction of the arrangement of the terminal protruding outside from the sealing resin 7 can be eliminated. it can.

さらに、リードフレーム2の貫通孔81の上方の対応する位置に、段差部91を設けたので、リードフレーム2の貫通孔81の端部の禁止領域の隙間10での絶縁性を確保したまま半導体装置の小型化をすることができる。   Further, since the step portion 91 is provided at a corresponding position above the through hole 81 of the lead frame 2, the semiconductor is ensured with insulation in the gap 10 in the prohibited region at the end of the through hole 81 of the lead frame 2. The device can be miniaturized.

実施の形態4.
本実施の形態4は、上述した実施の形態1から3にかかる半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態4として、三相のインバータに本発明を適用した場合について説明する。
Embodiment 4 FIG.
In the fourth embodiment, the semiconductor device according to the first to third embodiments described above is applied to a power conversion device. Although the present invention is not limited to a specific power converter, hereinafter, a case where the present invention is applied to a three-phase inverter will be described as a fourth embodiment.

図26は、この発明の実施の形態6における電力変換装置を適用した電力変換システムの構成を示すブロック図である。   FIG. 26 is a block diagram showing a configuration of a power conversion system to which the power conversion device according to Embodiment 6 of the present invention is applied.

図26に示す電力変換システムは、電源1000、電力変換装置2000、負荷3000を備えている。電源1000は、直流電源であり、電力変換装置2000に直流電力を供給する。電源1000は種々のもので構成することができ、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路、AC/DCコンバータなどで構成することとしてもよい。また、電源1000を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成することとしてもよい。   The power conversion system illustrated in FIG. 26 includes a power supply 1000, a power conversion device 2000, and a load 3000. The power supply 1000 is a DC power supply and supplies DC power to the power converter 2000. The power supply 1000 can be composed of various types, for example, can be composed of a direct current system, a solar battery, a storage battery, or can be composed of a rectifier circuit, an AC / DC converter, etc. connected to the alternating current system. Good. The power supply 1000 may be configured by a DC / DC converter that converts DC power output from the DC system into predetermined power.

電力変換装置2000は、電源1000と負荷3000との間に接続された三相のインバータであり、電源1000から供給された直流電力を交流電力に変換し、負荷3000に交流電力を供給する。電力変換装置2000は、図26に示すように、電源1000から入力される直流電力を交流電力に変換して出力する主変換回路2001と、主変換回路2001を制御する制御信号を主変換回路2001に出力する制御回路2003とを備えている。   The power conversion device 2000 is a three-phase inverter connected between a power supply 1000 and a load 3000, converts DC power supplied from the power supply 1000 into AC power, and supplies AC power to the load 3000. As shown in FIG. 26, the power conversion device 2000 converts a DC power input from the power supply 1000 into an AC power and outputs a main conversion circuit 2001, and a control signal for controlling the main conversion circuit 2001 as a main conversion circuit 2001. And a control circuit 2003 for outputting to the computer.

負荷3000は、電力変換装置2000から供給された交流電力によって駆動される三相の電動機である。なお、負荷3000は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、空調機器向けの電動機等として用いられる。   Load 3000 is a three-phase electric motor driven by AC power supplied from power conversion device 2000. Note that the load 3000 is not limited to a specific application, and is an electric motor mounted on various electric devices. For example, the load 3000 is used as an electric motor for a hybrid vehicle, an electric vehicle, a railway vehicle, an elevator, an air conditioner, or the like.

以下、電力変換装置2000の詳細を説明する。主変換回路2001は、半導体装置2002に内蔵されたスイッチング素子と還流ダイオードとを備えており(図示せず)、スイッチング素子がスイッチングすることによって、電源1000から供給される直流電力を交流電力に変換し、負荷3000に供給する。主変換回路2001の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路2001は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列に接続された6つの還流ダイオードとから構成することができる。主変換回路2001は、各スイッチング素子、各還流ダイオードなどを内蔵する上述した実施の形態1から5のいずれかに相当する半導体装置2002によって構成される。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。各上下アームの出力端子、すなわち主変換回路2001の3つの出力端子は、負荷3000に接続される。   Hereinafter, details of the power conversion apparatus 2000 will be described. The main conversion circuit 2001 includes a switching element and a free-wheeling diode (not shown) built in the semiconductor device 2002, and converts the DC power supplied from the power source 1000 into AC power by switching the switching element. And supplied to the load 3000. Although there are various specific circuit configurations of the main conversion circuit 2001, the main conversion circuit 2001 according to the present embodiment is a two-level three-phase full bridge circuit, and includes six switching elements and respective switching elements. It can be composed of six freewheeling diodes connected in antiparallel. The main conversion circuit 2001 is configured by a semiconductor device 2002 corresponding to any one of the above-described first to fifth embodiments, in which each switching element, each return diode, and the like are incorporated. The six switching elements are connected in series for each of the two switching elements to constitute upper and lower arms, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit. The output terminals of the upper and lower arms, that is, the three output terminals of the main conversion circuit 2001 are connected to the load 3000.

また、主変換回路2001は、各スイッチング素子を駆動する駆動回路(図示なし)を備えている。駆動回路は半導体装置2002に内蔵されていてもよいし、半導体装置2002とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路2001のスイッチング素子を駆動する駆動信号を生成し、主変換回路2001のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路2003からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。   The main conversion circuit 2001 includes a drive circuit (not shown) that drives each switching element. The drive circuit may be incorporated in the semiconductor device 2002 or may be configured to include a drive circuit separately from the semiconductor device 2002. The drive circuit generates a drive signal for driving the switching element of the main conversion circuit 2001 and supplies it to the control electrode of the switching element of the main conversion circuit 2001. Specifically, in accordance with a control signal from a control circuit 2003 described later, a drive signal for turning on the switching element and a drive signal for turning off the switching element are output to the control electrode of each switching element. When the switching element is kept on, the drive signal is a voltage signal (on signal) that is equal to or higher than the threshold voltage of the switching element. When the switching element is kept off, the drive signal is a voltage that is equal to or lower than the threshold voltage of the switching element. Signal (off signal).

制御回路2003は、負荷3000に所望の電力が供給されるよう主変換回路2001のスイッチング素子を制御する。具体的には、負荷3000に供給すべき電力に基づいて主変換回路2001の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路2001を制御することができる。また、各時点においてオン状態となるべきスイッチング素子にはオン信号を出力し、オフ状態となるべきスイッチング素子にはオフ信号を出力されるように、主変換回路2001が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。   The control circuit 2003 controls the switching element of the main conversion circuit 2001 so that desired power is supplied to the load 3000. Specifically, based on the power to be supplied to the load 3000, the time (ON time) during which each switching element of the main converter circuit 2001 is to be turned on is calculated. For example, the main conversion circuit 2001 can be controlled by PWM control that modulates the ON time of the switching element according to the voltage to be output. In addition, a control command (a control command ( Control signal). In accordance with this control signal, the drive circuit outputs an ON signal or an OFF signal as a drive signal to the control electrode of each switching element.

以上のように構成された本実施の形態4に係る電力変換装置においては、主変換回路2001の半導体装置2002として実施の形態1から3にかかる半導体装置を適用するため、信頼性向上を実現することができる。   In the power conversion device according to the fourth embodiment configured as described above, since the semiconductor device according to the first to third embodiments is applied as the semiconductor device 2002 of the main conversion circuit 2001, the reliability is improved. be able to.

本実施の形態では、2レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが3レベル、マルチレベルの電力変換装置であってもよいし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用してもよい。また、直流負荷等に電力を供給する場合にはDC/DCコンバータ、AC/DCコンバータなどに本発明を適用することもできる。   In the present embodiment, the example in which the present invention is applied to the two-level three-phase inverter has been described. However, the present invention is not limited to this, and can be applied to various power conversion devices. In the present embodiment, a two-level power conversion device is used, but a three-level, multi-level power conversion device may be used. When power is supplied to a single-phase load, the present invention is applied to a single-phase inverter. You may apply. In addition, when power is supplied to a DC load or the like, the present invention can be applied to a DC / DC converter, an AC / DC converter, or the like.

また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器、非接触器給電システムの電源装置等として用いることもでき、さらには、太陽光発電システム、蓄電システム等のパワーコンディショナーとして用いることもできる。   The power conversion device to which the present invention is applied is not limited to the case where the load described above is an electric motor. For example, an electric discharge machine, a laser processing machine, an induction heating cooker, and a power supply device for a non-contact power supply system It can also be used as a power conditioner for a photovoltaic power generation system, a power storage system, or the like.

上述した実施の形態は、すべての点で例示であって制限的なものではないと解されるべきである。本発明の範囲は、上述した実施形態の範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更を含むものである。また、上記の実施形態に開示されている複数の構成要素を適宜組み合わせることにより発明を形成してもよい。   It should be understood that the above-described embodiment is illustrative and non-restrictive in every respect. The scope of the present invention is shown not by the above-described embodiment but by the scope of claims, and includes all modifications within the meaning and scope equivalent to the scope of claims. Further, the invention may be formed by appropriately combining a plurality of constituent elements disclosed in the above embodiments.

1 熱伝導部材、1a 金属箔、1b 絶縁シート、2 リードフレーム、3 はんだ、4 半導体素子、5 ボンディングワイヤ、6 回路基板、7 封止樹脂、8,81 貫通孔、9,91 段差部、10 隙間、11 加工穴、12 下金型、13 支持用ピン、14 上金型、15 押さえピン、16 リードフレーム押さえピン、17 リードフレーム押さえピン用穴、18 ピン跡、19 接続部材、100,101,102,200,300,2002 半導体装置、1000 電源、2000 電力変換装置、2001 主変換回路、2003 制御回路、3000 負荷。 DESCRIPTION OF SYMBOLS 1 Thermal conductive member, 1a Metal foil, 1b Insulation sheet, 2 Lead frame, 3 Solder, 4 Semiconductor element, 5 Bonding wire, 6 Circuit board, 7 Sealing resin, 8,81 Through-hole, 9,91 Step part, 10 Clearance, 11 Processing hole, 12 Lower mold, 13 Support pin, 14 Upper mold, 15 Holding pin, 16 Lead frame holding pin, 17 Lead frame holding pin hole, 18 Pin mark, 19 Connection member, 100, 101 , 102, 200, 300, 2002 Semiconductor device, 1000 power supply, 2000 power conversion device, 2001 main conversion circuit, 2003 control circuit, 3000 load.

Claims (15)

第一穴を有する熱伝導部材と、
前記熱伝導部材上に設けられ、半導体素子が搭載され、前記第一穴の上方の対応する位置に第二穴を有する金属部材と、
前記金属部材の上方に配置され、前記第二穴の上方の対応する位置に第三穴を有する回路基板と、
前記回路基板を内包し、前記第一穴と前記第二穴と前記第三穴とを充填し、前記熱伝導部材と前記金属部材と前記回路基板とを一体的に封止する封止部材とを備えた半導体装置。
A heat conducting member having a first hole;
A metal member provided on the heat conducting member, on which a semiconductor element is mounted, and having a second hole at a corresponding position above the first hole;
A circuit board disposed above the metal member and having a third hole at a corresponding position above the second hole;
A sealing member that encloses the circuit board, fills the first hole, the second hole, and the third hole, and integrally seals the heat conducting member, the metal member, and the circuit board; A semiconductor device comprising:
前記第一穴、前記第二穴および前記第三穴は、少なくとも3箇所以上形成されている請求項1に記載の半導体装置。 2. The semiconductor device according to claim 1, wherein at least three or more of the first hole, the second hole, and the third hole are formed. 前記第三穴は、前記回路基板を貫通し、前記金属部材と対向する面側から遠ざかるに伴い直径が小さくなる円錐台状である請求項1または請求項2に記載の半導体装置。 3. The semiconductor device according to claim 1, wherein the third hole has a truncated cone shape that decreases in diameter as the distance from the surface side that penetrates the circuit board and faces the metal member. 前記第三穴は、前記回路基板を貫通し、前記金属部材と対向する面側の直径が大きい2段形状である請求項1または請求項2に記載の半導体装置。 3. The semiconductor device according to claim 1, wherein the third hole has a two-stage shape having a large diameter on a surface side that penetrates the circuit board and faces the metal member. 前記第三穴は、前記回路基板の厚みより浅い深さである請求項1または請求項2に記載の半導体装置。 The semiconductor device according to claim 1, wherein the third hole has a depth shallower than a thickness of the circuit board. 前記第一穴の直径、前記第二穴の直径および前記第三穴の直径は、0.5mm以上である請求項1から請求項5のいずれか1項に記載の半導体装置。 6. The semiconductor device according to claim 1, wherein a diameter of the first hole, a diameter of the second hole, and a diameter of the third hole are 0.5 mm or more. 前記第一穴の外周端から前記第二穴の外周端までの距離が0.1mm以上である請求項1から請求項6のいずれか1項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 6, wherein a distance from an outer peripheral end of the first hole to an outer peripheral end of the second hole is 0.1 mm or more. 前記金属部材は段差部を有し、前記段差部は前記熱伝導部材までの距離が0.1mm以上である請求項1から請求項7のいずれか1項に記載の半導体装置。 The semiconductor device according to claim 1, wherein the metal member has a stepped portion, and the stepped portion has a distance to the heat conducting member of 0.1 mm or more. 前記金属部材は、前記第二穴の周囲に前記段差部が形成された請求項8に記載の半導体装置。 The semiconductor device according to claim 8, wherein the metal member has the step portion formed around the second hole. 前記回路基板は、前記第三穴よりも内側で、前記半導体素子が搭載されていない前記金属部材の上方に第四穴を備えた請求項7または請求項8に記載の半導体装置。 The semiconductor device according to claim 7, wherein the circuit board includes a fourth hole inside the third hole and above the metal member on which the semiconductor element is not mounted. 前記第四穴は、前記封止部材で充填された請求項10に記載の半導体装置。 The semiconductor device according to claim 10, wherein the fourth hole is filled with the sealing member. 前記封止部材は、前記第四穴の上方の対応する位置に凹部が形成された請求項10に記載の半導体装置。 The semiconductor device according to claim 10, wherein the sealing member has a recess formed at a corresponding position above the fourth hole. 第一穴を有する熱伝導部材上に、半導体素子が搭載され、前記第一穴の上方の対応する位置に第二穴を有する金属部材を配置し、前記金属部材の上方に、前記第二穴の上方の対応する位置に第三穴を有する回路基板とを配置する基材準備工程と、
前記熱伝導部材と前記金属部材と前記回路基板とを下金型内へ配置し、前記第一穴と前記第二穴と前記第三穴とを用いて上下に移動する支持ピンで前記回路基板を支持する下金型内基材配置工程と、
前記金属部材の金属端子部分を前記下金型と上金型とで挟み込む上金型設置工程と、
前記回路基板を内包し、前記熱伝導部材と前記金属部材と前記回路基板とを一体的に封止部材で封止する封止部材充填工程と、
前記下金型から前記支持ピンを引き抜く支持ピン引き抜き工程と、
前記第一穴と前記第二穴と前記第三穴とに前記封止部材を充填する金型内再加圧工程と、
前記封止部材を硬化する封止部材硬化工程と、
を備えた半導体装置の製造方法。
A semiconductor element is mounted on the heat conducting member having the first hole, a metal member having a second hole is disposed at a corresponding position above the first hole, and the second hole is disposed above the metal member. A base material preparation step of arranging a circuit board having a third hole at a corresponding position above
The heat conductive member, the metal member, and the circuit board are disposed in a lower mold, and the circuit board is supported by a support pin that moves up and down using the first hole, the second hole, and the third hole. A base material placement step in the lower mold for supporting
An upper mold installation step of sandwiching the metal terminal portion of the metal member between the lower mold and the upper mold;
A sealing member filling step including the circuit board, and sealing the heat conducting member, the metal member, and the circuit board integrally with a sealing member;
A support pin extracting step of extracting the support pin from the lower mold;
In-mold repressurization step of filling the sealing member into the first hole, the second hole, and the third hole;
A sealing member curing step for curing the sealing member;
A method for manufacturing a semiconductor device comprising:
前記上金型設置工程は、第四穴を設けた前記回路基板を用い、前記第四穴を用いて押さえピンで前記金属部材を押さえた請求項13に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 13, wherein the upper mold installation step uses the circuit board provided with a fourth hole, and uses the fourth hole to hold the metal member with a holding pin. 請求項1から請求項12のいずれか1項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
を備えた電力変換装置。
A main conversion circuit having the semiconductor device according to any one of claims 1 to 12 for converting and outputting input power;
A control circuit for outputting a control signal for controlling the main conversion circuit to the main conversion circuit;
The power converter provided with.
JP2018018149A 2018-02-05 2018-02-05 Semiconductor device, its manufacturing method and power conversion device Active JP6777109B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018018149A JP6777109B2 (en) 2018-02-05 2018-02-05 Semiconductor device, its manufacturing method and power conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018018149A JP6777109B2 (en) 2018-02-05 2018-02-05 Semiconductor device, its manufacturing method and power conversion device

Publications (2)

Publication Number Publication Date
JP2019135741A true JP2019135741A (en) 2019-08-15
JP6777109B2 JP6777109B2 (en) 2020-10-28

Family

ID=67624195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018018149A Active JP6777109B2 (en) 2018-02-05 2018-02-05 Semiconductor device, its manufacturing method and power conversion device

Country Status (1)

Country Link
JP (1) JP6777109B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139218A (en) * 1994-11-08 1996-05-31 Hitachi Ltd Hybrid integrated circuit device and its manufacture
JPH11111746A (en) * 1997-10-07 1999-04-23 Miyazaki Oki Electric Co Ltd Method and device for manufacturing semiconductor device
JP2009123953A (en) * 2007-11-15 2009-06-04 Omron Corp Transfer mold power module
JP2011044452A (en) * 2009-08-19 2011-03-03 Denso Corp Electronic device and method of manufacturing the same
JP2011119489A (en) * 2009-12-04 2011-06-16 Denso Corp Semiconductor package, and method of manufacturing the same
JP2012256803A (en) * 2011-06-10 2012-12-27 Mitsubishi Electric Corp Power module and manufacturing method of the same
JP2016136604A (en) * 2015-01-23 2016-07-28 三菱電機株式会社 Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139218A (en) * 1994-11-08 1996-05-31 Hitachi Ltd Hybrid integrated circuit device and its manufacture
JPH11111746A (en) * 1997-10-07 1999-04-23 Miyazaki Oki Electric Co Ltd Method and device for manufacturing semiconductor device
JP2009123953A (en) * 2007-11-15 2009-06-04 Omron Corp Transfer mold power module
JP2011044452A (en) * 2009-08-19 2011-03-03 Denso Corp Electronic device and method of manufacturing the same
JP2011119489A (en) * 2009-12-04 2011-06-16 Denso Corp Semiconductor package, and method of manufacturing the same
JP2012256803A (en) * 2011-06-10 2012-12-27 Mitsubishi Electric Corp Power module and manufacturing method of the same
JP2016136604A (en) * 2015-01-23 2016-07-28 三菱電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP6777109B2 (en) 2020-10-28

Similar Documents

Publication Publication Date Title
US11244836B2 (en) Semiconductor apparatus, power conversion device, and method for manufacturing semiconductor apparatus
JP7014012B2 (en) Semiconductor devices, manufacturing methods for semiconductor devices, and power conversion devices
US20150035132A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP6575739B1 (en) Semiconductor device, semiconductor device manufacturing method, and power conversion device
CN113316844A (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
CN112041984B (en) Power semiconductor device, method for manufacturing the same, and power conversion device
JP6999807B2 (en) Semiconductor equipment and power conversion equipment
US11908822B2 (en) Power semiconductor module and power conversion apparatus
JP7026861B1 (en) Semiconductor equipment and power conversion equipment
US11652032B2 (en) Semiconductor device having inner lead exposed from sealing resin, semiconductor device manufacturing method thereof, and power converter including the semiconductor device
JP6777109B2 (en) Semiconductor device, its manufacturing method and power conversion device
JP6279186B1 (en) Semiconductor device and power conversion device
US20230178506A1 (en) Power semiconductor apparatus and method of manufacturing the same, and power conversion apparatus
US11784105B2 (en) Semiconductor device and power converter
CN113841235B (en) Semiconductor module, method for manufacturing semiconductor module, and power conversion device
US20240222233A1 (en) Semiconductor device and power converter
CN114258585A (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device
CN113261095A (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
WO2023175675A1 (en) Power module semiconductor package and semiconductor device
JP6851559B1 (en) Semiconductor devices and power converters
CN110828409B (en) Semiconductor device, power conversion device, and method for manufacturing the same
US20220199476A1 (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
US20220223546A1 (en) Semiconductor device and power converter
JP2022067815A (en) Semiconductor device, power conversion device, and manufacturing method for semiconductor device
CN117438404A (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200921

R151 Written notification of patent or utility model registration

Ref document number: 6777109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250