JP2022067815A - Semiconductor device, power conversion device, and manufacturing method for semiconductor device - Google Patents

Semiconductor device, power conversion device, and manufacturing method for semiconductor device Download PDF

Info

Publication number
JP2022067815A
JP2022067815A JP2020176626A JP2020176626A JP2022067815A JP 2022067815 A JP2022067815 A JP 2022067815A JP 2020176626 A JP2020176626 A JP 2020176626A JP 2020176626 A JP2020176626 A JP 2020176626A JP 2022067815 A JP2022067815 A JP 2022067815A
Authority
JP
Japan
Prior art keywords
substrate
sealing resin
region
lead frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020176626A
Other languages
Japanese (ja)
Inventor
智行 谷口
Tomoyuki Taniguchi
裕史 川島
Yuji Kawashima
隼人 寺田
hayato Terada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020176626A priority Critical patent/JP2022067815A/en
Publication of JP2022067815A publication Critical patent/JP2022067815A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

To provide a semiconductor device whose size along an in-plane direction of a mount part can be reduced and where the leak of sealing resin when sealing with the sealing resin is performed can be suppressed, a power conversion device, and a manufacturing method for the semiconductor device.SOLUTION: A semiconductor device 100 includes a semiconductor element 1, a lead frame 2, a substrate 4, sealing resin 6, and a top-surface terminal 7. The sealing resin 6 seals the semiconductor element 1, the lead frame 2, and a part of the substrate 4. The top-surface terminal 7 is exposed from the sealing resin 6. At least one side-surface terminal 3 is exposed from the sealing resin 6. The substrate 4 includes a first region 401 and a second region 402. The first region 401 is exposed from the sealing resin 6. The second region 402 is exposed from the sealing resin 6. The second region 402 is surrounded by the first region 401. The top-surface terminal 7 is connected to the second region 402 of the substrate 4.SELECTED DRAWING: Figure 1

Description

本開示は、半導体装置、電力変換装置および半導体装置の製造方法に関するものである。 The present disclosure relates to a semiconductor device, a power conversion device, and a method for manufacturing the semiconductor device.

半導体装置には、パワーモジュールと呼ばれる電力用の半導体装置がある。パワーモジュールには、ＩＧＢＴ（Insulated Gate Bipolar Transistor）およびＦＷＤ（Free Wheeling Diode）等のパワー半導体素子が搭載されている。パワー半導体素子は、電力用の半導体素子である。パワーモジュールのリードフレームには、パワー半導体素子の駆動を制御する回路、電流および抵抗値等を測定するための回路等が搭載されている。パワー半導体素子は、発熱部品である。パワー半導体素子から生じた熱は、リードフレームを通って放熱される。 The semiconductor device includes a semiconductor device for electric power called a power module. A power semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor) and an FWD (Free Wheeling Diode) is mounted on the power module. The power semiconductor element is a semiconductor element for electric power. The lead frame of the power module is equipped with a circuit for controlling the drive of the power semiconductor element, a circuit for measuring a current, a resistance value, and the like. Power semiconductor devices are heat-generating components. The heat generated from the power semiconductor element is dissipated through the lead frame.

上記の半導体装置は、回路が搭載されたリードフレームが樹脂成型金型内に配置されてから、熱硬化性の封止樹脂が注入されることで製造される。回路が封止樹脂によって封止されることで、回路の絶縁性が確保される。また、半導体装置のパッケージの形状が樹脂によって成型される。例えば、特開２０１５－７６４８８号公報（特許文献１）に記載の半導体装置では、上記の回路が搭載されたリード（リードフレーム）は、回路基板（基板）から間隔を空けて配置された状態で封止樹脂によって封止されている。 The above-mentioned semiconductor device is manufactured by injecting a thermosetting sealing resin after a lead frame on which a circuit is mounted is arranged in a resin molding die. By sealing the circuit with a sealing resin, the insulation of the circuit is ensured. Further, the shape of the package of the semiconductor device is molded by the resin. For example, in the semiconductor device described in Japanese Patent Application Laid-Open No. 2015-76488 (Patent Document 1), the leads (lead frames) on which the above circuits are mounted are arranged at intervals from the circuit board (board). It is sealed with a sealing resin.

特開２０１５－７６４８８号公報Japanese Unexamined Patent Publication No. 2015-76488

上記公報に記載の半導体装置では、半導体装置が図示されない外部機器に接続される場合には、さらに端子が設けられる必要がある。リードフレーム（リード）が外部機器に接続されるための端子を含みかつ端子が封止樹脂の内部から外に向かって突き出している場合には、半導体素子が搭載されたリードフレームの搭載部の面内方向に沿った半導体装置の寸法が大きくなる。 In the semiconductor device described in the above publication, when the semiconductor device is connected to an external device (not shown), it is necessary to further provide a terminal. When the lead frame (lead) includes a terminal for connecting to an external device and the terminal protrudes outward from the inside of the sealing resin, the surface of the mounting portion of the lead frame on which the semiconductor element is mounted. The dimensions of the semiconductor device along the inward direction increase.

また、半導体素子（半導体チップ）等が封止樹脂によって封止される際に、封止樹脂がリードフレームの表面に漏れる可能性がある。 Further, when a semiconductor element (semiconductor chip) or the like is sealed with a sealing resin, the sealing resin may leak to the surface of the lead frame.

本開示は上記課題に鑑みてなされたものであり、その目的は、搭載部の面内方向に沿った半導体装置の寸法を小さくすることができ、かつ封止樹脂によって封止される際に封止樹脂が漏れることを抑制することができる半導体装置、電力変換装置および半導体装置の製造方法を提供することである。 The present disclosure has been made in view of the above problems, and an object thereof is to reduce the size of the semiconductor device along the in-plane direction of the mounting portion, and to seal the semiconductor device when it is sealed with a sealing resin. It is an object of the present invention to provide a semiconductor device, a power conversion device, and a method for manufacturing a semiconductor device capable of suppressing leakage of a stop resin.

本開示の半導体装置は、半導体素子と、リードフレームと、基板と、封止樹脂と、天面端子とを備えている。リードフレームは、搭載部と、少なくとも１つの側面端子とを含んでいる。搭載部には、半導体素子が搭載されている。少なくとも１つの側面端子は、搭載部の面内方向の端部に接続されている。少なくとも１つの側面端子は、搭載部の面内方向に対して屈曲している。基板は、半導体素子から間隔を空けてリードフレームに重ねられている。基板は、リードフレームに電気的に接続されている。封止樹脂は、半導体素子と、リードフレームと、基板の一部とを封止している。天面端子は、基板に接続されている。天面端子は、封止樹脂から露出している。少なくとも１つの側面端子は、封止樹脂から露出している。基板は、第１領域と、第２領域とを含んでいる。第１領域は、封止樹脂から露出している。第２領域は、封止樹脂から露出している。第２領域は、第１領域に囲まれている。天面端子は、基板の第２領域に接続されている。 The semiconductor device of the present disclosure includes a semiconductor element, a lead frame, a substrate, a sealing resin, and a top terminal. The lead frame includes a mounting portion and at least one side terminal. A semiconductor element is mounted on the mounting portion. At least one side terminal is connected to an in-plane end of the mount. At least one side terminal is bent with respect to the in-plane direction of the mounting portion. The substrate is superposed on the lead frame at intervals from the semiconductor element. The substrate is electrically connected to the lead frame. The sealing resin seals the semiconductor element, the lead frame, and a part of the substrate. The top terminal is connected to the board. The top terminal is exposed from the sealing resin. At least one side terminal is exposed from the encapsulant resin. The substrate includes a first region and a second region. The first region is exposed from the sealing resin. The second region is exposed from the sealing resin. The second region is surrounded by the first region. The top terminal is connected to the second region of the substrate.

本開示の半導体装置によれば、天面端子は、基板の第２領域に接続されている。このため、半導体装置が天面端子を含まない場合よりも複数の側面端子の数を減らすことができる。したがって、搭載部の面内方向に沿った半導体装置の寸法を小さくすることができる。また、基板の第２領域は、第１領域に囲まれている。このため、第２領域を取り囲む部分を有する金型が第１領域の全周にわたって接触した状態で、封止樹脂による封止を行うことができる。よって、封止樹脂が漏れることを抑制することができる。 According to the semiconductor device of the present disclosure, the top terminal is connected to the second region of the substrate. Therefore, the number of a plurality of side terminals can be reduced as compared with the case where the semiconductor device does not include the top terminal. Therefore, the dimensions of the semiconductor device along the in-plane direction of the mounting portion can be reduced. Further, the second region of the substrate is surrounded by the first region. Therefore, the sealing with the sealing resin can be performed in a state where the mold having the portion surrounding the second region is in contact with the entire circumference of the first region. Therefore, it is possible to prevent the sealing resin from leaking.

実施の形態１に係る半導体装置の構成を概略的に示す断面図である。It is sectional drawing which shows schematic the structure of the semiconductor device which concerns on Embodiment 1. FIG. 実施の形態１に係る半導体装置の構成を概略的に示す上面図である。It is a top view which shows schematic the structure of the semiconductor device which concerns on Embodiment 1. FIG. 実施の形態１に係る半導体装置の構成を概略的に示す斜視図である。It is a perspective view schematically showing the structure of the semiconductor device which concerns on Embodiment 1. FIG. 実施の形態１の第１の変形例に係る半導体装置の構成を概略的に示す断面図である。It is sectional drawing which shows schematic the structure of the semiconductor device which concerns on 1st modification of Embodiment 1. FIG. 実施の形態１の第２の変形例に係る半導体装置の構成を概略的に示す断面図である。It is sectional drawing which shows schematic the structure of the semiconductor device which concerns on the 2nd modification of Embodiment 1. FIG. 実施の形態１の第３の変形例に係る半導体装置の構成を概略的に示す断面図である。It is sectional drawing which shows schematic the structure of the semiconductor device which concerns on 3rd modification of Embodiment 1. FIG. 実施の形態１の第４の変形例に係る半導体装置の構成を概略的に示す断面図である。It is sectional drawing which shows schematic the structure of the semiconductor device which concerns on 4th modification of Embodiment 1. FIG. 実施の形態１に係る半導体装置の製造方法を概略的に示すフローチャートである。It is a flowchart which shows schematically the manufacturing method of the semiconductor device which concerns on Embodiment 1. FIG. 実施の形態１に係る半導体装置の製造方法に用いられる第１金型および第２金型の構成を概略的に示す断面図である。It is sectional drawing which shows schematic the structure of the 1st mold and the 2nd mold used in the manufacturing method of the semiconductor device which concerns on Embodiment 1. FIG. 実施の形態１に係る半導体装置のリードフレームが第１金型に配置され、かつ天面端子が凹部に収容された状態の半導体装置を概略的に示す断面図である。FIG. 5 is a cross-sectional view schematically showing a semiconductor device in a state where the lead frame of the semiconductor device according to the first embodiment is arranged in a first mold and the top terminal is housed in a recess. 実施の形態１に係る半導体装置の半導体素子、リードフレームおよび基板の一部が封止樹脂に封止された状態の半導体装置を概略的に示す断面図である。It is sectional drawing which shows schematically the semiconductor device in the state which the semiconductor element, the lead frame and a part of the substrate of the semiconductor device which concerns on Embodiment 1 are sealed with a sealing resin. 比較例に係るリードフレームの構成を概略的に示す斜視図である。It is a perspective view which shows schematic structure of the lead frame which concerns on a comparative example. 実施の形態１に係るリードフレームの構成を概略的に示す斜視図である。It is a perspective view which shows schematic structure of the lead frame which concerns on Embodiment 1. FIG. 実施の形態２に係る半導体装置の構成を概略的に示す斜視図である。It is a perspective view schematically showing the structure of the semiconductor device which concerns on Embodiment 2. FIG. 実施の形態２に係る半導体装置のリードフレームが第１金型に配置され、かつ天面端子が凹部に収容された状態の半導体装置を概略的に示す断面図である。FIG. 5 is a cross-sectional view schematically showing a semiconductor device in a state where the lead frame of the semiconductor device according to the second embodiment is arranged in a first mold and the top terminal is housed in a recess. 実施の形態２に係る半導体装置の半導体素子、リードフレームおよび基板の一部が封止樹脂に封止された状態の半導体装置を概略的に示す断面図である。It is sectional drawing which shows schematically the semiconductor device in the state which the semiconductor element, the lead frame and a part of the substrate of the semiconductor device which concerns on Embodiment 2 are sealed with a sealing resin. 実施の形態３に係る半導体装置の半導体素子、リードフレームおよび基板の一部が封止樹脂に封止された状態の半導体装置を概略的に示す断面図である。It is sectional drawing which shows schematically the semiconductor device in the state which the semiconductor element, the lead frame and a part of the substrate of the semiconductor device which concerns on Embodiment 3 are sealed with a sealing resin. 実施の形態３に係る半導体装置の製造に用いられる第１金型の構成を概略的に示す断面図である。It is sectional drawing which shows schematic the structure of the 1st mold used for manufacturing of the semiconductor device which concerns on Embodiment 3. FIG. 実施の形態４に係る半導体装置の構成を概略的に示す上面図である。It is a top view which shows schematic the structure of the semiconductor device which concerns on Embodiment 4. FIG. 実施の形態４に係る半導体装置の構成を概略的に示す断面図である。It is sectional drawing which shows schematic the structure of the semiconductor device which concerns on Embodiment 4. FIG. 実施の形態４に係る半導体装置の構成を概略的に示す斜視図である。It is a perspective view schematically showing the structure of the semiconductor device which concerns on Embodiment 4. FIG. 実施の形態４に係る半導体装置の半導体素子、リードフレームおよび基板の一部が封止樹脂に封止された状態の半導体装置を概略的に示す断面図である。It is sectional drawing which shows schematically the semiconductor device in the state which the semiconductor element, the lead frame and a part of the substrate of the semiconductor device which concerns on Embodiment 4 are sealed with a sealing resin. 実施の形態５に係る電力変換装置の構成を概略的に示すブロック図である。It is a block diagram which shows schematic structure of the power conversion apparatus which concerns on Embodiment 5.

以下、実施の形態について図に基づいて説明する。なお、以下では、同一または相当する部分に同一の符号を付すものとし、重複する説明は繰り返さない。 Hereinafter, embodiments will be described with reference to the drawings. In the following, the same or corresponding parts will be designated by the same reference numerals, and duplicate explanations will not be repeated.

実施の形態１．
図１に示されるように、半導体装置１００は、半導体素子１と、リードフレーム２と、基板４と、接続部材５と、封止樹脂６と、天面端子７とを含んでいる。半導体装置１００のパッケージは、封止樹脂６による樹脂成型によって形成されている。本実施の形態において、半導体装置１００は、電力用の半導体装置である。電力用の半導体装置は、パワーモジュールと呼ばれる。 Embodiment 1.
As shown in FIG. 1, the semiconductor device 100 includes a semiconductor element 1, a lead frame 2, a substrate 4, a connecting member 5, a sealing resin 6, and a top terminal 7. The package of the semiconductor device 100 is formed by resin molding with the sealing resin 6. In the present embodiment, the semiconductor device 100 is a semiconductor device for electric power. Semiconductor devices for electric power are called power modules.

半導体素子１は、リードフレーム２に搭載されている。本実施の形態において、半導体素子１は、電力用の半導体素子である。半導体素子１は、第１接続部品１６によってリードフレーム２に電気的に接続されている。半導体素子１は、複数の第１半導体素子部１１を含んでいてもよい。複数の第１半導体素子部１１の各々は、リードフレーム２に搭載されている。 The semiconductor element 1 is mounted on the lead frame 2. In the present embodiment, the semiconductor element 1 is a semiconductor element for electric power. The semiconductor element 1 is electrically connected to the lead frame 2 by the first connecting component 16. The semiconductor element 1 may include a plurality of first semiconductor element units 11. Each of the plurality of first semiconductor element units 11 is mounted on the lead frame 2.

リードフレーム２は、搭載部２１と、対向面２２と、少なくとも１つの側面端子３とを含んでいる。搭載部２１には、半導体素子１が搭載されている。搭載部２１は、基板４に向かい合っている。搭載部２１は、平面形状を有している。搭載部２１は、部分的に封止樹脂６に封止されている。搭載部２１の面内方向の端部２Ｅは、封止樹脂６から露出している。対向面２２は、搭載部２１に対して基板４とは反対側に設けられている。本実施の形態において、対向面２２は、封止樹脂６から露出している。 The lead frame 2 includes a mounting portion 21, a facing surface 22, and at least one side surface terminal 3. The semiconductor element 1 is mounted on the mounting portion 21. The mounting portion 21 faces the substrate 4. The mounting portion 21 has a planar shape. The mounting portion 21 is partially sealed with the sealing resin 6. The in-plane end 2E of the mounting portion 21 is exposed from the sealing resin 6. The facing surface 22 is provided on the side opposite to the substrate 4 with respect to the mounting portion 21. In the present embodiment, the facing surface 22 is exposed from the sealing resin 6.

少なくとも１つの側面端子３は、搭載部２１の面内方向の端部２Ｅに接続されている。少なくとも１つの側面端子３は、封止樹脂６から露出している。このため、少なくとも１つの側面端子３と搭載部２１の面内方向の端部２Ｅとは、封止樹脂６の外で接続されている。なお、図１では、説明の便宜上、搭載部２１の面内方向の端部２Ｅと側面端子３との境界が破線によって図示されている。本実施の形態において、搭載部２１と少なくとも１つの側面端子３とは、同一の部材から構成されている。 At least one side terminal 3 is connected to the in-plane end 2E of the mounting portion 21. At least one side terminal 3 is exposed from the sealing resin 6. Therefore, at least one side surface terminal 3 and the end portion 2E in the in-plane direction of the mounting portion 21 are connected outside the sealing resin 6. In FIG. 1, for convenience of explanation, the boundary between the end portion 2E of the mounting portion 21 in the in-plane direction and the side surface terminal 3 is illustrated by a broken line. In the present embodiment, the mounting portion 21 and at least one side terminal 3 are made of the same member.

少なくとも１つの側面端子３は、搭載部２１の面内方向に対して屈曲している。少なくとも１つの側面端子３は、天面端子７に沿うように伸びている。少なくとも１つの側面端子３は、搭載部２１の面内方向に対して交差するように伸びている。少なくとも１つの側面端子３は、搭載部２１の面内方向に対して直交するように伸びていることが望ましい。 At least one side surface terminal 3 is bent with respect to the in-plane direction of the mounting portion 21. At least one side terminal 3 extends along the top terminal 7. At least one side surface terminal 3 extends so as to intersect the in-plane direction of the mounting portion 21. It is desirable that at least one side surface terminal 3 extends so as to be orthogonal to the in-plane direction of the mounting portion 21.

基板４は、半導体素子１から間隔を空けてリードフレーム２に重ねられている。基板４は、リードフレーム２に電気的に接続されている。基板４は、接続部材５によってリードフレーム２に電気的に接続されている。 The substrate 4 is superposed on the lead frame 2 at intervals from the semiconductor element 1. The substrate 4 is electrically connected to the lead frame 2. The substrate 4 is electrically connected to the lead frame 2 by the connecting member 5.

基板４は、第１領域４０１と、第２領域４０２とを含んでいる。基板４は、第３領域４０３をさらに含んでいてもよい。第１領域４０１は、封止樹脂６から露出している。第２領域４０２は、封止樹脂６から露出している。第３領域４０３は、封止樹脂６に覆われている。 The substrate 4 includes a first region 401 and a second region 402. The substrate 4 may further include a third region 403. The first region 401 is exposed from the sealing resin 6. The second region 402 is exposed from the sealing resin 6. The third region 403 is covered with the sealing resin 6.

基板４は、表面４１と、裏面４２とを含んでいる。表面４１には、第１領域４０１、第２領域４０２および第３領域４０３が設けられている。表面４１は、裏面４２に対して搭載部２１とは反対側に設けられている。表面４１は、少なくとも部分的に封止樹脂６から露出している。裏面４２は、搭載部２１と向かい合っている。裏面４２は、封止樹脂６に封止されている。 The substrate 4 includes a front surface 41 and a back surface 42. The surface 41 is provided with a first region 401, a second region 402, and a third region 403. The front surface 41 is provided on the side opposite to the mounting portion 21 with respect to the back surface 42. The surface 41 is at least partially exposed from the sealing resin 6. The back surface 42 faces the mounting portion 21. The back surface 42 is sealed with a sealing resin 6.

基板４は、例えば、半導体素子１の駆動を制御するための制御基板として構成されている。基板４は、例えば、ガラスエポキシ基板である。基板４は、例えば、セラミック基板または金属基板であってもよい。これにより、基板４の放熱性が向上する。 The substrate 4 is configured as, for example, a control substrate for controlling the drive of the semiconductor element 1. The substrate 4 is, for example, a glass epoxy substrate. The substrate 4 may be, for example, a ceramic substrate or a metal substrate. This improves the heat dissipation of the substrate 4.

接続部材５は、リードフレーム２と基板４とを電気的に接続している。接続部材５は、導電性を有する弾性材料である。接続部材５は、例えば、アルミニウム（Ａｌ）製の金属ワイヤである。接続部材５がアルミニウム（Ａｌ）製の金属ワイヤである場合、接続部材５の線径は、例えば、３００μｍまたは４００μｍである。接続部材５は、例えば、リボン状の金属材であってもよい。これにより、リードフレーム２から基板４に熱が伝わりやすくなる。 The connecting member 5 electrically connects the lead frame 2 and the substrate 4. The connecting member 5 is an elastic material having conductivity. The connecting member 5 is, for example, a metal wire made of aluminum (Al). When the connecting member 5 is a metal wire made of aluminum (Al), the wire diameter of the connecting member 5 is, for example, 300 μm or 400 μm. The connecting member 5 may be, for example, a ribbon-shaped metal material. This facilitates heat transfer from the lead frame 2 to the substrate 4.

封止樹脂６は、半導体素子１と、リードフレーム２と、基板４の一部と、接続部材５とを封止している。より詳細には、封止樹脂６に封止される基板４の一部は、基板４の裏面４２および第３領域４０３である。 The sealing resin 6 seals the semiconductor element 1, the lead frame 2, a part of the substrate 4, and the connecting member 5. More specifically, a part of the substrate 4 sealed in the sealing resin 6 is the back surface 42 and the third region 403 of the substrate 4.

封止樹脂６は、本体部６１と、囲繞部６２とを含んでいる。本体部６１は、半導体素子１、搭載部２１の少なくとも一部、基板４の裏面４２および接続部材５を封止している。囲繞部６２は、本体部６１に接続されている。囲繞部６２は、表面４１上に配置されている。囲繞部６２は、本体部６１から盛り上がるように形成されている。囲繞部６２の高さ方向の寸法は、一定である。接続部材５は、本体部６１および囲繞部６２にまたがって配置されている。 The sealing resin 6 includes a main body portion 61 and a surrounding portion 62. The main body 61 seals the semiconductor element 1, at least a part of the mounting portion 21, the back surface 42 of the substrate 4, and the connecting member 5. The surrounding portion 62 is connected to the main body portion 61. The surrounding portion 62 is arranged on the surface 41. The surrounding portion 62 is formed so as to swell from the main body portion 61. The dimension of the surrounding portion 62 in the height direction is constant. The connecting member 5 is arranged so as to straddle the main body portion 61 and the surrounding portion 62.

封止樹脂６は、熱硬化性樹脂である。封止樹脂６は、加熱によって硬化する。 The sealing resin 6 is a thermosetting resin. The sealing resin 6 is cured by heating.

天面端子７は、基板４に接続されている。より詳細には、天面端子７は、基板４の第２領域４０２に接続されている。天面端子７は、封止樹脂６から露出している。天面端子７は、基板４に直接接触していてもよい。天面端子７は、例えば、はんだによって基板４に接合されていてもよい。天面端子７は、図示されない外部機器と半導体素子１、リードフレーム２および基板４等とを接続するための端子である。 The top terminal 7 is connected to the substrate 4. More specifically, the top terminal 7 is connected to the second region 402 of the substrate 4. The top terminal 7 is exposed from the sealing resin 6. The top terminal 7 may be in direct contact with the substrate 4. The top terminal 7 may be joined to the substrate 4 by soldering, for example. The top terminal 7 is a terminal for connecting an external device (not shown) to the semiconductor element 1, the lead frame 2, the substrate 4, and the like.

天面端子７は、搭載部２１の面内方向に対して交差するように伸びている。天面端子７は、搭載部２１の面内方向に対して直交するように伸びていることが好ましい。天面端子７は、側面端子３に沿うように伸びている。本実施の形態において、半導体装置１００は、複数の天面端子７を含んでいる。 The top terminal 7 extends so as to intersect the in-plane direction of the mounting portion 21. The top terminal 7 preferably extends so as to be orthogonal to the in-plane direction of the mounting portion 21. The top terminal 7 extends along the side terminal 3. In the present embodiment, the semiconductor device 100 includes a plurality of top surface terminals 7.

図２に示されるように、本実施の形態において、リードフレーム２は、複数の側面端子３を含んでいる。複数の側面端子３の各々は、搭載部２１の面内方向の端部２Ｅに接続されている。なお、図２では、説明の便宜上、第１領域４０１と第２領域４０２との境界は二点鎖線によって図示されている。また、基板４の外形は一点鎖線によって図示されている。また、接続部材５の外形は破線によって図示されている。 As shown in FIG. 2, in the present embodiment, the lead frame 2 includes a plurality of side terminals 3. Each of the plurality of side surface terminals 3 is connected to the end portion 2E of the mounting portion 21 in the in-plane direction. In FIG. 2, for convenience of explanation, the boundary between the first region 401 and the second region 402 is illustrated by a two-dot chain line. Further, the outer shape of the substrate 4 is illustrated by a alternate long and short dash line. The outer shape of the connecting member 5 is shown by a broken line.

第１領域４０１の形状は、環状である。第２領域４０２は、第１領域４０１に囲まれている。第３領域４０３は、第１領域４０１を取り囲んでいる。第３領域４０３の形状は、環状である。第３領域４０３は、封止樹脂６の囲繞部６２に覆われている。囲繞部６２は、第１領域４０１および第２領域４０２を囲んでいる。 The shape of the first region 401 is annular. The second region 402 is surrounded by the first region 401. The third region 403 surrounds the first region 401. The shape of the third region 403 is annular. The third region 403 is covered with the surrounding portion 62 of the sealing resin 6. The surrounding portion 62 surrounds the first region 401 and the second region 402.

図２および図３に示されるように、本実施の形態において、複数の側面端子３の各々は、封止樹脂６の１つの辺から突き出している。複数の側面端子３の各々は、封止樹脂６の１つの辺のみに接続されている。図１は、図３のＩ－Ｉ線に沿った断面図である。 As shown in FIGS. 2 and 3, in the present embodiment, each of the plurality of side terminals 3 protrudes from one side of the sealing resin 6. Each of the plurality of side terminals 3 is connected to only one side of the sealing resin 6. FIG. 1 is a cross-sectional view taken along the line I-I of FIG.

次に、図４を用いて、実施の形態１の第１の変形例に係る半導体装置１００の構成を説明する。 Next, the configuration of the semiconductor device 100 according to the first modification of the first embodiment will be described with reference to FIG.

図１では、リードフレーム２の搭載部２１にのみ半導体素子１が搭載されているが、図４に示されるように、基板４の裏面４２に発熱部品ＨＰが実装されてもよい。発熱部品ＨＰは、発熱する電子部品である。発熱部品ＨＰは、第２接続部品１７によって基板４に電気的に接続されている。これにより、基板４に回路が搭載されていてもよい。基板４に搭載された回路は、例えば、制御用の回路である。また、図示されないが、基板４の表面４１および裏面４２の各々に発熱部品ＨＰが実装されてもよい。 In FIG. 1, the semiconductor element 1 is mounted only on the mounting portion 21 of the lead frame 2, but as shown in FIG. 4, the heat generating component HP may be mounted on the back surface 42 of the substrate 4. The heat-generating component HP is an electronic component that generates heat. The heat generating component HP is electrically connected to the substrate 4 by the second connecting component 17. As a result, the circuit may be mounted on the substrate 4. The circuit mounted on the board 4 is, for example, a circuit for control. Further, although not shown, the heat generating component HP may be mounted on each of the front surface 41 and the back surface 42 of the substrate 4.

次に、図５を用いて、実施の形態１の第２の変形例に係る半導体装置１００の構成を説明する。 Next, the configuration of the semiconductor device 100 according to the second modification of the first embodiment will be described with reference to FIG.

図５に示されるように、本実施の形態に係る半導体装置１００は、絶縁材９１と、金属ベース９２とをさらに含んでいる。絶縁材９１は、リードフレーム２に対して半導体素子１とは反対側でリードフレーム２に接続されている。絶縁材９１は、リードフレーム２の対向面２２上に配置されている。 As shown in FIG. 5, the semiconductor device 100 according to the present embodiment further includes an insulating material 91 and a metal base 92. The insulating material 91 is connected to the lead frame 2 on the side opposite to the semiconductor element 1 with respect to the lead frame 2. The insulating material 91 is arranged on the facing surface 22 of the lead frame 2.

金属ベース９２は、封止樹脂６から露出した状態で、絶縁材９１を介してリードフレーム２に接続されている。絶縁材９１および金属ベース９２は、ヒートシンクとして構成されている。 The metal base 92 is connected to the lead frame 2 via the insulating material 91 in a state of being exposed from the sealing resin 6. The insulating material 91 and the metal base 92 are configured as a heat sink.

次に、図６を用いて、実施の形態１の第３の変形例に係る半導体装置１００の構成を説明する。 Next, the configuration of the semiconductor device 100 according to the third modification of the first embodiment will be described with reference to FIG.

図６に示されるように、本実施の形態に係る半導体装置１００は、コーティング樹脂６０をさらに含んでいる。コーティング樹脂６０は、基板４の第１領域４０１および第２領域４０２を覆っている。コーティング樹脂６０は、囲繞部６２に囲まれている。 As shown in FIG. 6, the semiconductor device 100 according to the present embodiment further includes a coating resin 60. The coating resin 60 covers the first region 401 and the second region 402 of the substrate 4. The coating resin 60 is surrounded by the surrounding portion 62.

次に、図７を用いて、実施の形態１の第４の変形例に係る半導体装置１００の構成を説明する。 Next, the configuration of the semiconductor device 100 according to the fourth modification of the first embodiment will be described with reference to FIG. 7.

図７に示されるように、天面端子７は、外部端子７０が接続可能に構成されている。すなわち、天面端子７は、端子台として構成されている。外部端子７０は、半導体装置１００が図示されない外部機器と接続されるための端子である。外部端子７０は、例えば、コネクタピン７５、ねじ止め用端子７６およびプレスフィット端子７７である。天面端子は、例えば、コネクタピン受け部７１、ねじ止め用端子受け部７２およびプレスフィット端子受け部７３を含んでいる。コネクタピン受け部７１は、コネクタピン７５と接続可能である。ねじ止め用端子受け部７２は、ねじ止め用端子７６と接続可能である。プレスフィット端子受け部７３は、プレスフィット端子７７と接続可能である。 As shown in FIG. 7, the top terminal 7 is configured so that the external terminal 70 can be connected. That is, the top terminal 7 is configured as a terminal block. The external terminal 70 is a terminal for connecting the semiconductor device 100 to an external device (not shown). The external terminal 70 is, for example, a connector pin 75, a screw fixing terminal 76, and a press-fit terminal 77. The top terminal includes, for example, a connector pin receiving portion 71, a screw fixing terminal receiving portion 72, and a press-fit terminal receiving portion 73. The connector pin receiving portion 71 can be connected to the connector pin 75. The screwing terminal receiving portion 72 can be connected to the screwing terminal 76. The press-fit terminal receiving portion 73 can be connected to the press-fit terminal 77.

次に、図８～図１１を用いて、実施の形態１に係る半導体装置１００の製造方法を説明する。なお、図９～図１１では、絶縁材９１および金属ベース９２を含んだ半導体装置１００が図示されているが、半導体装置１００は、絶縁材９１および金属ベース９２を含んでいなくてもよい。 Next, a method of manufacturing the semiconductor device 100 according to the first embodiment will be described with reference to FIGS. 8 to 11. Although FIGS. 9 to 11 show the semiconductor device 100 including the insulating material 91 and the metal base 92, the semiconductor device 100 does not have to include the insulating material 91 and the metal base 92.

図８に示されるように、半導体装置１００の製造方法は、収容される工程Ｓ１０１と、封止される工程Ｓ１０２と、形成される工程Ｓ１０３とを含んでいる。図９に示されるように、半導体装置１００の製造方法では、樹脂成型金型である第１金型Ｍ１および第２金型Ｍ２が用いられる。本実施の形態において、第１金型Ｍ１は、下金型として構成されている。第２金型Ｍ２は、上金型として構成されている。 As shown in FIG. 8, the manufacturing method of the semiconductor device 100 includes a step S101 to be accommodated, a step S102 to be sealed, and a step S103 to be formed. As shown in FIG. 9, in the method for manufacturing the semiconductor device 100, the first mold M1 and the second mold M2, which are resin molding dies, are used. In the present embodiment, the first mold M1 is configured as a lower mold. The second mold M2 is configured as an upper mold.

図１０に示されるように、リードフレーム２が第１金型Ｍ１に配置される。リードフレーム２の搭載部２１は、第１金型Ｍ１の第１キャビティ部Ｍ１１内に配置される。また、半導体装置１００が絶縁材９１および金属ベース９２を含んでいる場合には、リードフレーム２が第１金型Ｍ１に配置される前に、絶縁材９１および金属ベース９２が第１キャビティ部Ｍ１１内に配置される。リードフレーム２は、絶縁材９１に接するように第１キャビティ部Ｍ１１内に配置される。リードフレーム２の側面端子３（図１参照）となる部分は、搭載部２１の面内方向に沿って延在している。また、封止樹脂６は、タブレットと呼ばれる円筒形の状態で第１金型Ｍ１の供給部Ｍ１２に配置される。 As shown in FIG. 10, the lead frame 2 is arranged in the first mold M1. The mounting portion 21 of the lead frame 2 is arranged in the first cavity portion M11 of the first mold M1. When the semiconductor device 100 includes the insulating material 91 and the metal base 92, the insulating material 91 and the metal base 92 are placed in the first cavity portion M11 before the lead frame 2 is arranged in the first mold M1. Placed inside. The lead frame 2 is arranged in the first cavity portion M11 so as to be in contact with the insulating material 91. The portion of the lead frame 2 that becomes the side surface terminal 3 (see FIG. 1) extends along the in-plane direction of the mounting portion 21. Further, the sealing resin 6 is arranged in the supply unit M12 of the first mold M1 in a cylindrical state called a tablet.

また、第２領域４０２に天面端子７が接続されてから天面端子７が第２金型Ｍ２の凹部Ｍ２２に収容される。天面端子７は、基板４がリードフレーム２に対して間隔を空けて配置された状態で、凹部Ｍ２２に収容される。 Further, after the top surface terminal 7 is connected to the second region 402, the top surface terminal 7 is housed in the recess M22 of the second mold M2. The top terminal 7 is housed in the recess M22 in a state where the substrate 4 is arranged at a distance from the lead frame 2.

第２金型Ｍ２は、接触部Ｍ２１を含んでいる。接触部Ｍ２１は、基板４の第１領域４０１に接触するように構成された平面である。接触部Ｍ２１は、環状である。接触部Ｍ２１の内側に第２領域４０２が配置される。第２金型Ｍ２には、凹部Ｍ２２、第２キャビティ部Ｍ２３およびランナー部Ｍ２４が設けられている。凹部Ｍ２２および第２キャビティ部Ｍ２３は、接触部Ｍ２１から凹むように設けられている。凹部Ｍ２２は、接触部Ｍ２１に囲まれている。凹部Ｍ２２の高さ方向の寸法は、天面端子７の高さ方向の寸法よりも大きい。接触部Ｍ２１は、第２キャビティ部Ｍ２３に囲まれている。ランナー部Ｍ２４は、軟化した封止樹脂６が流通可能に構成されている。 The second mold M2 includes the contact portion M21. The contact portion M21 is a flat surface configured to come into contact with the first region 401 of the substrate 4. The contact portion M21 is annular. The second region 402 is arranged inside the contact portion M21. The second mold M2 is provided with a recess M22, a second cavity portion M23, and a runner portion M24. The recess M22 and the second cavity M23 are provided so as to be recessed from the contact portion M21. The recess M22 is surrounded by the contact portion M21. The height dimension of the recess M22 is larger than the height dimension of the top terminal 7. The contact portion M21 is surrounded by the second cavity portion M23. The runner portion M24 is configured so that the softened sealing resin 6 can be distributed.

基板４は、接続部材５の弾性力によってリードフレーム２に対して間隔を空けて配置される。すなわち、基板４は、接続部材５によって空中に保持される。例えば、接続部材５がアルミニウム（Ａｌ）製の直径３００μｍまたは４００μｍの複数の金属ワイヤである場合、接続部材５の弾性力によって基板４はリードフレーム２に対して間隔を空けて配置される。また、リードフレーム２、基板４および接続部材５が搬送される際に振動が加わった場合でも、基板４がリードフレーム２に対して大きく移動することが抑制される。 The substrate 4 is arranged at intervals with respect to the lead frame 2 due to the elastic force of the connecting member 5. That is, the substrate 4 is held in the air by the connecting member 5. For example, when the connecting member 5 is made of a plurality of metal wires having a diameter of 300 μm or 400 μm made of aluminum (Al), the substrate 4 is arranged at intervals with respect to the lead frame 2 due to the elastic force of the connecting member 5. Further, even when vibration is applied when the lead frame 2, the substrate 4, and the connecting member 5 are conveyed, the substrate 4 is prevented from moving significantly with respect to the lead frame 2.

第１金型Ｍ１上に第２金型Ｍ２が配置される（金型が閉じられる）際には、基板４の第１領域４０１が接触部Ｍ２１に接触した状態で第１金型Ｍ１上に第２金型Ｍ２が配置される。 When the second mold M2 is arranged on the first mold M1 (the mold is closed), the first region 401 of the substrate 4 is in contact with the contact portion M21 and is placed on the first mold M1. The second mold M2 is arranged.

続いて、図１１に示されるように、第２金型Ｍ２の接触部Ｍ２１が第１領域４０１の全周にわたって接触した状態で、半導体素子１、リードフレーム２および基板４の一部が封止樹脂６に封止される。 Subsequently, as shown in FIG. 11, the semiconductor element 1, the lead frame 2, and a part of the substrate 4 are sealed in a state where the contact portion M21 of the second mold M2 is in contact with the entire circumference of the first region 401. It is sealed in resin 6.

具体的には、密閉された状態の第１金型Ｍ１および第２金型Ｍ２がヒーターによって封止樹脂６の成形温度に加熱される。供給部Ｍ１２に配置された封止樹脂６が加熱によって軟化する。軟化した封止樹脂６は、プランジャ部Ｍ１３が押し上げられることで、ランナー部Ｍ２４を通って、第１キャビティ部Ｍ１１内および第２キャビティ部２３内に移動する。 Specifically, the sealed first mold M1 and the second mold M2 are heated to the molding temperature of the sealing resin 6 by a heater. The sealing resin 6 arranged in the supply unit M12 is softened by heating. When the plunger portion M13 is pushed up, the softened sealing resin 6 moves into the first cavity portion M11 and the second cavity portion 23 through the runner portion M24.

封止樹脂６の熱硬化が進むにつれて、封止樹脂６の粘度が増大し、封止樹脂６が硬化する。封止樹脂６が軟化している状態においてさらにプランジャ部Ｍ１３が押し込まれることで、封止樹脂６に成型圧力が加えられる。これにより、封止樹脂６および絶縁材９１に圧力が静水圧的に加えられるため、封止樹脂６とリードフレーム２との密着性および絶縁材９１とリードフレーム２との密着性が向上する。プランジャ部Ｍ１３によって加えられる圧力は、半導体装置１００がＩＣ（Integrated Circuit）パッケージである場合には、例えば、１０ＭＰａである。 As the heat curing of the sealing resin 6 progresses, the viscosity of the sealing resin 6 increases, and the sealing resin 6 is cured. When the plunger portion M13 is further pushed in while the sealing resin 6 is softened, molding pressure is applied to the sealing resin 6. As a result, pressure is applied to the sealing resin 6 and the insulating material 91 in a hydrostatic pressure, so that the adhesion between the sealing resin 6 and the lead frame 2 and the adhesion between the insulating material 91 and the lead frame 2 are improved. The pressure applied by the plunger unit M13 is, for example, 10 MPa when the semiconductor device 100 is an IC (Integrated Circuit) package.

続いて、図１および図１１に示されるように、リードフレーム２、半導体素子１、基板４、天面端子７および封止樹脂６が第１金型Ｍ１および第２金型Ｍ２から取り外されてから、搭載部２１の面内方向の端部２Ｅにおいてリードフレーム２が屈曲されることで少なくとも１つの側面端子３が形成される。 Subsequently, as shown in FIGS. 1 and 11, the lead frame 2, the semiconductor element 1, the substrate 4, the top terminal 7 and the sealing resin 6 are removed from the first mold M1 and the second mold M2. Therefore, at least one side surface terminal 3 is formed by bending the lead frame 2 at the end portion 2E in the in-plane direction of the mounting portion 21.

なお、図６に示されるように半導体装置１００がコーティング樹脂６０を含んでいる場合には、コーティング樹脂６０は、常温もしくは、熱硬化しない程度の高温の状態で表面４１上に流し込まれる。表面４１上のコーティング樹脂６０は、高温の硬化炉に入れられることで熱硬化する。 As shown in FIG. 6, when the semiconductor device 100 contains the coating resin 60, the coating resin 60 is poured onto the surface 41 at room temperature or at a high temperature such that it does not heat cure. The coating resin 60 on the surface 41 is thermoset by being placed in a high-temperature curing furnace.

続いて、本実施の形態の作用効果を説明する。 Subsequently, the action and effect of the present embodiment will be described.

実施の形態１に係る半導体装置１００によれば、図１に示されるように、天面端子７は、基板４の第２領域４０２に接続されている。少なくとも１つの側面端子３および天面端子７の各々は、図示されない外部機器に接続される。このため、半導体装置１００が複数の側面端子３のみによって図示されない外部機器に接続される場合よりも、外部機器に接続される複数の側面端子３の数を減らすことができる。すなわち、半導体装置１００が天面端子７を含まない場合よりも複数の側面端子３の数を減らすことができる。複数の側面端子３は、搭載部２１の面内方向の封止樹脂６から露出した複数の端部２Ｅにそれぞれ接続されている。よって、複数の側面端子３の数が減ることで、搭載部２１の面内方向の封止樹脂６から露出した複数の端部２Ｅの数も減る。これにより、搭載部２１の面内方向に沿った寸法を小さくすることができる。したがって、搭載部２１の面内方向に沿った半導体装置１００の寸法を小さくすることができる。 According to the semiconductor device 100 according to the first embodiment, as shown in FIG. 1, the top surface terminal 7 is connected to the second region 402 of the substrate 4. Each of the at least one side terminal 3 and the top terminal 7 is connected to an external device (not shown). Therefore, the number of the plurality of side terminals 3 connected to the external device can be reduced as compared with the case where the semiconductor device 100 is connected to the external device (not shown) only by the plurality of side terminals 3. That is, the number of the plurality of side terminals 3 can be reduced as compared with the case where the semiconductor device 100 does not include the top terminal 7. The plurality of side surface terminals 3 are connected to a plurality of end portions 2E exposed from the sealing resin 6 in the in-plane direction of the mounting portion 21, respectively. Therefore, by reducing the number of the plurality of side surface terminals 3, the number of the plurality of end portions 2E exposed from the sealing resin 6 in the in-plane direction of the mounting portion 21 is also reduced. As a result, the dimensions of the mounting portion 21 along the in-plane direction can be reduced. Therefore, the dimensions of the semiconductor device 100 along the in-plane direction of the mounting portion 21 can be reduced.

図１２および図１３を用いて、半導体装置１００の寸法が小さくなることをより詳細に説明する。図１２および図１３は、枠部２９の内部に接続された複数のリードフレーム２を示す斜視図である。封止樹脂６（図１参照）に封止される前の複数のリードフレーム２は、枠部２９の内部に接続部２８によって接続されている。なお、接続部２８および枠部２９は、封止樹脂６が成型されてから、プレス機等によって切り落とされる。図１２に示されるように、比較例では、側面端子３となる部分は、第１方向ＤＲ１（短手方向）および第１方向ＤＲ１に交差する第２方向ＤＲ２（長手方向）の各々に沿って延びている。図１３に示されるように、本実施の形態では、側面端子３となる部分は、第１方向ＤＲ１にのみ沿って延びている。このため、リードフレーム２の第２方向ＤＲ２の寸法を小さくすることができる。よって、半導体装置１００の第２方向ＤＲ２の寸法を小さくすることができる。また、枠部２９の内部に第２方向ＤＲ２に沿って多くのリードフレーム２を配置することができる。これにより、１つの枠部２９内に多くのリードフレーム２を配置することができるため、取り数を大きくすることができる。また、リードフレーム２が配置される第１金型Ｍ１の寸法を小さくすることができる。以上より、天面端子７によって半導体装置１００の生産の効率を向上させることができる。 It will be described in more detail with reference to FIGS. 12 and 13 that the dimensions of the semiconductor device 100 become smaller. 12 and 13 are perspective views showing a plurality of lead frames 2 connected to the inside of the frame portion 29. The plurality of lead frames 2 before being sealed in the sealing resin 6 (see FIG. 1) are connected to the inside of the frame portion 29 by the connecting portion 28. The connecting portion 28 and the frame portion 29 are cut off by a press machine or the like after the sealing resin 6 is molded. As shown in FIG. 12, in the comparative example, the portion serving as the side terminal 3 is along each of the first direction DR1 (short direction) and the second direction DR2 (longitudinal direction) intersecting the first direction DR1. It is extending. As shown in FIG. 13, in the present embodiment, the portion serving as the side surface terminal 3 extends only along the first direction DR1. Therefore, the dimension of the second direction DR2 of the lead frame 2 can be reduced. Therefore, the dimension of the second direction DR2 of the semiconductor device 100 can be reduced. Further, many lead frames 2 can be arranged inside the frame portion 29 along the second direction DR2. As a result, many lead frames 2 can be arranged in one frame portion 29, so that the number of leads can be increased. Further, the size of the first mold M1 in which the lead frame 2 is arranged can be reduced. From the above, the top surface terminal 7 can improve the production efficiency of the semiconductor device 100.

図２に示されるように、基板４の第２領域４０２は、第１領域４０１に囲まれている。このため、図１１に示されるように、第２領域４０２を取り囲む部分（接触部Ｍ２１）を有する金型（第２金型Ｍ２）が第１領域４０１の全周にわたって接触した状態で、封止樹脂６による封止を行うことができる。よって、封止樹脂６が漏れることを抑制することができる。具体的には、封止樹脂６が基板４の第１領域４０１および第２領域４０２の外側から第２領域４０２内に漏れることを抑制することができる。 As shown in FIG. 2, the second region 402 of the substrate 4 is surrounded by the first region 401. Therefore, as shown in FIG. 11, the mold (second mold M2) having a portion (contact portion M21) surrounding the second region 402 is in contact with the entire circumference of the first region 401, and is sealed. It can be sealed with the resin 6. Therefore, it is possible to prevent the sealing resin 6 from leaking. Specifically, it is possible to prevent the sealing resin 6 from leaking from the outside of the first region 401 and the second region 402 of the substrate 4 into the second region 402.

図１に示されるように、基板４の第２領域４０２は、封止樹脂６から露出している。このため、半導体素子１および回路等で生じた熱は、第２領域４０２から放熱される。すなわち、第２領域４０２を放熱面として用いることができる。 As shown in FIG. 1, the second region 402 of the substrate 4 is exposed from the sealing resin 6. Therefore, the heat generated in the semiconductor element 1 and the circuit or the like is dissipated from the second region 402. That is, the second region 402 can be used as a heat dissipation surface.

図１に示されるように、基板４は、囲繞部６２に覆われている。このため、基板４は、本体部６１および囲繞部６２に挟み込まれている。よって、基板４が封止樹脂６から剥離することを抑制することができる。 As shown in FIG. 1, the substrate 4 is covered with a surrounding portion 62. Therefore, the substrate 4 is sandwiched between the main body portion 61 and the surrounding portion 62. Therefore, it is possible to prevent the substrate 4 from peeling from the sealing resin 6.

図１に示されるように、囲繞部６２の高さ方向の寸法は、一定である。このため、囲繞部６２上に本実施の形態の半導体装置１００の図示されない接続先の外部機器を配置することで、外部機器の高さ位置を一定にすることができる。また、囲繞部６２の高さ方向および幅方向の寸法を適宜に設定することによって、基板４を含む半導体装置１００の反りを抑制することができる。 As shown in FIG. 1, the height dimension of the surrounding portion 62 is constant. Therefore, by arranging an external device to which the semiconductor device 100 of the present embodiment is connected (not shown) on the surrounding portion 62, the height position of the external device can be made constant. Further, by appropriately setting the dimensions in the height direction and the width direction of the surrounding portion 62, it is possible to suppress the warp of the semiconductor device 100 including the substrate 4.

図１に示されるように、接続部材５は、封止樹脂６に覆われている。このため、接続部材５を保護することができる。また、接続部材５と封止樹脂６の外部との絶縁性を保つことができる。 As shown in FIG. 1, the connecting member 5 is covered with the sealing resin 6. Therefore, the connecting member 5 can be protected. Further, the insulating property between the connecting member 5 and the outside of the sealing resin 6 can be maintained.

実施の形態１の第１の変形例に係る半導体装置１００によれば、図４に示されるように、発熱部品ＨＰは、基板４に搭載されている。このため、発熱部品ＨＰから生じた熱を基板４から放熱することができる。 According to the semiconductor device 100 according to the first modification of the first embodiment, as shown in FIG. 4, the heat generating component HP is mounted on the substrate 4. Therefore, the heat generated from the heat generating component HP can be dissipated from the substrate 4.

実施の形態１の第２の変形例に係る半導体装置１００によれば、図５に示されるように、金属ベース９２は、封止樹脂６から露出した状態で、絶縁材９１を介してリードフレーム２に接続されている。このため、半導体素子１等から生じた熱は、金属ベース９２によって封止樹脂６の外に放熱される。このため、半導体装置１００の放熱性を向上させることができる。また、リードフレーム２の絶縁性を向上させることができる。 According to the semiconductor device 100 according to the second modification of the first embodiment, as shown in FIG. 5, the metal base 92 is exposed from the sealing resin 6 and is exposed to the lead frame via the insulating material 91. It is connected to 2. Therefore, the heat generated from the semiconductor element 1 and the like is dissipated to the outside of the sealing resin 6 by the metal base 92. Therefore, the heat dissipation of the semiconductor device 100 can be improved. In addition, the insulation of the lead frame 2 can be improved.

実施の形態１の第３の変形例に係る半導体装置１００によれば、図６に示されるように、コーティング樹脂６０は、表面４１の第１領域４０１および第２領域４０２を覆っている。このため、表面４１に異物が付着することを抑制することができる。また、表面４１に異物が接触することで表面４１が損傷することを抑制することができる。また、表面４１の絶縁性を向上させることができる。 According to the semiconductor device 100 according to the third modification of the first embodiment, as shown in FIG. 6, the coating resin 60 covers the first region 401 and the second region 402 of the surface 41. Therefore, it is possible to prevent foreign matter from adhering to the surface 41. Further, it is possible to prevent the surface 41 from being damaged due to the contact of foreign matter with the surface 41. In addition, the insulating property of the surface 41 can be improved.

図６に示されるように、コーティング樹脂６０は、囲繞部６２に囲まれている。このため、コーティング樹脂６０が表面４１上に流し込まれる際に、コーティング樹脂６０が囲繞部６２の内部から外部に流れ出すことを抑制することができる。 As shown in FIG. 6, the coating resin 60 is surrounded by the surrounding portion 62. Therefore, when the coating resin 60 is poured onto the surface 41, it is possible to prevent the coating resin 60 from flowing out from the inside of the surrounding portion 62 to the outside.

実施の形態１の半導体装置１００の製造方法によれば、図１１に示されるように、第２金型Ｍ２の接触部Ｍ２１が第１領域４０１の全周にわたって接触した状態で、半導体素子１、リードフレーム２および基板４の一部が封止樹脂６に封止される。このため、封止樹脂６が基板４の第１領域４０１および第２領域４０２の外側から第２領域４０２内に漏れることを抑制することができる。すなわち、封止樹脂６が漏れることを抑制することができる。また、第１キャビティ部Ｍ１１および第２キャビティ部Ｍ２３の外に伸びるリードフレーム２の部分が第１金型Ｍ１および第２金型Ｍ２によって直接挟み込まれているため、例えば、１０ＭＰａ程度の圧力では、封止樹脂６は当該部分から漏れることが抑制されている。 According to the manufacturing method of the semiconductor device 100 of the first embodiment, as shown in FIG. 11, the semiconductor element 1 is in a state where the contact portion M21 of the second mold M2 is in contact with the entire circumference of the first region 401. A part of the lead frame 2 and the substrate 4 is sealed with the sealing resin 6. Therefore, it is possible to prevent the sealing resin 6 from leaking from the outside of the first region 401 and the second region 402 of the substrate 4 into the second region 402. That is, it is possible to prevent the sealing resin 6 from leaking. Further, since the portion of the lead frame 2 extending outside the first cavity portion M11 and the second cavity portion M23 is directly sandwiched by the first mold M1 and the second mold M2, for example, at a pressure of about 10 MPa, the pressure is about 10 MPa. The sealing resin 6 is prevented from leaking from the portion.

実施の形態２．
次に、図１４～図１６を用いて、実施の形態２に係る半導体装置１００の構成を説明する。実施の形態２は、特に説明しない限り、上記の実施の形態１と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。 Embodiment 2.
Next, the configuration of the semiconductor device 100 according to the second embodiment will be described with reference to FIGS. 14 to 16. Unless otherwise specified, the second embodiment has the same configuration, manufacturing method, and action and effect as those of the first embodiment. Therefore, the same components as those in the first embodiment are designated by the same reference numerals, and the description thereof will not be repeated.

図１４に示されるように、本実施の形態に係る半導体装置１００では、基板４は、少なくとも１つの基板延長部４８を含んでいる。少なくとも１つの基板延長部４８は、搭載部２１（図１参照）の面内方向に沿って封止樹脂６から突出している。少なくとも１つの基板延長部４８は、封止樹脂６から露出している。本実施の形態において、基板４は、複数の基板延長部４８を含んでいる。図１５は、基板延長部４８を通る断面の断面図である。図１５では、説明の便宜上、接続部材５が図示されているが、接続部材５は、断面線よりも紙面の手前側または奥側に配置されている。基板延長部４８とリードフレーム２の側面端子３（図１参照）となる部分との干渉の抑制のため、基板延長部４８を通る断面ではリードフレームがパッケージ（封止樹脂６）内に配置されている。 As shown in FIG. 14, in the semiconductor device 100 according to the present embodiment, the substrate 4 includes at least one substrate extension portion 48. At least one substrate extension portion 48 projects from the sealing resin 6 along the in-plane direction of the mounting portion 21 (see FIG. 1). At least one substrate extension 48 is exposed from the sealing resin 6. In the present embodiment, the substrate 4 includes a plurality of substrate extension portions 48. FIG. 15 is a cross-sectional view of a cross section passing through the substrate extension portion 48. In FIG. 15, for convenience of explanation, the connecting member 5 is shown, but the connecting member 5 is arranged on the front side or the back side of the paper surface with respect to the cross-sectional line. In order to suppress interference between the substrate extension portion 48 and the portion of the lead frame 2 that becomes the side terminal 3 (see FIG. 1), the lead frame is arranged in the package (sealing resin 6) in the cross section passing through the substrate extension portion 48. ing.

次に、図１５を用いて、実施の形態２に係る半導体装置１００の製造に用いられる第１金型Ｍ１および第２金型Ｍ２の構成を説明する。 Next, the configurations of the first mold M1 and the second mold M2 used for manufacturing the semiconductor device 100 according to the second embodiment will be described with reference to FIG.

図１５に示されるように、第１金型Ｍ１は、突起部Ｍ１４を含んでいる。突起部Ｍ１４は、基板４の裏面４２を支持可能である。突起部Ｍ１４は、少なくとも１つの基板延長部４８を支持可能である。少なくとも１つの基板延長部４８は、第１金型Ｍ１の突起部Ｍ１４と第２金型Ｍ２とによって直接挟み込まれている。基板４は、突起部Ｍ１４によって支持されている。突起部Ｍ１４は、第１金型Ｍ１と第２金型Ｍ２とが密封された状態において基板４の裏面４２を支持することで、基板４の第１領域４０１を第２金型Ｍ２の接触部Ｍ２１に押し当てるように構成されている。 As shown in FIG. 15, the first mold M1 includes the protrusion M14. The protrusion M14 can support the back surface 42 of the substrate 4. The protrusion M14 can support at least one substrate extension 48. At least one substrate extension portion 48 is directly sandwiched between the protrusion M14 of the first mold M1 and the second mold M2. The substrate 4 is supported by the protrusion M14. The protrusion M14 supports the back surface 42 of the substrate 4 in a state where the first mold M1 and the second mold M2 are sealed, so that the first region 401 of the substrate 4 becomes a contact portion of the second mold M2. It is configured to be pressed against M21.

第２金型Ｍ２の接触部Ｍ２１は、根元部Ｍ２５１および凸部Ｍ２５２を含んでいる。根元部Ｍ２５１は、平坦である。凸部Ｍ２５２は、根元部Ｍ２５１から基板４に向かって突出している。凸部Ｍ２５２は、基板４の第１領域４０１に食い込んでいる。図１５では、基板４に食い込んだ状態の凸部Ｍ２５２の外形は、破線によって示されている。凸部Ｍ２５２は、根元部Ｍ２５１から例えば、１ｍｍ突出している。なお、図１５では、ランナー部Ｍ２４は、断面線よりも紙面の手前または奥側に設けられている。また、ランナー部Ｍ２４の外形は、破線によって示されている。 The contact portion M21 of the second mold M2 includes a root portion M251 and a convex portion M252. The root portion M251 is flat. The convex portion M252 projects from the root portion M251 toward the substrate 4. The convex portion M252 bites into the first region 401 of the substrate 4. In FIG. 15, the outer shape of the convex portion M252 in a state of being bitten into the substrate 4 is shown by a broken line. The convex portion M252 projects, for example, 1 mm from the root portion M251. In FIG. 15, the runner portion M24 is provided on the front side or the back side of the paper surface with respect to the cross-sectional line. The outer shape of the runner portion M24 is shown by a broken line.

次に、図１５および図１６を用いて、実施の形態２に係る半導体装置１００の製造方法を説明する。 Next, a method of manufacturing the semiconductor device 100 according to the second embodiment will be described with reference to FIGS. 15 and 16.

図１５および図１６に示されるように、第１金型Ｍ１の突起部Ｍ１４によって第１領域４０１が接触部Ｍ２１に押し付けられた状態で、半導体素子１、リードフレーム２および基板４の一部が封止樹脂６によって封止される。また、接触部Ｍ２１の根元部Ｍ２５１が第１領域４０１に押し付けられかつ接触部Ｍ２１の凸部Ｍ２５２が第１領域４０１に食い込んだ状態で、半導体素子１、リードフレーム２および基板４の一部が封止樹脂６によって封止される。少なくとも１つの基板延長部４８が第１金型Ｍ１の突起部Ｍ１４と第２金型Ｍ２とによって直接挟み込まれた状態で、半導体素子１、リードフレーム２および基板４の一部が封止樹脂６によって封止される。 As shown in FIGS. 15 and 16, in a state where the first region 401 is pressed against the contact portion M21 by the protrusion M14 of the first mold M1, a part of the semiconductor element 1, the lead frame 2 and the substrate 4 is formed. It is sealed by the sealing resin 6. Further, in a state where the root portion M251 of the contact portion M21 is pressed against the first region 401 and the convex portion M252 of the contact portion M21 bites into the first region 401, the semiconductor element 1, the lead frame 2 and a part of the substrate 4 are partially formed. It is sealed with the sealing resin 6. In a state where at least one substrate extension portion 48 is directly sandwiched between the protrusion M14 of the first mold M1 and the second mold M2, a part of the semiconductor element 1, the lead frame 2 and the substrate 4 is a sealing resin 6. Sealed by.

続いて、本実施の形態の作用効果を説明する。 Subsequently, the action and effect of the present embodiment will be described.

実施の形態２に係る半導体装置１００の製造方法によれば、図１６に示されるように、第１金型Ｍ１の突起部Ｍ１４によって第１領域４０１が接触部Ｍ２１に押し付けられた状態で、半導体素子１、リードフレーム２および基板４の一部が封止樹脂６によって封止される。このため、第１領域４０１が接触部Ｍ２１に押し付けられていない状態で半導体素子１等が封止される場合よりも、封止樹脂６が第１領域４０１および第２領域４０２に漏れることを抑制することができる。また、接続部材５の弾性力のみによって第１領域４０１が接触部Ｍ２１に押し付けられる場合よりも、封止樹脂６が第１領域４０１および第２領域４０２に漏れることを抑制することができる。 According to the method for manufacturing the semiconductor device 100 according to the second embodiment, as shown in FIG. 16, the semiconductor is in a state where the first region 401 is pressed against the contact portion M21 by the protrusion M14 of the first mold M1. A part of the element 1, the lead frame 2 and the substrate 4 is sealed by the sealing resin 6. Therefore, it is possible to prevent the sealing resin 6 from leaking to the first region 401 and the second region 402 as compared with the case where the semiconductor element 1 or the like is sealed when the first region 401 is not pressed against the contact portion M21. can do. Further, it is possible to prevent the sealing resin 6 from leaking to the first region 401 and the second region 402 as compared with the case where the first region 401 is pressed against the contact portion M21 only by the elastic force of the connecting member 5.

実施の形態３．
次に、図１７および図１８を用いて、実施の形態３に係る半導体装置１００の製造方法を説明する。実施の形態３は、特に説明しない限り、上記の実施の形態１と同一製造方法および作用効果を有している。したがって、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。 Embodiment 3.
Next, a method of manufacturing the semiconductor device 100 according to the third embodiment will be described with reference to FIGS. 17 and 18. Unless otherwise specified, the third embodiment has the same manufacturing method and operation and effect as those of the first embodiment. Therefore, the same components as those in the first embodiment are designated by the same reference numerals, and the description thereof will not be repeated.

図１７に示されるように、本実施の形態に係る半導体装置１００の製造方法では、第１金型Ｍ１は、可動ピンＭ１５およびプレート部Ｍ１６を含んでいる。可動ピンＭ１５は、基板４の裏面４２を支持可能である。可動ピンＭ１５は、プレート部Ｍ１６に接続されている。可動ピンＭ１５は、リードフレーム２に設けられた挿入口ＩＮＳを貫通可能である。挿入口ＩＮＳは、例えば、貫通穴または切り欠き等である。可動ピンＭ１５が挿入口ＩＮＳに挿入された状態で絶縁材９１および金属ベース９２がリードフレーム２に配置されることで、絶縁材９１および金属ベース９２とリードフレーム２との接触によるリードフレーム２の移動が抑制される。すなわち、可動ピンＭ１５が位置決めピンとして用いられる。 As shown in FIG. 17, in the manufacturing method of the semiconductor device 100 according to the present embodiment, the first mold M1 includes a movable pin M15 and a plate portion M16. The movable pin M15 can support the back surface 42 of the substrate 4. The movable pin M15 is connected to the plate portion M16. The movable pin M15 can penetrate the insertion port INS provided in the lead frame 2. The insertion slot INS is, for example, a through hole or a notch. By arranging the insulating material 91 and the metal base 92 on the lead frame 2 with the movable pin M15 inserted into the insertion port INS, the lead frame 2 is brought into contact with the insulating material 91 and the metal base 92 and the lead frame 2. Movement is suppressed. That is, the movable pin M15 is used as a positioning pin.

可動ピンＭ１５は、第２金型Ｍ２に向かって移動可能である。可動ピンＭ１５は、第１金型Ｍ１と第２金型Ｍ２とが重ねられた方向に沿って移動可能である。可動ピンＭ１５は、第１金型Ｍ１と第２金型Ｍ２とが重ねられた方向に沿ってプレート部Ｍ１６が移動することによって、移動する。 The movable pin M15 is movable toward the second mold M2. The movable pin M15 is movable along the direction in which the first mold M1 and the second mold M2 are overlapped with each other. The movable pin M15 moves by moving the plate portion M16 along the direction in which the first mold M1 and the second mold M2 are overlapped.

本実施の形態において、第１金型Ｍ１は、複数の可動ピンＭ１５を含んでいる。複数の可動ピンＭ１５は、例えば、基板４の四隅またはその間に接触するように配置される。 In the present embodiment, the first mold M1 includes a plurality of movable pins M15. The plurality of movable pins M15 are arranged so as to be in contact with each other at or between the four corners of the substrate 4, for example.

図１７に示されるように、第１金型Ｍ１の可動ピンＭ１５によって第１領域４０１が接触部Ｍ２１に押し付けられた状態で、半導体素子１、リードフレーム２および基板４の一部が封止樹脂６によって封止される。 As shown in FIG. 17, in a state where the first region 401 is pressed against the contact portion M21 by the movable pin M15 of the first mold M1, a part of the semiconductor element 1, the lead frame 2 and the substrate 4 is a sealing resin. Sealed by 6.

具体的には、まず、図１８に示されるように、可動ピンＭ１５が部材に干渉しないように降下する。また、図１７および図１８に示されるように、絶縁材９１、金属ベース９２、基板４が接続されたリードフレーム２、タブレットの状態の封止樹脂６が配置される。続いて、プレート部Ｍ１６が上昇することで、可動ピンＭ１５と基板４とが接触する高さ位置まで可動ピンＭ１５が移動する。第１金型Ｍ１と第２金型Ｍ２とが密閉される。続いて、封止樹脂６が注入される。封止樹脂６の注入の後かつプランジャ部Ｍ１３によって封止樹脂６が加圧される前に、可動ピンＭ１５が第１キャビティ部Ｍ１１の底部まで降下する。これにより、可動ピンＭ１５が位置していた場所の封止樹脂６の空洞は、成型圧力によって軟化した封止樹脂６で塞がれる。これにより、封止樹脂６の内部に空洞が設けられていない半導体装置１００が提供される。 Specifically, first, as shown in FIG. 18, the movable pin M15 descends so as not to interfere with the member. Further, as shown in FIGS. 17 and 18, the insulating material 91, the metal base 92, the lead frame 2 to which the substrate 4 is connected, and the sealing resin 6 in the state of a tablet are arranged. Subsequently, as the plate portion M16 rises, the movable pin M15 moves to a height position where the movable pin M15 and the substrate 4 come into contact with each other. The first mold M1 and the second mold M2 are sealed. Subsequently, the sealing resin 6 is injected. The movable pin M15 descends to the bottom of the first cavity portion M11 after the injection of the sealing resin 6 and before the sealing resin 6 is pressed by the plunger portion M13. As a result, the cavity of the sealing resin 6 at the place where the movable pin M15 was located is closed with the sealing resin 6 softened by the molding pressure. This provides a semiconductor device 100 in which the sealing resin 6 is not provided with a cavity inside.

続いて、本実施の形態の作用効果を説明する。 Subsequently, the action and effect of the present embodiment will be described.

実施の形態３に係る半導体装置１００の製造方法によれば、図１７に示されるように、第１金型Ｍ１の可動ピンＭ１５によって第１領域４０１が接触部Ｍ２１に押し付けられた状態で、半導体素子１、リードフレーム２および基板４の一部が封止樹脂６によって封止される。このため、第１領域４０１が接触部Ｍ２１に押し付けられていない状態で半導体素子１等が封止される場合よりも、封止樹脂６が第１領域４０１および第２領域４０２に漏れることを抑制することができる。また、接続部材５の弾性力のみによって第１領域４０１が接触部Ｍ２１に押し付けられる場合よりも、封止樹脂６が第１領域４０１および第２領域４０２に漏れることを抑制することができる。 According to the method for manufacturing the semiconductor device 100 according to the third embodiment, as shown in FIG. 17, the semiconductor is in a state where the first region 401 is pressed against the contact portion M21 by the movable pin M15 of the first mold M1. A part of the element 1, the lead frame 2 and the substrate 4 is sealed by the sealing resin 6. Therefore, it is possible to prevent the sealing resin 6 from leaking to the first region 401 and the second region 402 as compared with the case where the semiconductor element 1 or the like is sealed when the first region 401 is not pressed against the contact portion M21. can do. Further, it is possible to prevent the sealing resin 6 from leaking to the first region 401 and the second region 402 as compared with the case where the first region 401 is pressed against the contact portion M21 only by the elastic force of the connecting member 5.

実施の形態４．
次に、図１９～図２１を用いて、実施の形態４に係る半導体装置１００の構成を説明する。実施の形態４は、特に説明しない限り、上記の実施の形態３と同一の構成、製造方法および作用効果を有している。したがって、上記の実施の形態３と同一の構成には同一の符号を付し、説明を繰り返さない。 Embodiment 4.
Next, the configuration of the semiconductor device 100 according to the fourth embodiment will be described with reference to FIGS. 19 to 21. Unless otherwise specified, the fourth embodiment has the same configuration, manufacturing method, and action and effect as those of the third embodiment. Therefore, the same components as those in the third embodiment are designated by the same reference numerals, and the description thereof will not be repeated.

図１９に示されるように、本実施の形態に係る半導体装置１００では、第２領域４０２は、複数の第２部分４０２Ａを含んでいる。複数の第２部分４０２Ａの各々は、第１領域４０１にそれぞれ囲まれている。図１９および図２０に示されるように、第２部分４０２Ａは、搭載部２１の面内方向に沿って間隔を空けて配置されている。 As shown in FIG. 19, in the semiconductor device 100 according to the present embodiment, the second region 402 includes a plurality of second portions 402A. Each of the plurality of second portions 402A is surrounded by the first region 401, respectively. As shown in FIGS. 19 and 20, the second portion 402A is spaced apart along the in-plane direction of the mounting portion 21.

図２０に示されるように、封止樹脂６は、本体部６１と、囲繞部６２と、リブ部６３とを含んでいる。リブ部６３は、隣り合う複数の第２部分４０２Ａ同士の間において基板４上に配置されている。本体部６１は、囲繞部６２によってリブ部６３と接続されている。本体部６１は、基板４に対してリブ部６３とは反対側に配置されている。封止樹脂６の本体部６１およびリブ部６３は、基板４を挟み込んでいる。本体部６１およびリブ部６３は、基板４に直接接触している。 As shown in FIG. 20, the sealing resin 6 includes a main body portion 61, a surrounding portion 62, and a rib portion 63. The rib portion 63 is arranged on the substrate 4 between a plurality of adjacent second portions 402A. The main body portion 61 is connected to the rib portion 63 by a surrounding portion 62. The main body portion 61 is arranged on the side opposite to the rib portion 63 with respect to the substrate 4. The main body portion 61 and the rib portion 63 of the sealing resin 6 sandwich the substrate 4. The main body portion 61 and the rib portion 63 are in direct contact with the substrate 4.

図２１ではリブ部６３が直線状に設けられているが、リブ部６３は格子状に設けられていてもよい。また、封止樹脂６は、複数のリブ部６３を含んでいてもよい。 In FIG. 21, the rib portion 63 is provided in a straight line, but the rib portion 63 may be provided in a grid pattern. Further, the sealing resin 6 may include a plurality of rib portions 63.

次に、図２２を用いて、実施の形態４に係る半導体装置１００の製造方法を説明する。 Next, a method of manufacturing the semiconductor device 100 according to the fourth embodiment will be described with reference to FIG. 22.

図２２に示されるように、本実施の形態に係る第２金型Ｍ２は、支持部Ｍ２７を含んでいる。支持部Ｍ２７は、凹部Ｍ２２の底部から基板４に向かって突出している。支持部Ｍ２７は、平坦部Ｍ２８を含んでいる。支持部Ｍ２７には、平坦部Ｍ２８から基板４とは反対方向に向かって凹んだ流路Ｍ２９が設けられている。 As shown in FIG. 22, the second mold M2 according to the present embodiment includes the support portion M27. The support portion M27 projects from the bottom of the recess M22 toward the substrate 4. The support portion M27 includes a flat portion M28. The support portion M27 is provided with a flow path M29 recessed from the flat portion M28 in the direction opposite to the substrate 4.

支持部Ｍ２７が第２領域４０２に接触した状態で、半導体素子１、リードフレーム２および基板４の一部が封止樹脂６によって封止される。また、半導体素子１、リードフレーム２および基板４の一部が封止樹脂６によって封止される際に、流路Ｍ２９に封止樹脂６が流れ込むことで、基板４上に封止樹脂６のリブ部６３が形成され、かつ封止樹脂６の本体部６１が形成される。基板４は、本体部６１とリブ部６３とによって挟み込まれる。本体部６１およびリブ部６３は、基板４に直接接触する。 A part of the semiconductor element 1, the lead frame 2, and the substrate 4 is sealed by the sealing resin 6 in a state where the support portion M27 is in contact with the second region 402. Further, when the semiconductor element 1, the lead frame 2, and a part of the substrate 4 are partially sealed by the sealing resin 6, the sealing resin 6 flows into the flow path M29, so that the sealing resin 6 is placed on the substrate 4. The rib portion 63 is formed, and the main body portion 61 of the sealing resin 6 is formed. The substrate 4 is sandwiched between the main body portion 61 and the rib portion 63. The main body portion 61 and the rib portion 63 come into direct contact with the substrate 4.

続いて、本実施の形態の作用効果を説明する。 Subsequently, the action and effect of the present embodiment will be described.

本実施の形態に係る半導体装置１００によれば、図２０に示されるように、封止樹脂６の本体部６１およびリブ部６３は、基板４を挟み込んでいる。よって、基板４と封止樹脂６との密着性を向上させることができる。また、リブ部６３が格子状に設けられている場合および封止樹脂６が複数のリブ部６３を含んでいる場合には、基板４と封止樹脂６との密着性は、さらに向上する。 According to the semiconductor device 100 according to the present embodiment, as shown in FIG. 20, the main body portion 61 and the rib portion 63 of the sealing resin 6 sandwich the substrate 4. Therefore, the adhesion between the substrate 4 and the sealing resin 6 can be improved. Further, when the rib portions 63 are provided in a grid pattern or when the sealing resin 6 includes a plurality of rib portions 63, the adhesion between the substrate 4 and the sealing resin 6 is further improved.

本実施の形態に係る半導体装置１００の製造方法によれば、図２２に示されるように、支持部Ｍ２７が第２領域４０２に接触した状態で、半導体素子１、リードフレーム２および基板４の一部が封止樹脂６によって封止される。このため、基板４が凹部Ｍ２２の底面側に変形することを抑制することができる。より詳細には、支持部Ｍ２７が設けられておらずかつ基板４の面内方向の寸法が大きい場合には、樹脂成型の際の封止樹脂６の成型圧力によって、基板４が凹部Ｍ２２の底面側に変形する可能性がある。また、基板４がセラミック基板である場合には、変形によって基板４が割れる可能性がある。本実施の形態では、基板４が支持部Ｍ２７に支持されることで基板４の底面側への変形が抑制されるため、基板４の割れを抑制することができる。 According to the manufacturing method of the semiconductor device 100 according to the present embodiment, as shown in FIG. 22, one of the semiconductor element 1, the lead frame 2, and the substrate 4 in a state where the support portion M27 is in contact with the second region 402. The portion is sealed with the sealing resin 6. Therefore, it is possible to prevent the substrate 4 from being deformed to the bottom surface side of the recess M22. More specifically, when the support portion M27 is not provided and the in-plane dimension of the substrate 4 is large, the substrate 4 is formed on the bottom surface of the recess M22 due to the molding pressure of the sealing resin 6 at the time of resin molding. May deform to the side. Further, when the substrate 4 is a ceramic substrate, the substrate 4 may be cracked due to deformation. In the present embodiment, since the substrate 4 is supported by the support portion M27, the deformation of the substrate 4 toward the bottom surface side is suppressed, so that the cracking of the substrate 4 can be suppressed.

図２２に示されるように、半導体素子１、リードフレーム２および基板４の一部が封止樹脂６によって封止される際に、流路Ｍ２９に封止樹脂６が流れ込むことで、基板４上に封止樹脂６のリブ部６３が形成され、かつ半導体素子１を封止する封止樹脂６の本体部６１が形成される。基板４は、半導体素子１を封止する本体部６１とリブ部６３とによって挟み込まれる。これにより、基板４と封止樹脂６との密着性が向上する。 As shown in FIG. 22, when the semiconductor element 1, the lead frame 2, and a part of the substrate 4 are partially sealed by the sealing resin 6, the sealing resin 6 flows into the flow path M29, so that the sealing resin 6 flows onto the substrate 4. The rib portion 63 of the sealing resin 6 is formed, and the main body portion 61 of the sealing resin 6 that seals the semiconductor element 1 is formed. The substrate 4 is sandwiched between the main body portion 61 and the rib portion 63 that seal the semiconductor element 1. As a result, the adhesion between the substrate 4 and the sealing resin 6 is improved.

実施の形態５．
本実施の形態は、上述した実施の形態１～４にかかる半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態５として、三相のインバータに本開示を適用した場合について説明する。 Embodiment 5.
In this embodiment, the semiconductor device according to the above-described first to fourth embodiments is applied to a power conversion device. Although the present disclosure is not limited to a specific power conversion device, the case where the present disclosure is applied to a three-phase inverter will be described below as the fifth embodiment.

図２３は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。 FIG. 23 is a block diagram showing a configuration of a power conversion system to which the power conversion device according to the present embodiment is applied.

図２３に示す電力変換システムは、電源１５０、電力変換装置２００、負荷３００から構成される。電源１５０は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１５０は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１５０を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。 The power conversion system shown in FIG. 23 includes a power supply 150, a power conversion device 200, and a load 300. The power supply 150 is a DC power supply and supplies DC power to the power conversion device 200. The power supply 150 can be configured with various things, for example, it can be configured with a DC system, a solar cell, a storage battery, or it can be configured with a rectifier circuit or an AC / DC converter connected to an AC system. May be good. Further, the power supply 150 may be configured by a DC / DC converter that converts the DC power output from the DC system into a predetermined power.

電力変換装置２００は、電源１５０と負荷３００の間に接続された三相のインバータであり、電源１５０から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図２３に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。 The power conversion device 200 is a three-phase inverter connected between the power supply 150 and the load 300, converts the DC power supplied from the power supply 150 into AC power, and supplies AC power to the load 300. As shown in FIG. 23, the power conversion device 200 has a main conversion circuit 201 that converts DC power into AC power and outputs it, and a control circuit 203 that outputs a control signal for controlling the main conversion circuit 201 to the main conversion circuit 201. And have.

負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。 The load 300 is a three-phase electric motor driven by AC power supplied from the power converter 200. The load 300 is not limited to a specific application, and is an electric motor mounted on various electric devices. For example, the load 300 is used as an electric motor for a hybrid vehicle, an electric vehicle, a railway vehicle, an elevator, or an air conditioning device.

以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１５０から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子および各還流ダイオードの少なくともいずれかは、上述した実施の形態１～４のいずれかの半導体装置に相当する半導体装置１００が有するスイッチング素子又は還流ダイオードである。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。 Hereinafter, the details of the power conversion device 200 will be described. The main conversion circuit 201 includes a switching element and a freewheeling diode (not shown), and by switching the switching element, the DC power supplied from the power supply 150 is converted into AC power and supplied to the load 300. There are various specific circuit configurations of the main conversion circuit 201, but the main conversion circuit 201 according to the present embodiment is a two-level three-phase full bridge circuit, and has six switching elements and each switching element. It can consist of six anti-parallel freewheeling diodes. At least one of each switching element and each freewheeling diode of the main conversion circuit 201 is a switching element or a freewheeling diode included in the semiconductor device 100 corresponding to the semiconductor device according to any one of the above-described embodiments 1 to 4. The six switching elements are connected in series for each of the two switching elements to form an upper and lower arm, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit. Then, the output terminals of each upper and lower arm, that is, the three output terminals of the main conversion circuit 201 are connected to the load 300.

また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体装置１００に内蔵されていてもよいし、半導体装置１００とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。 Further, although the main conversion circuit 201 includes a drive circuit (not shown) for driving each switching element, the drive circuit may be built in the semiconductor device 100, or a drive circuit may be provided separately from the semiconductor device 100. It may be configured to be provided. The drive circuit generates a drive signal for driving the switching element of the main conversion circuit 201 and supplies it to the control electrode of the switching element of the main conversion circuit 201. Specifically, according to the control signal from the control circuit 203 described later, a drive signal for turning on the switching element and a drive signal for turning off the switching element are output to the control electrode of each switching element. When the switching element is kept on, the drive signal is a voltage signal (on signal) equal to or higher than the threshold voltage of the switching element, and when the switching element is kept off, the drive signal is a voltage equal to or lower than the threshold voltage of the switching element. It becomes a signal (off signal).

制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。 The control circuit 203 controls the switching element of the main conversion circuit 201 so that the desired power is supplied to the load 300. Specifically, the time (on time) in which each switching element of the main conversion circuit 201 should be in the on state is calculated based on the electric power to be supplied to the load 300. For example, the main conversion circuit 201 can be controlled by PWM control that modulates the on-time of the switching element according to the voltage to be output. Then, a control command (control signal) is output to the drive circuit provided in the main conversion circuit 201 so that an on signal is output to the switching element that should be turned on at each time point and an off signal is output to the switching element that should be turned off. Is output. The drive circuit outputs an on signal or an off signal as a drive signal to the control electrode of each switching element according to this control signal.

本実施の形態に係る電力変換装置では、主変換回路２０１を構成する半導体装置１００として実施の形態１～４にかかる半導体装置１００を適用するため、搭載部２１の面内方向に沿った半導体装置１００の寸法を小さくでき、かつ封止樹脂６によって封止される際に封止樹脂６が漏れることを抑制することができる。 In the power conversion device according to the present embodiment, in order to apply the semiconductor device 100 according to the first to fourth embodiments as the semiconductor device 100 constituting the main conversion circuit 201, the semiconductor device along the in-plane direction of the mounting portion 21 is applied. The size of 100 can be reduced, and leakage of the sealing resin 6 when sealed by the sealing resin 6 can be suppressed.

本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。 In the present embodiment, an example of applying the present disclosure to a two-level three-phase inverter has been described, but the present disclosure is not limited to this, and can be applied to various power conversion devices. In the present embodiment, a two-level power conversion device is used, but a three-level or multi-level power conversion device may be used, and when power is supplied to a single-phase load, the present disclosure is disclosed to a single-phase inverter. You may apply it. Further, when supplying electric power to a DC load or the like, the present disclosure can be applied to a DC / DC converter or an AC / DC converter.

また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。 Further, the power conversion device to which the present disclosure is applied is not limited to the case where the above-mentioned load is an electric motor, and is, for example, a power supply device of a discharge machine, a laser machine, an induction heating cooker, or a non-contact power supply system. It can also be used as a power conditioner for a photovoltaic power generation system, a power storage system, or the like.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be considered that the embodiments disclosed this time are exemplary in all respects and not restrictive. The scope of the present disclosure is shown by the scope of claims rather than the above description, and is intended to include all modifications within the meaning and scope equivalent to the scope of claims.

１ 半導体素子、２ リードフレーム、２Ｅ 端部、３ 側面端子、４ 基板、６ 封止樹脂、７ 天面端子、２１ 搭載面、４２ 裏面、６１ 本体部、６３ リブ部、１００ 半導体装置、１５０ 電源、２００ 電力変換装置、２０１ 主変換回路、２０２ 半導体装置、２０３ 制御回路、３００ 負荷、４０１ 第１領域、４０２ 第２領域、４０２Ａ 第２部分、Ｍ１ 第１金型、Ｍ１４ 突起部、Ｍ１５ 可動ピン、Ｍ２ 第２金型、Ｍ２１ 接触部、Ｍ２２ 凹部、Ｍ２５１ 根元部、Ｍ２５２ 凸部、Ｍ２７ 支持部、Ｍ２８ 平坦部、Ｍ２９ 流路。 1 Semiconductor element, 2 Lead frame, 2E end, 3 Side terminal, 4 Substrate, 6 Encapsulating resin, 7 Top terminal, 21 Mounting surface, 42 Back surface, 61 Main body, 63 Rib, 100 Semiconductor device, 150 Power supply , 200 power conversion device, 201 main conversion circuit, 202 semiconductor device, 203 control circuit, 300 load, 401 first region, 402 second region, 402A second part, M1 first mold, M14 protrusion, M15 movable pin , M2 2nd mold, M21 contact part, M22 concave part, M251 root part, M252 convex part, M27 support part, M28 flat part, M29 flow path.

Claims (10)

半導体素子と、
前記半導体素子が搭載された搭載部と、前記搭載部の面内方向の端部に接続されかつ前記面内方向に対して屈曲した少なくとも１つの側面端子とを含むリードフレームと、
前記半導体素子から間隔を空けて前記リードフレームに重ねられ、かつ前記リードフレームに電気的に接続された基板と、
前記半導体素子と、前記リードフレームと、前記基板の一部とを封止する封止樹脂と、
前記基板に接続されかつ前記封止樹脂から露出した天面端子とを備え、
前記少なくとも１つの側面端子は、前記封止樹脂から露出しており、
前記基板は、前記封止樹脂から露出した第１領域と、前記封止樹脂から露出しかつ前記第１領域に囲まれた第２領域とを含み、
前記天面端子は、前記基板の前記第２領域に接続されている、半導体装置。 With semiconductor devices
A lead frame including a mounting portion on which the semiconductor element is mounted and at least one side terminal connected to an in-plane end portion of the mounting portion and bent with respect to the in-plane direction.
A substrate that is superposed on the lead frame at a distance from the semiconductor element and is electrically connected to the lead frame.
A sealing resin that seals the semiconductor element, the lead frame, and a part of the substrate.
It is provided with a top terminal connected to the substrate and exposed from the sealing resin.
The at least one side terminal is exposed from the sealing resin and is exposed.
The substrate includes a first region exposed from the sealing resin and a second region exposed from the sealing resin and surrounded by the first region.
The top terminal is a semiconductor device connected to the second region of the substrate. 金属ベースと、
前記リードフレームに対して前記半導体素子とは反対側で前記リードフレームに接続された絶縁材とをさらに備え、
前記金属ベースは、前記封止樹脂から露出した状態で、前記絶縁材を介して前記リードフレームに接続されている、請求項１に記載の半導体装置。 With a metal base,
Further provided with an insulating material connected to the lead frame on the side opposite to the semiconductor element with respect to the lead frame.
The semiconductor device according to claim 1, wherein the metal base is connected to the lead frame via the insulating material in a state of being exposed from the sealing resin. 前記第２領域は、前記搭載部の前記面内方向に沿って間隔を空けて配置された複数の第２部分を含み、
前記封止樹脂は、隣り合う前記複数の第２部分同士の間において前記基板上に配置されたリブ部と、前記基板に対して前記リブ部とは反対側に配置された本体部とを含み、
前記封止樹脂の前記本体部および前記リブ部は、前記基板を挟み込んでいる、請求項１または２に記載の半導体装置。 The second region includes a plurality of second portions spaced apart along the in-plane direction of the mounting portion.
The sealing resin includes a rib portion arranged on the substrate between the plurality of adjacent second portions and a main body portion arranged on the opposite side of the rib portion to the substrate. ,
The semiconductor device according to claim 1 or 2, wherein the main body portion and the rib portion of the sealing resin sandwich the substrate. 請求項１～３のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
を備えた電力変換装置。 A main conversion circuit having the semiconductor device according to any one of claims 1 to 3 and converting and outputting input power.
A control circuit that outputs a control signal that controls the main conversion circuit to the main conversion circuit, and a control circuit that outputs the control signal to the main conversion circuit.
Power conversion device equipped with. 搭載部に半導体素子が搭載されたリードフレームが第１金型に配置され、かつ前記リードフレームに電気的に接続された基板の第１領域に取り囲まれた第２領域に天面端子が接続されてから前記天面端子が第２金型の接触部から凹むように設けられた凹部に収容される工程と、
前記第２金型の前記接触部が前記第１領域の全周にわたって接触した状態で、前記半導体素子、前記リードフレームおよび前記基板の一部が封止樹脂に封止される工程と、
前記リードフレーム、前記半導体素子、前記基板、前記天面端子および前記封止樹脂が前記第１金型および前記第２金型から取り外されてから、前記搭載部の面内方向の端部において前記リードフレームが屈曲されることで少なくとも１つの側面端子が形成される工程とを備えた、半導体装置の製造方法。 A lead frame in which a semiconductor element is mounted is arranged in a first mold, and a top terminal is connected to a second region surrounded by a first region of a substrate electrically connected to the lead frame. After that, the process of accommodating the top terminal in a recess provided so as to be recessed from the contact portion of the second mold, and
A step of sealing the semiconductor element, the lead frame, and a part of the substrate with a sealing resin in a state where the contact portion of the second mold is in contact with the entire circumference of the first region.
After the lead frame, the semiconductor element, the substrate, the top terminal, and the sealing resin are removed from the first mold and the second mold, the mounting portion is described at an in-plane end portion. A method for manufacturing a semiconductor device, comprising a step of forming at least one side terminal by bending a lead frame. 前記基板の前記第１領域とは反対側の裏面を支持可能な前記第１金型の突起部によって前記第１領域が前記接触部に押し付けられた状態で、前記半導体素子、前記リードフレームおよび前記基板の前記一部が前記封止樹脂によって封止される、請求項５に記載の半導体装置の製造方法。 The semiconductor element, the lead frame, and the lead frame in a state where the first region is pressed against the contact portion by a protrusion of the first mold capable of supporting the back surface of the substrate opposite to the first region. The method for manufacturing a semiconductor device according to claim 5, wherein the part of the substrate is sealed with the sealing resin. 前記基板の前記第１領域とは反対側の裏面を支持可能でありかつ前記第２金型に向かって移動可能な前記第１金型の可動ピンによって前記第１領域が前記接触部に押し付けられた状態で、前記半導体素子、前記リードフレームおよび前記基板の前記一部が前記封止樹脂によって封止される、請求項５に記載の半導体装置の製造方法。 The first region is pressed against the contact portion by a movable pin of the first mold that can support the back surface of the substrate opposite to the first region and is movable toward the second mold. The method for manufacturing a semiconductor device according to claim 5, wherein the semiconductor element, the lead frame, and a part of the substrate are sealed with the sealing resin. 前記接触部の根元部が前記第１領域に押し付けられかつ前記根元部から前記基板に向かって突出した前記接触部の凸部が前記第１領域に食い込んだ状態で、前記半導体素子、前記リードフレームおよび前記基板の前記一部が前記封止樹脂によって封止される、請求項５～７のいずれか１項に記載の半導体装置の製造方法。 The semiconductor element and the lead frame in a state where the root portion of the contact portion is pressed against the first region and the convex portion of the contact portion protruding from the root portion toward the substrate bites into the first region. The method for manufacturing a semiconductor device according to any one of claims 5 to 7, wherein the part of the substrate is sealed with the sealing resin. 前記凹部の底部から前記基板に向かって突出した前記第２金型の支持部が前記第２領域に接触した状態で、前記半導体素子、前記リードフレームおよび前記基板の前記一部が前記封止樹脂によって封止される、請求項５～８のいずれか１項に記載の半導体装置の製造方法。 The semiconductor element, the lead frame, and a part of the substrate are covered with the sealing resin in a state where the support portion of the second mold protruding from the bottom of the recess toward the substrate is in contact with the second region. The method for manufacturing a semiconductor device according to any one of claims 5 to 8, which is sealed by. 前記半導体素子、前記リードフレームおよび前記基板の前記一部が前記封止樹脂によって封止される際に、前記第１領域と接触する前記支持部の平坦部から前記基板とは反対方向に向かって凹んだ流路に前記封止樹脂が流れ込むことで、前記基板上に前記封止樹脂のリブ部が形成され、かつ前記半導体素子を封止する前記封止樹脂の本体部が形成され、
前記基板は、前記半導体素子を封止する前記本体部と前記リブ部とによって挟み込まれる、請求項９に記載の半導体装置の製造方法。 When the semiconductor element, the lead frame, and a part of the substrate are sealed with the sealing resin, the flat portion of the support portion in contact with the first region is directed in the direction opposite to the substrate. When the sealing resin flows into the recessed flow path, a rib portion of the sealing resin is formed on the substrate, and a main body portion of the sealing resin for sealing the semiconductor element is formed.
The method for manufacturing a semiconductor device according to claim 9, wherein the substrate is sandwiched between the main body portion and the rib portion that seal the semiconductor element.
JP2020176626A 2020-10-21 2020-10-21 Semiconductor device, power conversion device, and manufacturing method for semiconductor device Pending JP2022067815A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020176626A JP2022067815A (en) 2020-10-21 2020-10-21 Semiconductor device, power conversion device, and manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020176626A JP2022067815A (en) 2020-10-21 2020-10-21 Semiconductor device, power conversion device, and manufacturing method for semiconductor device

Publications (1)

Publication Number Publication Date
JP2022067815A true JP2022067815A (en) 2022-05-09

Family

ID=81455982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020176626A Pending JP2022067815A (en) 2020-10-21 2020-10-21 Semiconductor device, power conversion device, and manufacturing method for semiconductor device

Country Status (1)

Country Link
JP (1) JP2022067815A (en)

Similar Documents

Publication Publication Date Title
US11244836B2 (en) Semiconductor apparatus, power conversion device, and method for manufacturing semiconductor apparatus
CN110137140B (en) Power module and power conversion device
JP6833986B2 (en) Power modules, power converters, and how to manufacture power modules
JP7014012B2 (en) Semiconductor devices, manufacturing methods for semiconductor devices, and power conversion devices
JP7091878B2 (en) Power modules, power converters, and methods for manufacturing power modules
JP7087996B2 (en) Semiconductor modules, their manufacturing methods and power converters
CN103928447A (en) Large-power full-airtight semiconductor module packaging structure
JPWO2020157965A1 (en) Semiconductor devices, their manufacturing methods, and power conversion devices
JP7026823B2 (en) Manufacturing method of semiconductor device, power conversion device and semiconductor device
JP2019096797A (en) Semiconductor device and power conversion apparatus
US12014974B2 (en) Power module with electrodes and heat sink and manufacturing method therefor
JP6575739B1 (en) Semiconductor device, semiconductor device manufacturing method, and power conversion device
JP7026861B1 (en) Semiconductor equipment and power conversion equipment
JP2022067815A (en) Semiconductor device, power conversion device, and manufacturing method for semiconductor device
CN113841235B (en) Semiconductor module, method for manufacturing semiconductor module, and power conversion device
WO2020245998A1 (en) Semiconductor device, power conversion device, and manufacturing method of semiconductor device
WO2020148879A1 (en) Semiconductor device, production method for semiconductor device, and power conversion device
US20240222233A1 (en) Semiconductor device and power converter
WO2023195325A1 (en) Power module and power conversion device
WO2022054560A1 (en) Semiconductor device, semiconductor device manufacturing method, and power converter
WO2023022001A1 (en) Power module and power conversion device
JP6777109B2 (en) Semiconductor device, its manufacturing method and power conversion device
WO2023175854A1 (en) Semiconductor device, power converter, and method for manufacturing semiconductor device
JP2022067375A (en) Semiconductor device for electric power and method for manufacturing the same as well as power converter
JP2024077117A (en) Semiconductor device, manufacturing method thereof, and power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230912