JP6777109B2 - Semiconductor device, its manufacturing method and power conversion device - Google Patents
Semiconductor device, its manufacturing method and power conversion device Download PDFInfo
- Publication number
- JP6777109B2 JP6777109B2 JP2018018149A JP2018018149A JP6777109B2 JP 6777109 B2 JP6777109 B2 JP 6777109B2 JP 2018018149 A JP2018018149 A JP 2018018149A JP 2018018149 A JP2018018149 A JP 2018018149A JP 6777109 B2 JP6777109 B2 JP 6777109B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- circuit board
- semiconductor device
- lead frame
- heat conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 146
- 238000006243 chemical reaction Methods 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 238000007789 sealing Methods 0.000 claims description 89
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 42
- 230000002093 peripheral effect Effects 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 238000003825 pressing Methods 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 2
- 238000009434 installation Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 238000011900 installation process Methods 0.000 claims 1
- 229920005989 resin Polymers 0.000 description 94
- 239000011347 resin Substances 0.000 description 94
- 239000011888 foil Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 14
- 238000000465 moulding Methods 0.000 description 14
- 239000000758 substrate Substances 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 8
- 230000000149 penetrating effect Effects 0.000 description 7
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011796 hollow space material Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Inverter Devices (AREA)
Description
この発明は、封止樹脂で封止したモールド型半導体装置、その製造方法及びこの半導体装置を備えた電力変換装置に関する。 The present invention relates to a molded semiconductor device sealed with a sealing resin, a method for manufacturing the same, and a power conversion device provided with the semiconductor device.
一般に半導体装置は、半導体素子の保護及び配線回路の絶縁のために樹脂封止されている。従来から、金型を用いて半導体素子及び配線回路を一体的に樹脂封止したモールド型半導体装置が知られている。モールド型半導体装置は、ケース内に低弾性の樹脂を充填して半導体素子を保護するケース型半導体装置に比べ、生産性に優れ、小型化が可能となる。 Generally, a semiconductor device is resin-sealed to protect a semiconductor element and to insulate a wiring circuit. Conventionally, a molded semiconductor device in which a semiconductor element and a wiring circuit are integrally resin-sealed using a mold has been known. The mold-type semiconductor device is superior in productivity and can be miniaturized as compared with the case-type semiconductor device in which the case is filled with a low-elasticity resin to protect the semiconductor element.
ところが、モールド型半導体装置では、樹脂封止の際に配線回路を形成するリードフレーム等の端子を金型で挟みこんで樹脂成形を行うため、複雑な電子回路をリードフレームのみで形成することが難しかった。 However, in a molded semiconductor device, a terminal such as a lead frame that forms a wiring circuit is sandwiched between molds to perform resin molding at the time of resin sealing, so that a complicated electronic circuit may be formed only by the lead frame. was difficult.
そこで、従来の半導体装置は、制御回路用基板を含めて封止されたモールド型半導体装置(例えば、特許文献1)が検討されている。また、リードフレームのヒートシンクよりも外周部に設けたピン穴を用いて制御回路基板を支持するモールド型半導体装置(例えば、特許文献2)が検討されている。 Therefore, as a conventional semiconductor device, a molded semiconductor device (for example, Patent Document 1) that is sealed including a control circuit substrate has been studied. Further, a molded semiconductor device (for example, Patent Document 2) that supports a control circuit board by using a pin hole provided on an outer peripheral portion of a heat sink of a lead frame has been studied.
しかしながら、従来の半導体装置では、制御回路用基板を封止するために、金型で制御回路用基板の一部を挟み込むことで制御用回路基板を中空状態で支持して樹脂成形を行っている。制御用回路基板の外周部に設けた支持部は金型から外部へ突出しており、上金型と下金型とで支持部を挟み込むことで、制御用回路基板の動きを制限した状態で樹脂成形される(特許文献1)。また、従来の半導体装置では、リードフレームのヒートシンクよりも外周部に設けたピン穴を用いて制御回路基板を支持した状態で樹脂成形される(特許文献2)。このため、半導体装置のパッケージの外形から制御用回路基板の外周部に設けた支持部が外部へ突出した状態、あるいは、ヒートシンクの外周部にピン穴を設けた状態で半導体装置が作製されるため、半導体装置のパッケージサイズが大きくなり、小型化に対応できない場合があった。 However, in a conventional semiconductor device, in order to seal a control circuit board, a part of the control circuit board is sandwiched between molds to support the control circuit board in a hollow state and resin molding is performed. .. The support portion provided on the outer peripheral portion of the control circuit board protrudes from the mold to the outside, and by sandwiching the support portion between the upper mold and the lower mold, the resin is in a state where the movement of the control circuit board is restricted. It is molded (Patent Document 1). Further, in a conventional semiconductor device, resin molding is performed in a state where the control circuit board is supported by using pin holes provided on the outer periphery of the heat sink of the lead frame (Patent Document 2). For this reason, the semiconductor device is manufactured in a state in which the support portion provided on the outer peripheral portion of the control circuit board protrudes outward from the outer shape of the semiconductor device package, or in a state in which a pin hole is provided on the outer peripheral portion of the heat sink. In some cases, the package size of the semiconductor device becomes large and it cannot be miniaturized.
この発明は、上述のような課題を解決するためになされたもので、中空に回路基板が配置され、小型のモールド型半導体装置を得ることを目的とする。 The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to obtain a small molded semiconductor device in which a circuit board is arranged in a hollow space.
第一穴を有する熱伝導部材と、熱伝導部材上に設けられ、半導体素子が搭載され、第一穴の上方の対応する位置に第二穴を有する金属部材と、金属部材の上方に配置され、第二穴の上方の対応する位置に第三穴を有する回路基板と、回路基板を内包し、第一穴と第二穴と第三穴を充填し、熱伝導部材と金属部材と回路基板とを一体的に封止する封止部材とを備えた半導体装置。 A heat conductive member having a first hole, a metal member provided on the heat conductive member, on which a semiconductor element is mounted, a metal member having a second hole at a corresponding position above the first hole, and a metal member above the metal member. , A circuit board having a third hole at a corresponding position above the second hole, and a circuit board are included, and the first hole, the second hole, and the third hole are filled, and the heat conductive member, the metal member, and the circuit board are filled. A semiconductor device including a sealing member that integrally seals and.
この発明の半導体装置によれば、回路基板の外周部に設けた支持部を設けていないので、半導体装置を小型化することができる。 According to the semiconductor device of the present invention, since the support portion provided on the outer peripheral portion of the circuit board is not provided, the semiconductor device can be miniaturized.
はじめに、本発明の半導体装置の全体構成について、図面を参照しながら説明する。なお、図は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。また、同一の符号を付したものは、同一又はこれに相当するものであり、このことは明細書の全文において共通することである。 First, the overall configuration of the semiconductor device of the present invention will be described with reference to the drawings. It should be noted that the figure is a schematic one and does not reflect the exact size of the indicated components. In addition, those having the same reference numerals are the same or equivalent thereof, and this is common to the entire text of the specification.
実施の形態1.
この発明の実施の形態1における半導体装置について、図1から図4を用いて説明する。
The semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS. 1 to 4.
図1は、この発明の実施の形態1における半導体装置を示す断面構造模式図である。図2は、この発明の実施の形態1における半導体装置の一点鎖線AAにおける断面構造模式図である。 FIG. 1 is a schematic cross-sectional structure diagram showing a semiconductor device according to the first embodiment of the present invention. FIG. 2 is a schematic cross-sectional structure of the alternate long and short dash line AA of the semiconductor device according to the first embodiment of the present invention.
図1において、半導体装置100は、熱伝導部材1、金属部材であるリードフレーム2、接合材であるはんだ3、半導体素子4、ボンディングワイヤ5、回路基板6、封止部材である封止樹脂7を備えている。また、熱伝導部材1は、第一穴である貫通孔8を、リードフレーム2は、第二穴である貫通孔81を備えている。さらに、回路基板6は、第三穴である加工穴11を備えている。また、回路基板6は、この断面方向で、封止樹脂に内包されている。さらに、リードフレーム2は、封止樹脂7の側面から突出する金属端子部であるリード端子部を備える。
In FIG. 1, the
図2において、この断面方向(図1の一点鎖線AA断面)では、熱伝導部材1と回路基板6とは共に、封止樹脂7に内包されており、この方向の断面では、封止樹脂7の外部へ突出する箇所はない。
In FIG. 2, in this cross-sectional direction (one-dot chain line AA cross section in FIG. 1), both the heat
図1,2において、熱伝導部材1は、金属箔1aと金属箔1aの上面に形成された絶縁層である絶縁シート1bとを備えている。絶縁シート1bは、金属箔1aとリードフレーム2とを絶縁すると共に、半導体素子4で発生した熱を絶縁シート1bを介して金属箔1aへ放熱する役割である。金属箔1aとしては、銅板、アルミ板、銅箔などの高熱伝導部材が用いられる。
In FIGS. 1 and 2, the heat
絶縁シート1bは、エポキシ樹脂などの熱硬化性樹脂が用いられ、その内部にはシリカやアルミナ、窒化ホウ素などの高伝導性フィラーが混入されている。
A thermosetting resin such as an epoxy resin is used for the
熱伝導部材1は、貫通孔8を面内に少なくとも3箇所以上有している。半導体装置100においては、貫通孔8には封止樹脂7が充填されている。貫通孔8の大きさは、後述するように製造時に金型の可動する支持ピン13を挿入する必要があるため、直径0.5mm以上(Φ0.5mm以上)であることが望ましい。
The heat
貫通孔8は、熱伝導部材1の打ち抜き加工などで外形加工される際に同時に形成されてもよいし、別途ワイヤーカット等の加工を入れても良い。熱伝導部材1は、下面側に金属箔1aの下面を露出して樹脂封止され、金属箔1aの下面側の面と貫通孔8に充填された封止樹脂7の表面とが同一平面上になるように成型されている。
The through
熱伝導部材1上には、配線回路が形成されたリードフレーム2が設けられている。リードフレーム2は、熱伝導部材1の絶縁シート1b上に配置される。リードフレーム2の配線回路上には、半導体素子4の裏面電極が接合材であるはんだ3を介して接合されている。半導体素子4の表面電極とリードフレーム2とは、リードフレーム2の所定の位置でボンディングワイヤ5により電気的に接続されている。
A
リードフレーム2は、熱伝導部材1の貫通孔8の上方の対応する位置に貫通孔81を面内に少なくとも3箇所以上有している。半導体装置100においては、貫通孔81には封止樹脂7が充填されている。貫通孔81の大きさは、後述するように製造時に金型に設けられた支持ピン13を挿入する必要があるため、直径0.5mm以上(Φ0.5mm以上)であることが望ましい。
The
図3は、この発明の実施の形態1における半導体装置の端部近傍における断面構造模式図である。図4は、この発明の実施の形態1における半導体装置の端部近傍における平面構造模式図である。図において、リードフレーム2としては、例えば、厚さ約0.6mmの銅板が用いられる。リードフレーム2には、プレス成形により配線回路が形成される。また、リードフレーム2の配線回路には、段差部9を有している。リードフレーム2の段差部9は、熱伝導部材1と接合されておらず、封止樹脂7の入り込んだ部位となる。リードフレーム2の段差部9は、熱伝導部材1の金属箔1aと封止樹脂7の界面に沿った絶縁破壊を抑制するための構造である。リードフレーム2の段差部9は、リードフレーム2と熱伝導部材2との段差である。
FIG. 3 is a schematic cross-sectional structure near the end of the semiconductor device according to the first embodiment of the present invention. FIG. 4 is a schematic plan view of the planar structure in the vicinity of the end portion of the semiconductor device according to the first embodiment of the present invention. In the figure, as the
リードフレーム2の段差部9は、例えば、半抜き加工を行うことによって形成される。リードフレーム2の段差部9の高さ(絶縁シート1bの上面からリードフレーム2の下面までの距離)は、例えば、0.1mm以上かつ、リードフレーム2の厚みの半分の0.3mm以下とする。0.1mm以上とすることで、熱伝導部材1とリードフレーム2との間に充填される封止樹脂7内にボイドが発生するのを抑制できる。
The stepped
また、段差部9における段差である絶縁シート1bからリードフレーム2までの距離を、リードフレーム2の厚みの半分の0.3mm以下とすることで、強度を確保することができる。さらに、段差部9を設け、封止樹脂7で段差部9を充填することで、熱伝導部材1の金属箔1aとリードフレーム2との間の絶縁耐圧も向上することができる。
Further, the strength can be ensured by setting the distance from the insulating
また、リードフレーム2は、熱伝導部材1に形成された貫通孔8の周囲(外周)から外側0.1mm以内の範囲を禁止領域として隙間10を形成している。隙間10は、リードフレーム2と金属箔1aとの絶縁距離以上となるように設定する。最小の絶縁距離は、絶縁シート1bの厚さと貫通孔8の周縁部(外周部)から貫通孔81の周縁部(外周部)までの距離である。このため、隙間10の距離(長さ)を絶縁シート1bの厚さと貫通孔81の外周部までの距離との合計以上とすることで、リードフレーム2と金属箔1aとの絶縁破壊を抑制することができる。隙間10内には、リードフレーム2で構成される配線回路パターンを配置しない。
Further, the
ここで、貫通孔8の外周端から貫通孔81の外周端までの距離が隙間10である。このため、貫通孔81は、貫通孔8よりも隙間10だけ、半径が大きな穴となっている。また、貫通孔8及び貫通孔81の内部は、封止樹脂7が充填されている。このため、貫通孔8及び貫通孔81の形成部位におけるリードフレーム2と金属箔1aとの絶縁破壊を抑制することができる。
Here, the distance from the outer peripheral end of the through
半導体素子4は、入力交流電力を直流電力に変換するコンバータ部に用いるダイオードや、直流電力を交流電力に変換するインバータ部に用いるバイポーラトランジスタ、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、GTO(Gate Turn-Off Thyristor)等がある。
The
ボンディングワイヤ5としては、例えば、アルミニウム線、又は銅線等を用いることができる。ボンディングワイヤ5は、回路基板6との電気的接続にも用いられると同時に回路基板6を支持するためにも用いられるため、ボンディングワイヤ5には、回路基板6を支持するための剛性も求められる。このため、ボンディングワイヤ5は、ある程度の太さや、本数が必要となる。また、リードフレーム2と半導体素子4との接合材として、はんだ3を用いた例を示したが、はんだ3に限らず、例えば、銀ペーストを用いることができる。
As the
回路基板6は、半導体装置100内のリードフレーム2の上方に配置されており、リードフレーム2とボンディングワイヤ5で電気的に接続されている。また、上述のように回路基板6は、ボンディングワイヤ5によって、リードフレーム2の上方に中空で支持される。
The
回路基板6には、配線パターン(図示せず)が形成された樹脂基板と、樹脂基板の配線パターン上に搭載された電気部品(図示せず)とを備えている。樹脂基板は、例えば、厚さ1.6mmの電子機器に一般的に用いられているものを使用することができるが、樹脂基板の厚さは、これに限られるものではない。
The
また、樹脂基板の耐熱性グレードもFR−4に限られることはなく、リードフレーム2に搭載する半導体素子4としてシリコンカーバイド(SiC:Silicon Carbide)を用いて素子の高温動作を想定する場合など、耐熱性グレードの高いFR−5相当の樹脂基板を用いることもできる。
Further, the heat resistance grade of the resin substrate is not limited to FR-4, and when silicon carbide (SiC: Silicon Carbide) is used as the
電気部品は、回路基板6の両面(上下面)に搭載されていることが好ましいが、片面に搭載されてもかまわない。回路基板6の両面に電気部品を搭載したので、温度サイクルなどで発生する熱応力に対して回路基板6の表裏面(上下面)での熱膨張率差が抑えられること、剛性がより高くなることにより、回路基板6に発生する反りを抑えることができる。
The electrical components are preferably mounted on both sides (upper and lower surfaces) of the
また、樹脂基板の両面(上下面)に電気部品を搭載することにより樹脂基板の面積は片面搭載の半分程度に抑えられ、半導体装置100の小型化が可能となる。回路基板6の上面の配線パターンとリードフレーム2とがボンディングワイヤ5で接続されており、樹脂封止前には、ボンディングワイヤ5の剛性によって中空に浮かんでいる。そのため、金型内に回路基板6付きリードフレーム2を投入することができ、モールド樹脂成型が可能となる。
Further, by mounting the electric components on both sides (upper and lower surfaces) of the resin substrate, the area of the resin substrate can be suppressed to about half that of the single-sided mounting, and the
図5は、この発明の実施の形態1における半導体装置の回路基板を示す構造模式図である。図6には、回路基板6の上面構造模式図と図5の一点鎖線BBにおける断面構造模式図を示している。図において、回路基板6は、3箇所に回路基板6を上下に貫通する加工穴11を有している。加工穴11は、後述する支持ピン13が挿入される領域である。加工穴11は、半導体装置100の上面側である回路基板6の上面とリードフレーム2側である回路基板6の下面とで加工穴11の直径が異なり、回路基板6の下面側の加工穴11の直径は、回路基板6の上面側の加工穴11の直径よりも大きくなっている。すなわち、図5の一点鎖線BBにおける断面構造模式図を見ると加工穴11の形状は、台形の形状になっている。実際には、加工穴11の形状は、回路基板6の上下面を貫通した円錐台状の形状である。また、回路基板6の上面側の加工穴11の直径は支持ピン13の直径よりも小さい。加工穴11は、支持ピン13を通すために、リードフレーム2の貫通孔81の上方の対応する位置に設けられている。
FIG. 5 is a schematic structural diagram showing a circuit board of the semiconductor device according to the first embodiment of the present invention. FIG. 6 shows a schematic view of the upper surface structure of the
加工穴11の形状を、円錐台状の形状とすることで、支持ピン13が加工穴11の途中で止まるので、支持ピン13によって回路基板6が支持することができる。加工穴11は、ドリル加工やフライス、研削などによって加工されるが、特に、加工方法を指定するものではない。加工穴11は、金型搭載時に平行度を保ちつつ回路基板6が中空に支持されることを目的としているため、少なくとも3箇所以上、好ましくは回路基板6の4隅を含む4箇所以上に配置されることが望ましい。なお、熱伝導部材1及びリードフレーム2には、加工穴11の数に対応した貫通孔8、貫通孔81が形成されている。このように3箇所以上の加工穴11を設けることで回路基板6を水平に支持することができる。
By making the shape of the machined
熱伝導部材1には貫通孔8が、リードフレーム2には貫通孔81が、回路基板6には加工穴11が、それぞれ形成されており、支持ピン13を通すために貫通孔8と貫通孔81と加工穴11とは、熱伝導部材1の表面に対して垂直方向の同一直線上に配置されている。熱伝導部材1の貫通孔8の直径と回路基板6の熱伝導部材1と向かい合う面(下面)側の加工穴11の直径は、同一のサイズか、加工穴11の直径の方が大きい方が望ましい。
A through
封止樹脂7は、リードフレーム2、熱伝導部材1、半導体素子4、及び回路基板6が一体的に封止されるように形成されている。本実施の形態1では、熱伝導部材1の金属箔1aの下面は、封止樹脂7に覆われておらず、外部へ露出している。
The sealing
封止樹脂7は、封止した部材間の絶縁性を確保するとともに、半導体装置100のケースとして機能する。封止樹脂7の成形方法として、例えば、トランスファー成形、射出成形、コンプレッション成形等を用いることができる。また、封止樹脂7の材料としては、例えば、充填材を含有したエポキシ樹脂、フェノール樹脂等を用いることができる。
The sealing
次に、上述のように構成された本実施の形態1の半導体装置100の製造方法について説明する。
Next, a method of manufacturing the
図6から図12は、この発明の実施の形態1における半導体装置の製造工程を示す断面構造模式図である。図6から図12は、この発明の実施の形態1における半導体装置の各製造工程を示す断面構造模式図である。図6から図12までの工程を経ることにより、半導体装置100を製造することができる。
6 to 12 are schematic cross-sectional structures showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention. 6 to 12 are schematic cross-sectional structures showing each manufacturing process of the semiconductor device according to the first embodiment of the present invention. The
はじめに、図6に示すように、金属箔1aと絶縁シート1bとを張り合わせた熱伝導部材1、半導体素子4が接合されボンディングワイヤ5で配線されたリードフレーム2、及び配線パターン上に電気部品が搭載された回路基板6を作製する。熱伝導部材1には、金属箔1aと絶縁シート1bとを貫通する貫通孔8が形成される。リードフレーム2には、支持ピン13を通すために、貫通孔8の上方の対応する位置に貫通孔81が形成される。回路基板6には、回路基板6の上下面を貫通する加工穴11が形成される。加工穴11は、支持ピン13を通すために、貫通孔81の上方の対応する位置に形成されている。貫通孔81の外周部は、貫通孔8の外周部から隙間10だけ離れた位置となるように形成されている。これらを作製後、リードフレーム2を熱伝導部材1の絶縁シート1b上に搭載する。リードフレーム2の上方には、ボンディングワイヤ5でリードフレーム2と接続され、支持された回路基板6が配置される(基材準備工程)。このとき、熱伝導部材1の貫通孔8と回路基板6の加工穴11とが、支持ピン13を通すことができ、熱伝導部材1の表面に対して垂直方向の同一直線上になるように、熱伝導部材1と回路基板6とを配置する。
First, as shown in FIG. 6, a heat
次に、図7に示すように、熱伝導部材1とリードフレーム2と回路基板6とを接続後、支持ピン13が設けられた下金型12にこれらを配置する(下金型内基材配置工程)。このとき、下金型12から貫通孔8を貫通し回路基板6の加工穴11まで、下金型12から金型内部へ突出した円柱状の支持ピン13が挿入され、回路基板6が金型内に中空で支持される。加工穴11は、リードフレーム2に対向する面側から反対面に向かって径が小さくなるように加工されており、支持ピン13が加工穴11の途中で、加工穴11の側面と接触する(引っかかる)ことで、回路基板6を支持することができる。また、熱伝導部材1の金属箔1aの下面は、下金型12の表面(内部上面)と接して配置される。支持ピン13はモールド樹脂成型中に移動可能に設計されており、封止樹脂7の充填とともに支持ピン13が引き抜かれ、最終的には貫通孔8と加工穴11とには封止樹脂7が充填される。このため、金型内で支持ピン13を移動させるので、ボンディングワイヤ5等の部材は、支持ピン13と接触しない位置に配置されている。ここで、支持ピン13の直径は、円錐台状の形状の加工穴11の回路基板6の下面側の直径よりも小さく、回路基板6の上面側の直径よりも大きい。支持ピン13で回路基板6を支持することで、封止樹脂7の注入圧力による回路基板6のズレを抑制することができる。
Next, as shown in FIG. 7, after connecting the heat
次に、図8,9に示すように、リードフレーム2のリード端子部を下金型12とで挟み込むように上金型14を配置する(上金型設置工程)。上金型14と下金型12とに設けられたリード端子固定位置でリードフレーム2のリード端子部分を挟み込むことで、モールド成形時のリードフレーム2の位置ズレを抑制し、金型内でリードフレーム2を固定することができる。
Next, as shown in FIGS. 8 and 9, the
次に、図10,11に示すように、上金型14と下金型12とで囲まれ、熱伝導部材1とリードフレーム2と回路基板6とが配置された金型内部に、封止樹脂7を充填する(封止部材充填工程)。図10は、封止樹脂7の金型内部への充填途中段階の状況を模式的に表わしたものである。封止樹脂7は、例えば、金型の左側に設けた注入口より充填される。図11は、封止樹脂7で金型内を充填後、支持ピン13を金型内から引き抜いた後を模式的に表わしたものである。封止樹脂7を金型内へ充填後、封止樹脂7が硬化する前に、支持ピン13を下金型内部から引き抜く(支持ピン引き抜き工程)。この後、金型内を加圧することで、支持ピン13が引き抜かれた貫通孔8と貫通孔81と加工穴11とに封止樹脂7が充填され、貫通孔8と貫通孔81と加工穴11とは封止樹脂7で埋め込まれる(金型内再加圧(充填)工程)。このため、貫通孔8と貫通孔81と加工穴11とが封止樹脂7で充填されていない場合と比べて絶縁性の向上が得られる。
Next, as shown in FIGS. 10 and 11, the
封止樹脂7の金型内への充填(注入)条件としては、例えば、注入速度は1mm/secで動作させることで注入することができる。このとき、金型内へ注入された封止樹脂7は、支持ピン13を下金型を通して引き抜くことができる程度の粘性である。支持ピン13を引き抜き後、例えば、注入後に10MPaで保圧を行うことで、貫通孔8、貫通孔81及び加工穴11へ封止樹脂7を再充填することができる。封止樹脂7を充填後、硬化処理を実施する。例えば、封止樹脂7の硬化処理条件としては、150℃、2時間の条件で行う(封止部材硬化工程)。このように、硬化処理を行うことで充填された封止樹脂7が硬化される。また、封止樹脂7の材料等に合わせて、封止樹脂7の硬化処理条件は適宜選択すればよい。
As a condition for filling (injecting) the sealing
以上の主要な製造工程を経ることで、図12に示す半導体装置100が製造できる。
By going through the above main manufacturing steps, the
図13は、この発明の実施の形態1における半導体装置の他の製造工程を示す断面構造模式図である。上述の半導体装置100の製造工程において、図9に示した上金型14を配置する場合、図13に示すように、上金型14からの押さえピン15で回路基板6を押さえることで、封止樹脂7の金型内への充填時における回路基板6の浮き上がりを抑制することができる。
FIG. 13 is a schematic cross-sectional structure diagram showing another manufacturing process of the semiconductor device according to the first embodiment of the present invention. When the
より具体的には、図13に示すように、押さえピン15が、回路基板6の加工穴11よりも、内側となる位置に回路基板6と接する位置で、上金型14から突出するように、押さえピン15を配置する。このように、押さえピン15を配置することで、モールド成型時に下金型12からの支持用ピン13だけでは封止樹脂7の流動によって回路基板6に浮きが発生する場合でも、回路基板6の浮き上がりを抑制できる。また、上金型14からの押さえピン15も下金型12の支持ピン13と同様に、封止樹脂7で金型内を充填後に、上金型14から引き抜かれる。引き抜かれた後は押さえピン15があった部分には、封止樹脂7が充填されるため、モールド成型後には押さえピン15があった部分の場所は残らない。
More specifically, as shown in FIG. 13, the holding
その後、図10から図12に示した工程を経ることで、半導体装置100を製造することができる。このような製造工程を経ることで、封止樹脂7の内部に回路基板6が内包(包埋)されるため、封止樹脂7の外周部に回路基板6が露出することなくモールド樹脂成型される。このため、回路基板6を支持するための支持部をなくしたので、従来リードフレーム2の端子を配置できなかった領域も使用することができるので、リードフレーム2の外部に露出する端子の配置の制限が少なく、小型化が可能な半導体装置100が得られる。なお、意図的に上金型14からの押さえピン15を回路基板6に押しつけたままにするなどして、押さえピン15の跡が封止樹脂7の上面側に残しても良い。
After that, the
図14は、この発明の実施の形態1における他の半導体装置を示す断面構造模式図である。図15は、この発明の実施の形態1における半導体装置の回路基板の他の加工穴形状を示す断面構造模式図である。図16は、この発明の実施の形態1における他の半導体装置の製造方法を示す断面構造模式図である。図17は、この発明の実施の形態1における半導体装置の回路基板の他の加工穴形状を示す断面構造模式図である。 FIG. 14 is a schematic cross-sectional structure diagram showing another semiconductor device according to the first embodiment of the present invention. FIG. 15 is a schematic cross-sectional structure showing the shape of another machined hole in the circuit board of the semiconductor device according to the first embodiment of the present invention. FIG. 16 is a schematic cross-sectional structure diagram showing a method of manufacturing another semiconductor device according to the first embodiment of the present invention. FIG. 17 is a schematic cross-sectional structure showing the shape of another machined hole in the circuit board of the semiconductor device according to the first embodiment of the present invention.
回路基板6に形成した加工穴11の形状としては、図14,15に示すような2段形状でもよい。このように加工穴11が2段形状の場合、回路基板6の上面側の穴の径が小さく、この部分で支持ピン13の上部と接することで、回路基板6を支持する。また、図16,17に示すような円形の非貫通の穴でもよい。回路基板6の厚みよりも加工穴11の深さを浅くすることで、非貫通の形状となる。このように加工穴11の形状が非貫通形状の場合、加工穴11が非貫通となった部分で支持ピン13の上部と接触することで、回路基板6を支持する。このように、加工穴11の形状は、支持ピン13を加工穴11に通し、加工穴11の途中で支持ピン13が加工穴11と接して回路基板6を支持できる形状であれば、どのような形状の加工穴11でも適用することができる。
The shape of the machined
以上のように構成された半導体装置100においては、熱伝導部材1に貫通孔8を設け、リードフレーム2に貫通孔81を設け、回路基板6に加工穴11を設けて、貫通孔8と貫通孔81と加工穴11とを熱伝導部材1の表面に対して垂直方向の同一直線上に配置し、支持ピン13で回路基板6を支持し回路基板6の外周部に設けた支持部を無くしたので、半導体装置の小型化ができる。
In the
また、回路基板6の外周部に設けた支持部をなくしたので、リードフレーム2のリード部の配置の自由度が広がり、封止樹脂7から外部へ突出する端子の配置の制限をなくすことができる。
Further, since the support portion provided on the outer peripheral portion of the
実施の形態2.
本実施の形態2においては、実施の形態1で用いた回路基板6との接続をボンディングワイヤ5から接続部材19とした点が異なる。実施の形態1では、リードフレーム2と回路基板6とを接続するボンディングワイヤ5に回路基板6を支持するための剛性を持たせていたが、本実施の形態では、特に支持する必要はなく、リードフレーム2と回路基板6とを電気的に接続することができれば良い。このように、回路基板6との接続を接続部材としたので、回路基板6の外周部に設けた支持部をなくし、半導体装置を小型化することができる。なお、その他の点については、実施の形態1と同様であるので、詳しい説明は省略する。
The second embodiment is different in that the connection with the
このような場合においても、熱伝導部材1に貫通孔8を設け、リードフレーム2に貫通孔81を設け、回路基板6に加工穴11を設けて、貫通孔8と貫通孔81と加工穴11とを熱伝導部材1の表面に対して垂直方向の同一直線上に配置し、支持ピン13で回路基板6を支持し回路基板6の外周部に設けた支持部を無くしたので、半導体装置を小型化することができる。
Even in such a case, the heat
図18は、この発明の実施の形態2における半導体装置を示す断面構造模式図である。図18において、半導体装置200は、熱伝導部材1、リードフレーム2、接合材であるはんだ3、半導体素子4、ボンディングワイヤ5、回路基板6、封止部材である封止樹脂7、接続部材19を備えている。また、熱伝導部材1は、第一穴である貫通孔8を備え、リードフレーム2は、第二穴である貫通孔81を備えている。さらに、回路基板6は、第三穴である加工穴11、第四穴であるリードフレーム押さえピン用穴17を備えている。
FIG. 18 is a schematic cross-sectional structure diagram showing the semiconductor device according to the second embodiment of the present invention. In FIG. 18, the
封止樹脂7は、上面にピン跡18を備えている。リードフレーム2と回路基板6との接続は、実施の形態1とは異なり、リードフレーム2と回路基板6とを電気的に接続可能な方法であれば良く、ボンディングワイヤ、リード端子等でも良い。実施の形態2では、回路基板6を中空で保持(支持)する必要はないため、接続部材19に剛性は必要ではなく、リードフレーム2と回路基板6とが電気的に接続可能な方法を用いれば良く、ボンディングワイヤを用いた場合でも、電気的に許容可能であれば、接続する本数を減らして形成することができる。
The sealing
回路基板6は、半導体装置200内のリードフレーム2の上方に配置されており、リードフレーム2と接続部材19で電気的に接続されている。回路基板6は、回路基板6を上下に貫通する加工穴11を有しており、加工穴11は、半導体装置200の上面側である回路基板6の上面とリードフレーム2側である回路基板6の下面とで加工穴11の直径が異なり、回路基板6の下面側の加工穴11の直径は、回路基板6の上面側の加工穴11の直径よりも大きくなっている。すなわち、断面図を見ると加工穴11の形状は、台形の形状になっている。実際には、加工穴11の形状は、回路基板6の上下面を貫通した円錐台状の形状である。また、回路基板6の上面側の加工穴11の直径は支持ピン13の直径よりも小さい。さらに、接続部材19は、リードフレーム2と回路基板6との電気的接続のために用いられる。このため、接続部材19としては、リードフレーム2の一部を用いても良く、本数を減らした(剛性をなくした)ボンディングワイヤ5を用いても良い。例えば、ボンディングワイヤ5を用いる場合、実施の形態1では、ボンディングワイヤ5の直径400μm程度が必要となるが、本実施の形態2では100μm程度となる。また、同じ直径のボンディングワイヤ5を用いた場合、本実施の形態2は実施の形態1よりもボンディングワイヤ5の本数が少なくて良い。
The
次に、上述のように構成された本実施の形態2の半導体装置200の製造方法について説明する。
Next, a method of manufacturing the
基本的には、実施の形態1で示した図6から図12の工程を経ることで、半導体装置200を製造することができる。実施の形態2では、図13で示した上金型14に配置した押さえピン15を、押さえピン15とリードフレーム押さえピン16とし、回路基板6にリードフレーム押さえピン用穴17を設けた点が異なっている。
Basically, the
金型内部への封止樹脂7の充填時に、リードフレーム2と絶縁シート1bとの間に封止樹脂7が潜り込みリードフレーム2が浮いてしまう場合がある。このようなリードフレーム2の浮きを抑制するために、回路基板6の押さえピン15の先端部分(下部)に、押さえピン15より細い径のリードフレーム押さえピン16を設け、細い径のリードフレーム押さえピン16のみを回路基板6に設けたリードフレーム押さえピン用穴17の中を通してリードフレーム2の押さえを行っても良い。押さえピン15及びリードフレーム押さえピン16は、リードフレーム2あるいは回路基板6と完全に接触しなくても浮き防止の効果があるため、回路基板6とリードフレーム2には、それぞれ成型時に接触していなくてもよい。
When the sealing
モールド成型後の半導体装置200の形状として、封止樹脂7の上面にピン跡18が形成される。これは、後述する製造工程において、回路基板6の押さえピン15、またはリードフレーム2押さえピン16の跡である。
As the shape of the
図19は、この発明の実施の形態2における半導体装置の製造工程を示す断面構造模式図である。図20は、この発明の実施の形態2における半導体装置半導体装置の製造工程を示す断面構造模式図である。図21は、この発明の実施の形態2における半導体装置の製造工程を示す断面構造模式図である。図22は、この発明の実施の形態2における半導体装置の製造工程を示す断面構造模式図である。上述の半導体装置100の製造工程において、図13に示した上金型14を配置し、回路基板6を押さえピン15で押さえる場合に換えて、図19,20に示すように、押さえピン15の下部(リードフレーム2側)にリードフレーム押さえピン16を配置し、回路基板6に設けたリードフレーム押さえピン用穴17を通して、リードフレーム2をリードフレーム押さえピン16で押さえることができる。同時に押さえピン15により回路基板6を押さえることができる。
FIG. 19 is a schematic cross-sectional structure diagram showing a manufacturing process of the semiconductor device according to the second embodiment of the present invention. FIG. 20 is a schematic cross-sectional structure diagram showing a manufacturing process of the semiconductor device semiconductor device according to the second embodiment of the present invention. FIG. 21 is a schematic cross-sectional structure diagram showing a manufacturing process of the semiconductor device according to the second embodiment of the present invention. FIG. 22 is a schematic cross-sectional structure diagram showing a manufacturing process of the semiconductor device according to the second embodiment of the present invention. In the manufacturing process of the
その後、図11に示したように、金型内に封止樹脂7を充填する。金型内に封止樹脂7を充填後、図21に示したように、支持ピン13を下金型12から、リードフレーム押さえピン16を上金型14から引き抜く(支持ピン引き抜き工程)。このとき、回路基板6の押さえピン15は金型内に残しておく。この後、金型内を加圧することで、支持ピン13が引き抜かれた貫通孔8と加工穴11とリードフレーム2押さえピン用穴17とに封止樹脂7が充填され、貫通孔8と加工穴11とは封止樹脂7で埋め込まれる(金型内再加圧(充填)工程)。このように、引き抜かれた後は支持ピン13とリードフレーム2の押さえピン16があった部分には、封止樹脂7が充填されるため、モールド成型後には支持ピン13とリードフレーム2の押さえピン16があった部分の場所は残らない。回路基板6の押さえピン15があった部分が、封止樹脂7が充填されないため、ピン跡18として封止樹脂7の上面側に凹部が形成される。
Then, as shown in FIG. 11, the mold is filled with the sealing
封止樹脂7を充填後、硬化処理を実施する。例えば、封止樹脂7の硬化処理条件としては、150℃、2時間の条件で行う(充填部材硬化工程)。このように、硬化処理を行うことで充填された封止樹脂7が硬化される。また、封止樹脂7の材料等に合わせて、封止樹脂7の硬化処理条件は適宜選択すればよい。封止樹脂7を硬化後、金型から取り出す。
After filling the sealing
以上の主要な製造工程を経ることで、図22に示す半導体装置200を製造することができる。
By going through the above main manufacturing steps, the
図23は、この発明の実施の形態2における半導体装置の他の製造工程を示す断面構造模式図である。上述の半導体装置200の製造方法において、図21を図23に置き換えても同様に半導体装置200を製造することができる。図23では、図21において、リードフレーム2の押さえピン16のみを上金型14から引き抜く代わりに、押さえピン15とリードフレーム押さえピン16とを一体として押さえピン15のみを上金型14から引き抜くことで対応できる。
FIG. 23 is a schematic cross-sectional structure showing another manufacturing process of the semiconductor device according to the second embodiment of the present invention. In the method for manufacturing the
以上のように構成された半導体装置200においては、熱伝導部材1に貫通孔8を設け、回路基板6に加工穴11を設けて、貫通孔8と加工穴11とを熱伝導部材1の表面に対して垂直方向の同一直線上に配置し、支持ピン13で回路基板6を支持し回路基板6の外周部に設けた支持部を無くしたので、半導体装置の小型化ができる。
In the
また、回路基板6の外周部に設けた支持部をなくしたので、リードフレーム2のリード部の配置の自由度が広がり、封止樹脂7から外部へ突出する端子の配置の制限をなくすことができる。
Further, since the support portion provided on the outer peripheral portion of the
さらに、リードフレーム押さえピン16を設け、リードフレーム2を押さえたので、リードフレーム2の下面へ封止樹脂7の回り込みが低減でき、リードフレーム2の浮きを抑制することができる。
Further, since the lead
なお、本実施の形態2では、リードフレーム押さえピン16を設けたが、リードフレーム2の浮き上がりを考慮した封止樹脂7の注入条件を用いる場合は、リードフレーム押さえピン16を用いなくてもよい。その場合は、リードフレーム押さえピン用穴17も形成する必要がない。
Although the lead
実施の形態3.
本実施の形態3においては、実施の形態1で用いたリードフレーム2との禁止領域である隙間10を、リードフレーム2の外周部に設けた段差部9と同様の段差部91とした点が異なる。このように、リードフレーム2の貫通孔81の上方の対応する位置に段差部91を設け、リードフレーム2と金属箔1bとの距離を確保したので、リードフレーム2の端部の禁止領域の隙間10と熱伝導部材1の貫通孔8との距離が近くなった場合でも、リードフレーム2の端部と熱伝導部材1との距離が確保できるので、半導体装置300の絶縁性を確保することができる。なお、その他の点については、実施の形態1と同様であるので、詳しい説明は省略する。
In the third embodiment, the
図24は、この発明の実施の形態3における半導体装置を示す断面構造模式図である。図24において、半導体装置300は、熱伝導部材1、リードフレーム2、接合材であるはんだ3、半導体素子4、ボンディングワイヤ5、回路基板6、封止部材である封止樹脂7を備えている。また、また、熱伝導部材1は、第一穴である貫通孔8を、リードフレーム2は、第二穴である貫通孔81を備えている。さらに、回路基板6は、第三穴である加工穴11を備えている。
FIG. 24 is a schematic cross-sectional structure diagram showing the semiconductor device according to the third embodiment of the present invention. In FIG. 24, the
図25は、この発明の実施の形態3における半導体装置の端部近傍における断面構造模式図である。図において、リードフレーム2は、貫通孔81の隙間10に対応する位置のリードフレーム2に段差部91を備えている。段差部91は、封止樹脂7の入り込んだ部位となる。リードフレーム2の段差部91は、熱伝導部材1の金属箔1aと封止樹脂7の界面に沿った絶縁破壊を抑制するための構造である。段差部91は、熱伝導部材1とリードフレーム2との絶縁性を確保するために必要な段差距離を備えている。このため、リードフレーム2の禁止領域の隙間10が絶縁性の確保のために十分な距離が得られない場合でも、絶縁性を確保するために十分な距離となるように段差部91の隙間を設定することで、半導体装置300の絶縁性が確保できる。熱伝導部材1の上面である絶縁シート1bの上面から段差部91の下面までの距離が隙間10に相当する。また、絶縁耐圧を確保する観点から、隙間10は、段差部91を設けた場合においても、貫通孔8の外周部に確保されている。
FIG. 25 is a schematic cross-sectional structure near the end of the semiconductor device according to the third embodiment of the present invention. In the figure, the
リードフレーム2の段差部91は、リードフレーム2と熱伝導部材2との段差である。リードフレーム2の段差部91は、例えば、半抜き加工を行うことによって形成される。リードフレーム2の段差部91の高さ(熱伝導部材1の絶縁シート1bの上面から段差部91の下面までの距離)は、例えば、0.1mm以上かつ、リードフレーム2の厚みの半分の0.3mm以下とする。0.1mm以上とすることで、熱伝導部材1とリードフレーム2との間に充填される封止樹脂7内にボイドが発生するのを抑制できる。
The
また、リードフレーム2の厚みの半分の0.3mm以下とすることで強度を確保することができる。さらに、段差部91を設け、封止樹脂7で段差部91を充填することで熱伝導部材1の金属箔1aとリードフレーム2との間の絶縁耐圧も向上することができる。
Further, the strength can be ensured by setting the thickness to 0.3 mm or less, which is half the thickness of the
以上のように構成された半導体装置300においては、熱伝導部材1に貫通孔8を設け、リードフレーム2に貫通孔81を設け、回路基板6に加工穴11を設けて、貫通孔8と貫通孔81と加工穴11とを熱伝導部材1の表面に対して垂直方向の同一直線上に配置し、支持ピン13で回路基板6を支持し回路基板6の外周部に設けた支持部を無くしたので、半導体装置の小型化ができる。
In the
また、回路基板6の外周部に設けた支持部をなくしたので、リードフレーム2のリード部の配置の自由度が広がり、封止樹脂7から外部へ突出する端子の配置の制限をなくすことができる。
Further, since the support portion provided on the outer peripheral portion of the
さらに、リードフレーム2の貫通孔81の上方の対応する位置に、段差部91を設けたので、リードフレーム2の貫通孔81の端部の禁止領域の隙間10での絶縁性を確保したまま半導体装置の小型化をすることができる。
Further, since the
実施の形態4.
本実施の形態4は、上述した実施の形態1から3にかかる半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態4として、三相のインバータに本発明を適用した場合について説明する。
In the fourth embodiment, the semiconductor device according to the first to third embodiments described above is applied to the power conversion device. Although the present invention is not limited to a specific power conversion device, the case where the present invention is applied to a three-phase inverter will be described below as a fourth embodiment.
図26は、この発明の実施の形態6における電力変換装置を適用した電力変換システムの構成を示すブロック図である。 FIG. 26 is a block diagram showing a configuration of a power conversion system to which the power conversion device according to the sixth embodiment of the present invention is applied.
図26に示す電力変換システムは、電源1000、電力変換装置2000、負荷3000を備えている。電源1000は、直流電源であり、電力変換装置2000に直流電力を供給する。電源1000は種々のもので構成することができ、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路、AC/DCコンバータなどで構成することとしてもよい。また、電源1000を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成することとしてもよい。
The power conversion system shown in FIG. 26 includes a
電力変換装置2000は、電源1000と負荷3000との間に接続された三相のインバータであり、電源1000から供給された直流電力を交流電力に変換し、負荷3000に交流電力を供給する。電力変換装置2000は、図26に示すように、電源1000から入力される直流電力を交流電力に変換して出力する主変換回路2001と、主変換回路2001を制御する制御信号を主変換回路2001に出力する制御回路2003とを備えている。
The
負荷3000は、電力変換装置2000から供給された交流電力によって駆動される三相の電動機である。なお、負荷3000は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、空調機器向けの電動機等として用いられる。
The
以下、電力変換装置2000の詳細を説明する。主変換回路2001は、半導体装置2002に内蔵されたスイッチング素子と還流ダイオードとを備えており(図示せず)、スイッチング素子がスイッチングすることによって、電源1000から供給される直流電力を交流電力に変換し、負荷3000に供給する。主変換回路2001の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路2001は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列に接続された6つの還流ダイオードとから構成することができる。主変換回路2001は、各スイッチング素子、各還流ダイオードなどを内蔵する上述した実施の形態1から5のいずれかに相当する半導体装置2002によって構成される。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。各上下アームの出力端子、すなわち主変換回路2001の3つの出力端子は、負荷3000に接続される。
The details of the
また、主変換回路2001は、各スイッチング素子を駆動する駆動回路(図示なし)を備えている。駆動回路は半導体装置2002に内蔵されていてもよいし、半導体装置2002とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路2001のスイッチング素子を駆動する駆動信号を生成し、主変換回路2001のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路2003からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。
Further, the
制御回路2003は、負荷3000に所望の電力が供給されるよう主変換回路2001のスイッチング素子を制御する。具体的には、負荷3000に供給すべき電力に基づいて主変換回路2001の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路2001を制御することができる。また、各時点においてオン状態となるべきスイッチング素子にはオン信号を出力し、オフ状態となるべきスイッチング素子にはオフ信号を出力されるように、主変換回路2001が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
The control circuit 2003 controls the switching element of the
以上のように構成された本実施の形態4に係る電力変換装置においては、主変換回路2001の半導体装置2002として実施の形態1から3にかかる半導体装置を適用するため、信頼性向上を実現することができる。
In the power conversion device according to the fourth embodiment configured as described above, since the semiconductor devices according to the first to third embodiments are applied as the
本実施の形態では、2レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが3レベル、マルチレベルの電力変換装置であってもよいし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用してもよい。また、直流負荷等に電力を供給する場合にはDC/DCコンバータ、AC/DCコンバータなどに本発明を適用することもできる。 In the present embodiment, an example of applying the present invention to a two-level three-phase inverter has been described, but the present invention is not limited to this, and can be applied to various power conversion devices. In the present embodiment, the two-level power conversion device is used, but a three-level, multi-level power conversion device may be used. It may be applied. Further, when supplying electric power to a DC load or the like, the present invention can be applied to a DC / DC converter, an AC / DC converter, or the like.
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器、非接触器給電システムの電源装置等として用いることもでき、さらには、太陽光発電システム、蓄電システム等のパワーコンディショナーとして用いることもできる。 Further, the power conversion device to which the present invention is applied is not limited to the case where the above-mentioned load is an electric motor. For example, a power supply device for a discharge machine, a laser machine, an induction heating cooker, or a non-contact power supply system. It can also be used as a power conditioner for a photovoltaic power generation system, a power storage system, or the like.
上述した実施の形態は、すべての点で例示であって制限的なものではないと解されるべきである。本発明の範囲は、上述した実施形態の範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更を含むものである。また、上記の実施形態に開示されている複数の構成要素を適宜組み合わせることにより発明を形成してもよい。 It should be understood that the embodiments described above are exemplary in all respects and not restrictive. The scope of the present invention is indicated by the scope of claims, not the scope of the above-described embodiments, and includes all modifications within the meaning and scope equivalent to the scope of claims. In addition, the invention may be formed by appropriately combining a plurality of components disclosed in the above-described embodiment.
1 熱伝導部材、1a 金属箔、1b 絶縁シート、2 リードフレーム、3 はんだ、4 半導体素子、5 ボンディングワイヤ、6 回路基板、7 封止樹脂、8,81 貫通孔、9,91 段差部、10 隙間、11 加工穴、12 下金型、13 支持用ピン、14 上金型、15 押さえピン、16 リードフレーム押さえピン、17 リードフレーム押さえピン用穴、18 ピン跡、19 接続部材、100,101,102,200,300,2002 半導体装置、1000 電源、2000 電力変換装置、2001 主変換回路、2003 制御回路、3000 負荷。 1 Heat conductive member, 1a metal foil, 1b insulating sheet, 2 lead frame, 3 solder, 4 semiconductor element, 5 bonding wire, 6 circuit board, 7 sealing resin, 8,81 through hole, 9,91 stepped portion, 10 Gap, 11 machined holes, 12 lower molds, 13 support pins, 14 upper molds, 15 holding pins, 16 lead frame holding pins, 17 lead frame holding pin holes, 18 pin marks, 19 connecting members, 100, 101 , 102, 200, 300, 2002 Semiconductor device, 1000 power supply, 2000 power conversion device, 2001 main conversion circuit, 2003 control circuit, 3000 load.
Claims (15)
前記熱伝導部材上に設けられ、半導体素子が搭載され、前記第一穴の上方の対応する位置に第二穴を有する金属部材と、
前記金属部材の上方に配置され、前記第二穴の上方の対応する位置に第三穴を有する回路基板と、
前記回路基板を内包し、前記第一穴と前記第二穴と前記第三穴とを充填し、前記熱伝導部材と前記金属部材と前記回路基板とを一体的に封止する封止部材とを備えた半導体装置。 A heat conductive member with a first hole and
A metal member provided on the heat conductive member, on which a semiconductor element is mounted, and having a second hole at a corresponding position above the first hole.
A circuit board that is located above the metal member and has a third hole at a corresponding position above the second hole.
A sealing member that includes the circuit board, fills the first hole, the second hole, and the third hole, and integrally seals the heat conductive member, the metal member, and the circuit board. Semiconductor device equipped with.
前記熱伝導部材と前記金属部材と前記回路基板とを下金型内へ配置し、前記第一穴と前記第二穴と前記第三穴とを用いて上下に移動する支持ピンで前記回路基板を支持する下金型内基材配置工程と、
前記金属部材の金属端子部分を前記下金型と上金型とで挟み込む上金型設置工程と、
前記回路基板を内包し、前記熱伝導部材と前記金属部材と前記回路基板とを一体的に封止部材で封止する封止部材充填工程と、
前記下金型から前記支持ピンを引き抜く支持ピン引き抜き工程と、
前記第一穴と前記第二穴と前記第三穴とに前記封止部材を充填する金型内再加圧工程と、
前記封止部材を硬化する封止部材硬化工程と、
を備えた半導体装置の製造方法。 A semiconductor element is mounted on a heat conductive member having a first hole, a metal member having a second hole is arranged at a corresponding position above the first hole, and the second hole is placed above the metal member. A base material preparation step of arranging a circuit board having a third hole at a corresponding position above the
The circuit board is provided with a support pin that arranges the heat conductive member, the metal member, and the circuit board in the lower mold, and moves up and down using the first hole, the second hole, and the third hole. And the base material placement process in the lower mold to support
The upper mold installation process of sandwiching the metal terminal portion of the metal member between the lower mold and the upper mold,
A sealing member filling step of including the circuit board and integrally sealing the heat conductive member, the metal member, and the circuit board with a sealing member.
A support pin pulling step of pulling out the support pin from the lower mold,
An in-mold repressurization step of filling the first hole, the second hole, and the third hole with the sealing member,
The sealing member curing step of curing the sealing member and
A method for manufacturing a semiconductor device provided with.
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
を備えた電力変換装置。 A main conversion circuit having the semiconductor device according to any one of claims 1 to 12 and converting and outputting input power.
A control circuit that outputs a control signal for controlling the main conversion circuit to the main conversion circuit,
Power converter equipped with.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018018149A JP6777109B2 (en) | 2018-02-05 | 2018-02-05 | Semiconductor device, its manufacturing method and power conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018018149A JP6777109B2 (en) | 2018-02-05 | 2018-02-05 | Semiconductor device, its manufacturing method and power conversion device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019135741A JP2019135741A (en) | 2019-08-15 |
JP6777109B2 true JP6777109B2 (en) | 2020-10-28 |
Family
ID=67624195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018018149A Active JP6777109B2 (en) | 2018-02-05 | 2018-02-05 | Semiconductor device, its manufacturing method and power conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6777109B2 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139218A (en) * | 1994-11-08 | 1996-05-31 | Hitachi Ltd | Hybrid integrated circuit device and its manufacture |
JPH11111746A (en) * | 1997-10-07 | 1999-04-23 | Miyazaki Oki Electric Co Ltd | Method and device for manufacturing semiconductor device |
JP2009123953A (en) * | 2007-11-15 | 2009-06-04 | Omron Corp | Transfer mold power module |
JP2011044452A (en) * | 2009-08-19 | 2011-03-03 | Denso Corp | Electronic device and method of manufacturing the same |
JP4947135B2 (en) * | 2009-12-04 | 2012-06-06 | 株式会社デンソー | Semiconductor package and manufacturing method thereof |
JP5518000B2 (en) * | 2011-06-10 | 2014-06-11 | 三菱電機株式会社 | Power module and manufacturing method thereof |
JP6365322B2 (en) * | 2015-01-23 | 2018-08-01 | 三菱電機株式会社 | Semiconductor device |
-
2018
- 2018-02-05 JP JP2018018149A patent/JP6777109B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019135741A (en) | 2019-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9437508B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
US11404340B2 (en) | Semiconductor device and power conversion apparatus | |
JP6575739B1 (en) | Semiconductor device, semiconductor device manufacturing method, and power conversion device | |
JP7001186B1 (en) | Manufacturing methods for semiconductor devices, semiconductor modules, vehicles, and semiconductor devices | |
US11699666B2 (en) | Semiconductor device and power conversion device | |
CN111052325B (en) | Semiconductor module and power conversion device | |
CN113316844A (en) | Semiconductor device, method for manufacturing semiconductor device, and power conversion device | |
US11908822B2 (en) | Power semiconductor module and power conversion apparatus | |
US20240222233A1 (en) | Semiconductor device and power converter | |
JP6777109B2 (en) | Semiconductor device, its manufacturing method and power conversion device | |
US11652032B2 (en) | Semiconductor device having inner lead exposed from sealing resin, semiconductor device manufacturing method thereof, and power converter including the semiconductor device | |
JP7019024B2 (en) | Semiconductor equipment and power conversion equipment | |
CN113841235B (en) | Semiconductor module, method for manufacturing semiconductor module, and power conversion device | |
JP6279186B1 (en) | Semiconductor device and power conversion device | |
JP7237258B1 (en) | Semiconductor equipment and power conversion equipment | |
JP6885522B1 (en) | Semiconductor device, power conversion device and manufacturing method of semiconductor device | |
CN115516611B (en) | Semiconductor device, method of manufacturing the same, and power conversion device | |
US20220199476A1 (en) | Semiconductor device, method for manufacturing semiconductor device, and power conversion device | |
JP2024138858A (en) | POWER SEMICONDUCTOR DEVICE, POWER CONVERSION DEVICE, AND METHOD FOR MANUFACTURING POWER SEMICONDUCTOR DEVICE | |
JP2022067815A (en) | Semiconductor device, power conversion device, and manufacturing method for semiconductor device | |
CN115280496A (en) | Semiconductor device and power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200921 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6777109 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |