JP2016136604A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2016136604A JP2016136604A JP2015011750A JP2015011750A JP2016136604A JP 2016136604 A JP2016136604 A JP 2016136604A JP 2015011750 A JP2015011750 A JP 2015011750A JP 2015011750 A JP2015011750 A JP 2015011750A JP 2016136604 A JP2016136604 A JP 2016136604A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- mold resin
- semiconductor device
- semiconductor element
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 237
- 239000011347 resin Substances 0.000 claims abstract description 65
- 229920005989 resin Polymers 0.000 claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 230000000149 penetrating effect Effects 0.000 claims abstract description 9
- 239000011888 foil Substances 0.000 claims description 12
- 239000004519 grease Substances 0.000 claims description 5
- 230000005855 radiation Effects 0.000 abstract description 3
- 230000017525 heat dissipation Effects 0.000 description 21
- 230000000052 comparative effect Effects 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 238000001816 cooling Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本発明は、例えば大電流のスイッチングに用いられる半導体装置に関する。 The present invention relates to a semiconductor device used, for example, for switching a large current.
特許文献1には、チップと、チップを覆う樹脂を備えた半導体装置が開示されている。 Patent Document 1 discloses a semiconductor device including a chip and a resin that covers the chip.
複数の半導体素子を搭載する半導体装置では、複数の半導体素子のそれぞれから発生する熱が干渉し、半導体装置の温度が高くなる問題があった。その結果半導体素子が劣化する問題があった。 In a semiconductor device on which a plurality of semiconductor elements are mounted, there is a problem that heat generated from each of the plurality of semiconductor elements interferes and the temperature of the semiconductor device increases. As a result, there is a problem that the semiconductor element deteriorates.
半導体素子の温度上昇を抑制するために、半導体素子間の距離を大きくすると半導体装置が大型化してしまう問題があった。 If the distance between the semiconductor elements is increased in order to suppress the temperature rise of the semiconductor elements, there is a problem that the semiconductor device is increased in size.
本発明は、上述のような課題を解決するためになされたもので、小型化に好適な、良好な放熱性を有する半導体装置を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor device having good heat dissipation suitable for downsizing.
本願の発明に係る半導体装置は、複数の半導体素子と、該複数の半導体素子を覆うモールド樹脂と、該モールド樹脂の上に設けられ、該複数の半導体素子の上に位置する金属板と、を備え、該モールド樹脂の厚み方向に、該金属板と該モールド樹脂を貫く第1貫通穴が設けられたことを特徴とする。 A semiconductor device according to the present invention includes a plurality of semiconductor elements, a mold resin covering the plurality of semiconductor elements, and a metal plate provided on the mold resin and positioned on the plurality of semiconductor elements. And a first through hole penetrating the metal plate and the mold resin is provided in the thickness direction of the mold resin.
本願の発明に係る他の半導体装置は、複数の半導体素子と、該複数の半導体素子を覆うモールド樹脂と、を備え、該複数の半導体素子のいずれか1つの半導体素子の直上の該モールド樹脂を横方向に貫く第1横方向貫通穴が形成されたことを特徴とする。 Another semiconductor device according to the invention of the present application includes a plurality of semiconductor elements and a mold resin that covers the plurality of semiconductor elements, and the mold resin immediately above any one of the plurality of semiconductor elements is disposed on the mold resin. A first lateral through hole penetrating in the lateral direction is formed.
本願の発明に係る他の半導体装置は、第1半導体素子と、第2半導体素子と、該第1半導体素子及び該第2半導体素子を覆うモールド樹脂と、を備え、該第1半導体素子と該第2半導体素子の間の該モールド樹脂には、凹部が形成されたことを特徴とする。 Another semiconductor device according to the invention of the present application includes a first semiconductor element, a second semiconductor element, and a mold resin that covers the first semiconductor element and the second semiconductor element, and the first semiconductor element and the A recess is formed in the mold resin between the second semiconductor elements.
本願の発明に係る他の半導体装置は、第1半導体素子と、第2半導体素子と、該第1半導体素子と該第2半導体素子を覆うモールド樹脂と、該第1半導体素子の裏面側に設けられた第1絶縁シートと、該第2半導体素子の裏面側に設けられた、該第1絶縁シートと接触しない第2絶縁シートと、を備えたことを特徴とする。 Another semiconductor device according to the present invention includes a first semiconductor element, a second semiconductor element, a mold resin that covers the first semiconductor element and the second semiconductor element, and a back surface side of the first semiconductor element. And a second insulating sheet provided on the back side of the second semiconductor element and not in contact with the first insulating sheet.
本発明によれば、新しい放熱経路を提供したり、半導体素子間の熱の往来を抑制したりすることで、小型化に好適な、良好な放熱性を有する半導体装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device which has favorable heat dissipation suitable for size reduction can be provided by providing a new thermal radiation path | route or suppressing the passage of the heat | fever between semiconductor elements.
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。 A semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. The same or corresponding components are denoted by the same reference numerals, and repeated description may be omitted.
実施の形態1.
図1は、本発明の実施の形態1に係る半導体装置10の断面図である。半導体装置10は、半導体素子12、14を備えている。半導体素子12は例えばIGBT(Insulated Gate Bipolar Transistor)などの大電流をスイッチングするスイッチング素子である。半導体素子14は例えば還流ダイオード(Free Wheeling Diode)である。
Embodiment 1 FIG.
FIG. 1 is a sectional view of a
半導体素子12の裏面のコレクタと半導体素子14の裏面のカソードは、はんだによってフレーム16に固定されている。半導体素子12、14の熱抵抗を下げるために、フレーム16は例えば銅または銅合金で形成されている。フレーム16にはめっき処理を施してもよい。
The collector on the back surface of the
半導体素子12、14の裏面に接するフレーム16には、絶縁シート18が接している。絶縁シート18には金属箔20が接している。金属箔20の材料は例えば銅である。半導体素子12の上面のエミッタと半導体素子14の上面のアノードはワイヤ22aで接続されている。半導体素子14のアノードはワイヤ22bにより、フレーム16とは別のフレームに接続されている。ワイヤ22a、22bは例えば太線アルミワイヤである。
An
半導体素子12、14はモールド樹脂24で覆われている。フレーム16の一部と金属箔20の裏面はモールド樹脂24の外に露出している。モールド樹脂24の中から外にリード端子26が伸びている。モールド樹脂24の中のリード端子26には、樹脂ペースト等で制御IC28が固定されている。制御IC28はワイヤ22cで半導体素子12のゲートに接続されている。ワイヤ22cは例えば細線金ワイヤである。制御IC28は、半導体素子12のゲートに半導体素子12のオンオフを切り替える制御信号を伝送する。このように、半導体装置10は、トランスファーモールド型のパワーモジュールを構成している。
The
モールド樹脂24の上には金属板32が設けられている。金属板32の材料は、放熱性の良い材料であれば特に限定されないが、例えば銅である。金属板32は、複数の半導体素子の上に位置している。そして、モールド樹脂24の厚み方向に、金属板32とモールド樹脂24を貫く第1貫通穴34が設けられている。本発明の実施の形態1では、第1貫通穴34は、金属板32とモールド樹脂24に加えて、絶縁シート18と金属箔20を貫いている。
A
図2は、半導体素子と第1貫通穴の位置関係を示す平面図である。モールド樹脂の中には、半導体素子12、14に加えて半導体素子40、42がある。半導体素子40、42は、それぞれIGBTと還流ダイオードである。半導体素子40のコレクタと半導体素子42のカソードがフレーム17に固定されている。半導体素子40のエミッタと半導体素子42のアノードがワイヤ接続されている。したがって、半導体装置10は、2つのアームを有するレグを構成している。
FIG. 2 is a plan view showing the positional relationship between the semiconductor element and the first through hole. In the mold resin, there are
第1貫通穴34は、平面視で、複数の半導体素子の間に設けられている。具体的には、第1貫通穴34は、半導体素子12と半導体素子40の間に設けられている。ところで、金属板32は、モールド樹脂24の中で特に高温になりやすい場所の上に設ける。特に高温になりやすい場所とは、本発明の実施の形態1では、半導体素子12と半導体素子40の間である。したがって、金属板32は、少なくとも半導体素子12と半導体素子40の間の直上に設ける。しかし、金属板32は放熱性を高める機能を有するので、半導体素子間の上だけでなく、半導体素子が形成された領域全体の上に設けることが好ましい。具体的には、半導体素子12、14、40、42が形成された領域全体の上に金属板32を設けることが好ましい。
The first through
図3は、半導体装置の斜視図である。第1貫通穴34はモールド樹脂24のほぼ中央に設けられている。図4は、ヒートシンクに固定された半導体装置の断面図である。ヒートシンク50は、平坦部50aと平坦部50aに接続されたフィン部分50bを備えている。ヒートシンク50にはねじ穴50cが設けられている。半導体装置は、このねじ穴50cに挿入されたねじ52によってヒートシンク50に固定されている。ねじ52の頭部は金属板32と接触している。ねじ52の軸部(ねじ山が刻まれた部分)は第1貫通穴34を通りねじ穴50cに螺合されている。
FIG. 3 is a perspective view of the semiconductor device. The first through
半導体装置10がヒートシンク50にねじ止めされた状態では、半導体装置の裏面に露出した金属箔20が、金属箔20とヒートシンク50の間に設けられたグリスを介してヒートシンク50に接する。
In a state in which the
ここで、本発明の実施の形態1に係る半導体装置の特徴の理解を容易にするために、比較例について説明する。図5は、比較例の半導体装置の放熱経路を示す図である。比較例の半導体装置は、図1の半導体装置とほぼ同じであるが、第1貫通穴34がない点で図1の半導体装置と異なる。比較例の半導体装置の放熱経路としては、半導体素子から、フレーム、絶縁シート、金属箔、及びグリスを経由してヒートシンクに至る第1経路と、半導体素子からモールド樹脂を介して金属板に至る第2経路がある。
Here, a comparative example will be described in order to facilitate understanding of the characteristics of the semiconductor device according to the first embodiment of the present invention. FIG. 5 is a diagram illustrating a heat dissipation path of the semiconductor device of the comparative example. The semiconductor device of the comparative example is substantially the same as the semiconductor device of FIG. 1, but differs from the semiconductor device of FIG. 1 in that the first through
図6は、本発明の実施の形態1に係る半導体装置の放熱経路を示す図である。本発明の実施の形態1に係る半導体装置の放熱経路としては、前述の第1経路と第2経路に加えて、半導体素子から、モールド樹脂24、金属板32及びねじ52を経由してヒートシンク50に至る第3経路がある。したがって、従って比較例の半導体装置にはない第3経路により半導体装置の放熱性を高めることができる。第3経路は半導体装置に第1貫通穴34を開けて簡単に形成できるので、半導体装置を大型化する必要はない。よって、実施の形態1の半導体装置は小型化に好適である。
FIG. 6 is a diagram showing a heat dissipation path of the semiconductor device according to the first embodiment of the present invention. As a heat dissipation path of the semiconductor device according to the first embodiment of the present invention, in addition to the first path and the second path described above, the
第1貫通穴34は、第1貫通穴がない場合に、複数の半導体素子の熱干渉によって温度が最大となる場所に形成することが好ましい。温度が最大となる場所に第1貫通穴を形成することでこの位置での放熱を促進できる。本発明の実施の形態1では、半導体素子12と半導体素子40の間の位置が、熱干渉によって温度が最大になる場所であるので、半導体素子12と半導体素子40の間に第1貫通穴を形成した。
The first through
第1貫通穴34の位置は変更可能である。第1貫通穴34は必ずしも温度が最大となる場所に形成しなくてもよい。例えば複数の半導体素子が設けられた領域全体が高温になる場合は、複数の半導体素子が設けられた、ある程度広がりのある領域のどこかに第1貫通穴34を設ければ、十分に放熱性を高めることができる。なお、第1貫通穴34を設ける際には、ワイヤを切断したり、半導体素子にダメージを与えたりしないよう注意する必要がある。
The position of the first through
金属箔20は省略しても良い。その場合、絶縁シート18とヒートシンク50の間にグリスを設ける。絶縁シート18を省略して、半導体素子の裏面をモールド樹脂24で覆ってもよい。そのような構造はフルモールド構造と呼ばれている。
The
第1貫通穴34は複数設けてもよい。第1貫通穴34を複数設けると第3経路の数を増やすことができるので、更なる放熱性の向上が可能となる。第1貫通穴にねじを通さず、第1貫通穴を半導体素子の空冷に用いることも有効である。これらの変形は以下の実施の形態に係る半導体装置に適宜応用できる。なお、以下の実施の形態に係る半導体装置は、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。
A plurality of first through
実施の形態2.
図7は、実施の形態2に係る半導体装置の断面図である。モールド樹脂24に、モールド樹脂24を厚み方向に貫通する第2貫通穴60が複数形成されている。第2貫通穴60は、半導体素子、ワイヤ、及びフレームの絶縁を確保できる位置に形成する。第2貫通穴60は必ずしも金属板32を貫通する必要はなく、半導体装置の任意の位置に形成する。半導体装置を空冷する場合、第2貫通穴60を空気が通ることができ、対流による放熱が可能となる。また、水冷の場合、第2貫通穴60に水(冷媒)を通すことにより放熱性を高めることができる。
Embodiment 2. FIG.
FIG. 7 is a cross-sectional view of the semiconductor device according to the second embodiment. A plurality of second through
実施の形態3.
図8は、実施の形態3に係る半導体装置の断面図である。第2貫通穴62の開口幅はモールド樹脂24の上面側と下面側で異なっている。本発明の実施の形態3に係る半導体装置では、半導体装置の上方から下方へ空気が流れることを想定し、第2貫通穴62の開口幅をモールド樹脂24の上面側でモールド樹脂24の下面側より大きくした。これにより、第2貫通穴62に空気が流入しやすくなり、半導体装置の熱を対流により放熱することができる。
Embodiment 3.
FIG. 8 is a cross-sectional view of the semiconductor device according to the third embodiment. The opening width of the second through
実施の形態4.
図9は、実施の形態4に係る半導体装置の断面図である。ヒートシンク50に、第2貫通穴60に通じる貫通穴50dが形成されている。これにより、貫通穴50dと第2貫通穴60の一方から他方へ空気が流れるので、半導体装置の熱を対流により放熱することができる。
Embodiment 4 FIG.
FIG. 9 is a cross-sectional view of the semiconductor device according to the fourth embodiment. A through
実施の形態5.
図10は、実施の形態5に係る半導体装置の断面図である。半導体素子12の直上のモールド樹脂24を横方向に貫く第1横方向貫通穴70が形成されている。第1横方向貫通穴70の他にも、モールド樹脂24を横方向に貫く横方向貫通穴が形成されている。
Embodiment 5 FIG.
FIG. 10 is a cross-sectional view of the semiconductor device according to the fifth embodiment. A first lateral through
第1横方向貫通穴70は半導体素子12のすぐ近くの穴であるため、第1横方向貫通穴70に空気が流入することで、対流によって半導体装置の放熱性を高めることができる。他の横方向貫通穴にも空気が流入することで半導体装置の放熱性が高まる。また、水冷の場合、これらの穴に水を通すことにより放熱性を高めることができる。なお、第1横方向貫通穴70は、複数の半導体素子のいずれか1つの半導体素子の直上のモールド樹脂24を横方向に貫くものであればよい。半導体素子のすぐ近くに横方向貫通穴を形成することで、放熱性を十分に高めることができる。
Since the first lateral through
実施の形態6.
図11は、実施の形態6に係る半導体装置の断面図である。本発明の実施の形態6に係る半導体装置は、半導体素子の裏面側には絶縁シートがなく、半導体素子の全方位にモールド樹脂があるものである。つまり、モールド樹脂24は、複数の半導体素子の下面を覆っている。半導体素子12の直下のモールド樹脂24を横方向に貫く第2横方向貫通穴72が形成されている。第2横方向貫通穴は半導体素子12のすぐ近くにあるので、第2横方向貫通穴72に空気が流入することで、対流によって半導体装置の放熱性を高めることができる。また、水冷の場合、穴に水を通すことにより放熱性を高めることができる。
Embodiment 6 FIG.
FIG. 11 is a cross-sectional view of the semiconductor device according to the sixth embodiment. In the semiconductor device according to the sixth embodiment of the present invention, there is no insulating sheet on the back side of the semiconductor element, and there is a mold resin in all directions of the semiconductor element. That is, the
第2横方向貫通穴は、複数の半導体素子のいずれか1つの半導体素子の直下のモールド樹脂24を横方向に貫くものであればよい。よって、半導体素子12の直下以外の位置に第2横方向貫通穴を形成してもよい。なお、第1横方向貫通穴70と第2横方向貫通穴72は半導体素子、ワイヤ及びフレームがない部分に設ける。
The second lateral through hole only needs to penetrate the
実施の形態7.
図12は、実施の形態7に係る半導体装置の断面図である。金属箔20の上に複数の絶縁シート18が設けられている。複数の絶縁シート18のそれぞれに半導体素子80が設けられている。半導体素子80は、モールド樹脂24に覆われている。図12には6つの半導体素子80が示されているが、その中の1つを第1半導体素子80aとし、第1半導体素子80aの隣の半導体素子を第2半導体素子80bとする。半導体素子の間のモールド樹脂には凹部24aが形成されている。例えば、第1半導体素子80aと第2半導体素子80bの間のモールド樹脂24には、凹部24aが形成されている。
FIG. 12 is a cross-sectional view of the semiconductor device according to the seventh embodiment. A plurality of insulating
図12では半導体素子80の電気的接続に関する要素は省略したが、凹部24aは、そのような電気的接続を阻害しないように設ける。凹部24aを設けることで、半導体素子同士の熱干渉が軽減される。つまり、ある半導体素子で発生した熱が他の半導体素子へ熱伝導する経路を凹部24aで遮断することで、半導体素子間の熱干渉を防ぐことができる。凹部24aの形状は、図12に示す切り込みに限定されず、例えばU字溝などでもよい。
In FIG. 12, elements relating to electrical connection of the
実施の形態8.
図13は、実施の形態8に係る半導体装置の斜視図である。モールド樹脂24によって第1半導体素子90aと第2半導体素子90bが覆われている。第1半導体素子90aは、第1コレクタと第1エミッタと第1ゲートを有するスイッチング素子であり、第2半導体素子90bは、第2コレクタと第2エミッタと第2ゲートを有するスイッチング素子である。モールド樹脂24の中で第1エミッタと第2コレクタが接続されている。
Embodiment 8 FIG.
FIG. 13 is a perspective view of a semiconductor device according to the eighth embodiment. The
第1半導体素子90aの裏面側に第1絶縁シート18aが設けられている。第2半導体素子90bの裏面側に第1絶縁シート18aと接触しない第2絶縁シート18bが設けられている。
A first insulating
実施の形態8に係る半導体装置は、P側の半導体素子として機能する第1半導体素子90aとN側の半導体素子として機能する第2半導体素子90bを有するモータ駆動用インバータ装置を構成している。そして、第1半導体素子90aの絶縁に用いられる第1絶縁シート18aと第2半導体素子90bの絶縁に用いられる第2絶縁シート18bを分割することで、第1半導体素子90aと第2半導体素子90bの間の熱干渉を抑制することができる。
The semiconductor device according to the eighth embodiment forms an inverter device for driving a motor having a
本発明の実施の形態8に係る半導体装置は様々な変形が可能である。例えば、第1半導体素子はコレクタとエミッタとゲートを有するスイッチング素子とし、第2半導体素子はゲートに接続された制御ICとしてもよい。この場合、制御ICとゲートがワイヤ接続される。こうすると、所謂パワーチップである第1半導体素子直下の絶縁シート(第1絶縁シート18a)と、制御IC直下の絶縁シート(第2絶縁シート18b)が分割されることになる。これにより、パワーチップと制御ICの熱干渉を抑制することができる。
Various modifications can be made to the semiconductor device according to the eighth embodiment of the present invention. For example, the first semiconductor element may be a switching element having a collector, an emitter, and a gate, and the second semiconductor element may be a control IC connected to the gate. In this case, the control IC and the gate are connected by wire. In this way, an insulating sheet (first insulating
図14は、別の変形例に係る半導体装置の斜視図である。第1絶縁シート18a及び第2絶縁シート18bと同じ材料で形成された接続部18cが設けられている。接続部18cは、第1絶縁シート18aと第2絶縁シート18bが対向しつつ接触しない部分を残しつつ、第1絶縁シート18aと第2絶縁シート18bを接続するものである。言い換えれば、接続部18cは、第1絶縁シート18aと第2絶縁シート18bの端部を接続する。これにより、熱干渉抑制の効果を享受しつつ、絶縁シートの位置ズレを防止できる。
FIG. 14 is a perspective view of a semiconductor device according to another modification. A connecting
ここまでに説明した各実施の形態に係る半導体装置の特徴は適宜に組み合わせて用いてもよい。 The features of the semiconductor devices according to the embodiments described so far may be combined as appropriate.
10 半導体装置、 12,14,40,42 半導体素子、 16,17 フレーム、 18,18a,18b 絶縁シート、 18c 接続部、 20 金属箔、 24 モールド樹脂、 32 金属板、 34 第1貫通穴、 50 ヒートシンク、 50c ねじ穴、 50d 貫通穴、 60,62 第2貫通穴、 70 第1横方向貫通穴、 72 第2横方向貫通穴
DESCRIPTION OF
Claims (15)
前記複数の半導体素子を覆うモールド樹脂と、
前記モールド樹脂の上に設けられ、前記複数の半導体素子の上に位置する金属板と、を備え、
前記モールド樹脂の厚み方向に、前記金属板と前記モールド樹脂を貫く第1貫通穴が設けられたことを特徴とする半導体装置。 A plurality of semiconductor elements;
A mold resin covering the plurality of semiconductor elements;
A metal plate provided on the mold resin and positioned on the plurality of semiconductor elements,
A semiconductor device, wherein a first through hole penetrating the metal plate and the mold resin is provided in a thickness direction of the mold resin.
頭部が前記金属板と接触し、軸部が前記第1貫通穴を通り前記ねじ穴に螺合されたねじと、を備えたことを特徴とする請求項1又は2に記載の半導体装置。 A heat sink having screw holes;
3. The semiconductor device according to claim 1, further comprising: a screw having a head portion in contact with the metal plate and a shaft portion screwed into the screw hole through the first through hole.
前記フレームに接する絶縁シートと、
前記絶縁シートと前記ヒートシンクの間に設けられたグリスと、を備えたことを特徴とする請求項3に記載の半導体装置。 A frame in contact with the back surface of the plurality of semiconductor elements;
An insulating sheet in contact with the frame;
The semiconductor device according to claim 3, further comprising grease provided between the insulating sheet and the heat sink.
前記フレームに接する絶縁シートと、
前記絶縁シートに接する金属箔と、
前記金属箔と前記ヒートシンクの間に設けられたグリスと、を備えたことを特徴とする請求項3に記載の半導体装置。 A frame in contact with the back surface of the plurality of semiconductor elements;
An insulating sheet in contact with the frame;
A metal foil in contact with the insulating sheet;
The semiconductor device according to claim 3, further comprising grease provided between the metal foil and the heat sink.
前記ヒートシンクに、前記第2貫通穴に通じる貫通穴が形成されたことを特徴とする請求項3〜5のいずれか1項に記載の半導体装置。 A second through hole penetrating the mold resin in the thickness direction is formed in the mold resin,
The semiconductor device according to claim 3, wherein a through hole communicating with the second through hole is formed in the heat sink.
前記複数の半導体素子を覆うモールド樹脂と、を備え、
前記複数の半導体素子のいずれか1つの半導体素子の直上の前記モールド樹脂を横方向に貫く第1横方向貫通穴が形成されたことを特徴とする半導体装置。 A plurality of semiconductor elements;
A mold resin covering the plurality of semiconductor elements,
A semiconductor device, wherein a first lateral through hole penetrating the mold resin directly above any one of the plurality of semiconductor elements in the lateral direction is formed.
前記複数の半導体素子のいずれか1つの半導体素子の直下の前記モールド樹脂を横方向に貫く第2横方向貫通穴が形成されたことを特徴とする請求項9に記載の半導体装置。 The mold resin covers the lower surfaces of the plurality of semiconductor elements,
10. The semiconductor device according to claim 9, wherein a second lateral through-hole penetrating the mold resin immediately below any one of the plurality of semiconductor elements in the lateral direction is formed.
第2半導体素子と、
前記第1半導体素子及び前記第2半導体素子を覆うモールド樹脂と、を備え、
前記第1半導体素子と前記第2半導体素子の間の前記モールド樹脂には、凹部が形成されたことを特徴とする半導体装置。 A first semiconductor element;
A second semiconductor element;
A mold resin covering the first semiconductor element and the second semiconductor element,
A semiconductor device, wherein a recess is formed in the mold resin between the first semiconductor element and the second semiconductor element.
第2半導体素子と、
前記第1半導体素子と前記第2半導体素子を覆うモールド樹脂と、
前記第1半導体素子の裏面側に設けられた第1絶縁シートと、
前記第2半導体素子の裏面側に設けられた、前記第1絶縁シートと接触しない第2絶縁シートと、を備えたことを特徴とする半導体装置。 A first semiconductor element;
A second semiconductor element;
A mold resin covering the first semiconductor element and the second semiconductor element;
A first insulating sheet provided on the back side of the first semiconductor element;
A semiconductor device comprising: a second insulating sheet provided on a back surface side of the second semiconductor element and not in contact with the first insulating sheet.
前記第2半導体素子は、第2コレクタと第2エミッタと第2ゲートを有するスイッチング素子であり、
前記モールド樹脂の中で前記第1エミッタと前記第2コレクタが接続されたことを特徴とする請求項12に記載の半導体装置。 The first semiconductor element is a switching element having a first collector, a first emitter, and a first gate;
The second semiconductor element is a switching element having a second collector, a second emitter, and a second gate;
13. The semiconductor device according to claim 12, wherein the first emitter and the second collector are connected in the mold resin.
前記第2半導体素子は、前記ゲートに接続された制御ICであることを特徴とする請求項12に記載の半導体装置。 The first semiconductor element is a switching element having a collector, an emitter, and a gate;
The semiconductor device according to claim 12, wherein the second semiconductor element is a control IC connected to the gate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015011750A JP6365322B2 (en) | 2015-01-23 | 2015-01-23 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015011750A JP6365322B2 (en) | 2015-01-23 | 2015-01-23 | Semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018121620A Division JP6737306B2 (en) | 2018-06-27 | 2018-06-27 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016136604A true JP2016136604A (en) | 2016-07-28 |
JP6365322B2 JP6365322B2 (en) | 2018-08-01 |
Family
ID=56512735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015011750A Active JP6365322B2 (en) | 2015-01-23 | 2015-01-23 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6365322B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6279186B1 (en) * | 2017-02-10 | 2018-02-14 | 三菱電機株式会社 | Semiconductor device and power conversion device |
JP2018082005A (en) * | 2016-11-15 | 2018-05-24 | トヨタ自動車株式会社 | Semiconductor device |
JP2019135741A (en) * | 2018-02-05 | 2019-08-15 | 三菱電機株式会社 | Semiconductor device, method for manufacturing the same, and power converter |
WO2021054008A1 (en) * | 2019-09-18 | 2021-03-25 | 日立オートモティブシステムズ株式会社 | Electrical circuit body, power conversion device, and electrical circuit body manufacturing method |
JP2022508764A (en) * | 2018-10-15 | 2022-01-19 | パナソニックIpマネジメント株式会社 | Systems and Methods for Dealing with Pumping of Thermal Interface Materials in High Power Laser Systems |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH024248U (en) * | 1988-06-20 | 1990-01-11 | ||
JPH09232473A (en) * | 1996-02-21 | 1997-09-05 | Toshiba Corp | Semiconductor package and its manufacture and printed board |
JP2004087552A (en) * | 2002-08-23 | 2004-03-18 | Mitsubishi Electric Corp | Semiconductor device |
JP2004165406A (en) * | 2002-11-13 | 2004-06-10 | Mitsubishi Electric Corp | Power semiconductor device |
JP2007096035A (en) * | 2005-09-29 | 2007-04-12 | Sanyo Electric Co Ltd | Circuit and circuit mounting body |
JP2010212727A (en) * | 2010-05-20 | 2010-09-24 | Mitsubishi Electric Corp | Semiconductor device |
JP2010267789A (en) * | 2009-05-14 | 2010-11-25 | Renesas Electronics Corp | Semiconductor device |
JP2011096696A (en) * | 2009-10-27 | 2011-05-12 | Mitsubishi Electric Corp | Semiconductor device |
JP2012195492A (en) * | 2011-03-17 | 2012-10-11 | Mitsubishi Electric Corp | Power semiconductor module and attachment structure of the same |
JP2013105882A (en) * | 2011-11-14 | 2013-05-30 | Denso Corp | Semiconductor module |
US20130252381A1 (en) * | 2009-06-16 | 2013-09-26 | Ixys Corporation | Electrically Isolated Power Semiconductor Package With Optimized Layout |
-
2015
- 2015-01-23 JP JP2015011750A patent/JP6365322B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH024248U (en) * | 1988-06-20 | 1990-01-11 | ||
JPH09232473A (en) * | 1996-02-21 | 1997-09-05 | Toshiba Corp | Semiconductor package and its manufacture and printed board |
JP2004087552A (en) * | 2002-08-23 | 2004-03-18 | Mitsubishi Electric Corp | Semiconductor device |
JP2004165406A (en) * | 2002-11-13 | 2004-06-10 | Mitsubishi Electric Corp | Power semiconductor device |
JP2007096035A (en) * | 2005-09-29 | 2007-04-12 | Sanyo Electric Co Ltd | Circuit and circuit mounting body |
JP2010267789A (en) * | 2009-05-14 | 2010-11-25 | Renesas Electronics Corp | Semiconductor device |
US20130252381A1 (en) * | 2009-06-16 | 2013-09-26 | Ixys Corporation | Electrically Isolated Power Semiconductor Package With Optimized Layout |
JP2011096696A (en) * | 2009-10-27 | 2011-05-12 | Mitsubishi Electric Corp | Semiconductor device |
JP2010212727A (en) * | 2010-05-20 | 2010-09-24 | Mitsubishi Electric Corp | Semiconductor device |
JP2012195492A (en) * | 2011-03-17 | 2012-10-11 | Mitsubishi Electric Corp | Power semiconductor module and attachment structure of the same |
JP2013105882A (en) * | 2011-11-14 | 2013-05-30 | Denso Corp | Semiconductor module |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018082005A (en) * | 2016-11-15 | 2018-05-24 | トヨタ自動車株式会社 | Semiconductor device |
JP6279186B1 (en) * | 2017-02-10 | 2018-02-14 | 三菱電機株式会社 | Semiconductor device and power conversion device |
WO2018146799A1 (en) * | 2017-02-10 | 2018-08-16 | 三菱電機株式会社 | Semiconductor device and electrical power conversion device |
CN110268518A (en) * | 2017-02-10 | 2019-09-20 | 三菱电机株式会社 | Semiconductor device and power inverter |
CN110268518B (en) * | 2017-02-10 | 2023-01-06 | 三菱电机株式会社 | Semiconductor device and power conversion device |
JP2019135741A (en) * | 2018-02-05 | 2019-08-15 | 三菱電機株式会社 | Semiconductor device, method for manufacturing the same, and power converter |
JP2022508764A (en) * | 2018-10-15 | 2022-01-19 | パナソニックIpマネジメント株式会社 | Systems and Methods for Dealing with Pumping of Thermal Interface Materials in High Power Laser Systems |
JP7228856B2 (en) | 2018-10-15 | 2023-02-27 | パナソニックIpマネジメント株式会社 | Systems and methods for addressing pumping of thermal interface materials in high power laser systems |
WO2021054008A1 (en) * | 2019-09-18 | 2021-03-25 | 日立オートモティブシステムズ株式会社 | Electrical circuit body, power conversion device, and electrical circuit body manufacturing method |
JP2021048255A (en) * | 2019-09-18 | 2021-03-25 | 日立オートモティブシステムズ株式会社 | Electric circuit body, power conversion device, and manufacturing method for electric circuit body |
JP7196047B2 (en) | 2019-09-18 | 2022-12-26 | 日立Astemo株式会社 | ELECTRICAL CIRCUIT, POWER CONVERTER, AND METHOD OF MANUFACTURING ELECTRICAL CIRCUIT |
Also Published As
Publication number | Publication date |
---|---|
JP6365322B2 (en) | 2018-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6520437B2 (en) | Semiconductor device | |
JP6365322B2 (en) | Semiconductor device | |
JP5163055B2 (en) | Power semiconductor module | |
EP3104412B1 (en) | Power semiconductor module | |
CN111052353B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
JP2017174951A (en) | Semiconductor device | |
WO2014045842A1 (en) | Semiconductor device | |
JP6350364B2 (en) | Connection structure | |
JP7136355B2 (en) | Circuit structure of semiconductor module | |
JP2011199161A (en) | Semiconductor device | |
JP2018060902A (en) | Mold resin sealed power semiconductor device | |
JP6737306B2 (en) | Semiconductor device | |
US10692800B2 (en) | Semiconductor device having substrate and base plate joined by joining member | |
JP6496845B2 (en) | Electronics | |
JP5429413B2 (en) | Semiconductor device | |
JP5177174B2 (en) | Semiconductor device | |
JP4204993B2 (en) | Semiconductor device | |
JP2004235175A (en) | Power semiconductor module | |
JP2015149363A (en) | semiconductor module | |
WO2013105456A1 (en) | Circuit board and electronic device | |
JP2017069351A (en) | Semiconductor device | |
JP6642719B2 (en) | Semiconductor device | |
WO2022255053A1 (en) | Semiconductor device | |
JP2014072385A (en) | Semiconductor device | |
JP7136367B2 (en) | semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180618 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6365322 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |