JP2014072385A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2014072385A JP2014072385A JP2012217581A JP2012217581A JP2014072385A JP 2014072385 A JP2014072385 A JP 2014072385A JP 2012217581 A JP2012217581 A JP 2012217581A JP 2012217581 A JP2012217581 A JP 2012217581A JP 2014072385 A JP2014072385 A JP 2014072385A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bus bar
- semiconductor device
- switching element
- collector electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
従来、スイッチング素子であるIGBT(Insulated Gate BipolarTransistor)素子と、整流素子であるダイオード素子とを積層して接続した半導体装置が知られている(例えば特許文献1参照)。特許文献1に記載された半導体装置では、IGBT素子のコレクタ電極を放熱板に搭載し、エミッタ電極に素子間接続導体を導電性樹脂により接合し、さらにその上に、ダイオード素子のアノード電極を導電性樹脂により接合することで、IGBT素子とダイオード素子とを縦方向に積層して接続している。
2. Description of the Related Art Conventionally, a semiconductor device in which an IGBT (Insulated Gate Bipolar Transistor) element that is a switching element and a diode element that is a rectifying element are stacked and connected is known (see, for example, Patent Document 1). In the semiconductor device described in
ここで、半導体装置においては、例えば、定常電流を妨げる方向の電圧であるサージ電圧を低減するために、実効インダクタンスを低減することが重要である。そして、実効インダクタンスを低減するためには、電源の正極と素子とを接続するためのバスバ(以下、Pバスバ)と、電源の負極と素子とを接続するためのバスバ(以下、Nバスバ)とを近接して配置し、負の相互インダクタンスを大きくすることが重要となる。しかし、上述した従来の半導体装置では、PバスバやNバスバの配置によっては、実効インダクタンスが高くなる虞がある。 Here, in a semiconductor device, for example, it is important to reduce the effective inductance in order to reduce a surge voltage that is a voltage in a direction that hinders a steady current. In order to reduce the effective inductance, a bus bar (hereinafter referred to as P bus bar) for connecting the positive electrode of the power source and the element, and a bus bar (hereinafter referred to as N bus bar) for connecting the negative electrode of the power source and the element, It is important to increase the negative mutual inductance by arranging them close to each other. However, in the conventional semiconductor device described above, the effective inductance may be increased depending on the arrangement of the P bus bar and the N bus bar.
本発明は、上記実情に鑑みてなされたものであり、実効インダクタンスを低減することができる半導体装置を提供することを課題とする。 This invention is made | formed in view of the said situation, and makes it a subject to provide the semiconductor device which can reduce an effective inductance.
上記課題を解決するため、本発明に係る半導体装置は、第1エミッタ電極及び第1コレクタ電極を同一面上に有する第1スイッチング素子と、第1スイッチング素子に積層されるように配置され、第2エミッタ電極及び第2コレクタ電極を同一面上に有する第2スイッチング素子と、第1スイッチング素子の第1コレクタ電極に接続されたPバスバと、第2スイッチング素子の第2エミッタ電極に接続されたNバスバと、を備え、第1スイッチング素子及び第2スイッチング素子は、第1コレクタ電極と第2エミッタ電極とが互いに対向するように向き合って配置され、Pバスバ及びNバスバは、第1コレクタ電極と第2エミッタ電極との間に配置されていると共に、積層方向から見て互いに重なりあっている、ことを特徴とする。 In order to solve the above-described problem, a semiconductor device according to the present invention is arranged to be stacked on a first switching element having a first emitter electrode and a first collector electrode on the same plane, and stacked on the first switching element. A second switching element having two emitter electrodes and a second collector electrode on the same plane; a P bus bar connected to the first collector electrode of the first switching element; and a second emitter electrode of the second switching element. An N bus bar, wherein the first switching element and the second switching element are arranged so that the first collector electrode and the second emitter electrode face each other, and the P bus bar and the N bus bar are the first collector electrode And the second emitter electrode and overlap each other when viewed from the stacking direction.
この半導体装置においては、エミッタ電極及びコレクタ電極を同一面上に有するスイッチング素子(いわゆる横型スイッチング素子)が、第1及び第2スイッチング素子として用いられている。そして、第1及び第2スイッチング素子は、第1コレクタ電極と第2エミッタ電極とが互いに対向するように向き合って配置され、Pバスバ及びNバスバは、第1コレクタ電極と第2エミッタ電極との間に配置されていると共に、積層方向から見て互いに重なりあっている。このことで、Pバスバ及びNバスバは、互いに近接させた状態で素子の直上から併走されることになる。よって、相互インダクタンスを大きくでき、実効インダクタンスを低減することができる。 In this semiconductor device, a switching element (so-called lateral switching element) having an emitter electrode and a collector electrode on the same plane is used as the first and second switching elements. The first and second switching elements are arranged so that the first collector electrode and the second emitter electrode face each other, and the P bus bar and the N bus bar are formed between the first collector electrode and the second emitter electrode. They are arranged in between and overlap each other when viewed from the stacking direction. As a result, the P bus bar and the N bus bar run side by side from directly above the element in a state of being close to each other. Therefore, the mutual inductance can be increased and the effective inductance can be reduced.
また、第1アノード電極及び第1カソード電極を同一面上に有する第1整流素子と、第1整流素子に積層されるように配置され、第2アノード電極及び第2カソード電極を同一面上に有する第2整流素子と、をさらに備え、第1整流素子及び第2整流素子は、第1カソード電極と第2アノード電極とが互いに対向するように向き合って配置され、Pバスバは第1カソード電極に接続され、Nバスバは第2アノード電極に接続され、Pバスバ及びNバスバは、第1カソード電極と第2アノード電極との間に配置されている、ことが好ましい。これにより、整流素子に対しても、Pバスバ及びNバスバを互いに近接させた状態で素子の直上から併走させることができ、相互インダクタンスを大きくして、実効インダクタンスを低減することができる。 The first rectifier element having the first anode electrode and the first cathode electrode on the same plane, and the first rectifier element are disposed so as to be stacked on the first rectifier element, and the second anode electrode and the second cathode electrode are disposed on the same plane. And a second rectifying element, the first rectifying element and the second rectifying element are arranged so that the first cathode electrode and the second anode electrode face each other, and the P bus bar is the first cathode electrode Preferably, the N bus bar is connected to the second anode electrode, and the P bus bar and the N bus bar are disposed between the first cathode electrode and the second anode electrode. Thereby, the P bus bar and the N bus bar can also be run parallel to the rectifying element in a state where they are close to each other, and the mutual inductance can be increased and the effective inductance can be reduced.
また、第1スイッチング素子及び第2スイッチング素子は、放熱板に接続されており、放熱板は、潤滑剤を介して冷却器に接続されている、ことが好ましい。このように、絶縁部材を介さずに放熱板と冷却器とを設けることにより、半導体装置の放熱性を向上することができる。 Moreover, it is preferable that the 1st switching element and the 2nd switching element are connected to the heat sink, and the heat sink is connected to the cooler via the lubricant. Thus, by providing the heat sink and the cooler without using an insulating member, the heat dissipation of the semiconductor device can be improved.
また、第1スイッチング素子及び第2スイッチング素子は、第1エミッタ電極と第2コレクタ電極とが互いに対向するように向き合って配置され、第1エミッタ電極及び第2コレクタ電極は、直線的に互いに導通されている、ことが好ましい。これにより、第1エミッタ電極と第2コレクタ電極との間の電流経路を最短とすることができ、この点においても実効インダクタンスを低減することができる。 The first switching element and the second switching element are disposed so that the first emitter electrode and the second collector electrode face each other, and the first emitter electrode and the second collector electrode are linearly connected to each other. It is preferable that Thereby, the current path between the first emitter electrode and the second collector electrode can be made the shortest, and the effective inductance can be reduced also in this respect.
また、第1エミッタ電極及び第2コレクタ電極は、ともに導体ブロックを介して同じ出力バスバに接続されている、ことが好ましい。これにより、例えば、第1スイッチング素子と第2スイッチング素子との間で導体による接続が不要となり、電気抵抗の低下及び加工費の低減を図ることができる。 Moreover, it is preferable that both the first emitter electrode and the second collector electrode are connected to the same output bus bar via a conductor block. Thereby, for example, the connection by the conductor is not required between the first switching element and the second switching element, and it is possible to reduce the electrical resistance and the processing cost.
本発明によれば、実効インダクタンスを低減することができる半導体装置を提供することが可能となる。 According to the present invention, it is possible to provide a semiconductor device capable of reducing effective inductance.
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一又は相当要素には同一符号を付し、重複する説明を省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, the same or equivalent elements will be denoted by the same reference numerals, and redundant description will be omitted.
まず、図1〜図3を参照して、本発明の実施形態に係る半導体装置について説明する。図1は、本発明の一実施形態に係る半導体装置を示す概略平面図である。図2の(a)は図1のII(a)−II(a)線に沿った断面図、(b)は図1のII(b)−II(b)線に沿った断面図である。図3の(a)は図1の半導体装置の横型IGBT素子を示す断面図、(b)は図1の半導体装置の横型ダイオード素子を示す断面図である。 First, a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a schematic plan view showing a semiconductor device according to an embodiment of the present invention. 2A is a cross-sectional view taken along line II (a) -II (a) in FIG. 1, and FIG. 2B is a cross-sectional view taken along line II (b) -II (b) in FIG. . 3A is a sectional view showing a lateral IGBT element of the semiconductor device of FIG. 1, and FIG. 3B is a sectional view showing a lateral diode element of the semiconductor device of FIG.
図1に示すように、本実施形態の半導体装置1は、上相モジュール2と下相モジュール3との積層構造となっている。図1及び図2に示すように、上相モジュール2は、スイッチング素子である第1IGBT素子10aと、整流素子である第1ダイオード素子20aと、放熱板31と、冷却器32と、Pバスバ33と、出力バスバ35と、を備えている。
As shown in FIG. 1, the
下相モジュール3は、スイッチング素子である第2IGBT素子10bと、整流素子である第2ダイオード素子20bと、放熱板31と、冷却器32と、Nバスバ36と、出力バスバ35と、を備えている。また、上相モジュール2と下相モジュール3とは、導体37を介して互いに電気的に接続されている。
The
第1IGBT素子10aは、図3(a)に示すように、第1エミッタ電極11a及び第1コレクタ電極12aが設けられた電極面を同一面上に有する、いわゆる横型IGBT素子である。第1IGBT素子10aにおいて、電極面と反対側の面は絶縁面となっており、当該絶縁面は放熱板31に半田38で接続されている。
As shown in FIG. 3A, the
第1ダイオード素子20aは、図3(b)に示すように、第1アノード電極21a及び第1カソード電極22aが設けられた電極面を同一面上に有する、いわゆる横型ダイオード素子である。積層方向と直交する方向から見て、第1ダイオード素子20aは、その電極面が第1IGBT素子10aの電極面と同一平面上に位置するように並置されている。第1ダイオード素子20aにおいて、電極面と反対側の面は絶縁面となっており、当該絶縁面は放熱板31に半田38で接続されている。
As shown in FIG. 3B, the
第2IGBT素子10bは、図3(a)に示すように、第2エミッタ電極11b及び第2コレクタ電極12bが設けられた電極面を同一面上に有する、いわゆる横型IGBT素子である。第2IGBT素子10bは、第1IGBT素子10aに積層されるように配置されている。第2IGBT素子10bにおいて、電極面と反対側の面は絶縁面となっており、当該絶縁面は放熱板31に半田38で接続されている。
As shown in FIG. 3A, the
第2ダイオード素子20bは、図3(b)に示すように、第2アノード電極21b及び第2カソード電極22bが設けられた電極面を同一面上に有する、いわゆる横型ダイオード素子である。第2ダイオード素子20bは、第1ダイオード素子20aに積層されるように配置されている。積層方向と直交する方向から見て、第2ダイオード素子20bは、その電極面が第2IGBT素子10bの電極面と同一平面上に位置するように並置されている。第2ダイオード素子20bにおいて、電極面と反対側の面は絶縁面となっており、当該絶縁面は放熱板31に半田38で接続されている。
As shown in FIG. 3B, the
また、図1に示すように、第1IGBT素子10a及び第2IGBT素子10bは、第1コレクタ電極12aと第2エミッタ電極11bとが互いに対向し、且つ、第1エミッタ電極11aと第2コレクタ電極12bとが互いに対向するように、向き合って配置されている。また、第1ダイオード素子20a及び第2ダイオード素子20bは、第1カソード電極22aと第2アノード電極21bとが互いに対向し、且つ、第1アノード電極21aと第2カソード電極22bとが互いに対向するように、向き合って配置されている。
As shown in FIG. 1, the
放熱板31は、熱伝導率や熱膨張率の制御が容易な素材で構成され、例えば、アルミ炭素珪素(AlSiC)や銅モリブテン(Cu−Mo)等で構成されている。放熱板31の一方の面は、第1IGBT素子10a、第2IGBT素子10b、第1ダイオード素子20a及び第2ダイオード素子20bに接続されている。また、放熱板31の他方の面は、グリス39を介して冷却器32に(熱的に)接続されている。
The
冷却器32は、例えば、冷却媒体が流通する流路を内部に有し、IGBT素子(第1IGBT素子10a及び第2IGBT素子10b)及びダイオード素子(第1ダイオード素子20a及び第2ダイオード素子20b)から放熱板31を介して放出される熱量を吸収し、冷却するための装置である。冷却器32は、グリス39等の潤滑剤を介して放熱板31に接続されている。
The cooler 32 has, for example, a flow path through which a cooling medium flows, and includes an IGBT element (
Pバスバ33は、図2(a)に示すように、その一端側が二又に別れている。二又に別れた一方は第1IGBT素子10aの第1コレクタ電極12aと接続され、他方は第1ダイオード素子20aの第1カソード電極22aと接続されている。そして、Pバスバ33は、電極12a,22aの直上から一方向に向かって延伸し、他端が電源の正極と接続されている(図示せず)。
As shown in FIG. 2A, one end side of the
また、Nバスバ36は、図2(b)に示すように、その一端側が二又に別れている。二又に別れた一方は第2IGBT素子10bの第2エミッタ電極11bと接続され、他方は第2ダイオード素子20aの第2アノード電極21bと接続されている。そして、Nバスバ36は、電極11b,21bの直上から一方向(Pバスバ33が延伸する方向と同じ方向)に向かって延伸し、他端が電源の負極と接続されている(図示せず)。
Further, as shown in FIG. 2B, the
図1及び図2に示すように、Pバスバ33及びNバスバ36は、双方ともに、第1IGBT素子10a及び第1ダイオード素子20aと、第2IGBT素子10b及び第2ダイオード素子20bとの間に配置されている。また、Pバスバ33及びNバスバ36は、積層方向から見て、互いに重なり合うように(併走するように)配置されている。
As shown in FIGS. 1 and 2, both the
出力バスバ35は、上相モジュール2に含まれる出力バスバ35xと、下相モジュール3に含まれる出力バスバ35yとを有しており、出力バスバ35xと出力バスバ35yとは、導体37で互いに接続されている。また、出力バスバ35xは、導体ブロック34を介して、第1IGBT素子10aの第1エミッタ電極11aと、第1ダイオード素子20aの第1アノード電極21aとに接続されている。また、出力バスバ35yは、導体ブロック34を介して、第2IGBT素子10bの第2コレクタ電極12bと、第2ダイオード素子20bの第2カソード電極22bとに接続されている。
The
このような出力バスバ35は、互いに対向するように向き合って配置された第1エミッタ電極11a及び第2コレクタ電極12bを直線的に導通させている。また、出力バスバ35は、互いに対向するように向き合って配置された第1アノード電極21a及び第2カソード電極22bを直線的に導通させている。Pバスバ33、Nバスバ36及び出力バスバ35は、IGBTなどの半導体素子に電力を供給するために用いられる配線用材料で形成されており、例えば銅やアルミニウムなどの導体が用いられている。
Such an
つぎに、図4を参照して、図1に示した半導体装置の変形例について説明する。図4は、図1の半導体装置の変形例に係る半導体装置を示す概略平面図である。 Next, a modification of the semiconductor device shown in FIG. 1 will be described with reference to FIG. FIG. 4 is a schematic plan view showing a semiconductor device according to a modification of the semiconductor device of FIG.
図4に示すように、半導体装置1aでは、図1に示した半導体装置1と異なり、上相モジュール2と下相モジュール3とを接続する導体37が構成要素となっていない。そして、出力バスバ35が、上相モジュール2と下相モジュール3とで同一の構成(一体モールドされた構造)となっている。半導体装置1aのその他の構成は、図1に示した半導体装置1と重複するため、説明を省略する。
As shown in FIG. 4, in the
以上、本実施形態では、第1エミッタ電極11a(第2エミッタ電極11b)及び第1コレクタ電極12a(第2コレクタ電極12b)を同一面上に有する第1IGBT素子10a(第2IGBT素子10b)が用いられている。そして、第1IGBT素子10a及び第2IGBT素子10bは、第1コレクタ電極12aと第2エミッタ電極11bとが互いに対向するように向き合って配置され、Pバスバ33及びNバスバ36は、第1コレクタ電極12aと第2エミッタ電極11bとの間に配置されていると共に、積層方向から見て互いに重なりあっている。このことで、Pバスバ33及びNバスバ36は、互いに近接させた状態で素子の直上から併走されることになる。
As described above, in the present embodiment, the
ここで、一対の導体が互いに平行に設けられて併走している場合の実効インダクタンスLOP(H)は、次式(1)により求められる。
LOP=LS1+LS2-2M・・・・(1)
ただし、LS1は一方の導体の自己インダクタンス(H)、LS2は他方の導体の自己インダクタンス(H)、Mは一対の導体間の相互インダクタンス(H)である。上記(1)式より、実効インダクタンスLOPを低減するためには、各導体の自己インダクタンスを小さくすること、及び、各導体間の相互インダクタンスを大きくすることが重要となる。
Here, the effective inductance L OP (H) when a pair of conductors are provided in parallel with each other and run side by side is obtained by the following equation (1).
L OP = L S1 + L S2 -2M (1)
Where L S1 is the self-inductance (H) of one conductor, L S2 is the self-inductance (H) of the other conductor, and M is the mutual inductance (H) between the pair of conductors. From the above equation (1), in order to reduce the effective inductance L OP it is possible to reduce the self-inductance of each conductor, and it is important to increase the mutual inductance between the conductors.
なお、導体の自己インダクタンスLS(H)は次式(2)により求められる。
LS=μ0×N2×l×S・・・・(2)
ただし、μ0は透磁率(H/m)、Nは巻数、lは導体の長さ(m)、Sは導体の断面積(m2)である。
The self-inductance L S (H) of the conductor is obtained by the following equation (2)
L S = μ 0 × N 2 × 1 × S (2)
Where μ 0 is the magnetic permeability (H / m), N is the number of turns, l is the length of the conductor (m), and S is the cross-sectional area (m 2 ) of the conductor.
また、導体間の相互インダクタンスM(H)は次式(3)により求められる。
M=μ0×l×(In(2l/d)−1)/2π・・・・(3)
ただし、dは導体間の距離である。
Further, the mutual inductance M (H) between the conductors is obtained by the following equation (3).
M = μ 0 × 1 × (In (2l / d) −1) / 2π (3)
Where d is the distance between the conductors.
上記(3)式より、平行に設けられて併走している一対の導体においては、併走する距離が長く、導体間の距離が近いほど、相互インダクタンスは大きくなる。そして、上記(1)式より、相互インダクタンスが大きいほど、実効インダクタンスは低減される。 From the above formula (3), in the pair of conductors that are provided in parallel and run side by side, the mutual inductance increases as the distance of the parallel runs increases and the distance between the conductors decreases. From the above equation (1), the effective inductance decreases as the mutual inductance increases.
従って、本実施形態によれば、上述したとおり、Pバスバ33及びNバスバ36は、互いに近接させた状態で素子の直上から併走されることになるため、導体間の距離が近い状態で併走距離を長くすることができる。このことで、Pバスバ33及びNバスバ36間の相互インダクタンスは大きくなり、実効インダクタンスを低減することが可能となる。
Therefore, according to the present embodiment, as described above, the
また、本実施形態では、上述したとおり、第1アノード電極21a及び第1カソード電極22aを同一面上に有する第1ダイオード素子20aと、第1ダイオード素子20aに積層されるように配置され、第2アノード電極21b及び第2カソード電極22bを同一面上に有する第2ダイオード素子20bと、をさらに備え、第1ダイオード素子20a及び第2ダイオード素子20bは、第1カソード電極22aと第2アノード電極21bとが互いに対向するように向き合って配置され、Pバスバ33は第1カソード電極22aに接続され、Nバスバ36は第2アノード電極21bに接続され、Pバスバ33及びNバスバ36は、第1カソード電極22aと第2アノード電極21bとの間に配置されている、ことで、ダイオード素子20a,20bに対しても、Pバスバ33及びNバスバ36を、互いに近接させた状態で素子の直上から併走させることができ、相互インダクタンスを大きくしてインダクタンスを低減することができる。
Further, in the present embodiment, as described above, the
ここで、従来の半導体装置では、互いに対向する面の双方に電極面を有するIGBT素子(いわゆる縦型IGBT素子)を用いる場合、IGBT素子が接続された放熱板に電流が流れてしまうことが懸念されていた。そのため、放熱板と冷却器との間において絶縁を行う必要があり、放熱板と冷却器との間には、セラミック基板等の絶縁部材が設けられていた。この点、本実施形態の半導体装置1,1aでは、上述したようにいわゆる横型IGBT素子が用いられているため、放熱板31に電流が流れることを抑止できる。よって、放熱板31と冷却器32との間に絶縁部材を設ける必要がなく、放熱板31は、潤滑剤(例えばグリス)を介して冷却器32に直接接続されている。このことで、放熱板31を冷却器32によって直接冷却することができ、熱抵抗の低下による放熱特性の向上を図ることができる。つまり、本実施形態は、事項インダクタンスの低減と放熱性能の向上の両立を可能としている。
Here, in the conventional semiconductor device, when an IGBT element having an electrode surface on both surfaces facing each other (so-called vertical IGBT element) is used, there is a concern that current may flow through the heat sink to which the IGBT element is connected. It had been. Therefore, it is necessary to insulate between the heat sink and the cooler, and an insulating member such as a ceramic substrate is provided between the heat sink and the cooler. In this respect, since the so-called lateral IGBT element is used in the
なお、上相モジュール2及び下相モジュール3の双方ともに、素子下放熱となることによっても、放熱特性の向上が図られている。また、絶縁部材が不要になることで、物品点数及び加工費を低減することができる。
Note that both the upper-
また、本実施形態では、上述したとおり、第1IGBT素子10a及び第2IGBT素子10bが、第1エミッタ電極11aと第2コレクタ電極12bとが互いに対向するように向き合って配置され、第1エミッタ電極11a及び第2コレクタ電極12bは、直線的に互いに導通されている。ここで、上記式(2)より、導体の自己インダクタンスは、導体の長さが短いほど小さくなるところ、第1エミッタ電極11aと第2コレクタ電極12bとの間の電流経路を最短とすることで、自己インダクタンスを小さくし、実効インダクタンスを低減することができる。
In the present embodiment, as described above, the
また、図4に示した半導体装置1aでは、第1エミッタ電極11a及び第2コレクタ電極12bが、ともに導体ブロック34を介して同じ出力バスバ35に接続されている。これにより、例えば、第1IGBT素子10aと第2IGBT素子10bとの間の導体による接続が不要となり、電気抵抗の低下及び加工費の低減を図ることができる。
In the
以上、上述したように、本実施形態の半導体装置1は、実効インダクタンスの低減と放熱性能の向上の両立を可能としている。
As described above, the
以上、本発明の好適な実施形態について説明したが、本発明に係る半導体装置は、実施形態に係る上記半導体装置1,1aに限られるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他のものに適用したものであってもよい。
The preferred embodiments of the present invention have been described above. However, the semiconductor device according to the present invention is not limited to the
例えば、図1においては、併走するPバスバ33及びNバスバ36は、積層方向に交差する方向に向かって延伸しているが、Pバスバ及びNバスバが延伸する方向はこれに限定されるものではなく、Pバスバ及びNバスバを距離を近づけて併走させることができれば、その他の方向に延伸するものであってもよい。
For example, in FIG. 1, the
また、上記実施形態においては、スイッチング素子としてIGBT素子10a,10b、整流素子としてダイオード素子20a,20bを例示して説明を行ったが、これに限定されるものではなく、種々のスイッチング素子及び整流素子を用いることができる。
In the above embodiment, the
1,1a…半導体装置、2…上相モジュール、3…下相モジュール、10a…第1IGBT素子、10b…第2IGBT素子、11a…第1エミッタ電極、11b…第2エミッタ電極、12a…第1コレクタ電極、12b…第2コレクタ電極、20a…第1ダイオード素子、20b…第2ダイオード素子、21a…第1アノード電極、21b…第2アノード電極、22a…第1カソード電極、22b…第2カソード電極、31…放熱板、32…冷却器、33…Pバスバ、34…導体ブロック、35、35x、35y…出力バスバ、36…Nバスバ、37…導体、38…半田、39…グリス。
DESCRIPTION OF
Claims (5)
前記第1スイッチング素子に積層されるように配置され、第2エミッタ電極及び第2コレクタ電極を同一面上に有する第2スイッチング素子と、
前記第1スイッチング素子の前記第1コレクタ電極に接続されたPバスバと、
前記第2スイッチング素子の前記第2エミッタ電極に接続されたNバスバと、を備え、
前記第1スイッチング素子及び前記第2スイッチング素子は、前記第1コレクタ電極と前記第2エミッタ電極とが互いに対向するように向き合って配置され、
前記Pバスバ及び前記Nバスバは、前記第1コレクタ電極と前記第2エミッタ電極との間に配置されていると共に、積層方向から見て互いに重なりあっている、ことを特徴とする半導体装置。 A first switching element having a first emitter electrode and a first collector electrode on the same plane;
A second switching element disposed to be stacked on the first switching element and having a second emitter electrode and a second collector electrode on the same plane;
A P bus bar connected to the first collector electrode of the first switching element;
An N bus bar connected to the second emitter electrode of the second switching element,
The first switching element and the second switching element are arranged to face each other such that the first collector electrode and the second emitter electrode face each other,
The P bus bar and the N bus bar are disposed between the first collector electrode and the second emitter electrode, and overlap each other when viewed from the stacking direction.
前記第1整流素子に積層されるように配置され、第2アノード電極及び第2カソード電極を同一面上に有する第2整流素子と、をさらに備え、
前記第1整流素子及び前記第2整流素子は、前記第1カソード電極と前記第2アノード電極とが互いに対向するように向き合って配置され、
前記Pバスバは前記第1カソード電極に接続され、
前記Nバスバは前記第2アノード電極に接続され、
前記Pバスバ及び前記Nバスバは、前記第1カソード電極と前記第2アノード電極との間に配置されている、ことを特徴とする請求項1に記載の半導体装置。 A first rectifying element having a first anode electrode and a first cathode electrode on the same plane;
A second rectifier element disposed on the first rectifier element and having a second anode electrode and a second cathode electrode on the same plane;
The first rectifying element and the second rectifying element are arranged to face each other so that the first cathode electrode and the second anode electrode face each other.
The P bus bar is connected to the first cathode electrode;
The N bus bar is connected to the second anode electrode;
The semiconductor device according to claim 1, wherein the P bus bar and the N bus bar are disposed between the first cathode electrode and the second anode electrode.
前記放熱板は、潤滑剤を介して冷却器に接続されている、ことを特徴とする請求項1又は2に記載の半導体装置。 The first switching element and the second switching element are connected to a heat sink,
The semiconductor device according to claim 1, wherein the heat radiating plate is connected to a cooler via a lubricant.
前記第1エミッタ電極及び前記第2コレクタ電極は、直線的に互いに導通されている、ことを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。 The first switching element and the second switching element are disposed to face each other such that the first emitter electrode and the second collector electrode face each other,
The semiconductor device according to claim 1, wherein the first emitter electrode and the second collector electrode are linearly connected to each other.
5. The semiconductor device according to claim 1, wherein the first emitter electrode and the second collector electrode are both connected to the same output bus bar via a conductor block.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012217581A JP2014072385A (en) | 2012-09-28 | 2012-09-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012217581A JP2014072385A (en) | 2012-09-28 | 2012-09-28 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014072385A true JP2014072385A (en) | 2014-04-21 |
Family
ID=50747332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012217581A Pending JP2014072385A (en) | 2012-09-28 | 2012-09-28 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014072385A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111357101A (en) * | 2017-11-17 | 2020-06-30 | 维迪科研究所 | Electronic system comprising an electronic module |
JP2020129600A (en) * | 2019-02-08 | 2020-08-27 | 日産自動車株式会社 | Semiconductor device and power conversion device |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135414A (en) * | 2007-11-07 | 2009-06-18 | Denso Corp | Semiconductor device |
JP2009295794A (en) * | 2008-06-05 | 2009-12-17 | Mitsubishi Electric Corp | Resin-sealed semiconductor device and manufacturing method thereof |
JP2010251711A (en) * | 2009-03-23 | 2010-11-04 | Toyota Central R&D Labs Inc | Power module |
WO2011085260A2 (en) * | 2010-01-08 | 2011-07-14 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
WO2011083578A1 (en) * | 2010-01-08 | 2011-07-14 | トヨタ自動車株式会社 | Semiconductor module |
JP2011172442A (en) * | 2010-02-22 | 2011-09-01 | Daikin Industries Ltd | Power conversion apparatus |
JP2011205020A (en) * | 2010-03-26 | 2011-10-13 | Sanken Electric Co Ltd | Semiconductor device |
JP2011223753A (en) * | 2010-04-09 | 2011-11-04 | Toyota Motor Corp | Power conversion equipment |
JP2012115128A (en) * | 2010-11-03 | 2012-06-14 | Denso Corp | Switching module |
-
2012
- 2012-09-28 JP JP2012217581A patent/JP2014072385A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135414A (en) * | 2007-11-07 | 2009-06-18 | Denso Corp | Semiconductor device |
JP2009295794A (en) * | 2008-06-05 | 2009-12-17 | Mitsubishi Electric Corp | Resin-sealed semiconductor device and manufacturing method thereof |
JP2010251711A (en) * | 2009-03-23 | 2010-11-04 | Toyota Central R&D Labs Inc | Power module |
WO2011085260A2 (en) * | 2010-01-08 | 2011-07-14 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
WO2011083578A1 (en) * | 2010-01-08 | 2011-07-14 | トヨタ自動車株式会社 | Semiconductor module |
JP2011172442A (en) * | 2010-02-22 | 2011-09-01 | Daikin Industries Ltd | Power conversion apparatus |
JP2011205020A (en) * | 2010-03-26 | 2011-10-13 | Sanken Electric Co Ltd | Semiconductor device |
JP2011223753A (en) * | 2010-04-09 | 2011-11-04 | Toyota Motor Corp | Power conversion equipment |
JP2012115128A (en) * | 2010-11-03 | 2012-06-14 | Denso Corp | Switching module |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111357101A (en) * | 2017-11-17 | 2020-06-30 | 维迪科研究所 | Electronic system comprising an electronic module |
JP2020129600A (en) * | 2019-02-08 | 2020-08-27 | 日産自動車株式会社 | Semiconductor device and power conversion device |
JP7261602B2 (en) | 2019-02-08 | 2023-04-20 | 日産自動車株式会社 | Semiconductor device and power conversion device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4902560B2 (en) | Power semiconductor module | |
JP5269259B2 (en) | Power converter | |
JP5218541B2 (en) | Switching module | |
US8836103B2 (en) | Semiconductor unit | |
JP6096614B2 (en) | Power semiconductor module and power converter using the same | |
JP2012115128A (en) | Switching module | |
US10217690B2 (en) | Semiconductor module that have multiple paths for heat dissipation | |
JP2019067949A (en) | Semiconductor device | |
WO2013018811A1 (en) | Power semiconductor module | |
WO2017056176A1 (en) | Semiconductor device and semiconductor module provided with same | |
WO2014091608A1 (en) | Power semiconductor module and power conversion apparatus using same | |
JP2015095560A (en) | Power module | |
JP2014183078A (en) | Semiconductor device | |
JPWO2015005181A1 (en) | Power conversion parts | |
JP6480856B2 (en) | Semiconductor module | |
JP2014072385A (en) | Semiconductor device | |
JP7106981B2 (en) | Reverse conducting semiconductor device | |
US10304754B2 (en) | Heat dissipation structure of semiconductor device | |
JP6555177B2 (en) | Semiconductor module | |
US11450647B2 (en) | Semiconductor module and semiconductor device including the same | |
JP2015208115A (en) | semiconductor device | |
JP2016101071A (en) | Semiconductor device | |
JP2020188167A (en) | Semiconductor device | |
JP2015053775A (en) | Semiconductor power conversion device | |
JP7159609B2 (en) | semiconductor equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160301 |