JP2015208115A - semiconductor device - Google Patents

semiconductor device Download PDF

Info

Publication number
JP2015208115A
JP2015208115A JP2014087209A JP2014087209A JP2015208115A JP 2015208115 A JP2015208115 A JP 2015208115A JP 2014087209 A JP2014087209 A JP 2014087209A JP 2014087209 A JP2014087209 A JP 2014087209A JP 2015208115 A JP2015208115 A JP 2015208115A
Authority
JP
Japan
Prior art keywords
terminal
semiconductor module
semiconductor chip
cooler
approach
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014087209A
Other languages
Japanese (ja)
Inventor
清文 中島
Kiyofumi Nakajima
清文 中島
勇輝 井手
Yuki Ide
勇輝 井手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014087209A priority Critical patent/JP2015208115A/en
Publication of JP2015208115A publication Critical patent/JP2015208115A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

PROBLEM TO BE SOLVED: To provide an art capable of reducing inductance at a terminal.SOLUTION: A semiconductor device 1 includes a cooler 90, a first semiconductor module 10 and a second semiconductor module 20. The semiconductor device 1 further includes a first positive electrode terminal 15 connected to the first semiconductor module 10 and a second negative electrode terminal 25 connected to the second semiconductor module 20. The first positive electrode terminal 15 includes a first access part 32 which extends to access the second negative electrode terminal 25 and a first extension part 33 which extends from the first access part 32. The second negative electrode terminal 25 includes a second access part 42 which extends to access the first positive electrode terminal 15 and a second extension part 43 which extends from the second access part 42 and extends in parallel with the first extension part 43. The cooler 90 includes a metal first opposite part 73 which extends in parallel with the first access part 32 and a metal second opposite part 83 which extends in parallel with the second access part 42.

Description

本発明は、半導体装置に関する。   The present invention relates to a semiconductor device.

特許文献１には、冷却器と、冷却器の上側に配置された上側半導体モジュールと、冷却器の下側に配置された下側半導体モジュールとを備える半導体装置が開示されている。上側半導体モジュールおよび下側半導体モジュールは、封止樹脂の外部に延びる端子をそれぞれ備えている。   Patent Document 1 discloses a semiconductor device including a cooler, an upper semiconductor module disposed above the cooler, and a lower semiconductor module disposed below the cooler. The upper semiconductor module and the lower semiconductor module are each provided with a terminal extending outside the sealing resin.

特開２００７−００６５７５号公報JP 2007-006575 A

上記のような半導体装置では、上側半導体モジュールの端子と下側半導体モジュールの端子との距離が遠く、端子の寄生インダクタンスが十分に低減できない可能性がある。そこで本発明は、端子間の距離が近く、端子における寄生インダクタンスを低減することができる半導体装置を提供する。   In the semiconductor device as described above, the distance between the terminal of the upper semiconductor module and the terminal of the lower semiconductor module is long, and the parasitic inductance of the terminal may not be sufficiently reduced. Therefore, the present invention provides a semiconductor device in which the distance between terminals is short and the parasitic inductance at the terminals can be reduced.

本発明の態様に係る半導体装置は、冷却器と、前記冷却器の上側に配置された第１半導体モジュールと、前記冷却器の下側に配置された第２半導体モジュールと、を備えている。また、半導体装置は、前記第１半導体モジュールに接続され、前記第１半導体モジュールへ電力供給する高電位の第１端子と、前記第２半導体モジュールに接続され、前記第２半導体モジュールへ電力供給する前記第１端子より低電位の第２端子とを備えている。前記第１端子は、前記第２端子に近づくように延びる第１接近部と、前記第１接近部から延びる第１延在部とを備えている。前記第２端子は、前記第１端子に近づくように延びる第２接近部と、前記第２接近部から延び、前記第１延在部と並行して延びている第２延在部とを備えている。前記冷却器は、前記第１接近部と並行して延びる金属の第１対向部と、前記第２接近部と並行して延びる金属の第２対向部と、を備えている。   The semiconductor device which concerns on the aspect of this invention is equipped with the cooler, the 1st semiconductor module arrange | positioned above the said cooler, and the 2nd semiconductor module arrange | positioned below the said cooler. In addition, the semiconductor device is connected to the first semiconductor module and supplies a power to the first semiconductor module. The semiconductor device is connected to the second semiconductor module and supplies power to the second semiconductor module. A second terminal having a lower potential than the first terminal. The first terminal includes a first approach portion that extends so as to approach the second terminal, and a first extension portion that extends from the first approach portion. The second terminal includes a second approach portion that extends so as to approach the first terminal, and a second extension portion that extends from the second approach portion and extends in parallel with the first extension portion. ing. The cooler includes a first metal facing portion extending in parallel with the first approach portion and a second metal facing portion extending in parallel with the second approach portion.

以上の構成によれば、第１端子の第１延在部と第２端子の第２延在部の距離が近く、第１端子の第１延在部および第１接近部における寄生インダクタンスを低減できるので、第１端子における寄生インダクタンスを低減することができる。また、第２端子の第２延在部および第２接近部における寄生インダクタンスを低減できるので、第２端子における寄生インダクタンスを低減することができる。   According to the above configuration, the distance between the first extending portion of the first terminal and the second extending portion of the second terminal is short, and the parasitic inductance in the first extending portion and the first approaching portion of the first terminal is reduced. Therefore, the parasitic inductance at the first terminal can be reduced. Moreover, since the parasitic inductance in the second extending portion and the second approaching portion of the second terminal can be reduced, the parasitic inductance in the second terminal can be reduced.

本発明の実施形態に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on embodiment of this invention. 図１のII-II断面図である。It is II-II sectional drawing of FIG. 図２をＸ方向に視た図である。FIG. 3 is a diagram when FIG. 2 is viewed in the X direction. 本発明の他の実施形態に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on other embodiment of this invention. 更に他の実施形態に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on other embodiment. 更に他の実施形態に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on other embodiment. 更に他の実施形態に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on other embodiment.

［第１実施形態］
以下、実施形態について添付図面を参照して説明する。図１に示すように、半導体装置１は、冷却器９０と、冷却器９０の上側（一方側）に配置された第１半導体モジュール１０と、冷却器９０の下側（他方側）に配置された第２半導体モジュール２０とを備えている。第１半導体モジュール１０と第２半導体モジュール２０は、互いに反対側において冷却器９０に固定されている。第１半導体モジュール１０および第２半導体モジュール２０は、冷却器９０を挟持している。冷却器９０と第１半導体モジュール１０の間には第１絶縁部材１１０が配置されている。冷却器９０と第２半導体モジュール２０の間には第２絶縁部材１２０が配置されている。 [First Embodiment]
Hereinafter, embodiments will be described with reference to the accompanying drawings. As shown in FIG. 1, the semiconductor device 1 is disposed on the cooler 90, the first semiconductor module 10 disposed on the upper side (one side) of the cooler 90, and the lower side (the other side) of the cooler 90. The second semiconductor module 20 is provided. The first semiconductor module 10 and the second semiconductor module 20 are fixed to the cooler 90 on opposite sides. The first semiconductor module 10 and the second semiconductor module 20 sandwich the cooler 90. A first insulating member 110 is disposed between the cooler 90 and the first semiconductor module 10. A second insulating member 120 is disposed between the cooler 90 and the second semiconductor module 20.

冷却器９０は、金属製のケーシング９１と、ケーシング９１の内部に配置された金属製の隔壁９２とを備えている。ケーシング９１の内部には、隔壁９２により冷媒が流れる流路９５が形成されている。ケーシング９１の内部には冷媒が流れる。冷却器９０は第１半導体モジュール１０と第２半導体モジュール２０の間に配置されている。冷却器９０は第１半導体モジュール１０と第２半導体モジュール２０を冷却することができる。   The cooler 90 includes a metal casing 91 and a metal partition wall 92 disposed inside the casing 91. A flow path 95 through which a refrigerant flows is formed by a partition wall 92 inside the casing 91. A refrigerant flows inside the casing 91. The cooler 90 is disposed between the first semiconductor module 10 and the second semiconductor module 20. The cooler 90 can cool the first semiconductor module 10 and the second semiconductor module 20.

第１半導体モジュール１０は、互いに隣り合う第１半導体チップ１１及び第２半導体チップ１２を備えている。また、第１半導体モジュール１０は、第１半導体チップ１１及び第２半導体チップ１２の上側に配置された上側放熱板１３と、第１半導体チップ１１及び第２半導体チップ１２の下側に配置された下側放熱板１４とを備えている。また、第１半導体モジュール１０には、下側放熱板１４から外部へ延びる第１正極端子１５と、上側放熱板１３から外部へ延びる第１負極端子１６が接続されている。第１正極端子１５および第１負極端子１６は、第１半導体モジュール１０へ電力供給する。また、第１半導体モジュール１０は、これらの構成を封止する封止樹脂１７を備えている。   The first semiconductor module 10 includes a first semiconductor chip 11 and a second semiconductor chip 12 that are adjacent to each other. The first semiconductor module 10 is disposed below the first heat dissipation plate 13 above the first semiconductor chip 11 and the second semiconductor chip 12 and below the first semiconductor chip 11 and the second semiconductor chip 12. And a lower heat sink 14. The first semiconductor module 10 is connected to a first positive terminal 15 extending outward from the lower heat sink 14 and a first negative terminal 16 extending outward from the upper heat sink 13. The first positive terminal 15 and the first negative terminal 16 supply power to the first semiconductor module 10. The first semiconductor module 10 includes a sealing resin 17 that seals these components.

第１半導体チップ１１及び第２半導体チップ１２としては、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）やＦＷＤ（Free Wheeling Diode）を用いることができる。ＩＧＢＴ及びＦＷＤを用いる場合、例えば第１半導体チップ１１をＩＧＢＴとし、第２半導体チップ１２をＦＷＤとして、第１半導体チップ１１と第２半導体チップ１２を逆並列の状態で配置することができる。半導体チップがＩＧＢＴである場合、半導体チップの内部にはゲート領域、エミッタ領域、コレクタ領域等が形成されている（図示省略）。また、半導体チップがＦＷＤである場合、半導体チップの内部にはアノード領域、カソード領域等が形成されている（図示省略）。   As the first semiconductor chip 11 and the second semiconductor chip 12, for example, an insulated gate bipolar transistor (IGBT) or a free wheeling diode (FWD) can be used. When the IGBT and FWD are used, for example, the first semiconductor chip 11 and the second semiconductor chip 12 can be arranged in an anti-parallel state with the first semiconductor chip 11 being an IGBT and the second semiconductor chip 12 being an FWD. When the semiconductor chip is an IGBT, a gate region, an emitter region, a collector region, and the like are formed inside the semiconductor chip (not shown). When the semiconductor chip is an FWD, an anode region, a cathode region, and the like are formed inside the semiconductor chip (not shown).

第１半導体チップ１１及び第２半導体チップ１２は、それぞれ、上側放熱板１３と下側放熱板１４に固定されている。第１半導体チップ１１及び第２半導体チップ１２と上側放熱板１３との間には、それぞれスペーサー１８が配置されている。第１半導体チップ１１及び第２半導体チップ１２の上面が、それぞれ、はんだ１９およびスペーサー１８を介して上側放熱板１３に固定されている。第１半導体チップ１１及び第２半導体チップ１２の下面が、それぞれ、はんだ１９を介して下側放熱板１４に固定されている。   The first semiconductor chip 11 and the second semiconductor chip 12 are fixed to the upper heat radiating plate 13 and the lower heat radiating plate 14, respectively. Spacers 18 are respectively disposed between the first semiconductor chip 11 and the second semiconductor chip 12 and the upper heat dissipation plate 13. The upper surfaces of the first semiconductor chip 11 and the second semiconductor chip 12 are fixed to the upper heat radiating plate 13 via solder 19 and spacers 18, respectively. The lower surfaces of the first semiconductor chip 11 and the second semiconductor chip 12 are fixed to the lower heat sink 14 via solder 19, respectively.

上側放熱板１３、下側放熱板１４、およびスペーサー１８は、例えば銅やアルミニウム等の導電性及び熱伝導性を有する金属から形成されている。封止樹脂１７は、例えばエポキシ樹脂等の絶縁性を有する樹脂から形成されている。   The upper heat radiating plate 13, the lower heat radiating plate 14, and the spacer 18 are made of a metal having conductivity and heat conductivity, such as copper or aluminum. The sealing resin 17 is formed of an insulating resin such as an epoxy resin.

第２半導体モジュール２０は、互いに隣り合う第３半導体チップ２１及び第４半導体チップ２２を備えている。また、第２半導体モジュール２０は、第３半導体チップ２１及び第４半導体チップ２２の上側に配置された上側放熱板２３と、第３半導体チップ２１及び第４半導体チップ２２の下側に配置された下側放熱板２４とを備えている。また、第２半導体モジュール２０には、上側放熱板２３から外部へ延びる第２負極端子２５と、下側放熱板２４から外部へ延びる第２正極端子２６が接続されている。第２負極端子２５および第２正極端子２６は、第２半導体モジュール２０へ電力供給する。また、第２半導体モジュール２０は、これらの構成を封止する封止樹脂２７を備えている。   The second semiconductor module 20 includes a third semiconductor chip 21 and a fourth semiconductor chip 22 that are adjacent to each other. In addition, the second semiconductor module 20 is disposed on the upper side heat sink 23 disposed above the third semiconductor chip 21 and the fourth semiconductor chip 22 and below the third semiconductor chip 21 and the fourth semiconductor chip 22. And a lower heat sink 24. The second semiconductor module 20 is connected to a second negative terminal 25 extending outward from the upper radiator plate 23 and a second positive terminal 26 extending outward from the lower radiator 24. The second negative terminal 25 and the second positive terminal 26 supply power to the second semiconductor module 20. Further, the second semiconductor module 20 includes a sealing resin 27 that seals these components.

第３半導体チップ２１及び第４半導体チップ２２としては、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）やＦＷＤ（Free Wheeling Diode）を用いることができる。ＩＧＢＴ及びＦＷＤを用いる場合、例えば第３半導体チップ２１をＩＧＢＴとし、第４半導体チップ２２をＦＷＤとして、第３半導体チップ２１と第４半導体チップ２２を逆並列の状態で配置することができる。半導体チップがＩＧＢＴである場合、半導体チップの内部にはゲート領域、エミッタ領域、コレクタ領域等が形成されている（図示省略）。また、半導体チップがＦＷＤである場合、半導体チップの内部にはアノード領域、カソード領域等が形成されている（図示省略）。   As the third semiconductor chip 21 and the fourth semiconductor chip 22, for example, an insulated gate bipolar transistor (IGBT) or a free wheeling diode (FWD) can be used. When the IGBT and FWD are used, for example, the third semiconductor chip 21 can be an IGBT, the fourth semiconductor chip 22 can be an FWD, and the third semiconductor chip 21 and the fourth semiconductor chip 22 can be arranged in an anti-parallel state. When the semiconductor chip is an IGBT, a gate region, an emitter region, a collector region, and the like are formed inside the semiconductor chip (not shown). When the semiconductor chip is an FWD, an anode region, a cathode region, and the like are formed inside the semiconductor chip (not shown).

第３半導体チップ２１及び第４半導体チップ２２は、それぞれ、上側放熱板２３と下側放熱板２４に固定されている。第３半導体チップ２１及び第４半導体チップ２２と上側放熱板２３との間には、それぞれスペーサー２８が配置されている。第３半導体チップ２１及び第４半導体チップ２２の上面が、それぞれ、はんだ２９およびスペーサー２８を介して上側放熱板２３に固定されている。第３半導体チップ２１及び第４半導体チップ２２の下面が、それぞれ、はんだ２９を介して下側放熱板２４に固定されている。   The third semiconductor chip 21 and the fourth semiconductor chip 22 are fixed to the upper heat sink 23 and the lower heat sink 24, respectively. Spacers 28 are respectively disposed between the third semiconductor chip 21 and the fourth semiconductor chip 22 and the upper heat dissipation plate 23. The upper surfaces of the third semiconductor chip 21 and the fourth semiconductor chip 22 are fixed to the upper heat sink 23 via solder 29 and spacers 28, respectively. The lower surfaces of the third semiconductor chip 21 and the fourth semiconductor chip 22 are fixed to the lower heat radiating plate 24 with solder 29, respectively.

上側放熱板２３、下側放熱板２４、およびスペーサー２８は、例えば銅やアルミニウム等の導電性及び熱伝導性を有する金属から形成されている。封止樹脂２７は、例えばエポキシ樹脂等の絶縁性を有する樹脂から形成されている。   The upper heat radiating plate 23, the lower heat radiating plate 24, and the spacer 28 are made of a metal having conductivity and thermal conductivity such as copper and aluminum. The sealing resin 27 is made of an insulating resin such as an epoxy resin.

第１正極端子１５は、例えば銅やアルミニウム等の導電性及び熱伝導性を有する金属から形成されている。第１正極端子１５は第１半導体モジュール１０の下側放熱板１４に固定されている。第１正極端子１５は下側放熱板１４から側方に延びている。第１正極端子１５は、板状の屈曲した部材である。第１正極端子１５には、下側放熱板１４に接続された第１引出部３１と、第１引出部３１に接続された第１接近部３２と、第１接近部３２に接続された第１延在部３３が形成されている。   The first positive terminal 15 is made of a metal having conductivity and thermal conductivity such as copper and aluminum. The first positive terminal 15 is fixed to the lower heat sink 14 of the first semiconductor module 10. The first positive terminal 15 extends laterally from the lower heat sink 14. The first positive electrode terminal 15 is a plate-like bent member. The first positive terminal 15 includes a first lead portion 31 connected to the lower heat sink 14, a first approach portion 32 connected to the first lead portion 31, and a first lead portion 31 connected to the first approach portion 32. 1 extending portion 33 is formed.

第１半導体モジュール１０の第１正極端子１５は、Ｐ側の端子である。第１半導体チップ１１又は第２半導体チップ１２としてＩＧＢＴを用いる場合、第１正極端子１５は、第１半導体チップ１１又は第２半導体チップ１２のコレクタ領域に接続されている。また、第１半導体チップ１１又は第２半導体チップ１２としてＦＷＤを用いる場合、第１正極端子１５は、第１半導体チップ１１又は第２半導体チップ１２のアノード領域に接続されている。第１正極端子１５は、第１半導体モジュール１０への電圧印加時に、第１負極端子１６より高電位になる。   The first positive terminal 15 of the first semiconductor module 10 is a P-side terminal. When an IGBT is used as the first semiconductor chip 11 or the second semiconductor chip 12, the first positive terminal 15 is connected to the collector region of the first semiconductor chip 11 or the second semiconductor chip 12. When FWD is used as the first semiconductor chip 11 or the second semiconductor chip 12, the first positive terminal 15 is connected to the anode region of the first semiconductor chip 11 or the second semiconductor chip 12. The first positive terminal 15 has a higher potential than the first negative terminal 16 when a voltage is applied to the first semiconductor module 10.

第１正極端子１５の第１引出部３１は、下側放熱板１４から封止樹脂１７の外部に向かって延びている。第１引出部３１は封止樹脂１７から外部に引き出されている。第１接近部３２は、第１引出部３１から第２負極端子２５に向かって延びている。第１接近部３２は、第２負極端子２５に近づくように延びている。第１接近部３２は、第１引出部３１と第１延在部３３の間に形成されている。第１延在部３３は、第１接近部３２から側方に延びている。第１延在部３３は、冷却器９０から離れる方向に延びている。   The first lead portion 31 of the first positive terminal 15 extends from the lower heat radiating plate 14 toward the outside of the sealing resin 17. The first lead portion 31 is drawn from the sealing resin 17 to the outside. The first approach portion 32 extends from the first lead portion 31 toward the second negative electrode terminal 25. The first approach part 32 extends so as to approach the second negative terminal 25. The first approach part 32 is formed between the first lead part 31 and the first extension part 33. The first extension part 33 extends laterally from the first approach part 32. The first extending portion 33 extends in a direction away from the cooler 90.

第１負極端子１６は、例えば銅やアルミニウム等の導電性及び熱伝導性を有する金属から形成されている。第１負極端子１６は第１半導体モジュール１０の上側放熱板１３に固定されている。第１負極端子１６は上側放熱板１３から側方に延びている。第１負極端子１６は、板状の屈曲した部材である。   The first negative electrode terminal 16 is formed of a metal having conductivity and thermal conductivity such as copper and aluminum. The first negative terminal 16 is fixed to the upper heat sink 13 of the first semiconductor module 10. The first negative terminal 16 extends laterally from the upper radiator plate 13. The first negative electrode terminal 16 is a plate-like bent member.

第１負極端子１６は、Ｎ側の端子である。第１半導体チップ１１又は第２半導体チップ１２としてＩＧＢＴを用いる場合、第１負極端子１６は、第１半導体チップ１１又は第２半導体チップ１２のエミッタ領域に接続されている。また、第１半導体チップ１１又は第２半導体チップ１２としてＦＷＤを用いる場合、第１負極端子１６は、第１半導体チップ１１又は第２半導体チップ１２のカソード領域に接続されている。   The first negative terminal 16 is an N-side terminal. When an IGBT is used as the first semiconductor chip 11 or the second semiconductor chip 12, the first negative terminal 16 is connected to the emitter region of the first semiconductor chip 11 or the second semiconductor chip 12. When FWD is used as the first semiconductor chip 11 or the second semiconductor chip 12, the first negative terminal 16 is connected to the cathode region of the first semiconductor chip 11 or the second semiconductor chip 12.

第２負極端子２５は、例えば銅やアルミニウム等の導電性及び熱伝導性を有する金属から形成されている。第２負極端子２５は第２半導体モジュール２０の上側放熱板２３に固定されている。第２負極端子２５は上側放熱板２３から側方に延びている。第２負極端子２５は、板状の屈曲した部材である。第２負極端子２５には、上側放熱板２３に接続された第２引出部４１と、第２引出部４１に接続された第２接近部４２と、第２接近部４２に接続された第２延在部４３が形成されている。   The second negative electrode terminal 25 is formed of a metal having conductivity and thermal conductivity such as copper and aluminum. The second negative terminal 25 is fixed to the upper heat sink 23 of the second semiconductor module 20. The second negative terminal 25 extends laterally from the upper heat sink 23. The second negative electrode terminal 25 is a plate-like bent member. The second negative electrode terminal 25 includes a second lead portion 41 connected to the upper radiator plate 23, a second approach portion 42 connected to the second lead portion 41, and a second lead portion connected to the second approach portion 42. An extending portion 43 is formed.

第２負極端子２５は、Ｎ側の端子である。第３半導体チップ２１又は第４半導体チップ２２としてＩＧＢＴを用いる場合、第２負極端子２５は、第３半導体チップ２１又は第４半導体チップ２２のエミッタ領域に接続されている。また、第３半導体チップ２１又は第４半導体チップ２２としてＦＷＤを用いる場合、第２負極端子２５は、第３半導体チップ２１又は第４半導体チップ２２のカソード領域に接続されている。   The second negative terminal 25 is an N-side terminal. When the IGBT is used as the third semiconductor chip 21 or the fourth semiconductor chip 22, the second negative terminal 25 is connected to the emitter region of the third semiconductor chip 21 or the fourth semiconductor chip 22. When FWD is used as the third semiconductor chip 21 or the fourth semiconductor chip 22, the second negative electrode terminal 25 is connected to the cathode region of the third semiconductor chip 21 or the fourth semiconductor chip 22.

第２負極端子２５の第２引出部４１は、上側放熱板２３から封止樹脂２７の外部に向かって延びている。第２引出部４１は封止樹脂２７から外部に引き出されている。第２接近部４２は、第２引出部４１から第１半導体モジュール１０の第１正極端子１５に向かって延びている。第２接近部４２は、第１半導体モジュール１０の第１正極端子１５に近づくように延びている。第２接近部４２は、第２引出部４１と第２延在部４３の間に形成されている。第２延在部４３は、第２接近部４２から側方に延びている。第２延在部４３は、冷却器９０から離れる方向に延びている。   The second lead portion 41 of the second negative electrode terminal 25 extends from the upper heat sink 23 toward the outside of the sealing resin 27. The second lead portion 41 is drawn from the sealing resin 27 to the outside. The second approach part 42 extends from the second lead part 41 toward the first positive terminal 15 of the first semiconductor module 10. The second approach part 42 extends so as to approach the first positive terminal 15 of the first semiconductor module 10. The second approach part 42 is formed between the second lead part 41 and the second extension part 43. The second extending portion 43 extends laterally from the second approaching portion 42. The second extending portion 43 extends in a direction away from the cooler 90.

第２正極端子２６は、例えば銅やアルミニウム等の導電性及び熱伝導性を有する金属から形成されている。第２正極端子２６は第２半導体モジュール２０の下側放熱板２４に固定されている。第２正極端子２６は下側放熱板２４から側方に延びている。第２正極端子２６は、板状の屈曲した部材である。   The second positive terminal 26 is made of a metal having conductivity and thermal conductivity such as copper and aluminum. The second positive terminal 26 is fixed to the lower heat sink 24 of the second semiconductor module 20. The second positive terminal 26 extends laterally from the lower heat sink 24. The second positive terminal 26 is a plate-like bent member.

第２正極端子２６は、Ｐ側の端子である。第３半導体チップ２１又は第４半導体チップ２２としてＩＧＢＴを用いる場合、第２正極端子２６は、第３半導体チップ２１又は第４半導体チップ２２のコレクタ領域に接続されている。また、第３半導体チップ２１又は第４半導体チップ２２としてＦＷＤを用いる場合、第２正極端子２６は、第３半導体チップ２１又は第４半導体チップ２２のアノード領域に接続されている。第２正極端子２６は、第２半導体モジュール２０への電圧印加時に、第２負極端子２５より高電位になる。   The second positive terminal 26 is a P-side terminal. When an IGBT is used as the third semiconductor chip 21 or the fourth semiconductor chip 22, the second positive terminal 26 is connected to the collector region of the third semiconductor chip 21 or the fourth semiconductor chip 22. When FWD is used as the third semiconductor chip 21 or the fourth semiconductor chip 22, the second positive terminal 26 is connected to the anode region of the third semiconductor chip 21 or the fourth semiconductor chip 22. The second positive terminal 26 has a higher potential than the second negative terminal 25 when a voltage is applied to the second semiconductor module 20.

第１正極端子１５の第１延在部３３と第２負極端子２５の第２延在部４３は、向かい合って並行して延びている。第１延在部３３と第２延在部４３は、接近して隣り合っている。第１正極端子１５は、電圧印加時に、第２負極端子２５より高電位になる。第２負極端子２５は、電圧印加時に、第１正極端子１５より低電位になる。   The first extending portion 33 of the first positive electrode terminal 15 and the second extending portion 43 of the second negative electrode terminal 25 face each other and extend in parallel. The 1st extension part 33 and the 2nd extension part 43 adjoin and adjoin. The first positive terminal 15 has a higher potential than the second negative terminal 25 when a voltage is applied. The second negative terminal 25 has a lower potential than the first positive terminal 15 when a voltage is applied.

第１正極端子１５と第２負極端子２５の間には、第３絶縁部材５０が配置されている。第３絶縁部材５０は、第１正極端子１５の表面に塗布された絶縁膜および第２負極端子２５の表面に塗布された絶縁膜により形成されている。第３絶縁部材５０は、例えばエポキシ樹脂等の絶縁性を有する樹脂から形成されている。第３絶縁部材５０は、第１正極端子１５と第２負極端子２５の間を絶縁している。   A third insulating member 50 is disposed between the first positive terminal 15 and the second negative terminal 25. The third insulating member 50 is formed of an insulating film applied to the surface of the first positive electrode terminal 15 and an insulating film applied to the surface of the second negative electrode terminal 25. The third insulating member 50 is made of an insulating resin such as an epoxy resin. The third insulating member 50 insulates between the first positive terminal 15 and the second negative terminal 25.

第３絶縁部材５０は、端子絶縁部５３、第１部分５１および第２部分５２を備えている。端子絶縁部５３は、第１正極端子１５の第１延在部３３と第２負極端子２５の第２延在部４３の間に配置されている。端子絶縁部５３は、第１延在部３３と第２延在部４３の間を絶縁している。端子絶縁部５３は、第１延在部３３および第２延在部４３に沿って延びている。端子絶縁部５３は、第１延在部３３および第２延在部４３と並行して延びている。端子絶縁部５３の長さは第１延在部３３と第２延在部４３の長さより長い。端子絶縁部５３の先端部５３１は第１延在部３３の先端部３３１および第２延在部４３の先端部４３１より側方へ突出している。端子絶縁部５３の先端部５３１は、冷却器９０から離れる方向へ突出している。第１部分５１は、第１正極端子１５と冷却器９０のケーシング９１との間に配置されている。第１部分５１は端子絶縁部５３から上側に張り出している。第１部分５１は、ケーシング９１と第１正極端子１５を絶縁している。第２部分５２は、第２負極端子２５と冷却器９０のケーシング９１との間に配置されている。第２部分５２は端子絶縁部５３から下側に張り出している。第２部分５２は、ケーシング９１と第２負極端子２５を絶縁している。   The third insulating member 50 includes a terminal insulating portion 53, a first portion 51, and a second portion 52. The terminal insulating portion 53 is disposed between the first extending portion 33 of the first positive terminal 15 and the second extending portion 43 of the second negative terminal 25. The terminal insulating part 53 insulates between the first extending part 33 and the second extending part 43. The terminal insulating portion 53 extends along the first extending portion 33 and the second extending portion 43. The terminal insulating part 53 extends in parallel with the first extending part 33 and the second extending part 43. The length of the terminal insulating portion 53 is longer than the length of the first extending portion 33 and the second extending portion 43. The distal end portion 531 of the terminal insulating portion 53 protrudes laterally from the distal end portion 331 of the first extending portion 33 and the distal end portion 431 of the second extending portion 43. A tip end portion 531 of the terminal insulating portion 53 protrudes in a direction away from the cooler 90. The first portion 51 is disposed between the first positive terminal 15 and the casing 91 of the cooler 90. The first portion 51 protrudes upward from the terminal insulating portion 53. The first portion 51 insulates the casing 91 and the first positive terminal 15. The second portion 52 is disposed between the second negative electrode terminal 25 and the casing 91 of the cooler 90. The second portion 52 protrudes downward from the terminal insulating portion 53. The second portion 52 insulates the casing 91 and the second negative terminal 25.

冷却器９０のケーシング９１は、上側に配置された板状の第１天板部７１、板状の第１接続部７２、および板状の第１対向部７３を備えている。またケーシング９１は、下側に配置された板状の第２天板部８１、板状の第２接続部８２、および板状の第２金属部材８３を備えている。第１天板部７１、第１接続部７２、および第１対向部７３と、第２天板部８１、第２接続部８２、および第２対向部８３とは、互いに対向する位置に形成されている。第１天板部７１、第１接続部７２、第１対向部７３、第２天板部８１、第２接続部８２、および第２対向部８３は、一体的に形成されている。第１正極端子１５および第２負極端子２５は、第３絶縁部材５０の第１部分５１および第２部分５２を介してケーシング９１の第１対向部７３および第２対向部８３を挟持している。第１正極端子１５は、第１部分５１を介して第１対向部７３を挟持している。第２負極端子２５は、第２部分５２を介して第２対向部８３を挟持している。   The casing 91 of the cooler 90 includes a plate-like first top plate portion 71, a plate-like first connection portion 72, and a plate-like first opposing portion 73 arranged on the upper side. The casing 91 includes a plate-like second top plate portion 81, a plate-like second connection portion 82, and a plate-like second metal member 83 arranged on the lower side. The first top plate portion 71, the first connecting portion 72, and the first facing portion 73, and the second top plate portion 81, the second connecting portion 82, and the second facing portion 83 are formed at positions facing each other. ing. The first top plate portion 71, the first connection portion 72, the first facing portion 73, the second top plate portion 81, the second connecting portion 82, and the second facing portion 83 are integrally formed. The first positive terminal 15 and the second negative terminal 25 sandwich the first facing portion 73 and the second facing portion 83 of the casing 91 via the first portion 51 and the second portion 52 of the third insulating member 50. . The first positive electrode terminal 15 sandwiches the first facing portion 73 via the first portion 51. The second negative terminal 25 sandwiches the second facing portion 83 via the second portion 52.

上側の第１天板部７１は、第１半導体モジュール１０と向かい合っている。第１天板部７１の上には、第１絶縁部材１１０が配置されている。第１絶縁部材１１０は、第１半導体モジュール１０と冷却器９０に接している。第１絶縁部材１１０の上に第１半導体モジュール１０が配置されている。第１絶縁部材１１０は、第１半導体モジュール１０と冷却器９０を絶縁している。第１半導体モジュール１０は第１絶縁部材１１０を介して冷却器９０に接している。第１絶縁部材１１０は、例えばエポキシ樹脂等の絶縁性を有する樹脂から形成されている。   The upper first top plate portion 71 faces the first semiconductor module 10. A first insulating member 110 is disposed on the first top plate portion 71. The first insulating member 110 is in contact with the first semiconductor module 10 and the cooler 90. The first semiconductor module 10 is disposed on the first insulating member 110. The first insulating member 110 insulates the first semiconductor module 10 and the cooler 90 from each other. The first semiconductor module 10 is in contact with the cooler 90 through the first insulating member 110. The first insulating member 110 is made of an insulating resin such as an epoxy resin.

第１接続部７２は、第１天板部７１と第１対向部７３を接続している。第１対向部７３は、第１正極端子１５の第１接近部３２と向かい合っている。第１対向部７３は第１接近部３２と隣接している。第１対向部７３は第１接近部３２と並行して延びている。第１対向部７３は第１接近部３２に沿って形成されている。第１対向部７３は導電性を有している。第１対向部７３と第１接近部３２の間には、第３絶縁部材５０の第１部分５１が配置されている。第１部分５１は、第１対向部７３と第１接近部３２を絶縁している。第１部分５１は、第１対向部７３を覆っている。第１部分５１は、第１対向部７３を保持している。第１部分５１は、第１対向部７３の先端部７３１を覆っている。   The first connection portion 72 connects the first top plate portion 71 and the first facing portion 73. The first facing portion 73 faces the first approaching portion 32 of the first positive electrode terminal 15. The first facing portion 73 is adjacent to the first approaching portion 32. The first facing portion 73 extends in parallel with the first approaching portion 32. The first facing portion 73 is formed along the first approaching portion 32. The 1st opposing part 73 has electroconductivity. Between the first facing portion 73 and the first approaching portion 32, the first portion 51 of the third insulating member 50 is disposed. The first portion 51 insulates the first facing portion 73 and the first approaching portion 32. The first portion 51 covers the first facing portion 73. The first portion 51 holds the first facing portion 73. The first portion 51 covers the tip portion 731 of the first facing portion 73.

下側の第２天板部８１は、第２半導体モジュール２０と向かい合っている。第２天板部８１の下には、第２絶縁部材１２０が配置されている。第２絶縁部材１２０は、第２半導体モジュール２０と冷却器９０に接している。第２絶縁部材１２０の下に第２半導体モジュール２０が配置されている。第２絶縁部材１２０は、第２半導体モジュール２０と冷却器９０を絶縁している。第２半導体モジュール２０は第２絶縁部材１２０を介して冷却器９０に接している。第２絶縁部材１２０は、例えばエポキシ樹脂等の絶縁性を有する樹脂から形成されている。   The lower second top plate portion 81 faces the second semiconductor module 20. A second insulating member 120 is disposed under the second top plate portion 81. The second insulating member 120 is in contact with the second semiconductor module 20 and the cooler 90. The second semiconductor module 20 is disposed under the second insulating member 120. The second insulating member 120 insulates the second semiconductor module 20 and the cooler 90 from each other. The second semiconductor module 20 is in contact with the cooler 90 via the second insulating member 120. The second insulating member 120 is formed of an insulating resin such as an epoxy resin.

第２接続部８２は、第２天板部８１と第２対向部８３を接続している。第２対向部８３は、第２負極端子２５の第２接近部４２と向かい合っている。第２対向部８３は第２接近部４２と隣接している。第２対向部８３は第２接近部４２と並行して延びている。第２対向部８３は第２接近部４２に沿って形成されている。第２対向部８３は導電性を有している。第２対向部８３と第２接近部４２の間には、第３絶縁部材５０の第２部分５２が配置されている。第２部分５２は、第２対向部８３と第２接近部４２を絶縁している。第２部分５２は、第２対向部８３を覆っている。第２部分５２は、第２対向部８３を保持している。第２部分５２は、第２対向部８３の先端部８３１を覆っている。   The second connection portion 82 connects the second top plate portion 81 and the second facing portion 83. The second facing portion 83 faces the second approaching portion 42 of the second negative electrode terminal 25. The second facing portion 83 is adjacent to the second approaching portion 42. The second facing portion 83 extends in parallel with the second approaching portion 42. The second facing portion 83 is formed along the second approaching portion 42. The second facing portion 83 has conductivity. Between the second facing portion 83 and the second approaching portion 42, the second portion 52 of the third insulating member 50 is disposed. The second portion 52 insulates the second facing portion 83 and the second approaching portion 42 from each other. The second portion 52 covers the second facing portion 83. The second portion 52 holds the second facing portion 83. The second portion 52 covers the tip portion 831 of the second facing portion 83.

上記の構成を備える半導体装置１によれば、第１半導体モジュール１０の第１正極端子１５と第１負極端子１６の間に電圧を印加すると、第１正極端子１５と第１負極端子１６の間に電流が流れる。また、第２半導体モジュール２０の第２負極端子２５と第２正極端子２６の間に電圧を印加すると、第２負極端子２５と第２正極端子２６の間に電流が流れる。正極端子とは、半導体モジュールへの電圧印加時に高電位となる端子であり、負極端子とは、半導体モジュールへの電圧印加時に低電位となる端子である。第１半導体モジュール１０の第１正極端子１５と第２半導体モジュール２０の第２負極端子２５の極性が反対であるので、図１に矢印で示すように、第１正極端子１５と第２負極端子２５には反対の電流が流れる。したがって、互いに向かい合う第１正極端子１５の第１延在部３３と第２負極端子２５の第２延在部４３には反対の電流が流れる。   According to the semiconductor device 1 having the above configuration, when a voltage is applied between the first positive terminal 15 and the first negative terminal 16 of the first semiconductor module 10, the first positive terminal 15 and the first negative terminal 16 are connected. Current flows through Further, when a voltage is applied between the second negative terminal 25 and the second positive terminal 26 of the second semiconductor module 20, a current flows between the second negative terminal 25 and the second positive terminal 26. The positive terminal is a terminal that becomes a high potential when a voltage is applied to the semiconductor module, and the negative terminal is a terminal that becomes a low potential when a voltage is applied to the semiconductor module. Since the polarities of the first positive terminal 15 of the first semiconductor module 10 and the second negative terminal 25 of the second semiconductor module 20 are opposite, the first positive terminal 15 and the second negative terminal are indicated by arrows in FIG. The opposite current flows through 25. Therefore, opposite currents flow through the first extending portion 33 of the first positive electrode terminal 15 and the second extending portion 43 of the second negative electrode terminal 25 facing each other.

第１半導体モジュール１０の第１正極端子１５および第２半導体モジュール２０の第２負極端子２５では、電流が流れることにより磁場が生じる。このとき、互いに向かい合う第１正極端子１５の第１延在部３３と第２負極端子２５の第２延在部４３では、反対の電流が流れているので反対の磁場が生じる。このため、第１延在部３３の電流により生じる磁場と第２延在部４３の電流により生じる磁場が互いに打ち消し合う。したがって、第１延在部３３および第２延在部４３におけるインダクタンスを低減することができる。   At the first positive terminal 15 of the first semiconductor module 10 and the second negative terminal 25 of the second semiconductor module 20, a magnetic field is generated by the flow of current. At this time, since the opposite current flows in the first extending portion 33 of the first positive electrode terminal 15 and the second extending portion 43 of the second negative electrode terminal 25 facing each other, an opposite magnetic field is generated. For this reason, the magnetic field generated by the current of the first extending portion 33 and the magnetic field generated by the current of the second extending portion 43 cancel each other. Therefore, the inductance in the 1st extension part 33 and the 2nd extension part 43 can be reduced.

また、第１正極端子１５の第１接近部３２では、図２に示すように、第１正極端子１５に電流が流れることにより、第１接近部３２に向かい合う第１対向部７３に作用する磁場Ｂが生じる。すると、第１接近部３２に向かい合う第１対向部７３では、図３に示すように、第１接近部３２で生じた磁場Ｂに起因する渦電流Ｃが生じる。この渦電流Ｃは、第１正極端子１５の近傍では、第１正極端子１５に流れる電流Ａと反対方向に流れる。このため、第１正極端子１５の近傍の渦電流Ｃにより生じる磁場と第１正極端子１５の電流Ａにより生じる磁場が互いに磁場が打ち消し合う。これにより、第１接近部３２におけるインダクタンスを低減することができる。また同様に、第２負極端子２５においても、互いに向かい合う第２接近部４２と第２対向部８３では、反対の磁場が生じることにより、互いに磁場が打ち消し合う。これにより、第２負極端子２５の第２接近部４２におけるインダクタンスを低減することができる。   In the first approach portion 32 of the first positive electrode terminal 15, as shown in FIG. 2, a magnetic field that acts on the first facing portion 73 that faces the first approach portion 32 when a current flows through the first positive electrode terminal 15. B is produced. Then, in the first facing portion 73 facing the first approaching portion 32, an eddy current C caused by the magnetic field B generated in the first approaching portion 32 is generated as shown in FIG. This eddy current C flows in the direction opposite to the current A flowing through the first positive electrode terminal 15 in the vicinity of the first positive electrode terminal 15. For this reason, the magnetic field generated by the eddy current C in the vicinity of the first positive electrode terminal 15 and the magnetic field generated by the current A of the first positive electrode terminal 15 cancel each other. Thereby, the inductance in the 1st approach part 32 can be reduced. Similarly, in the second negative electrode terminal 25, the second approaching portion 42 and the second facing portion 83 facing each other generate opposite magnetic fields, so that the magnetic fields cancel each other. Thereby, the inductance in the 2nd approach part 42 of the 2nd negative electrode terminal 25 can be reduced.

以上より、第１正極端子１５の第１延在部３３および第１接近部３２におけるインダクタンスを低減できるので、第１正極端子１５におけるインダクタンスを低減することができる。また、第２負極端子２５の第２延在部４３および第２接近部４２におけるインダクタンスを低減できるので、第２負極端子２５におけるインダクタンスを低減することができる。   As described above, since the inductance in the first extending portion 33 and the first approaching portion 32 of the first positive terminal 15 can be reduced, the inductance in the first positive terminal 15 can be reduced. Moreover, since the inductance in the 2nd extension part 43 and the 2nd approach part 42 of the 2nd negative electrode terminal 25 can be reduced, the inductance in the 2nd negative electrode terminal 25 can be reduced.

また、第１正極端子１５と第２負極端子２５が、第３絶縁部材５０の第１部分５１および第２部分５２を介して冷却器９０の第１対向部７３および第２対向部８３を挟持している。これにより、第１半導体モジュール１０および第２半導体モジュール２０と冷却器９０との位置ずれを抑制することができる。その結果、第１半導体モジュール１０および第２半導体モジュール２０と冷却器９０との接触面積を確保することができ、冷却器９０による第１半導体モジュール１０および第２半導体モジュール２０の冷却効率が低下することを抑制できる。   Further, the first positive terminal 15 and the second negative terminal 25 sandwich the first facing portion 73 and the second facing portion 83 of the cooler 90 via the first portion 51 and the second portion 52 of the third insulating member 50. doing. Thereby, position shift with the 1st semiconductor module 10, the 2nd semiconductor module 20, and the cooler 90 can be controlled. As a result, the contact area between the first semiconductor module 10 and the second semiconductor module 20 and the cooler 90 can be secured, and the cooling efficiency of the first semiconductor module 10 and the second semiconductor module 20 by the cooler 90 is lowered. This can be suppressed.

また、第３絶縁部材５０の端子絶縁部５３の先端部５３１が、第１正極端子１５の第１延在部３３の先端部３３１および第２負極端子２５の第２延在部４３の先端部４３１から突出しているので、第１延在部３３と第２延在部４３との沿面距離を長くすることができる。これにより、第１正極端子１５と第２負極端子２５が短絡することを抑制できる。   Further, the distal end portion 531 of the terminal insulating portion 53 of the third insulating member 50 is the distal end portion 331 of the first extending portion 33 of the first positive electrode terminal 15 and the distal end portion of the second extending portion 43 of the second negative electrode terminal 25. Since it protrudes from 431, the creeping distance between the first extending portion 33 and the second extending portion 43 can be increased. Thereby, it can suppress that the 1st positive electrode terminal 15 and the 2nd negative electrode terminal 25 short-circuit.

以上、一実施形態について説明したが、具体的な態様は上記実施形態に限定されるものではない。以下の説明において、上述の説明における構成と同様の構成については、同一の符号を付して説明を省略する。   As mentioned above, although one embodiment was described, a specific mode is not limited to the above-mentioned embodiment. In the following description, the same components as those described above are denoted by the same reference numerals and description thereof is omitted.

［第２実施形態］
上記の実施形態では、冷却器９０のケーシング９１が金属製であったが、この構成に限定されるものではない。第２実施形態では、図４に示すように、冷却器９０のケーシング９１が、樹脂製の側壁９３を備えている。側壁９３は、第１天板部７１と第２天板部８１の間に配置されている。側壁９３は、第１天板部７１と第２天板部８１に固定されている。側壁９３は、第１天板部７１と第２天板部８１に密着している。両端部の側壁９３と側壁９３の間には、金属製の隔壁９２と、樹脂製の隔壁９４が配置されている。ケーシング９１の内部には、隔壁９２および隔壁９４により冷媒が流れる流路９５が形成されている。 [Second Embodiment]
In said embodiment, although the casing 91 of the cooler 90 was metal, it is not limited to this structure. In the second embodiment, as shown in FIG. 4, the casing 91 of the cooler 90 includes a resin side wall 93. The side wall 93 is disposed between the first top plate portion 71 and the second top plate portion 81. The side wall 93 is fixed to the first top plate portion 71 and the second top plate portion 81. The side wall 93 is in close contact with the first top plate portion 71 and the second top plate portion 81. A metal partition wall 92 and a resin partition wall 94 are disposed between the side wall 93 and the side wall 93 at both ends. Inside the casing 91, a flow path 95 through which the refrigerant flows is formed by the partition walls 92 and 94.

また、上記の実施形態では、ケーシング９１の第１天板部７１と第１対向部７３が第１接続部７２により接続されている構成であったが、この構成に限定されるものではない。第２実施形態では、図４に示すように、第１天板部７１と第１対向部７３が、第１接続部７２を介さずに直接接続されている。第１天板部７１と第１対向部７３は一体的に形成されている。第１対向部７３が第１天板部７１に固定されている。また同様に、上記の実施形態では、ケーシング９１の第２天板部８１と第２対向部８３が第２接続部８２により接続されている構成であったが、この構成に限定されるものではない。第２実施形態では、図４に示すように、第２天板部８１と第２対向部８３が、第２接続部８２を介さずに直接接続されている。第２天板部８１と第２対向部８３は一体的に形成されている。第２対向部８３が第２天板部８１に固定されている。   In the above embodiment, the first top plate portion 71 and the first facing portion 73 of the casing 91 are connected by the first connection portion 72, but the present invention is not limited to this configuration. In the second embodiment, as shown in FIG. 4, the first top plate portion 71 and the first facing portion 73 are directly connected without going through the first connection portion 72. The first top plate portion 71 and the first facing portion 73 are integrally formed. The first facing portion 73 is fixed to the first top plate portion 71. Similarly, in the above embodiment, the second top plate portion 81 and the second facing portion 83 of the casing 91 are connected by the second connection portion 82, but the present invention is not limited to this configuration. Absent. In the second embodiment, as shown in FIG. 4, the second top plate portion 81 and the second facing portion 83 are directly connected without passing through the second connection portion 82. The second top plate portion 81 and the second facing portion 83 are integrally formed. The second facing portion 83 is fixed to the second top plate portion 81.

［第３実施形態］
第２実施形態では、図５に示すように、第１天板部７１と第１対向部７３が直接的に接続されており、第１対向部７３が第２対向部８３に向かって延びている。また、第２天板部８１と第２対向部８３が直接的に接続されており、第２対向部８３が第１対向部７３に向かって延びている。第１対向部７３と第２対向部８３は、結合しており、一体的に形成されている。 [Third Embodiment]
In the second embodiment, as shown in FIG. 5, the first top plate portion 71 and the first facing portion 73 are directly connected, and the first facing portion 73 extends toward the second facing portion 83. Yes. Further, the second top plate portion 81 and the second facing portion 83 are directly connected, and the second facing portion 83 extends toward the first facing portion 73. The 1st opposing part 73 and the 2nd opposing part 83 are couple | bonded, and are formed integrally.

［第４実施形態］
上記の実施形態では、第３絶縁部材５０が第１部分５１と第２部分５２を備える構成であったが、この構成に限定されるものではない。第４実施形態では、図６に示すように、第３絶縁部材５０が端子絶縁部５３を備えているが、第１部分５１と第２部分５２を備えていない。第４実施形態では、第１絶縁部材１１０が第１部分５１を備えており、第２絶縁部材１２０が第２部分５２を備えている。 [Fourth Embodiment]
In the above embodiment, the third insulating member 50 is configured to include the first portion 51 and the second portion 52, but is not limited to this configuration. In the fourth embodiment, as shown in FIG. 6, the third insulating member 50 includes the terminal insulating portion 53, but does not include the first portion 51 and the second portion 52. In the fourth embodiment, the first insulating member 110 includes the first portion 51, and the second insulating member 120 includes the second portion 52.

上記の実施形態では、第３絶縁部材５０の端子絶縁部５３の一方の先端部５３１が冷却器９０から離れる方向に突出する構成であったが、この構成に限定されるものではない。第４実施形態では、図６に示すように、端子絶縁部５３の他方の先端部５３２が冷却器９０に近づく方向に突出している。端子絶縁部５３の先端部５３２は、第１接近部３２と第１延在部３３の接続部分および第２接近部４２と第２延在部４３の接続部分から側方へ突出している。   In the above embodiment, the one end portion 531 of the terminal insulating portion 53 of the third insulating member 50 protrudes in the direction away from the cooler 90. However, the configuration is not limited to this configuration. In the fourth embodiment, as shown in FIG. 6, the other end portion 532 of the terminal insulating portion 53 protrudes in a direction approaching the cooler 90. The tip end portion 532 of the terminal insulating portion 53 protrudes laterally from the connection portion between the first approach portion 32 and the first extension portion 33 and from the connection portion between the second approach portion 42 and the second extension portion 43.

［第５実施形態］
第５実施形態では、図７に示すように、第１絶縁部材１１０が第１部分５１を備えており、第２絶縁部材１２０が第２部分５２を備えている。また、第１絶縁部材１１０および第２絶縁部材１２０が、冷却器９０のケーシング９１を覆っている。 [Fifth Embodiment]
In the fifth embodiment, as shown in FIG. 7, the first insulating member 110 includes a first portion 51, and the second insulating member 120 includes a second portion 52. Further, the first insulating member 110 and the second insulating member 120 cover the casing 91 of the cooler 90.

また、ケーシング９１の第１接続部７２および第２接続部８２が屈曲している。第１接続部７２は第３絶縁部材５０の上側に延びている。第２接続部８２は第３絶縁部材５０の下側に延びている。第１接続部７２と第２接続部８２の間に端子絶縁部５３の先端部５３２が配置されている。   Further, the first connection part 72 and the second connection part 82 of the casing 91 are bent. The first connection portion 72 extends above the third insulating member 50. The second connection portion 82 extends below the third insulating member 50. A distal end portion 532 of the terminal insulating portion 53 is disposed between the first connection portion 72 and the second connection portion 82.

上記実施形態では、第１半導体モジュール１０の第１正極端子１５と第２半導体モジュール２０の第２負極端子２５が互いに接近する構成であったが、この構成に限定されるものではない。第１半導体モジュール１０の第１負極端子１６と、第２半導体モジュール２０の正極端子２６が互いに接近する構成であってもよい。また、第１半導体モジュール１０と第２半導体モジュール２０は、互いに入れ替え可能である。   In the above embodiment, the first positive terminal 15 of the first semiconductor module 10 and the second negative terminal 25 of the second semiconductor module 20 are close to each other. However, the present invention is not limited to this configuration. The first negative terminal 16 of the first semiconductor module 10 and the positive terminal 26 of the second semiconductor module 20 may approach each other. Further, the first semiconductor module 10 and the second semiconductor module 20 can be interchanged with each other.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

１；半導体装置
１０；第１半導体モジュール
１１；第１半導体チップ
１２；第２半導体チップ
１３；上側放熱板
１４；下側放熱板
１５；第１正極端子
１６；第１負極端子
１７；封止樹脂
１８；スペーサー
１９；はんだ
２０；第２半導体モジュール
２１；第３半導体チップ
２２；第４半導体チップ
２３；上側放熱板
２４；下側放熱板
２５；第２負極端子
２６；第２正極端子
２７；封止樹脂
２８；スペーサー
２９；はんだ
３１；第１引出部
３２；第１接近部
３３；第１延在部
４１；第２引出部
４２；第２接近部
４３；第２延在部
５０；第３絶縁部材
５１；第１部分
５２；第２部分
５３；端子絶縁部
７１；第１天板部
７２；第１接続部
７３；第１対向部
８１；第２天板部
８２；第２接続部
８３；第２対向部
９０；冷却器
９１；ケーシング
９２；隔壁
９３；側壁
９４；隔壁
９５；流路
１１０；第１絶縁部材
１２０；第２絶縁部材
３３１；先端部
４３１；先端部
５３１；先端部
５３２；先端部
７３１；先端部
８３１；先端部
DESCRIPTION OF SYMBOLS 1; Semiconductor device 10; 1st semiconductor module 11; 1st semiconductor chip 12; 2nd semiconductor chip 13; Upper heat sink 14; Lower heat sink 15; First positive terminal 16; 18; spacer 19; solder 20; second semiconductor module 21; third semiconductor chip 22; fourth semiconductor chip 23; upper heat sink 24; lower heat sink 25; second negative terminal 26; Stop resin 28; spacer 29; solder 31; first lead portion 32; first approach portion 33; first extension portion 41; second lead portion 42; second approach portion 43; second extension portion 50; 1st part 52; 2nd part 53; terminal insulation part 71; 1st top plate part 72; 1st connection part 73; 1st opposing part 81; 2nd top plate part 82; Second opposing part 90; cooler 91; casing 92; partition wall; 3; sidewall 94; septum 95; channel 110; the first insulating member 120: second insulating member 331; tip 431; tip 531; tip 532; tip 731; tip 831; tip

Claims (3)

冷却器と、
前記冷却器の上側に配置された第１半導体モジュールと、
前記冷却器の下側に配置された第２半導体モジュールと、
前記第１半導体モジュールに接続され、前記第１半導体モジュールへ電力供給する高電位の第１端子と、
前記第２半導体モジュールに接続され、前記第２半導体モジュールへ電力供給する前記第１端子より低電位の第２端子と、を備え、
前記第１端子は、前記第２端子に近づくように延びる第１接近部と、前記第１接近部から延びる第１延在部とを備え、
前記第２端子は、前記第１端子に近づくように延びる第２接近部と、前記第２接近部から延び、前記第１延在部と並行して延びている第２延在部とを備え、
前記冷却器は、前記第１接近部と並行して延びる金属の第１対向部と、前記第２接近部と並行して延びる金属の第２対向部と、を備えている半導体装置。 A cooler,
A first semiconductor module disposed above the cooler;
A second semiconductor module disposed below the cooler;
A high potential first terminal connected to the first semiconductor module for supplying power to the first semiconductor module;
A second terminal connected to the second semiconductor module and having a lower potential than the first terminal for supplying power to the second semiconductor module;
The first terminal includes a first approach part extending so as to approach the second terminal, and a first extension part extending from the first approach part,
The second terminal includes a second approach portion that extends so as to approach the first terminal, and a second extension portion that extends from the second approach portion and extends in parallel with the first extension portion. ,
The said cooler is a semiconductor device provided with the 1st opposing part of the metal extended in parallel with the said 1st approach part, and the 2nd opposing part of the metal extended in parallel with the said 2nd approach part. 前記第１端子と前記第１対向部の間に配置された絶縁性を有する第１部分と、
前記第２端子と前記第２対向部の間に配置された絶縁性を有する第２部分と、を更に備え、
前記第１端子は、前記第１部分を介して前記第１対向部を挟持しており、
前記第２端子は、前記第２部分を介して前記第２対向部を挟持している、請求項１に記載の半導体装置。 An insulating first portion disposed between the first terminal and the first facing portion;
An insulating second portion disposed between the second terminal and the second facing portion;
The first terminal holds the first facing portion through the first portion,
The semiconductor device according to claim 1, wherein the second terminal sandwiches the second facing portion via the second portion. 前記第１延在部と前記第２延在部の間に配置された絶縁部材を備え、
前記絶縁部材は、前記第１延在部および前記第２延在部の端部から突出している、請求項１又は２に記載の半導体装置。
An insulating member disposed between the first extending portion and the second extending portion;
The semiconductor device according to claim 1, wherein the insulating member protrudes from end portions of the first extending portion and the second extending portion.
JP2014087209A 2014-04-21 2014-04-21 semiconductor device Pending JP2015208115A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014087209A JP2015208115A (en) 2014-04-21 2014-04-21 semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014087209A JP2015208115A (en) 2014-04-21 2014-04-21 semiconductor device

Publications (1)

Publication Number Publication Date
JP2015208115A true JP2015208115A (en) 2015-11-19

Family

ID=54604544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014087209A Pending JP2015208115A (en) 2014-04-21 2014-04-21 semiconductor device

Country Status (1)

Country Link
JP (1) JP2015208115A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018060863A (en) * 2016-10-03 2018-04-12 トヨタ自動車株式会社 Semiconductor lamination unit
JP2020150020A (en) * 2019-03-11 2020-09-17 株式会社デンソー Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018060863A (en) * 2016-10-03 2018-04-12 トヨタ自動車株式会社 Semiconductor lamination unit
JP2020150020A (en) * 2019-03-11 2020-09-17 株式会社デンソー Semiconductor device
WO2020184053A1 (en) * 2019-03-11 2020-09-17 株式会社デンソー Semiconductor device
JP7103279B2 (en) 2019-03-11 2022-07-20 株式会社デンソー Semiconductor equipment

Similar Documents

Publication Publication Date Title
JP5269259B2 (en) Power converter
JP4699820B2 (en) Power semiconductor module
US20200118986A1 (en) Semiconductor equipment
US9992915B2 (en) Power conversion device
JP2014017319A (en) Semiconductor device
JP2017195687A (en) Electric power conversion system
JP4531087B2 (en) Power semiconductor device
JP2014239636A (en) Power conversion device
JP2006303290A (en) Semiconductor device
JP2013118336A (en) Semiconductor device
JP2014183078A (en) Semiconductor device
CN108573939B (en) Power conversion device
JP6517642B2 (en) Semiconductor device, inverter circuit, and drive device
JP2015208115A (en) semiconductor device
JP5581822B2 (en) Semiconductor device
JP6362959B2 (en) Power conversion circuit, manufacturing method thereof, and power conditioner
JP2014072385A (en) Semiconductor device
WO2019150870A1 (en) Semiconductor module
JP2017162988A (en) Insulation substrate and electric power conversion system including the same
JP2020145285A (en) Semiconductor module and semiconductor device equipped with the same
JP6555177B2 (en) Semiconductor module
JP2015053775A (en) Semiconductor power conversion device
JP2014192512A (en) Arrangement structure of semiconductor element substrate, and semiconductor device
JP2018046126A (en) Semiconductor device
JP2017183430A (en) Switching element unit