JP2019133576A - データ入出力システム - Google Patents

データ入出力システム Download PDF

Info

Publication number
JP2019133576A
JP2019133576A JP2018017319A JP2018017319A JP2019133576A JP 2019133576 A JP2019133576 A JP 2019133576A JP 2018017319 A JP2018017319 A JP 2018017319A JP 2018017319 A JP2018017319 A JP 2018017319A JP 2019133576 A JP2019133576 A JP 2019133576A
Authority
JP
Japan
Prior art keywords
pio
data input
bus
output
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018017319A
Other languages
English (en)
Other versions
JP2019133576A5 (ja
Inventor
鵬 王
Peng Wang
鵬 王
繁美 嶋田
Shigemi Shimada
繁美 嶋田
佳実 高木
Yoshimi Takagi
佳実 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Solutions Corp
Original Assignee
Hitachi High Tech Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Solutions Corp filed Critical Hitachi High Tech Solutions Corp
Priority to JP2018017319A priority Critical patent/JP2019133576A/ja
Publication of JP2019133576A publication Critical patent/JP2019133576A/ja
Publication of JP2019133576A5 publication Critical patent/JP2019133576A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Hardware Redundancy (AREA)
  • Bus Control (AREA)

Abstract

【課題】シングルバス対応のPIO基板を有効に利用可能なコントロールシステムにおける多重化データ入出力システムを実現する。【解決手段】実行系コントローラC21はPIOバスA及びBに接続され、待機系コントローラC22もPIOバスA及びBに接続されている。シングルPIO基板P10がPIOバスAに接続され、シングルPIO基板P11がPIOバスBに接続される。以降、同様に、PIOバスAに接続されたシングルPIO基板及びPIOバスBに接続されたシングルPIO基板からなる一対のシングルPIO基板が配置され、同種2枚のシングルPIO基板が実装される。合計でn+1枚のシングルPIO基板がPIOバスA又はBに接続される。PIO基板の異常発生時は隣り合う同種のシングルPIO基板に切替える。PIOバスAに異常が発生したときはPIOバスBに切替え、実行系コントローラC21に異常が発生したときは待機系コントローラC22に切替える。【選択図】図1

Description

本発明は、データ入出力システムに関する。
コントロールシステムにおけるデータ入出力システムにおいて、シングルバスのPIO(Process Input/Output)基板で構築した既存システムの更新や増設時に信頼性向上を図ることは重要である。
特許文献1には、高速のバスを有するコンピュータシステムにおいて、容易にバスの配線長を可変することができるシステムが記載されている。この特許文献1に記載の技術によれば、拡張ボードの交換等を容易に行うことが可能となる。
特開2001−84218号公報
ところで、高信頼性のコントロールシステムを構築する場合、データ入出力システム全体を二重化する方法がある。
既存システムの更新や増設時に信頼性向上を図るため、システム全体を二重化する場合、それまでに使用していた二重化に対応していないシングルバスのPIO基板については破棄し、二重化対応のPIO基板に全てを置き換える必要があった。
しかしながら、二重化されていない既存システムには、シングルバスに接続されたPIO基板が多数存在し、それらを二重化に対応したPIO基板に置き換えることは莫大なコストが必要となる。
また、故障等が発生しておらず、シングルバスであれば利用可能なシングルバス対応のPIO基板を破棄することは、資源の有効活用の観点から好ましいものではない。
また、上記特許文献1を代表とする従来技術は、シングルバスを多重化バスに変更する際における既存のシングルバス対応のPIO基板についての有効利用に関しては、何ら考慮されていなかった。
本発明の目的は、シングルバス対応のPIO基板を有効に利用可能なコントロールシステムにおける多重化データ入出力システムを実現することである。
上記目的を達成するため、本発明は次のように構成される。
データ入出力システムにおいて、複数のデータ入出力バスと、上記複数のデータ入出力バスに接続される複数のシングルPIO基板と、上記複数のデータ入出力バスに接続され、上記複数のデータ入出力バスと上記複数のシングルPIO基板との接続を切り換えるデータ入出力制御部とを備える。
本発明によれば、シングルバス対応のPIO基板を有効に利用可能なコントロールシステムにおける多重化データ入出力システムを実現することができる。
実施例1による多重化されたデータ入出力システムの概略構成図である。 実施例1によるデータ入出力システムにおけるバス切り換え動作フローチャートである。 実施例1による多重化されたデータ入出力システムの変形例の概略構成図である。 実施例2による多重化されたデータ入出力システムの概略構成図である。 実施例2による多重化されたデータ入出力システムの変形例の概略構成図である。
以下の実施形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。
なお、実施形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施例1)
図1及び図2を用いて、本発明の実施例1について説明する。
図1は、実施例1による多重化データ入出力システムの概略構成図であり、図2は、実施例1におけるコントローラのバス切り換え及びPIO基板切り換えの動作フローチャートである。
図1において、実施例1は、二重化構成のデータ入出力システムの例であり、拡張バスを、実行系コントローラ(実行系データ入出力制御部)C21と待機系コントローラ(待機系データ入出力制御部)C22との二重化としている。また、拡張バスはPIOバスA(データ入出力バス)およびPIOバスB(データ入出力バス)となっている。
実行系コントローラC21はPIOバスA及びPIOバスBに接続され、待機系コントローラC22もPIOバスA及びBに接続されている。
そして、シングルPIO基板P10(シングルPIO基板No.0)がPIOバスAに接続され、シングルPIO基板P11(シングルPIO基板No.1)がPIOバスBに接続される。以降、同様に、PIOバスAに接続されたシングルPIO基板及びPIOバスBに接続されたシングルPIO基板からなる一対(一組)のシングルPIO基板が配置され、同種2枚のシングルPIO基板が実装される(偶数番のシングルPIO基板がPIOバスAに接続され、奇数番のシングルPIO基板がPIOバスBに接続される)。
よって、合計でn+1枚のシングルPIO基板がPIOバスA又はPIOバスBに接続される。
PIO基板の異常発生時は、隣り合う同種のシングルPIO基板に切り換える。
PIOバスAに異常が発生したときは、PIOバスBに切り換え、実行系コントローラC21に異常が発生したときは、待機系コントローラC22に切り換える。
図2は、コントローラのバス切り換え動作フローチャートである。
初期状態においては、実行系コントローラC21は、PIOバスAを使用し、このPIOバスAに接続されたシングルPIO基板(偶数番目)を使用するものとする。
図2のステップS1において、実行系コントローラC21は、現在使用しているPIOバスA及び偶数番号のシングルPIO基板が正常か否かを判断する。
ステップS1において、PIOバスA及びシングルPIO基板が正常であれば、ステップS2に進み、実行系コントローラC21は、PIOバスAにアクセスし、ステップS3において、偶数番のシングルPIO基板を使用する。
ステップS1において、シングルPIO基板が異常であれば、ステップS4に進み、実行系コントローラC21は、現在使用しているPIOバスA及び偶数番号のシングルPIO基板とは異なるPIOバスB及び奇数番のシングルPIO基板が正常か否かを判断する。
ステップS4において、PIOバスB及び奇数番のシングルPIO基板が正常であれば、ステップS5に進み、実行系コントローラC21は、PIOバスBにアクセスし、ステップS6において、奇数番のシングルPIO基板を使用する。
ステップS4において、PIOバスB及び奇数番のシングルPIO基板が異常であれば、ステップS7に進み、実行系コントローラC21を待機系コントローラC22に切り換える。
待機系コントローラC22は、以降、ステップS1〜S7と同様な動作を行う。
以上の構成により、システムを二重化する以前に使用していたシングルPIO基板を二重化したシステムに適用することができ、二重化対応のPIO基板に全て置き換える必要が無くなる。
よって、これまで使用していたPIO基板を流用可能で、コントロールシステムを二重化していくコストを抑えることが可能となる。
拡張バスは、PIOバスA及びPIOバスBの両方とも実行系コントローラC21及び待機系コントローラC22と繋がる構成であるので、二重化対応のPIO基板が不要な場合は、PIOバスを管理上1本とみなし、同じバックプレーンでも、シングル構成としての更新も可能となる。シングルPIO基板を二重化システムに流用できるので、低コストでシングルシステムと二重化システム構成との両方を実現することができ。
上述した実施例1は、二重化システムだけではなく、三重化システム以上のさらに多重化したシステムにもシングルPIO基板を流用可能であり、低コストでデータ入出力システムの多重化を実現することができる。
図3は、三重化されたデータ入出力システムの概略構成図である。
図3に示した例は、図1に示した例と同様な実行系コントローラC31、待機系コントローラC32の他に、待機系コントローラC33及びPIOバスC(データ入出力バス)が追加され、シングルPIO基板P10〜P1nが、順次、PIOバスA、PIOバスB、PIOバスCに接続される。
図3に示した例におけるバス切り替え動作は、図2のステップS1及びS3において、偶数番PIO基板がPIOバスAに接続された基板となる。また、ステップS4及びS6において、奇数番PIO基板がPIOバスBに接続された基板となる。そして、ステップS4において、Noと判断されると、ステップS4〜S6と同様な判断がさらになされる。ただし、PIOバスBはPIOバスCとなり、奇数番PIO基板がPIOバスCに接続された基板となる。
さらに、PIOバスCとPIOバスCに接続されたPIO基板が異常であると判断された場合は、実行系コントローラC31から待機系コントローラC32(待機系1コントローラ)に切り換えられ、以降、同様な処理が行われる。そして、判断内容に従って、待機系コントローラC32から待機系コントローラC33(待機系2コントローラ)に切り換えられる。
以上のように、本発明の実施例1によれば、シングルバス対応のPIO基板も有効に利用可能なコントロールシステムにおける多重化データ入出力システムを実現することができる。
また、ハードウェアを変更しないで、シングルPIO基板のナンバーをシステム(実行系コントローラC21、C31、待機系コントローラC22、32、C33)に登録するだけで、低コストかつ短時間で、簡単に2重化されたデータ入出力システムを実現できる。
また、シングルPIO基板は、物理的に2枚のシングルPIO基板で二重化PIO基板として構成されるため、PIO基板それぞれの独立性が高く、基板の管理情報の工夫で、ダブルPIO基板との混在、設置場所の自由度や、システム変更時にも、柔軟な対応が可能となる。
ダブルPIO基板であると、一方のバスに対する機能が故障した場合、そのダブルPIO基板の動作を継続することが困難となり、他方のバスに対する機能も動作することが困難となる。
これに対して、シングルPIO基板であれば、一方のバスに対するシングルPIO基板が故障した場合、他方のバスに対するシングルPIO基板が健全であれば、他方のバスに対する機能を動作することができる。
上記のように、環境を配慮し、シングルPIO基板を流用可能な構成とすることで、シングルPIO基板をリユース(繰り返し使う)することができ、シングルバスのPIO基板を破棄し、二重化対応のPIO基板に全てを置き換えることは不要となる。
(実施例2)
次に、実施例2について説明する。
図4は、実施例2による入出力多重化システムの概略構成図である。
実施例1と実施例2との相違点は、実施例1においては、全てシングルPIO基板P10〜P1nがPIOバスA又はBに接続されているが、実施例2においては、シングルPIO基板と、ダブルPIO基板とが混在してPIOバスA又はBに接続されている点である。
シングルPIO基板P10(No.0)およびシングルPIO基板P11(No.1)と、ダブルPIO基板P21〜P2nが混在している例の場合、何の基板がどこに実装されるかの管理情報を実行系コントローラC21及び待機系コントローラC22が有していれば、PIO基板の切り換えおよびPIOバスA、Bの切り換えについては、柔軟性ある構成が可能である。
バスの切り換え動作については、図2に示したフローチャートと同様にして、実行することができる。ただし、
実施例2においても、シングルPIO基板を入出力多重化システムに適用することができるので、実施例1と同様な効果を得ることができる他、シングルPIO基板とダブルPIO基板とが混在するデータ入出力システムを実現することができる。
また、ダブルPIO基板を追加することで、信頼性をさらに向上することができる。
上述した実施例2は、2重化システムだけではなく、3重化システム以上のさらに多重化したシステムにもシングルPIO基板を流用可能であり、低コストで多重化システム化を実現できる。
図5は、四重化されたデータ入出力システムの概略構成図である。
なお、図5は、ダブルPIO基板がバスに接続した例を示しているが、シングルPIO基板も混在させることができる。
図5に示した例は、実行系コントローラC41、待機系コントローラC42に(待機系コントローラNo.1)、待機系コントローラC43(待機系コントローラNo.2)、待機系コントローラC44(待機系コントローラNo.3)、PIOバスC及びPIOバスD(データ入出力バス)が追加され、ダブルPIO基板P20〜P2nが、順次、PIOバスA、PIOバスB、PIOバスC及びPIOバスDに接続される。
図5に示したように、ダブルPIO基板P20〜P2nを、PIOバスA、B、CおよびDに接続し、低コストでデータ入出力システム全体の四重化を実現できる。
また、上記のように同様の方法でn重化されたPIO基板を流用し、2n多重化データ入出力システムを構築できる。ただし、nは1以上の自然数である。
なお、上述した例においては、実行系コントローラC21、C31、C41と待機系コントローラC22、C32、C33、C42、C43、C44とがPIOバスに接続された例を示したが、実行系コントローラのみがPIOバスに接続され、待機系コントローラはPIOバスに接続されていない例であっても、本発明は適用可能である。
また、PIOバスA、B、C、Dは、それぞれ別個のボードで形成することも可能であるし、全て1枚のマザーボードに形成されていてもよい。
さらに、PIOバスA、B、C及びDは、任意の組み合わせで同一のボードに形成してもよいし、任意のPIOバスを単一のボードに形成することも可能である。
上述した本発明によるデータ入出力システムは、例えば、計装システム、反応缶システム、飛行システム等の種々のシステムに適用可能である。
21・・・二重化対応型実行系コントローラ、C31・・・三重化対応型実行系コントローラ、C41・・・四重化対応型実行系コントローラ、C22・・・二重化応型待機系コントローラ、C32、C33・・・三重化対応型待機系コントーラ、C42、C43、C44・・・四重化対応型待機系コントローラ、P10〜P1n・・・シングルPIO基板、 P20〜P2n・・・ダブルPIO基板

Claims (5)

  1. 複数のデータ入出力バスと、
    上記複数のデータ入出力バスに接続される複数のシングルPIO基板と、
    上記複数のデータ入出力バスに接続され、上記複数のデータ入出力バスと上記複数のシングルPIO基板との接続を切り換えるデータ入出力制御部と、
    を備えることを特徴とするデータ入出力システム。
  2. 請求項1に記載のデータ入出力システムにおいて、
    上記データ入出力制御部は、上記複数のデータ入出力バスに接続される実行系データ入出力制御部と、待機系データ入出力制御部とを有することを特徴とするデータ入出力システム。
  3. 請求項1に記載のデータ入出力システムにおいて、
    上記複数のデータ入出力バスのうちの2つに接続されるダブルPIO基板を備えることを特徴とするデータ入出力システム。
  4. 請求項1または3に記載のデータ入出力システムにおいて、
    上記データ入出力制御部は、上記複数のデータ入出力バスのうちの、使用しているデータ入出力バス及び上記使用しているデータ入出力バスに接続された上記シングルPIO基板が正常か否かを判断し、正常ではないと判断した場合は、上記使用しているデータ入出力バスとは異なるデータ入出力バス及び上記使用しているデータ入出力バスに接続された上記シングルPIO基板とは異なるシングルPIO基板が正常か否かを判断し、正常であると判断した場合は、上記異なるデータ入出力バス及び上記異なるシングルPIO基板を使用してデータ入出力制御を行うことを特徴とデータ入出力システム。
  5. 請求項2または3に記載のデータ入出力システムにおいて、
    上記実行系データ入出力制御部は、上記使用しているデータ入出力バスとは異なるデータ入出力バス及び上記使用しているデータ入出力バスに接続された上記シングルPIO基板とは異なるシングルPIO基板が、正常ではないと判断した場合は、上記実行系データ入出力部によるデータ入出力制御を上記待機系データ入出力部によるデータ入出力制御に切り換えることを特徴とするデータ入出力システム。
JP2018017319A 2018-02-02 2018-02-02 データ入出力システム Pending JP2019133576A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018017319A JP2019133576A (ja) 2018-02-02 2018-02-02 データ入出力システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018017319A JP2019133576A (ja) 2018-02-02 2018-02-02 データ入出力システム

Publications (2)

Publication Number Publication Date
JP2019133576A true JP2019133576A (ja) 2019-08-08
JP2019133576A5 JP2019133576A5 (ja) 2021-01-28

Family

ID=67547495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018017319A Pending JP2019133576A (ja) 2018-02-02 2018-02-02 データ入出力システム

Country Status (1)

Country Link
JP (1) JP2019133576A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5416957A (en) * 1977-07-08 1979-02-07 Toshiba Corp Computer system for process control
JPS6394301A (ja) * 1986-10-08 1988-04-25 Nec Corp プラント監視制御システム
JPS63276133A (ja) * 1987-05-08 1988-11-14 Hitachi Ltd 系切替装置
JP2000090016A (ja) * 1998-09-14 2000-03-31 Ishikawajima Harima Heavy Ind Co Ltd デジタル制御システムの入出力スレーブバス二重化方法
JP2000207373A (ja) * 1999-01-12 2000-07-28 Fuji Electric Co Ltd プロセス入出力装置およびその制御方法
JP2001306350A (ja) * 2000-04-19 2001-11-02 Toshiba Corp フィールド機器制御システムおよびコンピュータが読取り可能な記憶媒体
US20020144175A1 (en) * 2001-03-28 2002-10-03 Long Finbarr Denis Apparatus and methods for fault-tolerant computing using a switching fabric

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5416957A (en) * 1977-07-08 1979-02-07 Toshiba Corp Computer system for process control
JPS6394301A (ja) * 1986-10-08 1988-04-25 Nec Corp プラント監視制御システム
JPS63276133A (ja) * 1987-05-08 1988-11-14 Hitachi Ltd 系切替装置
JP2000090016A (ja) * 1998-09-14 2000-03-31 Ishikawajima Harima Heavy Ind Co Ltd デジタル制御システムの入出力スレーブバス二重化方法
JP2000207373A (ja) * 1999-01-12 2000-07-28 Fuji Electric Co Ltd プロセス入出力装置およびその制御方法
JP2001306350A (ja) * 2000-04-19 2001-11-02 Toshiba Corp フィールド機器制御システムおよびコンピュータが読取り可能な記憶媒体
US20020144175A1 (en) * 2001-03-28 2002-10-03 Long Finbarr Denis Apparatus and methods for fault-tolerant computing using a switching fabric

Similar Documents

Publication Publication Date Title
KR100553145B1 (ko) 고장 발생 시 완전한 성능을 유지하는 컴퓨터 파일 시스템, 컴퓨터 파일 시스템을 포함하는 컴퓨터 시스템, 컴퓨터 파일 서버의 유지 방법, 컴퓨터 파일 시스템의 완전한 성능을 유지하기 위한 프로그램을 수록한 컴퓨터 판독 가능한 기록 매체 및 프로그램 스토리지 디바이스
JP2004342077A (ja) エラー・トレラント・コンピュータ制御システム、同システムを備える車両および同システムを備える航空機
JP2001256203A (ja) 冗長構成クロスバスイッチシステム
JP2006039897A (ja) マルチノードシステム、ノード間クロスバスイッチ、ノード、スイッチプログラム及びノードプログラム
Yunus et al. Shuffle Exchange Network in Multistage InterconnectionNetwork: A Review and Challenges
KR20080016438A (ko) 데이터 처리 장치, 모드 관리 장치 및 모드 관리 방법
US20040078093A1 (en) Array-type processor
JP2019133576A (ja) データ入出力システム
JP2009003537A (ja) 計算機
US20200409885A1 (en) Redundant paths to single port storage devices
JP2015191616A (ja) プロセス制御装置、プロセス制御方法及びプロセス制御プログラム
JP7358819B2 (ja) Ioモジュール二重化制御装置及び方法
US20090228652A1 (en) Disk array system
US20200348716A1 (en) Method for configuring master/slave in double board, and board thereof
CN105207823B (zh) 一种网络拓扑结构
CN106776463B (zh) 一种基于fpga的双余度计算机控制系统的设计方法
US10108253B2 (en) Multiple compute nodes
JP4399792B2 (ja) 二重化プロセッサシステム
JP2751941B2 (ja) 情報処理装置
JP2018160030A (ja) 制御装置、制御方法、及び、フォールトトレラント装置
CN114740702A (zh) 基于三冗余架构处理机的高可靠表决电路及三余度控制系统
JP6642040B2 (ja) 情報処理システム、情報処理方法、及び、プログラム
KR100428664B1 (ko) 교환기 시스템내 보드 및 노드의 이중화 절체 장치
JPH0247752A (ja) チャネル切換方式
JPH0462641A (ja) マルチプロセッサシステム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220125