JP2019133457A - 制御装置及び制御方法 - Google Patents

制御装置及び制御方法 Download PDF

Info

Publication number
JP2019133457A
JP2019133457A JP2018015800A JP2018015800A JP2019133457A JP 2019133457 A JP2019133457 A JP 2019133457A JP 2018015800 A JP2018015800 A JP 2018015800A JP 2018015800 A JP2018015800 A JP 2018015800A JP 2019133457 A JP2019133457 A JP 2019133457A
Authority
JP
Japan
Prior art keywords
comparison
condition
signal
region
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018015800A
Other languages
English (en)
Inventor
仁志 大庭
Hitoshi Oba
仁志 大庭
稔 ▲高▼橋
稔 ▲高▼橋
Minoru Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2018015800A priority Critical patent/JP2019133457A/ja
Priority to EP18199536.6A priority patent/EP3521769A1/en
Priority to CN201811188312.4A priority patent/CN110096405A/zh
Priority to US16/159,729 priority patent/US20190236048A1/en
Publication of JP2019133457A publication Critical patent/JP2019133457A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D18/00Testing or calibrating apparatus or arrangements provided for in groups G01D1/00 - G01D15/00
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/263Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G06F11/2635Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G06F15/7853Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers) including a ROM
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/54Interprogram communication

Abstract

【課題】対象信号と比較条件とに時間軸方向のずれが生じていた場合であっても、より高い精度で比較を行うこと。【解決手段】機器から出力される時系列の信号を取得する取得部と、予め定められた比較条件の時間変化を示す情報を記憶する比較条件記憶部と、前記取得部によって取得された前記信号のうち、値の変化が安定していることを示す所定の条件を満たす領域である対象領域を決定する領域決定部と、前記領域決定部によって決定された前記対象領域の信号を用いて、前記比較条件との比較を行う比較部と、を備える制御装置である。【選択図】図1

Description

本発明は、制御装置及び制御方法に関する。
センサやモータ等の機器から出力される信号を用いることによって種々の処理を行う装置が提案されている。例えば、特許文献1には、所定の入射波を被測定基板に印加して、得られた反射波形と標準波形とを比較した結果に基づき被測定基板の良否を判定する技術が開示されている。
特開2009−287943号公報
このような処理を行う場合、センサやモータ等の機器から出力される時系列の信号の中から、実際の判定処理に用いられる時間区間の信号(以下「対象信号」という。)を取得する必要がある。しかしながら、取得される対象信号(例えば上記反射波形)と、比較対象となる信号(例えば上記標準波形)とに時間方向のずれが生じる場合がある。このような場合、実際には良と判定されるべき対象信号が、時間方向のずれにより否と判定されてしまうおそれがある。逆に、実際には否と判定されるべき対象信号が良と判定されてしまうおそれもある。このような問題は、対象信号を他の信号と比較する場合に限定された問題ではなく、時間に応じて変化する条件(以下「比較条件」という。)と対象信号とを比較する場合全般に生じうる問題である。このように、対象信号と比較条件との時間軸方向のずれにより、比較処理の精度が変わってしまう場合があった。
本発明は上記の点に鑑みてなされたものであり、対象信号と比較条件とに時間軸方向のずれが生じていた場合であっても、より高い精度で比較を行うことができる制御装置及び制御方法を提供することを目的としている。
本発明の一態様は、機器から出力される時系列の信号を取得する取得部と、予め定められた比較条件の時間変化を示す情報を記憶する比較条件記憶部と、前記取得部によって取得された前記信号のうち、値の変化が安定していることを示す所定の条件を満たす領域である対象領域を決定する領域決定部と、前記領域決定部によって決定された前記対象領域の信号を用いて、前記比較条件との比較を行う比較部と、を備える制御装置である。
本発明の一態様は、上記の制御装置であって、前記領域決定部は、前記信号の先頭から予め定められた第1の時間が経過した時点と、前記信号の先頭から予め定められた第2の時間が経過した時点との間の領域を対象領域として決定する。
本発明の一態様は、上記の制御装置であって、前記領域決定部は、前記信号の値の変化が安定していることを示す条件が所定の時間にわたって満たされた時点から、所定の時間が経過するまでの間の領域を対象領域として決定する。
本発明の一態様は、上記の制御装置であって、前記領域決定部は、前記信号の値の変化が安定していることを示す条件が所定の時間にわたって満たされた時点から、前記条件が満たされなくなるまでの間の領域を対象領域として決定する。
本発明の一態様は、予め定められた比較条件の時間変化を示す情報を記憶する比較条件記憶部を備える装置が、機器から出力される時系列の信号を取得する取得ステップと、前記取得ステップにおいて取得された前記信号のうち、値の変化が安定していることを示す所定の条件を満たす領域である対象領域を決定する領域決定ステップと、前記領域決定ステップにおいて決定された前記対象領域の信号を用いて、前記比較条件との比較を行う比較ステップと、を実行する制御方法である。
本発明によれば、対象信号と比較条件とに時間軸方向のずれが生じていた場合であっても、より高い精度で比較を行うことができる。
制御システム100の構成の具体例を示す図である。 制御装置3の機能構成の第1実施形態の具体例を示すブロック図である。 第1実施形態における制御装置3の動作例を示すフローチャートである。 領域条件の第1具体例を示す図である。 領域条件の第2具体例を示す図である。 領域条件の第3具体例を示す図である。 制御システム100の変形例の構成を示す図である。 制御装置3の機能構成の第2実施形態の具体例を示すブロック図である。 第2実施形態における制御装置3の動作例を示すフローチャートである。 比較パターンの具体例を示す図である。 対象信号の具体例を示す図である。 比較パターンと、シフトされていない対象信号とを同じ時間軸に並べて示した図である。 比較パターンと、シフトされた対象信号とを同じ時間軸に並べて示した図である。
図1は、制御システム100の構成の具体例を示す図である。制御システム100は、第1機器11、第2機器12、AD変換装置2、制御装置3及び端末装置4を備える。
第1機器11は、温度センサや圧力センサ等の入力機器、又は、サーボモーター等の出力機器である。第1機器11は、入力機器である場合には、センシングを行った結果として得られる値を出力する。第1機器11は、出力機器である場合には、動作の内容や動作後の状態等を示す値を出力する。第1機器11は、AD変換装置2に対して接続される。第1機器11は、アナログ値を示す電気信号をAD変換装置2に対して出力する。
第2機器12は、温度センサや圧力センサ等の入力機器、又は、サーボモーター等の出力機器である。第2機器12は、第1機器11とは異なる装置として構成される。例えば、第1機器11が測定対象の物体(以下「対象物体」という。)の表面形状を計測するために用いられる距離センサである場合には、第2機器12は搬送される対象物体の位置を検知する検知装置であってもよい。例えば、第1機器11が測定対象の空間(以下「対象空間」という。)の温度を計測するために用いられる温度センサである場合には、第2機器12は対象空間の照度を測定する装置であってもよいし、対象空間に存在する人を検知する装置であってもよい。例えば、第1機器11が搬送対象の物体(以下「搬送体」という。)を搬送するコンベアの駆動装置である場合には、第2機器12は搬送体の位置を検知する検知装置であってもよい。このように、第2機器12は、第1機器11がセンシング又は作用する対象と同一の対象又は関連する対象に対してセンシング又は作用する機器である。
AD変換装置2は、第1機器11に接続され、第1機器11から出力される時系列のアナログ信号を自装置に入力する。AD変換装置2は、アナログ信号をデジタル信号に変換し、変換したデジタル信号を制御装置3に出力する。
制御装置3は、情報処理装置を用いて構成される。制御装置3は、例えばPLC(Programmable Logic Controller)である。制御装置3は、AD変換装置2に接続され、AD変換装置2から順次出力される時系列のデジタル信号を自装置に入力する。制御装置3は、所定の条件(記録開始条件)が満たされた場合に、AD変換装置2から出力されたデジタル信号の記録動作を開始する。制御装置3は、所定の条件(記録終了条件)が満たされた場合に、AD変換装置2から出力されたデジタル信号の記録動作を終了する。制御装置3は、記録動作を開始してから終了するまでに入力されたデジタル信号を示す情報を対象信号の情報として内部メモリに記録する。制御装置3は、内部メモリに記録された対象信号と、予め設定されている比較条件とを比較する。制御装置3は、比較結果に応じて対象信号について判定を行う。制御装置3は、判定結果を内部メモリに記録してもよいし、他の装置に出力してもよい。
端末装置4は、PC(Personal Computer)やワークステーション、スマートフォン、携帯電話、タブレット端末などの情報処理装置である。端末装置4は、制御装置3と通信可能に構成される。端末装置4は、制御システム100のユーザが制御装置3に対する各種操作を入力するために用いられる。
次に、AD変換装置2及び制御装置3の構成について詳細に説明する。まず、図1を参照して、各装置のハードウェア構成を説明する。
まず、AD変換装置2のハードウェア構成を説明する。AD変換装置2は、アナログ入力インタフェース21、AD変換器22、FPGA(Field Programmable Gate Array)23、ROM(Read Only Memory)24、プロセッサ25及び通信モジュール26を備える。
アナログ入力インタフェース21は、アナログ信号の入力インタフェースである。アナログ入力インタフェース21は、第1機器11とAD変換装置2とを接続し、第1機器11から出力される時系列のアナログ信号をAD変換装置2に入力する。
AD変換器22は、アナログ入力インタフェース21を介して入力されたアナログ信号をデジタル信号に変換する。具体的には、AD変換器22は、数マイクロ秒程度のサンプリング周期でアナログ信号をサンプリングし、サンプリングしたアナログ信号を所定の量子化レベルで量子化することによってデジタル信号に変換する。
FPGA23は、AD変換器22によって変換されたデジタル信号に対して演算処理を施す回路である。演算処理の具体例として、デジタルフィルタ処理やオフセット/スパン設定処理等がある。デジタルフィルタ処理の具体例としては、ローパスフィルタや移動平均を用いた平滑化の処理がある。演算処理が施されたデジタル信号は通信モジュール26を介して制御装置3に送信される。
具体的には、AD変換装置2は、演算処理を行う回路としてFPGA23を構成するためのコンフィギュレーションデータを予めROM24に記憶している。FPGA23は、AD変換装置2の起動時にROM24から読み出されたコンフィギュレーションデータをプロセッサ25から取得し、取得したコンフィギュレーションデータに基づく論理回路の構成処理(一般にコンフィギュレーションと呼ばれる)を行うことにより、自身を演算処理を行う回路として構成する。
通信モジュール26は、AD変換装置2が制御装置3と通信するための通信インタフェースである。通信モジュール26は、制御装置3の第1通信モジュール31に接続され、FPGA23によって演算処理が施されたデジタル信号を制御装置3に送信する。
続いて、制御装置3のハードウェア構成を説明する。制御装置3は、内部バス30によって接続された第1通信モジュール31、第2通信モジュール32、第3通信モジュール33、補助記憶装置34、バッファメモリ35、RAM(Random Access Memory)36及びプロセッサ37を備える。
第1通信モジュール31は、制御装置3がAD変換装置2と通信するための通信インタフェースである。第1通信モジュール31は、AD変換装置2の通信モジュール26に接続され、AD変換装置2から送信されるデジタル信号を受信する。第1通信モジュール31によって受信されたデジタル信号は、バッファメモリ35に格納される。
第2通信モジュール32は、制御装置3が端末装置4と通信するための通信インタフェースである。第2通信モジュール32は、端末装置4が備える通信インタフェースに接続され、端末装置4との間で各種情報の送受信を行う。
第3通信モジュール33は、制御装置3が第2機器12と通信するための通信インタフェースである。第3通信モジュール33は、第2機器12が備える通信インタフェースに接続され、第2機器12から送信される信号を受信する。第3通信モジュール33が受信する信号は、第2機器12又は不図示のAD変換装置によってデジタル信号に変換された信号である。第3通信モジュール33は、例えばEtherCAT(登録商標)等のネットワークのインタフェースであってもよい。
補助記憶装置34は、磁気ハードディスク装置や半導体記憶装置などの記憶装置を用いて構成される。補助記憶装置34は、制御装置3の動作に必要な各種の設定情報や、制御装置3において取得又は生成される各種の情報を記憶する。
バッファメモリ35は、第1通信モジュール31によってAD変換装置2から受信されたデジタル信号の値を記憶する。バッファメモリ35は、デジタル信号値の記憶と消去とを所定の動作周期ごとに繰り返し実行する。プロセッサ37は、この動作周期に同期してバッファメモリ35にアクセスすることで、バッファメモリ35に記憶されているデジタル信号値を読み出しRAM36に記録することができる。
RAM36及びプロセッサ37は、制御装置3の動作を実現する各種処理を実行する。具体的には、プロセッサ37は、補助記憶装置34に記憶されたプログラムをRAM36に読み込んで実行する。このプログラムの実行により、制御装置3は、図2又は図8に示す機能構成を有する装置として機能し、図2又は図8に示す各機能部の動作によってデジタル信号値の記録動作や比較動作等の処理を行う。
[第1実施形態]
図2は、制御装置3の機能構成の第1実施形態の具体例を示すブロック図である。第1実施形態における制御装置3は、プロセッサ37が上記プログラムを実行することにより、記録部371、設定部372、決定部373、領域決定部374及び比較部375を備える装置として機能する。なお、制御装置3の各機能の全て又は一部は、ASIC(Application Specific Integrated Circuit)やPLD(Programmable Logic Device)やFPGA等のハードウェアを用いて実現されてもよい。プログラムは、コンピュータ読み取り可能な記録媒体に記録されてもよい。コンピュータ読み取り可能な記録媒体とは、例えばフレキシブルディスク、光磁気ディスク、ROM、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置である。プログラムは、電気通信回線を介して送信されてもよい。
記録部371は、バッファメモリ35に記憶されているデジタル信号値を取得し、取得したデジタル信号値をRAM36(信号情報記録部の具体例)に記憶させる。以下、記録部371がバッファメモリ35から取得したデジタル信号値をRAM36に記憶させる動作を記録動作という。記録部371は、決定部373によって決定されたタイミングで記録動作を開始する。記録部371は、決定部373によって決定されたタイミングで記録動作を終了する。記録部371の記録動作によって、対象信号がRAM36に記録される。
設定部372は、制御装置3の動作に関する各種設定の登録を行う。具体的には、設定部372は、第2通信モジュール32を介して端末装置4と通信し、端末装置4から各種設定の登録に必要な情報を取得する。設定部372は、端末装置4から取得した情報に基づいて設定情報を生成し、生成した設定情報を補助記憶装置34に記憶させることで、制御装置3に対する各種設定の登録を行う。なお、補助記憶装置34に予め設定情報が登録されている場合には、設定部372は、端末装置4から取得した情報に基づいて設定情報を更新してもよい。
例えば、設定部372は、記録部371が記録動作を開始する際の条件(以下「記録開始条件」という。)を示す情報を端末装置4から受信し、設定情報として補助記憶装置34に記録する。例えば、設定部372は、記録部371が記録動作を終了する際の条件(以下「記録終了条件」という。)を示す情報を端末装置4から受信し、設定情報として補助記憶装置34に記録する。設定部372において設定可能な記録開始条件及び記録終了条件にはそれぞれ複数のパターンがある。ユーザは、このような複数のパターンの中から、制御システム100に応じた所望のパターンを設定条件として選択することが可能である。以下の説明において、このように複数のパターンの中からユーザが所望のパターンを記録開始条件及び記録終了条件として選択可能な構成のことを、“インテリトリガ”という。
記録開始条件は、例えば第1通信モジュール31によって受信されるデジタル値(以下「第1信号値」という。)が所定の閾値を超えたタイミングとして設定されてもよい。この場合、記録終了条件は、例えば第1信号値が所定の閾値を下回ったタイミングとして設定されてもよい。記録開始条件で用いられる閾値と、記録終了条件で用いられる閾値とは、同じ値であってもよいし異なる値であってもよい。このようなパターンが、インテリトリガとして選択可能な条件の一つのパターンである。
記録開始条件は、例えば第3通信モジュール33によって受信されるデジタル値(以下「第2信号値」という。)が所定の条件を満たしたタイミングとして設定されてもよい。記録終了条件は、例えば第2信号値が所定の条件を満たしたタイミングとして設定されてもよい。より具体的には、例えば第2信号値が、オンを示す値となったタイミングとして記録開始条件が設定されてもよい。この場合、記録終了条件は、第2信号値がオフを示す値となったタイミングとして設定されてもよい。このようなパターンが、インテリトリガとして選択可能な条件の一つのパターンである。なお、上述した記録開始条件及び記録終了条件は一例にすぎない。制御装置3において設定情報として登録される記録開始条件及び記録終了条件はどのような条件として定義されてもよい。
決定部373は、設定部372によって設定された設定情報に基づいて、記録部371が記録動作を開始するタイミングと終了するタイミングとを決定する。
領域決定部374は、対象信号の波形のうち、比較部375による比較処理に用いられる領域(以下「対象領域」という。)を決定する。領域決定部374は、補助記憶装置34に予め設定されている設定情報に含まれる領域条件を満たす部分の領域を、対象領域として決定する。領域条件は、対象信号の値の変化が安定していることを示す条件である。このように、領域決定部374は、対象信号のうち、値の変化が安定している領域を対象領域として決定する。領域決定部374の具体的な動作については後述する。
比較部375は、対象領域の信号と、比較条件とを比較する。比較条件は、補助記憶装置34(比較条件記憶部の具体例)に予め設定されている設定情報に含まれる情報である。比較条件は、対象信号に関して時間と信号値との組み合わせとして表される。比較条件は、例えば対象信号の所定時間区間の閾値として表されてもよい。比較条件は、例えば対象信号に関して時間に応じて変化する閾値として表されてもよい。比較部375は、領域決定部374によって決定された対象領域の時間区間に相当する比較条件を取得し、対象領域と比較条件とを比較する。例えば、対象領域が、記録開始条件が満たされた時刻を起点として時刻tmから時刻tnまでの時間として決定された場合、比較部375は、時刻tmから時刻tnまでの時間に相当する比較条件を用いて比較を行う。
比較条件は、対象信号に関して制御装置3が行う判定処理に応じた条件として設定される。例えば、対象信号に関する良否判定が制御装置3によって行われる場合、“良”又は“否”のいずれか一方又は双方を示す条件が比較条件として予め設定されてもよい。例えば、対象信号に応じて他の処理の開始タイミングを判定する処理が制御装置3によって行われる場合、開始タイミングであることを示す条件が比較条件として予め設定されてもよい。
図3は、第1実施形態における制御装置3の動作例を示すフローチャートである。図3に示すフローチャートは、制御装置3が比較処理を行う際の処理の流れを示す。まず、補助記憶装置34に記憶されている記録開始条件及び記録終了条件に応じて記録部371が記録動作を実行する(ステップS101)。記録動作の実行によって対象信号がRAM36に記録される。領域決定部374は、補助記憶装置34に記憶されている領域条件に応じて、対象信号のうち対象領域を決定する(ステップS102)。比較部375は、決定された対象領域と、補助記憶装置34に記憶されている比較条件とを比較する(ステップS103)。比較部375は、比較結果に応じて判定処理を行う。比較部375は、判定結果を出力する(ステップS104)。
(第1具体例)
図4は、領域条件の第1具体例を示す図である。図4に示される波形は、対象信号の値(信号値)の時系列の変化を示す信号波形の具体例である。図4において、信号開始タイミングから信号終了タイミングまでの信号波形が対象信号の波形である。信号開始タイミングは、記録開始条件が満たされたタイミングを示す。信号終了タイミングは、記録終了条件が満たされたタイミングを示す。
領域条件は、対象領域の開始タイミング(以下「領域開始タイミング」という。)を示す開始条件と、対象領域の終了タイミング(以下「領域終了タイミング」という。)を示す終了条件と、を有する。第1具体例では、開始条件は信号開始タイミングから所定時間t1が経過したタイミングを示す。第1具体例では、終了条件は信号開始タイミングから所定時間t2が経過したタイミングを示す。この場合、領域決定部374は、対象信号の信号開始タイミング(信号の先頭)から所定時間t1が経過したタイミングと、対象信号の信号開始タイミングから所定時間t2が経過したタイミングと、の間の領域を対象領域として決定する。この場合、比較部375は、領域開始タイミングから領域終了タイミングまでの信号値と、領域開始タイミングから領域終了タイミングまでの比較条件(例えば上限値及び下限値の間に信号値が入っていること)とを比較する。図4の例では、対象領域の信号値が下限値以上上限値未満であるため、比較条件は満たされていると判断される。
第1具体例では、領域条件である所定時間t1及び所定時間t2の値は、予め対象信号を解析することによって得られてもよい。例えば、比較条件を満たす対象信号(以下「教師信号」という。)を取得し、教師信号の先頭部分から、値の変化が安定している領域(領域条件を満たす領域)の先頭部分及び末尾部分までの時間を測定し、測定結果をそれぞれ所定時間t1及び所定時間t2として定義してもよい。所定時間t1及び所定時間t2は、複数の教師信号に基づいて得られてもよい。例えば、複数の教師信号において得られる測定結果の統計値に基づいて所定時間t1及び所定時間t2が定義されてもよい。
(第2具体例)
図5は、領域条件の第2具体例を示す図である。図5に示される波形は、図4に示される波形と同じである。
第2具体例では、開始条件は、信号開始タイミング以降において、所定時間t3の間対象信号の値の変化が安定していることを条件とする。対象信号の値の変化が安定していることを示す条件は、例えば信号値の最大値及び最小値の差が所定の値以下であることであってもよいし、信号値の分散が所定の値以下であることであってもよいし、他の条件によって示されてもよい。所定時間t3の間対象信号の値の変化が安定していた場合、領域決定部374は、所定時間t3が経過したタイミングを、領域開始タイミングとして決定する。
第2具体例では、終了条件は、領域開始タイミングから所定時間t4が経過したタイミングを示す。この場合、領域決定部374は、上述した処理によって決定された領域開始タイミングと、領域開始タイミングから所定時間t4が経過したタイミングと、の間の領域を対象領域として決定する。
第2具体例では、領域条件である所定時間t3及び所定時間t4の値は、予め対象信号を解析することによって得られてもよい。例えば、教師信号を取得し、領域条件を満たす領域と領域条件を満たさない領域とに基づいて、信号値がどの程度の時間にわたって安定していたら領域条件を満たす領域となり得るか測定し、測定結果に基づいて所定時間t3を定義してもよい。さらに、領域開始タイミングからどの程度の時間にわたって領域条件が満たされるかを測定し、測定結果に基づいて所定時間t4を定義してもよい。所定時間t3及び所定時間t4は、複数の教師信号に基づいて得られてもよい。例えば、複数の教師信号において得られる測定結果の統計値に基づいて所定時間t3及び所定時間t4が定義されてもよい。
なお、図5の具体例では、所定時間t3の間対象信号の値の変化が安定していた場合、所定時間t3が経過したタイミングが領域開始タイミングとして定義されているが、所定時間t3の開始タイミング(図5のAが示すタイミング)が領域開始タイミングとして定義されてもよい。
(第3具体例)
図6は、領域条件の第3具体例を示す図である。図6に示される波形は、図5に示される波形と同じである。
第3具体例における開始条件は、第2具体例における開始条件と同じである。一方、第3具体例における終了条件は、第2具体例における終了条件と異なる。以下、第3具体例における終了条件について説明する。
第3具体例における終了条件は、領域開始タイミング以降において、はじめて所定時間t5において対象信号の値の変化が安定しなくなったことを条件とする。対象信号の値の変化が安定しなくなったことを示す条件は、例えば信号値の最大値及び最小値の差が所定の値以上であることであってもよいし、信号値の分散が所定の値以上であることであってもよいし、他の条件によって示されてもよい。所定時間t5の間において、対象信号の値の変化が安定しなくなった場合、領域決定部374は、所定時間t5の開始タイミングを、領域終了タイミングとして決定する。
第3具体例では、領域条件である所定時間t5の値は、予め対象信号を解析することによって得られてもよい。例えば、教師信号を取得し、領域条件を満たす領域と領域条件を満たさない領域とに基づいて、信号値がどの程度の時間にわたって安定していたら領域条件を満たす領域となり得るか測定し、測定結果に基づいて所定時間t5を定義してもよい。所定時間t5は、複数の教師信号に基づいて得られてもよい。例えば、複数の教師信号において得られる測定結果の統計値に基づいて所定時間t5が定義されてもよい。
このように構成された第1実施形態における制御装置3では、対象信号の値の変化が安定していることを示す条件である領域条件を満たす波形が、比較部375における比較処理に用いられる波形として決定される。そのため、対象信号と比較条件とが時間軸方向にずれていたとしても、波形の変化が小さい部分で比較が行われるため、時間軸方向のずれの影響を小さくすることができる。そのため、より高い精度で比較を行うことが可能となる。
図7は、制御システム100の変形例の構成を示す図である。図7に示されるように、制御システム100において、タイミング入力機器13がAD変換装置2に接続されてもよい。タイミング入力機器13は、例えばタイミングセンサやメカスイッチである。タイミング入力機器13は、所定の領域において対象物体の存在を検知する。タイミング入力機器13は、検知結果を示すデジタル信号(オン信号又はオフ信号)をAD変換装置2に対して出力する。AD変換装置2は、タイミング入力機器13から出力されたデジタル信号を制御装置3に出力する。タイミング入力機器13が出力するデジタル信号は、制御装置3において、対象物体に関するデジタル信号の記録動作開始のタイミングを判定するために使用されてもよい。すなわち、制御装置3の決定部373は、タイミング入力機器13から出力されるデジタル信号に基づいて、記録動作を開始するタイミングや終了するタイミングを決定してもよい。
[第2実施形態]
図8は、制御装置3の機能構成の第2実施形態の具体例を示すブロック図である。第2実施形態における制御装置3は、プロセッサ37がプログラムを実行することにより、記録部371、設定部372、決定部373、比較部375a及びシフト部376を備える装置として機能する。なお、制御装置3の各機能の全て又は一部は、ASICやPLDやFPGA等のハードウェアを用いて実現されてもよい。プログラムは、コンピュータ読み取り可能な記録媒体に記録されてもよい。コンピュータ読み取り可能な記録媒体とは、例えばフレキシブルディスク、光磁気ディスク、ROM、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置である。プログラムは、電気通信回線を介して送信されてもよい。
第2実施形態における記録部371、設定部372及び決定部373は、第1実施形態における同名の機能部と同じである。そのため、記録部371、設定部372及び決定部373についての説明を省略する。
シフト部376は、対象信号の波形を時間軸方向にシフトすることによって、比較部375aによって比較処理に用いられる信号波形を取得する。シフト部376は、補助記憶装置34に予め設定されている設定情報に含まれるシフト条件に応じて、対象信号を時間軸方向にシフトする。シフト条件は、対象信号の波形と、比較部375aにおいて対象信号と比較されるパターン(以下「比較パターン」という。)との時間軸方向のずれを補正するための条件である。シフト条件は、例えば対象信号の波形の特徴部分の時刻と、比較パターンの特徴部分の時刻とを一致させるための条件である。特徴部分は、対象信号において1つ又は少数(例えば2つ又は3つ)しか生じ得ない特徴的な部分である。特徴部分の具体例として、極大値、極小値、ゼロクロス点がある。特徴部分は、例えば信号開始タイミング又は信号終了タイミングを基準として所定の時間間隔の間に位置する極大値、極小値又はゼロクロス点として定義されてもよい。特徴部分は、例えば信号開始タイミング以降においてn番目に表れた極大値、極小値又はゼロクロス点として定義されてもよい。なお、nは1以上の整数である。シフト部376は、対象信号の波形の特徴部分の時刻と、比較パターンにおいて特徴部分に相当する部分の時刻と、を一致させるように対象信号の波形を時間軸方向にシフトする。
比較部375aは、シフト部376によってシフトされた対象信号と、補助記憶装置34に予め登録されている比較パターンと、を比較する。比較パターンは、対象信号の波形の各時刻における閾値を示す。比較パターンの具体例については後述する。
図9は、第2実施形態における制御装置3の動作例を示すフローチャートである。図9に示すフローチャートは、制御装置3が比較処理を行う際の処理の流れを示す。
まず、補助記憶装置34に記憶されている記録開始条件及び記録終了条件に応じて記録部371が記録動作を実行する(ステップS201)。記録動作の実行によって対象信号がRAM36に記録される。シフト部376は、補助記憶装置34に記憶されているシフト条件に応じて、対象信号における特徴部分を検出する(ステップS202)。シフト部376は、検出された特徴部分に基づいて、対象信号をシフトする(ステップS203)。比較部375は、シフトされた対象信号と、補助記憶装置34に記憶されている比較条件に応じた比較パターンとを比較する(ステップS204)。比較部375は、比較結果に応じて判定処理を行う。比較部375は、判定結果を出力する(ステップS205)。
図10は、比較パターンの具体例を示す図である。比較パターンは、対象信号の判定結果に係る閾値の領域を示す。例えば、図10に示される比較パターンは、対象信号の各時刻における上限値を示す波形である上限波形81と、対象信号の各時刻における下限値を示す波形である下限波形82と、を含む。比較パターンにおいて、少なくとも一つの特徴部分に応じた時刻が特徴時刻として予め定義される。図10の例では、極大値に応じた時刻が特徴時刻として予め定義される。
図11は、対象信号の具体例を示す図である。図11において、波形83が対象信号の波形を示す。
図12は、比較パターンと、シフト部376によってシフトされていない対象信号とを同じ時間軸に並べて示した図である。図12に示される比較パターンは、図10に示されている比較パターンである。図12に示される対象信号は、図11に示されている対象信号である。図12に示されるように、対象信号において特徴部分が現れる時刻T1と、比較パターンにおいて特徴部分が現れる時刻T2と、には時間のずれが生じている。このずれにより、比較パターンと比較される対象信号の値が、理想的な値ではなくなっている。例えば、比較パターンにおける時刻T2と比較される対象信号の値(時刻T2における信号の値)は、下限波形82よりも低い。そのため、図12の例では対象信号の値は、上限波形81と下限波形82との間に位置しておらず、条件を満たしていないと判定されてしまう。
図13は、比較パターンと、シフト部376によってシフトされた対象信号とを同じ時間軸に並べて示した図である。シフト部376は、対象信号の波形において、予め定義された条件を満たす特徴部分を検出する。そして、シフト部376は、検出された特徴部分に応じた時刻を特徴時刻として検出し、対象信号をシフトする。図13では、対象信号の特徴時刻と比較パターンの特徴時刻とが一致するように、対象信号が時間軸方向にシフトされている。比較部375aは、このようにシフトされた後の対象信号と比較パターンとを比較する。例えば、図13の例では、比較部375aは、対象信号の信号値が各時刻において上限値及び下限値の間に位置しているか否か比較する。比較部375aは、対象信号の信号値が各時刻において上限値及び下限値の間に位置している場合に、対象信号が正しい対象信号であると判定してもよい。例えば、対象信号が得られた物体が良品であると判定されてもよい。
このように構成された第2実施形態における制御装置3では、対象信号と比較条件との特徴部分の出現時刻が一致するように、対象信号がシフトされる。そのため、対象信号と比較条件との時間軸方向のずれを小さくすることができる。そのため、より高い精度で比較を行うことが可能となる。特に対象信号や比較条件が時間軸方向で急峻に変化する場合には、時間軸方向のわずかなずれによって比較結果が大きく変わってしまうおそれがある。しかしながら、第2実施形態における制御装置3では、上述したように時間軸方向のずれを小さくすることができるため、たとえ対象信号や比較条件が時間軸方向で急峻に変化する場合であっても、より高い精度で比較を行うことが可能となる。
(変形例)
第1実施形態の第1具体例から第3具体例において、比較条件は例えば信号値の上限値及び下限値として与えられてもよい。この場合、比較部375は、対象領域における対象信号の値と、上限値及び下限値とを比較する。比較部375は、上限値以下且つ下限値以上であるか否かに応じた判定結果を出力する。例えば、比較部375は、対象領域における対象信号の値が上限値以下且つ下限値以上である場合に、判定条件を満たしたことを出力してもよい。
第1実施形態の制御装置3において、対象信号は記録部371によって記録されることによって取得される。しかし、制御装置3が対象信号を取得する方法は、記録部371による記録に限定される必要はない。例えば、制御装置3が第1通信モジュール31、第2通信モジュール32又は第3通信モジュール33のいずれかを介して他の装置から対象信号のデータを受信してもよい。例えば、AD変換装置2が対象信号を記録する機能を有している場合、制御装置3は第1通信モジュール31を介してAD変換装置2から対象信号のデータを受信することによって対象信号を取得してもよい。
第2実施形態において、対象信号がシフトされるのではなく、比較条件(例えば比較パターン)が時間軸方向にシフトされてもよい。
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
100…制御システム、 11…第1機器、 12…第2機器、 13…タイミング入力機器、 2…AD(Analog to Digital)変換装置、 20…内部バス、 21…アナログ入力インタフェース、 22…変換器、 23…FPGA(Field Programmable Gate Array)、 24…ROM(Read Only Memory)、 25…プロセッサ、 26…通信モジュール、 3…制御装置、 30…内部バス、 31…第1通信モジュール、 32…第2通信モジュール、 33…第3通信モジュール、 34…補助記憶装置、 35…バッファメモリ、 36…RAM(Random Access Memory)、 37…プロセッサ、 371…記録部、 372…設定部、 373…決定部、 374…領域決定部、 375,375a…比較部、 376…シフト部、 4…端末装置

Claims (5)

  1. 機器から出力される時系列の信号を取得する取得部と、
    予め定められた比較条件の時間変化を示す情報を記憶する比較条件記憶部と、
    前記取得部によって取得された前記信号のうち、値の変化が安定していることを示す所定の条件を満たす領域である対象領域を決定する領域決定部と、
    前記領域決定部によって決定された前記対象領域の信号を用いて、前記比較条件との比較を行う比較部と、
    を備える制御装置。
  2. 前記領域決定部は、前記信号の先頭から予め定められた第1の時間が経過した時点と、前記信号の先頭から予め定められた第2の時間が経過した時点との間の領域を対象領域として決定する、請求項1に記載の制御装置。
  3. 前記領域決定部は、前記信号の値の変化が安定していることを示す条件が所定の時間にわたって満たされた時点から、所定の時間が経過するまでの間の領域を対象領域として決定する、請求項1に記載の制御装置。
  4. 前記領域決定部は、前記信号の値の変化が安定していることを示す条件が所定の時間にわたって満たされた時点から、前記条件が満たされなくなるまでの間の領域を対象領域として決定する、請求項1に記載の制御装置。
  5. 予め定められた比較条件の時間変化を示す情報を記憶する比較条件記憶部を備える装置が、
    機器から出力される時系列の信号を取得する取得ステップと、
    前記取得ステップにおいて取得された前記信号のうち、値の変化が安定していることを示す所定の条件を満たす領域である対象領域を決定する領域決定ステップと、
    前記領域決定ステップにおいて決定された前記対象領域の信号を用いて、前記比較条件との比較を行う比較ステップと、
    を実行する制御方法。
JP2018015800A 2018-01-31 2018-01-31 制御装置及び制御方法 Pending JP2019133457A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018015800A JP2019133457A (ja) 2018-01-31 2018-01-31 制御装置及び制御方法
EP18199536.6A EP3521769A1 (en) 2018-01-31 2018-10-10 Control apparatus and control method
CN201811188312.4A CN110096405A (zh) 2018-01-31 2018-10-12 控制装置及控制方法
US16/159,729 US20190236048A1 (en) 2018-01-31 2018-10-15 Control apparatus and control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018015800A JP2019133457A (ja) 2018-01-31 2018-01-31 制御装置及び制御方法

Publications (1)

Publication Number Publication Date
JP2019133457A true JP2019133457A (ja) 2019-08-08

Family

ID=64023919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018015800A Pending JP2019133457A (ja) 2018-01-31 2018-01-31 制御装置及び制御方法

Country Status (4)

Country Link
US (1) US20190236048A1 (ja)
EP (1) EP3521769A1 (ja)
JP (1) JP2019133457A (ja)
CN (1) CN110096405A (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6192496B1 (en) * 1997-11-26 2001-02-20 Agilent Technologies, Inc. System for verifying signal timing accuracy on a digital testing device
US6397158B1 (en) * 1999-04-29 2002-05-28 Sun Microsystems, Inc. Method for determining capacitance values for quieting noisy power conductors
US6622103B1 (en) * 2000-06-20 2003-09-16 Formfactor, Inc. System for calibrating timing of an integrated circuit wafer tester
WO2008058307A1 (en) * 2006-11-15 2008-05-22 Radio Terminal Systems Pty Ltd Vehicle movement processing system
JP2009287943A (ja) 2008-05-27 2009-12-10 Mitsubishi Electric Corp 基板検査方法
US7783938B1 (en) * 2008-07-31 2010-08-24 Keithly Instruments, Inc. Result directed diagnostic method and system
JP5447997B2 (ja) * 2011-10-31 2014-03-19 株式会社デンソー 車両用データ記録装置
GB2514554B (en) * 2013-05-28 2016-06-01 Dynamic Energy Products Ltd Boiler control system and method
DE102014100974A1 (de) * 2014-01-28 2015-07-30 Huf Hülsbeck & Fürst Gmbh & Co. Kg Auswerteverfahren für Sensorsignale

Also Published As

Publication number Publication date
EP3521769A1 (en) 2019-08-07
CN110096405A (zh) 2019-08-06
US20190236048A1 (en) 2019-08-01

Similar Documents

Publication Publication Date Title
JP2007089058A (ja) マイクアレイ制御装置
JP6886823B2 (ja) 測定システムの全信号帯域幅において動作することが可能なデジタルエッジトリガ検出回路を有する測定システム
CN107947793B (zh) 一种用于多芯片模数转换器采样相位一致性校准的电路及方法
US11126164B2 (en) Control apparatus and control method
JP4245633B2 (ja) フィルタ調整回路
JP6973130B2 (ja) 制御装置及び制御方法
JP2019133457A (ja) 制御装置及び制御方法
KR102593293B1 (ko) 연속적인 센서 신호를 처리하기 위한 방법 및 센서 시스템
JP6958471B2 (ja) 制御装置及び制御方法
JP4889662B2 (ja) パルス諸元検出装置
JP6977597B2 (ja) 記録装置及び記録方法
EP3569986B1 (en) Position sensing device
JP4578011B2 (ja) 同調回路
JP4829088B2 (ja) 信号処理回路
US11221241B2 (en) Measurement processing device, measurement processing method, and program
JP4178627B2 (ja) 演算回路及び3相信号最大振幅検出方法
US20120187996A1 (en) Very High Precision Device for Measuring the Time a Signal is Input
JPH07128084A (ja) 測定データ記憶装置
CN117915255A (zh) 音频输出延迟的测量方法、装置、系统、设备及存储介质
JP2002152072A (ja) 受信装置
JP2001338475A (ja) ディジタル信号処理装置
JP2014201003A5 (ja) 制御装置及びその搬送制御方法
JPH11308081A (ja) 二値化回路
JP2000019229A (ja) ミックスドシグナルic試験装置
JPH04143692A (ja) 電子時計の歩度測定装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180223

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180905