JP2019129159A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2019129159A
JP2019129159A JP2018007609A JP2018007609A JP2019129159A JP 2019129159 A JP2019129159 A JP 2019129159A JP 2018007609 A JP2018007609 A JP 2018007609A JP 2018007609 A JP2018007609 A JP 2018007609A JP 2019129159 A JP2019129159 A JP 2019129159A
Authority
JP
Japan
Prior art keywords
region
pad
wiring board
printed wiring
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018007609A
Other languages
English (en)
Inventor
阿部 友紀
Tomonori Abe
友紀 阿部
善信 前野
Yoshinobu Maeno
善信 前野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP2018007609A priority Critical patent/JP2019129159A/ja
Publication of JP2019129159A publication Critical patent/JP2019129159A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Abstract

【課題】ボイドの元になるフラックスの排出を促し、プリント配線板の大型化を抑制する。【解決手段】基材13と、基材13の表面に形成されるパッド14と、を備える。パッド14は、パッド14が露出する接合領域15と、接合領域15以外の非接合領域16と、を備える。非接合領域16は、ソルダーレジスト23で覆われた第1領域21と、パッド14が露出する第2領域22と、を備える。第2領域22は、接合領域15に接続し、第2領域22は、接合領域15から離れる方向に細線状に形成されている。【選択図】図1

Description

本発明は、プリント配線板に関するものである。
特許文献1では、下面に放熱や接地のための電極が設けられたパッケージを表面実装する場合、パッド及び基材に貫通孔を形成し、この貫通孔からはんだ内部に発生するボイドの原因となるガスの排出を促すことを提案している。
特開2012−222110号公報
一般的にプリント配線板はパッド及び基材に貫通孔を形成すると、プリント配線板の
外層では貫通穴を避けて部品を配置し、パターンが配置される内層でも貫通穴を避けてパターンを配置せざるを得なくなる。その結果プリント配線板の大型化を招く可能性がある。
本発明の課題は、プリント配線板の大型化を抑制しつつボイドの発生を抑制することである。
本発明の一態様に係るプリント配線板は、基材と、基材の表面に形成されるパッドと、を備えるプリント配線板であって、パッドは、パッドが露出する接合領域と、接合領域以外の非接合領域と、を備え、非接合領域は、ソルダーレジストで覆われた第1領域と、パッドが露出する第2領域と、を備え、第2領域は、接合領域に接し、第2領域は、接合領域から離れる方向に細線状に形成されている。
本発明によれば、非接合領域では、導体が細線状に露出している。これにより、リフローによる表面実装の際に、フラックスが毛細管現象により非接合領域へと排出される。はんだは濡れ性が低いが、フラックスは濡れ性が高いため、フラックスだけを選択的に非接合領域へと排出できる。フラックスはリフロー工程で熱せられることによりガス化し、この一部がボイドの原因となるため、フラックスを排出することで結果としてボイドの発生が抑制される。また、パッド及び基材に貫通孔を形成する場合と比較して、プリント配線板の大型化を抑制することができる。
実装前のプリント配線板を示す平面図である。 実装前のプリント配線板を示す端面図である。 実装後のプリント配線板を示す切断部端面図である。 第2領域の拡大図である。 変形例を示す平面図である。
以下、本発明の実施形態を図面に基づいて説明する。なお、各図面は模式的なものであって、これらは現実のものと異なる場合がある。また、以下の実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであり、構成が下記のものだけに限定されるものでない。すなわち、本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。
《実施形態》
図2の(a)はプリント配線板において部品が搭載される部分を上面(部品搭載面)側から見下ろした図である図1のA−A端面を示し、(b)は図1のB−B端面を示し、(c)は図1のC−C端面を示す。
プリント配線板10には、部品が表面実装される。部品は、二方向端子のSON(Small Outline No lead)パッケージである。図1では、部品11の外形を破線で仮想的に示している。プリント配線板10は、基材13と、パッド14と、部品のリードがはんだ付けされるリードパッド17を備える。図1ではリードパッド17がパッド14の左右に計8ケ配置されている。尚、リードパッド17は今回発明と直接関係ないため、以降の説明を省略する。
パッド14は、所定のレイアウトに従って基材13の表面に形成される。パッド14は、接合領域15と、非接合領域16と、を備える。
接合領域15は銅箔12が露出しており、部品とはんだ付けがなされる。
非接合領域16は、パッド14における接合領域15以外の領域である。非接合領域16は、第1領域21と、第2領域22と、を備える。
第1領域21は、銅箔12がソルダーレジスト23で覆われた領域である。一般的にパッドとは銅箔が露出しているが、本発明においては第1領域21もパッドの一部である。
第2領域22は、銅箔12が露出した領域である。第2領域22は、接合領域15に接続している。ここで第2領域22は、接合領域15を挟んで上下の両側にそれぞれ配置されている。第2領域22は、接合領域15から離れる方向に細線状に形成されている。すなわち、第2領域22では第2領域22が複数の細線状に形成されており、幅Wは0.1〜0.2mm程度とし、間隔は幅Wと同じか幅Wの2倍程度とする。このようにすることでパッド14に複数の細線状の第2領域22が形成される。図1に示すように、長さは平面視で部品11の外形よりも0.1〜0.2mmほど先端が部品11の外形より外部に出るように長くする。
図3は、部品11を実装後のプリント配線板を示す切断部端面図である。
図中の(a)は図1のA−A端面を示し、(b)は図1のB−B端面を示し、(c)は図1のC−C端面を示す。
部品11は、下面電極11aと、端子11bと、を備える。下面電極11aは、放熱を目的とした電極である。端子11bは、部品11の下面の左右両端に配置されている。下面電極11aは、はんだ25によって接合領域15に接合される。
《作用効果》
次に、実施形態の作用効果について説明する。
下面電極11aが設けられた部品11を表面実装する場合、パッド14及び基材13に貫通孔を形成し、この貫通孔からボイドとなるガス(フラックスが蒸発したもの)の排出を促すことが知られている。しかしながらパッド14及び基材13に貫通孔を形成すると、他層の配線や裏面の部品実装を妨げるため、プリント配線板10の大型化を招く可能性がある。
実施形態では、非接合領域16の第2領域22が細線状に形成されている。これにより、図3の(a)に示されるように、リフローによる表面実装の際に、ボイドを形成するガスの元になるフラックスが毛細管現象により、第2領域22の表面を伝って接合領域15から非接合領域16へと排出される。はんだは濡れ性が低いが、フラックスは濡れ性が高いため、フラックスだけを選択的に非接合領域16へと排出できる。したがって、パッド14及び基材13に貫通孔を形成する必要がなくなり、プリント配線板10の大型化を抑制することができる。
図4は、第2領域22の拡大図である。
フラックスが接合領域15の表面を伝って非接合領域16の第2領域22へと排出されると、濡れ広がった痕跡26が残る。フラックスは、第2領域22の中央よりも、幅方向の両端側を伝って外側へと排出されている。このような第2領域22を複数形成することで、フラックスの排出効果が向上する。
《変形例》
実施形態では、SONパッケージの部品11を表面実装する場合について説明したが、本発明はこれに限定されるものではない。他の如何なるパッケージを用いてもよい。
図5は、変形例を示す平面図である。
ここでは、四方向端子のQFN(Quad Flat Non lead)パッケージを示す。非接合領域16は、本実施例の場合は接合領域15の四方に配置される。非接合領域16は前の実施形態のおける第2領域22と同様な効果をもたらす。このように、本発明はQFNパッケージの部品11にも適用できる。
以上、限られた数の実施形態を参照しながら説明したが、権利範囲はそれらに限定されるものではなく、上記の開示に基づく実施形態の改変は、当業者にとって自明のことである。
10 プリント配線板
11 部品
11a 下面電極
11b 端子
13 基材
14 パッド
15 接合領域
16 非接合領域
21 第1領域
22 第2領域
23 ソルダーレジスト
24 スリット
26 痕跡

Claims (2)

  1. 基材と、
    前記基材の表面に形成されるパッドと、を備えるプリント配線板であって、
    前記パッドは、
    前記パッドが露出する接合領域と、
    前記接合領域以外の非接合領域と、を備え、
    前記非接合領域は、
    ソルダーレジストで覆われた第1領域と、
    前記パッドが露出する第2領域と、を備え、
    前記第2領域は、前記接合領域に接続し、前記第2領域は、前記接合領域から離れる方向に細線状に形成されていることを特徴とするプリント配線板。
  2. 基材と、
    前記基材の表面に形成されるパッドと、を備えるプリント配線板であって、
    前記パッドは、
    部品の電極がはんだ付けされる接合領域と、
    前記接合領域以外の非接合領域と、を備え、
    前記非接合領域には、
    前記パッドが露出し、前記接合領域から離れる方向に細線状に延びた領域が形成されることを特徴とするプリント配線板。
JP2018007609A 2018-01-19 2018-01-19 プリント配線板 Pending JP2019129159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018007609A JP2019129159A (ja) 2018-01-19 2018-01-19 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018007609A JP2019129159A (ja) 2018-01-19 2018-01-19 プリント配線板

Publications (1)

Publication Number Publication Date
JP2019129159A true JP2019129159A (ja) 2019-08-01

Family

ID=67472355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018007609A Pending JP2019129159A (ja) 2018-01-19 2018-01-19 プリント配線板

Country Status (1)

Country Link
JP (1) JP2019129159A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221415A (ja) * 2003-01-16 2004-08-05 Nissan Motor Co Ltd 半導体パッケージの実装構造
JP2017201645A (ja) * 2016-05-02 2017-11-09 三菱電機株式会社 回路基板および半導体集積回路の実装構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221415A (ja) * 2003-01-16 2004-08-05 Nissan Motor Co Ltd 半導体パッケージの実装構造
JP2017201645A (ja) * 2016-05-02 2017-11-09 三菱電機株式会社 回路基板および半導体集積回路の実装構造

Similar Documents

Publication Publication Date Title
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JP2016213308A (ja) プリント回路板及びプリント配線板
WO2019007034A1 (zh) 一种电路板、电气元件和显示装置
JP2017201645A (ja) 回路基板および半導体集積回路の実装構造
JP5807145B2 (ja) 実装構造体
JP2006303173A (ja) 回路基板デバイスおよびその製造方法
TW201340792A (zh) 印刷電路板
JP2000058739A (ja) 半導体装置およびその製造に用いるリードフレーム
JP2019129159A (ja) プリント配線板
JP5634571B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JP2012227349A (ja) 電子部品の実装方法
TWI550767B (zh) 形成跡線上凸塊(bot)組件的方法 以及跡線上凸塊內連線
JP5062376B1 (ja) 電子部品実装基板の製造方法
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP2010206090A (ja) 半導体装置
JP2008130812A (ja) 表面実装型電子部品及びその実装構造
JP2016181575A (ja) 放熱基板及び半導体装置
JP2019009216A (ja) 半導体装置の製造方法および半導体装置
JP7472478B2 (ja) プリント配線板
JPH098444A (ja) 電子回路装置
JP2022016732A (ja) 実装基板及び半導体装置
US20240030107A1 (en) Semiconductor device and mounting structure thereof
JP2012222110A (ja) プリント配線板及びプリント回路板
JP2004221415A (ja) 半導体パッケージの実装構造
WO2019216234A1 (ja) リードレスパッケージ実装基板

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190411

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221011