JP2019117221A - 表示装置 - Google Patents

Abstract

【課題】 表示品位を向上することが可能な表示装置を提供する。【解決手段】 本実施形態の表示装置は、第１方向に沿って隣り合う第１信号線及び第２信号線と、第１信号線及び第２信号線の上に位置する有機絶縁膜と、有機絶縁膜の上に位置する第１スペーサと、を備える第１基板と、第１基板と対向し、第１スペーサと対向する第２スペーサを有する第２基板と、を備えている。有機絶縁膜は、平面視で第１信号線と第２信号線との間において貫通孔を有している。第１スペーサは、貫通孔を埋めた状態で、平面視で貫通孔に重ねて設けられている。【選択図】 図４

Description

本発明の実施形態は、表示装置に関する。

第１基板と第２基板の双方にスペーサが設けられた液晶表示装置が開発されている。このような液晶表示装置においては、第１基板と第２基板の双方に設けられたスペーサが互いに接することにより、セルギャップが形成される。近年、例えば仮想現実や拡張現実などの表示に用いられる表示装置において、高精細化が要求されている。高精細化に伴い、画素に対するスペーサの大きさが無視できなくなってきており、表示品質を低下させる要因となり得る。

特開２０１３−１８６１４８号公報 特開２０１６−１３５０号公報 特開２０１７−１０２４９１号公報 特開２０１７−３２８１２号公報

本実施形態の目的は、表示品位を向上することが可能な表示装置を提供することにある。

一実施形態によれば、
第１方向に沿って隣り合う第１信号線及び第２信号線と、前記第１信号線及び前記第２信号線の上に位置する有機絶縁膜と、前記有機絶縁膜の上に位置する第１スペーサと、を備える第１基板と、前記第１基板と対向し、前記第１スペーサと対向する第２スペーサを有する第２基板と、を備え、前記有機絶縁膜は、平面視で前記第１信号線と前記第２信号線との間において貫通孔を有し、前記第１スペーサは、前記貫通孔を埋めた状態で、平面視で前記貫通孔に重ねて設けられている、表示装置が提供される。

一実施形態によれば、
第１方向に沿って隣り合う第１信号線及び第２信号線と、前記第１信号線及び前記第２信号線を覆う有機絶縁膜と、前記第１信号線と前記第２信号線との間に設けられる中継電極を含むスイッチング素子と、前記中継電極に接続される画素電極と、前記画素電極の上に設けられたフィラーと、を備える第１基板と、前記第１基板に対向する第２基板と、前記第１基板と前記第２基板との間に設けられる表示機能層と、を備え、前記有機絶縁膜は、平面視で前記第１信号線と前記第２信号線との間において第１貫通孔を有し、前記第１貫通孔は、前記中継電極上に設けられており、前記画素電極は、前記第１貫通孔内で前記中継電極に接続された接続部を有し、前記フィラーは、前記接続部上に設けられて前記第１貫通孔を埋めている、
表示装置が提供される。

図１は、本実施形態の表示装置１の構成を示す図である。 図２は、図１に示す画素ＰＸの構成を示す平面図である。 図３は、表示装置１が備えるメインスペーサＭＳの構成例を示す平面図である。 図４は、図３に示すＡ−Ａ’線に沿った断面図である。 図５は、図３に示すＢ−Ｂ’線に沿った断面図である。 図６は、表示装置１が備えるサブスペーサＳＳの構成例を示す平面図である。 図７は、図６に示すＣ−Ｃ’線に沿った断面図である。 図８は、図６に示すＤ−Ｄ’線に沿った断面図である。 図９は、図８に示す第１スペーサＰＳ１の製造方法の一例を示す断面図である。 図１０は、第１方向Ｘに沿って隣り合うメインスペーサＭＳを示す平面図である。 図１１は、図３に示すメインスペーサＭＳと、図６に示すサブスペーサＳＳとの配置例を示す平面図である。 図１２は、メインスペーサの他の例を示す平面図である。 図１３は、メインスペーサの他の例を示す平面図である。 図１４は、メインスペーサの他の例を示す平面図である。 図１５は、メインスペーサの他の例を示す平面図である。 図１６は、表示装置１の他の例を示す平面図である。 図１７は、図１６に示すＥ−Ｅ’線に沿った断面図である。 図１８は、表示装置１の他の例を示す平面図である。 図１９は、図１８に示すＦ−Ｆ’線に沿った断面図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

図１は、本実施形態の表示装置１の構成を示す図である。図に示す第１方向Ｘ及び第２方向Ｙは互いに交差している。一例では、第１方向Ｘと第２方向Ｙとは、互いに直交しているが、９０度以外の角度で互いに交差していてもよい。

表示装置１は、表示パネル２、駆動する駆動ＩＣチップ３などを備えている。表示パネル２は、例えば、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、表示機能層としての液晶層（後述する液晶層ＬＣ）と、を備えている。第１基板ＳＵＢ１と第２基板ＳＵＢ２とは、互いに対向し、シールＳＥによって張り合わされている。液晶層は、シールＳＥによって囲まれた領域内に位置し、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に挟持されている。

表示パネル２は、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示領域ＤＡは、液晶層が設けられた領域とほぼ重なっている。表示パネル２は、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。画素ＰＸは、図示した例では、第１方向Ｘ及び第２方向Ｙに沿ってマトリクス状に配置されている。また、表示パネル２は、非表示領域ＮＤＡにおいて、画素ＰＸを駆動するための駆動ＩＣチップ３を備えている。図示した例では、駆動ＩＣチップ３は、第２基板ＳＵＢ２よりも外側に延伸した第１基板ＳＵＢ１の実装部ＭＴに実装されている。なお、図示した例に限らず、駆動ＩＣチップ３は、別途表示パネル２に接続されるフレキシブル基板上に実装されていてもよい。

本実施形態の表示パネル２は、第１基板ＳＵＢ１の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。

図２は、図１に示す画素ＰＸの構成を示す平面図である。図２は、表示パネル２を構成する一方の基板である第１基板ＳＵＢ１を示している。図示した例は、横電界を利用する表示モードの一つであるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された例に相当する。なお、一例では、第１基板ＳＵＢ１は共通電極を備えているが、ここでは共通電極の図示を省略する。

第１基板ＳＵＢ１は、走査線Ｇ１及びＧ２、信号線Ｓ１及びＳ２、スイッチング素子ＳＷ、画素電極ＰＥなどを備えている。走査線Ｇ１及びＧ２は、第１方向Ｘに沿って延出し、第２方向Ｙに沿って間隔を置いて並んでいる。信号線Ｓ１及びＳ２は、第２方向Ｙに沿って延出し、第１方向Ｘに間隔を置いて並んでいる。画素ＰＸは、走査線Ｇ１及びＧ２と、信号線Ｓ１及びＳ２とによって囲まれた領域に相当する。

画素電極ＰＥは、信号線Ｓ１と信号線Ｓ２との間に位置している。画素電極ＰＥは、電極部ＰＡとコンタクト部ＰＢとを有している。電極部ＰＡは、ほぼ一定の幅を有する帯状に形成されており、コンタクト部ＰＢから第２方向Ｙに沿って延出している。コンタクト部ＰＢは、電極部ＰＡよりも走査線Ｇ１側に位置している。なお、画素電極ＰＥは、１本の電極部ＰＡを有していてもよく、３本以上の電極部ＰＡを有していてもよい。また、電極部ＰＡは、第１方向Ｘ及び第２方向Ｙと交差する方向に延出していてもよく、部分的に屈曲していてもよい。

スイッチング素子ＳＷは、信号線Ｓ１と信号線Ｓ２との間に形成されている。スイッチング素子ＳＷは、一例では、ダブルゲート型の薄膜トランジスタである。スイッチング素子ＳＷは、半導体層ＳＣ、ゲート電極ＧＥ１及びＧＥ２、中継電極ＲＥ、などを備えている。

半導体層ＳＣは、部分ＳＣ１、部分ＳＣ２、及び部分ＳＣ３を有している。部分ＳＣ１は、信号線Ｓ１の直下に位置している。部分ＳＣ１は、第２方向Ｙに沿って延出し、走査線Ｇ１と交差している。部分ＳＣ１は、コンタクトホールＣＨ１において、信号線Ｓ１と電気的に接続されている。信号線Ｓ１は、スイッチング素子ＳＷの例えばソース電極として機能する。部分ＳＣ２は、信号線Ｓ１と信号線Ｓ２との間に位置している。部分ＳＣ２は、第２方向Ｙに沿って延出し、走査線Ｇ１と交差している。部分ＳＣ２は、コンタクトホールＣＨ２において、中継電極ＲＥと電気的に接続されている。中継電極ＲＥは、スイッチング素子ＳＷの例えばドレイン電極として機能する。部分ＳＣ３は、第１方向Ｘに沿って延出し、部分ＳＣ１と部分ＳＣ２とを繋いでいる。

また、部分ＳＣ３と部分ＳＣ２の一部は、当該画素ＰＸよりも第２方向Ｙに１つずれた画素領域内（すなわち、当該画素ＰＸと第２方向Ｙに隣り合う画素）に設けられている。

ゲート電極ＧＥ１は、走査線Ｇ１のうち、部分ＳＣ１と重なる領域に相当する。ゲート電極ＧＥ２は、走査線Ｇ２のうち、部分ＳＣ２と重なる領域に相当する。

画素電極ＰＥは、コンタクトホールＣＨ３において、中継電極ＲＥと電気的に接続されている。これにより、スイッチング素子ＳＷと画素電極ＰＥとが電気的に接続される。コンタクトホールＣＨ３は、信号線Ｓ１と信号線Ｓ２との間に位置し、画素電極ＰＥとコンタクト部ＰＢとが重なる領域内に形成されている。より具体的には、コンタクトホールＣＨ３は、これら一対の信号線Ｓ１及びＳ２のちょうど真ん中に設けられていることが好ましい。

図３は、表示装置１が備えるメインスペーサＭＳの構成例を示す平面図である。メインスペーサＭＳは、第１スペーサＰＳ１と第２スペーサＰＳ２とを備えている。第１スペーサＰＳ１は、第１基板ＳＵＢ１に設けられている。第２スペーサＰＳ２は、第２基板ＳＵＢ２に設けられている。

第１スペーサＰＳ１は、部分Ｐ１と部分Ｐ２とを有している。部分Ｐ１は、ほぼ一定の幅を有する帯状に形成され、第１方向Ｘに沿って延出している。部分Ｐ１は、図２に示すコンタクトホールＣＨ３のすべてと重なっている。図示した例では、部分Ｐ１は、走査線Ｇ１とも重なっている。部分Ｐ２は、コンタクトホールＣＨ３の近傍において、部分Ｐ１から第２方向Ｙに突出している。部分Ｐ２とコンタクトホールＣＨ３とは、第２方向Ｙに沿って並んでいる。図示した例では、部分Ｐ２は、略矩形状である。図示した例では、部分Ｐ２のエッジＥ２１は、信号線Ｓ１と重なっている。部分Ｐ２のエッジＥ２２は、信号線Ｓ２と重なっている。

部分Ｐ１の第１方向に沿った長さ（第１長さ）Ｌ１は、部分Ｐ２の第２方向Ｙに沿った長さ（第２長さ）Ｌ２Ｙより大きい。すなわち、第１スペーサＰＳ１は、全体として第１方向に長い形状である。なお、図示した例では、部分Ｐ１は、信号線Ｓ１及び信号線Ｓ２と交差しているが、部分Ｐ１は、他の信号線と交差していてもよい。

第２スペーサＰＳ２は、部分Ｐ１及び部分Ｐ２と重なっている。第２スペーサＰＳ２は、部分Ｐ１よりも第２方向Ｙに延在している。すなわち、第２スペーサＰＳ２の走査線Ｇ２側のエッジＥＰ２は、部分Ｐ１の走査線Ｇ２側のエッジＥＰ１より走査線Ｇ２に近接している。図示した例では、第２スペーサＰＳ２は、そのすべてが第１スペーサＰＳ１と重なっているが、第１スペーサＰＳ１と部分的に重なっていてもよい。図示した例では、第２スペーサＰＳ２は、第１方向Ｘにおいて、信号線Ｓ１と信号線Ｓ２との間に位置している。

第２スペーサＰＳ２の第１方向Ｘに沿った長さ（第５長さ）Ｌ２Ｘは、信号線Ｓ１と信号線Ｓ２の内縁間の間隔（第２間隔）ＤＳ１以下である。ここで、信号線Ｓ１の内縁は、信号線Ｓ１の縁のうち信号線Ｓ２と対向する側の縁であり、信号線Ｓ２の内縁は、信号線Ｓ２の縁のうち信号線Ｓ１と対向する側の縁である。

遮光層ＢＭは、図において斜線を付して示すように、第１スペーサＰＳ１及び第２スペーサＰＳ２と重なっている。遮光層ＢＭは、開口部ＯＰ１及びＯＰ２を有している。開口部ＯＰ１は、第２方向Ｙにおいて、第２スペーサＰＳ２及び部分Ｐ２と対向している。開口部ＯＰ１と開口部ＯＰ２とは、第１方向Ｘに沿って隣り合っている。

開口部ＯＰ２の長さ（第６長さ）ＬＯ２は、開口部ＯＰ１の長さ（第７長さ）ＬＯ１より大きい。より具体的には、開口部ＯＰ１は、第１方向Ｘに沿って延出したエッジＥＯ１１及びＥＯ１２を有している。エッジＥＯ１１は、走査線Ｇ１側に位置し、エッジＥＯ１２は、走査線Ｇ２側に位置している。開口部ＯＰ２は、第１方向Ｘに沿って延出したエッジＥＯ２１及びＥＯ２２を有している。エッジＥＯ２１は、走査線Ｇ１側に位置し、エッジＥＯ２２は、走査線Ｇ２側に位置している。エッジＥＯ１２の第２方向Ｙにおける位置と、エッジＥＯ２２の第２方向Ｙにおける位置は、一致している。一方、エッジＥＯ１１は、エッジＥＯ２１より走査線Ｇ１から離間している。

図４は、図３に示すＡ−Ａ’線に沿った断面図である。第１基板ＳＵＢ１は、絶縁基板１０、絶縁膜１１乃至１５、半導体層ＳＣ、中継電極ＲＥ、信号線Ｓ１及びＳ２、共通電極ＣＥ、画素電極ＰＥ、第１スペーサＰＳ１、及び配向膜ＡＬ１を備えている。

絶縁膜１１は、絶縁基板１０の上に位置している。半導体層ＳＣは、絶縁膜１１の上に位置し、絶縁膜１２によって覆われている。半導体層ＳＣは、例えば、透明アモルファス酸化物半導体（ＴＡＯＳ：transparent amorphous oxide semiconductor）によって形成されてもよく、多結晶シリコンによって形成されてもよい。

信号線Ｓ１及びＳ２と中継電極ＲＥとは、絶縁膜１３の上に位置し、絶縁膜１４によって覆われている。中継電極ＲＥは、絶縁膜１２及び１３を貫通するコンタクトホールＣＨ２において、半導体層ＳＣと接している。信号線Ｓ１及びＳ２、中継電極ＲＥ、及び走査線Ｇ１及びＧ２は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であってもよく、多層構造であってもよい。

絶縁膜１４は、信号線Ｓ１及びＳ２と中継電極ＲＥとを覆っている。絶縁膜１４は、中継電極ＲＥまで貫通したコンタクトホールＣＨ３を有している。共通電極ＣＥは、絶縁膜１４の上に位置し、絶縁膜１５によって覆われている。図示した例では、絶縁膜１５は、コンタクトホールＣＨ３において、絶縁膜１４を覆うとともに、中継電極ＲＥとも接している。絶縁膜１１、１２、１３、及び１５は、例えば酸化シリコン、窒化シリコン、酸窒化シリコン等の無機絶縁材料によって形成されている。絶縁膜１４は、例えばポリイミド等の有機絶縁材料によって形成されている。

画素電極ＰＥは、コンタクトホールＣＨ３とほぼ重なる領域において、絶縁膜１５の上に位置している。画素電極ＰＥは、コンタクトホールＣＨ３において、中継電極ＲＥと接している。すなわち、画素電極ＰＥは、コンタクトホールＣＨ３において、中継電極ＲＥと接続された接続部ＣＮを有している。共通電極ＣＥ及び画素電極ＰＥは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。

第１スペーサＰＳ１は、画素電極ＰＥ及び絶縁膜１５の上に位置している。第１スペーサＰＳ１は、接続部ＣＮを覆い、コンタクトホールＣＨ３を埋めた状態で設けられている。これにより、コンタクトホールＣＨ３に起因する画素電極ＰＥ周辺の凹凸が緩和される。また、第１スペーサＰＳ１は、画素電極ＰＥ等と共に配向膜ＡＬ１によっても覆われている。第１スペーサＰＳ１は、例えばポリイミド等の有機絶縁材料によって形成されている。

第２基板ＳＵＢ２は、絶縁基板２０、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２スペーサＰＳ２、及び配向膜ＡＬ２などを備えている。遮光層ＢＭ、及びカラーフィルタＣＦは、絶縁基板２０の第１基板ＳＵＢ１と対向する側に位置している。遮光層ＢＭは、例えば黒色に着色された樹脂材料によって形成されており、各画素を区画している。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。

第２スペーサＰＳ２は、オーバーコート層ＯＣと第１基板ＳＵＢ１との間に位置している。第２スペーサＰＳ２は、図示した例では、コンタクトホールＣＨ３の直上に位置している。第２スペーサＰＳ２は、例えばポリイミド等の有機絶縁材料によって形成されている。配向膜ＡＬ２は、オーバーコート層ＯＣを覆うとともに、第２スペーサＰＳ２の側面も覆っている。

以上のように形成された第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、配向膜ＡＬ１と配向膜ＡＬ２とが互いに対向するように配置される。第１スペーサＰＳ１及び第２スペーサＰＳ２が互いに接することにより、配向膜ＡＬ１と配向膜ＡＬ２との間には、所定のセルギャップが形成される。液晶層ＬＣは、このセルギャップ内に充填される。なお、第１スペーサＰＳ１と第２スペーサＰＳ２との間には、配向膜ＡＬ１及びＡＬ２のうち少なくとも一方が介在していてもよく、配向膜ＡＬ１及びＡＬ２が介在していなくてもよい。

図５は、図３に示すＢ−Ｂ’線に沿った断面図である。第１スペーサＰＳ１が有する部分Ｐ１と部分Ｐ２とは、一体的に形成されている。図示した例では、部分Ｐ１の上面の高さと部分Ｐ２の上面の高さは、ほぼ一致している。すなわち、第１スペーサＰＳ１は、ほぼ平坦な上面ＰＳＡを有している。

図６は、表示装置１が備えるサブスペーサＳＳを示す平面図である。サブスペーサＳＳは、メインスペーサＭＳと同様に、第１スペーサＰＳ１と第２スペーサＰＳ２とを備えている。第１スペーサＰＳ１は、第１基板ＳＵＢ１に設けられている。第２スペーサＰＳ２は、第２基板ＳＵＢ２に設けられている。

サブスペーサＳＳにおいて、第１スペーサＰＳ１は、部分Ｐ２を有していない。図示した例では、第１スペーサＰＳ１は、平面視で、ほぼ一定の幅を有する帯状に形成され、第１方向Ｘに沿って延出している。第１スペーサＰＳ１は、第２スペーサＰＳ２と重なる領域Ａ１と、２つの領域Ａ２とを有している。領域Ａ１は、領域Ａ２と領域Ａ２との間に位置している。

領域Ａ１の第１方向Ｘに沿った長さ（第４長さ）ＬＡ１は、第２スペーサＰＳ２の第１方向Ｘに沿った長さＬ２Ｘよりも大きい。また、長さＬＡ１は、信号線Ｓ１と信号線Ｓ２の外縁間の間隔（第１間隔）ＤＳ２以上である。ここで、信号線Ｓ１の外縁は、信号線Ｓ１の縁のうち信号線Ｓ２と対向する側と反対側の縁であり、信号線Ｓ２の外縁は、信号線Ｓ２の縁のうち信号線Ｓ１と対向する側と反対側の縁である。

サブスペーサＳＳにおいても、第２スペーサＰＳ２は、第１スペーサＰＳ１より第２方向Ｙに延在している。このため、第２スペーサＰＳ２と第２方向Ｙに対向する開口部ＯＰ１の長さは、開口部ＯＰ２の長さよりも小さい。ここで、長さとは、第２方向Ｙに沿った長さである。

図７は、図６に示すＣ−Ｃ’線に沿った断面図である。図示した例では、第２スペーサＰＳ２は、そのすべてが領域Ａ１と重なっている。領域Ａ１は、厚さ（第１厚さ）Ｔ１を有している。領域Ａ２は、厚さ（第２厚さ）Ｔ２を有している。厚さＴ１は、厚さＴ２より小さい。換言すると、第１スペーサＰＳ１は、領域Ａ１と領域Ａ２とによって形成される凹部ＰＳＣを有している。

図示したように表示面が押圧されていない状態では、第２スペーサＰＳ２は、第１スペーサＰＳ１から離間している。第２スペーサＰＳ２と第１スペーサＰＳ１の間には、液晶層ＬＣが介在している。このとき、第２スペーサＰＳ２の第１スペーサＰＳ１と対向する側の端部ＥＳ２は、第３方向Ｚにおいて、領域Ａ２の上面Ａ２Ａより下方に位置している。すなわち、端部ＥＳ２は、凹部ＰＳＣ内に入り込んでいる。したがって、表示面が押圧されていない状態において、第２スペーサＰＳ２と第１スペーサＰＳ１とが相対的に第１方向Ｘに沿ってずれた場合であっても、第２スペーサＰＳ２と第１スペーサＰＳ１の側面ＳＰ１とが接せられることで、第１方向Ｘのずれが抑制される。

なお、表示面が押圧されていない状態で、第２スペーサの端部が、上記のように凹部に入り込まず、領域Ａ２の上面Ａ２Ａよりも上方に位置する構成も採用可能である。

また、表示面が押圧された状態では、第２スペーサＰＳ２は、領域Ａ１と接せられる場合がある。表示面が押圧された状態において、第２スペーサＰＳ２と第１スペーサＰＳ１とが相対的に第１方向Ｘに沿ってずれた場合も同様に、第２スペーサＰＳ２と第１スペーサＰＳ１の側面ＳＰ１とが接せられることで、第１方向Ｘのずれが抑制される。

なお、かかるサブスペーサＳＳにおいても、第１スペーサＰＳ１によってコンタクトホールＣＨ３の凹部が埋められている。

図８は、図６に示すＤ−Ｄ’線に沿った断面図である。第１スペーサＰＳ１が部分Ｐ２を有していないため、第２スペーサＰＳ２は、部分的に第１スペーサＰＳ１と対向している。

図９は、図８に示すサブスペーサＳＳの第１スペーサＰＳ１の製造方法の一例を示す断面図である。図９（ａ）に示すように、画素電極ＰＥ及び第５絶縁膜１５の上に、例えばポリイミド等の有機絶縁材料からなる層ＯＩ１が形成される。次いで、図９（ａ）中に二点鎖線で示すように、領域Ａ２に相当する領域にマスクＭ１が配置される。その後、層ＯＩ１が露光される。

次いで、図９（ｂ）に示すように、層ＯＩ１が現像され、層ＯＩ２が形成される。このとき、マスクＭ１によって遮光された領域では、厚さＴ２を有する領域Ａ２が形成される。一方、露光された領域は、厚さＴ２より小さい厚さＴ１を有している。

次いで、図９（ｃ）に示すように、領域Ａ１及び領域Ａ２に相当する領域にマスクＭ２が配置される。マスクＭ２は、コンタクトホールＣＨ３と重なっている。その後、層ＯＩ２が露光される。

次いで、図９（ｄ）に示すように、層ＯＩ２が現像される。これにより、露光された領域において層ＯＩ２が除去され、厚さＴ１を有する領域Ａ１が形成される。以上の工程により、２つの厚さＴ１及びＴ２を有する第１スペーサＰＳ１が形成される。

図１０は、第１方向Ｘに沿って隣り合うメインスペーサＭＳを示す平面図である。メインスペーサＭＳ１は、第１スペーサＰＳ１１と第２スペーサＰＳ２１とを備えている。第１スペーサＰＳ１１及び第２スペーサＰＳ２１の配置は、図３に示す第１スペーサＰＳ１及び第２スペーサＰＳ２の配置と同様である。すなわち、第１スペーサＰＳ１１は、第１方向Ｘに沿って延出した部分Ｐ１１と、部分Ｐ１１から第２方向Ｙに延出した部分Ｐ２１とを有している。

メインスペーサＭＳ２は、第１スペーサＰＳ１２と第２スペーサＰＳ２２とを備えている。第１スペーサＰＳ１２及び第２スペーサＰＳ２２の配置は、第１スペーサＰＳ１１及び第２スペーサＰＳ２１を、Ｘ−Ｙ平面において１８０度回転させた配置に相当する。より具体的には、第１スペーサＰＳ１２は、部分（第４部分）Ｐ１２と部分（第５部分）Ｐ２２とを有している。部分Ｐ１２は、部分Ｐ１１と同様に、第１方向Ｘに沿って延出している。一例では、部分Ｐ１２の位置は、部分Ｐ１１を延出した位置と一致している。一方、部分Ｐ２２は、部分Ｐ２１と反対方向に突出している。

第２スペーサＰＳ２２は、部分Ｐ１２及び部分Ｐ２２と重なっている。したがって、第２スペーサＰＳ２２と第２スペーサＰＳ２１とは、部分Ｐ１１及びＰ１２に関して、互いに反対方向に延在している。すなわち、第２スペーサＰＳ２２は、第２スペーサＰＳ２１よりも走査線Ｇ２から離間する側に位置している。このため、第２方向Ｙにおいて部分Ｐ２２及び第２スペーサＰＳ２２と対向する開口部ＯＰ３の第２方向Ｙにおける長さは、開口部ＯＰ４の第２方向Ｙにおける長さより小さい。開口部ＯＰ３と開口部ＯＰ４とは、第１方向Ｘに沿って隣り合っている。

このような構成において、第２基板ＳＵＢ２が第１基板ＳＵＢ１に対して相対的に第２方向Ｙにずれた場合であっても、部分Ｐ２１と第２スペーサＰＳ２１とが重なった状態が維持される。また、第２基板ＳＵＢ２が第１基板ＳＵＢ１に対して相対的に第２方向Ｙと反対方向にずれた場合であっても、部分Ｐ２２と第２スペーサＰＳ２２とが重なった状態が維持される。

なお、第１方向Ｘに隣り合うサブスペーサＳＳについても、上記の配置が適用される。

図１１は、図３に示すメインスペーサＭＳと、図６に示すサブスペーサＳＳとの配置例を示す平面図である。図において、メインスペーサＭＳの第１スペーサＰＳ１は、黒色で示されている。

図示した例では、表示装置１は、赤色を示す画素ＰＸＲ、緑色を示す画素ＰＸＧ、及び青色を示す画素ＰＸＢを備えている。画素ＰＸＲには、赤色のカラーフィルタが配置されている。画素ＰＸＲは、図において、右下がりの斜線が付されている。画素ＰＸＧには、緑色のカラーフィルタが配置されている。画素ＰＸＧは、図において、右上がりの斜線が付されている。画素ＰＸＢには、青色のカラーフィルタが配置されている。画素ＰＸＢは、図において、水平方向の線が付されている。

画素ＰＸＲ、ＰＸＧ、及びＰＸＢは、それぞれ第２方向Ｙに沿って並んでいる。また、画素ＰＸＲ、ＰＸＧ、及びＰＸＢは、この順で第１方向Ｘに沿って並んでいる。

メインスペーサＭＳ及びサブスペーサＳＳは、一例では、いずれも画素ＰＸＢの近傍に配置されている。より具体的には、メインスペーサＭＳ及びサブスペーサＳＳが備える第２スペーサＰＳ２と、画素ＰＸＢとは、第２方向Ｙに沿って並んでいる。このような配置では、画素ＰＸＲ、ＰＸＧ、ＰＸＢのうち、視感度が低い画素ＰＸＢのみが部分的に遮光されている。

本実施形態によれば、絶縁膜１５及び画素電極ＰＥの上に、第１スペーサＰＳ１が形成されている。コンタクトホールＣＨ３によって形成された凹部は、第１スペーサＰＳ１によって埋められている。また、第１スペーサＰＳ１の上面は、ほぼ平坦である。したがって、第１スペーサＰＳ１と第２スペーサＰＳ２とが接した状態において、表示面の押圧に対する強度を向上することができる。

また、第１スペーサＰＳ１によって凹部を埋めることにより、第１方向Ｘに沿って延出した部分Ｐ１をコンタクトホールＣＨ３の直上に形成することが可能になる。第１方向Ｘに沿って並ぶメインスペーサＭＳ１及びＭＳ２は、部分Ｐ１１及びＰ１２から互いに反対方向に突出した部分Ｐ２１及びＰ２２を有している。このような構成にすることで、第２方向Ｙに沿ったずれに対して必要な部分Ｐ２１及びＰ２２のサイズを縮小することができる。この結果、第１スペーサＰＳ１及び第２スペーサＰＳ２を覆う遮光層ＢＭの割合を縮小することができ、開口率の減少を抑制することができる。

さらに、第２スペーサＰＳ２の第１方向Ｘに沿った長さＬ２Ｘは、隣り合う信号線の内縁間の間隔ＤＳ１以下である。したがって、平面視で、第２スペーサＰＳ２を１つの画素ＰＸ内に収めることができる。また、図１１に示すように、第２スペーサＰＳ２を視感度の低い色の画素ＰＸに配置することにより、開口率の差に起因した色調のムラや輝度のムラをさらに抑制することができる。

また、サブスペーサＳＳにおいて、第１スペーサＰＳ１は、厚さの異なる領域Ａ１と領域Ａ２を有している。第２スペーサＰＳ２と対向する領域Ａ１の厚さＴ１は、領域Ａ２の厚さＴ２より小さく、第２スペーサＰＳ２の端部ＥＳ２は、領域Ａ１と領域Ａ２とによって形成される凹部ＰＳＣ内に入り込んでいる。このような構成によれば、第２スペーサＰＳ２と第１スペーサＰＳ１とが相対的に第１方向Ｘに沿ってずれた場合であっても、第２スペーサＰＳ２と第１スペーサＰＳ１の側面ＳＰ１とが接せられるため、第１基板ＳＵＢ１と第２基板ＳＵＢ２との第１方向Ｘに沿ったずれが抑制される。したがって、第１方向Ｘに沿って並んだ画素ＰＸＲ、ＰＸＧ、及びＰＸＢの混色を抑制することができる。

さらに、サブスペーサＳＳにおいて、表示面が押圧された状態であっても第２スペーサＰＳ２と第１スペーサＰＳ１との第１方向Ｘに沿ったずれが抑制されるため、第２スペーサＰＳ２と第１スペーサＰＳ１とのずれに起因して配向膜ＡＬ１が傷つけられることを抑制することができる。したがって、配向膜ＡＬ１の傷によって引き起こされる光漏れを抑制することができる。

以上のように、本実施形態によれば、表示品位を向上することが可能な表示装置１を提供することができる。

次に、図１２乃至図１５を参照して、メインスペーサＭＳの他の例について説明する。

図１２に示す例は、第１スペーサＰＳ１が、部分Ｐ２と反対側に突出した部分（第３部分）Ｐ３を有している点で、図３に示す例と相違している。部分Ｐ２の長さＬ２Ｙと、部分Ｐ３の長さ（第３長さ）Ｌ３Ｙとは、異なっている。図示した例では、長さＬ２Ｙは、長さＬ３Ｙより大きい。なお、長さＬ２Ｙは、長さＬ３Ｙより小さくてもよい。この場合、第１スペーサＰＳ１は、図６に示す第１スペーサＰＳ１２に相当する。第２スペーサＰＳ２は、部分Ｐ１、Ｐ２、及びＰ３と重なっている。

図１３に示す例は、部分Ｐ１が凹部ＣＣを有している点で、図３に示す例と相違している。凹部ＣＣは、部分Ｐ２の反対側に位置している。すなわち、凹部ＣＣと部分Ｐ２とは、第２方向Ｙに沿って並んでいる。第２スペーサＰＳ２は、部分Ｐ１及びＰ２と重なっている。

図１４に示す例は、部分Ｐ２及び第２スペーサＰＳ２が信号線Ｓ１と信号線Ｓ２との間に位置している点で、図３に示す例と相違している。すなわち、部分Ｐ２は、信号線Ｓ１及びＳ２のいずれとも重なっていない。

図１５に示す例は、部分Ｐ２及び第２スペーサＰＳ２が信号線Ｓ１及びＳ２との双方と重なっている点で、図３に示す例と相違している。

上記の図１２乃至図１５に示す例においても、コンタクトホールＣＨ３と重なる領域に第１スペーサＰＳ１が形成されているため、図３に示す例と同様の効果を得ることができる。

次に、図１６乃至１９を参照して、表示装置１の他の例について説明する。図１６は、図３に示すメインスペーサＭＳと、図６に示すサブスペーサＳＳの配置例を示す平面図である。図１６は、第１方向Ｘに沿って隣り合うメインスペーサＭＳとサブスペーサＳＳとの間、及びサブスペーサＳＳとサブスペーサＳＳとの間にフィラーＦＬが設けられている点で、図１１に示す例と相違している。

図示した例では、フィラーＦＬは、メインスペーサＭＳ及びサブスペーサＳＳの第１スペーサＰＳ１とほぼ等しい幅を有する帯状に形成されている。フィラーＦＬは、第１方向Ｘに沿って延出し、メインスペーサＭＳ及びサブスペーサＳＳと繋がっている。フィラーＦＬは、メインスペーサＭＳ及びサブスペーサＳＳが設けられていない領域において、コンタクトホールＣＨ３と重なっている。

図１７は、図１６に示すＥ−Ｅ’線に沿った断面図である。図示した例では、メインスペーサＭＳとサブスペーサＳＳとの間において、信号線Ｓ１、Ｓ２及びＳ３は、この順で第１方向Ｘに沿って並んでいる。絶縁膜１４は、第１方向Ｘに沿って隣り合うコンタクトホールＣＨ３１及びＣＨ３２を有している。コンタクトホール（第１貫通孔）ＣＨ３１は、第１方向Ｘにおいて、信号線Ｓ１と信号線Ｓ２との間に位置している。コンタクトホール（第２貫通孔）ＣＨ３２は、第１方向Ｘにおいて、信号線Ｓ２と信号線Ｓ３との間に位置している。画素電極ＰＥは、コンタクトホールＣＨ３１及びＣＨ３２において、スイッチング素子ＳＷを構成する中継電極ＲＥとそれぞれ接続されている。

フィラーＦＬは、メインスペーサＭＳ及びサブスペーサＳＳが設けられていない領域において、画素電極ＰＥ及び絶縁膜１５の上に設けられている。より具体的には、フィラーＦＬは、画素電極ＰＥの接続部ＣＮを覆い、コンタクトホールＣＨ３１及びＣＨ３２を埋めている。これにより、メインスペーサＭＳ及びサブスペーサＳＳが設けられていない領域においても、コンタクトホールＣＨ３１及びＣＨ３２に起因した画素電極ＰＥ周辺の凹凸が緩和される。

フィラーＦＬは、コンタクトホールＣＨ３１の中に設けられた本体部（第１本体部）Ｆ１と、コンタクトホールＣＨ３２の中に設けられた本体部（第２本体部）Ｆ２と、コンタクトホールＣＨ３１及びＣＨ３２の開口から外方に延在した脚部Ｆ３とを備えている。脚部Ｆ３は、コンタクトホールＣＨ３１とコンタクトホールＣＨ３２との間において連続して延在し、本体部Ｆ１と本体部Ｆ２とを繋いでいる。すなわち、本体部Ｆ１及びＦ２と脚部Ｆ３とは、一体的に形成されている。

フィラーＦＬは、有機絶縁材料によって形成されている。一例では、フィラーＦＬは、メインスペーサＭＳ及びサブスペーサＳＳの第１スペーサＰＳ１と同一の材料及び同一の工程で形成することができる。すなわち、フィラーＦＬは、メインスペーサＭＳ及びサブスペーサＳＳと一体的に形成されている。図示した例では、第３方向Ｚにおいて、フィラーＦＬの上面ＦＬＡの位置と、サブスペーサＳＳにおける第１領域Ａ１の上面Ａ１Ａの位置は、ほぼ一致している。しかしながら、上面ＦＬＡの位置と上面Ａ１Ａの位置とは、異なっていてもよい。

図１６及び図１７に示す例においても、図３に示す例と同様の効果を得ることができる。また、フィラーＦＬによって各画素ＰＸにおけるコンタクトホールＣＨ３の凹部が埋められるため、コンタクトホールＣＨ３によって形成される凹凸は著しく緩和される。この結果、凹部に起因した液晶分子の配向乱れが抑制される。特に、本実施形態の構成は、画素ＰＸのサイズが小さいために各画素ＰＸにおけるコンタクトホールＣＨ３の割合が大きくなり、且つ、コンタクトホールＣＨ３が連続して密に並ぶといった高精細な表示領域ＤＡ（つまり、単位面積当たりの画素ＰＸの数が多い表示領域ＤＡ）を有する構成において特に有効である。

図１８は、図３に示すメインスペーサＭＳと、図６に示すサブスペーサＳＳの配置例を示す平面図である。図１８は、コンタクトホールＣＨ３の各々と重なる島状のフィラーＦＬが設けられている点で、図１６に示す例と相違している。図示した例では、フィラーＦＬは、コンタクトホールＣＨ３と同形状であり、平面視で、コンタクトホールＣＨ３とほぼ同じ大きさを有している。なお、フィラーＦＬは、コンタクトホールＣＨ３のすべてを覆っていればよく、その形状は、図示した例に限定されない。

図１９は、図１８に示すＦ−Ｆ’線に沿った断面図である。コンタクトホールＣＨ３１は、フィラーＦＬ１によって埋められており、コンタクトホールＣＨ３２は、フィラーＦＬ２によって埋められている。フィラーＦＬ１とフィラーＦＬ２とは、連続していない。図示した例では、第３方向Ｚにおいて、フィラーＦＬ１の上面ＦＬＡ１と、フィラーＦＬ２の上面ＦＬ２Ａとは、絶縁膜１５の上面と一致している。したがって、メインスペーサＭＳ及びサブスペーサＳＳが設けられていない領域において、配向膜ＡＬ１は、ほぼ平坦である。

図１８及び図１９に示す例においても、フィラーＦＬによってコンタクトホールＣＨ３の凹部が埋められ、コンタクトホールＣＨ３によって形成される凹凸が著しく緩和されるため、図１６及び図１７に示す例と同様の効果を得ることができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば液晶層をマイクロカプセルからなる電気泳動層に置き換え、画素電極を単なる平板状とする構成も採用可能である。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…表示装置、２…表示パネル、１０…絶縁基板、１４…絶縁膜（有機絶縁膜）、ＣＨ３…コンタクトホール（貫通孔）、ＣＨ３１…コンタクトホール（第１貫通孔）、ＣＨ３２…コンタクトホール（第２貫通孔）、ＳＷ…スイッチング素子、ＰＥ…画素電極、ＲＥ…中継電極、ＭＳ…メインスペーサ、ＳＳ…サブスペーサ、ＰＳ１…第１スペーサ、ＰＳ２…第２スペーサ、Ｐ１…部分（第１部分）、Ｐ２…部分（第２部分）、Ｌ１…長さ（第１長さ）、Ｌ２Ｙ…長さ（第２長さ）、Ｌ３Ｙ…長さ（第３長さ）、ＬＡ１…長さ（第４長さ）、Ｌ２Ｘ…長さ（第５長さ）、ＬＯ１…長さ（第７長さ）、ＬＯ２…長さ（第６長さ）、ＤＳ１…間隔（第２間隔）、ＤＳ２…間隔（第１間隔）、ＦＬ…フィラー、Ｆ１…本体部（第１本体部）、Ｆ２…本体部（第２本体部）、Ｆ３…脚部。

Claims (16)

1. 第１方向に沿って隣り合う第１信号線及び第２信号線と、前記第１信号線及び前記第２信号線の上に位置する有機絶縁膜と、前記有機絶縁膜の上に位置する第１スペーサと、を備える第１基板と、
   前記第１基板と対向し、前記第１スペーサと対向する第２スペーサを有する第２基板と、
   を備え、
   前記有機絶縁膜は、平面視で前記第１信号線と前記第２信号線との間において貫通孔を有し、
   前記第１スペーサは、前記貫通孔を埋めた状態で、平面視で前記貫通孔に重ねて設けられている、表示装置。
2. 前記第１基板は、中継電極を含むスイッチング素子と、画素電極とをさらに備え、
   前記貫通孔は、前記中継電極上に設けられており、
   前記画素電極は、前記貫通孔内で前記中継電極に接続された接続部を有し、
   前記第１スペーサは、前記接続部を覆っている、
   請求項１に記載の表示装置。
3. 前記第１スペーサは、前記第１方向に沿って延出した第１部分と、前記第１部分から前記第１方向と交差する第２方向に沿って突出した第２部分と、を有し、
   前記第２スペーサは、平面視で、少なくとも前記第２部分と重なっている、請求項１又は２に記載の表示装置。
4. 前記第１部分の前記第１方向に沿った第１長さは、前記第２部分の前記第２方向に沿った第２長さより大きい、請求項３に記載の表示装置。
5. 前記第２部分は、前記第１信号線及び前記第２信号線の上にも設けられている、
   請求項３に記載の表示装置。
6. 前記第１スペーサは、前記第２部分と反対側に突出した第３部分とを有し、
   前記第３部分の前記第２方向に沿った第３長さは、前記第２長さと異なっている、請求項４に記載の表示装置。
7. 前記第１基板は、第３スペーサをさらに備え、
   前記第１スペーサと前記第３スペーサとは、前記第１方向に沿って隣り合い、
   前記第３スペーサは、前記第１方向に沿って延出した第４部分と、前記第４部分から前記第２部分と反対方向に突出した第５部分と、を有している、請求項３乃至６のいずれか１項に記載の表示装置。
8. 前記第１スペーサは、前記第２スペーサと対向する第１領域と、前記第１領域と隣り合う第２領域と、を有し、
   前記第１領域の第１厚さは、前記第２領域の第２厚さより小さい、請求項１又は２に記載の表示装置。
9. 前記第１領域の前記第１方向に沿った第４長さは、前記第１信号線と前記第２信号線の外縁間の第１間隔以上である、請求項８に記載の表示装置。
10. 前記第１領域の前記第１方向に沿った第４長さは、前記第２スペーサの前記第１方向に沿った第５長さより大きい、請求項８に記載の表示装置。
11. 前記第２スペーサの前記第１方向に沿った第５長さは、前記第１信号線と前記第２信号線の内縁間の第２間隔以下である、請求項１乃至９のいずれか１項に記載の表示装置。
12. 前記第２基板は、遮光層をさらに備え、
    前記遮光層は、平面視で、前記第１スペーサ及び前記第２スペーサのすべてと重なっている、請求項１乃至１１のいずれか１項に記載の表示装置。
13. 前記遮光層は、第１開口部と第２開口部とを有し、
    前記第１開口部と前記第２スペーサとは、平面視で前記第１方向と交差する第２方向に沿って隣り合い、
    前記第１開口部と前記第２開口部とは、平面視で前記第１方向に沿って隣り合い、
    前記第２開口部の前記第２方向に沿った第６長さは、前記第１開口部の前記第２方向に沿った第７長さより大きい、請求項１２に記載の表示装置。
14. 第１方向に沿って隣り合う第１信号線及び第２信号線と、前記第１信号線及び前記第２信号線を覆う有機絶縁膜と、前記第１信号線と前記第２信号線との間に設けられる中継電極を含むスイッチング素子と、前記中継電極に接続される画素電極と、前記画素電極の上に設けられたフィラーと、を備える第１基板と、
    前記第１基板に対向する第２基板と、
    前記第１基板と前記第２基板との間に設けられる表示機能層と、
    を備え、
    前記有機絶縁膜は、平面視で前記第１信号線と前記第２信号線との間において第１貫通孔を有し、
    前記第１貫通孔は、前記中継電極上に設けられており、
    前記画素電極は、前記第１貫通孔内で前記中継電極に接続された接続部を有し、
    前記フィラーは、前記接続部上に設けられて前記第１貫通孔を埋めている、
    表示装置。
15. 前記有機絶縁膜は、前記第１貫通孔と前記第１方向に沿って隣り合う第２貫通孔を有し、
    前記フィラーは、前記第１貫通孔中の第１本体部と、前記第２貫通孔中の第２本体部と、前記第１貫通孔及び前記第２貫通孔の開口から外方に延在する脚部とを備え、
    前記脚部は、前記第１本体部と前記第２本体部とを繋いでいる、請求項１４に記載の表示装置。
16. 前記フィラーは、有機絶縁材料により形成されている、
    請求項１４又は１５に記載の表示装置。

Images