JP2019106825A - 電力変換装置 - Google Patents

Abstract

【課題】ＰＷＭ同期を行う低コストの電力変換装置を提供する。【解決手段】電力変換装置1は電源300の電圧を負荷400に供給する電力変換セル101〜104と、これらを制御する中央制御装置200とを備える。電力変換セル101〜104は第１変換器141〜144及びこれを制御する第１制御回路211〜214と、第２変換器151〜154及びこれをパルス幅変調によって制御する第２制御回路221〜224とを有する。中央制御装置200は、電力変換セル101〜104の第１制御回路211〜214に第１制御信号と同期信号を送信する。第１制御回路211〜214は、同期信号を受信した場合、電力変換セル101〜104の第２制御回路221〜224に第２制御信号を送信する。第２制御回路221〜224は、第２制御信号を受信した場合、パルス幅変調のキャリア信号をリセットする。【選択図】図１

Description

本発明は電力変換装置に関する。

高電圧または大容量の電力変換においては、複数の電力変換セル（以下、セルと略す）を直列または並列に接続した電力変換装置が用いられる。このような電力変換装置として、特許文献１に記載された多重電力変換器がある。この多重電力変換器では、複数台のインバータユニット（セルに相当）の出力をそれぞれ直列に接続して高圧出力を得ている。

特許文献１には、複数のインバータユニットのＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）について記載されている。

具体的には、インバータユニットの台数に応じた複数の搬送波（キャリア）信号を利用して、各インバータユニットが備える半導体素子（スイッチング素子）のオン・オフ状態を制御する。これによって、多段（マルチレベル）の出力電圧が得られる。

特許文献１に記載されているように、複数のキャリア信号はそれぞれ同位相になっている。複数のキャリア信号の位相を同期させることは、出力電圧に含まれる高調波成分を抑制する上で有効と考えられる。また、出力電圧が一度に複数レベル変化して、モータなどの負荷に悪影響を及ぼすことを抑制する上でも有効と考えられる。

このような電力変換装置の構成は、高電圧モータを直接駆動する場合に有効である。

また、太陽光発電や風力発電といった自然エネルギー発電の導入が世界的に拡大しているが、自然エネルギーから得られる電力を変換して電力系統に出力するための電力変換装置としてＰＣＳ（パワーコンディショニングシステム）がある。ＰＣＳの高電圧化や大容量化においても、複数のセルを用いる構成が有効と考えられる。

特開２００２−５８２５７号公報

ここで、以下の説明においては、複数セルのＰＷＭに利用される複数のキャリア信号について、位相を同期させることをＰＷＭ同期と定義する。

ＰＷＭ同期の実現には、以下の課題があると考えられる。

複数セルを統括制御するために中央制御装置を設ける場合、中央制御装置が全セルのＰＷＭ処理を行い、生成されたスイッチング素子のゲート信号を各セルの制御回路まで伝送する構成が考えられる。

しかし、セルが備えるスイッチング素子は１個ではなく複数であることが多いため、スイッチング素子の数に応じて複数のゲート信号配線を施すことになり、電力変換装置の複雑化、高コスト化が問題となる。

本発明の目的は、ＰＷＭ同期を行う低コストの電力変換装置を実現することである。

上記目的を達成するため、本発明は次のように構成される。

電力変換装置において、電源電圧を負荷に供給する電圧に変換する複数の電力変換セルと、上記複数の電力変換セルを制御する中央制御装置と、を備え、上記複数の電力変換セルのそれぞれは、上記電源電圧を変換する第１変換器と、この第１変換器を制御する第１制御回路と、上記第１変換器により変換された電圧を変換する第２変換器と、この第２変換器をパルス幅変調によって制御する第２制御回路と、上記第１変換器と上記第２変換器の間に接続されるトランスとを有し、上記中央制御装置は、上記複数の電力変換セルのそれぞれが有する上記第１制御回路に第１制御信号を送信する制御信号送信部を有し、上記第１制御信号に基づいて、上記複数の電力変換セルのそれぞれが有する第１制御回路が上記第１変換器を制御し、上記第２制御回路が上記第２変換器を制御し、上記パルス幅変調のキャリア信号をリセットする。

本発明によれば、ＰＷＭ同期を行う低コストの電力変換装置を実現することができる。

実施例１における電力変換装置の概略構成図である。 セルの回路構成例を示す図である。 出力電圧を正の値に制御する場合のセルのＰＷＭ動作波形を示す図である。 出力電圧を負の値に制御する場合のセルのＰＷＭ動作波形を示す図である。 合成出力電圧波形の一例を示す図である。 実施例１のＰＷＭ同期の原理を示すタイミングチャートである。 第１制御信号の具体的なデータ構成例を示す図である。 第２制御信号の具体的なデータ構成例を示す図である。 セルの第１制御回路の構成例を示す図である。 セルの第２制御回路の構成例を示す図である。 実施例１のＰＷＭ同期の別例を示すタイミングチャートである。 実施例２におけるＰＷＭ同期の原理を示すタイミングチャートである。 実施例３におけるＰＷＭ同期の原理を示すタイミングチャートである。 実施例４における電力変換装置の概略構成図である。 実施例４におけるＰＷＭ同期の原理を示すタイミングチャートである。 実施例５における電力変換装置の概略構成図である。 実施例６における電力変換装置４の概略構成図である。

以下、本発明の実施形態について、添付図面を参照して詳細に説明する。

（実施例１）
図１は、本発明の実施例１における電力変換装置の概略構成図である。

図１において、電力変換装置１は、外部の電源３００から入力される電力を変換し、外部の負荷４００に出力する。また、電力変換装置１は、複数のセル１０１〜１０４とこれらを制御する中央制御装置２００を備える。図１では、セルを４台利用する例を示したが、台数については任意である。

セル１０１〜１０４は、第１変換器１４１〜１４４及びこれらを制御する第１制御回路２１１〜２１４と、第２変換器１５１〜１５４及びこれらを制御する第２制御回路２２１〜２２４と、第１変換器１４１〜１４４と第２変換器１５１〜１５４の間にそれぞれ接続されるトランス１３１〜１３４をそれぞれ備える。

以下では、第１変換器１４１〜１４４と第１制御回路２１１〜２１４を合わせて１次側回路１１１〜１１４とそれぞれ定義する。また、第２変換器１５１〜１５４と第２制御回路２２１〜２２４を合わせて２次側回路１２１〜１２４とそれぞれ定義する。トランス１３１〜１３４は、１次側回路１１１〜１１４と２次側回路１２１〜１２４をそれぞれ電気的に絶縁する。セルのさらに詳細な構成については、後述する。

セル１０１〜１０４の入力端子（入力側）は、電源３００に対して並列に接続される。従って、セル１０１〜１０４の入力電圧は全て等しい。セル１０１〜１０４は、電源３００の電圧を変換して出力電圧Ｖ_Ｏ１〜Ｖ_Ｏ４をそれぞれ生成する。

セル１０１が出力電圧Ｖ_Ｏ１を生成する要領を説明する。

まず、１次側回路１１１の第１変換器１４１は、電源３００の電圧を交流電圧に変換してトランス１３１の１次巻線に印加する。１次側回路１１１の第１制御回路２１１は、この動作に関する演算・処理を行い、第１変換器１４１を駆動する。

次に、２次側回路１２１の第２変換器１５１は、トランス１３１の２次巻線に発生する電圧を変換して電圧Ｖ_Ｏ１を生成する。２次側回路１２１の第２制御回路２２１は、この動作に関する演算・処理を行い、第２変換器１５１を駆動する。セル１０２〜１０４についても、同様の要領で電圧Ｖ_Ｏ２〜Ｖ_Ｏ４をそれぞれ生成する。

セル１０１〜１０４の出力端子（出力側）は、互いに直列に接続される。電力変換装置１の出力電圧は、電圧Ｖ_Ｏ１〜Ｖ_Ｏ４を合成した電圧であり、以下では、これを合成出力電圧Ｖ_ＯＳ（＝Ｖ_Ｏ１＋Ｖ_Ｏ２＋Ｖ_Ｏ３＋Ｖ_Ｏ４）と定義する。以上の構成によって、電力変換装置１は各セルの定格出力電圧より高い電圧を出力できる。

ここで、２次側回路１２１〜１２４は、後述のようにＰＷＭ（パルス幅変調）を利用して出力電圧Ｖ_Ｏ１〜Ｖ_Ｏ４をそれぞれ制御する。第２制御回路２２１は、内部で生成するキャリア信号と、外部から送信されるデューティ比（以下、デューティと略称する）を用いてＰＷＭ処理を行い、その結果に従って第２変換器１５１を駆動する。デューティとは、ＰＷＭにおいてスイッチング素子のオン期間比率を設定するための数値である。デューティは、電圧Ｖ_Ｏ１を所望の値に制御するために中央制御装置２００によって生成される。

第２制御回路２２２〜２２４も同様にＰＷＭ処理を行い、第２変換器１５２〜１５４をそれぞれ駆動する。第２制御回路２２１〜２２４によるキャリア信号生成は独立しているが、後述の方法によってＰＷＭ同期が実現される。

ここで、本発明とは異なる例であるが、２次側回路１２１〜１２４のＰＷＭにおいては、中央制御装置２００が２次側回路１２１〜１２４のＰＷＭ処理を全て行い、生成されたスイッチング素子のゲート信号を２次側回路１２１〜１２４まで伝送する構成も考えられる。

しかし、後述のように第２変換器のスイッチング素子は複数個あるため、その分だけ複数のゲート信号配線が必要になり、電力変換装置の複雑化、高コスト化が問題となる。

一方、本発明の実施例１のように、中央制御装置２００から第２制御回路２２１〜２２４にデューティを送信し、第２制御回路２２１〜２２４が独立してＰＷＭ処理を実施する構成であれば、中央制御装置２００から各セルへの制御信号に関する配線の複雑化、高コスト化を抑制することができる。

中央制御装置２００は、合成出力電圧Ｖ_ＯＳを所望の値に制御するために、各セル１０１〜１０４の出力電圧Ｖ_Ｏ１〜Ｖ_Ｏ４を制御する。

電力変換装置１を太陽光発電のＰＣＳに応用する場合、電力変換装置１の出力電流を所望の値に制御することが要求される。図１では、このような場合を想定して、出力電流の経路上に電流検出器２３０を配置している。

中央制御装置２００が備える制御演算部２０１は、電流検出器２３０から検出される出力電流の検出値を用いてフィードバック制御の演算を行い、出力電圧Ｖ_ＯＳの目標値、ひいては各出力セル１０１〜１０４の電圧Ｖ_Ｏ１〜Ｖ_Ｏ４の目標値を生成する。

さらに、制御演算部２０１は、電圧Ｖ_Ｏ１〜Ｖ_Ｏ４を目標値とするための演算・処理を行い、各セル１０１〜１０４の第１制御回路２１１〜２１４と第２制御回路２２１〜２２４とに対して制御指令を生成する。制御指令とは、制御の目標値（指令値）、または、起動や停止などの状態指示であり、前述のデューティも制御指令に含まれる。

制御演算部２０１は、生成した制御指令を制御信号送信部２０２に出力する。図１では、４台のセル１０１〜１０４ごとに個別の制御指令を出力することを表すために、制御指令として４本の矢印を示した。制御信号送信部２０２は、制御指令に基づいて各セル１０１〜１０４に対する第１制御信号を生成し、各セル1１０１〜１０４の第１制御回路２１１〜２１４に第１制御信号を送信する。

制御信号送信部２０２が送信する第１制御信号には、デューティのように第２制御回路２２１〜２２４に対する制御指令が含まれる。このように第２制御回路２２１〜２２４に向けた制御指令であっても、一旦、第２制御回路２２１〜２２４が属するセル１０１〜１０４の第１制御回路２１１〜２１４に送信する。

すなわち、第１制御回路２１１〜２１４を用いた中継を行い、制御指令を第２制御回路２２１〜２２４に送信する。

各セル１０１〜１０４の１次側回路１１１〜１１４は、外部電源３００に対して並列に接続される。そのため、第１制御回路２１１〜２１４のグラウンド電位（回路が動作する基準電位）は全て共通である。また、中央制御装置２００と第１制御回路２１１〜２１４のグラウンド電位も共通化できる。よって、中央制御装置２００から第１制御回路２１１〜２１４への通信については、絶縁は不要であり、電線を用いた通信を適用できる。

本実施例１では、中央制御装置２００の制御信号送信部２０２から第１制御回路２１１〜２１４への通信方法として、シリアル通信を想定する。そのため、第１制御信号は数バイト程度のシリアル通信信号となる。

また、本実施例１では、中央制御装置２００の制御信号送信部２０２と全ての第１制御回路２１１〜２１４との間で通信バスを共有し、この通信バスにより、制御信号送信部２０２と全ての第１制御回路２１１〜２１４とが接続される。そのため、図１では、制御信号送信部２０２から出力される第１制御信号として、１本の矢印を示し、それを各セルの第１制御回路２１１〜２１４に並列に入力する構成を示した。後述のように、第１制御信号は、セル１０１〜１０４を識別するためのアドレスを含む。このため、制御信号送信部２０２は、制御指令を符号化し、さらにアドレスを付与してシリアル通信信号を生成する。

中央制御装置２００において、制御信号送信部２０２は、同期信号送信部２０３に対して同期指令を出力する。同期信号送信部２０３は、同期信号送信部２０２から出力された同期指令に基づいて同期信号を生成し、第１制御回路２１１〜２１４に出力する。第１制御回路２１１〜２１４に出力される同期信号は、ＰＷＭ同期に利用されるディジタル信号であり、詳細については後述する。

中央制御装置２００の同期信号送信部２０３から第１制御回路２１１〜２１４への同期信号の伝送においても、グランド電位を共通化できるため、絶縁は不要であり、電線を用いた信号伝送を適用できる。

本実施例１では、中央制御装置２００の同期信号送信部２０３から全ての第１制御回路２１１〜２１４に対して共通の同期信号を出力する。図１では、同期信号送信部２０３から出力される同期信号として１本の矢印を示し、それを第１制御回路２１１〜２１４に並列に入力する構成を示した。

本発明の実施例１とは異なる例であり、中央制御装置２００から各セル１０１〜１０４への信号伝送において絶縁が必要となる場合、高価な光ファイバを利用する方法が考えられる。その場合、中央制御装置２００から各セルへの配線は長距離になり得るため、使用する光ファイバの合計長が長くなり、電力変換装置のコストが高くなる。

一方、本実施例１では、グランド電位を共通化することがきるため、中央制御装置２００から各セル１０１〜１０４に対する全ての信号伝送について絶縁が不要であり、高価な光ファイバではなく、安価な電線を使用できるため、低コストの電力変換装置を実現できる。

さらに、図１のように全セル１０１〜１０４で通信バスを共通化すれば、中央制御装置２００の出力ポート数が減少し、より低コストの電力変換装置を実現できる。また、配線の煩雑化を抑える点でもメリットがある。

第１制御回路２１１は、受信した第１制御信号から第１変換器１４１に関する制御指令を抽出し、これに従って第１変換器１４１を駆動する。また、第１制御回路２１１は、第１制御信号から第２変換器１５１に関する制御指令（デューティなど）を抽出し、抽出した制御指令に基づいて第２制御信号を生成し、生成した第２制御信号を第２制御回路２２１に送信する。第１制御回路２１１から第２制御回路２２１への通信は、中央制御装置２００の同期信号送信部２０３から送信される同期信号の立ち上がり（または立ち下がり）をトリガとして行われる。

第１制御回路２１２〜２１４についても、上述した第１制御回路２１１と同様の要領で第１変換器１４２〜１４４をそれぞれ駆動し、第２制御回路２２２〜２２４に第２制御信号をそれぞれ送信する。

ここで、中央制御装置２００の同期信号送信部２０３から全セル１０１〜１０４の第１制御回路２１１〜２１４に対して共通の同期信号を出力するため、第１制御回路２１１〜２１４から第２制御回路２２１〜２２４への通信は全セル１０１〜１０４で同時に行われる。後述するように、各セル１０１〜１０４の第２制御回路２２１〜２２４は、第２制御信号の受信をトリガとしてキャリア信号をリセットする。以上によって、ＰＷＭ同期を実現できる。

本実施例１では、各セル１０１〜１０４の第１制御回路２１１〜２１４から第２制御回路２２１〜２２４への通信手段として、シリアル通信を利用する。そのため、第２制御信号は数バイト程度のシリアル通信信号となる。

各セル１０１〜１０４の２次側回路１２１〜１２４は、互いに直列に接続されるため、第２制御回路２２１〜２２４のグラウンド電位はそれぞれ異なる。また、第１制御回路２１１〜２１４と第２制御回路２２１〜２２４のグラウンド電位もそれぞれ異なる。このため、各セル１０１〜１０４の第１制御回路２１１〜２１４から第２制御回路２２１〜２２４への通信には絶縁が必要である。よって、例えば、光ファイバを利用した通信が考えられる。ただし、セル１０１〜１０４の内部の通信となるため、光ファイバの合計長は比較的短くなり、光ファイバのコストを低く抑えられる。

また、各セル１０１〜１０４の第１制御回路２１１〜２１４から第２制御回路２２１〜２２４への通信は比較的短距離となることから、光ファイバの他に、ＩｒＤＡ（Ｉｎｆｒａｒｅｄ Ｄａｔａ Ａｓｓｏｃｉａｔｉｏｎ）のような赤外線通信や超音波等を利用する方法も考えられる。赤外線通信や超音波通信であれば、第１制御回路２１１〜２１４と第２制御回路２２１〜２２４とでグラウンド電位が大きく異なる場合であっても、赤外線通信や超音波通信の送受信機の距離を適切に保つなど構造上の工夫によって絶縁を確保しつつ通信することができる。

ここで、図１に示した例において、補足事項を説明する。外部電源３００は、直流電源または交流電源のいずれでもよい。例として、電力変換装置１を太陽光発電のＰＣＳに応用する場合、外部電源３００は太陽電池となる。また、外部負荷４００の例として、高電圧モータや他の電力機器がある。

電力変換装置１を太陽光発電のＰＣＳに応用する場合のように、外部負荷４００は電力系統であってもよい。電力変換装置１は、以上に示した構成の他に、保護用部品（リレー、ヒューズなど）やフィルタ用部品（リアクトル、コンデンサ）などの要素を備えてもよい。

図２は、セル１０１の回路構成例を示す図である。図２に示した例では、外部電源３００が直流電源であり、電力変換装置は外部負荷４００に交流電力を出力する場合を想定した。他のセル１０２〜１０４についても、図２に示したセル１０１と同様の構成を適用できる。

図２において、第１変換器１４１は、４個のスイッチング素子（図２の例ではＭＯＳＦＥＴ）１１〜１４から成る第１インバータを備える。この第１インバータの直流入力端子は、第１変換器１４１の入力端子となる。また、第１インバータの直流入力端子間にはフィルタ用のコンデンサ１０が接続される。そして、第１インバータの交流出力端子間には、コイル１５、コンデンサ１６及びトランス１３１の１次巻線を、直列に接続した直列共振回路が接続される。

第２変換器１５１は、ダイオード２１〜２４から成るダイオードブリッジを備え、ダイオードブリッジの交流入力端子間にはトランス１３１の２次巻線が接続される。なお、以上で述べた第１インバータ、直列共振回路、ダイオードブリッジは、絶縁型ＤＣ−ＤＣコンバータの一種である共振型コンバータを構成する。

第２変換器１５１におけるダイオードブリッジの直流出力端子間に、平滑用のコンデンサ２０が接続される。また、第２変換器１５１は、４個のスイッチング素子（図２ではＭＯＳＦＥＴ）３１〜３４から成る第２インバータを備える。第２インバータの交流出力端子が、セル１０１の第２変換器１５１の出力端子となる。

以上の構成から、各セル１０１〜１０４は、共振型コンバータ（以下、コンバータ）と第２インバータ（以下、インバータ）から構成されるとも言える。

上記コンバータは、セル１０１に入力される電圧を変換して直流リンク電圧Ｖ_ｄｃ１を生成する。詳細については省略するが、スイッチング素子のオン・オフ動作によって、直流リンク電圧Ｖ_ｄｃ１を所望の値に制御できる。上記コンバータが直流リンク電圧粒Ｖ_ｄｃ１を制御するために、図２では電圧Ｖ_ｄｃ１を検出するための電圧検出器２５が配置されている。また、図１では省略したが、検出された電圧Ｖ_ｄｃ１は第２制御回路２２１に一旦取り込まれ、その後、第２制御回路２２１から第１制御回路２１１に送信される。第１制御回路２１１は電圧Ｖ_ｄｃ１のフィードバック制御を行い、その結果に基づいて上記コンバータを駆動する。

セル１０２〜１０４も、図２に示した上記コンバータと同様に、コンバータを備えており、直流リンク電圧Ｖ_ｄｃ２〜Ｖ_ｄｃ４をそれぞれ生成する。

ここで、直流リンク電圧Ｖ_ｄｃ１〜Ｖ_ｄｃ４を全て同じ値に制御しても、それぞれ異なる値に制御してもよい。ただし、以下では、直流リンク電圧Ｖ_ｄｃ１〜Ｖ_ｄｃ４は全て等しい値Ｖ_ｄｃに制御されると仮定する。

図２では共振型コンバータを示したが、絶縁型ＤＣ−ＤＣコンバータであれば、具体的な回路方式については問わず、適用することができる。

外部電源３００が交流電源の場合、図２のコンバータの前段に整流回路（ＡＣ−ＤＣコンバータ）を追加すればよい。

インバータは、電圧Ｖ_ｄｃ１を変換してセル１０１の出力電圧Ｖ_０１を生成する。セル１０２〜１０４も同様にインバータを備え、電圧Ｖ_ｄｃ２〜Ｖ_ｄｃ４を変換して電圧Ｖ_０２〜Ｖ_０４をそれぞれ生成する。

各セル１０１〜１０４の２次側回路１２１〜１２４のインバータは、ＰＷＭによって出力電圧Ｖ_０１〜Ｖ_０４を所望の値に制御する。

図３と図４は、セル１０１における２次側回路１２１のＰＷＭ動作波形の例を示す図である。図３は、電圧Ｖ_０１を正の値に制御する場合のＰＷＭ動作波形である。ＰＷＭ動作波形として、具体的には、キャリア信号とデューティＤ_１、スイッチング素子３１〜３４のゲート信号、Ｖ_０１波形を示した。なお、図３では図面及び説明の簡単化のため、スイッチング素子のデッドタイムを省略した。

図３に示した例では、ＰＷＭのキャリア信号として三角波信号を示した。キャリア信号の瞬時値は、０（０％）から１（１００％）までの範囲で変化する。図３では、キャリア信号の３周期分のＰＷＭ動作波形を示した。なお、図３では、後述するキャリア信号のリセットについては省略した。

デューティＤ_１は電圧Ｖ_０１を所望の値に制御するための制御指令であり、中央制御装置２００の制御信号送信部２０２から第１制御回路２１１を経由して第２制御回路２２１に送信される制御信号に含まれる。デューティＤ_１は−１（−１００％）から＋１（＋１００％）までの値となる。電圧Ｖ_０１を正の値に制御する場合、デューティＤ_１は０から＋１までの値となる。図３では、キャリア信号の各周期間において、デューティＤ_１は一定であると仮定した。また、キャリア信号の３周期に渡ってデューティＤ_１が徐々に増大する場合を示した。

電圧Ｖ_０１を正の値に制御する場合、図２に示したスイッチング素子３３と３４はオフとオンにそれぞれ制御される。スイッチング素子３１と３２は、デューティＤ_１とキャリア信号の比較結果に従ってオン・オフ制御される。デューティＤ_１がキャリア信号より大きい期間では、スイッチング素子３１と３２はオンとオフにそれぞれ制御され、電圧Ｖ_０１（の瞬時値）は＋Ｖ_ｄｃとなる。デューティＤ_１がキャリア信号より小さい期間では、スイッチング素子３１と３２はオフとオンにそれぞれ制御され、Ｖ_０１（の瞬時値）は０となる。

キャリア周期における電圧Ｖ_０１の平均値は（Ｄ_１Ｖ_ｄｃ）となる。デューティＤ_１を０から＋１までの範囲で変化させれば、インバータはキャリア周期内の平均値として０≦Ｖ_０１≦＋Ｖ_ｄｃの範囲における所望の電圧を出力できる。図３に示した例のように、デューティＤ_１が増大するにつれて電圧Ｖ_０１（のキャリア周期における平均値）も増大する。

図４は、電圧Ｖ_０１を負の値に制御する場合のＰＷＭ動作波形図である。図４に示した例の場合、デューティＤ_１は−１（−１００％）から０までの値をとる。図４では、図３に示したデューティＤ_１の代わりにデューティＤ_１の絶対値である｜Ｄ_１｜を示した。また、キャリア信号の３周期に渡って絶対値｜Ｄ_１｜が徐々に増大する、すなわち、デューティＤ_１が徐々に減少する場合を示した。

電圧Ｖ_０１を負の値に制御する場合、スイッチング素子３１と３２はオフとオンにそれぞれ制御される。スイッチング素子３３と３４は、デューティＤ_１の絶対値｜Ｄ_１｜とキャリア信号の比較結果に従ってオン・オフ制御される。｜Ｄ_１｜がキャリア信号より大きい期間では、スイッチング素子３３と３４はオンとオフにそれぞれ制御され、電圧Ｖ_０１（の瞬時値）は−Ｖ_ｄｃとなる。｜Ｄ_１｜がキャリア信号より小さい期間では、スイッチング素子３３と３４はオフとオンにそれぞれ制御され、電圧Ｖ_０１（の瞬時値）は０となる。

キャリア周期における電圧Ｖ_０１の平均値は（Ｄ_１Ｖ_ｄｃ）となる。デユーティＤ_１が負の値であることに注意されたい。デューティＤ_１を−１から０までの範囲で変化させれば、インバータはキャリア周期内の平均値として−Ｖ_ｄｃ≦Ｖ_０１≦０の範囲における所望の電圧を出力できる。図４に示した例のように、｜Ｄ_１｜が増大するにつれて、すなわち、デューティＤ_１が減少するにつれて、電圧Ｖ_０１（のキャリア周期における平均値）は減少する。

中央制御装置２００が電圧Ｖ_０１をある目標値Ｖ_ａに制御する場合、直流リンク電圧の目標値Ｖ_ｄｃに対して、デューティを（Ｖ_ａ／Ｖ_ｄｃ）とすればよい。ここで、−Ｖ_ｄｃ≦Ｖ_ａ≦＋Ｖ_ｄｃである。中央制御装置２００において、制御演算部２０１が目標値Ｖ_ｄｃとデューティ（Ｖ_ａ／Ｖ_ｄｃ）を制御指令として生成し、制御信号送信部２０２がこれらの制御指令に基づいて第１制御信号を生成する。ここで、Ｖ_ｄｃが固定値であり、また、中央制御装置２００と第１制御回路２１１の両方に記録されていると仮定する。

この場合、中央制御装置２００の制御演算部２０１は、目標値Ｖ_ｄｃの代わりに、コンバータの起動または動作継続を表すデータ（シンボル）を制御指令としても生成してもよい。セル１０２〜１０４（２次側回路１２２〜１２４）においても、同様の要領でＰＷＭ処理が行われる。

図５は、合成出力電圧Ｖ_ＯＳ波形の一例を示す図である。図５において、破線で示した正弦波は、合成出力電圧Ｖ_ＯＳに含まれる基本波成分であり、合成出力電圧Ｖ_ＯＳの目標値と考えてもよい。

合成出力電圧Ｖ_ＯＳの瞬時値は、−４Ｖ_ｄｃ、−３Ｖ_ｄｃ、・・・、０、・・・、＋３Ｖ_ｄｃ、＋４Ｖ_ｄｃのいずれかとなる。ＰＭＷ同期を前提とすれば、電力変換装置１はキャリア周期内の平均値として、−４Ｖ_ｄｃ≦Ｖ_ＯＳ≦＋４Ｖ_ｄｃの範囲における所望の電圧を出力できる。図５に示すように、合成出力電圧Ｖ_ＯＳの目標値を正弦波状に変化させれば、マルチレベル擬似正弦波状の合成出力電圧Ｖ_ＯＳが生成される。

次に、前述のＰＷＭ同期の方法を具体的に説明する。

図６は、ＰＷＭ同期の原理を示すタイミングチャートである。具体的には、図６において、同期信号波形、中央制御装置２００の制御信号送信部２０２から各セル１０１〜１０４の第１制御回路２１１〜２１４に向けた第１制御信号、各セル１０１〜１０４において第１制御回路２１１〜２１４から第２制御回路２２１〜２２４にそれぞれ送信される第２制御信号、及び各セル１０１〜１０４の第２制御回路２２１〜２２４にて行われるＰＷＭ動作波形を示した。

ここで、中央制御装置２００の制御信号送信部２０２から第１制御回路２１１に向けた第１制御信号とは、制御信号送信部２０２から送信される第１制御信号のうち、第１制御回路２１１を示すアドレスが付与されたものを意味する。

また、各セル１０１〜１０４のＰＷＭ動作波形として、第２制御回路２２１〜２２４が生成するキャリア信号と、デューティＤ_１〜Ｄ_４を示した。

デューティＤ_２〜Ｄ_４はＶ_０２〜Ｖ_０４を所望の値に制御するための制御指令であり、中央制御装置２００の制御信号送信部２０２から第１制御回路２１２〜２１４をそれぞれ経由して第２制御回路２２２〜２２４にそれぞれ送信される制御信号に含まれる。

なお、図６におけるデューティＤ_１〜Ｄ_４の具体的な値は、図５の波形を得ることを想定した値ではない。また、ＰＷＭ処理によって得られるスイッチング素子のゲート信号、及び、出力電圧波形については図示を省略した。

図６において、Ｔ_Ｓは中央制御装置２００の制御周期を表す。具体的には、制御演算部２０１が制御演算を行い、制御信号送信部２０２から各セル１０１〜１０４に第１制御信号を送信する周期である。図６では、第１制御信号の送信が開始される時点を各制御周期の起点として、図６中にｔ＝ｋＴ_Ｓなどの時刻を示した。なお、ｋは離散時間ステップを表す整数である。

時刻ｔ＝ｋＴ_Ｓから始まる制御周期を例として、ＰＷＭ同期について説明する。

図６に示した時刻ｔ＝ｋＴ_Ｓにて、中央制御装置２００の制御信号送信部２０２から各セル１０１〜１０４の第１制御回路２１１〜２１４に第１制御信号を送信し始める。

ここで、前述のように中央制御装置２００と全セル１０１〜１０４の第１制御回路２１１〜２１４とで通信バスを共有しているため、中央制御装置２００の制御信号送信部２０２は、第１制御回路２１４に向けた第１制御信号１０１４を最初に送信する。以下、第１制御回路２１３に向けた第１制御信号１０１３、第１制御回路２１２に向けた第１制御信号１０１２、第１制御回路２１１に向けた第１制御信号１０１１を順番に送信する。第１制御信号１０１１〜１０１４には、時刻ｔ＝ｋＴ_Ｓの直前に制御演算部２０１が生成したデューティＤ_１（ｋ）〜Ｄ_４（ｋ）に関する情報がそれぞれ含まれる。

中央制御装置２００の制御信号送信部２０２は、第１制御回路２１１に向けた第１制御信号１０１１を送信した後、同期信号送信部２０３に同期指令を出力する。同期信号送信部２０３は、制御信号送信部２０２からの同期指令の受信に合わせてディジタル信号である同期信号をＨレベルとして、同期信号の立ち上がりエッジを発生させる。ただし、図６では、この間の処理遅れを無視して、第１制御信号１０１１の送信完了と同時に同期信号の立ち上がりが発生するとした。同期信号の立ち上がりは、全セル１０１〜１０４の第１制御回路２１１〜２１４に出力される。

各セル１０１〜１０４の第１制御回路２１１〜２１４は、同期信号の立ち上がりをトリガとして、第２制御回路２２１〜２２４に第２制御信号１０２１〜１０２４をそれぞれ送信する。前述のように、これらの通信は全セル１０１〜１０４で同時に行われる。第２制御信号１０２１〜１０２４には、デューティＤ_１（ｋ）〜Ｄ_４（ｋ）に関する情報がそれぞれ含まれる。

各セル１０１〜１０４の第２制御回路２２１〜２２４は、第２制御信号の受信をトリガとして、キャリア信号をリセットする。図６のように、各セルの第２制御回路が発生させるキャリア信号の値は、時点ｔ１、ｔ２、ｔ３にて第２制御信号の受信完了と同時に０に初期化され、その後１まで増大を始める（図６の横方向の破線が「１」を示す）。

図６に示すように、第２制御信号の受信完了は全セル１０１〜１０４で同時となるため、キャリア信号のリセットも全セル１０１〜１０４で同時に行われる。リセット後の各セル１０１〜１０４のデューティには、受信したＤ_１（ｋ）〜Ｄ_４（ｋ）がそれぞれ反映される。

時刻ｔ＝（ｋ＋１）Ｔ_Ｓ、ｔ＝（ｋ＋２）Ｔ_Ｓから始まる制御周期についても、上述と同様に、第１制御信号及び第２制御信号の通信とこれを利用したキャリア信号のリセットが行われる。同期信号の立ち上がりが発生する周期は制御周期と同じくＴ_Ｓとなる。

各セル１０１〜１０４のキャリア周期は、中央制御装置２００の制御周期Ｔ_Ｓと同じ時間に設定される。しかし、実際には、各セル１０１〜１０４のキャリア周期は互いに全く同じ時間にはならない。また、同期信号の立ち上がり周期Ｔ_Ｓとも全く同じ値にはならない。

ここで、例えば、中央制御装置２００や第２制御回路２２１〜２２４がディジタル制御装置（マイクロコンピュータやディジタルシグナルプロセッサなど）によって演算、通信、ＰＷＭ処理などを行う場合を考える。

この場合、各ディジタル制御装置のクロック周期に存在する僅かな誤差が、前述の周期誤差を発生させる。図６では、第２制御回路２２１のキャリア周期はＴ_Ｓより僅かに短く、第２制御回路２２２のキャリア周期は中央制御装置２００のＴ_Ｓより僅かに長い場合を示した。

このような場合であっても、本実施例１のように全セル１０１〜１０４が同時にキャリア信号をリセットすることによって、各セル１０１〜１０４のキャリア信号をほぼ同期させることができる。つまり、図６に示すように、時点ｔ１の直前では、第２制御回路２２１〜２２４のキャリア信号は、第２制御回路２２１から２２４に行くに従って、徐々に遅延している。このため、時点ｔ１にて、第２制御回路２２１〜２２４のキャリア信号を同時にリセットすることにより、各セル１０１〜１０４のキャリア信号をほぼ同期させることができる。

また、時点ｔ１から時点ｔ２に進むに従って、第２制御回路２２１〜２２４のキャリア信号の周期誤差が発生するが、時点ｔ２にて、第２制御回路２２１〜２２４のキャリア信号を同時にリセットすることにより、各セル１０１〜１０４のキャリア信号をほぼ同期させることができる。時点ｔ３についても、時点ｔ１及びｔ２と同様である。

図７は、図６に示した第１制御信号１０１１の具体的なデータ構成例を示す図である。前述のように、第１制御信号１０１１は数バイト程度のシリアル通信信号である。具体的には、スタートビット、アドレス部、デューティ部、他データ部（Ｏｔｈｅｒ ｄａｔａ）、エンドビット（ストップビット）から構成される。

スタートビットに続くアドレス部は、セル１０１の第１制御回路２１１を識別するためのディジタルデータとして構成される。デューティ部（ＰＷＭ ｄｕｔｙ）は、図６に示したデューティＤ_１（ｋ）の値を示すためのディジタルデータとして構成される。他データ部（Ｏｔｈｅｒ ｄａｔａ）は、デューティ以外の制御指令の内容を示すためのディジタルデータ、または、パリティビットなどで構成される。他データ部の存在、及び内容については任意に設定可能である。

図８は、図６に示した第２制御信号１０２１の具体的なデータ構成例を示す図である。前述のように、第２制御信号１０２１は数バイト程度のシリアル通信信号である。具体的には、スタートビット、デューティ部（ＰＷＭ ｄｕｔｙ）、他データ部、エンドビット（ストップビット）から構成される。セル内部での通信であるため、アドレス部は不要である。

デューティ部は、図６に示したデューティＤ_１（ｋ）の値を示すためのディジタルデータとして構成され、図７に示した第１制御信号１０１１のデューティ部と同一内容であってもよい。他データ部は、デューティ以外の制御指令の内容を示すためのディジタルデータ、または、パリティビットなどで構成される。他データ部の存在、及び、内容については任意に設定可能である。

図９は、セル１０１の第１制御回路２１１の構成例を示す図である。他セル１０２〜１０４の第１制御回路２１２〜２１４についても、同様の構成を適用することができる。

図９において、第１制御回路２１１は、制御信号受信部２１１１と、同期信号受信部２１１２と、制御信号送信部２１１３と、駆動制御部２１１４とを備える。

制御信号受信部２１１１は、中央制御装置２００の制御信号送信部２０２から送信される第１制御信号を受信し、この第１制御信号のアドレスを確認する。そして、第１制御回路２１１に向けた第１制御信号と判断した場合、第１制御信号に含まれる制御指令を抽出して以下の処理を行う。

まず、デューティのように第２制御回路２２１への制御指令を制御信号送信部２１１３に出力する。次に、一次側回路１１１の第１変換器１４１に関する制御指令を駆動制御部２１１４に出力する。

同期信号受信部２１１２は、中央制御装置２００の同期信号送信部２０３から送信される同期信号の立ち上がりを検出し、制御信号送信部２１１３に送信指令を出力する。

制御信号送信部２１１３は、制御信号受信部２１１１が出力した第２制御回路２２１への制御指令に基づいて第２制御信号を生成する。その後、同期信号受信部２１１２が出力する送信指令に従って第２制御回路２２１へ送信する。

駆動制御部２１１４は、制御信号受信部２１１１が出力した第１変換器１４１に関する制御指令に従って第１変換器１４１を駆動制御する。

図１０は、セル１０１の第２制御回路２２１の構成例を示す図である。他セル１０２〜１０４の第２制御回路２２２〜２２４についても、第２制御回路２２１と同様の構成を適用することができる。

図１０において、第２制御回路２２１は、制御信号受信部２２１１と、キャリア信号生成部２２１２と、駆動制御部２２１３とを備える。

制御信号受信部２２１１は、第１制御回路２１１から送信される第２制御信号を受信して制御指令であるデューティを抽出し、抽出したデューティを駆動制御部２２１３に出力する。また、制御信号受信部２２１１は、第２制御信号の受信完了と同時にキャリア信号生成部２２１２にリセット指令を出力する。

キャリア信号生成部２２１２は、設定されたキャリア周期でキャリア信号を生成し、キャリア信号を駆動制御部２２１３に出力する。また、制御信号受信部２２１１からリセット指令を受けると同時にキャリア信号をリセットする。

駆動制御部２２１３は、信号受信部２２１１からのデューティとキャリア信号生成部２２１２からのキャリア信号とを比較し、その結果に基づいて第２変換器１５１を駆動制御する。

図１１は、ＰＷＭ同期の別例を示すタイミングチャートである。図６で説明したＰＷＭ同期との差分のみを以下に説明する。

時刻ｔ＝ｋＴ_Ｓから始まる制御周期を例として、図１１に示したＰＷＭ同期について説明する。第２制御回路２２１〜２２４は、第２制御信号１０２１〜１０２４をそれぞれ受信後、一定時間Ｔ_Ｗが経過してからキャリア信号をそれぞれリセットする。これ以外の点については、図６で説明したＰＷＭ同期と同様である。

図１１に示した、ＰＷＭ同期は、第２制御回路２２１〜２２４が第２制御信号を受信してから一定時間Ｔ_Ｗ経過後にキャリア信号をリセットする構成は、以下の全ての実施例に別例として適用することができる。

以上のように、実施例１によれば、中央制御装置２００から第２制御回路２２１〜２２４にデューティを送信し、第２制御回路２２１〜２２４が独立してＰＷＭ処理を実施する構成としたので、中央制御装置２００から２次側回路１２１〜１２４のスイッチグング素子に制御信号を送信する必要は無く、中央制御装置２００から各セルへの制御信号に関する配線の複雑化、高コスト化を抑制することができ、低コスト化を図ることができる。

さらに、実施例１によれば、各セル１０１〜１０４の１次側回路１１１〜１１４は、外部電源３００に対して並列に接続され、第１制御回路２１１〜２１４のグラウンド電位は全て共通であり、中央制御装置２００と第１制御回路２１１〜２１４のグラウンド電位も共通化できる。よって、中央制御装置２００から第１制御回路２１１〜２１４への通信については、絶縁は不要であり、電線を用いた通信を適用でき、絶縁処理のためのコストを省略することができる。

特に、電力変換装置を高圧モータ駆動用のインバータや、高圧配電系統向けのＰＣＳに利用する場合は、本発明の実施例１を適用しなければ、５ｋＶを超える耐圧が必要となり、その絶縁処理が高価格となる。

本発明の実施例１によれば、ＰＷＭ同期を行う低コストの電力変換装置を実現することができる。

（実施例２）
次に、本発明の実施例２について説明する。

図１２は、実施例２におけるＰＷＭ同期の原理を示すタイミングチャートである。実施例２における電力変換装置の構成は、図１に示した実施例１の構成と同様であるので、図示及び詳細な説明は省略する。

以下では、図６で説明した実施例１におけるＰＷＭ同期との差分のみを説明する。

中央制御装置２００の制御信号送信部２０２から各セル１０１〜１０４の第１制御回路２１１〜２１４に向けた第１制御信号、及び、各セル１０１〜１０４において第１制御回路２１１〜２１４から第２制御回路２２１〜２２４にそれぞれ送信される第２制御信号は、制御指令としてデューティの他にリセット指令の情報を含む。リセット指令とは、第２制御回路２２１〜２２４が制御信号の受信後にキャリア信号をリセットするか否か（オンまたはオフ）を示す情報である１ビットの制御指令である。

図１２に示した例では、いくつかの制御信号（例えば第１制御信号１３１１）に対して、リセット指令に関連する「ｏｎ（オン）」を記載した。これは、リセット指令がオンである、すなわち、第２制御回路２２１〜２２４に対して、第２制御信号の受信後にキャリア信号をリセットさせる制御指令であることを意味する。

図１２において、時刻ｔ＝ｋＴ_Ｓから始まる制御周期（第１制御指令を送信する周期、同期信号周期）Ｔｓにおいて、中央制御装置２００の制御信号送信部２０２から第１制御回路２１１に向けた第１制御信号１３１１を送信するが、前述のように第１制御信号１３１１のリセット指令をオンにする。

セル１０１の第１制御回路２１１は、第１制御信号１３１１を受信した後、同期信号の立ち上がりをトリガとして、第２制御回路２２１に第２制御信号１３２１を送信する。このとき、第１制御信号１３１１のリセット指令がｏｎ（オン）であることを受けて、第２制御信号１３２１のリセット指令もｏｎ（オン）にする。

第２制御回路２２１は、第２制御信号１３２１のリセット指令がｏｎであることを受けて、第２制御信号１３２１の受信をトリガとしてキャリア信号をリセットする。

一方、時刻ｔ＝（ｋ＋１）Ｔ_Ｓから始まる制御周期では、中央制御装置２００の制御信号送信部２０２から第１制御回路２１１に向けた第１制御信号１４１１に対して、リセット指令をオンにしない（図示は省略したが、リセット指令をオフに設定する）。そのため、第１制御回路２１１から第２制御回路２２１への第２制御信号１４２１についてもリセット指令はオフに設定される。

第２制御信号１４２１のリセット指令がオフであることを受けて、第２制御回路２２１は第２制御信号１４２１を受信してもキャリア信号をリセットしない。

時刻ｔ＝（ｋ＋２）Ｔ_Ｓから始まる制御周期では、ｔ＝ｋＴ_Ｓから始まる制御周期と同様に、制御信号のリセット指令がオンに設定されるため、第２制御回路２２１はキャリア信号をリセットする。

以上の説明では、セル１０１（第１制御回路２１１と第２制御回路２２１）を中心に動作を説明したが、他のセル１０２〜１０４（第１制御回路２１２〜２１４と第２制御回路２２２〜２２４）も同様に動作する。

実施例２は、実施例１と比べて第１制御回路２１１〜２１４と第２制御回路２２１〜２２４の構成や動作に若干の変更点があるが、以上で動作を説明したため、図９や図１０のようなブロック図の図示については省略する。

実施例１においては、全ての制御周期でキャリア信号をリセットするように構成したが、実施例２のように、各セル１０１〜１０４のキャリア周期、及び、中央制御装置２００の制御周期Ｔ_Ｓとの間の誤差が十分に小さければ、全ての制御周期でキャリア信号をリセットしない場合であっても各セルのキャリア信号をほぼ同期させることができる。

このため、実施例２は、実施例１に比較して、マイコン等の制御部の動作レベルが低いものに適用可能である。ただし、クロックの発振を適切に管理できることが必要である。

実施例２においても、実施例１と同様な効果を得ることができる。

（実施例３）
次に、本発明の実施例３について説明する。

図１３は、実施例３におけるＰＷＭ同期の原理を示すタイミングチャートである。実施例３における電力変換装置の構成は、図１に示した実施例１の構成と同様であるので、図示及び詳細な説明は省略する。

以下では、図６で説明した実施例１におけるＰＷＭ同期との差分のみを説明する。

時刻ｔ＝ｋＴ_Ｓから始まる制御周期を考える。図１３に示したように、セル１０３の第２制御回路２２３とセル１０４の第２制御回路２２４では、１ステップ前の制御周期からデューティが変化しない。すなわち、Ｄ_３（ｋ）＝Ｄ_３（ｋ−１）、Ｄ_４（ｋ）＝Ｄ_４（ｋ−１）である。そのため、中央制御装置２００の制御信号送信部２０２は、第１制御回路２１２に向けた第１制御信号１０１２と第１制御回路２１１に向けた第１制御信号１０１１のみを順番に送信する。

第１制御回路２１１と２１２は、第１制御信号を受信した後、同期信号の立ち上がりをトリガとして、第２制御回路２２１と２２２に第２制御信号１０２１と１０２２をそれぞれ送信する。そのため、時刻ｔ＝ｋＴ_Ｓから始まる制御周期では、キャリア信号のリセットは、セル１０１（第２制御回路２２１）とセル１０２（第２制御回路２２２）のみで行われる。

次の時刻ｔ＝（ｋ＋１）Ｔ_Ｓから始まる制御周期では、第２制御回路２２１と２２２については１ステップ前の制御周期からデューティが変化しない。すなわち、Ｄ_１（ｋ＋１）＝Ｄ_１（ｋ）、Ｄ_２（ｋ＋１）＝Ｄ_２（ｋ）である。そのため、中央制御装置２００の制御信号送信部２０２は、第１制御回路２１４に向けた第１制御信号１１１４と第１制御回路２１３に向けた第１制御信号１１１３のみを順番に送信する。

セル１０３の第１制御回路２１３とセル１０４の第１制御回路２１４は、第１制御信号を受信した後、同期信号の立ち上がりをトリガとして、第２制御回路２２３と２２４に第２制御信号１１２３と１１２４をそれぞれ送信する。そのため、時刻ｔ＝（ｋ＋１）Ｔ_Ｓから始まる制御周期では、キャリア信号のリセットはセル１０３の第２制御回路２２３とセル１０４の第２制御回路２２４のみで行われる。

各制御周期においてデューティが変更させるセルが最大２台と分かっている場合、図１３のようにして制御信号の通信とキャリア信号のリセットを行うことによって、中央制御装置２００がデューティの演算を完了してから第２制御回路にてデューティが反映されるまでの時間、すなわち、通信による遅延時間を短縮できる。

実施例３においても、実施例１と同様な効果が得られる他、上述したような効果も得ることができる。

（実施例４）
次に、本発明の実施例４について説明する。

図１４は、実施例４における電力変換装置の概略構成図である。以下では、図１で説明した実施例１における電力変換装置１との差分のみを説明する。

図１４に示した電力変換装置２は、図１の中央制御装置２００の代わりに中央制御装置２０４を備えている。図１４の中央制御装置２０４は、実施例１の中央制御装置２００と比べて、同期信号送信部２０３を備えておらず、各セルの１０１〜１０４の第１制御回路２１１〜２１４に同期信号を出力しない構成となっている。

図１５は、実施例４におけるＰＷＭ同期の原理を示すタイミングチャートである。本実施例４では、図１２で説明した実施例２と同様に、制御信号にリセット指令が含まれる。以下では、図１２で説明した実施例２におけるＰＷＭ同期との差分のみを説明する。

図１５において、各制御周期にて、中央制御装置２０４の制御信号送信部２０２は、第１制御回路２１１〜２１４に向けた第１制御信号を送信する。制御信号送信部２０２は制御周期につき第１制御信号の出力を４回（４フレーム分）行うが、時間的に４番目の第１制御信号（図１５の第１制御信号１３１１、１４１２、１５１３）に対してリセット指令にオンに設定する。

また、４番目の第１制御信号におけるアドレスをセル１０１〜１０４の第１制御回路２１１〜２１４の間でローテーションする。図１５に示した例では、４番目の第１制御信号におけるアドレスがセル１０１（第１制御回路２１１）、セル１０２（第１制御回路２１２）、セル１０３（第１制御回路２１３）と変化する。図１５には示していないが、時刻ｔ＝（ｋ＋３）Ｔ_Ｓから始まる制御周期では、４番目の第１制御信号におけるアドレスをセル１０４（第１制御回路２１４）にすればよい。

各セル１０１〜１０４の第１制御回路２１１〜２１４は、中央制御装置２００の制御信号送信部２０２が送信した第１制御信号の受信後、すぐに第２制御回路２２１〜２２４に第２制御信号を送信する。各セル１０１〜１０４の第２制御回路２２１〜２２４は、第２制御信号の受信後、リセット指令がオンであればキャリア信号をリセットする。

以上に構成によって、制御周期の起点（制御信号送信部２０２による第１制御信号の通信が始まる時点）からキャリア信号のリセットまでの時間を一定に保つことができ、図１５のようにＰＷＭ同期を実現できる。

実施例４では、同期信号を利用しない分だけ中央制御装置２０４の構成、及び、中央制御装置２０４から各セル１０１〜１０４への配線を簡単化できる。

実施例４においても、実施例１と同様な効果が得られる他、上述したような効果も得ることができる。

（実施例５）
次に、本発明の実施例５について説明する。

図１６は、本発明の実施例５における電力変換装置の概略構成図である。

図１６の電力変換装置３は、４台のセル１０５〜１０８を備えている。図１に示した実施例１ と実施例５との違いとして、セル１０５〜１０８の入力端子（入力側）はそれぞれ直列に接続され、合成された入力端子が外部の電源３０１に接続される。一方、セル１０５〜１０８の出力端子（出力側）は、負荷４０１に対して並列に接続される。

セル１０５〜１０８は、１次側回路１１５〜１１８、２次側回路１２５〜１２８、トランス１３５〜１３８をそれぞれ備える。

ここで、１次側回路１１５〜１１８が第２変換器１５５〜１５８及びこれらを制御する第２制御回路２２５〜２２８をそれぞれ備え、２次側回路１２５〜１２８が第１変換器１４５〜１４８及びこれらを制御する第１制御回路２１５〜２１８をそれぞれ備えており、セル１０５〜１０８の内部構成は、実施例１のセル１０１〜１０４と同様の構成都なっているので、実施例１にて説明したＰＷＭ同期をそのまま実施例５に適用することができる。

実施例５は、以上のように構成することによって、一次側を例えば６６ｋｖ
の高圧とし、二次側を例えば１００ｖの低圧に変換する電力変換装置に適用することができる。

本発明の実施例５においても、実施例１と同様な効果が得られる他、上述したような効果も得ることができる。

（実施例６）
次に、本発明の実施例６について説明する。

本発明の実施例６は、実施例１で説明した電力変換装置１を３台利用して、三相交流出力の電力変換装置を構成する例である。

図１７は、実施例６における電力変換装置４の概略構成図である。図１７に示した電力変換装置４は、実施例１で説明した電力変換装置１を３台備える。

図１７に示したように、３台の電力変換装置１が備える出力端子のうち一方が、三相の出力端子を構成し、三相負荷４０１と接続される。３台の電力変換装置１が備える出力端子のうちのもう一方（他の一方）は、互いに接続されてＹ結線の三相交流回路における中性点を成す。

３台の電力変換装置１が備える入力端子は、互いに並列に接続され、電源３００に接続されている。

実施例１で説明したように、電力変換装置１は中央制御装置２００を内部に備える。そのため、図１７の電力変換装置４は中央制御装置２００を３台備えることになるが、３台の中央制御装置２００を１台に纏めてもよい。

以上の構成によって、本発明の実施例６は、例えば、三相高電圧モータを駆動するインバータや三相交流の電力系統用ＰＣＳに適用でき、三相交流を出力する電力変換装置においても実施例１と同様な効果を得ることができる。

なお、上述した実施例１〜４は、複数のセル１０１〜１０４が、外部電源３００に並列に接続され、外部負荷４００と直列に接続される例であり、実施例５は、複数のセル１０５〜１０８が、外部電源３０１に直列に接続され、負荷４０１と並列に接続される例であるが、複数のセルが外部電源と直列に接続され、かつ、負荷にも直列に接続される例であっても、本発明は適用可能である。

１、２、３、４・・・電力変換装置、１０、１６、２０・・・コンデンサ、１１、１２、１３、１４、３１、３２、３３、３４・・・スイッチング素子、１５・・・コイル、２１、２２、２３、２４・・・ダイオード、２５・・・電圧検出器、１０１、１０２、１０３、１０４、１０５、１０６、１０７、１０８・・・電力変換セル、１１１、１１２、１１３、１１４・・・１次側回路、１２１、１２２、１２３、１２４・・・２次側回路、１３１、１３２、１３３、１３４・・・トランス、１４１、１４２、１４２、１４４・・・第１変換器、１５１、１５２、１５２、１５４・・・第２変換器、２００、２０４・・・中央制御装置、２１１、２１２、２１３、２１４・・・第１制御回路、２２１、２２２、２２３、２２４・・・第２制御回路、２３０・・・電流検出器、３００、３０１・・・電源、４００、４０１・・・負荷

Claims (12)

1. 電源電圧を負荷に供給する電圧に変換する複数の電力変換セルと、
   上記複数の電力変換セルを制御する中央制御装置と、を備え、
   上記複数の電力変換セルのそれぞれは、上記電源電圧を変換する第１変換器と、この第１変換器を制御する第１制御回路と、上記第１変換器により変換された電圧を変換する第２変換器と、この第２変換器をパルス幅変調によって制御する第２制御回路と、上記第１変換器と上記第２変換器の間に接続されるトランスとを有し、
   上記中央制御装置は、上記複数の電力変換セルのそれぞれが有する上記第１制御回路に第１制御信号を送信する制御信号送信部を有し、
   上記第１制御信号に基づいて、上記複数の電力変換セルのそれぞれが有する第１制御回路が上記第１変換器を制御し、上記第２制御回路が上記第２変換器を制御し、上記パルス幅変調のキャリア信号をリセットすることを特徴とする電力変換装置。
2. 請求項１に記載の電力変換装置において、
   上記中央制御装置は、上記複数の電力変換セルのそれぞれが有する上記第１制御回路に同期信号を送信する同期信号送信部を有し、上記第１制御回路は、上記同期信号を受信すると、上記第２制御回路に第２制御信号を送信し、上記第２制御回路は、上記第２制御信号を受信すると、上記パルス幅変調のキャリア信号をリセットすることを特徴とする電力変換装置。
3. 請求項２に記載の電力変換装置において、
   上記第１制御信号と上記第２制御信号は、上記パルス幅変調のデューティ比の情報を含むことを特徴とする電力変換装置。
4. 請求項１から３のうちのいずれか一項に記載の電力変換装置において、
   上記中央制御装置は、上記複数の電力変換セルが有する上記第１制御回路と有線シリアル通信を行う通信バスにより接続され、上記複数の電力変換セルが有する上記第１制御回路と有線シリアル通信を行って上記第１制御信号を送信し、上記第１制御信号は、上記複数の電力変換セルを識別するためのアドレスの情報を含むことを特徴とする電力変換装置。
5. 請求項１から４のうちのいずれか一項に記載の電力変換装置において、
   複数の電力変換セルの入力側は、外部の電源に対して互いに並列に接続され、上記複数の電力変換セルの出力側は、互いに直列に接続されることを特徴とする電力変換装置。
6. 請求項１から４のうちのいずれか一項に記載の電力変換装置において、
   上記複数の電力変換セルの出力側は、外部の負荷に対して並列に接続され、上記複数の電力変換セルの入力側は、直列に接続されていることを特徴とする電力変換装置。
7. 請求項２から６のうちのいずれか一項に記載の電力変換装置において、
   上記複数の電力変換セルが有する上記第１制御回路は、上記第２制御回路に無線通信により上記第２制御信号を上記第２制御回路に送信することを特徴とする電力変換装置。
8. 請求項７に記載の電力変換装置において、
   上記無線通信は、赤外線通信であることを特徴とする電力変換装置。
9. 請求項１に記載の電力変換装置において、
   上記第１制御信号は、上記キャリア信号をリセットするか否かのリセット指令の情報を含み、上記第１制御回路は、上記第２制御回路に上記リセット指令の情報を含む第２制御信号を送信し、上記第２制御回路は、上記第２制御信号を受信し、かつ、上記リセット指令が上記キャリア信号をリセットする情報である場合、上記パルス幅変調のキャリア信号をリセットすることを特徴とする電力変換装置。
10. 請求項９に記載の電力変換装置において、
    上記中央制御装置は、上記複数の電力変換セルのそれぞれが有する上記第１制御回路に同期信号を送信する同期信号送信部を有し、上記第１制御回路は、上記同期信号を受信すると、上記第２制御回路に上記第２制御信号を送信することを特徴とする電力変換装置。
11. 請求項９または１０に記載の電力変換装置において、
    上記中央制御装置の、上記第１制御指令を送信する制御周期の開始時点から、上記複数の電力変換セルのうちのいずれかの上記第２制御回路が、上記キャリア信号をリセットする情報を含む上記リセット指令を受信するまでの時間が略一定であることを特徴とする電力変換装置。
12. 請求項１から１１のうちのいずれか一項に記載の電力変換装置において、
    ３台の上記電力変換装置からなり、上記３台の電力変換装置の出力端子のうちの一方が、三相の出力端子を構成し、三相負荷と接続され、上記３台の電力変換装置の出力端子の他の一方は、互いに接続されてＹ結線の中性点をなし、上記３台の電力変換装置の入力端子は、互いに並列に接続され、電源に接続されることを特徴とする電力変換装置。

Images