JP2021141773A

JP2021141773A - 電圧変換装置

Info

Publication number: JP2021141773A
Application number: JP2020039444A
Authority: JP
Inventors: 由憲松下; Yoshinori Matsushita
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2020-03-09
Filing date: 2020-03-09
Publication date: 2021-09-16
Anticipated expiration: 2040-03-09
Also published as: JP7445463B2

Abstract

【課題】負荷に対してより適切に電圧を出力することができる電圧変換装置を提供する。【解決手段】電圧変換装置１は、１次側回路１０と、複数の出力回路２０１〜２０ｎを含む２次側回路２０と、検出されたそれぞれの出力電圧Ｖ１〜Ｖｎとそれぞれの指令電圧Ｖ１＊〜Ｖｎ＊との差分に基づいて、制御信号を生成する制御部３０とを備え、２次側回路２０は、絶縁トランスＴと複数の出力回路２０１〜２０ｎそれぞれとの間に、特定の周波数に対応する周波数信号を透過させるフィルタ回路４０１〜４０ｎを有し、各フィルタ回路４０１〜４０ｎは、他のフィルタ回路４０１〜４０ｎと特定の周波数が異なっており、制御部３０は、複数の出力回路２０１〜２０ｎそれぞれについて、フィルタ回路４０１〜４０ｎの特定の周波数で差分に基づくデューティ比となるスイッチ信号を生成すると共に、それぞれのスイッチ信号を時分割で切り替えた制御信号を生成する。【選択図】図１

Description

本発明は、電圧変換装置に関する。

従来、１つのインバータと１つのトランスとを利用して異なる２つの電圧を出力する絶縁型ＤＣ／ＤＣコンバータ（電圧変換装置）が提案されている（非特許文献１参照）。

図４は、比較例に係る電圧変換装置を示す回路構成図である。図４に示すように、電圧変換装置１００は、１次側回路１１０と、２次側回路１２０と、絶縁トランスＩＴとを備えて構成されている。１次側回路１１０は、電源に接続され、複数のスイッチング素子Ｓ１〜Ｓ４を有したインバータ回路１１１を備えている。複数のスイッチング素子Ｓ１〜Ｓ４は、所定のデューティ比Ｄと周波数ｆとでスイッチングされる。絶縁トランスＩＴの１次側巻線ＩＴ１には、入力電圧Ｖとデューティ比Ｄとによって定まる大きさの電圧が周波数ｆで印加される。

２次側回路１２０は、第１の出力回路１２１と、第２の出力回路１２２と、フィルタ回路１２３とを備えている。第１の出力回路１２１は、絶縁トランスＩＴの２次側巻線ＩＴ２と第１負荷Ｌｏ１との間に介在されるものであり、スイッチング素子、インダクタンス、及びコンデンサ等を備えて構成されている。第２の出力回路１２２についても第１の出力回路１２１と同様に、絶縁トランスＩＴの２次側巻線ＩＴ２と第２負荷Ｌｏ２との間に介在されるものであり、スイッチング素子、インダクタンス、及びコンデンサ等を備えて構成されている。

フィルタ回路１２３は、絶縁トランスＩＴの２次側巻線ＩＴ２と第２の出力回路１２２との間に介在されるものであり、直列ＬＣフィルタ回路１２３ａと、並列ＬＣフィルタ回路１２３ｂとを備えている。直列ＬＣフィルタ回路１２３ａは、電圧の周波数に応じてインピーダンスが変化する回路であり、並列ＬＣフィルタ回路１２３ｂは後段回路（第２の出力回路１２２）との干渉を防ぐ回路である。

図５は、図４に示した直列ＬＣフィルタ回路１２３ａのインピーダンス特性を示す図である。図５に示すように、直列ＬＣフィルタ回路１２３ａは、所定周波数ｆ’以上の領域において周波数が大きくなるに従ってインピーダンスＺが大きくなる特性を有している。

このような比較例に係る電圧変換装置１００は、第１負荷Ｌｏ１の抵抗が小さく、第２負荷Ｌｏ２の抵抗が大きい場合、以下のように動作する。まず、第１負荷Ｌｏ１の抵抗の大きさに合わせてインバータ回路１１１のスイッチング時におけるデューティ比Ｄが決定される。ここで、第１負荷Ｌｏ１の抵抗が小さいので必要な電流値が大きくなり、デューティ比Ｄも大きくなる。また、第２負荷Ｌｏ２の抵抗の大きさに合わせてインバータ回路１１１のスイッチング時における周波数ｆが決定される。ここで、第２負荷Ｌｏ２の抵抗が大きいことから必要な電流値が小さくなりインピーダンスＺが大きくなるように周波数ｆが決定される。そして、決定されたデューティ比Ｄと周波数ｆとが達成されるように複数のスイッチング素子Ｓ１〜Ｓ４がスイッチングされる。

２次側回路１２０においては、デューティ比Ｄに応じた電力が得られるが第１負荷Ｌｏ１の抵抗の大きさに合わせてデューティ比Ｄが決定されているため、第１の出力回路１２１に供給される電力については、第２の出力回路１２２に供給される電力分だけ不足する。よって、不足分を補うため第１の出力回路１２１のフィードバック信号（実電圧Ｖｄ）に基づいて１次側回路１１０におけるインバータ回路１１１のデューティ比Ｄが大きくされる。デューティ比Ｄが大きくなった結果、第２の出力回路１２２のフィードバック信号（実電圧Ｖｆ）が指令電圧Ｖｆ^＊を超えることとなり、実電圧Ｖｆを抑えるべく周波数ｆが大きくなる。周波数ｆが大きくなったことによってカットされた電力は第１の出力回路１２１に伝送される。

周波数ｆが大きくなった状態において第１の出力回路１２１の実電圧Ｖｄが指令電圧Ｖｄ^＊に満たない場合には、更にデューティ比Ｄが大きくされる。そして、上記の動作を繰り返すこととなる。一方、周波数ｆが大きくなった状態において第１の出力回路１２１の実電圧Ｖｄが指令電圧Ｖｄ^＊を超える場合には、デューティ比Ｄが小さくされる。デューティ比Ｄが小さくされると、それを保証するため周波数ｆが小さくなりインピーダンスＺも小さくなる。インピーダンスＺが小さくなると第１の出力回路１２１に供給される実電圧Ｖｄが小さくなる。以降は、指令電圧Ｖｄ^＊，Ｖｆ^＊が達成されるまで、上記を繰り返すこととなる。

電気学会半導体電力変換／モータドライブ合同研究会（２０１８．１．１９〜２０１８．１．２０）「インバータのデューティーサイクルと周波数に着目したＤＣ／ＤＣコンバータのデュアルポート出力制御」

しかし、非特許文献１に記載の電圧変換装置は、第１負荷Ｌｏ１の抵抗が大きく、第２負荷Ｌｏ２の抵抗が小さい場合には、以下のように要求を満たせなくなる。まず、第１負荷Ｌｏ１の抵抗が大きいので必要な電流値が小さくなり、デューティ比Ｄも小さくなる。また、第２負荷Ｌｏ２の抵抗が小さいことから必要な電流値が大きくなりインピーダンスＺが小さくなるように周波数ｆが決定される。その後、インピーダンスＺが最小となる周波数ｆで動作させても、第１負荷Ｌｏ１の大きい抵抗に合わせてデューティ比Ｄが決定されることからデューティ比Ｄは第２負荷Ｌｏ２側からの指令電圧Ｖｆ^＊を満たすまで大きくなることはなく、指令電圧Ｖｆ^＊を満たすことができない。

本発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、負荷に対してより適切に電圧を出力することができる電圧変換装置を提供することにある。

本発明に係る電圧変換装置は、電源に接続され、スイッチング素子により１次側出力電圧を制御する１次側回路と、異なる指令電圧に応じた要求出力電圧を出力するための複数の出力回路を含む２次側回路と、前記１次側回路と前記２次側回路との間を絶縁し、前記１次側出力電圧に応じた電圧を前記２次側回路に供給するトランスと、前記複数の出力回路それぞれの出力電圧を検出する複数の電圧検出部と、前記複数の電圧検出部のそれぞれにより検出されたそれぞれの出力電圧とそれぞれの要求出力電圧との差分に基づいて、前記スイッチング素子をスイッチングするための制御信号を生成する制御信号生成部と、を備え、前記２次側回路は、前記トランスと前記複数の出力回路それぞれとの間に、特定の周波数に対応する周波数信号を透過させるフィルタ回路を有し、各前記フィルタ回路は、他の前記フィルタ回路と前記特定の周波数が異なっており、前記制御信号生成部は、前記複数の出力回路それぞれについて、前記フィルタ回路の前記特定の周波数で前記差分に基づくデューティ比となるスイッチ信号を生成すると共に、前記複数の出力回路それぞれのスイッチ信号を時分割で切り替えた制御信号を生成する。

本発明によれば、負荷に対してより適切に電圧を出力することができる電圧変換装置を提供することができる。

本実施形態に係る電圧変換装置の回路構成図である。複数の直列ＬＣフィルタ回路のインピーダンス特性を示す図である。図１に示した制御部の詳細を示すブロック図である。比較例に係る電圧変換装置を示す回路構成図である。図４に示した直列ＬＣフィルタ回路のインピーダンス特性を示す図である。

以下、本発明を好適な実施形態に沿って説明する。なお、本発明は以下に示す実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲において適宜変更可能である。また、以下に示す実施形態においては、一部構成の図示や説明を省略している箇所があるが、省略された技術の詳細については、以下に説明する内容と矛盾が発生しない範囲内において、適宜公知又は周知の技術が適用されていることはいうまでもない。

図１は、本実施形態に係る電圧変換装置の回路構成図である。本実施形態に係る電圧変換装置１は、例えば、車両に搭載されるものであり、１つの電源Ｅを利用して、異なる指令電圧に応じた複数の要求出力電圧を出力する装置であり、直流電圧から直流電圧に変換するＤＣ／ＤＣコンバータである。電圧変換装置１は、１次側回路１０と、２次側回路２０と、絶縁トランス（トランス）Ｔと、制御部（制御信号生成部）３０とを備える。なお、１次側回路１０と、２次側回路２０との間は、絶縁トランスＴにより絶縁されている。

１次側回路１０は、入力側が直流の電源Ｅに接続され、出力側が絶縁トランスＴの１次側巻線Ｔ１と接続されるものであり、インバータ回路１１を有して構成されている。１次側回路１０は、１次側出力電圧Ｖｔ１を絶縁トランスＴに印加するものである。

電源Ｅは、例えば充放電を繰り返すことができる２次電池であり、直流電圧を出力側（絶縁トランスＴ側）に出力するものである。電源Ｅは、出力側がインバータ回路１１に接続され、直流電圧をインバータ回路１１に印加するものである。

インバータ回路１１は、複数のスイッチング素子ＳＷを備え、複数のスイッチング素子ＳＷのスイッチングによって電圧パルス信号を生成するものであって、絶縁トランスＴに印加される１次側出力電圧Ｖｔ１を制御するものである。インバータ回路１１は、入力側が電源Ｅに接続され、出力側が絶縁トランスＴの１次側巻線Ｔ１に接続されている。

なお、インバータ回路１１は、図１において２つのスイッチング素子ＳＷが図示されているが、特に２つに限らず、１つ又は３つ以上を備えていてもよい。また、インバータ回路１１は、スイッチング素子ＳＷのスイッチングによって１次側出力電圧Ｖｔ１を制御することができれば、どのような構成であってもよい。特に、インバータ回路１１は例えば３レベルの矩形波を生成できる回路（フルブリッジコンバータやハーフブリッジコンバータ等）であれば、構成を問うものではない。

絶縁トランスＴは、１次側回路１０と２次側回路２０との間を絶縁するものであって、１次側巻線Ｔ１と２次側巻線Ｔ２とを備えている。この絶縁トランスＴは、１次側回路１０の１次側出力電圧Ｖｔ１に対応する２次側出力電圧Ｖｔ２を２次側回路２０に供給する。すなわち絶縁トランスＴは、１次側巻線Ｔ１と２次側巻線Ｔ２との巻線比に応じた交番電圧を２次側回路２０に印加する。

２次側回路２０は、絶縁トランスＴの２次側巻線Ｔ２と接続されるものであり、異なる指令電圧に応じた要求出力電圧を出力する複数（ｎ（ｎは２以上の自然数）個）の出力回路２０_１〜２０_ｎを含んで構成されている。

各出力回路２０_１〜２０_ｎは、絶縁トランスＴの２次側巻線Ｔ２から複数に並列に分岐された分岐先において設けられており、それぞれが整流回路２１_１〜２１_ｎと、電圧検出部２２_１〜２２_ｎとを備えている。各整流回路２１_１〜２１_ｎは、いわゆる全波整流回路であって、スイッチング素子、インダクタンス、及びコンデンサを備えて構成されている。なお、整流回路２１_１〜２１_ｎは、全波整流できるものであれば、その回路構成を問うものではない。各電圧検出部２２_１〜２２_ｎは、各出力回路２０_１〜２０_ｎの出力電圧Ｖ_１〜Ｖ_ｎを検出するものである。各電圧検出部２２_１〜２２_ｎは、それぞれの整流回路２１_１〜２１_ｎ及びそれぞれの負荷（図示せず）と並列接続されている。複数の電圧検出部２２_１〜２２_ｎは、複数の出力回路２０_１〜２０_ｎの出力電圧Ｖ_１〜Ｖ_ｎに応じた信号を制御部３０に送信する。

制御部３０は、インバータ回路１１を構成する複数のスイッチング素子ＳＷをスイッチング制御することで、１次側出力電圧Ｖｔ１を制御するものである。この制御部３０は、各出力回路２０_１〜２０_ｎが負荷に供給すべき要求出力電圧（すなわち指令電圧Ｖ_１ ^＊〜Ｖ_ｎ ^＊）と、各電圧検出部２２_１〜２２_ｎにより検出された各出力回路２０_１〜２０_ｎの出力電圧Ｖ_１〜Ｖ_ｎとの差分に基づいて、複数のスイッチング素子ＳＷをスイッチングするための制御信号を生成するものである。指令電圧Ｖ_１ ^＊〜Ｖ_ｎ ^＊の情報については、例えば制御部３０に予め格納される等して制御部３０に保有されている。

また、２次側回路２０は、絶縁トランスＴ（２次側巻線Ｔ２）と複数の出力回路２０_１〜２０_ｎとの間に、特定の周波数に対応する周波数信号を透過させるフィルタ回路４０_１〜４０_ｎを備えている。各フィルタ回路４０_１〜４０_ｎは、直列ＬＣフィルタ回路４１_１〜４１_ｎと、並列ＬＣフィルタ回路４２_１〜４２_ｎとを備えている。

各直列ＬＣフィルタ回路４１_１〜４１_ｎは、特定の周波数（共振周波数）において充分にインピーダンスＺが小さくされたものである。特に、各直列ＬＣフィルタ回路４１_１〜４１_ｎは、他の直列ＬＣフィルタ回路４１_１〜４１_ｎの特定の周波数において充分にインピーダンスＺが大きくされている。すなわち、複数の直列ＬＣフィルタ回路４１_１〜４１_ｎは、他の直列ＬＣフィルタ回路４１_１〜４１_ｎと特定の周波数が異なっており、各直列ＬＣフィルタ回路４１_１〜４１_ｎは、他の直列ＬＣフィルタ回路４１_１〜４１_ｎが透過する周波数信号を略透過しないこととなる。各並列ＬＣフィルタ回路４２_１〜４２_ｎは、後段回路（整流回路２１_１〜２１_ｎ）との干渉を防ぐための回路である。

図２は、複数の直列ＬＣフィルタ回路４１_１〜４１_ｎのインピーダンス特性を示す図である。図２に示すように、例えば第１直列ＬＣフィルタ回路４１_１は、特定の周波数ｆ_１においてインピーダンスＺが小さく、第２〜第ｎ直列ＬＣフィルタ回路４１_２〜４１_ｎの特定の周波数ｆ_２〜ｆ_ｎにおいてはインピーダンスＺが充分に大きくされている。また、第２直列ＬＣフィルタ回路４１_２についても同様に、特定の周波数ｆ_２においてインピーダンスＺが小さく、第１及び第３〜第ｎ直列ＬＣフィルタ回路４１_１，４１_３〜４１_ｎの特定の周波数ｆ_１，ｆ_３〜ｆ_ｎにおいてはインピーダンスＺが充分に大きくされている。第３〜第ｎ直列ＬＣフィルタ回路４１_３〜４１_ｎについても同様である。

図３は、図１に示した制御部３０の詳細を示すブロック図である。図３に示す制御部３０は、デューティ生成部３１と、同期切替部３２と、信号生成部３３と、ドライブ回路３４とを備えている。

デューティ生成部３１は、複数の電圧検出部２２_１〜２２_ｎにより検出された出力電圧Ｖ_１〜Ｖ_ｎに応じた信号（フィードバック信号）を入力し、指令電圧Ｖ_１ ^＊〜Ｖ_ｎ ^＊との差分に基づいて、デューティ比Ｄ_１〜Ｄ_ｎが決定する。

具体的に説明すると、デューティ生成部３１は、第１の出力回路２０_１に応じた指令電圧Ｖ_１ ^＊と第１の電圧検出部２２_１により検出された出力電圧Ｖ_１とを比較し、指令電圧Ｖ_１ ^＊の方が大きければ第１の出力回路２０_１のための第１のデューティ比Ｄ_１を大きくし、指令電圧Ｖ_１ ^＊の方が小さければ第１の出力回路２０_１のための第１のデューティ比Ｄ_１を小さくする。

同様にデューティ生成部３１は、第２の出力回路２０_２に応じた指令電圧Ｖ_２ ^＊と第２の電圧検出部２２_２により検出された出力電圧Ｖ_２とを比較し、指令電圧Ｖ_２ ^＊の方が大きければ第２の出力回路２０_２のための第２のデューティ比Ｄ_２を大きくし、指令電圧Ｖ_２ ^＊の方が小さければ第２の出力回路２０_２のための第２のデューティ比Ｄ_２を小さくする。第３〜第ｎのデューティ比Ｄ_３〜Ｄ_ｎについても同様である。

デューティ生成部３１は、このようにして決定したデューティ比Ｄ_１〜Ｄ_ｎの情報を同期切替部３２に送信する。

同期切替部３２は、任意の方法で定められた時分割ルールに従い、各直列ＬＣフィルタ回路４１_１〜４１_ｎの特定の周波数ｆ_１〜ｆ_ｎに対応した周波数ｆ_１〜ｆ_ｎを生成するものである。

また、同期切替部３２は、デューティ生成部３１により決定されたデューティ比Ｄ_１〜Ｄ_ｎ、すなわち第１〜第ｎの出力回路２０_１〜２０_ｎに対応したデューティ比Ｄ_１〜Ｄ_ｎと、各直列ＬＣフィルタ回路４１_１〜４１_ｎの特定の周波数ｆ_１〜ｆ_ｎ、すなわち第１〜第ｎの出力回路２０_１〜２０_ｎに対応した特定の周波数ｆ_１〜ｆ_ｎとの同期を行うものである。具体的に同期切替部３２は、第１のデューティ比Ｄ_１と第１の特定の周波数ｆ_１とを同期させ、第２のデューティ比Ｄ_２と第２の特定の周波数ｆ_２とを同期させる。第３〜第ｎのデューティ比Ｄ_３〜Ｄ_ｎと第３〜第ｎの特定の周波数ｆ_３〜ｆ_ｎとについても同様である。

さらに、同期切替部３２は、同期した各デューティ比Ｄ_１〜Ｄ_ｎと各特定の周波数ｆ_１〜ｆ_ｎとの組合せを、時分割に信号生成部３３に出力する。このため、例えば同期切替部３２は、第１のデューティ比Ｄ_１と第１の特定の周波数ｆ_１との第１の組合せを信号生成部３３に出力し、次いで第２のデューティ比Ｄ_２と第２の特定の周波数ｆ_２との第２の組合せを信号生成部３３に出力する。以後、同期切替部３２は、同様にして第３〜第ｎの組合せを信号生成部３３に順次出力していく。

信号生成部３３は、同期切替部３２からの第１〜第ｎの組合せの情報に基づいて、インバータ回路１１を制御するための制御信号を生成する。この際、信号生成部３３は、複数の出力回路２０_１〜２０_ｎそれぞれに対応した複数のスイッチ信号を生成する。すなわち、信号生成部３３は、同期切替部３２からの第１の組合せの情報に基づいて、第１の特定の周波数ｆ_１で第１のデューティ比Ｄ_１となる第１のスイッチ信号を生成する。この第１のスイッチ信号は、第１の出力回路２０_１向けのものとなる。

また、信号生成部３３は、同期切替部３２からの第２の組合せの情報に基づいて、第２の特定の周波数ｆ_２で第２のデューティ比Ｄ_２となる第２のスイッチ信号を生成する。この第２のスイッチ信号は、第２の出力回路２０_２向けのものとなる。同様に信号制御部３３は、同期切替部３２からの第３〜第ｎの組合せの情報に基づいて、第３〜第ｎの特定の周波数ｆ_３〜ｆ_ｎで第３〜第ｎのデューティ比Ｄ_３〜Ｄ_ｎとなる第３〜第ｎのスイッチ信号を生成する。これらの第３〜第ｎのスイッチ信号は、第３〜第ｎの出力回路２０_３〜２０_ｎ向けのものとなる。

さらに、信号生成部３３は、各スイッチ信号を時分割で切り替える制御信号を生成する。一例を挙げると信号生成部３３は、最初に第１の出力回路２０_１向けの第１のスイッチ信号が所定時間継続し、次に第２の出力回路２０_２向けの第２のスイッチ信号が所定時間継続し、その後第３〜第ｎの出力回路２０_３〜２０_ｎ向けの第３〜第ｎのスイッチ信号が順次所定時間ずつ継続する制御信号を生成する。なお、制御信号は、第１〜第ｎのスイッチ信号が最初でなくともよく順番は任意である。さらに、第１〜第ｎのスイッチ信号の継続時間も所定時間で均等でない場合もあり得る。信号生成部３３は、このような制御信号をドライブ回路３４に出力する。

ドライブ回路３４は、信号生成部３３により生成された制御信号に基づいてインバータ回路１１をスイッチング制御するものである。

次に、本実施形態に係る電圧変換装置１の動作を説明する。

まず、制御部３０のデューティ生成部３１は、上記差分（初回の電圧検出部２２_１〜２２_ｎからの信号が得られていない段階においては任意の値も可）に基づいて、第１〜第ｎの出力回路２０_１〜２０_ｎに対応した第１〜第ｎのデューティ比Ｄ_１〜Ｄ_ｎを決定する。次いで、同期切替部３２は、第１〜第ｎの特定の周波数ｆ_１〜ｆ_ｎを生成すると共に、第１〜第ｎのデューティ比Ｄ_１〜Ｄ_ｎと第１〜第ｎの特定の周波数ｆ_１〜ｆ_ｎとを同期させて、第１〜第ｎの組合せを生成する。

信号生成部３３は、同期切替部３２からの第１〜第ｎの組合せの情報に基づいて第１〜第ｎのスイッチ信号を生成し、第１〜第ｎのスイッチ信号を時分割で切り替えた制御信号を生成する。ドライブ回路３４は、このようにして生成された制御信号に基づいて、複数のスイッチング素子ＳＷをスイッチングする。

これにより、絶縁トランスＴの１次側巻線Ｔ１には、スイッチング制御に応じた１次側出力電圧Ｖｔ１が印加され、２次側回路２０には、１次側出力電圧Ｖｔ１に対応する２次側出力電圧Ｖｔ２が供給される。このうち第１の特定の周波数ｆ_１に対応する第１のデューティ比Ｄ_１に応じた信号成分は第１フィルタ回路４０_１を透過して第１の出力回路２０_１に供給される。また、第２の特定の周波数ｆ_２に対応する第２のデューティ比Ｄ_２に応じた信号成分は第２フィルタ回路４０_２を透過して第２の出力回路２０_２に供給される。他の特定の周波数ｆ_３〜ｆ_ｎについても同様であって、第３〜第ｎのデューティ比Ｄ_３〜Ｄ_ｎに応じた信号成分は第３〜第ｎフィルタ回路４０_３〜４０_ｎを透過して第３〜第ｎの出力回路２０_３〜２０_ｎに供給される。

この状態において、複数の電圧検出部２２_１〜２２_ｎは、それぞれが各出力回路２０_１〜２０_ｎの出力電圧Ｖ_１〜Ｖ_ｎを検出し、制御部３０にフィードバックする。

これにより、制御部３０のデューティ生成部３１は、検出された出力電圧Ｖ_１〜Ｖ_ｎと、指令電圧Ｖ_１ ^＊〜Ｖ_ｎ ^＊との差分に基づいて、第１〜第ｎのデューティ比Ｄ_１〜Ｄ_ｎを調整する。

以後、上記動作を繰り返すことにより、各出力回路２０_１〜２０_ｎには指令電圧Ｖ_１ ^＊〜Ｖ_ｎ ^＊に応じた要求出力電圧が供給されることとなり、各出力回路２０_１〜２０_ｎは要求出力電圧を負荷に対して出力することとなる。

このようにして、本実施形態に係る電圧変換装置１によれば、絶縁トランスＴと複数の出力回路２０_１〜２０_ｎそれぞれとの間に、特定の周波数ｆ_１〜ｆ_ｎに対応する周波数信号を透過させるフィルタ回路４０_１〜４０_ｎを有し、制御部３０は、複数の出力回路２０_１〜２０_ｎそれぞれについて、フィルタ回路４０_１〜４０_ｎの特定の周波数ｆ_１〜ｆ_ｎで、検出された出力電圧Ｖ_１〜Ｖ_ｎと指令電圧Ｖ_１ ^＊〜Ｖ_ｎ ^＊とのそれぞれの差分に基づくデューティ比Ｄ_１〜Ｄ_ｎとなるスイッチ信号を生成すると共に、複数の出力回路２０_１〜２０_ｎそれぞれのスイッチ信号を時分割で切り替えた制御信号を生成する。このため、出力回路２０_１〜２０_ｎの前段に設けられるフィルタ回路４０_１〜４０_ｎの特定の周波数ｆ_１〜ｆ_ｎ毎にデューティ比Ｄ_１〜Ｄ_ｎが設定されたスイッチ信号が得られ、そのスイッチ信号を時分割に切り替えた制御信号によってスイッチングが行われることで、各出力回路２０_１〜２０_ｎには時分割に適切な電圧が供給されることとなる。従って、負荷に対してより適切に電圧を出力することができる電圧変換装置１を提供することができる。

以上、実施形態に基づき本発明を説明したが、本発明は上記実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で、変更を加えてもよいし、周知及び公知の技術を組み合わせてもよい。

例えば本実施形態に係る電圧変換装置１において、フィルタ回路４０_１〜４０_ｎは、図２に示すような特性を得ることができれば、特に直列ＬＣフィルタ回路４１_１〜４１_ｎに限られるものではない。

さらに、図２においては、第１の出力回路２０_１から第ｎの出力回路２０_ｎに対して、共振周波数（特定の周波数）を小さい順にｆ_１〜ｆ_ｎと割り振っているが、特に順番を問うものではない。加えて、整流回路２１_１〜２１_ｎは全波整流可能であれば、特に回路構成を問うものではない。

さらに、上記実施形態においては、複数の出力回路２０_１〜２０_ｎそれぞれに対応したスイッチ信号を時分割で切り替えた制御信号を生成できる構成であれば、制御構成は図３に示すものに限られない。

１：電圧変換装置
１０：１次側回路
１１：インバータ回路
２０：２次側回路
２０_１〜２０_ｎ：出力回路
２１_１〜２１_ｎ：整流回路
２２_１〜２２_ｎ：電圧検出部
３０：制御部（制御信号生成部）
３１：デューティ生成部
３２：同期切替部
３３：信号生成部
３４：ドライブ回路
４０_１〜４０_ｎ：フィルタ回路
４１_１〜４１_ｎ：直列ＬＣフィルタ回路
４２_１〜４２_ｎ：並列ＬＣフィルタ回路
Ｅ：電源
ＳＷ：スイッチング素子
Ｔ：絶縁トランス（トランス）
Ｔ１：１次側巻線
Ｔ２：２次側巻線
Ｖ_１〜Ｖ_ｎ：出力電圧
Ｖ_１ ^＊〜Ｖ_ｎ ^＊：指令電圧
Ｖｔ１：１次側出力電圧
Ｖｔ２：２次側出力電圧

Claims

電源に接続され、スイッチング素子により１次側出力電圧を制御する１次側回路と、
異なる指令電圧に応じた要求出力電圧を出力するための複数の出力回路を含む２次側回路と、
前記１次側回路と前記２次側回路との間を絶縁し、前記１次側出力電圧に応じた電圧を前記２次側回路に供給するトランスと、
前記複数の出力回路それぞれの出力電圧を検出する複数の電圧検出部と、
前記複数の電圧検出部のそれぞれにより検出されたそれぞれの出力電圧とそれぞれの要求出力電圧との差分に基づいて、前記スイッチング素子をスイッチングするための制御信号を生成する制御信号生成部と、を備え、
前記２次側回路は、前記トランスと前記複数の出力回路それぞれとの間に、特定の周波数に対応する周波数信号を透過させるフィルタ回路を有し、
各前記フィルタ回路は、他の前記フィルタ回路と前記特定の周波数が異なっており、
前記制御信号生成部は、前記複数の出力回路それぞれについて、前記フィルタ回路の前記特定の周波数で前記差分に基づくデューティ比となるスイッチ信号を生成すると共に、前記複数の出力回路それぞれのスイッチ信号を時分割で切り替えた制御信号を生成する
ことを特徴とする電圧変換装置。